KR20090128476A - 박막적층체 및 이것을 이용한 유기 트랜지스터 - Google Patents

박막적층체 및 이것을 이용한 유기 트랜지스터 Download PDF

Info

Publication number
KR20090128476A
KR20090128476A KR1020097021242A KR20097021242A KR20090128476A KR 20090128476 A KR20090128476 A KR 20090128476A KR 1020097021242 A KR1020097021242 A KR 1020097021242A KR 20097021242 A KR20097021242 A KR 20097021242A KR 20090128476 A KR20090128476 A KR 20090128476A
Authority
KR
South Korea
Prior art keywords
thin film
organic
pentacene
organic thin
laminate
Prior art date
Application number
KR1020097021242A
Other languages
English (en)
Inventor
히로유키 오카다
시게키 나카
Original Assignee
국립대학법인 도야마 다이가쿠
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 국립대학법인 도야마 다이가쿠 filed Critical 국립대학법인 도야마 다이가쿠
Publication of KR20090128476A publication Critical patent/KR20090128476A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/484Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/474Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure
    • H10K10/476Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure comprising at least one organic layer and at least one inorganic layer
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60Organic compounds having low molecular weight
    • H10K85/615Polycyclic condensed aromatic hydrocarbons, e.g. anthracene
    • H10K85/623Polycyclic condensed aromatic hydrocarbons, e.g. anthracene containing five rings, e.g. pentacene

Landscapes

  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Laminated Bodies (AREA)

Abstract

본 발명은, 분자층두께 수준으로 제어된 제 1 유기층과, 제 1 유기층과는 다른 제 2 유기층 또는 무기계의 매우 얇은 절연층의 적층구조를 형성함으로써, 종래의 반도체층의 막형성에 있어서는 수지상(樹枝狀) 구조 등이 되어 균일성을 확보할 수 없는 막구조를, 평탄막으로 할 수 있게 되는 박막적층체를 제공하는 것을 목적으로 한다.
제 1 유기박막과, 제 2 유기박막 또는 무기계의 절연성 박막이 교대로 복층으로 적층되어 있는 것을 특징으로 한다.

Description

박막적층체 및 이것을 이용한 유기 트랜지스터{THIN-FILM LAMINATE, AND ORGANIC TRANSISTOR USING THE SAME}
본 발명은 유기 일렉트로 루미네센스(EL)소자, 유기 광전변환소자, 유기 트랜지스터 등의 유기 일렉트로닉스 디바이스 분야에 응용가능한 박막적층체에 관한 것이다.
대면적화가 가능하며 초박형 및 경량화를 도모할 수 있고, 가요성 기재(基材)에 배치함으로써 가요성을 갖는 등의 특징을 갖는 유기 일렉트로닉스 기술이 주목받고 있다.
그 스위칭 디바이스로는 유기 트랜지스터를 들 수 있으며, 현재 저분자 유기재료계에서는 펜타센을 중심으로 검토가 진행되고 있다.
저분자 유기재료를 이용한 트랜지스터계에서는, 비정질상태에서 이동도 1cm2/Vs 정도의 높은 이동도를 나타내는 계(系)에 대한 보고가 없으며, 또한 단결정의 형성도 불가능하여, 오로지 다결정 상태의 제어에 의해 고(高) 이동도화가 이루어지고 있다.
과거, 고이동도화의 놀라운 진전으로서, 1997년 이후의 Pennsylvania 대학에 의한 펜타센 트랜지스터에 대한 검토를 들 수 있다.
(비특허문헌 1 : Y.-Y.Lin, D.J. Gundlach, S.F. Nelson and T.N. Jackson : IEEE Trans.Electron Devices, 44(8), 1325(1997).)
특성예로서, 이동도 1.5cm2/Vs, 온오프비 108, 서브 임계치 슬로프(Sub threshold slope) 0.5 V/decade가 보고된 바 있다.
펜타센(pentacene)은, π공역계 분자구조를 갖는 폴리아센화합물로서, π전자에 의한 이동도가 높고, 반도체특성을 나타낸다.
그러나, 펜타센은 그 평면분자구조때문에 결정화가 어렵고, 수 백 Å의 막형성에 있어서는, 일반적으로 수 ㎛에 걸친 수지상(樹枝狀)의 펜타센이 성장하여, 분자가 미세하게 스텝(step)화 한 구조가 되기 때문에, 안정적인 초격자 구조막을 얻기가 어려웠다.
따라서, 펜타센 유기 반도체 등으로 후막(厚膜)형성을 하려고 하면, 초기의 이차원적 성장에서 삼차원적 성장으로 전환되어, 상부에서는 연속적으로 반도체층을 형성하기가 곤란하였다.
[비특허문헌 1] Y.-Y.Lin, D.J.Gundlach, S.F.Nelson and T.N.Jackson : IEEE Trans.Electron Devices, 44(8), 1325(1997).
본 발명은, 분자층두께 수준으로 제어된 제 1 유기층과, 제 1 유기층과는 다른 제 2 유기층 또는 무기계의 매우 얇은 절연층의 적층구조를 형성함으로써, 종래의 반도체층 막형성에서는 수지상(樹枝狀) 구조 등이 되어 균일성을 확보할 수 없었던 막구조를 평탄막화할 수 있는 박막적층체를 제공하는 것을 목적으로 한다.
본 발명에 관련된 박막적층체는, 반도체특성을 갖는 제 1 유기박막과, 제 2 유기박막 또는 무기계의 절연성 박막이 교대로 복층으로 적층되어 있는 것을 특징으로 한다.
여기서 제 1 유기박막과 제 2 유기박막은 다른 유기물질로 이루어지는 것을 의미한다.
본 발명에 있어서, 제 1 유기박막은, 테트라센, 펜타센, 헥사센 등의 아센계 방향족이다.
아센계 방향족으로서는 펜타센인 것이 바람직하다.
제 1 유기박막은, 분자막이 복층으로 되어있는 것이 바람직하며, 예컨대, 펜타센의 경우에는 2분자층인 것이 바람직하다.
펜타센만으로 수 백 Å의 후막(厚膜)을 형성하면 펜타센 분자가 수지상(樹枝狀)으로 3차원 구조로 성장하지만, 본 발명은 펜타센의 두께를 약 100Å 이하로 억제함으로써 3차원화를 억제한 것이다.
펜타센 등의 아센계 방향족으로 이루어지는 제 1 유기박막의 3차원화를 억제하는 수단으로는, 제 1 유기박막과는 다른 유기물질로 이루어진 제 2 유기박막을 상기 제 1 유기박막의 사이에 적층하는 방법과, 제 1 유기박막과 무기계의 절연성 박막을 적층하는 방법이 있다.
이로써 균일성이 높은 초격자 구조를 얻을 수가 있다.
따라서, 이상적으로는, 펜타센을 2분자막으로 하여 무기계의 절연성 박막과 적층하는 것이 좋다.
무기계의 절연성 박막으로는 금속 산화물 박막이 바람직하다.
금속 산화물로는, Si, Al, In, Sn, Zn, Ti, Cu, Ce, Ta 등의 산화물을 들 수 있는데, 바람직하게는 Al2O3 및 SiOx이다.
여기서, SiOx라 표현한 것은, SiO2로 한정되는 것이 아니며, 산화규소계의 박막을 의미하는 것이다.
균일성이 높은 초격자 구조를 얻기 위해서는 제 1 유기박막과 무기계의 절연성 박막을 적층시켜도 좋지만, 본 발명자들은, 펜타센/무기절연박막의 적층체를 유기 트랜지스터의 반도체부에 이용하여 시험제작한 결과, 무기절연박막에서는 저항치가 높은 것으로 밝혀졌다.
이에, 제 1 유기박막과, 상기 제 1 유기박막과는 다른 제 2 반도체성 유기박막을 적층하는 적층체를 유기 트랜지스터의 반도체부에 이용하여 시험제작 및 평가한 결과, 트랜지스터 특성이 향상되는 것으로 밝혀졌다.
제 2 유기박막은 제 1 유기박막의 3차원화를 억제하여, 균일성이 높은 초격자 구조를 얻는 데 그 목적이 있다.
발명자들이 표면조도(粗度) 0.26nm의 폴리이미드 절연막 위에, 2분자층의 펜타센을 증착한 결과, 그 표면조도는 0.27nm으로 매우 평탄하였다.
또한, 3분자층의 펜타센에 있어서도 그 조도는 2분자층 수준이었다.
다음으로, 펜타센의 2분자층 및 3분자층의 두께를 측정한 결과, 펜타센의 1분자층당 두께는 1.54nm인 것도 밝혀졌다.
유기 트랜지스터의 반도체부에 적용할 경우에 제 1 유기박막의 3차원화를 억제하여 평탄성을 확보하기 위해서는 평탄한 제 2 유기박막을 이용하는 것이 중요하다.
또한, 격자구조의 반도체특성을 고려할 때, 제 2 유기박막은 제 1 유기박막의 분자층 두께 이하의 평탄성을 갖는 것이 좋다.
예컨대 펜타센 1분자층의 두께는 1.54nm이므로 제 1 유기박막에 펜타센을 이용하였을 경우에는 제 2 유기박막의 평탄성은 1.54nm 이하가 바람직하다.
제 2 유기박막은 비정질성의 반도체인 것이 바람직하고, 제 2 유기박막으로서는 예컨대, 정공수송재료로서 알려져 있는 4,4',4"-트리스[N-(3-메틸페닐)-N-페닐아미노]트리페닐아민(m-MTDATA), N,N'-디페닐-N,N"-비스(3-메틸페닐)-1,1'-비페닐-4,4'-디아민(TPD), N,N'-디(1-나프틸)-N,N'-디페닐-1,1'-비페닐-4,4'-디아민(NPD), 1,1-비스(4-디-p-트릴아미노페닐)시클로헥산(BTAPCH) 등의 테트라아릴디아민을 들 수 있다.
그 밖에도 일본국 P2000-150168A에 기재된 내열성 저저항 수송재료인 테트라아릴디아민류를 도입할 수 있다.
바람직한 것으로는, α-NPD:4,4'-bis [phenyl(1-naphtyl)amino]-1,1'biphenyl이 있다.
따라서, 반도체부로서 제 1 유기박막과 제 2 유기박막을 교대로 적층한 박막 적층체를 이용하면 트랜지스터 특성이 뛰어난 유기 트랜지스터를 얻을 수 있다.
여기서 제 1 유기박막은 펜타센 박막, 이상적으로는 2분자막의 펜타센 박막이 좋으며, 제 2 유기박막은 α-NPD막이 좋다.
α-NPD의 분자구조를 도 6에 나타낸다.
α-NPD는, 증착에 의해 비정질특성을 나타내는 것으로 알려져 있다.
본 발명에 관한 박막적층체의 제조방법으로는, 폴리이미드 등의 절연성 기재(基材) 위에 아센계 방향족 박막과 무기계의 절연성 박막을, 그 순서대로 교대로 증착하고, 최표면층에 아센계 방향족 박막을 증착하는 것을 특징으로 한다.
본 발명을 가요성이 있는 디스플레이의 디바이스에 응용할 경우에는, 플라스틱 등의 기재에 박막적층체를 형성하게 되는데, 기재는 반드시 가요성을 가질 필요는 없으며, 유리기판 등의 각종 기판에 형성할 수 있다.
또한, 제 1 유기박막과 제 2 유기박막의 적층은, 진공증착장치를 이용하여 저항가열법 등에 의해 박막을 교대로 증착함으로써 얻어진다.
(효과)
종래는 1종류의 유기재료만으로 유기반도체를 형성하였기 때문에 수지상(樹枝狀) 구조가 되어 초격자막 구조의 균일성이 떨어졌지만, 본 발명에 있어서는, 초격자가 되는 제 1 유기박막과 비정질로 이루어진 제 2 유기박막 또는 무기계의 절연성 박막을 적층하였기 때문에, 제 1 유기박막의 이차원적 성장을 확보하여 뛰어난 유기 반도체 초격자 구조가 된다.
또한, 펜타센 등의 유기층을 2분자막 등의 분자층 두께 수준으로 제어하고, 무기계 절연성 박막의 재질을 산화알루미늄 박막 등으로 선정하면, 박막적층체 표면의 표면조도를 작게 제어할 수도 있게 된다.
본 발명에 있어서는, 유기 트랜지스터의 반도체부에 펜타센 등의 아센방향족 박막으로 이루어진 제 1 유기박막과, 비정질의 제 2 유기박막의 박막적층체를 이용함으로써 뛰어난 트랜지스터 특성을 갖는 유기 트랜지스터를 얻을 수가 있다.
도 1은 펜타센막과 Al2O3막(5Å)의 적층예를 나타낸다.
도 2는 펜타센막과 Al2O3막(10Å)의 적층예를 나타낸다.
도 3은 펜타센막과 SiOx막의 적층예를 나타낸다.
도 4는 펜타센막 100Å와 Al2O3막(10Å)의 적층예를 나타낸다.
도 5는 펜타센 단일막 400Å의 AFM 이미지를 나타낸다.
도 6은 α-NPD의 분자구조를 나타낸다.
도 7은 시험제작하여 평가한 유기 트랜지스터의 구조예를 나타낸다.
도 8은 디바이스 1의 트랜지스터 특성을 나타낸다.
도 9는 디바이스 2의 트랜지스터 특성을 나타낸다.
도 10은 디바이스 3의 트랜지스터 특성을 나타낸다.
도 11은 디바이스 4의 트랜지스터 특성을 나타낸다.
도 12는 디바이스 5의 트랜지스터 특성을 나타낸다.
도 13은 디바이스 1∼5의 트랜지스터 특성의 비교표이다.
본 발명에 관한 박막적층체의 제조예를 이하에 설명하도록 한다.
후술하는 실시예 1의 평가샘플을 예로 들어 제조예를 설명하면, 세정한 유리기판 위에, 폴리이미드 절연막(교세라 케미칼, CT4112)을 스핀코트법으로 도포한 후, 대기중에서 190℃로 1시간 베이킹하였다.
그 후, 진공증착장치에 샘플을 도입하고, 진공도 3×10-6Torr 정도로 배기한 후, 기판온도를 70℃로 하여 저항가열법으로 펜타센(증착속도 0.3Å/s), 전자빔 증착법에 의해 Al2O3(증착속도 0.1Å/s)를, [Pentacene(2분자층 상당)/Al2O3(5Å)]×13층/Pentacene(2분자층 상당) 구조를 순서대로 적층하였다.
상기 실시예에서 적층 회수를, 펜타센층과 무기층을 한 쌍으로 하여 13회로 한 것은 소정의 총 막두께를 확보하기 위함이며, 적층 회수는 용도에 따라 설계된다.
(실시예 1)
상기 제조방법에 따라 2분자막의 펜타센과, 막두께 약 5Å의 Al2O3박막을 교대로 13회 증착하고, 그 위에 2분자막의 펜타센을 적층했을 경우의 AFM 이미지(원자간 힘 현미경으로 관찰한 이미지)를 도 1에 나타낸다.
표면조도(MR)는 2nm으로 매우 작아 평탄성이 뛰어난 박막적층체가 얻어졌다.
(실시예 2)
2분자막의 펜타센막과, 막두께 약 10Å의 Al2O3막을 교대로 13회 증착하고, 그 위에 2분자막의 펜타센막을 증착한 샘플의 AFM 이미지를 도 2에 나타낸다.
Al2O3막이 10Å인 경우에는 표면조도가 19.6nm이 되어, Al2O3막의 막두께의 영향이 확인되었다.
(실시예 3)
Al2O3박막 대신에 막두께 약 5Å의 SiOx막을 적층했을 경우의 AFM 이미지를 도 3에 나타낸다.
이 경우에 표면조도는 15.8nm이 되어, 무기계 재질의 영향도 확인되었다.
(실시예 4)
펜타센 2분자막 대신에 막두께 약 100Å과 Al2O3박막 10Å를 3회 적층한 다음 펜타센막 100Å을 형성한 예를 도 4에 나타낸다.
이 경우에 조도는 3.9nm였다.
(비교예 1)
펜타센만 400Å 증착한 샘플의 AFM 이미지를 도 5에 나타낸다.
표면조도가 6.7nm인 동시에 수지상(樹枝狀) 구조로 되어 있었다.
실시예 1과 비교예 1을 비교하면, 펜타센만으로 400Å의 후막을 제조하면 수지상(樹枝狀)의 휨이 있는 막구조가 되지만, Al2O3(5Å)층과의 적층구조로 하면 펜타센 박막의 균일한 초격자 구조가 얻어질 뿐만 아니라, 적층체의 표면조도가 2nm로 매우 평탄해진다.
본 발명을 유기 트랜지스터의 유기 반도체 기재에 응용하는 경우를 고려할 때, 표면조도의 값이 5nm 이하라는 것은 주목할 가치가 있다.
또한, 펜타센의 박막은, 실시예 4에 나타내는 바와 같이, 100Å 이하로 하는 것만으로도 3차원 구조화를 억제할 수 있으며, 50Å 이하로 하는 등, 용도에 따라 검토할 여지가 있다.
무기계의 절연성 박막의 두께에 따라서도 초격자 구조, 표면조도의 값에 영향을 미치므로, 평탄성이 요구될 경우에는, 한 층당 막두께를 5Å 이하로 하는 것도 고려할 가치가 있다.
본 발명에 관한 박막적층체는, 비정질계 구조가 되는 유기재료계의 반도체막이면서, 초격자 구조의 균일성이 우수하므로, 저항의 저감이나 활성화 에너지의 변화, 공명 터널링, 트랜지스터의 이동도의 증대, 혹은 포토루미네센스 강도의 증대와 같은 다양한 효과를 기대할 수 있다.
(실시예 5)
본 발명에 관한 박막적층체를 이용하여 유기 트랜지스터를 시험제작하여 평가하였다.
유기 트랜지스터의 구조예로는 도 7에 나타낸 탑 컨택트(top contact) 구조예를 이용하였다.
Ta 게이트 전극/폴리이미드 절연막(1,600Å, 교세라 케미칼, CT4112)상에, [Pentacene(2분자층(2ML))/α-NPD(31Å)]×n(n=0∼4)/Pentacene(2ML) 구조를 제작하고, 마지막으로 소스/드레인으로서 Au전극을 갖는 탑 컨택트 OSLTFT를 시험제작하였다.
채널길이는 0.5∼2mm, 채널 폭은 2mm이다.
펜타센 40nm 두께의 디바이스를 비교예로 하여, 디바이스 1은 2분자층(2ML)의 Pentacene 구조, 디바이스 2는 Pentacene(2ML)/α-NPD(31Å)/ Pentacene(2ML) 구조, 디바이스 3은 Pentacene(2ML)/α-NPD(31Å)/Pentacene(2ML)/α-NPD(31Å)/Pentacene(2ML) 구조, 디바이스 4는 Pentacene(2ML)/α-NPD(31Å)/Pentacene(2ML)/α-NPD(31Å)/Pentacene(2ML)/α-NPD(31Å) 구조, 디바이스 5는 Pentacene(2ML)/α-NPD(31Å)/Pentacene(2ML)/α-NPD(31Å)/Pentacene(2ML)/α-NPD(31Å)/Pentacene(2ML) 구조의 유기 트랜지스터를 시험제작하여 평가하였다.
도 8∼12에는 얻은 트랜지스터의 특성을 나타낸다.
도 8은 비교예가 되는 펜타센 40nm 두께의 트랜지스터 특성으로서, 디바이스 1은 트랜지스터가 동작하지 않고, 도 9는 디바이스 2, 도 10은 디바이스 3, 도 11은 디바이스 4, 도 12는 디바이스 5의 트랜지스터 특성을 나타낸다.
도 13의 표 1에는 트랜지스터 특성으로부터 구해지는 특성치를 정리하였다.
디바이스 1에서는 트랜지스터는 동작하지 않고, 디바이스 2, 3에서 각각, 이동도 1.35, 1.25㎠/Vs, 임계전압 ―14.5, ―10.0V, 온오프비 4.6×104, 106, 온저항 1.35, 0.56MΩ이 얻어졌다.
이상을 종합하여, 디바이스 2, 3에서, 통상의 펜타센 트랜지스터(비교예)를 초과하는 높은 이동도가 얻어졌으며, 그 중에서도 디바이스 3에서 가장 높은 온오프비가 얻어졌다.
나아가, 적층수를 변경함에 따라 유기 트랜지스터의 임계치가 변화하였다.
이로써, 임계치에 대한 제어가 가능하였다.
본 발명에 관한 박막적층체는 가요성 유기 표시패널, RFID 구동 드라이버, 광 센서 및 광 스캐너 구동, 복합집적회로 등에 이용할 수 있다.

Claims (20)

  1. 제 1 유기박막과, 제 2 유기박막 또는 무기계의 절연성 박막이 교대로 복층으로 적층되어 있는 것을 특징으로 하는 박막적층체.
  2. 제 1항에 있어서,
    제 1 유기박막은, 아센계 방향족 박막인 것을 특징으로 하는 박막적층체.
  3. 제 2항에 있어서,
    아센계 방향족 박막이 펜타센 박막인 것을 특징으로 하는 박막적층체.
  4. 제 3항에 있어서,
    제 1 유기박막은, 펜타센의 2분자막인 것을 특징으로 하는 박막적층체.
  5. 제 1항 내지 제 4항 중 어느 한 항에 있어서,
    제 2 유기박막은, 비정질성 유기박막인 것을 특징으로 하는 박막적층체.
  6. 제 1항 내지 제 4항 중 어느 한 항에 있어서,
    제 2 유기박막은, 테트라아릴디아민류의 박막인 것을 특징으로 하는 박막적층체.
  7. 제 6항에 있어서,
    테트라아릴디아민류의 박막이 α-NPD 박막인 것을 특징으로 하는 박막적층체.
  8. 제 1항 내지 제 4항 중 어느 한 항에 있어서,
    절연성 박막은, 금속 산화물 박막인 것을 특징으로 하는 박막적층체.
  9. 제 8항에 있어서,
    금속 산화물 박막은, Al2O3박막 또는 SiOx박막인 것을 특징으로 하는 박막적층체.
  10. 절연성 기재(基材) 위에 제 1 유기박막과 무기계의 절연성 박막을, 그 순서대로 교대로 증착하고, 최표면층에 제 1 유기박막을 증착하는 것을 특징으로 하는 박막적층체의 제조방법.
  11. 절연성 기재 위에 제 1 유기박막과 제 2 유기박막을 교대로 증착하는 것을 특징으로 하는 박막적층체의 제조방법.
  12. 제 10항에 있어서,
    제 1 유기박막이 아센계 방향족 박막이고, 무기계의 절연성 박막이 금속산화물박막인 것을 특징으로 하는 박막적층체의 제조방법.
  13. 제 12항에 있어서,
    아센계 방향족이 펜타센이고, 금속산화물이 Al2O3 또는 SiOx인 박막적층체의 제조방법.
  14. 반도체부로서 제 1 유기박막과 제 2 유기박막의 박막적층체를 이용한 것을 특징으로 하는 유기 트랜지스터.
  15. 제 14항에 있어서,
    제 1 유기박막이 유기반도체의 박막이며, 제 2 유기박막이 제 1 유기박막의 분자층 두께 이하의 평탄성을 갖는 박막인 것을 특징으로 하는 유기 트랜지스터.
  16. 제 15항에 있어서,
    제 2 유기박막이 반도체박막인 것을 특징으로 하는 유기 트랜지스터.
  17. 제 14항에 있어서,
    제 1 유기박막이 아센계 방향족의 박막이며, 제 2 유기박막이 테트라아릴디아민류의 박막인 것을 특징으로 하는 유기 트랜지스터.
  18. 제 17항에 있어서,
    아센계 방향족의 박막이 펜타센의 박막이며, 테트라아릴디아민류의 박막이 α-NPD의 박막인 것을 특징으로 하는 유기 트랜지스터.
  19. 제 14항 내지 제 18항 중 어느 한 항에 있어서,
    제 1 유기박막과 제 2 유기박막을 교대로 적층한 것을 특징으로 하는 유기 트랜지스터.
  20. 반도체부에 제 1 유기박막과 제 2 유기박막을 교대로 적층한 것을 특징으로 하는 유기 트랜지스터의 제조방법.
KR1020097021242A 2007-03-26 2008-02-14 박막적층체 및 이것을 이용한 유기 트랜지스터 KR20090128476A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-080314 2007-03-26
JP2007080314 2007-03-26

Publications (1)

Publication Number Publication Date
KR20090128476A true KR20090128476A (ko) 2009-12-15

Family

ID=39788318

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097021242A KR20090128476A (ko) 2007-03-26 2008-02-14 박막적층체 및 이것을 이용한 유기 트랜지스터

Country Status (5)

Country Link
US (1) US8178868B2 (ko)
EP (1) EP2130670A4 (ko)
JP (1) JP5305461B2 (ko)
KR (1) KR20090128476A (ko)
WO (1) WO2008117579A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017143097A (ja) * 2016-02-08 2017-08-17 株式会社デンソー 有機電界効果トランジスタ

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5852855B2 (ja) * 2010-11-24 2016-02-03 株式会社半導体エネルギー研究所 発光素子、発光装置、照明装置、及び電子機器
TWI658120B (zh) * 2013-03-07 2019-05-01 日商Dic 股份有限公司 有機薄膜、其製造方法、使用其的有機半導體元件及有機電晶體

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07119083B2 (ja) * 1989-04-21 1995-12-20 工業技術院長 複合薄膜及びその製造方法
JP2813428B2 (ja) * 1989-08-17 1998-10-22 三菱電機株式会社 電界効果トランジスタ及び該電界効果トランジスタを用いた液晶表示装置
JPH06218870A (ja) * 1992-06-16 1994-08-09 Kanegafuchi Chem Ind Co Ltd 多層膜厚さ基準物
JP2000150168A (ja) 1998-11-13 2000-05-30 Toppan Printing Co Ltd 耐熱性低抵抗正孔輸送材料および有機薄膜発光素子
JP4234952B2 (ja) * 2002-05-31 2009-03-04 株式会社リコー 縦型有機トランジスタ
US7002176B2 (en) * 2002-05-31 2006-02-21 Ricoh Company, Ltd. Vertical organic transistor
JP2005085945A (ja) * 2003-09-08 2005-03-31 Canon Inc 電界効果型有機トランジスタおよびその製造方法
US7521710B2 (en) * 2006-02-16 2009-04-21 Idemitsu Kosan Co., Ltd. Organic thin film transistor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017143097A (ja) * 2016-02-08 2017-08-17 株式会社デンソー 有機電界効果トランジスタ

Also Published As

Publication number Publication date
EP2130670A4 (en) 2014-08-27
JPWO2008117579A1 (ja) 2010-07-15
WO2008117579A1 (ja) 2008-10-02
EP2130670A1 (en) 2009-12-09
JP5305461B2 (ja) 2013-10-02
US8178868B2 (en) 2012-05-15
US20100025672A1 (en) 2010-02-04

Similar Documents

Publication Publication Date Title
US8217389B2 (en) Organic thin film transistor device and organic thin film light-emitting transistor
JP5020276B2 (ja) 薄膜トランジスタ及びそれを備える平板表示装置
KR101207209B1 (ko) 다층 봉지막의 제조방법 및 이를 이용한 플렉시블 유기 반도체 소자의 제조방법
KR20090128561A (ko) 아모퍼스 산화물 반도체, 반도체 디바이스 및 박막 트랜지스터
US10665721B1 (en) Manufacturing method of flexible TFT backplane and flexible TFT backplane
TW201017883A (en) Hybrid dielectric material for thin film transistors
Inoue et al. Organic thin-film transistors based on anthracene oligomers
JP2015109455A (ja) 有機薄膜トランジスタ
TWI382540B (zh) Thin film semiconductor device and field effect transistor
JP4433746B2 (ja) 有機電界効果トランジスタ及びその製造方法
US20060255336A1 (en) Thin film transistor and method of manufacturing the same
KR20090128476A (ko) 박막적층체 및 이것을 이용한 유기 트랜지스터
KR100708721B1 (ko) 박막 트랜지스터 및 이를 구비한 평판 표시 장치
JP2008235374A (ja) 有機電界効果トランジスタ
KR20140099940A (ko) 유기 트랜지스터 및 그 제조 방법
KR101451306B1 (ko) 유기절연체와 유기반도체 사이의 비정질의 금속산화물 층간-박막을 이용한 유기 박막 트랜지스터
KR20170001160A (ko) 이차원 전이금속 디칼코겐 화합물을 발광층으로 하는 발광소자와 그 제조방법
US8119445B2 (en) Organic semiconductors and growth approaches therefor
WO2014087829A1 (ja) 薄膜トランジスタ及びその製造方法
Lee et al. Simultaneous protection of organic p-and n-channels in complementary inverter from aging and bias-stress by DNA-base guanine/Al2O3 double layer
JP4528961B2 (ja) 有機薄膜トランジスタ
JPWO2005091377A1 (ja) 有機薄膜を有する基板及びそれを用いたトランジスタ並びにそれらの製造方法
WO2013021760A1 (ja) 有機トランジスタ及びその製造方法
JP2017143097A (ja) 有機電界効果トランジスタ
Mohan et al. Structural and optoelectronic characterization of organic vapor phase deposited thin films of oriented DH6T molecules

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20091012

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20130118

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20140122

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20140428

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20140122

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I