KR20090124461A - 임베디드 레지스터 형성방법 - Google Patents

Abstract

본 발명은 임베디드 레지스터 형성방법에 관한 것으로, 보다 구체적으로는 베이스기판 위에 절연필름, 레지스터 층 및 도금층이 순차적으로 적층되어 외층 회로가 형성된 인쇄회로기판의 임베디드 레지스터 형성방법에 있어서, a)외층 회로 위에 저항 패턴을 형성하고자 하는 부분에만 금도금 레지스트 층을 형성하는 단계; b)금도금 레지스트 층이 형성된 인쇄회로기판에 금도금하는 단계; c)금도금 레지스트 층을 박리하는 단계; d)알칼리성 에칭액으로 저항 패턴을 형성하고자 하는 부분을 에칭하는 단계; 및 e)레이저 트리밍을 이용하여 저항값을 보정하고, 오버코팅하는 단계를 포함한다.

본 발명에 의하면, 정확한 저항값이 형성된 임베디드 레지스터를 구비하는 인쇄회로기판을 제조할 수 있다는 장점이 있다.

임베디드 레지스터, 금도금, 에칭, 저항

Description

임베디드 레지스터 형성방법{Forming method of embedded resistor}

본 발명은 인쇄회로기판에 임베디드 레지스터를 형성하는 방법에 관한 것으로, 보다 구체적으로는 정확한 저항값을 갖도록 인쇄회로기판에 임베디드 레지스터를 형성하여 신뢰성을 높인 임베디드 레지스터 형성방법에 관한 것이다.

최근 들어 전자장비의 경량화 및 소형화의 추세가 늘어감에 따라, 이에 사용되는 인쇄회로기판(PCB)도 경량화 및 소형화시키고자 하는 많은 노력이 있었다. 이러한 필요성을 충족시키고자 PCB의 크기를 감소시키는 방법에 대한 연구 개발이 활발하게 이루어지고 있는데, 미세 라인들은 보다 세밀하게 만들고, PCB 상에서 전기적 접속을 위한 스페이스들은 감소시킬 수 있는 방법들이 이용되고 있다.

이 중에서도 임베딩된 레지스터 저항을 형성하는 기술은 PCB의 크기를 감소시키는데 유용한 기술로서, 절연체의 내부에 전자소자가 내장되는 홀을 형성한 후 전자소자를 위치시켜 충전제 등을 이용하여 고정하는 방법이다.

이와 같은 임베딩 공정에 의하면, 전기소자가 기판에 표면에 실장되는 것이 아니라 기판의 내부에 장착되기 때문에 기판의 소형화 및 고밀도화가 가능할 뿐만 아니라 기판의 고성능화 또한 가능하게 한다.

이하, 도 1a 내지 도 1g를 참고하여 종래 임베디드 레지스터 형성방법을 설명하도록 한다. 도 1a 내지 도 1g는 종래 임베디드 레지스터 형성방법을 나타낸 공정개략도이다.

우선, 종래 임베디드 레지스터 형성방법은, 도 1a 및 도 1b에 나타난 바와 같이, 표면에 절연필름(12)이 적층된 베이스기판(11)의 위에 레지스터 층(13)을 형성하고, 상기 레지스터 층(13) 위에 도금층(14)을 적층하여 외층 회로를 형성한 기판을 준비한 다음, 에칭 레지스트로써 드라이필름(15)을 부착하였다.

상기 드라이필름(15)은 에칭 시 패턴이 형성된 도금층(14)의 다른 부분이 부식되지 않도록 하기 위하여 부착하는 것으로서, 이후 도 1c 및 도 1d에 나타난 바와 같이, 노광 및 현상을 통하여 상기 드라이필름 중에서 레지스터 저항 패턴을 형성하고자 하는 부분을 개방시키고, 알칼리성 에칭액으로 상기 레지스터 저항 패턴을 형성하고자 개방된 부분의 도금층(14)을 에칭하는 공정을 수행하였다.

그러나 상기 드라이필름(15)은 밀착력이 우수하지 못하여 개방된 부분의 주변 패드까지 에칭액이 스며들어 개방부 외의 부분까지 과도하게 부식시킴으로써 패턴 제품에 손상을 준다는 문제점이 있었다.

또한, 이후 도 1e 및 도 1f에 나타난 바와 같이, 상기 드라이필름(15)을 박리하고, 도금층(14)의 가장자리부를 레이저 트리밍 공정을 통하여 처리함으로써 저항값을 보정하고 오버코팅함으로써 마무리하였다.

그러나 상기 레이저 트리밍 공정에 의해 저항값을 보정하여도 개방하고자 원했던 레지스터 영역의 폭 외에 다른 부분까지 손상하여 저항값이 증가하게 되는 등 원하는 저항값과 오차범위가 커진다는 단점이 있었다.

따라서, 제품 자체의 신뢰성이 떨어진다는 문제점이 있었다.

본 발명은 상술한 문제점을 해결하기 위하여 창출된 것으로서, 레지스터 저항 패턴을 형성하고자 하는 부분을 개방하여 에칭하는 경우 개방된 부분만이 에칭되도록 구성되어 저항값을 안정적으로 형성할 수 있도록 신뢰성을 높인 임베디드 레지스터 형성방법을 제공하는데 그 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 발명의 임베디드 레지스터 형성방법은, 베이스기판 위에 절연필름, 레지스터 층 및 도금층이 순차적으로 적층되어 외층 회로가 형성된 인쇄회로기판의 임베디드 레지스터 형성방법에 있어서, a)상기 외층 회로 위에 저항 패턴을 형성하고자 하는 부분에만 금도금 레지스트 층을 형성하는 단계; b)상기 금도금 레지스트 층이 형성된 인쇄회로기판에 금도금하는 단계; c)상기 금도금 레지스트 층을 박리하는 단계; d)알칼리성 에칭액으로 상기 저항 패턴을 형성하고자 하는 부분을 에칭하는 단계; 및 e)레이저 트리밍을 이용하여 저항값을 보정하고, 오버코팅하는 단계를 포함한다.

또한, 상기 금도금 레지스트 층은 무전해 니켈금도금(ENIG)방식에 의해 니켈 및 금이 함유된 것 또는 무전해 팔라듐금도금(ENPIG)방식에 의해 니켈, 금 및 팔라듐이 함유된 것이 바람직하다.

아울러, 상기 알칼리성 에칭액은 암모니아(NH₃)를 사용하는 것이 바람직하 다.

상기 암모니아는 구리와 반응하여 금도금층에는 영향을 미치지 않고, 저항패턴을 형성하고자 하는 부분의 도금층만을 부식한다.

상술한 바와 같은 본 발명의 금도금을 이용한 임베디드 레지스터 형성방법은,

첫째, 드라이필름 대신에 금도금 레지스트 층 및 금도금을 이용하여 보다 정확한 저항값을 얻을 수 있다는 장점이 있다.

둘째, 저항값의 오차범위가 크지 않아 제품의 신뢰성을 향상시킬 수 있다.

이하 첨부된 도면을 참조로 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.

따라서 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.

이하, 도 2 및 도 3f를 참고하여 본 발명의 일 실시예에 따른 금도금을 이용 한 임베디드 레지스터 형성방법을 설명하도록 한다.

도 2는 본 발명의 바람직한 일 실시예에 따른 금도금을 이용한 임베디드 레지스터 형성방법을 나타낸 블록 흐름도이고, 도 3a 내지 도 3f는 도 2에 따른 금도금을 이용한 임베디드 레지스터 형성방법의 공정과정을 개략적으로 나타낸 공정 개략도이다.

도 2를 참고하면, 본 발명의 바람직한 일 실시예에 따른 금도금을 이용한 임베디드 레지스터 형성방법은 a)금도금 레지스트 층 형성단계(S110)와, b)금도금 단계(S120)와, c)금도금 레지스트 층 박리단계(S130)와, d)알칼리 에칭단계(S140)와, e)레이저 트리밍 및 오버코팅단계(S150)를 포함한다.

우선, 본 발명의 바람직한 일 실시예에 따른 금도금을 이용한 임베디드 레지스터 형성방법은, 도 3a 및 도 3b에 나타난 바와 같이, 베이스기판(110) 위에 절연필름(120), 레지스터 층(130) 및 도금층(140)이 순차적으로 형성되어 외층 회로를 형성하는 인쇄회로기판을 준비하고, 상기 인쇄회로기판의 외층 회로 위에 금도금 레지스트 층(150)을 형성한다(S110).

여기서, 상기 금도금 레지스트 층(150)은 저항패턴을 형성하고자 하는 부분에 상응하도록 상기 인쇄회로기판 위에 적층함으로써 후술할 금도금층(160)의 형성 시에 금도금 레지스트로써 사용된다.

또한, 상기 금도금 레지스트 층(150)은 무전해 니켈금도금(ENIG)방식에 의해 니켈 및 금이 함유된 것 또는 무전해 팔라듐금도금(ENPIG)방식에 의해 니켈, 금 및 팔라듐이 함유된 것이 바람직하다.

상기 금도금 레지스트 층(150)이 형성되어 저항패턴을 형성하고자 하는 부분 외의 영역에만 금도금층(160)이 형성됨으로써 에칭액이 저항 패턴을 형성하고자 하는 부분 외의 부분을 손상시키는 것을 방지할 수 있으며, 보다 정확한 저항 패턴을 형성할 수 있다는 장점이 있다.

상기와 같이 금도금 레지스트 층(150)이 저항패턴을 형성하고자 하는 부분에 형성되면, 도 3c 및 도 3d에 나타난 바와 같이, 상기 저항패턴을 형성하고자 하는 부분 외의 영역에 금도금층(160)을 형성하고(S120), 저항 패턴을 형성하기 위하여 상기 금도금 레지스트 층(150)을 박리한다(S130).

이어서, 도 3e에 나타난 바와 같이, 상기 개방된 부분에 노출된 도금층(140)을 알칼리성 에칭액을 이용하여 에칭을 함으로써 내장되어 있던 레지스트 층(130)의 일부를 개방한다(S140).

여기서, 상기 알칼리성 에칭액은, 노출된 도금층(140)만을 에칭하며 금도금층(160)을 에칭하지 않는 것으로서, 암모니아를 사용하는 것이 바람직하다.

다만, 상기 알칼리성 에칭액이 암모니아에 한정되는 것은 아니고, 본 발명의 목적에 따라 금도금층(160)은 부식시키지 않으면서 도금층(140)만을 부식시킬 수 있는 모든 알칼리성 에칭액이 여기에 포함될 수 있다.

즉, 상기 금도금층(160) 사이에 금도금 레지스트 층(150)이 형성되어 있던 부분으로 상기 알칼리성 에칭액을 가하여 도금층(140)만을 에칭함으로써 원하는 저항패턴을 형성할 수 있다.

상기와 같이 내장된 레지스터 층(130)의 일부를 노출시킴으로써 저항 패턴을 형성하고자 하는 부분이 형성되면, 도 3f에 나타난 바와 같이, 레이저 트리밍 공정을 이용하여 정확한 저항값으로 보정하고, 포토솔더레지스트(photo solder resist; PSR) 잉크를 오버코팅함으로써 오버코팅층(170)을 형성한다(S150).

상술한 바와 같이, 본 발명에 따라 임베디드 레지스터가 형성된 인쇄회로기판(100)은 원하는 저항값과 오차범위가 적은 우수한 제품으로서, 제품의 신뢰성이 높다는 장점이 있다.

이상과 같이, 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술 사상과 아래에 기재될 특허 청구범위의 균등 범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.

도 1a 내지 도 1g는 종래 임베디드 레지스터 형성방법을 나타낸 공정개략도이고,

도 2는 본 발명의 바람직한 일 실시예에 따른 금도금을 이용한 임베디드 레지스터 형성방법을 나타낸 블록 흐름도이고,

도 3a 내지 도 3f는 도 2에 따른 금도금을 이용한 임베디드 레지스터 형성방법의 공정과정을 개략적으로 나타낸 공정 개략도이다.

<도면의 주요부분에 대한 부호의 설명>

100 : 본 발명에 따라 임베디드 레지스터가 형성된 인쇄회로기판

110 : 베이스기판 120 : 절연필름

130 : 레지스터 층 140 : 도금층

150 : 금도금 레지스트 층 160 : 금도금층

170 : 오버코팅층

Claims (2)

1. 베이스기판 위에 절연필름, 레지스터 층 및 도금층이 순차적으로 적층되어 외층 회로가 형성된 인쇄회로기판의 임베디드 레지스터 형성방법에 있어서,

   a)상기 외층 회로 위에 저항 패턴을 형성하고자 하는 부분에만 금도금 레지스트 층을 형성하는 단계;

   b)상기 금도금 레지스트 층이 형성된 인쇄회로기판에 금도금하는 단계;

   c)상기 금도금 레지스트 층을 박리하는 단계;

   d)알칼리성 에칭액으로 상기 저항 패턴을 형성하고자 하는 부분을 에칭하는 단계; 및

   e)레이저 트리밍을 이용하여 저항값을 보정하고, 오버코팅하는 단계를 포함하는 임베디드 레지스터 형성방법.
2. 제 1항에 있어서,

   상기 금도금 레지스트 층은 무전해 니켈금도금(ENIG)방식에 의해 니켈 및 금이 함유된 것 또는 무전해 팔라듐금도금(ENPIG)방식에 의해 니켈, 금 및 팔라듐이 함유된 것을 특징으로 하는 임베디드 레지스터 형성방법.

Images