KR20090123613A - 불휘발성 메모리 장치, 그것을 포함한 컴퓨팅 시스템 및그것의 워드 라인 구동 방법 - Google Patents

불휘발성 메모리 장치, 그것을 포함한 컴퓨팅 시스템 및그것의 워드 라인 구동 방법 Download PDF

Info

Publication number
KR20090123613A
KR20090123613A KR1020080049773A KR20080049773A KR20090123613A KR 20090123613 A KR20090123613 A KR 20090123613A KR 1020080049773 A KR1020080049773 A KR 1020080049773A KR 20080049773 A KR20080049773 A KR 20080049773A KR 20090123613 A KR20090123613 A KR 20090123613A
Authority
KR
South Korea
Prior art keywords
voltage
line
driving
word line
capacitance
Prior art date
Application number
KR1020080049773A
Other languages
English (en)
Other versions
KR101504342B1 (ko
Inventor
곽준영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080049773A priority Critical patent/KR101504342B1/ko
Priority to US12/433,685 priority patent/US8040736B2/en
Publication of KR20090123613A publication Critical patent/KR20090123613A/ko
Application granted granted Critical
Publication of KR101504342B1 publication Critical patent/KR101504342B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention

Abstract

본 발명은 반도체 메모리 장치에 관한 것으로, 좀 더 구체적으로는 불휘발성 메모리 장치, 그것을 포함한 컴퓨팅 시스템 및 그것의 워드 라인 구동 방법에 관한 것이다. 본 발명에 따른 불휘발성 메모리 장치는 메모리 셀; 상기 메모리 셀에 연결된 워드 라인; 상기 워드 라인에 바이어스 전압을 전달하기 위한 구동 라인; 및 상기 워드 라인과 상기 구동 라인을 전기적으로 연결하기 위한 스위치를 포함하고, 상기 구동 라인은 상기 스위치가 턴 온 되기 전에 상기 바이어스 전압보다 높은 레벨의 프리차지 전압으로 충전된다. 본 발명에 따른 불휘발성 메모리 장치는 구동 라인을 바이어스 전압보다 높은 프리차지 전압으로 충전시킴으로써 워드 라인을 빠르게 구동시킨다. 본 발명에 의하면 불휘발성 메모리 장치의 액세스 속도가 향상된다.

Description

불휘발성 메모리 장치, 그것을 포함한 컴퓨팅 시스템 및 그것의 워드 라인 구동 방법{NONVOLATILE MEMORY DEVICE, COMPUTING SYSTEM AND WORDLINE DRIVING METHOD THEREOF}
본 발명은 반도체 메모리 장치에 관한 것으로, 좀 더 구체적으로는 불휘발성 메모리 장치, 그것을 포함한 컴퓨팅 시스템 및 그것의 워드 라인 구동 방법에 관한 것이다.
플래시 EEPROM(electrically erasable programmable read only memory)으로 알려진 불휘발성 메모리 장치는 일반적으로, 플로팅 게이트 트랜지스터(floating gate transistor)로 구성된 메모리 셀들의 어레이를 포함한다. 메모리 셀 어레이는 복수의 메모리 블록을 포함한다. 각 메모리 블록은 플로팅 게이트 트랜지스터들의 스트링들(또는, "낸드 스트링"이라 불림)을 포함한다. 하나의 스트링은 스트링 선택 트랜지스터(string selecting transistor), 접지 선택 트랜지스터(ground selecting transistor), 그리고 그 사이에 연결되는 복수의 메모리 셀(memory cell)로 구성된다. 복수의 워드 라인들이 스트링들에 교차하도록 셀 어레이에 배열되며, 각 워드 라인은 각 스트링의 대응하는 셀 트랜지스터의 제어 게이트에 연결 된다.
초기에 메모리 셀들은 음(negative)의 문턱 전압(threshold voltage)을 갖도록 소거된다. 프로그램 동작은 프로그램 실행(program execution) 구간 및 프로그램 검증(program verify) 구간으로 구분된다. 프로그램 실행 구간 동안, 각 스트링의 선택된 워드 라인(select wordline)으로 프로그램 전압(Vpgm)이, 그리고 비선택된 워드 라인들(unselect wordlines)로 패스 전압(Vpass)이 인가됨으로써 선택된 워드 라인의 메모리 셀이 프로그램된다. 일반적으로 패스 전압(Vpass)은 프로그램 전압(Vpgm)보다 낮은 전압 레벨을 갖는다. 프로그램 검증 구간 동안, 프로그램 실행 구간 동안 프로그램된 셀에 대한 프로그램의 성공 여부가 검증된다.
읽기 동작 동안, 선택된 워드 라인으로 0V의 전압이, 그리고 비선택된 워드 라인들로 읽기 전압(Vread)이 인가된다. 선택된 워드 라인에 연결된 메모리 셀이 프로그램된 경우에는 비트 라인 전압이 유지된다. 반대로, 선택된 워드 라인에 연결된 메모리 셀이 프로그램되지 않은 경우에는 비트 라인 전압이 낮아진다. 따라서, 비트 라인 전압의 변화를 감지함으로써 메모리 셀에 저장된 데이터가 검출될 수 있다.
상술한 바와 같이, 프로그램 동작 및 읽기 동작 시에 워드 라인들로 바이어스 전압들이 인가되어야 한다. 따라서, 빠른 프로그램 동작 및 읽기 동작을 위해서는 워드 라인에 빠르게 바이어스 전압이 인가될 것이 요구된다.
본 발명의 목적은 워드 라인을 바이어스 전압으로 빠르게 구동함으로써 액세스 속도가 향상된 불휘발성 메모리 장치를 제공하는 데 있다.
본 발명에 따른 불휘발성 메모리 장치는 메모리 셀; 상기 메모리 셀에 연결된 워드 라인; 상기 워드 라인에 바이어스 전압을 전달하기 위한 구동 라인; 및 상기 워드 라인과 상기 구동 라인을 전기적으로 연결하기 위한 스위치를 포함하고, 상기 구동 라인은 상기 스위치가 턴 온 되기 전에 상기 바이어스 전압보다 높은 레벨의 프리차지 전압으로 충전된다.
실시 예로서, 불휘발성 메모리 장치는 상기 구동 라인에 연결된 구동 회로를 더 포함하고, 상기 구동 회로는 상기 구동 라인을 상기 바이어스 전압보다 높은 상기 프리차지 전압으로 충전한다. 불휘발성 메모리 장치는 상기 구동 회로를 제어하는 제어 로직 회로를 더 포함하고, 상기 제어 로직 회로는 상기 구동 라인이 대응하는 워드 라인과 연결되기 전에 상기 구동 라인이 상기 프리차지 전압으로 충전되도록 상기 구동 회로를 제어하고, 상기 구동 라인들이 대응하는 워드 라인들과 연결된 후에 상기 구동 라인들이 상기 바이어스 전압으로 충전되도록 상기 구동 회로를 제어한다. 상기 스위치는 트랜지스터로 구성되고, 상기 트랜지스터의 소오스 및 드레인은 상기 구동 라인과 상기 워드 라인에 각각 연결되고, 상기 트랜지스터의 게이트에는 상기 제어 로직 회로로부터의 블록 선택 신호가 인가된다. 상기 제어 로직 회로는 상기 워드 라인들이 상기 구동 라인들에 충전된 전압에 의해서 일차 충전된 후에 상기 블록 선택 신호를 활성화시킴으로써 상기 구동 라인과 상기 워드 라인을 연결시킨다.
다른 실시 예로서, 상기 프리차지 전압은 상기 구동 라인의 커패시턴스, 상기 워드 라인의 커패시턴스, 그리고 상기 바이어스 전압을 참조하여 결정된다. 상기 프리차지 전압은 상기 구동 라인의 커패시턴스와 상기 워드 라인의 커패시턴스의 합을 상기 선택 라인의 커패시턴스로 나눈 값에 다시 상기 바이어스 전압을 곱한 값을 참조하여 결정된다. 상기 바이어스 전압은 패스 전압(Vpass)이고, 상기 프리차지 전압은 상기 패스 전압보다 높은 전압인 것을 특징으로 한다.
본 발명은 불휘발성 메모리 장치의 워드 라인을 구동하는 방법에 관한 것이다. 본 발명은 구동 라인을 프리차지 전압으로 충전하는 단계; 상기 구동 라인을 대응하는 워드 라인에 연결하는 단계; 및 상기 구동 라인을 상기 프리차지 전압보다 낮은 바이어스 전압으로 구동하는 단계를 포함한다.
실시 예로서, 상기 구동 라인이 대응하는 워드 라인에 연결될 때, 상기 워드 라인은 상기 구동 라인에 충전된 전압에 의해서 먼저 충전되고, 그 다음에 상기 구동 라인에 연결된 구동 회로에 의해서 충전된다. 상기 바이어스 전압은 패스 전압이고 상기 프리차지 전압은 상기 패스 전압보다 높은 전압인 것을 특징으로 한다. 상기 프리차지 전압은 상기 구동 라인의 커패시턴스, 상기 워드 라인의 커패시턴스, 그리고 상기 바이어스 전압을 참조하여 결정된다. 상기 프리차지 전압은 상기 구동 라인의 커패시턴스와 상기 워드 라인의 커패시턴스의 합을 상기 구동 라인의 커패시턴스로 나눈 값에 다시 상기 바이어스 전압으로 곱한 값을 참조하여 결정된다.
본 발명은 불휘발성 메모리 장치를 프로그램하는 방법에 관한 것이다. 본 발명은 프로그램 데이터에 따라 비트 라인들을 세트업 하는 동안 구동 라인들을 프리차지 전압으로 충전하는 단계; 상기 비트 라인들의 세트업 후에, 상기 구동 라인들이 대응하는 워드 라인들에 연결되도록 블록 선택 신호를 활성화하는 단계; 및 상기 블록 선택 신호의 활성화 후에 상기 구동 라인들로 상기 프리차지 전압보다 낮은 바이어스 전압을 공급하는 단계를 포함하고, 상기 프리차지 전압은 상기 구동 라인의 커패시턴스, 상기 워드 라인의 커패시턴스, 그리고 상기 바이어스 전압을 참조하여 결정된다.
실시 예로서, 상기 프리차지 전압은 상기 구동 라인의 커패시턴스와 상기 워드 라인의 커패시턴스의 합을 상기 구동 라인의 커패시턴스로 나눈 값에 다시 상기 바이어스 전압으로 곱한 값을 참조하여 결정된다.
본 발명에 따른 컴퓨팅 시스템은 불휘발성 메모리 장치; 및 상기 불휘발성 메모리 장치를 기억 장치로서 사용하는 호스트를 포함하며, 상기 불휘발성 메모리 장치는 청구항 1에 기재된 것을 특징으로 한다.
본 발명에 따른 불휘발성 메모리 장치는 구동 라인을 바이어스 전압보다 높은 프리차지 전압으로 충전시킴으로써 워드 라인을 빠르게 구동시킨다. 본 발명에 의하면 불휘발성 메모리 장치의 액세스 속도가 향상된다.
아래에서, 낸드 플래시 메모리 장치가 본 발명의 특징 및 기능을 설명하기 위한 한 예로서 사용된다. 하지만, 이 기술 분야에 정통한 사람은 여기에 기재된 내용에 따라 본 발명의 다른 이점들 및 성능을 쉽게 이해할 수 있을 것이다. 본 발명은 다른 실시 예들을 통해 또한, 구현되거나 적용될 수 있을 것이다. 게다가, 상세한 설명은 본 발명의 범위, 기술적 사상 그리고 다른 목적으로부터 상당히 벗어나지 않고 관점 및 응용에 따라 수정되거나 변경될 수 있다.
도 1은 본 발명에 따른 플래시 메모리 장치의 구조를 보여주는 블록도이다. 도 1을 참조하면, 플래시 메모리 장치(100)는 고전압 생성부(110), 드라이버 회로부(120), 패스 게이트(130), 메모리 셀 어레이(140), 페이지 버퍼(150), 칼럼 디코더 및 데이터 입출력 버퍼(160), 그리고 제어 로직(170)을 포함한다.
고전압 생성부(110)는 본 발명의 플래시 메모리 장치에서 사용되는 내부 고전압들을 생성한다. 일반적으로 외부에서 제공되는 전원전압(Vcc)은 메모리 장치의 프로그램(program), 소거(erase), 검증(verify) 동작에서 소요되는 고전압이나 고전압 스위치의 제어를 위한 레벨로는 충분하지 않다. 따라서, 전원전압(Vcc)을 이용하여 전하를 펌핑(pumping)하는 고전압 펌프 회로를 사용하여 상술한 동작에 충분한 레벨의 고전압을 내부적으로 생성하여 공급한다. 일반적으로, 사용되는 각 고전압의 레벨에 대응하는 개수의 고전압 펌프 회로가 구비된다. 여기서는 프로그램(program) 동작 및 읽기(read) 동작에 사용되는 고전압 펌프 회로만이 도시되었으나 본 발명은 이에 한정되지 않는다. 고전압 생성부(110)는 제어 로직(170)의 제어에 따라 동작한다.
고전압 생성부(110)는 Vpp 생성기(111), 선택 전압 생성기(113), 프로그램 전압 생성기(115), 패스 전압 생성기(117), 그리고 읽기 전압 생성기(119)를 포함한다. Vpp 생성기(111)는 블록 선택 드라이버(121)로 제공되는 고전압을 생성한다. 선택 전압 생성기(113)는 스트링 선택 라인(string select line; SSL)이나 접지 선택 라인(ground select line; GSL)으로 제공되는 선택 전압들(SS, GS)을 생성한다. 프로그램 전압 생성기(115)는 프로그램 동작시, 선택된 워드 라인에 공급될 프로그램 전압(Vpgm)을 발생한다. 프로그램 전압 생성기(115)는 일반적으로 증가형 스텝 펄스 프로그래밍(incremental step pulse programming; ISPP) 방식에 따라 계단 전압을 생성한다. 일반적인 플래시 메모리 장치에서는 프로그램 전압이 일정 스텝 증가하는 프로그램 루프들이 프로그램의 완료시까지 반복된다. 패스 전압 생성기(117)는 프로그램 동작시 비 선택된 워드 라인들에 공급될 패스 전압(Vpass)을 생성한다. 읽기 전압 생성기(119)는 읽기 동작시 비선택된 워드 라인들로 공급될 읽기 전압(Vread)을 생성한다.
드라이버 회로부(120)는 페이지 어드레스(page address)에 응답하여 고전압 생성부(110)로부터 입력된 전압들을 메모리 셀 어레이(140)의 블록 영역으로 제공한다. 페이지 어드레스는 일반적으로 선택 워드 라인의 행 어드레스(row address) 정보를 포함한다. 드라이버 회로부(120)는 블록 선택 드라이버(121), 스트링 선택 드라이버(123), 워드 라인 드라이버(125), 그리고 접지 선택 드라이버(127)를 포함한다.
블록 선택 드라이버(121)는 블록 어드레스(block address)에 응답하여 Vpp 생성기(111)로부터 제공되는 고전압(Vpp)을 패스 게이트(130)로 제공한다. 블록 선 택 드라이버(121)는 패스 게이트(130)에 포함되는 복수의 고전압 스위치들의 제어 게이트에 블록 선택 신호(BLKWL)를 인가한다. 블록 선택 드라이버(121)는 패스 전압(Vpass)이 인가되는 시점, 프로그램 전압(Vpgm)이 인가되는 시점 및 읽기 전압(Vread)이 인가되는 시점을 제어할 수 있다.
스트링 선택 드라이버(123)는 선택 전압 생성기(113)로부터 제공되는 전압을 스트링 선택 신호로 제공한다. 프로그램 동작시에는 스트링 선택 드라이버(123)는 하나의 블록 내에 선택된 모든 스트링 선택 트랜지스터(string select transistor; SST)를 턴-온 시키도록 선택 전압을 인가한다.
워드 라인 드라이버(125)는 프로그램 동작시에 프로그램 전압 생성기(115), 패스 전압 생성기(117), 읽기 전압 생성기(119)로부터 제공되는 전압을 각각 선택 워드 라인 및 비선택 워드 라인들로 제공한다. 일반적인 프로그램 루프 내에서 프로그램 실행 동작을 위해서 모든 워드 라인들로 패스 전압(Vpass)이 제공된다. 그리고 선택된 워드 라인으로는 패스 전압(Vpass)보다 높은 프로그램 전압(Vpgm)이 인가된다. 선택된 워드 라인으로는 프로그램 검증 구간에서 이루어지는 검증 여부에 따라 일정 스텝 증가되는 프로그램 전압의 인가 여부가 결정된다. 접지 선택 드라이버(127)는 접지 선택 신호(Ground Selection: GS)를 제공한다.
패스 게이트(130)는 블록 선택 신호(BLKWL)의 활성화에 응답하여 스트링 선택 라인(SSL), 접지 선택 라인(GSL), 그리고 워드 라인들(WLi)을 구동 라인들에 전기적으로 연결하도록 구성된다. 패스 게이트(130)는 복수의 스위치 트랜지스터들로 구성된다. 스위치 트랜지스터들의 게이트들은 블록 선택 드라이버(121)로부터 출력되 는 블록 선택 신호(BLKWL)에 의해 공통으로 제어된다. 블록 선택 신호(BLKWL)가 활성화될 때, 스트링 선택 라인(SSL), 그라운드 선택 라인(GSL), 그리고 워드 라인들(WLi)은 대응하는 스위치 트랜지스터들을 통해 구동 라인들에 각각 전기적으로 연결된다. 스위치 트랜지스터들은 고전압에 견딜 수 있는 고전압 트랜지스터로 구성된다.
메모리 셀 어레이(140)는 복수의 메모리 블록들로 구성된다. 도 1에 도시된 메모리 셀 어레이(140)는 단지 하나의 메모리 블록을 포함하는 것으로 표현되어 있으나 본 발명의 범위는 이에 국한되지 않는다. 각각의 메모리 블록은 복수의 스트링을 포함한다. 각 스트링은 스트링 선택 트랜지스터(SST), 접지 선택 트랜지스터(GST), 그리고 스트링 선택 트랜지스터의 소스(source)와 접지 선택 트랜지스터의 드레인(drain) 사이에 직렬 연결된 복수의 메모리 셀들로 구성된다. 각 스트링에 있어서, 스트링 선택 트랜지스터의 드레인은 대응하는 비트 라인(bit line)에 전기적으로 연결되고, 접지 선택 트랜지스터의 소스는 공통 소스 라인(common source line)에 전기적으로 연결된다. 스트링들에 있어서, 스트링 선택 트랜지스터들(SST)의 게이트들은 스트링 선택 라인(SSL)에 공통으로 연결되고 그라운드 선택 트랜지스터들(GST)의 게이트들은 그라운드 선택 라인(GSL)에 공통으로 연결된다. 각 스트링에 속하는 메모리 셀들의 제어 게이트(control gate)들은 대응하는 워드 라인들에 각각 연결된다. 비트 라인은 페이지 버퍼(150)에 전기적으로 연결된다.
페이지 버퍼(150)는 동작 모드에 따라 감지 증폭기(sense amplifier) 또는 기입 드라이버(write driver)로서 동작한다. 예를 들면, 페이지 버퍼(150)는 읽기 동작시 감지 증폭기로서 동작하고, 프로그램 동작시 기입 드라이버로서 동작한다. 읽기 동작시, 페이지 버퍼(150)는 선택된 워드 라인의 메모리 셀들로부터 데이터 비트들을 감지하고, 감지된 데이터 비트들을 정해진 단위로 칼럼 디코더 및 데이터 입출력 버퍼(160)를 통해 외부로 출력한다. 프로그램 동작시, 페이지 버퍼(150)는 칼럼 디코더 및 데이터 입출력 버퍼(160)를 통해 전달되는 프로그램 데이터를 임시로 저장하고, 저장된 프로그램 데이터에 따라 비트 라인 바이어스 전압들로 비트 라인을 구동한다. 비록 도면에는 도시되지 않았지만, 하나의 워드 라인이 하나의 페이지를 구성하는 경우, 페이지 버퍼는 비트 라인들에 각각 대응하는 페이지 버퍼들로 구성된다.
칼럼 디코더 및 데이터 입출력 버퍼(160)는 페이지 버퍼(150)로부터의 감지 데이터를 외부로 전달한다. 또는 외부로부터 입력되는 입력 데이터를 페이지 버퍼(150)에 전달한다.
제어 로직(170)은 고전압 생성부 및 드라이버 회로부(160)가 프로그램 동작시에 워드 라인 전압 및 선택 신호 라인 전압을 메모리 셀 어레이(140)로 제공하도록 제어한다. 특히, 제어 로직(170)은 전압 제어 신호(Vcon)를 통해 패스 전압 생성기(117)로부터 출력되는 패스 전압(Vpass)의 크기를 제어한다.
도 2는 도 1에 도시된 패스 전압 생성기(117), 워드 라인 드라이버(125), 구동 라인(Si), 스위치 트랜지스터(131), 워드 라인(WLi), 그리고 메모리 셀들(141)을 보여주는 도면이다. 커패시턴스(C1)은 구동 라인(Si)의 기생 커패시턴스를 나타내고, 커패시턴스(C2)는 워드 라인(WLi)의 기생 커패시턴스를 나타낸다.
이하, 도 2를 참조하여, 일반적인 워드 라인 구동 방법들이 설명될 것이다. 첫 번째 방법을 설명하면, 먼저, 워드 라인(WLi)으로 패스 전압(Vpass)을 공급하기 위해서 블록 선택 신호(BLKWL)가 고전압(Vpp)으로 구동된다. 이는 구동 라인(Si)과 워드 라인(WLi)이 스위치 트랜지스터(131)를 통해 전기적으로 연결되게 한다. 이러한 조건하에서, 구동 라인(Si)이 워드 라인 드라이버(125)에 의해서 패스 전압(Vpass)으로 구동된다. 이러한 구동 방식에 따르면, 패스 전압 생성기(117)는 구동 라인(Si) 및 워드 라인(WLi)을 동시에 충전해야 한다. 구동 라인(Si)의 커패시턴스와 워드 라인(WLi)의 커패시턴스는 크기 때문에 구동 라인(Si)과 워드 라인(WLi)을 충전시키는데 긴 시간이 요구된다. 이는 프로그램 속도를 향상시키는데 제한 요인으로 작용한다. 더욱이, 워드 라인(WLi)에 연결되는 메모리 셀들(141)의 수가 증가되면, 워드 라인(WLi)을 충전하는데 필요한 시간이 증가된다.
두 번째 방법을 설명하면, 먼저, 구동 라인(Si)이 패스 전압 생성기(117) 및 워드 라인 드라이버(125)에 의해서 패스 전압(Vpass)으로 충전된다. 그 다음, 워드 라인(WLi)으로 패스 전압(Vpass)을 공급하기 위해서 블록 선택 신호(BLKWL)가 활성화된다. 이는 구동 라인(Si)과 워드 라인(WLi)이 스위치 트랜지스터(131)를 통해 전기적으로 연결되게 한다. 구동 라인(Si)과 워드 라인(WLi)이 전기적으로 연결되면, 워드 라인(WLi)의 커패시턴스에 의해 전압이 낮아진다. 따라서, 워드 라인(WLi)을 다시 패스 전압(Vpass)까지 충전하는데 긴 시간이 필요하다.
상기의 문제점들을 해결하기 위한 본 발명에 따른 워드 라인 구동 방법은 구동 라인(Si)을 패스 전압(Vpass)보다 높은 레벨로 미리 충전시킨다. 따라서, 구동 라인(Si)과 워드 라인(WLi)의 차지 셰어링에 의한 전압 강하가 있는 경우에도 패스 전압(Vpass)이 유지될 수 있다.
도 3은 도 1에 도시된 패스 전압 생성기를 보여주는 블록도이다. 도 3을 참조하면, 패스 전압 생성기(117)는 펌프(210), 레귤레이터(220), 그리고 오실레이터(230)를 포함한다. 레귤레이터(220)는 전압 분배기(221), 비교기(223), 그리고 클록 드라이버(225)를 포함한다. 레귤레이터(220)는 펌프(210)의 출력 전압을 일정하게 유지시키도록 구성된다.
펌프(210)는 클록 드라이버(225)로부터의 클록 신호에 응답하여 패스 전압(Vpass)을 발생한다. 전압 분배기(221)는 펌프(210)의 출력 전압 즉, 패스 전압(Vpass)을 입력받고, 전압 제어 신호(Vcon)에 응답하여 패스 전압(Vpass)을 분배한다. 분배된 전압(Vdiv)은 비교기(223)에 제공된다. 전압 분배기(221)의 구조는 후술될 도면을 참조하여 자세히 설명될 것이다.
비교기(223)는 전압 분배기(221)로부터의 분배 전압(Vdiv)과 기준 전압(Vref)을 비교하며, 비교 결과로서 클록 인에이블 신호(CLKen)를 발생한다. 예를 들면, 전압 분배기(221)로부터의 분배 전압(Vdiv)이 기준 전압(Vref)보다 낮을 때 비교기(223)는 클록 인에이블 신호(CLKen)를 활성화시킨다. 클록 드라이버(225)는 클록 인에이블 신호(CLKen)에 응답하여 오실레이터(230)로부터의 발진 신호를 클록 신호로서 출력한다. 예를 들면, 클록 인에이블 신호(CLKen)가 활성화될 때, 클록 드라이버(225)는 발진 신호를 클록 신호로서 출력한다. 이는 출력 전압이 목표 전압으로 높아지도록 펌프(210)가 동작함을 의미한다. 클록 인에이블 신호(CLKen)가 비활성화될 때, 발진 신호가 차단되어 클록 신호는 출력되지 않는다. 이는 펌프(210)가 동작하지 않음을 의미한다.
도 4는 도 3에 도시된 전압 분배기를 보여주는 회로도이다. 도 4를 참조하면, 전압 분배기(221)는 패스 전압(Vpass)을 입력받고 분배 전압(Vdiv)을 출력한다. 패스 전압 단자(Vpass node)와 분배 전압 단자(Vdiv node) 사이에는 복수의 저항(R1 ~ R4)이 직렬 연결된다. 각각의 저항들(R1 ~ R4)에는 트랜지스터들(T1 ~ T4)이 병렬 연결된다. 각각의 저항들(R1 ~ R4)의 저항치는 동일하거나 상이할 수 있다. 또한, 본 실시 예에서 전압 분배기(221)는 4개의 저항들(R1 ~ R4)과 4개의 트랜지스터들(T1 ~ T4)을 포함하지만 본 발명의 범위는 이에 국한되지 않는다.
패스 전압(Vpass)과 분배 전압(Vdiv) 사이에 설정되는 합성 저항의 크기는 전압 제어 신호(Vcon)에 응답하여 변할 수 있다. 스위치 제어 회로는 전압 제어 신호(Vcon)에 응답하여 복수의 트랜지스터(T1 ~ T4)를 제어한다. 스위치 제어 회로는 제어 로직(도시되지 않음)으로부터의 전압 제어 신호(Vcon)에 응답하여 소정의 분배 전압(Vdiv)이 출력되도록 소정의 저항치를 설정한다.
도 5는 본 발명에 따른 플래시 메모리 장치의 워드 라인 구동 방법을 설명하기 위한 동작 타이밍 도이다. 이하, 본 발명에 따른 플래시 메모리 장치의 워드 라인 구동 방법이 참조 도면에 의거하여 상세히 설명될 것이다. 실선은 본 발명에 따른 워드 라인 전압 변화를 보여주고, 점선은 종래 기술에 따른 워드 라인 전압 변화를 보여준다. 이하, 플래시 메모리 장치의 프로그램 동작이 예로서 설명된다. 단, 본 발명의 범위는 이에 한정되지 않는다. 본 발명에 따른 워드 라인 전압 인가 방법은 읽기 및 검증 읽기 동작에도 적용될 수 있다.
먼저, 종래 기술에 따른 워드 라인 전압 변화를 검토하면, 시각(t1)에서 선택된 구동 라인(select Si)과 비선택된 구동 라인들(unselect Si)의 전압이 패스 전압(Vpass)까지 상승하기 시작한다. 시각(t2)에서 블록 선택 신호(BLKWL)가 인에이블되면 구동 라인(Si)과 워드 라인(WLi)이 전기적으로 연결된다. 따라서, 차지 셰어링에 의해 구동 라인(Si) 전압 및 워드 라인(WLi) 전압이 강하한다. 시각(t3)에서 워드 라인(WLi) 전압을 패스 전압(Vpass)까지 상승시키기 위해 펌프가 동작한다. 시각(t4)에서 워드 라인들(WLi)의 전압이 패스 전압(Vpass)에 도달한다. 시각(t5)에서 선택된 워드 라인(select WLi)에 프로그램 전압이 인가된다.
상술한 바와 같이, 구동 라인(Si)과 워드 라인(WLi)의 전기적 연결에 의해 낮아진 전압을 높이기 위해서는 긴 시간이 요구된다. 따라서, 플래시 메모리 장치의 프로그램 동작 및 읽기 동작에 걸리는 시간이 길어지는 문제가 생긴다.
반면에, 본 발명에 따른 워드 라인 전압 변화를 검토하면, 시각(t1)에서 선택된 구동 라인(select Si)과 비선택된 구동 라인들(unselect Si)의 전압이 프리차지 전압(Vpc)까지 상승한다. 여기서, 프리차지 전압(Vpc)은 패스 전압(Vpass)보다 높은 값을 갖는다. 시각(t2)에서 블록 선택 신호(BLKWL)가 인에이블되면 구동 라인(Si)과 워드 라인(WLi)이 전기적으로 연결된다. 따라서, 차지 셰어링에 의해 구동 라인(Si) 전압 및 워드 라인(WLi) 전압이 패스 전압(Vpass)으로 하강한다. 따라서, 워드 라인 전압을 패스 전압까지 상승시키기 위한 펌핑 동작이 요구되지 않는다. 만약, 워드 라인(WLi) 전압이 패스 전압(Vpass) 이하로 내려간 경우에도 워드 라인(WLi) 전압을 빠르게 패스 전압(Vpass)으로 상승시킬 수 있다.
상술한 바와 같이, 구동 라인(Si)과 워드 라인(WLi)이 전기적으로 연결되기 전에 구동 라인(Si)이 패스 전압(Vpass)보다 높은 프리차지 전압(Vpc)으로 충전된다. 따라서, 구동 라인(Si)과 워드 라인(WLi)이 전기적으로 연결되는 경우에도 워드 라인(WLi) 전압은 패스 전압(Vpass)과 비슷한 레벨로 강하된다. 결국, 워드 라인(WLi) 전압을 높이기 위한 추가의 시간이 요구되지 않는다.
즉, 본 발명에 있어서, 프리차지 전압(Vpc)은 구동 라인(Si)의 등가 커패시턴스, 워드 라인(WLi)의 등가 커패시턴스, 그리고 패스 전압(Vpass)을 참조하여 결정된다. 예를 들어, 구동 라인(Si)의 등가 커패시턴스를 C1, 워드 라인(WLi)의 등가 커패시턴스를 C2, 그리고 프리차지 전압을 Vpc라 하자. 구동 라인(Si)과 워드 라인(WLi)이 연결되기 전, 구동 라인(Si)은 Vpc로 충전된다. 이때, 충전된 전하량은 C1*Vpc이다. 구동 라인(Si)과 워드 라인(WLi)의 연결 후 전압을 Vpass라 하자. 이때, 구동 라인(Si)과 워드 라인(WLi)의 연결 후 총 전하량은 (C1+C2)*Vpass가 된다. 이때, 전하량 보존 법칙에 따라 연결 전과 연결 후의 총 전하량은 일정해야 한다. 따라서, 다음의 수학식 1이 성립한다.
Figure 112008038268100-PAT00001
이 수학식을 V2에 관해 정리하면, 수학식 2가 얻어진다.
Figure 112008038268100-PAT00002
결국, 등가 커패시턴스(C1, C2)와 패스 전압(Vpass)을 고려하여 프리차지 전압(Vpc)이 결정될 수 있다.
상술한 바와 같이, 본 발명에 따르면, 구동 라인과 워드 라인의 전기적 연결시 발생하는 전압 강하에 의한 영향을 최소화함으로써 워드 라인 전압을 패스 전압까지 빠르게 상승시킬 수 있다. 따라서, 본 발명에 따르면 플래시 메모리 장치의 동작 속도가 빨라진다.
도 6은 본 발명에 따른 플래시 메모리 장치를 포함한 컴퓨팅 시스템(300)을 개략적으로 보여주는 블록도이다. 도 6을 참조하면, 컴퓨팅 시스템(300)은 프로세서(310), 메모리 컨트롤러(320), 입력 장치들(330), 출력 장치들(340), 플래시 메모리(350), 그리고 주 기억 장치(360)를 포함한다. 도면에서 실선은 데이터 또는 명령이 이동하는 시스템 버스(System bus)를 나타낸다.
메모리 컨트롤러(320)와 플래시 메모리 장치(350)는 메모리 카드를 구성할 수 있다. 그리고, 프로세서(310), 입력 장치들(330), 출력 장치들(340), 그리고 주 기억 장치(360)는 메모리 카드를 기억 장치로 사용하는 호스트를 구성할 수 있다.
본 발명에 따른 컴퓨팅 시스템(300)은 입력 장치들(330)(키보드, 카메라 등)을 통해 외부로부터 데이터를 입력받는다. 입력된 데이터는 사용자에 의한 명령이거나 카메라 등에 의한 영상 데이터 등의 멀티 미디어 데이터일 수 있다. 입력된 데이터는 플래시 메모리(350) 또는 주 기억 장치(360)에 저장된다.
프로세서(310)에 의한 처리 결과는 플래시 메모리(350) 또는 주 기억 장치(360)에 저장된다. 출력 장치들(340)은 플래시 메모리(350) 또는 주 기억 장치(360)에 저장된 데이터를 출력한다. 출력 장치들(340)은 디지털 데이터를 인간이 감지 가능한 형태로 출력한다. 예를 들어, 출력 장치(340)는 디스플레이 또는 스피커 등을 포함한다.
플래시 메모리(350)에는 본 발명에 따른 워드 라인 구동 방법이 적용될 것이다. 플래시 메모리(350)의 동작 속도가 향상됨에 따라 컴퓨팅 시스템(300)의 동작 속도도 이에 비례하여 향상될 것이다.
플래시 메모리(350), 그리고/또는 메모리 컨트롤러(320)는 다양한 형태들의 패키지를 이용하여 실장될 수 있다. 예를 들면, 플래시 메모리(350) 그리고/또는 컨트롤러(320)는 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등과 같은 패키지들을 이용하여 실장될 수 있다.
비록 도면에는 도시되지 않았지만 컴퓨팅 시스템(300)의 동작에 필요한 전원을 공급하기 위한 전원 공급부(Power supply)가 요구됨은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다. 그리고, 컴퓨팅 시스템(300)이 휴대용 기기(mobile device)인 경우, 컴퓨팅 시스템(300)의 동작 전원을 공급하기 위한 배터리(battery)가 추가로 요구될 것이다.
본 발명에 따른 반도체 메모리 시스템은 SSD(Solid State Drive)에도 적용될 수 있다. 최근 하드디스크 드라이브(HDD)를 교체해 나갈 것으로 예상되는 SSD 제품이 차세대 메모리시장에서 각광을 받고 있다. SSD는 기계적으로 움직이는 하드디스크 드라이브에 비해 속도가 빠르고 외부 충격에 강하며, 소비전력도 낮다는 장점을 가진다. 본 발명에 따른 반도체 메모리 시스템은 이동형 저장 장치로서 사용될 수 있다. 따라서, MP3, 디지털 카메라, PDA, e-Book의 저장 장치로서 사용될 수 있다. 또한, 디지털 TV나 컴퓨터 등의 저장 장치로서 사용될 수 있다.
본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 이 분야에 숙련된 자들에게 자명하다. 상술한 내용을 고려하여 볼 때, 만약 본 발명의 수정 및 변경이 아래의 청구항들 및 동등물의 범주 내에 속한다면, 본 발명이 이 발명의 변경 및 수정을 포함하는 것으로 여겨진다.
도 1은 본 발명에 따른 플래시 메모리 장치의 구조를 보여주는 블록도이다.
도 2는 도 1에 도시된 패스 전압 생성기, 워드 라인 드라이버, 구동 라인, 스위치 트랜지스터, 워드 라인, 그리고 메모리 셀들을 보여주는 도면이다.
도 3은 도 1에 도시된 패스 전압 생성기를 보여주는 블록도이다.
도 4는 도 3에 도시된 전압 분배기를 보여주는 회로도이다.
도 5는 본 발명에 따른 플래시 메모리 장치의 워드 라인 구동 방법을 설명하기 위한 동작 타이밍 도이다.
도 6은 본 발명에 따른 플래시 메모리 장치를 포함한 컴퓨팅 시스템을 개략적으로 보여주는 블록도이다.

Claims (16)

  1. 메모리 셀;
    상기 메모리 셀에 연결된 워드 라인;
    상기 워드 라인에 바이어스 전압을 전달하기 위한 구동 라인; 및
    상기 워드 라인과 상기 구동 라인을 전기적으로 연결하기 위한 스위치를 포함하고, 상기 구동 라인은 상기 스위치가 턴 온 되기 전에 상기 바이어스 전압보다 높은 레벨의 프리차지 전압으로 충전되는 불휘발성 메모리 장치.
  2. 제 1 항에 있어서,
    상기 구동 라인에 연결된 구동 회로를 더 포함하고,
    상기 구동 회로는 상기 구동 라인을 상기 바이어스 전압보다 높은 상기 프리차지 전압으로 충전하는 불휘발성 메모리 장치.
  3. 제 2 항에 있어서,
    상기 구동 회로를 제어하는 제어 로직 회로를 더 포함하고,
    상기 제어 로직 회로는 상기 구동 라인이 대응하는 워드 라인과 연결되기 전에 상기 구동 라인이 상기 프리차지 전압으로 충전되도록 상기 구동 회로를 제어하고, 상기 구동 라인들이 대응하는 워드 라인들과 연결된 후에 상기 구동 라인들이 상기 바이어스 전압으로 충전되도록 상기 구동 회로를 제어하는 불휘발성 메모리 장치.
  4. 제 3 항에 있어서,
    상기 스위치는 트랜지스터로 구성되고, 상기 트랜지스터의 소오스 및 드레인은 상기 구동 라인과 상기 워드 라인에 각각 연결되고, 상기 트랜지스터의 게이트에는 상기 제어 로직 회로로부터의 블록 선택 신호가 인가되는 불휘발성 메모리 장치.
  5. 제 4 항에 있어서,
    상기 제어 로직 회로는 상기 워드 라인들이 상기 구동 라인들에 충전된 전압에 의해서 일차 충전된 후에 상기 블록 선택 신호를 활성화시킴으로써 상기 구동 라인과 상기 워드 라인을 연결시키는 불휘발성 메모리 장치.
  6. 제 1 항에 있어서,
    상기 프리차지 전압은 상기 구동 라인의 커패시턴스, 상기 워드 라인의 커패시턴스, 그리고 상기 바이어스 전압을 참조하여 결정되는 불휘발성 메모리 장치.
  7. 제 6 항에 있어서,
    상기 프리차지 전압은 상기 구동 라인의 커패시턴스와 상기 워드 라인의 커패시턴스의 합을 상기 선택 라인의 커패시턴스로 나눈 값에 다시 상기 바이어스 전 압을 곱한 값을 참조하여 결정되는 불휘발성 메모리 장치.
  8. 제 1 항에 있어서,
    상기 바이어스 전압은 패스 전압(Vpass)이고, 상기 프리차지 전압은 상기 패스 전압보다 높은 전압인 것을 특징으로 하는 불휘발성 메모리 장치.
  9. 불휘발성 메모리 장치의 워드 라인을 구동하는 방법에 있어서:
    구동 라인을 프리차지 전압으로 충전하는 단계;
    상기 구동 라인을 대응하는 워드 라인에 연결하는 단계; 및
    상기 구동 라인을 상기 프리차지 전압보다 낮은 바이어스 전압으로 구동하는 단계를 포함하는 워드 라인 구동 방법.
  10. 제 9 항에 있어서,
    상기 구동 라인이 대응하는 워드 라인에 연결될 때, 상기 워드 라인은 상기 구동 라인에 충전된 전압에 의해서 먼저 충전되고, 그 다음에 상기 구동 라인에 연결된 구동 회로에 의해서 충전되는 워드 라인 구동 방법.
  11. 제 9 항에 있어서,
    상기 바이어스 전압은 패스 전압이고 상기 프리차지 전압은 상기 패스 전압보다 높은 전압인 것을 특징으로 하는 워드 라인 구동 방법.
  12. 제 9 항에 있어서,
    상기 프리차지 전압은 상기 구동 라인의 커패시턴스, 상기 워드 라인의 커패시턴스, 그리고 상기 바이어스 전압을 참조하여 결정되는 워드 라인 구동 방법.
  13. 제 12 항에 있어서,
    상기 프리차지 전압은 상기 구동 라인의 커패시턴스와 상기 워드 라인의 커패시턴스의 합을 상기 구동 라인의 커패시턴스로 나눈 값에 다시 상기 바이어스 전압으로 곱한 값을 참조하여 결정되는 워드 라인 구동 방법.
  14. 불휘발성 메모리 장치를 프로그램하는 방법에 있어서:
    프로그램 데이터에 따라 비트 라인들을 세트업 하는 동안 구동 라인들을 프리차지 전압으로 충전하는 단계;
    상기 비트 라인들의 세트업 후에, 상기 구동 라인들이 대응하는 워드 라인들에 연결되도록 블록 선택 신호를 활성화하는 단계; 및
    상기 블록 선택 신호의 활성화 후에 상기 구동 라인들로 상기 프리차지 전압보다 낮은 바이어스 전압을 공급하는 단계를 포함하고,
    상기 프리차지 전압은 상기 구동 라인의 커패시턴스, 상기 워드 라인의 커패시턴스, 그리고 상기 바이어스 전압을 참조하여 결정되는 워드 라인 구동 방법.
  15. 제 14 항에 있어서,
    상기 프리차지 전압은 상기 구동 라인의 커패시턴스와 상기 워드 라인의 커패시턴스의 합을 상기 구동 라인의 커패시턴스로 나눈 값에 다시 상기 바이어스 전압으로 곱한 값을 참조하여 결정되는 워드 라인 구동 방법.
  16. 불휘발성 메모리 장치; 및
    상기 불휘발성 메모리 장치를 기억 장치로서 사용하는 호스트를 포함하며,
    상기 불휘발성 메모리 장치는 청구항 1에 기재된 것을 특징으로 하는 컴퓨팅 시스템.
KR1020080049773A 2008-05-28 2008-05-28 불휘발성 메모리 장치, 그것을 포함한 컴퓨팅 시스템 및그것의 워드 라인 구동 방법 KR101504342B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080049773A KR101504342B1 (ko) 2008-05-28 2008-05-28 불휘발성 메모리 장치, 그것을 포함한 컴퓨팅 시스템 및그것의 워드 라인 구동 방법
US12/433,685 US8040736B2 (en) 2008-05-28 2009-04-30 Non-volatile memory device, computing system and wordline driving method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080049773A KR101504342B1 (ko) 2008-05-28 2008-05-28 불휘발성 메모리 장치, 그것을 포함한 컴퓨팅 시스템 및그것의 워드 라인 구동 방법

Publications (2)

Publication Number Publication Date
KR20090123613A true KR20090123613A (ko) 2009-12-02
KR101504342B1 KR101504342B1 (ko) 2015-03-24

Family

ID=41379618

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080049773A KR101504342B1 (ko) 2008-05-28 2008-05-28 불휘발성 메모리 장치, 그것을 포함한 컴퓨팅 시스템 및그것의 워드 라인 구동 방법

Country Status (2)

Country Link
US (1) US8040736B2 (ko)
KR (1) KR101504342B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130022743A (ko) * 2011-08-26 2013-03-07 에스케이하이닉스 주식회사 고전압 생성회로 및 이를 구비한 반도체 장치
US8736353B2 (en) 2012-09-18 2014-05-27 International Business Machines Corporation Power supply for localized portions of an integrated circuit
TWI514393B (zh) * 2013-08-07 2015-12-21 Winbond Electronics Corp 非揮發性記憶體系統及偏壓非揮發性記憶體的方法
US9557763B2 (en) * 2014-01-21 2017-01-31 Infineon Technologies Ag Electronic circuit and method for providing a clock signal
US11056172B1 (en) * 2020-04-28 2021-07-06 Macronix International Co., Ltd. Flash memory and operation method thereof for controlling raising speed of the read pass voltage

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10201222A (ja) 1996-12-27 1998-07-31 Fujitsu Ltd 昇圧回路及びこれを用いた半導体装置
JP3984209B2 (ja) * 2003-07-31 2007-10-03 株式会社東芝 半導体記憶装置
KR100650805B1 (ko) 2004-10-06 2006-11-27 주식회사 하이닉스반도체 펌핑 회로 및 펌핑 전압 생성 방법
KR100645048B1 (ko) 2004-10-20 2006-11-10 삼성전자주식회사 반도체 메모리 장치에 사용되는 전압 레귤레이터
KR100648289B1 (ko) 2005-07-25 2006-11-23 삼성전자주식회사 프로그램 속도를 향상시킬 수 있는 플래시 메모리 장치 및그것의 프로그램 방법
KR100729353B1 (ko) 2005-11-22 2007-06-15 삼성전자주식회사 통합된 레귤레이터/펌프 구조를 갖는 플래시 메모리 장치
KR100805839B1 (ko) 2006-08-29 2008-02-21 삼성전자주식회사 고전압 발생기를 공유하는 플래시 메모리 장치

Also Published As

Publication number Publication date
KR101504342B1 (ko) 2015-03-24
US8040736B2 (en) 2011-10-18
US20090296490A1 (en) 2009-12-03

Similar Documents

Publication Publication Date Title
CN108389601B (zh) 非易失性存储器装置的软擦除方法
KR100805839B1 (ko) 고전압 발생기를 공유하는 플래시 메모리 장치
KR101487524B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
KR101463584B1 (ko) 비휘발성 메모리 장치 및 그것의 프로그램 방법
KR101401558B1 (ko) 플래시 메모리 장치, 그것의 프로그램 및 소거 방법들,그리고 그것을 포함하는 메모리 시스템 및 컴퓨터 시스템
CN106683692B (zh) 非易失性存储装置及其操作方法
JP5599145B2 (ja) マルチビットフラッシュメモリ装置及びそれのプログラム及び読み出し方法
US10573378B2 (en) Methods of programming memory devices
US8693247B2 (en) Non-volatile memory device and method for programming the device, and memory system
KR101462489B1 (ko) 비휘발성 메모리 장치의 프로그램 방법 및 이니셜 차징 방법
JP2008140488A (ja) 半導体記憶装置
CN110914908A (zh) 半导体存储装置
KR20170075886A (ko) 센싱 제어 신호 생성 장치 및 그를 포함하는 반도체 메모리 장치
JP2013200932A (ja) 不揮発性半導体記憶装置
CN110622249A (zh) 通过对单元串的选择晶体管进行编程来保护数据的闪存装置和包括该闪存装置的数据存储装置
KR20100045674A (ko) 불휘발성 메모리 장치의 동작 방법 및 그것을 포함하는 메모리 시스템
KR102416047B1 (ko) 더미 셀의 제어 방법 및 반도체 장치
US20100202211A1 (en) Nonvolatile memory device and method for programming the same
KR101504342B1 (ko) 불휘발성 메모리 장치, 그것을 포함한 컴퓨팅 시스템 및그것의 워드 라인 구동 방법
CN108335709B (zh) 操作用于改变恢复区段的非易失性存储器装置的方法
US11348641B2 (en) Memory device and method of operating the same
CN112951297A (zh) 存储器装置和操作该存储器装置的方法
US11894057B2 (en) Memory device performing program operation and method of operating the same
KR20090016945A (ko) 읽기동작타임을 줄일 수 있는 플래시 메모리 시스템 및그것의 읽기 동작 방법
KR20080102037A (ko) 멀티 레벨 셀 낸드 플래시 메모리소자의 검증방법 및포스트 프로그램 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
LAPS Lapse due to unpaid annual fee