TWI514393B

TWI514393B - 非揮發性記憶體系統及偏壓非揮發性記憶體的方法

Info

Publication number: TWI514393B
Application number: TW102128322A
Authority: TW
Inventors: Pil-Sang Ryoo; Jun Lin Yeh
Original assignee: Winbond Electronics Corp
Priority date: 2013-08-07
Filing date: 2013-08-07
Publication date: 2015-12-21
Also published as: TW201506936A

Description

非揮發性記憶體系統及偏壓非揮發性記憶體的方法

本發明是有關於一種記憶體系統及偏壓記憶體的方法，且特別是有關於一種非揮發性記憶體系統及偏壓非揮發性記憶體的方法。

非揮發性記憶體裝置(如快閃記憶體)已廣泛地使用於多種電子應用中。一般而言，非揮發性記憶體應確保100,000次或更多的程式化及抹除週期。在多次程式化及抹除週期之後，非揮發性記憶體之指定區塊將被穿隧氧化層的退化(Tunnel Oxide Degradation)磨耗，其產生低轉導(Transconductance，gm)值的記憶胞。為了抹除確定(Erase Verify)這些低轉導值的記憶胞至目標臨界電壓V_T ，需要更多的抹除脈衝，其導致記憶胞會過分抹除(over-erased)。

為了將過分抹除的記憶胞降至最低，非揮發性記憶體裝置可在抹除之前執行一預程式化動作，而在抹除之後執行一抹除後程式化(Post Program)動作。抹除之後的抹除後程式化動作將恢復過分抹除的記憶胞到正臨界電壓V_T 範圍。但是，倘若已被過分抹除的記憶胞遠遠超出抹除後程式化能力，抹除後程式化動作則可能會失敗。

隨著技術精簡以及抹除區塊的尺寸增加，逐位元(bit-by-bit，BbB)抹除後程式化動作已被引進，其容許較低的閘極電壓Vg及正常汲極電壓Vd。但是，即使採用逐位元(BbB)抹除後程式化動作時，如果臨界電壓窗過大而高位元線漏電存在的話。隨著程式化及抹除週期會增加，如何改善具有不同偏壓機制的抹除後程式化功能成為各方研究重點之一。

本發明提供一種非揮發性記憶體系統，以及一種偏壓非揮發性記憶體的方法。

本發明的非揮發性記憶體系統，包括記憶體胞陣列及偏壓電路。記憶體胞陣列包括多個位元線、多個字元線與多個耦接至位元線及字元線的儲存單位。偏壓電路耦接至記憶體胞陣列。偏壓電路包括控制器及偏壓產生器。控制器控制記憶體胞陣列的動作，且控制器更用以在一抹除週期後對記憶體胞陣列進行一抹除確認動作。其中，當記憶體胞陣列的至少一部份未通過抹除確認動作時，控制器產生一控制訊號且傳送控制訊號至偏壓產生器。偏壓產生器與控制器耦接。偏壓產生器提供一第一電壓至記憶體胞陣列，直至偏壓產生器接收到從控制器傳送的控制訊號為止。當偏壓產生器接收從控制器的控制訊號時，偏壓產生器根據控制訊號，增加提供至記憶體胞陣列的第一電壓至一第二電壓。

本發明的偏壓包含記憶體胞陣列的非揮發性記憶體之方法，包括下列步驟。在非揮發性記憶體的一抹除週期後，藉由使用非揮發性記憶體之偏壓電路中的控制器，初始化一位址計數值及一失敗計數值。然後，對記憶體胞陣列進行一抹除確認動作。當記憶體胞陣列的至少一部份未通過抹除確認動作時，產生一控制訊號且傳送控制訊號至偏壓電路中的偏壓產生器。接著，提供一第一電壓至記憶體胞陣列，直至偏壓產生器接收到該控制訊號為止。當偏壓產生器接收從控制器的控制訊號時，根據控制訊號，增加提供至記憶體胞陣列的第一電壓至一第二電壓。

基於上述，根據本發明的上述實施例，本發明之非揮發性記憶體系統及偏壓非揮發性記憶體的方法採用不同偏壓機制，以緊縮確認電壓準位及減少位元線的漏電流，因而可避免程式化失敗，且延長非揮發性記憶體的壽命。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

200、300‧‧‧非揮發性記憶體系統

210‧‧‧偏壓電路

220‧‧‧控制器

230‧‧‧偏壓產生器

240‧‧‧記憶體胞陣列

311‧‧‧處理器

312‧‧‧指定電晶體

313‧‧‧記憶體胞

321‧‧‧位元線偏壓產生器

322‧‧‧字元線偏壓產生器

400‧‧‧感測放大器

410‧‧‧第一負載

420‧‧‧第二負載

430‧‧‧主要胞

440‧‧‧參考胞

CTRL‧‧‧控制訊號

FC‧‧‧失敗計數值

I‧‧‧主要胞電流

I’‧‧‧參考胞電流

V_T ‧‧‧臨界電壓

WL‧‧‧共用字元線

S610~S690‧‧‧偏壓非揮發性記憶體之方法的各步驟

圖1A為傳統非揮發性記憶體中全新記憶體胞的臨界電壓分佈窗的示意圖。

圖1B為傳統非揮發性記憶體中記憶體胞經數個抹除週期後的臨界電壓分佈窗的示意圖。

圖2為依照本發明一實施例的非揮發性記憶體系統的示意圖。

圖3為依照本發明一實施例的非揮發性記憶體系統的示意圖。

圖4為依照本發明一實施例的非揮發性記憶體系統的感測放大器的示意圖。

圖5A為傳統非揮發性記憶體中記憶體胞經數個抹除週期後的臨界電壓分佈窗的示意圖。

圖5B為依照本發明一實施例的非揮發性記憶體系統中記憶體胞的臨界電壓分佈窗的示意圖。

圖6為依照本發明一實施例的偏壓非揮發性記憶體的方法的流程圖。

現將詳細參考本發明之示範性實施例，在附圖中說明所述示範性實施例之實例。另外，凡可能之處，在圖式及實施方式中使用相同標號的元件/構件/符號代表相同或類似部分。

圖1A為傳統非揮發性記憶體中全新記憶體胞的臨界電壓分佈窗的示意圖。請參照圖1A，橫軸代表傳統非揮發性記憶體中多個記憶體胞的臨界電壓(Threshold Voltage，V_T )，而縱軸代表記憶體胞的數量。另外，虛線曲線代表於一抹除週期後記憶體胞之臨界電壓V_T 分佈窗(Distribution Window)，實線曲線表示於一抹除週期後傳統抹除後程式化動作所造成的臨界電壓V_T 分佈窗，而兩垂直實線代表臨界電壓V_T 分佈窗之下界。圖1B為傳統非揮發性記憶體中記憶體胞經數個抹除週期後的臨界電壓分佈窗的示意圖。如圖1B所示，相較於圖1A，由於低轉導值(gm)的記憶胞，經數個抹除週期後記憶體胞所表示的虛線曲線已變得較寬。另外，由於傳統非揮發性記憶體中的高位元線漏電，經數個抹除週期後的抹除後程式化時間亦變得較長。因此，倘若因閘極低電壓或汲極低電壓而導致抹除後程式化的功能不足的話，非揮發性記憶體中的記憶體胞就無法達到目標臨界電壓V_T 。

如圖1A與圖1B所示，因抹除後程式化動作後，介於圖1A(全新記憶胞)與圖1B(循環之後)間的臨界電壓V_T 分佈窗之實際下界相同，額外的寄生問題則會發生在傳統非揮發性記憶體中。然而，相較於圖1A，更多在傳統非揮發性記憶體中的記憶體胞分佈於圖1B之下界附近。因此，在傳統非揮發性記憶體中，未指定記憶體胞上的截止電流(Off Current)在循環後將會增加。當程式化非揮發性記憶體時，由於耦接至浮置閘極的非揮發性記憶體之位元線漏電的產生，截止電流被稱為汲極導通電流(Drain Turn-On Current)。據此，隨著抹除週期的增加，應緊縮確認電壓準位，以便降低漏電流來避免抹除後程式化動作之後程式化失敗，並且臨界電壓V_T 分佈窗會變成接近於圖1A所示的全新記憶體胞狀態。

圖2為依照本發明一實施例的非揮發性記憶體系統的示意圖。請參照圖2，依照本發明一實施例的非揮發性記憶體系統200包括偏壓電路210及記憶體胞陣列240。偏壓電路210包括控制器220及偏壓產生器230。記憶體胞陣列240可包括多個位元線、多個字元線與多個耦接至位元線及字元線的非揮發性儲存單位。為了清楚起見，非揮發性記憶體系統200的其他構件，例如行/列控制電路、狀態機及指令電路並未繪示於圖中。在本實施例中，控制器220適用於控制記憶體胞陣列240的動作。另外，控制器220用以在一抹除週期後對記憶體胞陣列240進行一抹除確認動作，其中當記憶體胞陣列240的至少一部份未通過抹除確認動作時，控制器220產生一控制訊號CTRL且傳送控制訊號CTRL至偏壓產生器230。偏壓產生器230與控制器220耦接。偏壓產生器230提供第一電壓至記憶體胞陣列240，直至偏壓產生器230接收到從控制器220傳送的控制訊號CTRL接收為止。而當偏壓產生器230接收到控制器220的控制訊號CTRL時，偏壓產生器230根據控制訊號CTRL，增加提供至記憶體胞陣列240的第一電壓至一第二電壓。

圖3為依照本發明一實施例的非揮發性記憶體系統的示意圖。請參照圖3，在本實施例的非揮發性記憶體系統300中，控制器220可包括處理器311及儲存媒體(未繪示)。處理器311可以根據儲存於控制器220之儲存媒體的程式碼，適用於執行偏壓非揮發性記憶體系統300之方法。另外，雖然在本發明的其他實施例中，偏壓產生器230可能僅有位元線偏壓產生器321或字元線偏壓產生器322，但是偏壓產生器230可以包括位元線偏壓產生器321及字元線偏壓產生器322。在本實施例中，位元線偏壓產生器321與記憶體胞陣列240的至少一位元線耦接。當後程式化時，位元線偏壓產生器321根據控制訊號CTRL，提供第二電壓至記憶體胞陣列240的該至少一位元線(例如，指定電晶體312)。字元線偏壓產生器322與記憶體胞陣列240的至少一字元線耦接。字元線偏壓產生器322根據控制訊號CTRL，提供第二電壓至記憶體胞陣列240的該至少一字元線(例如，記憶體胞313)。在本發明之一實施例中，於每一週期內，記憶體胞陣列240的部份未通過抹除確認動作時，控制器220中的處理器311分別增進一失敗計數值(Fail Count(FC))，例如處理器311所產生的內部計數值(未繪示)，且處理器311根據失敗計數值FC產生控制訊號CTRL。

圖4為依照本發明一實施例的非揮發性記憶體系統的感測放大器的示意圖。請參照圖4，本實施例的感測放大器400耦接於第一負載410與第二負載420之間。其中，第一負載410與第二負載420分別與記憶體胞陣列240之主要胞430及參考胞440耦接。在本實施例中，根據失敗計數值FC，調整第一負載410對第二負載420的一負載比率。藉由調整感測放大器400之負載，可緊縮記憶體胞陣列240之確認電壓準位，且可減少位元線漏電流。在一示範例子(如圖4所示)中，假設在抹除後程式化確認讀取動作期間，第二負載420為第一負載410的一半，而主要胞430及參考胞440將具有共用字元線WL。隨著後程式化次數增加，主要胞電流I增加參考胞電流I’的一半。因此，當字元線電壓增加時，主要胞430在確認讀取動作期間所需的電流少於參考胞440，其造成推擠V_T 分佈窗之下界高於全新記憶體胞，繪示於圖5B中。相較於圖5A(其為傳統非揮發性記憶體中記憶體胞經數個抹除週期後的臨界電壓V_T 分佈窗的示意圖)，圖5B顯示出臨界電壓V_T 分佈窗之下界在本實施例之抹除後程式化動作後明顯較高。

參照上述說明，可取得包含記憶體胞陣列的非揮發性記憶體之偏壓方法。圖6為依照本發明一實施例的偏壓非揮發性記憶體的方法的流程圖。舉例來說，圖6所描述的方法可以藉由繪示於圖3之控制器220中的處理器311來執行。其中，實施圖6之方法的程式碼可儲存於控制器220之儲存媒體中。請參照圖6，在步驟S610中，在非揮發性記憶體的抹除週期之後(例如，圖3之非揮發性記憶體系統300)，藉由使用非揮發性記憶體之偏壓電路中的控制器，初始化一位址計數值及一失敗計數值。在步驟S630中，對記憶體胞陣列進行一抹除確認動作(例如，抹除後程式化確認動作)。倘若記憶體胞陣列通過步驟S630之抹除後程式化確認動作，然後判斷該位址計數值是否為最大值(步驟S640)。在步驟S620中，當位址計數值不是為最大值時，增進該位址計數值且重置(Reset)失敗計數值。另一方面，當位址計數值為最大值時，終止偏壓非揮發性記憶體之方法。倘若記憶體胞陣列的至少一部份未通過步驟S630之抹除確認動作，則繼續進行步驟S650。亦即，於每一週期內，記憶體胞陣列的部份未通過步驟S630之抹除確認動作時，分別增進失敗計數值。如步驟S660至步驟S680所示，取決於失敗計數值是否介於不同參數值之間(由X、Y和Z表示)，偏壓產生器在記憶體胞陣列之字元線及/或位元線上施加不同的電壓Vg，進而求得感測放大器之負載比率。記憶體胞陣列之感測放大器可耦接於第一負載與第二負載之間，而第一負載及第二負載分別與記憶體胞陣列之主要胞及參考胞耦接。倘若失敗計數值低於第一參數值X(步驟S660)，施加於記憶體陣列之至少一位元線及/或字元線的電壓Vg將設定為第一電壓(例如，維持於一預設電壓)，並且在步驟S665中，調整負載比率為第一負載比率(例如，維持於一預設負載比率)。倘若失敗計數值介於第一參數值X與第二參數值Y之間(步驟S670)，施加於記憶體陣列之至少一位元線及/或字元線的電壓Vg將設定為第二電壓(例如，增加該預設電壓)，並且在步驟S675中，調整負載比率為第二負載比率。倘若失敗計數值介於第二參數值Y與第三參數值Z之間(步驟S680)，施加於記憶體陣列之至少一位元線及/或字元線的電壓Vg將設定為第三電壓(例如，增加該預設電壓)，並且調整負載比率為第三負載比率。需注意的是，在本實施例中，參數值X、Y、Z可根據一實際運作條件來設定，例如非揮發性記憶體的所需壽命。隨後，根據負載比率及電壓Vg，對該記憶體胞陣列施加一抹除後程式化脈衝，並且返回至步驟S630。

綜上所述，根據本發明的實施例，本發明之非揮發性記憶體系統及偏壓非揮發性記憶體的方法採用不同偏壓機制，以緊縮確認電壓準位及減少位元線的漏電流，因而可避免程式化失敗，且延長非揮發性記憶體的壽命。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

S610~S690‧‧‧偏壓非揮發性記憶體之方法的各步驟

Claims

一種非揮發性記憶體系統，包括：一記憶體胞陣列，包括多個位元線、多個字元線與多個耦接至該些位元線及該些字元線的非揮發性儲存單位；一感測放大器，耦接於一第一負載與一第二負載之間，其中該第一負載及該第二負載分別與該記憶體胞陣列的一主要胞及一參考胞耦接；以及一偏壓電路，耦接至該記憶體胞陣列，包括：一控制器，控制該記憶體胞陣列的動作，該控制器用以在一抹除週期後對該記憶體胞陣列進行一抹除確認動作，其中於每一週期內，當該記憶體胞陣列的至少一部份未通過該抹除確認動作時，該控制器分別增進一失敗計數值，且根據該失敗計數值，產生一控制訊號且傳送該控制訊號至一偏壓產生器；以及該偏壓產生器，耦接至該控制器，其中該偏壓產生器提供一第一電壓至該記憶體胞陣列，直至偏壓產生器接收到從該控制器傳送的該控制訊號為止，而當該偏壓產生器接收從該控制器的該控制訊號時，該偏壓產生器根據該控制訊號，增加提供至該記憶體胞陣列的該第一電壓至一第二電壓，其中該控制器根據該失敗計數值調整該第一負載對該第二負載的一負載比率。
如申請專利範圍第1項所述的非揮發性記憶體系統，其中該偏壓產生器包括：一位元線偏壓產生器，耦接至該記憶體胞陣列的至少一位元線，其中該位元線偏壓產生器根據該控制訊號，提供該第二電壓至該記憶體胞陣列的該至少一位元線。
如申請專利範圍第1項所述的非揮發性記憶體系統，其中該偏壓產生器包括：一字元線偏壓產生器，耦接至該記憶體胞陣列的至少一字元線，其中該字元線偏壓產生器根據該控制訊號，提供該第二電壓至該記憶體胞陣列的該至少一字元線。
一種偏壓包括一記憶體胞陣列的一非揮發性記憶體的方法，該方法包括：在該非揮發性記憶體的一抹除週期後，藉由使用該非揮發性記憶體的一偏壓電路中的一控制器，初始化一位址計數值及一失敗計數值；對該記憶體胞陣列進行一抹除確認動作；當該記憶體胞陣列的至少一部份未通過該抹除確認動作時，產生一控制訊號且傳送該控制訊號至該偏壓電路中的一偏壓產生器；提供一第一電壓至該記憶體胞陣列，直至該偏壓產生器接收到該控制訊號為止，且當該偏壓產生器接收從該控制器的該控制訊號時，根據該控制訊號，增加提供至該記憶體胞陣列的該第一電壓至一第二電壓；當該記憶體胞陣列通過該抹除確認動作時，判斷該位址計數值是否為最大值；當該位址計數值不是為最大值時，增進該位址計數值；以及當該位址計數值是為最大值時，終止偏壓該非揮發性記憶體。
如申請專利範圍第4項所述的偏壓非揮發性記憶體的方法，其中根據該控制訊號增加提供至該記憶體胞陣列的該第一電壓至一第二電壓的步驟更包括：根據該控制訊號，提供該第二電壓至該記憶體胞陣列的至少一位元線。
如申請專利範圍第4項所述的偏壓非揮發性記憶體的方法，其中根據該控制訊號增加提供至該記憶體胞陣列的該第一電壓至一第二電壓的步驟更包括：根據該控制訊號，提供該第二電壓至該記憶體胞陣列的至少一字元線。
如申請專利範圍第4項所述的偏壓非揮發性記憶體的方法，其中對該記憶體胞陣列進行該抹除確認動作的步驟更包括：於每一週期內，該記憶體胞陣列的該部份未通過該抹除確認動作時，分別增進該失敗計數值，其中根據該失敗計數值，產生該控制訊號。
如申請專利範圍第7項所述的偏壓非揮發性記憶體的方法，其中該方法更包括：耦接該記憶體胞陣列的一感測放大器於一第一負載與一第二負載之間，且分別耦接該第一負載及該第二負載至該記憶體胞陣列的一主要胞及一參考胞。
如申請專利範圍第8項所述的偏壓非揮發性記憶體的方法，其中該方法更包括：根據該失敗計數值，調整該第一負載對該第二負載的一負載比率。