KR20090119837A - 용액 처리된 고체 전해질 층 디바이스 및 제조 - Google Patents

용액 처리된 고체 전해질 층 디바이스 및 제조 Download PDF

Info

Publication number
KR20090119837A
KR20090119837A KR1020097015547A KR20097015547A KR20090119837A KR 20090119837 A KR20090119837 A KR 20090119837A KR 1020097015547 A KR1020097015547 A KR 1020097015547A KR 20097015547 A KR20097015547 A KR 20097015547A KR 20090119837 A KR20090119837 A KR 20090119837A
Authority
KR
South Korea
Prior art keywords
chalcogenide
solution
metal
precursor
amorphous
Prior art date
Application number
KR1020097015547A
Other languages
English (en)
Inventor
카일라쉬 고팔라크리쉬만
데이비드 브라이언 밋지
로히트 슈디르 세노이
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR20090119837A publication Critical patent/KR20090119837A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/1204—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material inorganic material, e.g. non-oxide and non-metallic such as sulfides, nitrides based compounds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Thermal Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Chemically Coating (AREA)

Abstract

본 발명은 제1 금속성 층(1)과 제2 금속성 층(4) 사이에 위치된 비결정질 칼코게나이드 고체 활성 전해질 층(3)을 포함한 고체 전해질 디바이스에 관한 것이다. 비결정질 칼코게나이드 고체 활성 전해질 층은 금속 칼코게나이드에 대한 히드라진계 전구체의 용액을 얻는 것과; 기판 상에 용액을 도포하는 것과; 그 후 전구체를 어닐링하여 전구체를 비결정질 금속 칼코게나이드로 변환하는 것에 의해 준비된다. 본 발명은 또한 고체 전해질 디바이스를 제조하는 프로세스들에 관한 것이다.

Description

용액 처리된 고체 전해질 층 디바이스 및 제조{SOLUTION-PROCESSED SOLID ELECTROLYTIC LAYER DEVICE AND FABRICATION}
본 발명은 개선된 전해질 디바이스(electrolytic device)에 관한 것이다. 보다 자세하게는, 본 발명에 따르면, 비교적 높은 처리량/저온 용액 퇴적(solution-deposition) 방법에 의해 얻어지는 고품질 비결정질 금속(high-quality amorphous metal) 또는 메탈로이드 칼코게나이드 막(metalloid chalcogenide film)을, 고체 상태 전해질 디바이스에서의 활성 전해질 층으로서 이용한다. 본 발명은 또한 고체 상태 전해질 디바이스를 제조하는 프로세스에 관한 것이다.
고체 상태 전해질 디바이스들에서, 고체 상태 전해질 물질은 Ag-도핑된, Cu-도핑된, Zn-도핑된 또는 Li-도핑된 비결정질 칼코게나이드(가장 통상적으로, GeS2, GeSe2, As2S3, As2Se3)로 일반적으로 구성되며, 이 비결정질 칼코게나이드는 이온들(즉, Ag+, Cu+, Zn2+, Li+ 등)의 우수한 컨덕터처럼 작용한다. 비결정질 칼코게나이드는 이원 조성물(binary composition; 즉, GeS2-x, GeSe2-x, As2S3, As2Se3)로 될 수 있거나 또는 셋 이상의 원소들(즉, Ge1-xSnxS2-ySey, GeSbxSy, As2-xSbxS3-ySey, GeSe2- yTey 등)을 포함할 수 있다. 비결정질 칼코게나이드의 도핑은 미리 퇴적된 비결정질 칼코게나이드로의 금속 또는 메탈로이드의 동시 퇴적(co-deposition)에 의해 또는 전기적/열적 확산 또는 UV 확산에 의해 얻어진다. UV 확산은 통상적으로 선호되는 기술이며, (출발 물질의 화학량론(stoichiometry)에 의존하는) 물질 내의 포화되고 균일한 도펀트 농도를 갖는 시스템을 가져온다. 도핑되지 않은 칼코게나이드와 도핑된 칼코게나이드 양쪽 모두가 매우 높은 저항(통상적으로 30 x 30 x 30 nm 영역에서 > 1gΩ)을 갖는다.
이러한 도핑된 비결정질 칼코게나이드 물질이 2개의 금속들 사이에 끼워넣어진 경우 - 2개의 금속들 중 하나는 반응성(즉, 도펀트 Ag, Cu, Zn, Li를 포함함; 이제부터는 애노드라 부름)이고 다른 하나는 불활성 물질(예를 들어, W, TiN, TaN, Al, Ni 등; 이제부터는 캐소드라 부름)임 -, 다음의 전기적 효과들이 달성된다:
(a) 적은, 양의 바이어스의 인가시(바이어스가 애노드에 인가되고 있음), 이온들이 애노드와 고체 전해질 물질로부터 캐소드를 향하여 확산하고, 캐소드에서 시작하여 애노드를 향해 축적하는(build up) 전도성의 "금속성" 필라멘트를 형성하는 것으로 생각된다. 인가된 바이어스가 (물질과 하부 전극에 의존하고 일반적으로 0 내지 1.0 V인) 형성용 "임계" 전압보다 더 크다면 이것이 발생한다. 필라멘트가 완전히 형성된 경우, 이는 2개의 전극들 사이에 단락을 일으킨다. 이는 매우 낮은 저항 상태(통상적으로 < 1 MΩ)를 가져온다. 이 전도성 필라멘트는 심지어 인가된 바이어스를 제거한 후에도 일정 기간 동안에 전도성 필라멘트가 유지된다. 명목상 영구적이기는 하지만 형성된 필라멘트는 (인가된 바이어스가 없으면) 전해질로 되확산(diffuse back)하는 경향이 있어, 온상태(on-state) 저항률(resistivity)이 시간에 따라 (승온된 온도에서는 더 빨리) 증가하게 한다. 통상적으로, ON 저항은 프로그래밍 동안 안정 상태(steady-state) 전류의 함수, Ron = Vth/Ion이며, 여기서, Vth는 전착(electrodeposition) 임계값(통상적으로 형성용 임계 전압보다 더 낮음)이다. 통상의 프로그래밍 시간들은 50-100 ns 정도 또는 이 보다 더 빠른 정도로 되지만, 비결정질 칼코게나이드의 퇴적 방법을 포함한 여러 인자들에 따라 훨씬 더 느릴 수 있다.
(b) 음의 바이어스가 애노드에 인가되는 경우(및 전도성 필라멘트가 이미 존재하는 경우), 이온들은 전도성 필라멘트에서 고체 전해질 내로 그리고 결과적으로 애노드 내로 되이동한다. 금속성 필라멘트에서의 브레이크(break)는 높은 저항을 야기할 수 있다. 일반적으로, < 100 ns인 시간 동안, 전체 금속성 필라멘트가 제거되고 초고저항이 얻어진다.
이들 디바이스 특성은 도 1에 나타나 있다. 도 1은 Ag-Ge-S 디바이스에 대한 전해질 디바이스 특성들을 나타낸다. 적은, 양의 전압(Va = 0.2 V)에서, 디바이스는 낮은 저항 상태로 전환한다. Vb = - 0.2V에서, 디바이스는 높은 저항 상태로 전환한다. Va(턴온 전압(turn-on voltage)) 및 Vb(턴오프 전압(turn-off voltage))는 0 내지 +/- 1V의 범위이고 물질과 캐소드에 의존한다. 고체 전해질 메모리의 ON 저항은 프로그램 전류의 함수(즉, Ron = Vth/Ion)이다. OFF 저항은 고체 전해질의 저항률 및 인터페이스에서의 이중층(double layer)의 저항률의 함수이다. 디바이스는 불활성 전극과 산화성(oxidizable) 전극 사이에 얇은 금속성 브리지를 형성함으로써 온으로 된다. Vth는 전착 임계값이며, Ion은 프로그래밍에 이용된 온 전류이다[Kozicki 등의 "Programmable Metallization Cell Memory based on Ag-Ge-S and Cu-Ge-S"(NVMTS 2005, pp. 83-9)를 참조].
다음은 고체 전해질 물질에 대한 일부 가능성있는 적용예이다.
(a) 메모리 물질로서의 이용 - 여기서, 낮은 저항 상태와 높은 저항 상태를 1과 0으로 각각 라벨링할 수 있다[Kozicki 등의 IEEE Trans. Nanotech. 4, 331 (2005) 및 Terabe 등의 J. Appl. Phys. 91, 10110 (2002)를 참조].
(b) 다이오드 물질 - 특히, 높은 전류 밀도 메모리 소자들을 위한 다이오드 물질.
통상적으로, (도핑되든 또는 도핑되지 않든) 비결정질 칼코게나이드 물질을, 스퍼터링 또는 열 증발(thermal evaporation)과 같은 진공 기초 기술을 이용하여 퇴적한다. 이러한 기술들은, 이 기술들이 퇴적 전에 한정된 공간에서 고진공 환경을 실현하는 것에 의존하기 때문에 비교적 비용이 들고 시간 소모적이다. 추가로, 복합 타겟(composite target)의 선택적(preferential) 스퍼터링과, 복수의 증발(evaporation) 소스에 대한 증발 속도들을 균형을 맞추는(balance) 필요성과, 황의 높은 증기압 때문에 황화합물을 진공 성막하는 추가 어려움과 같은 효과들로 인 하여 조성 제어가 실현하기에 어려울 수 있다. 마지막으로, 복잡한 표면들(이들은 비아들 및 트렌치들을 포함함) 상의 퇴적은 방향성 스퍼터링 기술(directional sputtering technique)에 대해 문제가 있을 수 있다.
따라서, 전해질 디바이스에 대한 비결정질 칼코게나이드 활성층을 퇴적하는 대안의 방법들을 개발하는 것이 매우 바람직할 것이다.
따라서, 본 발명은 제1 양상에서 고체 전해질 디바이스를 제공하며, 이 고체 전해질 디바이스는 비결정질 칼코게나이드 고체 활성 전해질 층과 제1 금속성 층과 제2 금속성 층을 포함하며, 비결정질 칼코게나이드 고체 활성 전해질 층은 제1 금속성 층과 제2 금속성 층 사이에 위치되며, 비결정질 칼코게나이드 고체 활성 전해질 층은, 금속 칼코게나이드에 대한 전구체 또는 메탈로이드 칼코게나이드에 대한 전구체의 용액을 얻고, 기판 상에 용액을 도포하고, 그 후, 전구체를 어닐링하여, 전구체를 금속 칼코게나이드 또는 메탈로이드 칼코게나이드로 변환함으로써 준비된다.
바람직하게는, 히드라진 화합물(hydrazine compound)과 선택적으로 여분의 칼코겐에 금속 칼코게나이드를 직접 용해(dissolve)시킴으로써 상기 용액을 준비한다.
바람직하게는, 금속 칼코게나이드의 단리된 히드라진계 전구체와 용매를 접촉시켜 이들의 용액을 형성함으로써 상기 용액을 준비한다.
바람직하게는, 히드라진 화합물에 금속 칼코게나이드의 대응 금속을 직접 용해시킴으로써 상기 용액을 준비하며, 적어도 충분한 칼코겐이 상기 용액에서의 금속 칼코게나이드의 용해와 형성에 영향을 주도록 추가된다.
바람직하게는, 미리 형성된 히드라지늄계 전구체(hydrazinium-based precursor)를 비히드라진계 용매(solvent)에 용해시킴으로써 상기 용액을 준비한다.
바람직하게는, 금속 칼코게나이드와 아민염(salt of amine)을 접촉시켜, 금속 칼코게나이드의 암모늄계 전구체(ammonium-based precursor)를 형성하고 그 후 이 암모늄계 전구체를 히드라진 화합물 및 선택적으로 원소 칼코겐(elemental chalcogen)과 접촉시킴으로써 상기 용액을 준비한다.
바람직하게는, 스핀 코팅, 딥 코팅, 닥터 블레이드, 드롭 캐스팅, 스탬핑 및 프린팅으로 이루어진 그룹으로부터 선택된 프로세스에 의해 상기 용액을 도포한다.
바람직하게는, 약 50 ℃ 내지 약 400 ℃의 온도에서 어닐링을 수행한다.
바람직하게는, 약 100 ℃ 내지 약 350 ℃의 온도에서 어닐링을 수행한다.
바람직하게는, 0.2 시간 내지 약 6 시간 동안 어닐링을 수행한다.
바람직하게는, 핫플레이트, 오븐(oven)/로(furnace), 레이저 어닐링, 또는 마이크로파를 채택함으로써 어닐링을 수행한다.
바람직하게는, 고체 전해질 디바이스는 제1 금속성 층과 제2 금속성 층 사이에 위치된 비아를 갖는 층간 유전체를 더 포함하는 필라 셀이며, 여기서 비결정질 칼코게나이드 고체 활성 전해질 층을 층간 유전체 내의 비아에 위치시킨다.
바람직하게는, 고체 전해질 디바이스는 제1 금속성 층과 제2 금속성 층 사이에 위치된 금속성 컨덕터로 충전된 비아를 갖는 층간 유전체를 더 포함한 머쉬룸 셀(mushroom cell)이며, 여기서 비결정질 칼코게나이드 고체 활성 전해질 층을 층간 유전체의 상단에 위치시킨다.
바람직하게는, 고체 전해질 디바이스는 제1 금속성 층과 제2 금속성 층 사이에 위치된 비아를 갖는 층간 유전체를 더 포함한 포어 셀(pore cell)이며, 여기서, 비결정질 칼코게나이드 고체 활성 전해질 층을 층간 유전체의 상단 및 비아 내에 위치시킨다.
바람직하게는, 고체 전해질 디바이스는 비결정질 칼코게나이드 고체 전해질 층 바로 밑에 위치된 매립된 금속 와이어를 갖는 층간 유전체를 더 포함하며, 상기 매립된 금속 와이어는 제1 금속성 층을 포함한다.
바람직하게는, 비결정질 칼코게나이드 고체 활성 전해질 층은 도펀트를 포함한다.
바람직하게는, 도펀트는 Ag, Cu, Zn 및 Li로 구성된 그룹으로부터 선택된 하나 이상의 요소이다.
바람직하게는, 칼코게나이드의 금속 또는 메탈로이드 성분(moiety)은 주석(tin), 게르마늄, 납(lead), 인듐(indium), 안티몬(antimony), 수은(mercury), 갈륨(gallium), 탈륨(thallium), 칼륨(potassium), 구리(copper), 철(iron), 코발트(cobalt), 니켈(nickel), 망간(manganese), 텅스텐(tungsten), 몰리브덴(molybdenum), 지르코늄(zirconium), 하프늄(hafnium), 티타늄(titanium) 및 니오븀과 이들의 조합으로 구성된 그룹으로부터 선택되며, 칼코겐은 S, Se, Te 및 이들의 조합으로 구성된 그룹으로부터 선택된다.
제2 양상에서, 고체 전해질 디바이스를 제조하는 방법을 제공하며, 이 방법은 금속 칼코게나이드에 대한 전구체의 용액을 제공하는 것과, 기판 상에 용액을 도포하는 것과, 그 후, 전구체를 어닐링하여, 전구체를 비결정질 금속 칼코게나이드 층으로 변환하는 것과, 제1 금속성 층을 형성하고, 제2 금속성 층을 형성하는 것을 포함하며, 여기서, 비결정질 금속 칼코게나이드는 제1 금속성 층과 제2 금속성 층 사이에 있다.
바람직하게는, 히드라진 화합물과 선택적으로 여분의 칼코게나이드에 금속 칼코게나이드를 직접 용해시킴으로써 상기 용액을 준비한다.
바람직하게는, 금속 칼코게나이드의 단리된 히드라진계 전구체와 용매를 접촉시켜 이들의 용액을 형성함으로써 상기 용액을 준비한다.
바람직하게는, 히드라진 화합물에 금속 칼코게나이드의 대응 금속을 직접 용해시킴으로써 상기 용액을 준비하며, 적어도 충분한 칼코겐이 용액에서의 금속 칼코게나이드의 용해와 형성에 영향을 주도록 추가된다.
바람직하게는, 미리 형성된 히드라지늄계 전구체(hydrazinium-based precursor)를 비히드라진계 용매(solvent)에 용해시킴으로써 상기 용액을 준비한다.
바람직하게는, 금속 칼코게나이드와 아민염(salt of amine)을 접촉시켜, 금속 칼코게나이드의 암모늄계 전구체(ammonium-based precursor)를 형성하고 그 후 이 암모늄계 전구체를 히드라진 화합물 및 선택적으로 원소 칼코겐(elemental chalcogen)과 접촉시킴으로써 상기 용액을 준비한다.
바람직하게는, 스핀 코팅, 딥 코팅, 닥터 블레이드, 드롭 캐스팅, 스탬핑 및 프린팅으로 이루어진 그룹으로부터 선택된 프로세스에 의해 상기 용액을 도포한다.
바람직하게는, 약 50 ℃ 내지 약 400 ℃의 온도에서 어닐링을 수행한다.
바람직하게는, 약 100 ℃ 내지 약 350 ℃의 온도에서 어닐링을 수행한다.
바람직하게는, 0.2 시간 내지 약 6 시간 동안 어닐링을 수행한다.
바람직하게는, 핫플레이트, 오븐/로, 레이저 어닐링, 또는 마이크로파를 채택함으로써 어닐링을 수행한다.
바람직하게는, 비결정질 칼코게나이드 고체 활성 전해질 층은 도펀트를 포함한다.
바람직하게는, 도펀트는 Ag, Cu, Zn 및 Li로 구성된 그룹으로부터 선택된 하나 이상의 요소이다.
따라서, 본 발명은 종래 기술의 관심 사항(concern)을 해결한다. 특히, 본 발명에 따르면, 용액 퇴적 방법에 의해 얻어진 고품질 비결정질 칼코게나이드 막을 고체 상태 전해질 디바이스에서의 활성 전해질 층으로서 이용한다.
특히, 본 발명의 고체 전해질 디바이스는 비결정질 칼코게나이드 고체 활성 전해질 층, 제1 금속성 층, 및 제2 금속성 층을 포함한다. 비결정질 칼코게나이드 고체 활성 전해질 층을 제1 금속성 층과 제2 금속성 층 사이에 위치시킨다.
금속 칼코게나이드 또는 메탈로이드계 칼코게나이드에 대한 전구체의 히드라진계 용액과 같은 용액을 제공하고, 기판 상에 용액을 도포하고, 그 후, 전구체를 어닐링하여 전구체를 비결정질 금속 칼코게나이드 또는 비결정질 메탈로이드계 칼코게나이드로 변환함으로써 비결정질 칼코게나이드 고체 활성 전해질 층을 준비한다. 이러한 개시의 목적을 위하여, 용어 "금속 칼코게나이드"는 금속 칼코게나이드가 금속들 뿐만 아니라 금속 위치 내의 메탈로이드들(예를 들어, Ge)을 포함하도록 가장 일반적인 의미로 이용된다.
본 발명은 또한 고체 전해질 디바이스를 제조하는 프로세스에 관한 것이다. 이 프로세스는 금속 또는 메탈로이드 칼코게나이드에 대한 전구체의 히드라진계 용액과 같은 용액 제공하는 것과, 기판 상에 용액을 도포하는 것과, 그 후 전구체를 어닐링하여, 전구체를 비결정질 금속 또는 메탈로이드 칼코게나이드 층으로 변환시키는 것과, 제1 금속성 층을 형성하고 제2 금속성 층을 형성하는 것을 포함하며, 비결정질 금속 또는 메탈로이드 칼코게나이드가 제1 금속성 층과 제2 금속성 층 사이에 있다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조로 단지 예로서만 설명할 것이다.
도 1은 Ag-Ge-S 디바이스에 대한 전해질 디바이스 특성들을 나타낸다.
도 2는 본 발명의 고체 전해질을 채택한 필라 셀(PMC, 즉 프로그래밍가능 금속화 셀)의 개략도를 나타낸다.
도 3은 본 발명의 고체 전해질을 채택한 머쉬룸 셀(PMC)의 개략도를 나타낸다.
도 4는 본 발명의 고체 전해질을 채택한 포어 셀의 개략도를 나타낸다.
도 5는 본 발명의 고체 전해질을 채택한 추가의 디바이스의 개략도를 나타낸다.
도 6은 본 발명의 방법에 따라 준비된 GeSx 퇴적체의 파우더 X-레이 회절 패턴을 나타낸다.
도 7은 SiO2(백색 물질(white material)) 상에 준비된 GeS2-X 막(회색 물질(grey material))의 단면 SEM을 나타낸다.
도 8은 SiO2 상에 준비된 GeS2-X 막의 단면 SEM을 나타낸다.
도 9는 20 nm의 Ag로 코팅된(UV 처리 없음) 2개의 막들에 대한 RBS 스펙트럼(spectra)을 나타낸다.
도 10은 도 10a 및 도 10b를 포함하며, Ag로 코팅되었던(UV 처리를 받음) 2개의 막들에 대한 RBS 스펙트럼을 나타낸다.
도 11은 Ag 상의 스핀 코팅된 GeS2-X 막의 단면 SEM 이미지를 나타낸다.
도 12a 및 도 12b는 2개의 전해질 메모리 셀들(역 머쉬룸 유형)에 대한 디바이스 특성들을 나타낸다.
본 발명은 용액 퇴적된 고품질의 비결정질 금속 또는 메탈로이드 칼코게나이드 막을 고체 상태 전해질 디바이스에서의 활성층으로서 채택한 개선된 전해질 메모리 디바이스와 관련된어 있다. 이 개시의 목적을 위하여, 위에서 언급한 바와 같 이, 용어 "금속 칼코게나이드"는 금속 칼코게나이드가 금속들 뿐만 아니라 금속 위치 내의 메탈로이드들(예를 들어, Ge)을 포함하도록 가장 일반적인 의미로 이용된다.
용액 퇴적은 아래 설명될 바와 같이 히드라진계 용매를 채택함으로써 실시된다. 본 발명에 대해 결정질 막들에 대조되는 것으로서 비결정질 막들을 퇴적하는 것이 중요하다. 비결정질 막들은 위에서 설명된 바와 같이 전해질 디바이스의 성공적인 제조를 위해 필요하다.
용액 기초 퇴적 프로세스는 3개의 단계들을 포함한다.
1) 히드라진계 전구체 용액의 준비.
2) 기판 상에 용액을 도포 또는 퇴적.
3) 전구체를 어닐링하여 전구체를 비결정질 칼코게나이드 막으로 변환.
미국 특허 제6,875,661호 및 미국 특허 제7,094,651호와, 미국 특허 출원 일련 번호 제11/0955,976호 및 미국 특허 출원 일련 번호 제11/432,484호, 미국 특허 출원 공개 번호 제2005-0009225호 및 미국 특허 출원 공개 번호 제2005-0158909호에 개시된 기술들 중 한 기술을 이용하여 금속 칼코게나이드 물질의 용액을 준비할 수 있다. 통상적으로, 이 프로세스는 거의 주위 온도(near ambient temperature)에서 히드라진과 같은 용매(또는 히드라진 유사 용매(hydrazine-like solvent))에 금속 또는 메탈로이드 칼코게나이드를 용해시키는 것을 포함하며, 선택적으로, 여분의 칼코겐이 용해도(solubility)를 향상시키기 위해 추가된다. 통상적인 히드라진 화합물은 화학식,
R1R2N-NR3R4
으로 나타내어지며, 여기서, 각각의 R1, R2, R3, R4는 독립적으로 수소, 페닐과 같은 아릴, 메틸, 에틸과 같은 1 내지 6개의 탄소 원자를 갖는 선형 또는 분지형 알킬, 또는 3 내지 6개의 탄소 원자의 환형 알킬이다. 가장 일반적인 용매는 히드라진이다. 본 발명은 히드라진의 이용으로 제한되지 않으며, 이는 또한 이들에 한정되는 것은 아니지만, 1,1-디메틸히드라진 및 메틸히드라진과 같이 위에서 설명된 히드라진 유사 용매를 포함한 다른 용매로, 또는 이들에 한정되는 것은 아니지만, 물, 메탄올, 에탄올, 아세토니트릴 및 N, N-디메틸포름아미드를 포함한 다른 용매와 히드라진 유사 용매의 혼합물로 이용될 수 있다. 그러나, 반응성이 높은 특정 금속(highly-reactive metal), 예를 들어, 나트륨 및 칼륨과 다른 알칼리 금속들에서는, 용매가 무수성인 것이 바람직하다.
미국 특허 출원 일련 번호 제11/432,484호에 설명된 바와 같이, 칼코게나이드의 대응 금속 또는 메탈로이드를 히드라진에 직접 용해시킴으로써 용액을 또한 제공할 수 있으며, 적어도 충분한 칼코겐이 용액에서의 금속 칼코게나이드의 형성 및 용해에 영향을 주도록 추가된다. 다른 방법으로, 미국 특허 제7,094,651호에 설명된 바와 같이, 미리 형성된 히드라지늄계 전구체를 에탄올아민과 디메틸 설폭사이드(DMSO)의 혼합물과 같은 비히드라진계 용매에 용해시킴으로써 용액을 형성할 수 있다. 다른 용매의 예들은 n-부틸아민, n-프로필아민, 디에탄올아민, 알콜, 물, 디메틸 포름아미드(dimethyl formamide; DMF) 및 이들의 혼합물이다. 또한, 다른 용매에 대하여 Also see Mitzi 등의 Adv. Mater. 17, 1285 (2005)를 참조한다.
용액을 준비하는 다른 방법에서는, 첫번째로 칼코게나이드와 아민을 접촉시켜 금속 칼코게나이드의 암모늄계 전구체를 생성하며, 그 후 이 암모늄계 전구체를 히드라진 화합물 및 선택적으로 원소 칼코겐과 접촉시킨다. 이 방법은,
하나 이상의 금속 칼코게나이드 및 아민 화합물의 염과 H2S, H2Se 또는 H2Te를 접촉시켜, 금속 칼코게나이드의 암모늄계 전구체를 생성하는 단계 - 여기서, 아민 화합물은 화학식,
NR5R6R7
로 나타내어지며, 여기서, 각각의 R5, R6, R7는 독립적으로 수소, 페닐과 같은 아릴, 메틸, 에틸과 같이 1 내지 6개의 탄소 원자를 갖는 선형 또는 분지형 알킬, 또는 3 내지 6개의 탄소 원자의 환형 알킬임 - 와;
금속 칼코게나이드의 암모늄계 전구체와 히드라진 화합물, 및 선택적으로 S, Se, Te 또는 이들의 조합과 같은 원소 칼코겐을 접촉시켜, 히드라진 화합물에서의 금속 또는 메탈로이드 칼코게나이드의 히드라지늄계 전구체의 용액을 생성하는 단계 - 여기서, 히드라진 화합물은 화학식,
R1R2N-NR3R4
으로 나타내어지며, 여기서, 각각의 R1, R2, R3, R4는 독립적으로 수소, 페닐과 같은 아릴, 메틸, 에틸과 같이 1 내지 6개의 탄소 원자를 갖는 선형 또는 분지 형 알킬, 또는 3 내지 6개의 탄소 원자의 환형 알킬임 -
를 포함한다.
통상적으로, 아민 화합물은 NH3, CH3NH2, CH3CH2NH2, CH3CH2CH2NH2, (CH3)2CHNH2, CH3CH2CH2CH2NH2, 페네틸아민(phenethylamine), 2-플루오로페네틸아민(2-fluorophenethylamine), 2-클로로페네틸아민(2-chlorophenethylamine), 2-브로모페네틸아민(2-bromophenethylamine), 3-플루오로페네틸아민(3-fluorophenethylamine), 3-클로로페네틸아민(3-chlorophenethylamine), 3-브로모페네틸아민(3-bromophenethylamine), 4-브로모페네틸아민(4-bromophenethylamine), 2,3,4,5,6-펜타플루오로페네틸아민(2,3,4,5,6-pentafluorophenethylamine) 또는 이들의 조합이다.
금속 칼코게나이드에 대한 적절한 금속들의 예들은 주석(tin), 게르마늄, 납(lead), 인듐(indium), 안티몬(antimony), 수은(mercury), 갈륨(gallium), 탈륨(thallium), 칼륨(potassium), 구리(copper), 철(iron), 코발트(cobalt), 니켈(nickel), 망간(manganese), 텅스텐(tungsten), 몰리브덴(molybdenum), 지르코늄(zirconium), 하프늄(hafnium), 티타늄(titanium) 및 니오븀 또는 이들의 조합을 포함한 전이 또는 비전이 금속 및 메탈로이드이다. 칼코겐은 통상적으로 S, Se, Te 또는 이들의 조합이다.
히드라진 화합물에서의 금속 칼코게나이드 전구체의 농도는 통상적으로 약 10 몰(molar) 이하이며, 더 통상적으로 약 0.01 몰 내지 약 10 몰이며, 훨씬 더 통 상적으로 약 0.05 몰 내지 약 5 몰 또는 약 0.05 몰 내지 약 1 몰이다.
일 실시예에서, 금속 칼코게나이드는 화학식 MX, MX2 또는 M2X3로 나타낼 수 있으며, 여기서, M은 메인 그룹, 또는 칼륨, 게르마늄, 주석, 납, 안티몬, 비스무스, 갈륨 및 인듐과 같은 비전이 금속 또는 메탈로이드, 또는 구리, 철, 코발트, 니켈, 망간, 텅스텐, 몰리브덴, 지르코늄, 하프늄, 티타늄 및 니오븀 또는 이들의 조합과 같은 전이 금속이며, 여기서, X는 S, Se, Te 또는 이들의 조합과 같은 칼코겐이다.
다른 실시예에서, 금속 칼코게나이드는 화학식 MX 또는 M2X3로 나타낼 수 있으며, 여기서, M은 란탄, 또는 란탄, 이트륨(yttrium), 가돌리늄(gadolinium) 및 네오디뮴(neodymium) 또는 이들의 조합과 같은 란탄계 금속(lanthanide-metal)이며, 여기서, X는 S, Se, Te 또는 이들의 조합과 같은 칼코겐이다.
또 다른 실시예에서, 금속 칼코게나이드는 화학식 M2X로 나타낼 수 있으며, 여기서, M은 Cu 또는 K와 같은 금속이며, 여기서 X는 S, Se, Te 또는 이들의 조합과 같은 칼코겐이다.
히드라진계 전구체는 금속 또는 메탈로이드 칼코게나이드 애니온(anion)과 히드라지늄 카티온(cation)으로 구성된 이온성 고체 또는 공유결합된 히드라진 분자들로 확장된 금속 칼코게나이드 골격구조(framework)로 구성된 추가의(more) 공유결합 화합물일 수 있다. 이온성 전구체의 예들은 (N2H5)4Sn2S6, (N2H4)S(N2H5)4Sn2Se6 및 (N2H5)4Ge2Se6을 포함하며, 이들 각각은 히드라지늄 카티온들에 의해 단리된 모서리 공유(edge-sharing) MX4 4-(M = Sn 또는 Ge; X = S 또는 Se) 테트라헤드라(tetrahedra)의 이량체(dimer)로 구성된다. 공유결합 전구체(covalent precursor)의 일례는 (N2H4)2ZnTe이다.
위에서 설명된 바와 같이 준비된 용액들을 이용하여 금속 또는 메탈로이드 칼코게나이드 전구체 막들을 기판 상에 퇴적한다. 막 퇴적을 위해 적절한 기판은 실리콘, 석영(quartz), 유리, 사파이어, 금속, 갈륨질화물, 갈륨비화물(gallium arsenide), 게르마늄, 실리콘-게르마늄, 인듐 주석 산화물, 알루미나(Al2O3) 및 플라스틱(예를 들어, 캡톤(Kapton), 폴리카보네이트(polycarbonate))을 포함한다.
기판은 강성 또는 가요성일 수 있다. 스핀 코팅, 스탬핑, 딥 코팅, 닥터 블레이드, 드롭 캐스팅(drop casting), 또는 프린팅과 같은 높은 처리량 기술(high-throughput technique)을 이용하여 용액을 기판에 도포하고, 용매의 증발시 용액이 전구체 박막으로 변환된다. 일부의 용액 처리 기술(예를 들어, 프린팅, 스탬핑)은 동시적인 막 퇴적 및 패터닝을 가능하게 한다. 이 단계에서의 키 포인트는 적절하게 준비된 기판을 습윤(wetting)시킬 용매를 선택함으로써(즉, 산화된 실리콘 표면은 친수성 또는 소수성이도록 산화된 실리콘 표면을 준비하여, 이용된 용매의 특성에 따라 용액 습윤을 촉진할 수 있음) 이에 의해 건조시 균일한 막의 형성을 용이하게 하였다는 것이다.
바람직하게, 기판은 일반적으로 오염이 없으며, 용액 퇴적을 위해 클리닝 및/또는 표면 예비처리(pretreatment)에 의해 준비될 수 있다. 클리닝은 에탄올, 메탄올 또는 아세톤과 같은 다양한 용매들에서의 초음파처리(sonication) 및/또는 황산/과산화수소(Piranha) 또는 수산화암모늄 용액과 같은 다양한 클리닝 용액에서의 가열에 의해 실시될 수 있다. UV 오존 또는 산소 플라즈마 처리를 이용하여 또한 클리닝을 수행할 수 있다.
저온 열처리를 이용하여, 기판 상의 결과적인 금속 칼코게나이드 전구체 막을 분해하여, 그 결과, 금속 칼코게나이드 비결정질 막의 형성을 가져온다. 전구체 막으로 코팅된 기판을, 질소, 형성 가스, 또는 아르곤과 같은 적절한 불활성 분위기 하에서 핫플레이트 상에 또는 박스형 또는 관상 로(tube furnace) 내에 배치함으로써 전구체 막으로 코팅된 기판을 가열할 수 있다. 다른 방법으로, 훨씬 더 고속의 처리를 위하여 레이저 기초, 또는 마이크로파 기초 어닐링에 의해 가열이 발생할 수 있다. 히드라진계 전구체의, 목표로 되는 금속 칼코게나이드로의 완전한 분해를 가능하게 하기에 충분히 긴 시간 동안 그리고 충분히 높은 온도에서이기는 하지만 실질적인 결정화가 발생하지 않는 충분히 짧은 시간 동안 그리고 충분히 낮은 온도에서 가열을 수행한다. 바람직하게는, 약 100℃ 내지 약 400℃의 온도에서 그리고 더 통상적으로 약 100℃ 내지 약 35O℃에서 약 0.2분 내지 약 60분의 시간량 동안 가열을 수행한다. 추가로, 금속 칼코게나이드의 선택을 이용하여 비결정질 막의 형성을 촉진할 수 있다. 비결정질 막을 얻는데 이용된 특정 온도는 칼코게나이드 전구체에 의존하며, 이는 본 발명의 관점에서 과도한 실험없이 당해 기술 분 야의 당업자에 의해 결정될 수 있다. 예를 들어, 경금속들(lighter metal) 또는 메탈로이드들에 기초하는 금속 또는 메탈로이드 칼코게나이드들은 결정화하는 경향이 거의 없으며, 따라서, 비결정질 막을 여전히 유지하면서 더 높은 범위 한계(end)에서의 온도를 이용할 수 있다.
용액 기초 기술들은 스핀 코팅, 딥 코팅, 닥터 블레이드, 인크젯(ink-jet) 프린팅, 스탬핑 등을 포함한 높은 처리량 막 퇴적에 대한 이용가능한 옵션들의 배열 때문에 특히 매력적이다. 이들 기술은 가능성있게 낮은 비용의 높은 처리량 기술이라는 이점을 가지며, 롤 투 롤(roll-to-roll) 처리와 쉽게 양립가능하다. 본 발명 이전에는, 일반적으로 스퍼터링 또는 증발(evaporation)과 같은 더 느리고 더 비용이 드는 진공기초 기술을 이용하여 활성층을 퇴적하였다.
본 프로세스의 이점들은 진공 상태들의 요건 또는 특수화된 CVD 반응기들 없이, 전해질 디바이스에서의 이용을 위한 비결정질 금속 칼코게나이드 막들의, 가능성있게 낮은 비용과 매우 높은 처리량 퇴적을 허용한다는 점이다. 용액 처리 기술은 또한 비교적 저온의 프로세스이며, 캡톤 및 다른 폴리이미드계 플라스틱과 같은 선택된 더 높은 온도에서 가요성인 플라스틱 기판 물질들과 양립가능하다. 추가로, 용액 처리는 스퍼터링과 같은 보다 방향성의 퇴적 기술들을 이용하여 실현하는 것이 어려울 수 있는, 기판 상의 비아들 및 트렌치들을 채우기 위한 자연스런 메카니즘을 제공한다(2006년 11월 3일 출원된, 발명의 명칭의 명칭이 "Method for Filling Holes with Metal Chalcogenides"인 미국 특허 출원 일련 번호 제11/556,385호를 참조). 마지막으로, 용액 처리 이전에 목표로 되는 금속 칼코게나 이드를 갖는 용액에서 (즉, UV 확산의 필요 없이) 대응 도펀트 금속을 용해시킬 수 있기 때문에, 용액 처리 메카니즘은 비결정질 금속 칼코게나이드 층을 도핑하는 편리한 수단을 제공한다.
(위에서 설명된 바와 같이 퇴적된) 용액 처리된 고체 전해질(SE) 층들이 채택될 수 있는 대표적인 전해질 디바이스 구조체의 예들은 도 2 내지 도 5에 구조적으로 나타낸다. 에를 들어, 도 2는 필라 셀을 나타낸다. 이 구조체는 많은 시퀀스들을 이용하여 제조될 수 있으며, 이들 중 하나를 아래 설명한다.
(a) 하부 전극을 퇴적하고 직접 또는 다마신 프로세스(damascene process)를 통하여 패터닝한다. 하부 전극(1)은 W 또는 TiN으로서 도시되어 있지만, 다른 방법으로 TiN/TaN 배리어 층을 갖는, Cu 또는 Ag 또는 일부 다른 금속일 수 있다.
(b) 두번째 단계는 ILD(2; 상호 레벨 유전체) 퇴적이며, 하부 금속 상에서 정지하는 비아 형성이다.
(c) 그 후, 고체 전해질을 기판 상에 스핀 코팅한다(또는 스핀 코팅 동안에 공동 도핑(co-dope)하거나 또는 퇴적 후에 포화 상태(saturation)로 UV 도핑함). 도 2에서의 PMC(3)(프로그래밍가능 금속화 셀(programmable metallization cell))는 용액 처리된 비결정질 금속 칼코게나이드 또는 고체 전해질(SE)을 나타낸다.
(d) (예를 들어, CMP, 즉 화학 기계적 폴리싱에 의해) 물질의 표면을 평탄화하여 유전체 상에서 정지한다.
(e) 상부 전극(4)을 퇴적하고, 정규의 (통상적인 리소 + 금속 패턴) 프로세스 또는 다마신 프로세스(ILD에 패턴들을 생성한 다음 패턴을 금속으로 채우고 그 후 금속을 폴리싱하는 것을 포함하는 역 프로세스(inverse process)를 의미함)를 이용하여 패터닝한다. 상부 전극(4)은 Ag/Cu/W/Al 또는 임의의 적절한 배리어 층들을 갖는 임의의 다른 금속일 수 있다. 추가로, 전체 스택을 플리핑(flip)할 수 있다.
도 3은 머쉬룸 셀을 나타낸다. 이 구조체는 많은 시퀀스들을 이용하여 제조될 수 있고, 이들 중 하나를 아래 설명한다.
(a) (그레이 영역에 의해 나타내어지는 ILD(2)와 함께)하부 전극(1) 패터닝 및 평탄화.
(b) 고체 전해질 물질(3)의 스핀온(Spin-on)(스핀 코팅 동안 Ag/Cu로 공동 도핑되거나 또는 퇴적 후에 포화 상태로 UV 도핑됨). (SE 또는 PMC로 나타낸) 고체 전해질(3)이 이 경우 패터닝될 필요가 없음을 주지한다.
(c) 상부 전극(4)의 퇴적, 및 정규 프로세스 또는 다마신 프로세스를 이용한 패터닝.
도 4는 포어 셀을 나타낸다. 이는 PMC가 평탄화되어 있지만 평탄화가 산화물 상에서 정지되지 않고 더 이르게 정지된 것을 제외하고는, 필라 셀(도 2)과 매우 유사하다. SE(또는 PMC)의 퇴적 동안에 (도 2에 대해서는) 이 구조체 내의 비아 또는 트렌치를 채울 필요가 있음을 주지한다.
도 5는 추가의 실시예를 나타낸다. 이 실시예에서, 고체 전해질 물질(3)은 평탄하고, 금속(1)과 금속(4)의 2개의 층들(하나는 패터닝된 것 위에 있고 하나는 패터닝된 것 아래에 있음) 사이에 배치된다. 하부 층은 매립된 금속(1)(예를 들어, W, Cu, TiN일 수 있음; 검은색으로 나타냄)을 갖는 ILD(2)(산화물, 질화물, 또는 저유전체(low-K) 물질일 수 있음; 회색으로 나타냄)로 구성된다. 고체 전해질(3)은 패터닝될 수 있거나 또는 패터닝되지 않을 수 있다. 이상적으로, 고체 전해질(3)은 연속적인 층이다. 그러나, 패터닝하는 것은 인접하는 셀들 사이의 간섭(interference)을 감소시키는 것을 도울 수 있다.
메모리 기술들(휘발성 및 비휘발성 양쪽 모두)의 밀도를 증가시키기 위해, 크로스포인트 설계(crosspoint design)는 바람직한 한 옵션이다. 이러한 최적화된 설계에서, 워드라인 및 비트라인들(이제부터는 메모리 라인들로서 언급됨)이 최소의 피치로 및 수직 방향들로 뻗어있다(run). 스토리지 소자는 이들 수직방향으로 배향된(oriented) 선들 사이에 끼워넣어져 위치된다. 2개의 가능한 설계들이 존재한다.
(a) 나노크로스바 설계, 여기에서는 메모리 라인들이 서브리소그래픽 피치들로 뻗어 있다. 이는 메모리 셀 면적을 4F2 에서 4Fs2로 감소시키며, 여기서, 2Fs는 나노스케일 피치이다. 통상적으로, Fs << F이며, 여기서, F는 리소그래픽 피치이다. 리소그래픽 방식으로 형성된 워드라인과 비트라인 드라이버/디코더 회로에 이들 서브리소그래픽 피쳐를 인터페이스시키는 방법을 언급하는 개시들은 2007년 2월 18일자로 출원되고, 본 출원의 양수인인 IBM 사(International Business Machines Corporation)에 양도된, Soundararajan의 미국 특허 출원 일련 번호 제11/679,785호에서 찾을 수 있다.
(b) 3D 설계로서, 여기서는, 메모리 라인들이 리소그래픽 피치로 뻗어있지만, 이들 메모리의 복수의 층을 갖는다. 유효 셀 크기는 4F2/n으로서 감소하며, 여기서, n은 3D 층들의 갯수이다(n > 1).
양쪽 모두의 경우에, 메모리 라인들의 교차점에서, 2개의 디바이스 소자 - 메모리 소자와 다이오드를 필요로 한다. 여기에 설명된 용액 처리된 고체 전해질 물질들은 이들 소자들 양쪽 모두에 적용할 수 있다 - 즉, 특정 실시예들에서는, 이 용액 처리된 고체 전해질 물질을 메모리 소자로서 이용할 수 있고 그리고 다른 특정 실시예에서는 이 용액 처리된 고체 전해질 물질을 다이오드로서 이용할 수 있다.
(a) 데이터/정보를 저장하는데 이용된 메모리 소자. 여기서 (예를 들어, 상 변화 메모리(Phase-Change Memory), MRAM, 고체 전해질 메모리(Solid Electrolyte Memory) 및 FeRAM을 포함한) 많은 옵션들이 존재한다. 본 발명의 경우에, 용액 처리된 비결정질 금속 칼코게나이드에 기초한 고체 전해질 물질의 이용을 참조하고 있다.
(b) 트랜지스터가 모든 크로스포인트마다 존재하는 것은 아니기 때문에, 정류할 수 있는(비선형성을 나타내는) 디바이스를 또한 필요로 한다. 이는 선택되지 않은 워드라인들과 비트라인들 상에 놓이는 셀들이 의도하지 않게 프로그래밍되지 않게 또는 서로 단락되지 않게 하는 것을 보장한다.
활성층으로서 용액 처리된 비결정질 금속 칼코게나이드들을 채택하는 향상된 전해질 디바이스 구조체의 수개의 대표적인 예들이 예시되어 있지만, 많은 다른 것들이 당해 기술 분야의 당업자에 의해 계획될 수 있고, 또한 본 발명의 범위 내에 포함된다.
본 발명을 추가로 설명하기 위해 다음의 비제한적인 예들을 제공한다.
비결정질 게르마늄(IV) 황화물(GeS2-X)은 이것이 유리를 형성하는데 있어 용이성과, 결정화에 대한 결과적인 유리의 안정성 때문에 전해질 셀에서의 이용을 위한 주요 후보들 중 하나이다. 추가로, 금속들(예를 들어, Ag, Cu, Li)은 이 물질의 막 내에 쉽게 확산될 수 있다. 본 발명의 첫번째 증명으로서, 용액으로부터 GeS2-X의 막들을 퇴적하고 특징화한다. 이 경우, 스탬핑, 프린팅, 딥코팅, 또는 닥터 블레이드와 같은 다른 용액 기초 기술들을 이용하여 금속 칼코게나이드 막들을 퇴적할 수 있지만, 스핀 코팅을 이용하여 금속 칼코게나이드 막들을 퇴적할 것이다. 본 시스템에 의해 수용될 수 있는 황 화학량론의 일부 범위가 있다는 사실을 반영하기 위해 여기서는 게르마늄(IV) 황화물에 대한 화학식을 GeS2-X로서 쓰고 있음을 주지한다.
4.8 mL의 수용된 상태 그대로(as-received)의 무수성 히드라진(98%)에 0.164 g의 GeS2(1.2 mmol)을 용해시킴으로써 GeS2의 용액을 생성한다. 반응물 및 결과적인 용액을 불활성 분위기(예를 들어, 질소 또는 아르곤)에서 유지시킨다. 용해는 실온에서 비교적 빠르며, 투명한, 본질적으로 무색의 용액을 생성하기 위해 교반한 상태에서 < 0.5 시간을 필요로 한다. 스핀 코팅 프로세스를 위해 기판 상에 용액을 분산(dispense)시키는 동안 0.2 ㎛ 시린지(syringe) 필터를 통하여 용액을 필터링한다. 일부 용액을 또한 유리 슬라이드 상에서 증발시키고 질소 하에서 ∼1/2 시간 동안 350℃에서 분해시켜, X-레이 회절(도 6)로 나타낸 바와 같이 비결정질 물질을 생성한다. 이는 350℃ 까지의 어닐링 온도에 대해 적어도 히드라진계 전구체들로부터 준비된 GeSx 물질들의 공칭 비결정질 특성을 증명한다.
도 6은 유리 슬라이드 상의 게르마늄 황화물 전구체 용액을 증발시킨 다음 (불활성 분위기에서) 핫플레이트 상에서 350℃의 온도에서 전구체를 분해시킴으로써 형성된 GeSx 퇴적물의 파우더 X-레이 회절 패턴을 나타낸다. 회절 패턴에서 날카로운 X-레이 피크들이 없기 때문에, 퇴적물의 비결정질 특성이 나타내어진다.
실시예 1 : Si/SiO 2 상의 GeS 2
위에서 설명된 용액과 스핀 코팅 기술을 이용하여, 깨끗한, 열산화된 실리콘 기판 상에 GeS2 전구체의 막을 쉽게 퇴적한다. 첫번째로 소프 스크럽(soap scrub)을 이용하고 그 뒤를 이어, 에탄올 및 디클로로메탄에서의 순차적인 초음파 처리를 이용하고, 마지막으로 탈이온화수(DI water) 린스와 함께 Piranha 세정(과산화수소: 황산)을 이용하여 각각의 기판을 예비 클리닝한다. 위에서 설명된 GeS2 용액의 2-3방울을 기판 상에 퇴적(depositing)하고, 용액을 약 10 초 동안 기판 상에서 확산(spread)하게 하고, 질소로 충전된 드라이박스 내에서 약 2분 동안 2000 rpm 에 서 기판을 스핀시킴으로써 GeS2 전구체의 박막들을 형성한다. 결과적인 전구체 막들을, 불활성 분위기에서 핫플레이트 상에서 약 5분 동안 100℃에서 건조시키고 뒤를 이어, 동일한 핫플레이트 상에서 250 ℃에서(1/2 시간에 걸쳐 이 온도로 점차적으로 가열함) 약 10 분 동안 분해 열처리(decomposition heat treatment)한다. 후자의 분해 열처리는 비결정질 GeS2의 박막들을 생성한다. 퇴적 동안에 스핀 속도와 용액 농도의 선택에 의해 막의 두께를 제어할 수 있다. 스핀 코팅 용액에 여분의 S를 추가함으로써 용액 특성과 막 화학량론에 대한 추가적인 제어를 제공할 수 있다. 위에서 설명된 조건들을 이용하여, 막 두께와 조성들(composition)을 다음과 같이 얻는다(RBS(Rutherford Backscattering Spectroscopy)를 이용하여 결정됨).
막 [Ge]원자% [S]원자% 두께(Å)
A 42.7 ± 0.5 57.3 ± 0.5 261 ± 20
B 34.7 ± 0.5 65.3 ± 0.5 349 ± 20
C 34.2 ± 0.5 65.8 ± 0.5 389 ± 20
D 33.7 ± 0.5 66.3 ± 0.5 400 ± 20
결과적인 막들의 수개의 대표적인 횡단방향 SEM(scanning electron microscope) 이미지들이 아래 주어진다.
도 7은 SiO2(백색 물질) 상에 준비된 GeS2-X 막(회색 물질)의 횡단방향 SEM이다. 하부 표면은 Si이다.
도 8은 SiO2(백색 물질) 상에 준비된 GeS2-X 막(회색 물질)의 횡단방향 SEM이다. 하부 표면은 Si이다.
2개의 대표적인 막들(막 A 와 막 C) 상단에 Ag를 퇴적한다(∼20 nm). 결과적인 조성 막들의 RBS는 다음의 RBS 스펙트럼을 가져온다.
도 9는 20 nm의 Ag로 코팅된 2개의 막(A 및 C)에 대한 RBS 스펙트럼들을 나타낸다. 2.05 MeV 주변에 중심을 둔 큰 피크는 Ag에 대응하며, ∼1.9 MeV 에 주심을 둔 피크는 Ge에 대응하며, ∼1.6 MeV에 중심을 둔 피크는 S에 대응한다.
Ag 퇴적 이전에 공칭적 화학량론의 GeS2이였던 Ag 코팅 막(C)은 Ag 상부층와 GeS2-X 하부막 사이의 상호작용을 나타내는 보다 비대칭적인 RBS 피크를 나타냄을 주지한다. 화살표(도 9)는 상호작용을 나타내며, 이는 Ge 피크들에 대한 것보다 Ag와 S 피크들에 대해 보다 더 표시됨을 보여준다. 이는 S가 Ag 카티온들과만 반응하고 있으며, Ge는 보다 더 "스펙테이터(spectator)"임을 나타낼 수 있다. 이는 더 높은 [S]를 갖는 막 C만이 Ag 상부층과 실질적으로 상호작용하고 있다는 사실에 부합한다.
RBS 분석 후, 이후 2개의 막들은 UV 노광을 받는다. 이 노광은 질소 환경에서 3회 연속 15분 간격으로 7mW/cm2 처리(OAI 파워 미터 상에서 253.7 nm 검출기 헤드로 측정됨)로 이루어진다. 따라서, 총 노광량은 18,900 mJ/cm2이다. 도 10에서 명백한 바와 같이, 막 C는 UV 처리 동안 Ag와 실질적으로 상호작용하는 한편, 막 A는 노광 결과로서 실질적으로 변화하지 않는다. 막 C에 대해, UV처리는 GeS2-X 막 전반에 걸쳐 균일하게 확산된 약 30원자% Ag를 가져왔다. 이들 데이터는, 정확한 막 화학량론은 용액 처리된 비결정질 GeS2_x 막들에 확산하는 Ag의 능력에 실질적으로 영향을 줄 수 있음을 암시한다. 금속 확산이 전해질 디바이스의 동작에 중요하다고 가정하면, (위에서 설명된 바와 같은) 막 화학량론에 대한 제어는 동작적 및 최적화된 디바이스의 형성에 중요할 수 있다.
도 10은 20 nm의 Ag로 코팅되었던 2개의 막들에 대한 RBS 스펙트럼을 나타낸다. 검은색 곡선은 단순히 Ag 퇴적만을 갖는 막들에 대응하는 반면(도 9에서와 동일함), 회색 곡선은 UV 처리되었다.
실시예 1에서 설명된 도핑된 GeS2 막들과 도핑되지 않은 GeS2 막들을 위에서 설명된 임의의 디바이스 기하구조들에 이용할 수 있다.
실시예 2: Ag-코팅된 Si/SiO 2 w/디바이스 결과들 상의 GeS 2
0.055g의 GeS2(0.4 mmol)을 1.6 mL의 무수성 히드라진(실시예 1에서의 것과 동일한 농도)에 용해시켜 GeS2의 용액을 생성한다. 이 실시예에의 이용 전에 이 용액을 약 4주 저장한다. 반응물 및 결과적인 용액을 불활성 분위기(예를 들어, 질소 또는 아르곤)에서 유지한다. 스핀 코팅 프로세스를 위해 기판 상에 용액을 분산시키는 동안 0.2 ㎛ 시린지 필터를 통하여 용액을 필터링한다.
위에서 설명된 용액과 스핀 코팅 기술을 이용하여, Ag 코팅된 (약 200nm: e-빔 증착에 의해 퇴적됨) p+ 실리콘 기판 상에 GeS2 전구체의 막을 쉽게 퇴적한다. 각각의 Ag 코팅된 기판을 스핀 코팅 전에, 대략 10분 동안 수산화암모늄/물 혼합물에서 클리닝하고 DI 워터로 린스하고 압축 공기로 블로우하여 건조(blow dry)한다. 위에서 설명된 GeS2 용액의 2-3방울을 기판 상에 퇴적하고, 용액을 약 10 초 동안 기판 상에서 확산하게 하고, 질소로 충전된 드라이박스 내에서 2분 동안 2000 rpm 에서 기판을 스핀시킴으로써 GeS2 전구체의 박막들을 형성한다.
결과적인 전구체 막들을, 불활성 분위기에서 핫플레이트 상에서 5분 동안 120℃에서 건조시키고 뒤를 이어 동일한 핫플레이트(점차적 가열 보다는 예비 가열된 핫플레이트) 상에서 10 분 동안 260℃에서 분해 열처리한다. 후자의 분해 열처리는 비결정질 GeS2 w/Ag 언더코트의 박막들을 생성한다(도 11에서의 횡단방향 SEM을 참조). 퇴적 동안에 스핀 속도와 용액 농도의 선택에 의해 막의 두께를 제어할 수 있다. 위에서 설명된 조건들을 이용하여, RBS에 의해 결정된 바와 같이, 약 36 nm의 막두께와, ∼1.75의 [S]/[Ge] 비값(즉, 이상적인 GeS2에 대해 약간 부족한 S)이 실현된다. 그러나, 실시예 1에서 설명된 UV-처리된 GeS2 막에 대해서는, 충분한 농도(> 30 원자%; 더 정확한 Ag 함유량은 비교적 얇은 금속 칼코게나이드 층 아래에서의 두꺼운 Ag 층으로 인해 RBS 데이터로부터 유도하기 어려움)의 Ag가 비결정질 칼코게나이드 막에 존재한다. 이들 막은 UV 확산 처리를 받지 않았기 때문에, 이는 전구체 막으로부터 비결정질 칼코게나이드 막을 형성하는데 이용된 분해 열 처리(즉, 10분 동안 260 ℃에서 가열) 동안에 원위치에(in-situ) Ag 확산이 실현됨을 의미한다. Ag-확산된 GeS2-x 막은 위에서 도시된 바와 같이 다양한 전해질 디바이스 구조체에의 이용에 적합하다.
도 11은 Ag 상에서의, 스핀코팅된 GeS2-x 막의 횡단방향 SEM 이미지이다. 간단한 테스트 구조체를 만들기 위해, 역 머쉬룸 유형 구조체(위의 도 3을 참조; 이 경우에, Ag는 하부에 있고, W는 상부에 있음)를 효과적으로 가져온, W 팁(팁 면적 약 10 x 10 마이크론; 캐소드로서 작용)을 이용하여 Ag 상에서의 결과적인 AgyGexSz 막을 프로브한다. 인접하는 p+ 실리콘 기판을 통하여 Ag 애노드에 대한 콘택트를 행한다. (W 팁에 의해 금속 칼코게나이드 막을 천공하지 않도록) 조심스럽게 프로브함으로써, 통상의 고체 전해질 디바이스 거동(도 1과 도 12a 및 도 12b를 비교)을 나타내는 기능 디바이스를 준비한다. 디바이스의 내구성이 거의 대부분(most likely) 공기 중에서의 동작과 비교적 거친 표면으로 인해 사이클링에 대해 나쁘지만(poor), 이들 결과들은 스핀코팅된 비결정질 금속 칼코게나이드 막을 전해질 디바이스에서의 활성층으로서 채택하는 가능성(feasibility)을 명확하게 증명한다.
도 12a 및 도 12b는 하부 상에는 Ag(애노드)가 있고, 중간(고체 전해질)에는 스핀 코팅된 AgxGeySz가 있고 상단에는 W 팁(캐소드)가 있는 2개의 전해질 메모리 셀들(역 머쉬룸 유형)에 대한 디바이스 특성들을 나타낸다.
실시예 3 : Si/SiO 2 상에서 Cu로 도핑된 GeS 2
0.055g의 GeS2(0.4 mmol)을 실시예 2에서 이용된 것과 동일한 1.6 mL의 무수성 히드라진에 용해시켜 GeS2의 용액을 생성한다. 이용 전에 이 용액을 24시간 저장한다. 0.159 g의 Cu2S(1 mmol)와 0.064 g의 S(2 mmol)를 5 mL의 무수성 히드라진에서 대략 2주의 기간 동안 교반시킴으로써 Cu2S의 용액을 준비한다. 결과적인 황색 용액이 미소량의 검은색 스펙들(speck)을 여전히 가지며, 이 스펙들을, 용액을 분산시키는 동안 0.2 ㎛ 시린지 필터를 통한 필터링에 의해 제거하였다. (2분 동안) (0.05 mmol Cu2S를 포함한) 0.25 mL의 필터링된 Cu2S 용액과 함께 (0.1 mmol GeS2를 포함한) 0.4 mL의 GeS2 용액을 교반시킴으로써 스핀 코팅을 위한 복합 용액을 준비하였다. 질소로 충전된 글로브 박스(glove box)에서 모든 처리를 수행하고 산소와 물 레벨을 1 ppm 미만으로 한다.
첫번째로 소프 스크럽을 이용하고, 뒤를 이어 에탄올 및 디클로로메탄에서의 순차적인 초음파 처리를 이용하고, 비이온화(DI) 워터 린스와 함께 마지막으로 Piranha 세정(과산화수소: 황산)을 이용함으로써, 스핀 코팅을 위해 각각의 기판을 예비 클리닝하였다. 위에서 설명된 복합 용액의 2-3 방울을 기판 상에 퇴적하고 ∼10 초 동안 기판 상에서 용액을 확산하게 하고, 질소로 충전된 드라이박스에서 2분 동안 2000 rpm에서 기판을 스핀시킴으로써, Ge-Cu-S 전구체의 박막들을 형성한다.
결과적인 전구체 막들을 불활성 분위기에서 핫플레이트 상에서 5 분 동안 100 ℃에서 건조시키고, 뒤를 이어 동일한 핫플레이트(예비가열된 핫플레이트) 상에서 20 분 동안 300 ℃에서 분해 열처리를 수행하였다. 후자의 분해 열처리는 금속 칼코게나이드 박막들을 생성한다. 퇴적 동안에 용액 농도와 스핀 속도의 선택에 의해 막의 두께를 제어할 수 있다. 위에서 설명된 조건들을 이용하여, 19.1 원자%의 Ge, 28.8 원자%의 Cu, 52.1 원자%의 S 및 24(1) nm 두께의 막 조성과 두께를 실현한다(RBS(Rutherford Backscattering Spectroscopy)를 이용하여 결정됨). 따라서, 결과적인 막에서 충분한 Cu를 성공적으로 Ge-S와 통합시켜, (UV 처리에 대한 필요없이) 용액에서의 도펀트 금속의 통합에 의해 스핀 코팅 동안에 도핑 프로세스를 실현할 수 있음을 증명한다.

Claims (9)

  1. 고체 전해질 디바이스로서,
    비결정질 칼코게나이드 고체 활성 전해질 층과;
    제1 금속성 층과;
    제2 금속성 층
    을 포함하며,
    비결정질 칼코게나이드 고체 활성 전해질 층은 제1 금속성 층과 제2 금속성 층 사이에 위치되어 있고,
    비결정질 칼코게나이드 고체 활성 전해질 층은, 금속 칼코게나이드에 대한 전구체 용액 또는 메탈로이드 칼코게나이드에 대한 전구체 용액을 얻는 것과; 기판 상에 용액을 도포하는 것과; 그 후 전구체를 어닐링하여 전구체를 금속 칼코게나이드 또는 메탈로이드 칼코게나이드로 변환하는 것에 의해 준비되는 것인 고체 전해질 디바이스.
  2. 제1항에 있어서, 상기 용액은,
    히드라진 화합물(hydrazine compound)과 선택적으로 여분의 칼코겐에 금속 칼코게나이드를 직접 용해(dissolve)시키는 것;
    금속 칼코게나이드의 단리된 히드라진계 전구체와 용매를 접촉시켜 이들의 용액을 형성하는 것;
    히드라진 화합물에 금속 칼코게나이드의 대응 금속을 직접 용해시키는 것 - 적어도 충분한 칼코겐이 상기 용액에서의 금속 칼코게나이드의 용해와 형성에 영향을 주도록 추가됨 - ;
    미리 형성된 히드라지늄계 전구체(hydrazinium-based precursor)를 비히드라진계 용매(solvent)에 용해시키는 것; 또는
    금속 칼코게나이드와 아민염(salt of amine)을 접촉시켜, 금속 칼코게나이드의 암모늄계 전구체(ammonium-based precursor)를 형성하고 그 후 암모늄계 전구체를 히드라진 화합물 및 선택적으로 원소 칼코겐(elemental chalcogen)과 접촉시키는 것
    중 하나에 의해 준비되는, 고체 전해질 디바이스.
  3. 제1항 또는 제2항에 있어서,
    상기 고체 전해질 디바이스는 제1 금속성 층과 제2 금속성 층 사이에 위치된 비아를 갖는 층간 유전체를 더 포함하는 필라 셀이며,
    상기 비결정질 칼코게나이드 고체 활성 전해질 층은 층간 유전체 내의 비아에 위치되는, 고체 전해질 디바이스.
  4. 제1항 또는 제2항에 있어서,
    상기 고체 전해질 디바이스는 제1 금속성 층과 제2 금속성 층 사이에 위치된 금속성 컨덕터로 충전된 비아를 갖는 층간 유전체를 더 포함한 머쉬룸 셀(mushroom cell)이며,
    상기 비결정질 칼코게나이드 고체 활성 전해질 층은 층간 유전체의 상단에 위치되는, 고체 전해질 디바이스.
  5. 제1항 또는 제2항에 있어서,
    상기 고체 전해질 디바이스는 제1 금속성 층과 제2 금속성 층 사이에 위치된 비아를 갖는 층간 유전체를 더 포함한 포어 셀(pore cell)이며,
    상기 비결정질 칼코게나이드 고체 활성 전해질 층은 층간 유전체의 상단 및 비아 내에 위치되는, 고체 전해질 디바이스.
  6. 제1항에 있어서,
    상기 고체 전해질 디바이스는 비결정질 칼코게나이드 고체 전해질 층 바로 밑에 위치된 매립된 금속 와이어를 갖는 층간 유전체를 더 포함하며,
    상기 매립된 금속 와이어는 제1 금속성 층을 포함하는, 고체 전해질 디바이스.
  7. 고체 전해질 디바이스를 제조하는 방법으로서,
    금속 칼코게나이드에 대한 전구체의 용액을 제공하는 것과;
    기판 상에 용액을 도포하는 것과;
    그 후, 전구체를 어닐링하여 전구체를 비결정질 금속 칼코게나이드 층으로 변환하는 것과;
    제1 금속성 층을 형성하고, 제2 금속성 층을 형성하는 것
    을 포함하며,
    상기 비결정질 금속 칼코게나이드 층은 제1 금속성 층과 제2 금속성 층 사이에 있는 것인 고체 전해질 디바이스의 제조 방법.
  8. 제7항에 있어서, 상기 용액은,
    히드라진 화합물(hydrazine compound)과 선택적으로 여분의 칼코겐에 금속 칼코게나이드를 직접 용해(dissolve)시키는 것;
    금속 칼코게나이드의 단리된 히드라진계 전구체와 용매를 접촉시킴으로써 이들의 용액을 형성하는 것;
    히드라진 화합물에 금속 칼코게나이드의 대응 금속을 직접 용해시키는 것 - 적어도 충분한 칼코겐이 상기 용액에서의 금속 칼코게나이드의 용해와 형성에 영향을 주도록 추가됨 - ;
    미리 형성된 히드라지늄계 전구체(hydrazinium-based precursor)를 비히드라진계 용매(solvent)에 용해시키는 것; 또는
    금속 칼코게나이드와 아민염(salt of amine)을 접촉시켜, 금속 칼코게나이드의 암모늄계 전구체(ammonium-based precursor)를 형성하고 그 후 이 암모늄계 전구체를 히드라진 화합물 및 선택적으로 원소 칼코겐(elemental chalcogen)과 접촉시키는 것
    중 하나에 의해 준비되는, 고체 전해질 디바이스의 제조 방법.
  9. 제7항 또는 제8항에 있어서,
    상기 칼코게나이드의 금속 또는 메탈로이드 성분(moiety)은 주석(tin), 게르마늄, 납(lead), 인듐(indium), 안티몬(antimony), 수은(mercury), 갈륨(gallium), 탈륨(thallium), 칼륨(potassium), 구리(copper), 철(iron), 코발트(cobalt), 니켈(nickel), 망간(manganese), 텅스텐(tungsten), 몰리브덴(molybdenum), 지르코늄(zirconium), 하프늄(hafnium), 티타늄(titanium) 및 니오븀과 이들의 조합으로 구성된 그룹으로부터 선택되며, 상기 칼코겐은 S, Se, Te 및 이들의 조합으로 구성된 그룹으로부터 선택되는 것인 고체 전해질 디바이스의 제조 방법.
KR1020097015547A 2007-06-19 2008-06-09 용액 처리된 고체 전해질 층 디바이스 및 제조 KR20090119837A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/765,142 2007-06-19
US11/765,142 US20080314738A1 (en) 2007-06-19 2007-06-19 Electrolytic Device Based on a Solution-Processed Electrolyte

Publications (1)

Publication Number Publication Date
KR20090119837A true KR20090119837A (ko) 2009-11-20

Family

ID=39768654

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097015547A KR20090119837A (ko) 2007-06-19 2008-06-09 용액 처리된 고체 전해질 층 디바이스 및 제조

Country Status (6)

Country Link
US (2) US20080314738A1 (ko)
EP (1) EP2176896B1 (ko)
JP (2) JP4754033B2 (ko)
KR (1) KR20090119837A (ko)
CN (1) CN101681993A (ko)
WO (1) WO2008155251A1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004029436B4 (de) * 2004-06-18 2009-03-05 Qimonda Ag Verfahren zum Herstellen eines Festkörperelektrolytmaterialbereichs
CN101743649B (zh) * 2007-05-01 2013-04-24 校际微电子中心 非易失性存储器件
US7888165B2 (en) * 2008-08-14 2011-02-15 Micron Technology, Inc. Methods of forming a phase change material
US7834342B2 (en) 2008-09-04 2010-11-16 Micron Technology, Inc. Phase change material and methods of forming the phase change material
US7842938B2 (en) * 2008-11-12 2010-11-30 Seagate Technology Llc Programmable metallization cells and methods of forming the same
US8012790B2 (en) * 2009-08-28 2011-09-06 International Business Machines Corporation Chemical mechanical polishing stop layer for fully amorphous phase change memory pore cell
US9812638B2 (en) * 2010-03-19 2017-11-07 Globalfoundries Inc. Backend of line (BEOL) compatible high current density access device for high density arrays of electronic components
US8829482B1 (en) * 2010-09-23 2014-09-09 Adesto Technologies Corporation Variable impedance memory device structure and method of manufacture including programmable impedance memory cells and methods of forming the same
US8962460B2 (en) 2011-04-26 2015-02-24 Micron Technology, Inc. Methods of selectively forming metal-doped chalcogenide materials, methods of selectively doping chalcogenide materials, and methods of forming semiconductor device structures including same
TW201318967A (zh) * 2011-06-10 2013-05-16 Tokyo Ohka Kogyo Co Ltd 聯胺配位Ｃｕ硫屬化物錯合物及其製造方法，光吸收層形成用塗佈液，以及光吸收層形成用塗佈液之製造方法
US8268270B1 (en) 2011-06-10 2012-09-18 Tokyo Ohka Kogyo Co., Ltd. Coating solution for forming a light-absorbing layer of a chalcopyrite solar cell, method of producing a light-absorbing layer of a chalcopyrite solar cell, method of producing a chalcopyrite solar cell and method of producing a coating solution for forming a light-absorbing layer of a chalcopyrite solar cell
US20120313044A1 (en) * 2011-06-10 2012-12-13 Tokyo Ohka Kogyo Co., Ltd. Coating solution for forming light-absorbing layer, and method for producing coating solution for forming light-absorbing layer
JP5684104B2 (ja) 2011-12-27 2015-03-11 株式会社東芝 メタルブリッジ型記憶装置の製造方法
EP2719485B1 (en) 2012-10-15 2015-04-15 King Saud University Foam material and method for the preparation thereof
FR2998708B1 (fr) * 2012-11-27 2016-01-01 Commissariat Energie Atomique Dispositif electronique de type memoire
US8981334B1 (en) * 2013-11-01 2015-03-17 Micron Technology, Inc. Memory cells having regions containing one or both of carbon and boron
CN103794224B (zh) * 2014-01-27 2017-01-11 华中科技大学 一种基于相变磁性材料的非易失性逻辑器件及逻辑操作方法
TWI579398B (zh) * 2015-10-07 2017-04-21 國立清華大學 過渡金屬硫族化物二維薄膜的製備方法
US10164179B2 (en) * 2017-01-13 2018-12-25 International Business Machines Corporation Memristive device based on alkali-doping of transitional metal oxides
US11158788B2 (en) * 2018-10-30 2021-10-26 International Business Machines Corporation Atomic layer deposition and physical vapor deposition bilayer for additive patterning
CN112267118B (zh) * 2020-10-26 2023-03-03 万华化学集团股份有限公司 一种化工设备检修期间防护用气相缓蚀剂及其制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1159743B1 (en) 1999-02-11 2007-05-02 Arizona Board of Regents Programmable microelectronic devices and methods of forming and programming same
US6784018B2 (en) * 2001-08-29 2004-08-31 Micron Technology, Inc. Method of forming chalcogenide comprising devices and method of forming a programmable memory cell of memory circuitry
US7109056B2 (en) * 2001-09-20 2006-09-19 Micron Technology, Inc. Electro-and electroless plating of metal in the manufacture of PCRAM devices
US6858482B2 (en) * 2002-04-10 2005-02-22 Micron Technology, Inc. Method of manufacture of programmable switching circuits and memory cells employing a glass layer
EP1501124B1 (en) 2002-04-30 2011-06-08 Japan Science and Technology Agency Solid electrolyte switching devices, fpga and memory devices using the same, and method of manufacturing the same
WO2004008535A1 (ja) * 2002-07-11 2004-01-22 Matsushita Electric Industrial Co., Ltd. 不揮発性メモリおよびその製造方法
CN100490205C (zh) * 2003-07-10 2009-05-20 国际商业机器公司 淀积金属硫族化物膜的方法和制备场效应晶体管的方法
US6875661B2 (en) * 2003-07-10 2005-04-05 International Business Machines Corporation Solution deposition of chalcogenide films
JP5281746B2 (ja) 2004-05-14 2013-09-04 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP4830275B2 (ja) 2004-07-22 2011-12-07 ソニー株式会社 記憶素子
KR100653701B1 (ko) 2004-08-20 2006-12-04 삼성전자주식회사 반도체 소자의 작은 비아 구조체 형성방법 및 이를 사용한상변화 기억 소자의 제조방법
DE102004052647B4 (de) * 2004-10-29 2009-01-02 Qimonda Ag Methode zur Verbesserung der thermischen Eigenschaften von Halbleiter-Speicherzellen im Herstellungsverfahren und nichtflüchtige, resistiv schaltende Speicherzelle
TWI290369B (en) 2005-07-08 2007-11-21 Ind Tech Res Inst Phase change memory with adjustable resistance ratio and fabricating method thereof
KR100687750B1 (ko) * 2005-09-07 2007-02-27 한국전자통신연구원 안티몬과 셀레늄 금속합금을 이용한 상변화형 메모리소자및 그 제조방법
US7517718B2 (en) 2006-01-12 2009-04-14 International Business Machines Corporation Method for fabricating an inorganic nanocomposite

Also Published As

Publication number Publication date
WO2008155251A1 (en) 2008-12-24
JP2010530624A (ja) 2010-09-09
JP4754033B2 (ja) 2011-08-24
JP2011086950A (ja) 2011-04-28
CN101681993A (zh) 2010-03-24
US20080314739A1 (en) 2008-12-25
EP2176896A1 (en) 2010-04-21
EP2176896B1 (en) 2012-11-21
JP5404588B2 (ja) 2014-02-05
US7928419B2 (en) 2011-04-19
US20080314738A1 (en) 2008-12-25

Similar Documents

Publication Publication Date Title
EP2176896B1 (en) Solution-processed solid electrolytic layer device and fabrication
Raeis‐Hosseini et al. Reliable Ge2Sb2Te5‐integrated high‐density nanoscale conductive bridge random access memory using facile nitrogen‐doping strategy
TWI326925B (en) Method for making a self-converged memory material element for memory cell
US7851323B2 (en) Phase change material with filament electrode
US20080156651A1 (en) Method of forming phase change layer, method of manufacturing a storage node using the same, and method of manufacturing phase change memory device using the same
TW201232544A (en) Multi-level memory arrays with memory cells that employ bipolar storage elements and methods of forming the same
US20160276411A1 (en) Addressable siox memory array with incorporated diodes
Bartlett et al. Non-aqueous electrodeposition of functional semiconducting metal chalcogenides: Ge 2 Sb 2 Te 5 phase change memory
EP2361438A1 (en) Electrically actuated device and method of controlling the formation of dopants therein
WO2009051799A1 (en) Germanium sulfide compounds for solid electrolytic memory elements
WO2011150750A1 (zh) 包含电阻器的存储单元的制造方法
Noori et al. Phase-change memory by GeSbTe electrodeposition in crossbar arrays
Venkatasamy et al. ALD approach toward electrodeposition of Sb2Te3 for phase-change memory applications
KR101134282B1 (ko) 비휘발성 저항 스위칭 메모리 제조 방법
CN114747034B (zh) 无漂移相变存储器
KR100986018B1 (ko) 저항 변화 메모리 소자 및 저항변화 메모리 소자의 포밍방법
US8716060B2 (en) Confined resistance variable memory cell structures and methods
US20090011577A1 (en) Method of making phase change materials electrochemical atomic layer deposition
Fujisaki et al. Amorphous thin GeSbTe phase-change films prepared by radical-assisted metal-organic chemical vapor deposition
KR100647062B1 (ko) 금속 덴드라이트를 이용하여 상변화 재료층과의 접촉면적을감소시킨 상변화 메모리 소자 및 그 제조방법
KR101020683B1 (ko) 상 변화층을 갖는 전자 소자 및 상 변화 메모리 소자
Milliron et al. Novel deposition methods
KR100798696B1 (ko) 은이 포화된 Ｇｅ-Ｔｅ 박막으로 이루어진 고체 전해질을갖는 ＰＭＣＭ 소자 및 그의 제조 방법
Milliron et al. 11. Novel Deposition Methods

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee