CN114747034B - 无漂移相变存储器 - Google Patents

无漂移相变存储器 Download PDF

Info

Publication number
CN114747034B
CN114747034B CN202080083943.9A CN202080083943A CN114747034B CN 114747034 B CN114747034 B CN 114747034B CN 202080083943 A CN202080083943 A CN 202080083943A CN 114747034 B CN114747034 B CN 114747034B
Authority
CN
China
Prior art keywords
layer
gst
dielectric material
depositing
bottom electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080083943.9A
Other languages
English (en)
Other versions
CN114747034A (zh
Inventor
李宁
J·德扎索
S·博德尔
D·萨达纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN114747034A publication Critical patent/CN114747034A/zh
Application granted granted Critical
Publication of CN114747034B publication Critical patent/CN114747034B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/026—Formation of the switching material, e.g. layer deposition by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of the switching material, e.g. post-treatment, doping
    • H10N70/046—Modification of the switching material, e.g. post-treatment, doping by diffusion, e.g. photo-dissolution
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa or cup type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/162—Coating on a rotating support, e.g. using a whirler or a spinner
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2002—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/38—Treatment before imagewise removal, e.g. prebaking

Abstract

底部电极(110)沉积在衬底(105)的顶部上。介电材料层(115)沉积在底部电极(110)的顶部上。在介电材料层(115)中产生孔。在介电材料层(115)上旋涂并烘烤剥离层(116)。在剥离层(116)上旋涂并烘烤光致抗蚀剂层(117)。执行UV光刻以在介电材料层(115)中的孔上方产生开口。Ag层(120)沉积在剩余的图案化的介电材料层和光致抗蚀剂层(117)的顶部上。在Ag层(120)的顶部上沉积碲锗锑(GST)层(130)。顶部电极(140)沉积在GST层的顶部上(130)。去除Ag层(120)、GST层(130)和位于光致抗蚀剂层(117)顶部上的顶部电极(140)以及光致抗蚀剂层(117)和剥离层(116)。

Description

无漂移相变存储器
发明领域
本发明总体上涉及相变存储器，并且更具体地涉及无漂移的相变(phase-change)存储器的制造。
背景技术
相变存储器(PCM)是一种类型的非易失性随机存取存储器(NVRAM)。相变存储器可被称为PCM或PCRAM。PCM使用相变材料的独特性质来存储非晶相和结晶相两者中的信息。该材料可以在相之间快速且重复地切换。这种切换经常通过经由光脉冲加热或电加热来完成。
信息或数据存储在材料的相中。可以通过测量PCM单元的电阻来读取该数据。PCM可以提供更快的RAM速度，但是以低功率需求存储数据。
PCM使用特殊合金，包括碲锗锑(Germanium Antimony Tellurium)(GST)。可以用热改变GST以具有两种不同的状态或“相”(结晶的和无定形的)。
发明内容
本发明的实施例包括一种用于制造相变存储器(PCM)的方法。在实施例中，底部电极沉积在衬底的顶部上。介电材料层沉积在底部电极的顶部上。在介电材料层中产生孔。在介电材料层上旋涂(spun)并烘烤剥离层。在剥离层上旋涂并烘烤光致抗蚀剂层。执行UV光刻以在介电材料层中的孔上方产生开口。Ag层沉积在剩余的图案化的介电材料层和光致抗蚀剂层的顶部上。在Ag层的顶部上沉积碲锗锑(GST)层。顶部电极沉积在GST层的顶部上。去除Ag层、GST层和位于光致抗蚀剂层顶部上的顶部电极以及光致抗蚀剂层和剥离层。
附图说明
图1A、1B、1C、1D、1E、1F和1G是描绘根据本发明的第一实施例的包括Ag和GST层的结构的示意图(通过截面图)；
图2A、2B、2C、2D、2E、2F、2G和2H是描绘根据本发明的第二实施例的包括两个Ag层和GST层的结构的示意图(通过截面图)；
图3A、3B、3C、3D、3E、3F和3G是描绘根据本发明的第三实施例的包括Ag和GST层的结构的示意图(通过截面图)；以及
图4A、图4B、图4C、图4D、图4E和图4F是描绘根据本发明的第四实施例的包括Ag掺杂GST层的结构的示意图(通过截面图)。
具体实施方式
本发明的实施例大体上提供一种用于制造相变存储器(PCM)的方法。具体地，本发明的实施例通过包括蒸发和溅射的物理沉积技术来提供Ag和碲锗锑(GST)的多层叠置体，以使相变存储器结构中的复位电阻漂移最小化。
本发明的实施例认识到，在相变材料中存在有害电阻漂移。通常，相变材料的电阻应当随时间保持恒定。不幸的是，这种电阻漂移破坏相变存储器的稳定性并且限制发展。具体地，本发明的实施例通过在顶部电极与底部电极之间沉积Ag和GST的不同层来减小相变材料中的电阻漂移。
本申请的申请人已经出乎意料地确定，与其中使用非Ag掺杂的GST合金层的等效PCM单元相比，银(Ag)和Ge2Sb2Te5(GST)的多层结构作为PCM材料的存在可以减少PCM单元的复位状态电阻漂移。贯穿本申请使用术语“Ag和Ge2Sb2Te5(GST)的多层结构”表示GST合金，其中Ag作为有意添加的杂质存在。在沉积期间以及在设定和复位操作期间GST中的Ag的迁移使复位状态中的电阻漂移最小化。
本文公开了要求保护的结构和方法的实施例的详细描述；然而，应当理解的是，所公开的实施例仅仅是可以以各种形式体现要求保护的结构和方法的说明。此外，结合各种实施方式给出的每个实例旨在是说明性的而非限制性的。此外，附图不一定按比例绘制，可以放大一些特征以示出特定部件的细节。因此，本文所公开的具体结构和功能细节不应被解释为限制性的，而仅仅是用于教导本领域技术人员以不同方式采用本发明的方法和结构的代表性基础。
说明书中对“一个实施方式”、“实施方式”、“示例性实施方式”等的引用表示所描述的实施方式可包括特定的特征、结构或特性，但是每个实施方式可能不一定包括特定的特征、结构或特性。此外，这样的短语不一定指相同的实施方式。进一步，当结合实施例描述特定特征、结构或特性时，认为结合其他实施例(无论是否明确描述)影响这样的特征、结构或特性在本领域技术人员的知识范围内。
出于下文描述的目的，术语“上”、“下”、“右”、“左”、“竖直”、“水平”、“顶部”、“底部”及其派生词应涉及如在附图中定向的所披露的结构和方法。术语“覆盖”、“顶部”、“定位在…上”或“定位在…顶部”是指第一元件(如第一结构)存在于第二元件(如第二结构)上，其中插入元件(如界面结构)可以存在于第一元件与第二元件之间。术语“直接接触”是指诸如第一结构的第一元件和诸如第二结构的第二元件在两个元件的界面处没有任何中间导电、绝缘或半导体层的情况下连接。术语非晶体是指非晶体、纳米晶体或微晶体。术语结晶是指单晶(即，单晶)或多晶(即，多晶)。
典型的PCM单元包括第一电极、呈现原子序变化(从晶体到非晶体，或反之亦然)的PCM材料以及第二电极的材料堆叠。例如，由碲锗锑(Ge2Sb2Te5或GST)合金构成的PCM材料在结晶状态下呈现低电阻(即，置位状态)，而在非晶态下GST合金呈现高电阻(即，复位状态)。在典型的PCM单元中，第一和第二电极由诸如氮化钛(TiN)或钨(W)的导电材料构成，而PCM材料由硫族化物(即，包括来自元素周期表第16族的元素和更正电的元素的材料)构成。典型地，提供PCM材料的硫族化物是GST。
现在参见图1A-1G，图1A-1G示出了根据本发明的第一实施例的形成相变存储器的第一方法。在第一方法中，首先沉积Ag层，接着在顶部电极与底部电极之间的图案化介电材料层中沉积GST层。参见图1A-1F，存在描绘存储器结构的示意图(通过截面图)，该存储器结构包括衬底105、底部电极110、图案化的电介质层115、Ag层120、GST层130和顶部电极140。
在第一实施例中，图1A示出存储器结构的第一层，衬底105具有位于衬底105顶部上的底部电极110。在第一实施例中，衬底105由导电、非导电或半导体材料(例如，硅)构成。底部电极110由第一导电材料构成。提供底部电极110的第一导电材料可以是导电金属或导电金属氮化物。在本申请的一个实施例中，底部电极110可以由氮化钛(TiN)、氮化钽(TaN)或钨(W)组成。底部电极110可以具有从10nm至100nm的厚度；尽管底部电极110的其他厚度是预期的并且可以在本申请中采用。底部电极110可以通过包括例如化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)、原子层沉积(ALD)、物理气相沉积(PVD)、溅射、化学溶液沉积或电镀的沉积工艺形成。
在第一实施例中，图1B示出了毯状介电材料层115，例如二氧化硅或氮化硅。毯状介电材料层115可具有10nm至100nm的厚度；尽管在本申请中设想并可采用毯状介电材料层115的其他厚度。毯状介电材料层115可通过沉积工艺形成，沉积工艺包括例如化学气相沉积
(CVD)、等离子体增强化学气相沉积(PECVD)、原子层沉积(ALD)、物理气相沉积(PVD)或溅射。
在第一实施例中，图1C描绘了图1B的介电材料层115，该介电材料层115包括1微米或更小的横向尺寸的孔，该孔现在被称为图案化的介电材料层115，该图案化的介电材料层115允许层被放置在图案化的介电材料层115的顶部上，并且放置在顶部上的该层可以与底电极110接触。在实施例中，在图案化的介电材料层115中可以存在单个孔。在替代实施例中，在图案化的介电材料层115中可存在一个以上的孔。在又一替代实施例中，任何孔可位于图案化介电材料层115的任何位置。在实施例中，通过光学或电子束光刻来产生孔，并且通过反应性等离子体蚀刻或离子束溅射来蚀刻孔。
在第一实施例中，图1D首先通过光刻曝光和显影产生剥离图案(层116和117)。图1D的结构示出了Ag层120，Ag层120沉积在图案化的介电材料层115和底部电极110的暴露层的顶部上并且与底部电极110直接接触。在实施例中，Ag层120具有小于20纳米(nm)的厚度。在替代实施例中，Ag层120具有在5nm与10nm之间的厚度。在实施例中，使用热蒸发在图案化的介电材料层115上沉积Ag层120。在实施方式中，使用剥离层116和光致抗蚀剂层117以覆盖图案化的介电材料层115，但是将图案化的介电材料层115中的孔和孔周围的区域暴露于Ag层120，但是不允许整个剩余的图案化的介电材料层115被覆盖在Ag层120中。在实施例中，剥离层116和光致抗蚀剂层117被旋涂和烘烤。在实施例中，通过穿过掩模曝光UV光来制成或多个孔，其中图案与图案化电介质层中的或多个孔对准，并且剥离层116被显影剂底切(undercut)。
在第一实施例中，在图1E中，GST层130沉积在Ag层120的顶部上并且直接接触。在实施例中，GST层130具有小于200nm的厚度。在替代实施例中，GST层130具有在20nm与50nm之间的厚度。在实施例中，使用物理溅射并且更具体地射频(RF)溅射将GST层130沉积在Ag层120上。在实施例中，使用剥离层116和光致抗蚀剂层117，以便覆盖图案化的介电材料层115，但是将图案化的介电材料层115中的孔和孔周围的区域暴露于Ag层120，但是不允许GST层130中覆盖整个剩余的图案化的介电材料层115。在实施例中，GST层130覆盖Ag层120但不覆盖任何其他层。在实施例中，当沉积GST层130时，GST层130与Ag层120混合，在不同层的沉积期间并且由于热混合形成单层(未示出)，
在第一实施例中，在图1F中，顶部电极140沉积在GST层130的顶部上并且直接接触。在实施例中，使用剥离层116和光致抗蚀剂层117以便覆盖图案化的介电材料层115但是暴露孔和孔周围的区域到顶部电极140。顶部电极140由第二导电材料构成。提供顶部电极140的第二导电材料可为导电金属或导电金属氮化物。在本申请的一个实施例中，顶部电极140可由氮化钛(TiN)、氮化钽(TaN)或钨(W)组成。在一些实施例中，第二导电材料是与第一导电材料在组成上相同的导电材料。在一个示例中，底部电极110和顶部电极140两者都由氮化钛(TiN)组成。在其他实施例中，第二导电材料是与第一导电材料在组成上不同的导电材料。在一个示例中，底部电极110由氮化钛(TiN)组成，并且顶部电极140由氮化钽(TaN)组成。顶部电极140可具有从10nm至100nm的厚度；尽管在本申请中设想并可采用顶部电极140的其他厚度。顶部电极140可通过包括例如化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)、原子层沉积(ALD)、物理气相沉积(PVD)或溅射的沉积工艺形成。
在第一实施例中，在图1G中，在完成Ag层120、GST层130和顶部电极140的沉积时，通过化学去除器去除过量的Ag层120、GST层130和顶部电极140来溶解剥离层116和光致抗蚀剂层117。
现在参见图2A-2E，图2A-2E图示了根据本发明的第二实施例的形成相变存储器的第二方法。在该方法中，分别邻近顶部电极和底部电极沉积两个Ag层，在这两个Ag层之间沉积掺杂的碲锗锑(GST)层，并且在底部Ag层与第一电极之间的顶部电极与底部电极之间沉积图案化的介电材料层。参见图2A-2E，存在描绘存储器结构的示意图(通过截面图)，该存储器结构包括底部电极210、图案化的介电层215、Ag层220、GST层230、Ag层240和顶部电极250。
在第二实施例中，图2A描绘了存储器结构的第一层，衬底205具有位于衬底205的顶部上的底部电极210。在第二实施例中，衬底205由导电、非导电或半导体材料(例如，硅)组成。底部电极210由第一导电材料构成。提供底部电极210的第一导电材料可以是导电金属或导电金属氮化物。在本申请的一个实施例中，底部电极210可以由氮化钛(TiN)、氮化钽(TaN)或钨(W)组成。底部电极210可以具有从10nm至100nm的厚度；尽管底部电极210的其他厚度是预期的并且可以在本申请中采用。底部电极210可以通过包括例如化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)、原子层沉积(ALD)、物理气相沉积(PVD)或溅射、化学溶液或电镀的沉积工艺形成。
在第二实施例中，图2B描绘了诸如例如二氧化硅或氮化硅的覆盖介电材料层215。毯状介电材料层215可具有10nm至100nm的厚度；尽管在本申请中设想并可采用毯状介电材料层215的其他厚度。毯状介电材料层215可通过沉积工艺形成，沉积工艺包括例如化学气相沉积
(CVD)、等离子体增强化学气相沉积(PECVD)、原子层沉积(ALD)、物理气相沉积(PVD)或溅射。
在第二实施例中，图2C描绘了图2B的介电材料层215，该介电材料层包括横向尺寸为1微米或更小的孔，该孔现在被称为图案化的介电材料层215，该图案化的介电材料层215允许层被放置在图案化的介电材料层215的顶部上，并且放置在顶部上的该层可以与底部电极210接触。在实施例中，在图案化的介电材料层215中可以存在单个孔。在替代实施例中，在图案化的介电材料层215中可存在一个以上的孔。在又一替代实施例中，任何孔可位于图案化介电材料层215的任何位置。在实施例中，通过光或电子束光刻和/或反应性等离子体蚀刻来形成孔。
在第二实施例中，图2D描绘了Ag层220，所述Ag层220沉积在经图案化的介电材料层215和底部电极210的暴露层的顶部上并且与底部电极直接接触。在实施例中，Ag层220具有小于20nm的厚度。在替代实施例中，Ag层220具有在5nm和10nm之间的厚度。在实施例中，使用热蒸发在图案化的介电材料层215上沉积Ag层220。在实施方式中，使用剥离层216和光致抗蚀剂层217以覆盖图案化的介电材料层215，但是将图案化的介电材料层215中的孔和孔周围的区域暴露于Ag层120，但是不允许整个剩余的图案化的介电材料层215覆盖在Ag层220中。在实施例中，剥离层216和光致抗蚀剂层217被旋涂和烘烤。在实施例中，通过利用掩模曝光UV光来制成或多个孔，其中光刻图案与图案化介电材料层中的或多个孔对准，并且剥离层216被显影剂底切。
在第二实施例中，图2E，GST层230沉积在Ag层220的顶部上并且直接接触。在实施例中，GST层230具有小于200nm的厚度。在替代实施例中，GST层230具有20nm与50nm之间的厚度。在实施例中，使用物理溅射并且更具体地射频(RF)溅射将GST层230沉积在Ag层220上。在实施例中，使用剥离层216和光致抗蚀剂层217以便覆盖经图案化的介电材料层215，但是将经图案化的介电材料层215中的孔和孔周围的区域暴露于Ag层220，但是不允许GST层230中覆盖整个剩余的经图案化的介电材料层215。在实施例中，GST层230覆盖Ag层220但不覆盖任何其他层。在实施例中，当沉积GST层230时，GST层230与Ag层220混和，从而在各个层的沉积期间并且由于热混合而形成单层(未示出)，
在第二实施例中，图2F，Ag层240沉积在GST层230的顶部上并且直接接触。在实施例中，Ag层240具有小于20nm的厚度。在替代实施例中，Ag层240具有在5nm和10nm之间的厚度。在实施例中，使用热蒸发在GST层230上沉积Ag层240。在实施例中，使用剥离层216和光致抗蚀剂层217以便覆盖图案化的介电材料层115但是暴露GST层230。在实施例中，当沉积Ag层240时，Ag层240与GST层230混和，从而在各个层的沉积期间并且由于热混合而形成单层(未示出)。
在第二实施例中，图2G，在由Ag220、GST230和直接在底部电极上的Ag240层构成的分层结构的顶部上沉积顶部电极250。在实施例中，使用剥离层216和光致抗蚀剂层217以便覆盖经图案化的介电材料层215。顶部电极250由第二导电材料构成。提供顶部电极250的第二导电材料可以是导电金属或导电金属氮化物。在本申请的一个实施例中，顶部电极250可以由氮化钛(TiN)、氮化钽(TaN)或钨(W)组成。在一些实施例中，第二导电材料是与第一导电材料在组成上相同的导电材料。在一个示例中，底部电极210和顶部电极250两者由氮化钛(TiN)构成。在其他实施例中，第二导电材料是与第一导电材料在组成上不同的导电材料。在一个示例中，底部电极210由氮化钛(TiN)组成，并且顶部电极250由氮化钽(TaN)组成。顶部电极250可以具有从10nm至100nm的厚度；尽管用于顶部电极250的其他厚度是预期的并且可以在本申请中采用。顶部电极250可通过包括例如化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)、原子层沉积(ALD)、物理气相沉积(PVD)或溅射的沉积工艺形成。
在第二实施例中，在图2E中，在完成Ag层220、GST层230、Ag层240和顶部电极250的沉积之后，通过化学去除器去除过量的Ag层220、GST层230、Ag层240和顶部电极250来溶解剥离层216和光致抗蚀剂层217。
现在参见图3A-3G，其示出了根据本发明第三实施例的形成相变存储器的第三方法。在第三方法中，首先沉积碲锗锑(GST)层，随后沉积Ag层和顶部电极层。参见图3A-3F，存在描绘包括底部电极310、图案化电介质层315、GST层320、Ag层330和顶部电极340的存储器结构的示意图(通过截面图)。
在第三实施例中，图3A描绘了存储器结构的第一层，衬底305具有位于衬底305顶部上的底部电极310。在第一实施例中，衬底305由导电、非导电或半导体材料(例如，硅)组成。底部电极310由第一导电材料构成。提供底部电极310的第一导电材料可以是导电金属或导电金属氮化物。在本申请的一个实施例中，底部电极310可以由氮化钛(TiN)、氮化钽(TaN)或钨(W)组成。底部电极310可具有从10nm到100nm的厚度；尽管底部电极310的其他厚度是预期的并且在本申请中可被采用。底部电极110可以通过包括例如化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)、原子层沉积(ALD)、物理气相沉积(PVD)或溅射、化学溶液或电镀的沉积工艺形成。
在第三实施例中，图3B描绘了毯状介电材料层315，例如二氧化硅或氮化硅。毯状介电材料层315可具有10nm至100nm的厚度；尽管在本申请中设想并可采用毯状介电材料层315的其他厚度。毯状介电材料层315可通过沉积工艺形成，沉积工艺包括例如化学气相沉积
(CVD)、等离子体增强化学气相沉积(PECVD)、原子层沉积(ALD)、物理气相沉积(PVD)或溅射。
在第三实施例中，图3C描绘了图3B的介电材料层315，该介电材料层包括横向尺寸为1微米或更小的孔，该孔现在被称为图案化的介电材料层315，该图案化的介电材料层315允许层被放置在图案化的介电材料层315的顶部上，并且放置在顶部上的该层可以与底部电极310接触。在实施例中，在图案化的介电材料层315中可以存在单个孔。在替代实施例中，在图案化介电材料层315中可存在一个以上孔。在又一替代实施例中，任何孔可位于图案化介电材料层315的任何位置。在实施例中，通过光或电子束光刻和反应等离子体蚀刻或离子束溅射来产生孔。
在第三实施例(图3D)中，GST层330沉积在图案化介电材料层315的顶部及底部电极310的暴露层上，且GST层330直接接触。在实施例中，GST层330具有小于200nm的厚度。在替代实施例中，GST层330具有20nm与50nm之间的厚度。在实施例中，使用物理溅射并且更具体地射频(RF)溅射将GST层330沉积在图案化的介电材料层315和底部电极310的暴露层上。在实施例中，使用剥离层316和光致抗蚀剂层317以便覆盖图案化的介电材料层315，但是将图案化的介电材料层315中的孔和孔周围的区域暴露于GST层330，但是不允许整个剩余的图案化的介电材料层315被覆盖在GST层330中。在实施例中，将剥离层316和光致抗蚀剂层317旋涂并烘烤。在实施例中，通过利用掩模曝光UV光来制成或多个孔，其中光刻图案与图案化介电材料层中的或多个孔对准，并且剥离层316被显影剂底切。
在第三实施例(图3E)中，Ag层320沉积在GST层330上并且直接接触。在实施例中，Ag层320具有小于20nm的厚度。在替代实施例中，Ag层320具有在5nm和10nm之间的厚度。在实施例中，使用热蒸发在GST层330上沉积Ag层320。在实施方式中，使用剥离层316和光致抗蚀剂层317以覆盖图案化的介电材料层315，但是将图案化的介电材料层315中的孔和孔周围的区域暴露于GST层330，但是不允许整个剩余的图案化的介电材料层315覆盖在Ag层320中。在实施例中，Ag层320覆盖GST层330但不覆盖任何其他层。在实施例中，当沉积GST层330时，GST层130与Ag层320混和，从而在各个层的沉积期间并且由于热混合而形成单层(未示出)，
在第三实施例(图3F)中，顶部电极340直接沉积在Ag层320的顶部上。在实施例中，使用剥离层316和光致抗蚀剂层317以覆盖图案化的介电材料层315，但暴露孔和孔周围的区域至顶部电极340。顶部电极340由第二导电材料构成。提供顶部电极340的第二导电材料可以是导电金属或导电金属氮化物。在本申请的一个实施例中，顶部电极340可以由氮化钛(TiN)、氮化钽(TaN)或钨(W)组成。在一些实施例中，第二导电材料是与第一导电材料在组成上相同的导电材料。在一个实例中，底部电极310和顶部电极340两者由氮化钛(TiN)组成。在其他实施例中，第二导电材料是与第一导电材料在组成上不同的导电材料。在一个实例中，底部电极310由氮化钛(TiN)组成，并且顶部电极340由氮化钽(TaN)组成。顶部电极340可具有从10nm到100nm的厚度；尽管用于顶部电极340的其他厚度被考虑并且在本申请中可被采用。顶部电极340可通过包括例如化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)、原子层沉积(ALD)、物理气相沉积(PVD)或溅射的沉积工艺形成。
在第三实施例中，在图3G中，在完成GST层330、Ag层320和顶部电极340的沉积时，通过化学去除器去除过量的GST层330、Ag层320和顶部电极340来溶解剥离层316和光致抗蚀剂层317。
现在参考图4A至图4F，其示出了根据本发明的第四实施例的形成相变存储器的第四方法。在该方法中，Ag掺杂的碲锗锑(GST)层沉积在顶部电极与底部电极之间。参见图4A-4E，存在描绘包括底部电极410、图案化电介质层415、Ag掺杂GST层420和顶部电极440的存储器结构的示意图(通过截面图)。
尽管这里没有实践，但是本发明设想第四实施例，其中将Ag掺杂的GST用作PCM材料以解决复位电阻漂移，而不是上述的Ag和GST的多层结构。图4A示出存储器结构的第一层，衬底405具有位于衬底405顶部上的底部电极410。在第四实施方式中，衬底405由导电、非导电或者半导体材料(例如，硅)构成。底部电极410由第一导电材料构成。提供底部电极410的第一导电材料可以是导电金属或导电金属氮化物。在本申请的一个实施例中，底部电极410可以由氮化钛(TiN)、氮化钽(TaN)或钨(W)组成。底部电极410可以具有从10nm至100nm的厚度；尽管底部电极410的其他厚度是预期的并且可以在本申请中采用。底部电极410可以通过包括例如化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)、原子层沉积(ALD)、物理气相沉积(PVD)或溅射、化学溶液或电镀的沉积工艺形成。
在第四实施例中，图4B示出毯状介电材料层415，例如二氧化硅或氮化硅。毯状介电材料层415可具有10nm至100nm的厚度；尽管毯状介电材料层415的其他厚度被设想且可在本申请中采用。毯状介电材料层415可通过沉积工艺形成，沉积工艺包括例如化学气相沉积
(CVD)、等离子体增强化学气相沉积(PECVD)、原子层沉积(ALD)、物理气相沉积(PVD)或溅射。
在第四实施例中，图4C描绘了图4B的介电材料层415，该介电材料层415包括横向尺寸为1微米或更小的孔，该孔现在被称为图案化介电材料层415，该图案化介电材料层415允许层放置在图案化介电材料层415的顶部上，并且放置在顶部上的该层可以与底部电极410接触。在实施例中，在图案化的介电材料层415中可以存在单个孔。在替代实施例中，在图案化介电材料层415中可存在一个以上孔。在又一替代实施例中，任何孔可位于图案化介电材料层415中的任何位置。在实施例中，通过光或电子束光刻和/或反应性等离子体蚀刻来形成孔。
在第四实施例(图4D)中，Ag掺杂GST合金层420沉积于底部电极410的顶部上且直接接触。在实施例中，Ag掺杂GST层420具有小于200nm的厚度。Ag掺杂GST合金层420由包含(Ag)作为杂质(即，掺杂剂)元素的GST合金构成。杂质以足以引起PCM单元的复位状态电阻漂移减小的量存在于GST合金中。在本申请的一个实施例中，Ag掺杂GST合金层420具有从5原子百分比到15原子百分比的掺杂剂浓度。在本申请的另一实施例中，Ag掺杂GST合金层420具有10原子百分比至45原子百分比的掺杂浓度。GST合金中5原子百分比至45原子百分比的Ag掺杂剂浓度导致PCM单元的复位状态电阻漂移的减少。
在一些实施例中，Ag掺杂GST合金层420具有从Ag掺杂GST合金层420的一个表面到Ag掺杂GST合金层420的相对表面的均匀掺杂剂浓度。在其他实施例中，Ag掺杂GST合金层420具有渐变的掺杂剂浓度。在一些实施例中，渐变的掺杂剂浓度从在底部电极410与Ag掺杂GST合金层420之间形成的界面以及从在顶部电极440与Ag掺杂GST合金层420之间形成的界面两者向内减小。
在一个实施例中，可以通过首先形成非Ag掺杂GST合金层来形成Ag掺杂GST合金层420。可利用例如化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)、原子层沉积
(ALD)或物理气相沉积(PVD)的沉积工艺形成非Ag掺杂GST合金层。接下来，可利用来自牺牲材料层的离子注入、气相掺杂或掺杂剂扩散将Ag离子引入到非Ag掺杂的GST合金层中。
在另一实施例中，可利用沉积工艺形成Ag掺杂GST合金层420，其中在沉积工艺本身期间引入Ag离子或原子。
在又一实施例中，可以通过首先沉积Ag的第一层，然后沉积非Ag掺杂GST合金层，然后沉积Ag的第二层来形成Ag掺杂GST合金层420。在各个层的沉积期间并且由于热混合，形成Ag掺杂的GST合金层；没有留下单独的Ag层，如上所示和讨论的。在一些实施方式中，可以省去Ag的第一层。在其他实施例中，可以省略Ag的第二层。可以利用包括例如化学气相沉积
(CVD)、等离子体增强化学气相沉积(PECVD)、原子层沉积(ALD)、物理气相沉积
(PVD)、溅射、化学溶液沉积或电镀的沉积工艺来形成第一Ag层和/或第二Ag层。可利用例如化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)、原子层沉积(ALD)或物理气相沉积(PVD)的沉积工艺形成非Ag掺杂GST合金层。在一个实施例中并且当采用第一和第二Ag层时，第一层Ag和第二层Ag的厚度可以是从3nm至15nm，而非Ag掺杂的GST合金层的厚度可以是从20nm至150nm。
在第四实施例(图4D)中，Ag掺杂GST层420沉积在经图案化的介电材料层415的顶部及底部电极410的暴露层上，且Ag掺杂GST层420直接接触。在实施例中，Ag掺杂GST层420具有小于200nm的厚度。在替代实施例中，GST层420具有20nm与50nm之间的厚度。在实施例中，使用剥离层416和光致抗蚀剂层417以便覆盖图案化的介电材料层415，但是将图案化的介电材料层415中的孔和孔周围的区域暴露于Ag掺杂的GST合金层420，但是不允许整个剩余的图案化的介电材料层415覆盖在Ag掺杂的GST合金层420中。在实施例中，剥离层416和光致抗蚀剂层417被旋涂并烘烤。在实施例中，通过利用掩模曝光UV光来制成或多个孔，其中光刻图案与图案化电介质材料中的或多个孔对准，并且剥离层416被显影剂底切。
在第四实施例中，图4E，在掺杂Ag的GST合金层420的顶部上沉积顶部电极440。在实施例中，使用剥离层416和光致抗蚀剂层417，以便覆盖图案化的介电材料层415，但是暴露孔和孔周围的区域到顶部电极440。顶部电极440由第二导电材料构成。提供顶部电极440的第二导电材料可以是导电金属或导电金属氮化物。在本申请的一个实施例中，顶部电极440可以由氮化钛(TiN)、氮化钽(TaN)或钨(W)组成。在一些实施例中，第二导电材料是与第一导电材料在组成上相同的导电材料。在一个示例中，底部电极410和顶部电极440两者由氮化钛(TiN)组成。在其他实施例中，第二导电材料是与第一导电材料在组成上不同的导电材料。在一个实例中，底部电极410由氮化钛(TiN)组成，并且顶部电极440由氮化钽(TaN)组成。顶部电极440可以具有从10nm至100nm的厚度；尽管用于顶部电极440的其他厚度是预期的并且可以在本申请中采用。顶部电极440可以通过包括例如化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)、原子层沉积(ALD)、物理气相沉积(PVD)或溅射的沉积工艺形成。
在第四实施例中，在图4F中，在完成Ag掺杂GST合金层420和顶部电极440的沉积时，通过化学去除器去除过量的Ag掺杂GST合金层420和顶部电极440来溶解剥离层416和光致抗蚀剂层417。
在以上描述的四个实施例中的任何实施例中，PCM结构可以形成为PCM材料堆叠阵列，PCM材料堆叠阵列位于形成最终结构的第一和第二导电含金属结构之间。在此，该第一导电含金属结构可以位于一个衬底上，该衬底可以包括一个前端线(FEOL)层级，该前端线层级包含位于一个半导体衬底上或其中的一个或多个半导体器件。或者，衬底可以包括位于FEOL层上的后段制程(BEOL)层。BEOL层包括一个或多个互连级，该一个或多个互连级包含具有嵌入在其中的一个或多个导电结构的互连介电材料。
在一些实施例中，最终结构还可以包括位于每个第一导电含金属结构和每个PCM堆叠之间的含选择器层。每个包含选择器的层包括例如二极管或阈值开关器件。或者，也可以从结构中省略含有选择器的层。最终结构可以利用本领域技术人员公知的处理技术来形成，除了PCM材料结构之外，PCM材料结构如上所述在四个实施例中使用Ag、GST和/或Ag掺杂的GST作为PCM材料来形成。尽管未示出，但最终结构可嵌入在形成于衬底上的一个或多个互连介电材料层中。

Claims (20)

1.一种用于制造相变存储器(PCM)的方法，所述方法包括：
在衬底的顶部上沉积底部电极；
在所述底部电极的顶部上沉积介电材料层；
在所述介电材料层中创建孔；
在剩余的介电材料层上旋涂并烘烤剥离层；
在所述剥离层的顶部上旋涂并烘烤光致抗蚀剂层；
执行UV光刻以在所述介电材料层中的所述孔上方形成开口；
在所述底部电极的顶部上以及在所述剩余介电材料层和所述光致抗蚀剂层上沉积Ag层；
在所述Ag层的顶部上沉积碲锗锑GST层；
在所述GST层的顶部上沉积顶部电极；以及
去除位于所述光致抗蚀剂层的顶部上的所述Ag层、所述GST层、以及所述顶部电极叠置体以及所述光致抗蚀剂层和所述剥离层。
2.根据权利要求1所述的方法，其中，在所述Ag层和所述GST层的沉积期间，两个层都能够通过热混合产生Ag掺杂的GST合金层。
3.根据权利要求1所述的方法，其中，所述Ag层具有小于20nm的厚度。
4.根据权利要求1所述的方法，其中，所述Ag层具有在5nm至10nm之间的厚度。
5.根据权利要求1所述的方法，其中，所述GST层具有小于200nm的厚度。
6.根据权利要求1所述的方法，其中，所述GST层具有在20nm至50nm之间的厚度。
7.根据权利要求1所述的方法，其中，所述介电材料层中的所述孔具有1微米或更小的横向尺寸。
8.一种用于制造相变存储器(PCM)的方法，所述方法包括：
在衬底的顶部上沉积底部电极；
在所述底部电极的顶部上沉积介电材料层；
在所述介电材料层中创建孔；
在具有所述孔的所述介电材料层上旋涂并烘烤剥离层；
在所述剥离层的顶部上旋涂并烘烤光致抗蚀剂层；
执行UV光刻以在所述介电材料层中的所述孔上方形成开口；
在所述底部电极的顶部上以及在剩余的介电材料层和所述光致抗蚀剂层上沉积第一Ag层；
在所述第一Ag层的顶部上沉积碲锗锑GST层；
在所述GST层的顶部上沉积第二Ag层；
在所述第二Ag层的顶部上沉积顶部电极；以及
去除位于所述光致抗蚀剂层之上的所述第一Ag层、所述GST层、所述第二Ag层以及所述顶部电极以及所述光致抗蚀剂层和所述剥离层。
9.根据权利要求8所述的方法，其中，在沉积所述第一Ag层、所述GST层和所述第二Ag层期间，所有三个层能够通过热混合产生Ag掺杂的GST合金层。
10.根据权利要求8所述的方法，其中，所述第一Ag层和所述第二Ag层具有小于20nm的厚度。
11.根据权利要求8所述的方法，其中，所述第一Ag层和所述第二Ag层具有在5nm与10nm之间的厚度。
12.根据权利要求8所述的方法，其中，所述GST层具有小于200nm的厚度。
13.根据权利要求8所述的方法，其中，所述GST层具有在20nm至50nm之间的厚度。
14.根据权利要求8所述的方法，其中，所述介电材料层中的所述孔具有1微米或更小的横向尺寸。
15.一种用于制造相变存储器(PCM)的方法，所述方法包括：
在衬底的顶部上沉积底部电极；
在所述底部电极的顶部上沉积介电材料层；
在所述介电材料层中创建孔；
在所述介电材料层上旋涂并烘烤剥离层；
在所述剥离层的顶部上旋涂并烘烤光致抗蚀剂层；
执行UV光刻以在所述介电材料层中的所述孔上方形成开口；
在所述底部电极的顶部上并且在剩余的介电材料层和该光致抗蚀剂层上沉积碲锗锑GST层；
在所述GST层的顶部上沉积Ag层；
在所述Ag层的顶部上沉积顶部电极；以及
去除位于所述光致抗蚀剂层之上的所述GST层、所述Ag层以及所述顶部电极以及所述光致抗蚀剂层和所述剥离层。
16.根据权利要求15所述的方法，其中，在所述GST层和所述Ag层的沉积期间，两个层都能够通过热混合产生Ag掺杂的GST合金层。
17.根据权利要求15所述的方法，其中，所述Ag层具有小于20nm的厚度。
18.根据权利要求15所述的方法，其中，所述Ag层具有在5nm与10nm之间的厚度。
19.根据权利要求15所述的方法，其中，所述GST层具有小于200nm的厚度。
20.根据权利要求15所述的方法，其中，所述GST层具有在20nm与50nm之间的厚度。
CN202080083943.9A 2019-12-11 2020-11-20 无漂移相变存储器 Active CN114747034B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/710,069 2019-12-11
US16/710,069 US11121319B2 (en) 2019-12-11 2019-12-11 Phase-change memory with no drift
PCT/IB2020/060968 WO2021116804A1 (en) 2019-12-11 2020-11-20 Phase-change memory with no drift

Publications (2)

Publication Number Publication Date
CN114747034A CN114747034A (zh) 2022-07-12
CN114747034B true CN114747034B (zh) 2023-04-18

Family

ID=76318457

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080083943.9A Active CN114747034B (zh) 2019-12-11 2020-11-20 无漂移相变存储器

Country Status (6)

Country Link
US (1) US11121319B2 (zh)
JP (1) JP2023505533A (zh)
CN (1) CN114747034B (zh)
DE (1) DE112020005252T5 (zh)
GB (1) GB2605325A (zh)
WO (1) WO2021116804A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11716861B2 (en) * 2020-12-15 2023-08-01 Micron Technology, Inc. Electrically formed memory array using single element materials

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1953228A (zh) * 2005-03-11 2007-04-25 台湾积体电路制造股份有限公司 具有低程式化电流的相变记忆体
CN101976726A (zh) * 2010-08-25 2011-02-16 中国科学院半导体研究所 相变存储器的制作方法
CN103137862A (zh) * 2011-12-02 2013-06-05 旺宏电子股份有限公司 存储器装置及其制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003094227A1 (en) 2002-04-30 2003-11-13 Japan Science And Technology Agency Solid electrolyte switching device, fpga using same, memory device, and method for manufacturing solid electrolyte switching device
TWI245288B (en) 2003-03-20 2005-12-11 Sony Corp Semiconductor memory element and semiconductor memory device using the same
US7718987B2 (en) * 2004-02-19 2010-05-18 Agency For Science, Technology And Research Electrically writable and erasable memory medium having a data element with two or more multiple-layer structures made of individual layers
US20060291364A1 (en) 2005-04-25 2006-12-28 Kozicki Michael N Solid electrolyte probe storage device, system including the device, and methods of forming and using same
KR100902504B1 (ko) * 2006-10-16 2009-06-15 삼성전자주식회사 비정질 고체 전해질층을 포함하는 저항성 메모리 소자 및그 동작 방법
KR101374319B1 (ko) 2007-08-24 2014-03-17 삼성전자주식회사 가변 저항 메모리 장치 및 그것의 동작 방법
US8363463B2 (en) 2009-06-25 2013-01-29 Macronix International Co., Ltd. Phase change memory having one or more non-constant doping profiles
US20110049456A1 (en) 2009-09-03 2011-03-03 Macronix International Co., Ltd. Phase change structure with composite doping for phase change memory
KR20110058031A (ko) 2009-11-25 2011-06-01 삼성전자주식회사 가변저항 메모리 장치의 제조 방법
US8193027B2 (en) 2010-02-23 2012-06-05 Air Products And Chemicals, Inc. Method of making a multicomponent film
CN102005466A (zh) 2010-09-28 2011-04-06 中国科学院上海微系统与信息技术研究所 一种具有低k介质绝热材料的相变存储器结构及制备方法
US8946666B2 (en) 2011-06-23 2015-02-03 Macronix International Co., Ltd. Ge-Rich GST-212 phase change memory materials
US9171616B2 (en) 2013-08-09 2015-10-27 Macronix International Co., Ltd. Memory with multiple levels of data retention
US9558823B1 (en) 2015-09-04 2017-01-31 Macronix International Co., Ltd. Resistance drift recovery method for MLC PCM
CN108015292B (zh) 2017-11-30 2021-01-05 先导薄膜材料（广东）有限公司 一种GeSbTe系合金粉末的制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1953228A (zh) * 2005-03-11 2007-04-25 台湾积体电路制造股份有限公司 具有低程式化电流的相变记忆体
CN101976726A (zh) * 2010-08-25 2011-02-16 中国科学院半导体研究所 相变存储器的制作方法
CN103137862A (zh) * 2011-12-02 2013-06-05 旺宏电子股份有限公司 存储器装置及其制造方法

Also Published As

Publication number Publication date
CN114747034A (zh) 2022-07-12
GB202208666D0 (en) 2022-07-27
DE112020005252T5 (de) 2022-07-21
US20210184118A1 (en) 2021-06-17
GB2605325A (en) 2022-09-28
WO2021116804A1 (en) 2021-06-17
JP2023505533A (ja) 2023-02-09
US11121319B2 (en) 2021-09-14

Similar Documents

Publication Publication Date Title
US9287502B2 (en) Resistance variable memory cell structures and methods
US8026505B2 (en) Memory device
KR100668846B1 (ko) 상변환 기억 소자의 제조방법
TWI515836B (zh) 使用氣體群聚離子束形成記憶體單元之方法
CN100501920C (zh) 一种以自对准方式制造薄膜熔丝相变化随机存取存储器的方法
US8008114B2 (en) Phase change memory device and manufacturing method
US8319203B2 (en) Phase change material, a phase change random access memory device including the phase change material, and a semiconductor structure including the phase change material
US7772581B2 (en) Memory device having wide area phase change element and small electrode contact area
US9219231B2 (en) Phase change memory cells with surfactant layers
TWI449171B (zh) 硫屬化合物記憶體存取裝置之自我對準成長之方法
US7423282B2 (en) Memory structure and method of manufacture
WO2003088250A2 (en) Method of manufacture of programmable conductor memory
TW200828637A (en) Method for making a self-converged memory material element for memory cell
US20080011998A1 (en) Method of forming a chalcogenide memory cell having an ultrasmall cross-sectional area and a chalcogenide memory cell produced by the method
CN101271960A (zh) 相变层及其形成方法,相变存储器件及其制造方法
WO2013169551A1 (en) Resistance- switching memory cells having reduced metal migration and low current operation
CN114747034B (zh) 无漂移相变存储器
WO2008061194A1 (en) Nonvolatile phase change memory cell having a reduced contact area and method of making
KR101069280B1 (ko) 상변환 기억 소자의 제조방법
CN101075630B (zh) 相变化存储装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant