CN101976726A

CN101976726A - 相变存储器的制作方法

Info

Publication number: CN101976726A
Application number: CN 201010263081
Authority: CN
Inventors: 马慧莉; 王晓峰; 张加勇; 程凯芳; 王晓东; 季安; 杨富华
Original assignee: Institute of Semiconductors of CAS
Current assignee: Institute of Semiconductors of CAS
Priority date: 2010-08-25
Filing date: 2010-08-25
Publication date: 2011-02-16

Abstract

一种相变存储器的制作方法，该方法包括：步骤1：在衬底上淀积一层第一绝缘材料层；步骤2：在第一绝缘材料层上淀积一层金属层，作为相变存储器的下电极；步骤3：在金属层上制备一层第二绝缘材料层；步骤4：在第二绝缘材料层上采用微纳加工技术制备金属插塞电极的小孔；步骤5：采用无电化学镀的方法在小孔内填充金属作为插塞电极；步骤6：在第二绝缘材料层上淀积一层相变材料；步骤7：在相变材料上淀积一层金属材料，作为相变存储器的上电极；步骤8：在金属材料上淀积一层第三绝缘材料层；步骤9：在第三绝缘材料层上钝化开孔；步骤10：在第三绝缘材料层上和钝化开孔内，再淀积一层金属电极层，完成相变存储器的制作。

Description

相变存储器的制作方法

技术领域

本发明涉及微电子制造技术领域，特别涉及一种相变存储器的制作方法，一种采用无电化学镀方法制备插塞电极的相变存储器制备方法，避免了溅射、电镀、CVD等传统小孔填充方法的小孔填充质量不好、成本高等缺陷，且采用无电化学镀方法制备插塞电极时电极层不用敏化活化等前期处理，而是把基材用化学刻蚀或氮气等离子体处理除去表面氧化层后，直接放入化学镀液中镀，从而简化工艺降低成本。

背景技术

相变存储器PRAM(phase change random access memory，PRAM)是一种新兴的半导体存储器，与目前已有的多种半导体存储技术相比，包括常规的易失性技术和非易失性技术，具有元件尺寸小、功耗低、可多级存储、循环寿命长、高速读取、抗辐照、耐高低温、抗电子干扰和制造工艺简单(能和现在的集成电路工艺很好的相匹配)等优点。被认为最有可能取代目前的SRAM、DRAM和FLASH等当今主流产品而成为未来存储器主流产品和最先成为商用产品的下一代半导体存储器件。

PRAM是以硫系化合物为存储介质，利用电能使相变材料在非晶态(高阻)与晶态(低阻)之间的相互转换实现信息的写入与擦除，进而实现存储功能的。目前PRAM存在操作电流过大以至CMOS电路无法很好地起到驱动作用的问题，可采用制备小尺寸插塞电极的方法，减小GST材料与电极的接触面积，以减小操作电流。这就涉及到纳米尺寸小孔的金属填充问题。

目前，小孔填充的方法，主要有磁控溅射、电镀、CVD等，但是它们或多或少存在一些不足，比如磁控溅射以及其它溅射方法的小孔填充能力不强，CVD方法成本较高；电镀方法尽管成本低，但需要首先使用溅射方法制备一层金属种子层，而当小孔孔径缩小到一定尺度后，溅射制备的金属种子层难以达到均匀覆盖，进而会导致电镀结果不佳。为了克服这些纳米尺寸金属插塞电极制备的不足，本发明中采用无电化学镀方法制备金属插塞电极。

化学镀是一种不同于一般电镀的沉积方法，它主要是利用氧化还原反应使金属离子被还原而沉积在基板表面.其主要特点有：能够在非金属材料、陶瓷材料、高分子材料等非导体表面沉积，不需要种子层；能够沉积在任何形状的镀件表面，沉积速率均匀，且不受镀件的形状、尺寸的影响；设备简单低廉，反应条件温和，易于控制，大大降低了产品的成本。本发明用简单而低成本的无电化学镀方法制备纳米尺寸金属插塞电极，并将其运用于PRAM器件单元的制备中。

一般基板在进行化学镀前要进行敏化活化处理，而本发明作为基板的金属层不用进行活化敏化等前处理，而是先把基材用化学刻蚀或氮气等离子体处理除去表面薄氧化层后，直接放入化学镀液中镀，从而简化工艺降低成本。

发明内容

本发明的目的在于提供一种相变存储器的制作方法——本发明提出了一种采用无电化学镀方法制备插塞电极的相变存储器制备方法，且采用无电化学镀方法制备插塞电极时电极层不用敏化活化等前期处理，而是把基材用化学刻蚀或氮气等离子体处理除去表面氧化层后，直接放入化学镀液中镀，从而简化工艺降低成本。

为达到上述目的，本发明提供一种相变存储器的制作方法，该方法包括：

步骤1：在衬底上淀积一层第一绝缘材料层；

步骤2：在第一绝缘材料层上淀积一层金属层，作为相变存储器的下电极；

步骤3：在金属层上制备一层第二绝缘材料层；

步骤4：在第二绝缘材料层上采用微纳加工技术制备金属插塞电极的小孔；

步骤5：采用无电化学镀的方法在小孔内填充金属作为插塞电极；

步骤6：在第二绝缘材料层上淀积一层相变材料；

步骤7：在相变材料上淀积一层金属材料，作为相变存储器的上电极；

步骤8：在金属材料上淀积一层第三绝缘材料层；

步骤9：在第三绝缘材料层上钝化开孔；

步骤10：在第三绝缘材料层上和钝化开孔内，再淀积一层金属电极层，完成相变存储器的制作。

其中所述衬底是半导体材料衬底，或者是包括由CMOS、三极管或二极管构成相变存储器驱动电路的衬底。

其中所述衬底上淀积的第一、第二和第三绝缘材料层是二氧化硅或氮化硅；第一、第二和第三绝缘材料层的制备是采用溅射法、蒸发法、等离子体辅助淀积法、化学气相淀积法、金属有机物热分解法、激光辅助淀积法或热氧化方法中的任一种。

其中所述作为下电极的金属层和金属材料是氮化钽、氮化钨、氮化钛、钨、镍、铝、钛、铜、银、金或铂中的一种。

其中所述金属层和金属材料是采用溅射法、蒸发法和化学气相淀积法中的任一种制备的。

其中所述相变材料层是Ge₂Sb₂Te₅、Ge₁Sb₂Te₄、Sb₂Te₃、GeTe、Si₂Sb₂Te₅或Sb具有存储功能的材料。

其中所述金属插塞电极小孔是用光刻和干法刻蚀方法制备的，该小孔的直径小于200nm。

其中所述在金属插塞电极小孔填充的金属是用无电化学镀方法直接镀的镍、铜、钴、锡、金、银、铂或及其合金材料。

本发明提供的这种相变存储器的制作方法，采用薄膜工艺、光刻工艺、无电化学镀小孔填充等工艺制备了纳米尺寸的金属插塞电极，且采用无电化学镀方法制备插塞电极时电极层不用敏化活化等前期处理，而是把基材用化学刻蚀或氮气等离子体处理除去表面氧化层后，直接放入化学镀液中镀，这种插塞电极阵列制备方法的特点在于：小孔填充质量好，成本低，密度高，制备方便，避免了使用溅射、电镀、CVD等技术小孔填充质量不好和成本高等不足，同时金属层避免了敏化活化前处理，直接镀，方法简单，成本低廉。

附图说明

为进一步描述本发明的具体技术内容，以下结合实施例及附图详细说明如后，其中：

图1是本发明提供的相变存储器的制备方法的流程图；

图2-图10是相变存储器器件制备方法的结构示意图。

具体实施方式

请参阅图1至图10所示，本发明介绍一种相变存储器的制备方法，包括如下步骤：

步骤1：在衬底101上淀积一层第一绝缘材料层102。所述衬底101是半导体材料衬底硅片，或者是包括由CMOS、三极管或二极管构成相变存储器驱动电路的衬底；所述的第一绝缘材料层102，可以是氧化物、氮化物、硫化物或者是由氧化物、氮化物、硫化物中的至少两种构成的混合物中的任一种；所述在衬底上生长的第一绝缘材料层102，可以是采用溅射法、蒸发法、等离子体辅助淀积法、化学气相淀积法、金属有机物热分解法、激光辅助淀积法和热氧化方法中的一种实现的(如图2所示)；所述的第一绝缘材料层102的厚度为0-500nm；

步骤2：在第一绝缘材料层102上淀积一层金属层103，作为相变存储器的下电极；所述作为下电极的金属层103，可以是氮化钽，氮化钨、氮化钛、钨、镍、铝、钛、铜、银、金、铂或其它金属中的一种；所述金属层103，可以是采用溅射法、蒸发法和化学气相淀积法中的一种制备的；若衬底为由CMOS、三极管或二极管构成相变存储器驱动电路的衬底，则第一绝缘材料层102需做出相应孔与驱动电路连接(如图3所示)；所述作为下电极的金属层103的厚度为0-500nm；

步骤3：在金属层103上制备一层第二绝缘材料层104；所述第二绝缘材料层104，可以是氧化物、氮化物、硫化物或者是由氧化物、氮化物、硫化物中的至少两种构成的混合物中的任一种；所述第二绝缘材料层104，可以是采用溅射法、蒸发法、等离子体辅助淀积法、化学气相淀积法、金属有机物热分解法、激光辅助淀积法和热氧化方法中的一种实现的(如图4所示)；所述第二绝缘材料层104的厚度为0-500nm；

步骤4：在第二绝缘材料层104上采用微纳加工技术制备金属插塞电极的小孔105；所述金属插塞电极的小孔105是用微纳加工技术制备的且小孔直径在200nm以下(如图5所示)；所述金属插塞电极的小孔105的深度与所述第二绝缘材料层104的厚度相同；

步骤5：采用无电化学镀的方法在小孔105内填充金属106作为插塞电极；所述在金属插塞电极阵列小孔内填充的金属106是镍、铜、钴、锡、金、银、铂等其它贵金属以及合金材料(如图6所示)；所述在金属插塞电极阵列小孔内填充的金属106的厚度不大于小孔105的深度；所述的无电化学镀的具体方法为：若基材金属表面有薄氧化层，先用化学刻蚀或氮气等离子体处理除去表面薄氧化层后，放入化学镀液中镀；若基材金属表面没有薄氧化层，则直接放入化学镀液中镀；镀液温度范围为30-90℃。

步骤6：在第二绝缘材料层104上用薄膜淀积工艺淀积一层相变材料层107；所述相变材料层107是具有存储功能的相变材料，如Ge₂Sb₂Te₅，Ge₁Sb₂Te₄、Sb₂Te₃、GeTe、Si₂Sb₂Te₅、Sb等(如图7所示)；所述相变材料层107的厚度为0-500nm；

步骤7：在相变材料层107上淀积一层金属材料108，作为相变存储器的上电极；所述作为上电极的金属材料108，可以是钨、镍、铝、钛、氮化钛、铜、银、金、铂等金属材料中的一种；所述金属材料108，可以是采用溅射法、蒸发法和化学气相淀积法中的一种制备的(如图8所示)；所述作为上电极的金属材料108的厚度为0-500nm；

步骤8：在金属材料108上淀积一层第三绝缘材料层109；所述的第三绝缘材料层109，可以是氧化物、氮化物、硫化物或者是由氧化物、氮化物、硫化物中的至少两种构成的混合物中的任一种；所述在衬底上生长的第三绝缘材料层109，可以是采用溅射法、蒸发法、等离子体辅助淀积法、化学气相淀积法、金属有机物热分解法、激光辅助淀积法和热氧化方法中的一种实现的(如图9所示)；所述的第三绝缘材料层109的厚度为0-500nm；

步骤9：在第三绝缘材料层109上钝化开孔110，在第三绝缘材料层109上和钝化开孔110内，再淀积一层金属电极层111，完成相变存储器的制作。所述金属电极层111可以是钨、镍、铝、钛、氮化钛、铜、银、金、铂等金属材料中的一种(如图10所示)。

以上所述，仅为本发明中的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉该技术的人在本发明所揭露的技术范围内，可轻易想到的变换或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求书的保护范围为准。

Claims

1.一种相变存储器的制作方法，该方法包括：

步骤1：在衬底上淀积一层第一绝缘材料层；

步骤3：在金属层上制备一层第二绝缘材料层；

步骤6：在第二绝缘材料层上淀积一层相变材料；

步骤8：在金属材料上淀积一层第三绝缘材料层；

步骤9：在第三绝缘材料层上钝化开孔；

2.根据权利要求1所述的相变存储器的制作方法，其中所述衬底是半导体材料衬底，或者是包括由CMOS、三极管或二极管构成相变存储器驱动电路的衬底。

3.根据权利要求1所述的相变存储器的制作方法，其中所述衬底上淀积的第一、第二和第三绝缘材料层是二氧化硅或氮化硅；第一、第二和第三绝缘材料层的制备是采用溅射法、蒸发法、等离子体辅助淀积法、化学气相淀积法、金属有机物热分解法、激光辅助淀积法或热氧化方法中的任一种。

4.根据权利要求1所述的相变存储器的制作方法，其中所述作为下电极的金属层和金属材料是氮化钽、氮化钨、氮化钛、钨、镍、铝、钛、铜、银、金或铂中的一种。

5.根据权利要求1或4所述的相变存储器的制作方法，其中所述金属层和金属材料是采用溅射法、蒸发法和化学气相淀积法中的任一种制备的。

6.根据权利要求1所述的相变存储器的制作方法，其中所述相变材料层是Ge₂Sb₂Te₅、Ge₁Sb₂Te₄、Sb₂Te₃、GeTe、Si₂Sb₂Te₅或Sb具有存储功能的材料。

7.根据权利要求1所述的相变存储器的制作方法，其中所述金属插塞电极小孔是用光刻和干法刻蚀方法制备的，该小孔的直径小于200nm。

8.根据权利要求1所述的相变存储器的制作方法，其中所述在金属插塞电极小孔填充的金属是用无电化学镀方法直接镀的镍、铜、钴、锡、金、银、铂或及其合金材料。