KR20090103261A - Wss를 이용한 반도체 패키지 제조 방법 - Google Patents
Wss를 이용한 반도체 패키지 제조 방법Info
- Publication number
- KR20090103261A KR20090103261A KR1020080028754A KR20080028754A KR20090103261A KR 20090103261 A KR20090103261 A KR 20090103261A KR 1020080028754 A KR1020080028754 A KR 1020080028754A KR 20080028754 A KR20080028754 A KR 20080028754A KR 20090103261 A KR20090103261 A KR 20090103261A
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- support means
- wafer support
- wafers
- semiconductor package
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Micromachines (AREA)
- Dicing (AREA)
Abstract
Description
Claims (7)
- 웨이퍼 형상을 갖는 소정 두께의 웨이퍼 지지수단을 구비하는 단계와;상기 웨이퍼 지지수단의 일면에 웨이퍼의 각 칩 단위 크기보다 작은 다수의 패터닝 홈 또는 홀을 형성하는 단계와;상기 웨이퍼 지지수단의 타면에 복수개의 웨이퍼를 적층 부착시키는 단계와;상기 웨이퍼 지지수단의 각 홈 또는 홀에서부터 상기 복수개의 웨이퍼까지 전도성 비아홀을 관통 형성하는 단계와;상기 각 홈 또는 홀에 원하는 기능의 반도체 칩을 부착하되, 상기 전도성 비아홀과 반도체 칩을 전기적 신호 교환 가능하게 연결시키면서 반도체 칩을 부착하는 단계와;상기 반도체 칩이 부착된 각 홈을 봉지체로 밀봉하는 단계;를 포함하여 이루어지는 것을 특징으로 하는 WSS를 이용한 반도체 패키지 제조 방법.
- 청구항 1에 있어서, 상기 웨이퍼 지지수단은 실리콘 또는 글래스인 것을 특징으로 하는 WSS를 이용한 반도체 패키지 제조 방법.
- 청구항 1 또는 청구항 2에 있어서, 상기 웨이퍼 지지수단의 패터닝 홈 또는 홀은 레이저 가공 또는 화학적 에칭 공정으로 형성된 것을 특징으로 하는 WSS를 이용한 반도체 패키지 제조 방법.
- 청구항 1에 있어서, 상기 웨이퍼 지지수단에 복수개의 웨이퍼를 적층하는 공정은, 웨이퍼 지지수단의 타면상에 상기 웨이퍼를 접착시키는 과정과 이를 백그라인딩 또는 스마트 컷(smartcut)을 이용하여 웨이퍼를 얇게 가공하는 과정으로 진행되는 것을 특징으로 하는 WSS를 이용한 반도체 패키지 제조 방법.
- 청구항 1에 있어서, 상기 웨이퍼 지지수단에 복수개의 웨이퍼를 적층하는 공정은, 벌크 상태의 실리콘체 저면에 백그라인딩된 웨이퍼를 접착시키는 과정과, 웨이퍼 지지수단의 타면상에 상기 웨이퍼가 접착된 벌크 상태의 실리콘체를 로딩하는 과정과, 벌크 상태의 실리콘체 저면에 접착된 웨이퍼를 웨이퍼 지지수단상에 적층 부착시키는 과정으로 진행되는 것을 특징으로 하는 WSS를 이용한 반도체 패키지 제조 방법.
- 청구항 1에 있어서, 상기 복수개의 웨이퍼중 가장 바깥쪽에 적층된 웨이퍼의 전도성 비아홀에 솔더볼이 융착되는 단계가 더 진행되는 것을 특징으로 하는 WSS를 이용한 반도체 패키지 제조 방법.
- 청구항 1에 있어서, 상기 웨이퍼 지지수단 및 복수개의 웨이퍼의 소잉라인을 따라 소잉 공정이 진행되어, 개개의 반도체 패키지로 분리되는 단계가 더 진행되는 것을 특징으로 하는 WSS를 이용한 반도체 패키지 제조 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080028754A KR100937721B1 (ko) | 2008-03-28 | 2008-03-28 | Wss를 이용한 반도체 패키지 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080028754A KR100937721B1 (ko) | 2008-03-28 | 2008-03-28 | Wss를 이용한 반도체 패키지 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090103261A true KR20090103261A (ko) | 2009-10-01 |
KR100937721B1 KR100937721B1 (ko) | 2010-01-20 |
Family
ID=41532816
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080028754A KR100937721B1 (ko) | 2008-03-28 | 2008-03-28 | Wss를 이용한 반도체 패키지 제조 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100937721B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9496163B2 (en) | 2013-12-05 | 2016-11-15 | Samsung Electronics Co., Ltd. | Carrier and method of fabricating semiconductor device using the same |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001144037A (ja) | 1999-11-17 | 2001-05-25 | Fujitsu Ltd | 半導体装置の製造方法及び製造装置 |
JP4803884B2 (ja) | 2001-01-31 | 2011-10-26 | キヤノン株式会社 | 薄膜半導体装置の製造方法 |
JP2005191039A (ja) | 2003-12-24 | 2005-07-14 | Matsushita Electric Ind Co Ltd | 半導体ウェハの処理方法 |
-
2008
- 2008-03-28 KR KR1020080028754A patent/KR100937721B1/ko active IP Right Grant
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9496163B2 (en) | 2013-12-05 | 2016-11-15 | Samsung Electronics Co., Ltd. | Carrier and method of fabricating semiconductor device using the same |
Also Published As
Publication number | Publication date |
---|---|
KR100937721B1 (ko) | 2010-01-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10847414B2 (en) | Embedded 3D interposer structure | |
US10867897B2 (en) | PoP device | |
KR101683688B1 (ko) | 집적 회로 패키지 및 집적 회로 패키지 제조 방법 | |
US9401338B2 (en) | Electronic devices with embedded die interconnect structures, and methods of manufacture thereof | |
TWI531044B (zh) | 半導體封裝及其製造方法 | |
TWI780293B (zh) | 半導體裝置及其製造方法 | |
US8093711B2 (en) | Semiconductor device | |
KR101632249B1 (ko) | 멀티 다이 패키지 구조들 | |
US20160086930A1 (en) | Fan-out wafer level package containing back-to-back embedded microelectronic components and assembly method therefor | |
US9064862B2 (en) | Semiconductor chips having a dual-layered structure, packages having the same, and methods of fabricating the semiconductor chips and the packages | |
WO2010035376A1 (ja) | 半導体装置の製造方法 | |
TW202129876A (zh) | 微電子裝置總成及封裝、以及相關方法及系統 | |
CN103119711A (zh) | 形成完全嵌入式非凹凸内建层封装件的方法和由此形成的结构 | |
WO2020134587A1 (zh) | Mems封装结构及其制作方法 | |
KR102622314B1 (ko) | 집적 회로 패키지 및 방법 | |
US8338235B2 (en) | Package process of stacked type semiconductor device package structure | |
US10651150B2 (en) | Multichip module including surface mounting part embedded therein | |
EP4024450A1 (en) | Stacked chip package and terminal device | |
US20220392884A1 (en) | Integrated Circuit Package and Method | |
KR101494414B1 (ko) | 반도체패키지, 반도체패키지유닛 및 반도체패키지 제조방법 | |
CN103420322A (zh) | 晶片封装体及其形成方法 | |
KR100937721B1 (ko) | Wss를 이용한 반도체 패키지 제조 방법 | |
KR100986175B1 (ko) | 반도체 장치 제조 방법 | |
CN113998660A (zh) | 一种六轴传感器的封装结构及其封装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130108 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20140106 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20150106 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20160105 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20170110 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20180108 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20190108 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20200113 Year of fee payment: 11 |