KR20090093401A - 상변화 기억 소자 - Google Patents

상변화 기억 소자

Info

Publication number
KR20090093401A
KR20090093401A KR1020080018904A KR20080018904A KR20090093401A KR 20090093401 A KR20090093401 A KR 20090093401A KR 1020080018904 A KR1020080018904 A KR 1020080018904A KR 20080018904 A KR20080018904 A KR 20080018904A KR 20090093401 A KR20090093401 A KR 20090093401A
Authority
KR
South Korea
Prior art keywords
phase change
silicon substrate
active region
switching elements
contact plug
Prior art date
Application number
KR1020080018904A
Other languages
English (en)
Inventor
장헌용
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080018904A priority Critical patent/KR20090093401A/ko
Publication of KR20090093401A publication Critical patent/KR20090093401A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices

Landscapes

  • Semiconductor Memories (AREA)

Abstract

본 발명은, 스위칭 소자를 포함하는 상변화 기억 소자에 있어서, 상기 스위칭 소자는 실리콘기판의 활성 영역 상에 2개씩 배열되게 형성된 것을 특징으로 한다.

Description

상변화 기억 소자{PRAM device}
본 발명은 상변화 기억 소자에 관한 것으로, 보다 상세하게는, 스위칭 소자를 적용한 상변화 기억 소자에 관한 것이다.
현재, 비휘발성 기억 소자의 특성을 가지면서 고집적화를 이룰 수 있고, 또한, 구조가 단순한 새로운 기억 소자를 개발하기 위한 많은 연구들이 진행되고 있으며, 그 한 예로서 상변화 기억 소자(Phase change memory)가 제안되었다.
이러한, 상기 상변화 기억 소자는 하부전극과 상부전극 사이의 전류 흐름을 통해 상기 전극들 사이에 개재된 상변화막이 결정 상태에서 비정질 상태로 상변화가 일어나는 것으로부터 결정질과 비정질에 따른 저항 차이를 이용하여 셀에 저장된 정보를 판별한다.
한편, 고집적화된 상변화 기억 소자의 개발시 가장 중요한 사항 중의 하나는 프로그래밍 전류를 확보하는 일인데, 그 방안 중의 하나로 상변화 기억 소자에 PN 다이오드를 적용하고 있다.
이와 같은, 종래의 PN 다이오드를 이용한 상변화 기억 소자는 씨모스(CMOS) 트랜지스터에 비해 전류 흐름이 높아 프로그래밍 전류를 확보할 수 있으며, 디램 또는 플래쉬 소자에 비해 셀 사이즈를 작게 형성할 수 있는 장점을 가지고 있다.
한편, 반도체 소자의 고집적화로 인하여 셀 간의 간격이 가까워지게 되면서, 상기 PN 다이오드들 간의 간격 또한 좁아지고 있다.
그런데, 상기와 같이 반도체 소자의 고집적화로 인하여 PN 다이오드들 간에 간격이 갈수록 좁아지게 되면, 비트라인으로부터 상변화막과 PN 다이오드를 통한 워드라인으로의 전류 흐름시 선택되지 않은 PN 다이오드, 즉, 인접한 PN 다이오드로 전류 흐름이 형성되는 현상인 바이폴라 정션 트랜지스터(Bipolar Junction Transistor) 현상이 나타나게 된다.
이러한 바이폴라 정션 트랜지스터 현상은, 상기 선택된 PN 다이오드의 전류 흐름을 방해시키고, 그 결과, 상변화 기억 소자의 센싱 마진을 저하시킨다.
한편, 인접한 PN 다이오드들 간의 간격을 증가시키는 것으로 전류 흐름을 바이폴라 졍선 트랜지스터 현상을 억제할 수 있으나, 증가된 PN 다이오드들 간의 간격만큼 셀 사이즈가 커지게 되는 더 큰 이슈가 발생하게 된다.
본 발명은 전류 흐름시 인접한 PN 다이오드에 영향을 주지 않는 상변화 기억 소자 및 그 제조방법을 제공함에 그 목적이 있다.
본 발명은, 스위칭 소자를 포함하는 상변화 기억 소자에 있어서, 상기 스위칭 소자는 실리콘기판의 활성 영역 상에 2개씩 배열되게 형성된 상변화 기억 소자를 제공한다.
여기서, 상기 실리콘기판의 활성 영역은 N형 불순물 영역이 포함된 것을 특징으로 한다.
또한, 본 발명은, 일정 간격으로 이격되게 배치된 다수의 활성 영역을 포함하고, 상기 활성 영역들 사이에 소자분리막이 구비된 실리콘기판; 상기 각 활성 영역 상에 2개씩 형성된 배열되게 스위칭 소자; 상기 스위칭 소자 사이의 활성 영역 상에 형성된 콘택 플러그; 상기 스위칭 소자와 연결되도록 형성된 상변화막과 상부전극의 적층 패턴; 상기 적층 패턴과 연결되도록 형성된 비트라인; 및 상기 콘택 플러그와 연결되도록 형성된 워드라인;을 포함하는 상변화 기억 소자를 제공한다.
여기서, 상기 실리콘기판의 활성 영역은 N형 불순물 영역이 포함된 것을 특징으로 한다.
상기 스위칭 소자는 수직형 PN 다이오드인 것을 특징으로 한다.
상기 스위칭 소자는 상기 활성 영역의 양측 가장자리 부분에 형성된 것을 특징으로 한다.
상기 콘택 플러그는 상기 활성 영역의 중앙자리 부분에 형성된 것을 특징으로 한다.
본 발명은 실리콘기판의 활성 영역 상에 2개의 스위칭 소자를 형성하고, 상기 스위칭 소자 사이에 워드라인과 콘택하는 콘택 플러그를 형성함으로써, 셀 사이즈의 증가 없이 스위칭 소자들 간의 간격이 증가할 수 있다.
따라서, 본 발명은 상변화에 필요한 전류 흐름시 선택되지 않은 스위칭 소자에 영향이 미치지 않게 되고, 그래서, 상변화 기억 소자의 센싱 마진을 증가시킬 수 있다.
도 1은 본 발명의 실시예에 따른 상변화 기억 소자를 설명하기 위한 공정별 단면도.
도 2a 내지 도 2h는 본 발명의 실시예에 따른 상변화 기억 소자의 제조방법을 설명하기 위한 공정별 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
100: 실리콘기판 110: 소자분리막
120: 활성 영역 121: N형 불순물 영역
131: 제1절연막 132: 제2절연막
133: 제3절연막 134: 제4절연막
141: 제1콘택 플러그 142: 제2콘택 플러그
151: 스위칭 소자 152: 실리사이드막
153: 히터용 박막 154: 상변화막
155: 상부전극 160: 상부전극용 콘택
170: 비트라인 180: 워드라인
본 발명은 실리콘기판의 하나의 활성 영역 상에 2개의 스위칭 소자인 수직형 PN 다이오드를 형성한다.
이렇게 하면, 상기 실리콘기판의 활성 영역 상에 형성된 스위칭 소자들 간의 간격이 종래 대비 증가하게 된다.
따라서, 본 발명은 셀 사이즈의 증가 없이 스위칭 소자들 간의 간격을 증가시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하도록 한다.
도 1은 본 발명의 실시예에 따른 상변화 기억 소자를 나타낸 단면도로서, 도시된 바와 같이, 실리콘기판(100)의 일정 간격으로 이격되게 배치된 다수의 활성 영역(120)) 상에 2개의 스위칭 소자(151)가 각각 형성되며, 상기 스위칭 소자(151) 사이의 활성 영역 상에 제1콘택 플러그(141) 및 제2콘택 플러그(142)의 적층으로 이루어진 콘택 플러그가 형성된다.
상기 스위칭 소자(151)와 연결되는 상변화막(154)과 상부전극(155)의 적층 패턴 상에 비트라인(170)이 형성되고, 상기 콘택 플러그(141,142)와 연결되는 워드라인(180)이 형성된다.
미설명된 도면 부호 121은 N형 불순물 영역을, 131,132,133,134은 절연막을, 152는 실리사이드막을, 160은 상부전극용 콘택을 각각 나타낸다.
자세하게, 도 2a 내지 도 2f는 본 발명의 실시예에 따른 상변화 기억 소자의 제조방법을 설명하기 위한 공정별 단면도로서, 이를 참조하여 설명하면 다음과 같다.
도 2a를 참조하면, 실리콘기판(100) 내에 활성 영역들을 한정하기 위한 소자분리막(110)을 형성함과 아울러 상기 실리콘기판(100)에 일정 간격으로 이격되게 배치되는 다수의 활성 영역(120)을 형성한다. 상기 소자분리막(110)은 활성 영역(120)들 사이사이에 형성된다.
그런다음, 상기 실리콘기판(100)에 불순물 이온주입하여 상기 실리콘기판의 활성영역(120)에 N형 불순물 영역(121)을 형성한다.
도 2b를 참조하면, 상기 N형 불순물 영역(121)이 형성된 활성 영역(120)을 포함하는 실리콘기판(100) 상에 제1절연막(131)을 증착한 후, 상기 제1절연막(131)을 식각하여 상기 활성 영역(120)의 중앙 부분을 노출시키는 제1콘택홀을 형성한다.
상기 제1콘택홀은 각 활성 영역의 중앙부 상에 하나씩만 형성한다.
그런다음, 상기 제1콘택홀 내에 후속의 워드라인과 상기 실리콘기판(100)의 N형 불순물 영역(121)을 전기적으로 연결시키는 제1콘택 플러그(141)를 형성한다.
상기 제1콘택 플러그(141)는 W,Al, Cu 및 Poly 중 어느 하나의 물질로 형성한다.
도 2c를 참조하면, 상기 제1절연막(131)을 식각하여 상기 활성 영역(120)의 양측 가장자리 부분을 노출시키는 제2콘택홀을 형성한다. 즉, 상기 활성 영역(120)의 양측 가장자리의 제1절연막(131) 부분을 식각하여 상기 제1콘택 플러그(141) 양측에 이격하는 두 개의 제2콘택홀을 형성한다.
그런다음, 상기 제2콘택홀 내에 스위칭 소자로 수직형 PN 다이오드(151)를 형성한다.
바람직하게, 상기 제2콘택홀이 형성된 실리콘기판(100)에 선택적 에피택셜 성장(Selective epitaxail Growth, SEG) 공정을 진행하여 상기 제2콘택홀 내에 에피실리콘막을 형성시키고, 상기 에피실리콘막에 N형 불순물 및 P형 불순물을 순차적으로 이온주입하여 상기 각 활성 영역(120)의 양측 가장자리 부분 상에 두개의 수직형 PN 다이오드(151)를 형성한다.
이처럼, 상기 스위칭 소자인 수직형 PN 다이오드(151)를 하나의 활성 영역 (110)상에 두개씩만 형성함으로써, 종래에서 하나의 활성 영역(120) 상에 대략 8개의 수직형 PN 다이오드가 형성되는 경우 보다 상기 수직형 PN 다이오드들 간의 간격이 증가하게 된다.
도 2d를 참조하면, 상기 수직형 PN 다이오드(151)가 형성된 실리콘기판(100)에 실리사이드(silicide) 공정을 수행하여 상기 수직형 PN 다이오드(151)의 상부 표면에 실리사이드막(152)을 형성한다. 상기 실리사이드막(152)은 코발트(Co)막 또는 티타늄(Ti)막으로 형성한다.
상기 실리사이드막(152)은 오믹(ohmic) 콘택의 역할을 하게 된다
도 2e를 참조하면, 상기 실리사이드막(152)이 형성된 제1절연막(131) 상에 제2절연막(132)을 증착한 후, 상기 제2절연막(132)을 식각하여 상기 실리사이드막(152)의 상단부를 노출시키는 제3콘택홀을 형성한다.
그런다음, 상기 제3콘택홀 내에 상기 수직형 PN 다이오드(151)와 콘택하는 히터용 박막(153)을 형성한다.
도 2f를 참조하면, 상기 히터용 박막(153)을 포함하여 상기 제2절연막(132) 상에 상변화 물질과 상부전극용 물질을 순차적으로 증착한 후, 상기 상부전극용 물질 및 상변화 물질을 식각하여 상기 히터용 박막(153) 상에 상변화막(154)과 상부전극(155)의 적층패턴을 형성한다.
도 2g를 참조하면, 상기 상변화막(154)과 상부전극(155)의 적층패턴을 덮도록 제3절연막(133)을 증착한 후, 상기 상부전극(155)의 상단부를 노출시키는 제4콘택홀을 형성한다.
그런다음, 상기 제4콘택홀 내에 상기 상부전극(155)과 콘택하는 상부전극용 콘택(160)을 형성한다.
상기 활성 영역(120)과 수직한 방향에 따라 형성된 모든 상부전극용 콘택(160) 부분과 연결되도록 상기 상부전극용 콘택(160) 상에 비트라인(170)을 형성한다.
도 2h를 참조하면, 상기 비트라인(170)을 덮도록 제4절연막(134)을 증착한 후, 상기 제1콘택 플러그(141)의 상단부를 노출시키는 제5콘택홀을 형성한다.
그런다음, 상기 제5콘택홀 내에 상기 제1콘택 플러그(141)와 콘택하는 제2콘택 플러그(142)를 형성한다.
다음으로, 상기 활성 영역(110)의 방향에 따라 형성된 모든 제2콘택 플러그(142)와 연결하도록 워드라인(180)을 형성한다.
상기 워드라인(180)은 제1콘택 플러그(141), 제2콘택 플러그(142)의 적층으로 이루어진 콘택 플러그로 인하여 상기 활성 영역의 N형 불순물 영역(121)과 전기적으로 연결하게 된다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.

Claims (7)

  1. 스위칭 소자를 포함하는 상변화 기억 소자에 있어서,
    상기 스위칭 소자는 실리콘기판의 활성 영역 상에 2개씩 배열되게 형성된 것을 특징으로 하는 상변화 기억 소자.
  2. 제 1 항에 있어서,
    상기 실리콘기판의 활성 영역은 N형 불순물 영역이 포함된 것을 특징으로 하는 상변화 기억 소자.
  3. 일정 간격으로 이격되게 배치된 다수의 활성 영역을 포함하고, 상기 활성 영역들 사이에 소자분리막이 구비된 실리콘기판;
    상기 각 활성 영역 상에 2개씩 배열되게 형성된 스위칭 소자;
    상기 스위칭 소자 사이의 활성 영역 상에 형성된 콘택 플러그;
    상기 스위칭 소자와 연결되도록 형성된 상변화막과 상부전극의 적층 패턴;
    상기 적층 패턴과 연결되도록 형성된 비트라인; 및
    상기 콘택 플러그와 연결되도록 형성된 워드라인;
    을 포함하는 것을 특징으로 하는 상변화 기억 소자.
  4. 제 3 항에 있어서,
    상기 실리콘기판의 활성 영역은 N형 불순물 영역이 포함된 것을 특징으로 하는 상변화 기억 소자.
  5. 제 3 항에 있어서,
    상기 스위칭 소자는 수직형 PN 다이오드인 것을 특징으로 하는 상변화 기억 소자.
  6. 제 3 항에 있어서,
    상기 스위칭 소자는 상기 활성 영역의 양측 가장자리 부분에 형성된 것을 특징으로 하는 상변화 기억 소자.
  7. 제 3 항에 있어서,
    상기 콘택 플러그는 상기 활성 영역의 중앙자리 부분에 형성된 것을 특징으로 하는 상변화 기억 소자.
KR1020080018904A 2008-02-29 2008-02-29 상변화 기억 소자 KR20090093401A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080018904A KR20090093401A (ko) 2008-02-29 2008-02-29 상변화 기억 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080018904A KR20090093401A (ko) 2008-02-29 2008-02-29 상변화 기억 소자

Publications (1)

Publication Number Publication Date
KR20090093401A true KR20090093401A (ko) 2009-09-02

Family

ID=41301886

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080018904A KR20090093401A (ko) 2008-02-29 2008-02-29 상변화 기억 소자

Country Status (1)

Country Link
KR (1) KR20090093401A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9136474B2 (en) 2012-04-23 2015-09-15 Samsung Electronics Co., Ltd. Method of fabricating phase-change random access memory device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9136474B2 (en) 2012-04-23 2015-09-15 Samsung Electronics Co., Ltd. Method of fabricating phase-change random access memory device
US9583705B2 (en) 2012-04-23 2017-02-28 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device

Similar Documents

Publication Publication Date Title
US9373715B2 (en) Semiconductor devices including vertical memory cells and methods of forming same
US11171138B2 (en) Semiconductor arrangement and method of manufacture
KR101069285B1 (ko) 상변화 기억 소자 및 그의 제조방법
US7804086B2 (en) Phase change memory device having decreased contact resistance of heater and method for manufacturing the same
JP2009038378A (ja) ショットキーダイオードを備える相変化メモリ素子
US8093661B2 (en) Integrated circuit device with single crystal silicon on silicide and manufacturing method
KR20100032580A (ko) 상변화 기억 소자 및 그 제조방법
JP5675003B1 (ja) 半導体装置、及び半導体装置の製造方法
US9087986B2 (en) Semiconductor memory device having dummy conductive patterns on interconnection and fabrication method thereof
KR100973275B1 (ko) 상변화 기억 소자 및 그의 제조방법
KR20090087337A (ko) 상변화 기억 소자 및 그의 제조방법
TWI559517B (zh) 側壁二極體驅動裝置及使用此種裝置的記憶體
US20160104746A1 (en) Methods of fabricating a variable resistance memory device using masking and selective removal
KR20090093401A (ko) 상변화 기억 소자
KR101006528B1 (ko) 상변화 기억 소자 및 그의 제조방법
KR20090003709A (ko) 피엔 다이오드를 이용한 상변화 기억 소자 및 그 제조방법
CN107464814B (zh) 用于非易失性存储器的二极管阵列的制造方法及对应器件
KR100979226B1 (ko) 상변환 기억 소자 및 그의 제조방법
KR20100110633A (ko) 상변화 기억 소자의 제조방법 및 이를 이용한 반도체 소자의 제조방법
KR100990944B1 (ko) 상변화 기억 소자 및 그의 제조방법
JP5894251B2 (ja) 半導体装置
KR20100130072A (ko) 상변화 기억 소자의 스위칭 소자 형성방법
KR101026480B1 (ko) 상변화 기억 소자 및 그 제조방법
KR20090003712A (ko) 피엔 다이오드를 이용한 상변화 기억 소자
KR20090090203A (ko) 상변환 기억 소자 및 그의 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid