KR20090093390A - 반도체 소자의 게이트 형성 방법 - Google Patents
반도체 소자의 게이트 형성 방법Info
- Publication number
- KR20090093390A KR20090093390A KR1020080018893A KR20080018893A KR20090093390A KR 20090093390 A KR20090093390 A KR 20090093390A KR 1020080018893 A KR1020080018893 A KR 1020080018893A KR 20080018893 A KR20080018893 A KR 20080018893A KR 20090093390 A KR20090093390 A KR 20090093390A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- opening
- forming
- gate
- photoresist
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title abstract description 11
- 239000002184 metal Substances 0.000 claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 16
- 229920002120 photoresistant polymer Polymers 0.000 claims description 42
- 150000004767 nitrides Chemical class 0.000 claims description 24
- 229910010272 inorganic material Inorganic materials 0.000 claims description 6
- 239000011147 inorganic material Substances 0.000 claims description 6
- 239000011368 organic material Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 239000003960 organic solvent Substances 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims description 2
- 238000001312 dry etching Methods 0.000 claims 1
- 239000012528 membrane Substances 0.000 claims 1
- 238000010894 electron beam technology Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
- H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
본 발명은 반도체 소자의 게이트 형성 방법에 관한 것으로, T형 게이트의 다리 부분을 먼저 형성함으로써, 광학 현미경 등의 측정 수단에 의하여 신속하게 제조 상태를 관찰 및 확인이 용이하고, 수정도 용이한 장점이 있는 장점이 있다.
또한, 본 발명은 T형 게이트의 머리 부분 하부에 지지층을 구비시켜, T형 게이트를 구조적으로 보다 안정화시킬 수 있고, T형 게이트를 보호할 수 있으며, 머리와 다리 부분의 모양과 크기를 다양하게 변화시킬 수 있는 것이다.
Description
본 발명은 제조 상태를 관찰 및 확인이 용이한 반도체 소자의 게이트 형성 방법에 관한 것이다.
일반적으로, 위성 방송 수신기, 고속 논리 회로, 전력 모듈 등에 주로 사용되고 있는 고전자 이동도 트랜지스터(HEMT : High Electron Mobility Transistor)와 금속 반도체 전계 효과 트랜지스터는 높은 변조 동작을 위해 짧은 게이트 폭이 요구됨과 동시에 높은 전류 통과를 위해 넓은 면적의 패턴이 요구되고 있다.
이에 따라 단면 모양이 "T" 형태인 T형 게이트가 사용되고 있다.
도 1a 내지 1f는 종래 기술에 따라 반도체 소자의 게이트 형성 방법을 설명하기 위한 개략적인 단면도로서, 먼저, 기판(10) 상부에 제 1 감광성 포토레지스트막(11), 제 2 감광성 포토레지스트막(12)과 제 3 감광성 포토레지스트막(13)을 순차적으로 형성한다.(도 1a)
그 다음, 상기 제 3 감광성 포토레지스트막(13)을 전자빔(Electron beam)으로 T-게이트의 머리 부분을 노광한 후, 노광된 제 3 감광성 포토레지스트막(13) 영역을 현상하여 제 1 개구(15)를 형성한다.(도 1b)
이어서, 상기 제 1 개구(15)를 통하여, 상기 제 2 감광성 포토레지스트막(12)을 선택적으로 현상하여 제 2 개구(16)를 형성한다.(도 1c)
계속하여, T-게이트의 다리 부분을 형성하기 위하여, 상기 제 2 개구(16)를 통하여 제 1 감광성 포토레지스트막(11)을 전자빔으로 노광한 후, 노광된 제 1 감광성 포토레지스트막(11) 영역을 현상하여 제 3 개구(17)를 형성한다.(도 1d)
여기서, 상기 제 1과 3 감광성 포토레지스트막(11,13)은 저 감광 포토레지스트이고, 상기 제 2 감광성 포토레지스트막(12)은 고 감광 포토레지스트인 것이 바람직하다.
그 후, 상기 제 3 감광성 포토레지스트막(13) 및 상기 제 1 내지 3 개구(15,16,17)를 통하여 게이트 금속(20)을 증착한다.(도 1e)
마지막으로, 상기 제 1 내지 3 감광성 포토레지스트막(11,12,13) 및 상기 제 3 감광성 포토레지스트막(13) 상부에 있는 게이트 금속을 제거하여, 기판(10) 상부에 "T"형 게이트(30)를 형성한다.(도 1f)
이러한 T형 게이트(30)는 T형 게이트 머리(31)와 T형 게이트 발(32)을 포함하여 구성되며, T형 게이트 발(32)의 폭을 줄이면서도 작은 게이트 저항을 유지할 수 있는 장점으로 인하여 Ⅲ-Ⅴ 화합물 기반의 반도체 소자에서 많이 사용되고 있다.
그리고, 전술된 종래 기술의 방법으로 T형 게이트를 제조하는 것은 전자빔 장치를 사용하는 데, 이 전자빔 장치의 경우 공정 시간이 오래 걸려 작은 면적만을 제작하는데 주로 사용된다.
그러므로, T형 게이트의 넓은 머리 부분을 제조하는데는 효과적이지 못한 단점이 있다.
또한, 종래의 T형 게이트를 제조하는 방법은 머리 부분과 다리 부분을 함께 형성할 때, 포토레지스트의 높이차로 인해, 광학현미경을 통해 다리 부분의 패턴이 제대로 형성되었는지 인식이 어려우며 공정 작업에 대한 수정작업도 머리부분과 다리부분을 모두 다시 제작해야 하는 어려움이 있다.
본 발명은 머리 부분과 다리 부분을 함께 형성할 때, 포토레지스트의 높이차로 인해, 다리 부분의 패턴이 제대로 형성되었는지 인식이 어려운 과제를 해결하는 것이다.
본 발명의 바람직한 양태(樣態)는,
대상물 상부에 제 1 막과 제 2 막을 형성하는 단계와;
상기 제 2 막을 패터닝하여, 상기 제 1 막을 노출시키는 제 1 개구를 형성하는 단계와;
상기 제 1 개구에 노출된 제 1 막을 제거하여 제 2 개구를 형성하는 단계와;
상기 제 2 막을 제거하는 단계와;
상기 제 1 막 상부에 제 3 막을 형성하고, 상기 제 2 개구를 노출시키며, 상기 제 2 개구의 폭(W1)보다 넓은 폭(W2)을 갖는 제 3 개구를 상기 제 3 막에 형성하는 단계와;
상기 제 3 막 상부, 제 2 개구 및 제 3 개구에 금속을 증착하는 단계와;
상기 제 3 막 상부에 있는 금속 및 상기 제 3 막을 제거하는 단계와;
상기 제 1 막을 제거하여, 상기 대상물 상부에 T형 게이트를 형성하는 단계로 이루어진 반도체 소자의 게이트 형성 방법이 제공된다.
본 발명의 바람직한 다른 양태(樣態)는,
대상물 상부에 산화막 또는 질화막과 제 1 포토레지스트막을 순차적으로 형성하는 단계와;
상기 제 1 포토레지스트막을 패터닝하여, 상기 산화막 또는 질화막을 노출시키는 제 1 개구를 형성하는 단계와;
상기 제 1 개구에 노출된 산화막 또는 질화막을 제거하여 제 2 개구를 형성하는 단계와;
상기 제 1 포토레지스트막을 제거하는 단계와;
상기 산화막 또는 질화막 상부에 제 2 포토레지스트막을 형성하고, 상기 제 2 개구를 노출시키며, 상기 제 2 개구의 폭(W1)보다 넓은 폭(W2)을 갖는 제 3 개구를 상기 제 2 포토레지스트막에 형성하는 단계와;
상기 제 2 포토레지스트막 상부, 제 2 개구 및 제 3 개구에 금속을 증착하는 단계와;
상기 제 2 포토레지스트막 상부에 있는 금속 및 상기 제 2 포토레지스트막을 제거하는 단계와;
상기 산화막 또는 질화막을 선택적으로 제거하여, 상기 대상물 상부에 머리 부분과 다리 부분으로 이루어진 T형 게이트를 형성하고, 상기 T형 게이트의 머리 부분 하부에 산화막 또는 질화막을 남겨놓는 단계로 이루어진 반도체 소자의 게이트 형성 방법이 제공된다.
본 발명은 T형 게이트의 다리 부분을 먼저 형성함으로써, 광학 현미경 등의 측정 수단에 의하여 신속하게 제조 상태를 관찰 및 확인이 용이하고, 수정도 용이한 장점이 있는 효과가 있다.
또한, 본 발명은 T형 게이트의 머리 부분 하부에 지지층을 구비시켜, T형 게이트를 구조적으로 보다 안정화시킬 수 있고, T형 게이트를 보호할 수 있으며, 머리와 다리 부분의 모양과 크기를 다양하게 변화시킬 수 있는 효과가 있다.
도 1a 내지 1f는 종래 기술에 따라 반도체 소자의 게이트 형성 방법을 설명하기 위한 개략적인 단면도
도 2a 내지 2h는 본 발명에 따라 반도체 소자의 게이트 형성 방법을 설명하기 위한 개략적인 단면도
도 3a 내지 3h는 본 발명의 다른 실시예에 따라 반도체 소자의 게이트 형성 방법을 설명하기 위한 개략적인 단면도
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하면 다음과 같다.
도 2a 내지 2h는 본 발명에 따라 반도체 소자의 게이트 형성 방법을 설명하기 위한 개략적인 단면도로서, 도 2a에 도시된 바와 같이, 대상물(100) 상부에 제 1 막(110)과 제 2 막(120)을 형성한다.
여기서, 상기 대상물(100)은 트랜지스터를 제조 공정 중에 형성된 구조물인 것이 바람직하다.
이어서, 상기 제 2 막(120)을 패터닝하여, 상기 제 1 막(110)을 노출시키는 제 1 개구(125)를 형성한다.(도 2b)
그 후, 상기 제 1 개구(125)에 노출된 제 1 막(110)을 제거하여 제 2 개구(126)를 형성한다.(도 2c)
그 다음, 상기 제 2 막(120)을 제거한다.(도 2d)
계속, 상기 제 1 막(110) 상부에 제 3 막(130)을 형성하고, 상기 제 2 개구(120)를 노출시키며, 상기 제 2 개구(120)의 폭(W1)보다 넓은 폭(W2)을 갖는 제 3 개구(135)를 상기 제 3 막(130)에 형성한다.(도 2e)
여기서, 상기 제 1 막(110)은 무기물질로 이루어지고, 상기 제 2와 3 막(120,130)은 유기 물질로 이루어진 것이 바람직하다.
그리고, 상기 무기물질은 산화막 또는 질화막이고, 상기 유기물질은 포토레지스트막인 것이 바람직하다.
연이어, 상기 제 3 막(130) 상부, 제 2 개구(120) 및 제 3 개구(135)에 금속(140)을 증착한다.(도 2f)
그 다음, 상기 제 3 막(130) 상부에 있는 금속 및 상기 제 3 막(130)을 제거한다.(도 2g)
마지막으로, 상기 제 1 막(110)을 제거하여, 대상물(100) 상부에 T형 게이트(150)를 형성된다.(도 2h)
전술된 방법 중, 상기 제 2 막(120)과 제 3 막(130)이 포토레지스트막인 경우 유기 용매로 제거하고, 상기 제 1 막(120)이 산화막인 경우 BOE 등과 같은 용액으로 습식 식각하여 제거한다.
도 3a 내지 3h는 본 발명의 다른 실시예에 따라 반도체 소자의 게이트 형성 방법을 설명하기 위한 개략적인 단면도로서, 먼저, 대상물(100) 상부에 산화막 또는 질화막(210)과 제 1 포토레지스트막(220)을 순차적으로 형성한다.(도 3a)
이어서, 상기 제 1 포토레지스트막(220)을 패터닝하여, 상기 산화막 또는 질화막(210)을 노출시키는 제 1 개구(225)를 형성한다.(도 3b)
그 후, 상기 제 1 개구(225)에 노출된 산화막 또는 질화막(210)을 제거하여 제 2 개구(226)를 형성한다.(도 3c)
그 다음, 상기 제 1 포토레지스트막(220)을 제거한다.(도 3d)
계속, 상기 산화막 또는 질화막(210) 상부에 제 2 포토레지스트막(230)을 형성하고, 상기 제 2 개구(220)를 노출시키며, 상기 제 2 개구(220)의 폭(W1)보다 넓은 폭(W2)을 갖는 제 3 개구(235)을 상기 제 2 포토레지스트막(230)에 형성한다.(도 3e)
연이어, 상기 제 2 포토레지스트막(230) 상부, 제 2 개구(120) 및 제 3 개구(135)에 금속(240)을 증착한다.(도 3f)
그 다음, 상기 제 2 포토레지스트막(230) 상부에 있는 금속 및 상기 제 2 포토레지스트막(230)을 제거한다.(도 3g)
이어서, 상기 산화막 또는 질화막(210)을 선택적으로 제거하여, 상기 대상물(200) 상부에 머리 부분(251)과 다리 부분(252)으로 이루어진 T형 게이트(250)를 형성하고, 상기 T형 게이트(250)의 머리 부분(251) 하부에 산화막 또는 질화막(221)을 남겨놓는다.(도 2g)
이때, 상기 산화막 또는 질화막(210)은 건식 공정으로 제거하는 것이 바람직하다.
결국, 도 2g에서는 T형 게이트(250)의 머리 부분(251) 하부에 질화막(221)이 남아있어, T형 게이트(250)를 구조적으로 보다 안정화시킬 수 있고, T형 게이트를 보호할 수 있으며, 머리와 다리 부분의 모양과 크기를 다양하게 변화시킬 수 있는 장점이 있다.
이와 같이, 본 발명은 T형 게이트의 다리 부분을 먼저 형성함으로써, 광학 현미경 등의 측정 수단에 의하여 신속하게 제조 상태를 관찰 및 확인이 용이함으로써, 수정도 용이한 장점이 있다.
그리고, 유기 물질과 무기 물질의 조합을 이용하여, 다리 부분의 두께 조절이 용이하고 유기 물질과 무기 물질간의 높은 선택적 식각비를 최대화할 수 있는 장점이 있다.
본 발명은 구체적인 예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.
Claims (7)
- 대상물 상부에 제 1 막과 제 2 막을 형성하는 단계와;상기 제 2 막을 패터닝하여, 상기 제 1 막을 노출시키는 제 1 개구를 형성하는 단계와;상기 제 1 개구에 노출된 제 1 막을 제거하여 제 2 개구를 형성하는 단계와;상기 제 2 막을 제거하는 단계와;상기 제 1 막 상부에 제 3 막을 형성하고, 상기 제 2 개구를 노출시키며, 상기 제 2 개구의 폭(W1)보다 넓은 폭(W2)을 갖는 제 3 개구를 상기 제 3 막에 형성하는 단계와;상기 제 3 막 상부, 제 2 개구 및 제 3 개구에 금속을 증착하는 단계와;상기 제 3 막 상부에 있는 금속 및 상기 제 3 막을 제거하는 단계와;상기 제 1 막을 제거하여, 상기 대상물 상부에 T형 게이트를 형성하는 단계로 이루어진 반도체 소자의 게이트 형성 방법.
- 청구항 1에 있어서,상기 제 1 막은,무기물질로 이루어지고,상기 제 2 막과 제 3 막은,유기 물질로 이루어진 것을 특징으로 하는 반도체 소자의 게이트 형성 방법.
- 청구항 2에 있어서,상기 무기물질은,산화막 또는 질화막이고,상기 유기물질은,포토레지스트막인 것을 특징으로 하는 반도체 소자의 게이트 형성 방법.
- 청구항 2에 있어서,상기 제 1 막의 제거는,습식 식각하여 제거하는 것을 특징으로 하는 반도체 소자의 게이트 형성 방법.
- 청구항 2에 있어서,상기 제 2 막과 제 3 막의 제거는,유기 용매로 제거하는 것을 특징으로 하는 반도체 소자의 게이트 형성 방법.
- 대상물 상부에 산화막 또는 질화막과 제 1 포토레지스트막을 순차적으로 형성하는 단계와;상기 제 1 포토레지스트막을 패터닝하여, 상기 산화막 또는 질화막을 노출시키는 제 1 개구를 형성하는 단계와;상기 제 1 개구에 노출된 산화막 또는 질화막을 제거하여 제 2 개구를 형성하는 단계와;상기 제 1 포토레지스트막을 제거하는 단계와;상기 산화막 또는 질화막 상부에 제 2 포토레지스트막을 형성하고, 상기 제 2 개구를 노출시키며, 상기 제 2 개구의 폭(W1)보다 넓은 폭(W2)을 갖는 제 3 개구를 상기 제 2 포토레지스트막에 형성하는 단계와;상기 제 2 포토레지스트막 상부, 제 2 개구 및 제 3 개구에 금속을 증착하는 단계와;상기 제 2 포토레지스트막 상부에 있는 금속 및 상기 제 2 포토레지스트막을 제거하는 단계와;상기 산화막 또는 질화막을 선택적으로 제거하여, 상기 대상물 상부에 머리 부분과 다리 부분으로 이루어진 T형 게이트를 형성하고, 상기 T형 게이트의 머리 부분 하부에 산화막 또는 질화막을 남겨놓는 단계로 이루어진 반도체 소자의 게이트 형성 방법.
- 청구항 6에 있어서,상기 산화막 또는 질화막을 선택적으로 제거하여, 상기 대상물 상부에 머리 부분과 다리 부분으로 이루어진 T형 게이트를 형성하는 것은,상기 산화막 또는 질화막을 건식 식각하여, 상기 대상물 상부에 머리 부분과 다리 부분으로 이루어진 T형 게이트를 형성하는 것인 것을 특징으로 하는 반도체 소자의 게이트 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080018893A KR100941335B1 (ko) | 2008-02-29 | 2008-02-29 | 반도체 소자의 게이트 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080018893A KR100941335B1 (ko) | 2008-02-29 | 2008-02-29 | 반도체 소자의 게이트 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090093390A true KR20090093390A (ko) | 2009-09-02 |
| KR100941335B1 KR100941335B1 (ko) | 2010-02-11 |
Family
ID=41301876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080018893A KR100941335B1 (ko) | 2008-02-29 | 2008-02-29 | 반도체 소자의 게이트 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100941335B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101140288B1 (ko) * | 2010-01-26 | 2012-04-27 | 서울대학교산학협력단 | 희생층을 이용한 나노 스케일의 티형 게이트 제조방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101736270B1 (ko) | 2014-02-14 | 2017-05-17 | 한국전자통신연구원 | 안정화된 게이트 구조를 갖는 반도체 소자 및 그의 제조 방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0137581B1 (ko) * | 1994-11-30 | 1998-06-01 | 양승택 | 갈륨비소 hemt 소자의 티(t)형 게이트 형성방법 |
| KR100251993B1 (ko) | 1997-11-11 | 2000-04-15 | 정선종 | 티형 게이트 전도막 패턴 형성 방법 |
-
2008
- 2008-02-29 KR KR1020080018893A patent/KR100941335B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101140288B1 (ko) * | 2010-01-26 | 2012-04-27 | 서울대학교산학협력단 | 희생층을 이용한 나노 스케일의 티형 게이트 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100941335B1 (ko) | 2010-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3884047B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP3406302B2 (ja) | 微細パターンの形成方法、半導体装置の製造方法および半導体装置 | |
| US8802510B2 (en) | Methods for controlling line dimensions in spacer alignment double patterning semiconductor processing | |
| US9887089B2 (en) | Semiconductor structures having T-shaped electrodes | |
| US7501348B2 (en) | Method for forming a semiconductor structure having nanometer line-width | |
| CN106324998A (zh) | 光刻图形的形成方法 | |
| US7651936B2 (en) | Method for patterning a semiconductor device | |
| CN102569073A (zh) | 半导体器件的制作方法 | |
| KR100941335B1 (ko) | 반도체 소자의 게이트 형성 방법 | |
| CN101335184B (zh) | 形成半导体器件的微图案的方法 | |
| US20120028457A1 (en) | Metal Layer End-Cut Flow | |
| KR100741926B1 (ko) | 폴리실리콘 패턴 형성 방법 | |
| JP5474068B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP5040170B2 (ja) | 半導体装置の製造方法 | |
| KR101064726B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100564746B1 (ko) | 화합물 반도체 소자의 티형 게이트 제조 방법 | |
| KR101104251B1 (ko) | 반도체 장치의 제조 방법 | |
| KR100503427B1 (ko) | 나노크기의 반도체소자의 전극제조방법 | |
| KR101042709B1 (ko) | 반도체 장치의 제조 방법 | |
| KR20030000475A (ko) | 패턴 형성 방법 | |
| CN108288579B (zh) | 一种光刻胶层的图案化方法及半导体器件的制作方法 | |
| KR100942698B1 (ko) | 다층의 금속 배선 제조 방법 | |
| KR20050117967A (ko) | 반도체소자의 제조방법 | |
| KR101064727B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100677992B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130111 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20131231 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20150109 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20151224 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20161229 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20171207 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |