KR20090071367A - 광학 센서를 구비한 반도체 소자 및 그 소자의 프론트 및 백사이드상에 상호접속 구조체를 형성하는 방법 - Google Patents

광학 센서를 구비한 반도체 소자 및 그 소자의 프론트 및 백사이드상에 상호접속 구조체를 형성하는 방법 Download PDF

Info

Publication number
KR20090071367A
KR20090071367A KR1020080115952A KR20080115952A KR20090071367A KR 20090071367 A KR20090071367 A KR 20090071367A KR 1020080115952 A KR1020080115952 A KR 1020080115952A KR 20080115952 A KR20080115952 A KR 20080115952A KR 20090071367 A KR20090071367 A KR 20090071367A
Authority
KR
South Korea
Prior art keywords
forming
semiconductor die
conductive layer
intermediate conductive
thv
Prior art date
Application number
KR1020080115952A
Other languages
English (en)
Other versions
KR101608084B1 (ko
Inventor
지그먼드 알. 카마초
리오넬 치엔 후이 타이
헨리 디. 바탄
아넬 세노사 트라스포르토
Original Assignee
스태츠 칩팩, 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스태츠 칩팩, 엘티디. filed Critical 스태츠 칩팩, 엘티디.
Publication of KR20090071367A publication Critical patent/KR20090071367A/ko
Application granted granted Critical
Publication of KR101608084B1 publication Critical patent/KR101608084B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 패키지는 빛을 전기적 신호로 변환시키는 광학적 액티브 영역을 구비한 반도체 다이를 갖는다. 확장 영역이 반도체 다이 주위에 형성된다. 관통 홀 비어(THV)가 상기 확장 영역에 형성된다. 도전 재료가 THV에 융착된다. 패시베이션층이 반도체 다이 위에 형성된다. 패시베이션층은 빛이 반도체 다이 액티브 영역으로 통과하도록 한다. 글래스층이 패시베이션층에 인가된다. 제 1 RDL이 THV 및 반도체 다이 접촉 패드 사이에 전기적으로 연결된다. 추가적인 RDL이 반도체 다이의 프론트 및 백사이드에 형성된다. 언더 범프 메탈라이제이션(UBM)이 중간 도전층 위에 형성되어 그것과 전기적으로 연결된다. 솔더 재료가 UBM상에 융착되고 리플로우되어 솔더 범프를 형성한다.
반도체 패키지, 광학적 액티브 영역, 반도체 다이, 관통 홀 비어, 패시베이션층, 글래스층, 솔더 재료, 솔더 범프

Description

광학 센서를 구비한 반도체 소자 및 그 소자의 프론트 및 백사이드상에 상호접속 구조체를 형성하는 방법{Semiconductor Device with Optical Sensor and Method of Forming Interconnect Structure on Front and Backside of the Device}
본 발명은 일반적으로 반도체 소자, 특히 광학 센서를 구비한 반도체 소자 및 그 소자의 프론트 및 백사이드상에 상호접속 구조체를 형성하는 방법에 관한 것이다.
반도체 소자들은 오락, 통신, 네트워크, 컴퓨터, 그리고 가정용 마켓 분야 제품들에서 발견된다. 반도체 소자들은 또한 군사, 우주 항공, 자동차, 산업용 콘트롤러 및 사무용 장비에서 발견된다. 반도체 소자들은 이들 응용 분야들 각각에 필요한 다양한 전기적 기능들을 수행한다.
반도체 소자들의 제조는 다수 다이를 갖는 하나의 웨이퍼 형성을 포함한다. 각 반도체 다이는 수백 내지 수천의 트랜지스터, 다양한 전기적 기능을 수행하는 다른 액티브 및 패시브 장치들을 포함한다. 주어진 하나의 웨이퍼에 대해서, 그 웨이퍼로부터의 각 다이는 전형적으로 동일한 적기적 기능을 수행한다. 프론트-엔드(front-end) 제조는 일반적으로 웨이퍼 상에 반도체 소자를 형성하는 것을 의미 한다. 최종 웨이퍼는 트랜지스터 및 다른 액티브 및 패시브 부품들을 포함하는 액티브 사이드(active side)를 갖는다. 백-엔드(back-end) 제조는 최종 웨이퍼를 개별적인 다이로 컷팅 또는 싱귤레이팅(singulating)하고 구조적 지지 및/또는 환경적 분리를 위해서 패키징하는 것을 의미한다.
반도체 제조의 한 가지 목표는 신속하고, 신뢰성 있으며, 소형이고 보다 고 밀도의 직접 회로(IC)에 적절한 패키지를 저렴한 비용으로 생산하는 것이다. 플립 칩 패키지(flip chip package) 또는 웨이퍼 레벨 칩 스케일 패키지(wafer level chip scale package)(WLCSP)는 고속, 고밀도 그리고 큰 핀 수(count)를 요망하는 IC에 이상적으로 적합하다. 플립 칩 스타일 패키징은 다이의 액티브 사이드를 칩 캐리어 기판 또는 프린트 회로 기판(PCB)를 향해 아래로 접하도록 장착시키는 것을 포함한다. 다이상의 액티브 장치들과 캐리어 기판 상의 도전 트랙들 사이의 전기적 및 기계적 상호접속은 다수의 도전성 솔더 범프 또는 볼들을 포함하는 하나의 솔더 범프 구조체를 통해서 달성된다. 그 솔더 범프들은 반도체 기판에 위치된 접촉 패드상에 융착된 솔더 재료에 인가되는 리플로우(reflow) 공정에 의해 형성된다. 이어서 그 솔더 범프들은 캐리어 기판에 솔더된다. 플립 칩 반도체 패키지는, 신호 전파를 감소시키고, 보다 낮은 캐패시턴스 및 전반적으로 양호한 회로 성능을 달성하기 위해서, 다이상의 액티브 장치로부터 캐리어 기판까지의 짧은 전기 도전 경로를 제공한다.
많은 응용에서, WLCSP들을 적층하는 것이 요구된다. 적절한 전기적 상호접속이 완전한 장치 집적을 위해 제공되어야 한다. 그 전기적 상호접속은 관통 실리 콘 비어(through silicon via, TSV)가 액티브 회로들과 간섭할 수 있는 다이의 액티브 영역에 TSV를 드릴닝함으로써 달성되어 왔다.
일부 반도체 소자는 다이 중앙의 액티브 영역에 광학 센서를 갖는다. 그 광학 센서는 빛 에너지를 전기적 신호로 변화시킨다. 그 전기적 신호들은 반도체 다이를 관통하여 다이 상호접속 구조체로 루팅(route)된다. 광학 센서는 RDL로서 상호접속 구조체에 추가적인 공간 제한을 가하는데, 그것은 전형적으로 상호접속 리루팅(rerouting)을 위해 사용되고 글래스 또는 다이의 광-수용 사이드를 통화할 수 없다. 따라서, 적정한 웨이퍼 레벨 집적과 광학 센서를 갖는 반도체 다이용의 상호접속을 달성하는 것이 어렵다.
적정한 웨이퍼 레벨 집적과 광학 센서를 갖는 반도체 소자 및 상호접속 형성 방법을 제공하는 것을 목적으로 한다.
하나의 실시예에서, 본 발명은, 빛을 전기적 신호로 변환시키는 광학적 액티브 영역을 갖는 반도체 다이를 제공하는 단계, 상기 반도체 다이 주위에 확장영역을 형성하는 단계, 상기 확장 영역에 관통 홀 비어(THV)를 형성하는 단계, 상기 THV에 도전 재료를 융착시키는 단계, 그리고 상기 반도체 다이 위에 패시베이션층을 형성하는 단계룰 포함하는 반도체 소자 제조 방법을 제공한다. 패시베이션층은 빛이 반도체 다이의 광학적 액티브 영역으로의 통과하도록 한다. 본 방법은 또한, THV와 반도체 다이의 접촉 패드 사이에 전기적으로 연결된 제 1 중간 도전층을 형성하는 단계, 상기 제 1 중간 도전층 위에 제 1 언더 범프 메탈라이제이션(UBM)을 형성하고 그것과 전기적으로 연결시키는 단계, 상기 제 1 UBM상에 솔더 재료를 융착시키는 단계, 그리고 상기 솔더 재료를 리플로우시키어 제 1 솔더 범프를 형성하는 단계를 포함한다.
다른 하나의 실시예에서, 본 발명은, 빛을 전기적 신호로 변환시키는 광학적 액티브 영역을 갖는 반도체 다이를 제공하는 단계, 상기 반도체 다이 주위에 확장영역을 형성하는 단계, 상기 확장 영역에 관통 홀 비어(THV)를 형성하는 단계, 상기 THV에 도전 재료를 융착시키는 단계, 그리고 상기 반도체 다이 위에 패시베이션 층을 형성하는 단계를 포함하는 반도체 소자 제조 방법을 제공한다. 패시베이션층은 빛이 반도체 다이의 광학적 액티브 영역으로의 통과하도록 한다. 본 방법은 또한, THV와 반도체 다이의 접촉 패드 사이에 전기적으로 연결된 제 1 중간 도전층을 형성하는 단계, 그리고 상기 제 1중간 도전층 위에 제 1 언더 범프 메탈라이제이션(UBM)을 형성하고 그것과 전기적으로 연결시키는 단계를 포함한다.
다른 하나의 실시예에서, 본 발명은, 빛을 전기적 신호로 변환시키는 광학적 액티브 영역을 갖는 반도체 다이를 제공하는 단계, 그리고 상기 반도체 다이 위에 패시베이션층을 형성하는 단계를 포함하는 반도체 패키지 제조 방법을 제공한다. 패시베이션층은 빛이 반도체 다이의 광학적 액티브 영역으로의 통과하도록 한다. 본 방법은 또한, 반도체 다이의 접촉 패드 및 반도체 패키지의 프론트 및 백사이드 사이에 전기적 연결을 제공하는 상호접속 구조체를 형성하는 단계를 포함한다.
다른 하나의 실시예에서, 본 발명은, 빛을 전기적 신호로 변환시키는 광학적 액티브 영역을 갖는 반도체 다이를 포함하는 반도체 패키지를 제공한다. 패시베이션층이 반도체 다이 위에 형성된다. 패시베이션층은 빛이 반도체 다이의 광학적 액티브 영역으로의 통과하도록 한다. 상호접속 구조체가 반도체 다이의 접촉 패드 및 반도체 패키지의 프론트 및 백사이드 사이에 전기적 연결을 제공한다.
적정한 웨이퍼 레벨 집적과 광학 센서를 갖는 반도체 소자 및 상호접속 형성 방법을 제공할 수 있다.
본 발명은 유사한 번호가 동일 또는 유사한 성분들을 나타내는 도면들을 참조하는 다음의 설명에 있는 하나 이상의 실시예들에서 기술될 것이다. 본 발명이 본 발명의 목적을 달성하기 위한 최선 모드 관점에서 기술되지만, 당업자는 첨부된 청구범위와 다음의 설명 및 도면에 의해 지지되는 그들의 균등물에 의해 한정되는 본 발명의 정신 및 범위내에 포함되는 변형, 변화 및 치환물을 커버하는 의도라는 것을 이해할 것이다.
반도체 소자들의 제조는 다수 다이를 갖는 웨이퍼 형성을 포함한다. 각 다이는 수백 내지 수천의 트랜지스터 및 하나 이상의 전기적 기능들을 수행하는 다른 액티브 및 패시브 장치들을 포함한다. 주어진 하나의 웨이퍼에 대해서, 그 웨이퍼로부터의 각 다이는 동일한 전기적 기능을 수행한다. 프론트-엔드(front-end) 제조는 일반적으로 웨이퍼 상에 반도체 소자를 형성하는 것을 의미한다. 최종 웨이퍼는 트랜지스터 및 다른 액티브 및 패시브 장치들을 포함하는 액티브 사이드를 갖는다. 백-엔드(back-end) 제조는 최종 웨이퍼를 개별적인 다이로 컷팅 및 싱귤레이팅(singulating)하고 구조적 지지 및/또는 환경적 분리를 위해서 패키징하는 것을 의미한다.
반도체 웨이퍼는 일반적으로 그곳에 놓이는 반도체 소자를 갖는 액티브 표면과, 실리콘과 같은 벌크(bulk) 반도체 재료로 형성된 백사이드 표면을 갖는다. 그 액티브 사이드 표면은 다수 반도체 다이를 포함한다. 그 액티브 표면은 적층, 패터닝, 도핑 및 열처리를 포함하는 다수 반도체 공정들에 의해 형성된다. 그 적층 공정에서, 반도체 재료는 열적 산화, 질화, 화학적 증착, 증발 및 스퍼터링을 포함하 는 기술들에 의해 기판상에서 성장되거나 또는 융착된다. 포토리소그래피(phtolithograpy)는 표면 영역을 마스킹하고 바람직하지 않은 재료를 에칭제거하여 특수한 구조를 형성하는 것을 포함한다. 도핑 공정은 도펀트(dopant) 재료 농축물을 열확산 또는 이온 주입에 의해 주입한다.
플립 칩 반도체 패키지(flip chip semiconductor package) 또는 웨이퍼 레벨 패키지(wafer level package, WLP)는 통상적으로 고속, 고밀도 및 큰 핀(pin) 수를 요구하는 집적 회로(IC)에 일반적으로 사용된다. 플립 칩 스타일 반도체 소자(10)는 도 1에 도시된 바와 같이, 다이(14)의 액티브 영역(12)을 칩 캐리어 기판 또는 프린트 회로 보드(16)(PCB)를 향하여 아래로 접하도록 장착시키는 것을 포함한다. 그 액티브 영역(12)은 다이의 전기적 설계에 따른 액티브 및 패시브 장치들, 도전층들 및 절연층들을 포함한다. 아날로그 회로들이 액티브 영역(12)내에 형성된 하나 이상의 패시브 장치의 조합에 의해 생성되고 전기적으로 상호접속될 수 있다. 예를 들면, 하나의 아날로그 회로는 액티브 영역(12)내에 형성된 하나 이상의 인덕터, 캐패시터 그리고 레지스터를 포함할 수 있다. 전기적 및 기계적 상호 접속들이 다수의 개별적인 도전성 솔더 범프들 또는 볼(22)들을 포함하는 솔더 범프 구조체(20)를 통해서 달성된다. 솔더 범프들은 액티브 영역(12)상에 놓인 범프 패드들 또는 상호접속 사이트(24)상에 형성된다. 범프 패드(24)들은 액티브 영역(12)의 도전 트랙들에 의해 액티브 회로에 연결된다. 솔더 범프(22)들은 솔더 리플로우(reflow) 공정에 의해 캐리어 기판(16)상의 접촉 패드 또는 상호접속 사이트(26)에 전기적 또는 기계적으로 연결된다. 신호 전파를 감소시키고, 캐패시턴스를 낮추 고, 전반적으로 양호한 회로 성능을 달성하기 위해서 플립 칩 반도체 소자는 다이(14)상의 액티브 장치로부터 캐리어 기판(16)의 도전 트랙까지의 짧은 전기 도전 통로를 제공한다.
도 2a는 다수 반도체 다이(36)를 포함하는 이미지 센서 반도체 웨이퍼(34)를 도시하고 있다. 웨이퍼(34)는 실리콘 또는 갈륨 비소(GaAs)일 수 있다. 반도체 다이(36)는 전술한 바와 같은 통상적인 집적 회로 공정들을 이용하여 반도체 웨이퍼(34)상에 형성된다. 각 반도체 다이(36)는, 빛을 감지하여 빛 에너지를 하나 이상의 전자 회로에 의한 또 다른 처리를 위해 전기 신호로 변환하는 전자 회로들, 그리고 광학 센서 또는 감광 영역 또는 광학적 액티브 영역을 포함한다. 전기 회로들은 전형적으로 상보성 금속 산화막 반도체(complementary metal oxide semiconductor, CMOS) 소자 및 광학 장치들은 전하결합 소자(charge-coupled device, CCD)일 수 있다. 광학적 액티브 반도체 다이의 예들은 오토포커스(autofocus) 콘트롤러, 디지털-아날로그 컨버터, 디지털 신호 포로세서 및 이미지 프로세서를 포함한다.
클리어 패시베이션층(clear passivation layer)(32)이 프린팅, 적층 또는 스핀 코팅에 의해 웨이퍼(34) 위에 형성된다. 글래스(glass) 웨이퍼(30)가 클리어 패시베이션층(32)에 인가된다. 글래스 웨이퍼(30)는 10-100 마이크로미터(㎛)의 두께와 낮은 굴절율을 갖는 광학 그래이드(grade) 글래스이다. 글래스 웨이퍼(30)는 전형적으로 웨이퍼(34)와 동일한 형상 및 크기이다. 클리어 패시베이션층(32)과 글래스 웨이퍼(30)는 투광 또는 투명하여 빛을 반도체 다이(36)의 광학 센서 또는 감광 영역 또는 광학적 액티브 영역까지 통과시킨다.
도 2b에서, 패시베이션층(38)이 반도체 다이(36)의 광학적 액티브 영역들 위에 정열될 윈도우(40)를 통하여 빛을 통과시킨다. 패시베이션층(38)은 프린팅 또는 적층에 의해 웨이퍼(34) 위에 형성될 수 있다. 글래스 웨이퍼(30)는 패시베이션층(38)에 인가된다. 윈도우(40) 및 글래스 웨이퍼(30)는 투광 또는 투명하여 빛을 반도체 다이(36)의 광학 센서 또는 선택적 감광 영역 또는 선택적 액티브 영역까지 통과시킨다.
도 3a-3c는 웨이퍼 레벨 칩 스케일 패키지(wafer level chip scale package, WLCSP)용의 비-전도성 패시베이션층 또는 폴리머 다이 확장 영역을 형성하는 공정을 도시하고 있다. 전술한 반도체 웨이퍼가 다이싱되어 반도체 다이를 개개의 유니트로 분리시킨다. 그 반도체 다이는 임시의 칩 캐리어상으로 운송된다. 도 3a는 커버래이(coverlay) 테이프(50)에 고정된 몰드 캐버티 클램프(mold cavity clamp, 52)를 도시하고 있다. 반도체 다이(54)는 웨이퍼로부터 운송되고, 반도체 다이의 액티브 표면과 접촉 패드(56)가 몰드 캐버티 클램프(52) 사이의 테이프를 아래로 접하여 향하도록 테이프(50)에 고정된다. 반도체 다이(54)는 또한 포스트 웨이퍼 쏘우 테이프 운송체(post wafer saw tape transfer)를 사용하여 커버래이 테이프(50)에 장착될 수 있다.
도 3b에서, 탑 몰드 클램프 덮개(58)가 몰드 캐버티 클램프(52) 위에 인가되어 반도체 다이(54) 주위에 덮개 또는 캐버티를 만든다. 그 캐버티는 커버래이 테이프(50) 까지 폴리머 몰딩 화합물로 충진된다. 그 폴리머 몰딩 화합물은 반도체 다이(54) 주위에 비-전도성 다이 확장 영역(68)을 형성한다. 충진 공정은 몰딩을 운송 및 주입시키는 것에 의해 수행될 수 있다. 또한, 충분한 연성, 부피 및 두께를 갖는 소프트 적층 필름이 다이를 캡슐화하기 위해 사용될 수 있다. 또한, 액상 에폭시 몰딩 및 압축 몰딩이 다이 확장 영역을 형성하도록 사용될 수 있다. 몰드 클램프 덮개(52, 58)가 도 3c에서 제거되었다. 커버래이 테이프가 벗겨져서 접촉 패드 및 반도체 다이(54)의 액티브 프론트 사이드가 노출된다.
도 4a-4d는 반도체 다이 주위의 확장 영역 형성에 대한 다른 실시예를 도시하고 있다. 도 4a에서, 패시베이션 및 글래스층들을 구비한 반도체 다이(54)가 커버래이 테이프(50)에 장착된다. 반도체 다이(54)가 몰드 클램프(53)에 의해 감싸진다. 도 4b에서, 몰드 클램프(53)에 의해 형성된 덮개들은 몰딩 화합물(55)로 충진된다. 그 몰딩 화합물(55)은 반도체 다이(54)를 감싸서 반도체 다이 주위에 다이 확장 영역을 형성한다. 몰드 클램프(53)가 도 4c에서 제거되었다. 상호접속 구조체가 반도체 다이(54)상에 형성된다. THV(57)가 다이 확장 영역을 관통하여 형성된다. RDL이 다이 프론트 및 백사이드상에 형성된다. UBM 및 솔더 범프(59)가 또한 RDL 및 THV와 전기적 접촉관계로 형성된다.
도 5a에서, 반도체 다이(54)는 전도되어 접촉 패드 및 다이의 액티브 프론트 사이드가 상향으로 된다. 다수의 관통 홀 비어(through hole via, THV)(64)이 에칭 또는 드릴닝에 의해 반도체 다이(54) 사이의 다이 확장 영역(68)에 형성된다. 전기적 도전 재료가 증발, 전해 도금, 무전해 도금,또는 스크린 프린팅 공정을 사용하여 THV(64)에 융착된다. 그 도전 재료는 알루미늄(Al), 구리(Cu), 주석(Sn), 니 켈(Ni), 금(Au) 또는 은(Ag)일 수 있다. 도 5a는 다이 확장 영역(58)의 에지에 형성된 하프-비어(half-via) THV(64)를 도시하고 있다. 리디스트리뷰션층(redistribution layer, RDL)(62)이 THV(64) 및 반도체 다이(52)의 접촉 패드(56) 사이에 형성된다. RDL(62)은 알루미늄(Al), 알루미늄 구리 합금(AlCu), 구리(Cu) 또는 구리(Cu) 합금으로 이루어질 수 있다. RDL(62)은 THV(64) 및 접촉 패드(56) 사이에서 전기적 신호를 루팅하기 위한 중간 도전층으로서 작용한다. 광학적 액티브 영역(70)이 반도체 다이(54)의 내부 영역에 위치된다.
도 5b에서, THV(66)가 에칭 및 레이저 드릴닝에 의해 반도체 다이(54) 사이의 다이 확장 영역에 형성된다. 이 경우에, THV(66)들은 확장 영역(68)의 내부 영역에 형성된 풀(full) 비어인데, 즉, THV(66)이 확장 영역에 의해 완전히 감싸진다. 확장 영역(68)의 폴리머 몰딩 화합물은 또한 반도체 다이 액티브 표면 맞은 편의, 반도체 다이(54)의 백사이드를 커버한다. 도 5a에서 기술된 바와 같이, 전기적 도전 재료가 증발, 전해 도금, 무전해 도금, 또는 스크린 프린팅 공정을 사용하여 THV(66)에 융착된다. 그 도전 재료는 알루미늄(Al), 구리(Cu), 주석(Sn), 니켈(Ni), 금(Au) 또는 은(Ag)일 수 있다. RDL(62)이 THV(66) 및 반도체 다이(54)의 접촉 패드(56) 사이에 형성된다. RDL(62)은 THV(66) 및 접촉 패드(56) 사이에서 전기적 신호를 루팅하기 위한 중간 도전층으로서 작용한다. 광학적 액티브 영역(70)이 반도체 다이(54)의 내부 영역에 위치된다.
도 5c는 반도체 다이(54)의 사시도이다. THV(66)는 다이 확장 영역(68)의 내부 영역에 형성된 풀(full) 비어이다. 확장 영역(68)은 THV(66)를 완전히 감싼다. RDL(62)은 접촉 패드(56)를 THV(66)에 전기적으로 연결시킨다. 액티브 회로들의 전기적 상호접속에 따라서, 접촉 패드(56)들의 일부는 인접한 THV(66)로부터 분리되는데, 즉, 어떤 접속 RDL도 형성되지 않는다. 광학적 액티브 영역(70)이 반도체 다이(54)의 내부 영역에 위치된다.
도 5d는 반도체 다이의 다른 사시도이다. 이 경우에, 하프-비어 THV(64) 및 풀-비어 THV(66)가 다이 확장 영역(68)에 형성된다. 확장 영역(68)은 THV(66)를 완전히 감싼다. RDL(62)은 접촉 패드(56)를 THV(64, 66)에 연결시킨다. 액티브 회로들의 전기적 상호접속에 따라서, 접촉 패드(56)들의 일부는 인접한 THV(64, 66)로부터 분리되는데, 즉, 어떤 접속 RDL도 형성되지 않는다. 선택적으로 액티브 영역(70)이 반도체 다이(54)의 내부 영역에 위치된다.
도 6을 참조하면, 클리어 패시베이션층(74)이 반도체 다이(54)의 액티브 표면상에 도시되었다. 글래스층(76)이 클리어 패시베이션층(74)에 인가되는 것으로 도시되었다. 글래스층(76)은 방전을 위해 접지될 수 있고, 그것의 표면상에 더스트(dust) 집적을 감소시킬 수 있다. THV(80)가 레이저 드릴닝에 의해 다이 확장 영역(68), 패시베이션층(74) 및 글래스층(76)을 관통하여 형성된다. RDL(82)이 글래스층(76)상에 형성된다. THV(80)가 RDL(82)를 반도체 패키지(78)의 백사이드상의 RDL(94)에 전기적으로 연결시킨다. RDL(82, 94)은 알루미늄(Al), 알루미늄 구리 합금(AlCu), 구리(Cu) 또는 구리(Cu) 합금으로 이루어질 수 있다. RDL(82, 94)은 반도체 다이(54)의 전기적 기능을 위해 필요한 것으로서 전기적 신호들을 루팅하는 중간 도전층으로서 작용한다. RDL(82)은 또한 THV(92)를 관통하여 접촉 패드(56)에 전기적으로 연결시킨다. THV(92)는 레이저 드릴닝에 의해 패시베이션층(74) 및 글래스층(76)을 관통하여 형성된다.
언더 범프 메탈라이제이션(under bump metalization, UBM)(84)이 RDL(82)을 전기적으로 연결시키기 위해 융착되고 패턴화된다. 하나의 실시예에서, UBM(84)은 웨팅(wetting)층, 배리어층, 그리고 부착층을 포함할 수 있다. 패시베이션층(86)이 구조적 지지 및 환경적 분리를 위해서 RDL(82) 위에 그리고 UBM(84)사이에 형성된다. 패시베이션층(86)은 이산화실리콘(SiO2), 산질화실리콘(SiON)질화실리콘(SixNy), 폴리미드(PI), 벤조사이클로뷰텐(BCB), 폴리벤조옥사졸(PBO), 또는 다른 절연재료로 이루어질 수 있다.
전기적 도전성 솔더 재료가 증발, 전해 도금, 무전해 도금, 볼 드롭 또는 스크린 트린팅 공정을 통해서 UBM(84)위에 융착된다. 그 솔더 재료는 주석(Sn), 납(Pb), 니켈(Ni), 금(Au), 은(Ag), 구리(Cu), 비스무트(Bi) 및 그들의 합금과 같은 어떤 금속 또는 전기적 도전재료일 수 있다. 하나의 실시예에서, 그 솔더 재료는 Sn 63 중량 퍼센트 및 Pb 37중량 퍼센트일 수 있다. 그 솔더 재료는 구형 볼 또는 범프(90)를 형성하도록 도전 재료를 그것의 융점 이상으로 가열하여 리플로우(reflow)된다. 일부 응용에서, 솔더 범프(90)는 두 번 리플로우되어 UBM(84)과의 전기적 접촉을 개선시킨다. UBM(86) 및 솔더 범프(90)는 상호접속 구조체의 한 형태를 나타낸다.
반도체 다이(54)의 백사이드상에 UBM(96)이 융착되고 패턴화되어 RDL(94)을 전기적으로 연결시킨다. 하나의 실시예에서, UBM(96)은 웨팅층, 배리어층, 그리고 부착층을 포함할 수 있다. 패시베이션층(98)이 구조적 지지 및 환경적 분리를 위해서 RDL(94) 위에 형성된다. 패시베이션층(98)은 이산화실리콘(SiO2), 산질화실리콘(SiON), 질화실리콘(SixNy), 폴리이미드(PI), 벤조사이클로뷰텐(BCB), 폴리벤조옥사졸(PBO), 또는 다른 절연재료로 이루어질 수 있다.
빛이 글래스층(76) 및 클리어 패시베이션층(74)를 관통하여 광학 센서 또는 광학적 액티브 영역(70)까지 통과하는데, 이것들은 반도체 다이(54)내의 전자 회로들에 의한 또 다른 처리를 위해 빛 에너지를 전기적 신호들로 변환시킨다. 전기적 신호들은 접촉 패드들(56)을 관통하여 THV(80, 92)까지, RDL(82, 94)을 관통하여 UBM(84, 96)까지 그리고 솔더 범프(90)까지 루팅된다. 상호접속 구조체는 광학적 반도체 패키지(78)의 프론트 및 백사이드까지 완전한 신호 루팅을 제공한다.
도 7에서, 클리어 패시베이션층(74)이 반도체 다이(54)의 액티브 표면상에 도시되었다. 글래스층(76)이 클리어 패시베이션층(74)에 인가되는 것으로 도시되었다. THV(92)가 레이저 드릴닝에 의해 패시베이션층(74) 및 글래스층(76)을 관통하여 형성된다. RDL(82)이 글래스층(76)상에 형성된다. THV(92)가 접촉 패드(56)을 RDL(82)에 전기적으로 연결시킨다. UBM(84)이 RDL(82)에 전기적으로 연결시키도록 융착되고 패턴화된다. 패시베이션층(86)이 구조적 지지 및 환경적 분리를 위해서 RDL(82) 위에 형성된다. 전기적 도전 솔더 재료가 증발, 전해 도금, 무전해 도금, 볼 드롭 또는 스크린 프린팅 공정을 통해서 UBM(84)위에 융착된다. 그 솔더 재료는 구형 볼 또는 범프(90)를 형성하도록 도전 재료를 그것의 융점 이상으로 가열하여 리플로우(reflow)된다.
접촉 패드(56)가 또한 관통 실리콘 비어(through silicon via, TSV)(100)를 경유하여 반도체 패키지(102)의 백사이드상의 RDL(94)에 전기적으로 연결된다. 이 실시예에서, 어떤 THV도 다이 확장 영역(68)에 형성되지 않는다. 대신에, TSV(100)이 에칭 또는 레이저 드릴닝에 의해 반도체 다이(54)의 액티브 영역을 관통하여 형성된다. UBM(96)은 융착되고 패턴화되어 RDL(94)에 전기적으로 연결된다. 패시베이션층(98)이 구조적 지지 및 환경적 분리를 위해서 RDL(94) 위에 형성된다.
빛이 글래스층(76) 및 클리어 패시베이션층(74)를 관통하여 광학적 액티브 영역(70)까지 통과하는데, 이것들은 반도체 다이(54)내의 전자 회로들에 의한 또 다른 처리를 위해 빛 에너지를 전기적 신호들로 변환시킨다. 전기적 신호들은 접촉 패드들(56)을 관통하여 THV(92, 100)까지, RDL(82, 94)을 관통하여 UBM(84, 96)까지 그리고 솔더 범프(90)까지 루팅된다. 상호접속 구조체는 광학적 반도체 패키지(102)의 프론트 및 백사이드까지 완전한 신호 루팅을 제공한다.
도 8에서, 클리어 패시베이션층(74)이 반도체 다이(54)의 액티브 표면상에 도시되었다. 글래스층(76)이 클리어 패시베이션층(74)에 인가되는 것으로 도시되었다. THV(80)가 레이저 드릴닝에 의해 다이 확장 영역(68), 패시베이션층(74) 및 글래스층(76)을 관통하여 형성된다. RDL(82)이 글래스층(76)상에 형성된다. RDL(106)이 THV(80)로 접촉 패드(56)에 전기적으로 연결되고, 차례로, RDL(82, 94) 에 전기적으로 연결된다. UBM(84)이 융착되고 패턴화되어 RDL(82)에 전기적으로 연결된다. 패시베이션층(86)이 구조적 지지 및 환경적 분리를 위해서 RDL(82) 위에 형성된다. 전기적 도전 솔더 재료가 증발, 전해 도금, 무전해 도금, 볼 드롭 또는 스크린 프린팅 공정을 통해서 UBM(84)위에 융착된다. 그 솔더 재료는 구형 볼 또는 범프(90)를 형성하도록 도전 재료를 그것의 융점 이상으로 가열하여 리플로우(reflow)된다. UBM(96)이 융착되고 패턴화되어 RDL(94)에 전기적으로 연결된다. 패시베이션층(98)이 구조적 지지 및 환경적 분리를 위해서 RDL(94) 위에 형성된다.
빛이 글래스층(76) 및 클리어 패시베이션층(74)를 관통하여 광학적 액티브 영역(70)까지 통과하는데, 이것들은 반도체 다이(54)내의 전자 회로들에 의한 또 다른 처리를 위해 빛 에너지를 전기적 신호들로 변환시킨다. 전기적 신호들은 접촉 패드들(56)을 관통하여, RDL(106), THV(80, 82), RDL(82, 94), 그리고 마지막으로 UBM(84, 96) 그리고 솔더 범프(90)까지 루팅된다. 상호접속 구조체는 광학적 반도체 패키지(108)의 프론트 및 백사이드까지 완전한 신호 루팅을 제공한다.
도 9는 UBM(96)상에 형성된 선택적인 솔더 범프(110)를 구비한 도 6-8과 비슷하다. 전기적 도전 솔더 재료가 증발, 전해 도금, 무전해 도금, 볼 드롭 또는 스크린 프린팅 공정을 통해서 UBM(96)위에 융착된다. 그 솔더 재료는 구형 볼 또는 범프(110)를 형성하도록 도전 재료를 그것의 융점 이상으로 가열하여 리플로우(reflow)된다.
도 10은 접촉 패드(56)를 RDL(82)에 전기적으로 연결시키는 THV(92)와, 접촉 패드(56)를 RDL(94)에 전기적으로 연결시키는 TSV(112)를 도시하고 있다. 다른 부품들은 전술한 것과 유사한 기능들을 갖는다.
도 11에서, 클리어 패시베이션층(120)이 반도체 다이(54)의 액티브 표면상에 도시되었다. THV(66)가 다이 확장 영역(68)을 관통하여 형성된다. RDL(62)이 접촉 패드(56)를 THV(66)에 전기적으로 연결되고, 차례로, 반도체 패키지(124)의 백사이드상의 RDL(122) 에 전기적으로 연결된다. UBM(126)이 RDL(122)상에 융착되고 패턴화된다. 전기적 도전 솔더 재료가 증발, 전해 도금, 무전해 도금, 볼 드롭 또는 스크린 프린팅 공정을 통해서 UBM(126)위에 융착된다. 그 솔더 재료는 구형 볼 또는 범프(128)를 형성하도록 도전 재료를 그것의 융점 이상으로 가열하여 리플로우(reflow)된다.
빛이 클리어 패시베이션층(120)을 관통하여 광학적 액티브 영역(70)까지 통과하는데, 이것들은 반도체 다이(54)내의 전자 회로들에 의한 또 다른 처리를 위해 빛 에너지를 전기적 신호들로 변환시킨다. 전기적 신호들은 접촉 패드들(56)을 관통하여 RDL(62)까지, 그리고 THV(66)을 관통하여 RDL(122) 및 UBM(126), 그리고 마지막으로 솔더 범프(128)까지 루팅된다. 상호접속 구조체는 광학적 반도체 패키지(124)의 프론트 및 백사이드까지 완전한 신호 루팅을 제공한다.
도 12는 도 6-11과 유사하고, 추가적으로 클리어 패시베이션층(120)을 관통하여 RDL(130)까지 확장하는 THV(66)를 갖는다. UBM(132)이 RDL(130)상에 형성된다. 솔더 범프(134)가 UBM(132)상에 형성된다.
도 13은 도 6-12와 유사하고, 클리어 패시베이션층(120)을 관통하여 형성되고 RDL(62, 130)를 전기적으로 연결시키는 THV(136)을 갖는다. 글래스 다이(138)가 클리어 패시베이션층(120)상에 형성된다. 글래스 다이(138)는 센서안으로 통과하는 빛의 왜곡 및 바람직하지 않은 굴절을 바로 잡기 위한 이미지 센서의 최종 표면 한정 소자이다. 일부 경우에, 클리어 패시베이션은 어떤 왜곡을 야기시킬 수 있는 표 면 플랫트니스(flatness)에서 제한을 갖는다. 글래스 다이의 추가는 글래스에 의해 한정되는 필요한 플랫트니스를 제공한다. 그 글래스는 굴절에서 일부 교정을 제안한다. 그 글래스는 자외선 필터를 갖는다.
도 14는 도 6-13과 유사하고, 반도체 다이(54)상에 형성된 윈도우(142)를 구비한 클리어 패시베이션층(140)을 갖는다. 윈도우(142)는 패시베이션이 없고, 빛을 통과시킨다. 글래스층(144)이 클리어 패시베이션층(140) 위에 형성된다.
빛이 글래스층(144) 및 윈도우(142)를 관통하여 광학적 액티브 영역(70)까지 통과하는데, 이것들은 반도체 다이(54)내의 전자 회로들에 의한 또 다른 처리를 위해 빛 에너지를 전기적 신호들로 변환시킨다. 전기적 신호들은 접촉 패드들(56)을 관통하여 RDL(62)까지, THV(66)를 관통하여 RDL(122) 및 UBM(126), 그리고 마지막으로 솔더 범프(128)까지 루팅된다. 상호접속 구조체는 반도체 패키지의 광학적 프론트 및 백사이드까지 완전한 신호 루팅을 제공한다.
도 15 및 도 16은 다양한 이미지 센서 응용에 사용된 반도체 패키지를 도시하고 있다. 반도체 패키지는 이미지 센서 다이들을 패키징하는 비교적 낮은 비용의 방법을 제공한다. 패키지는 소형화를 지지한다. 그 패키지 구성은 강하고, 높은 신뢰도를 가지며, 습분과 관련한 손상에 저항력이 있다.
도 15는 도 6-14와 유사하게, 광학적 액티브 영역(70)을 구비한 반도체 다이(54)를 포함한 반도체 패키지(150)의 응용을 도시하고 있다. THV(148)는 접촉 패드(56)와 RDL(130)을 전기적으로 연결시킨다. 반도체 패키지(150)는 볼 그리드 어래이(BGA), 플립 칩 또는 WLSCP로서 솔더 범프(128)를 통해 PCB 또는 칩 캐리어 기 판(152)에 장착되고 전기적으로 연결된다. 반도체 패키지(150)는 또한 접촉 패드(158)에 접촉하는 솔더 범프(134)로 기판(156)에 장착되고 전기적으로 연결된다. 보호 글래스(160)가 기판(156)에 의해 지지되고, 클리어 패시베이션층(120) 및 광학적 액티브 영역(70) 위에 놓인다. 렌즈 조립체(162)가 렌즈(164)를 지지하는데, 렌즈는 빛을 보호 글래스(160) 및 클리어 패시베이션층(120)을 관통하여 광학적 액티브 영역(70)으로 모은다. 빛 에너지는 반도체 다이(54)내의 전자 회로들에 의한 또 다른 처리를 위해서 전기 신호로 변환된다. 전기적 신호들은 접촉 패드들(56)을 관통하여 RDL(130, 122)까지, THV(66)를 관통하여 RDL(132, 122) 및 UBM(126), 그리고 마지막으로 솔더 범프(128, 134)까지 루팅된다. 상호접속 구조체는 반도체 패키지(150)의 광학적 프론트 및 백사이드까지 완전한 신호 루팅을 제공한다.
도 16은 도 6-14와 유사하게, 광학적 액티브 영역(70)을 구비한 반도체 다이(54)를 포함한 반도체 패키지(170)의 응용을 도시하고 있다. 반도체 패키지(170)는 볼 그리드 어래이(BGA), 플립 칩 또는 WLSCP로서 솔더 범프(110)를 통하여 PCB 또는 칩 캐리어 기판(172)에 장착되고 전기적으로 연결된다. 반도체 패키지(170)는 또한 접촉 패드(178)에 접촉하는 솔더 범프(176)로 기판(176)에 장착되고 전기적으로 연결된다. 보호 글래스(180)가 기판(176)에 의해 지지되고, 글래스층(76) 및 광학적 액티브 영역(70) 위에 놓인다. 렌즈 조립체(182)가 렌즈(184)를 지지하는데, 렌즈는 빛을 보호 글래스(180) 및 글래스층(76)을 관통하여 광학적 액티브 영역(70)으로 모은다. 빛 에너지는 반도체 다이(54)내의 전자 회로들에 의한 또 다른 처리를 위해서 전기 신호로 변환된다. 전기적 신호들은 접촉 패드들(56)을 관통하 여 RDL(106, 94)까지, THV(80)를 관통하여 UBM(84, 96), 그리고 마지막으로 솔더 범프(90, 110)까지 루팅된다. 상호접속 구조체는 반도체 패키지(170)의 광학적 프론트 및 백사이드까지 완전한 신호 루팅을 제공한다.
본 발명의 하나 이상의 실시예들이 상세히 기술되었지만, 다음의 청구범위에 기술된 본 발명의 범위를 이탈하지 않는 한 그 실시예들에 변형과 변화가 가능함을 이해할 것이다.
도 1은 다이 액티브 영역 및 칩 캐리어 기판 사이에 전기적 상호 접속을 제공하는 솔더 범프를 구비한 플립 칩 반도체 소자를 도시하는 도면;
도 2a-2b는 클리어 패시베이션층 그리고 차례로 이미지 센서 웨이퍼 위에 놓이는 글래스 웨이퍼를 도시하는 도면;
도 3a-3c는 반도체 다이 주위에 확장 영역을 형성하는 것을 도시하는 도면;
도 4a-4d는 반도체 다이 주위에 확장 영역의 다른 형성을 도시하는 도면;
도 5a-5d는 RDL에 전기적으로 연결된 다이 확장 영역을 관통하는 하프-비어 및 풀-비어 THV 형성을 도시하는 도면;
도 6은 다이 확장 영역, 클리어 패시베이션층, 그리고 글래스층을 관통하여 형성되고 RDL에 전기적으로 연결된 THV를 구비한 반도체 패키지를 도시하는 도면;
도 7은 다이 확장 영역, 클리어 패시베이션층, 그리고 글래스층을 관통하여 형성되고 RDL에 전기적으로 연결된 THV를 구비한 다른 반도체 패키지를 도시하는 도면;
도 8은 다이 확장 영역, 클리어 패시베이션층, 그리고 글래스 층을 관통하여 형성되고 RDL에 전기적으로 연결된 THV를 구비한 다른 반도체 패키지를 도시하는 도면;
도 9는 다이 확장 영역을 관통하여 형성되고 RDL 및 솔더 범프에 전기적으로 연결된 THV를 구비한 반도체 패키지를 도시하는 도면;
도 10은 반도체 다이, 클리어 패시베이션층, 그리고 글래스 층을 관통하여 형성되고 RDL에 전기적으로 연결된 THV를 구비한 반도체 패키지를 도시하는 도면;
도 11은 다이 확장 영역을 관통하여 형성되고 RDL에 전기적으로 연결된 THV를 구비한 반도체 패키지를 도시하는 도면;
도 12는 다이 확장 영역과 클리어 패시베이션층을 관통하여 형성되고 RDL에 전기적으로 연결된 THV를 구비한 반도체 패키지를 도시하는 도면;
도 13은 다이 확장 영역과 클리어 패시베이션층을 관통하여 형성되고 RDL에 전기적으로 연결된 THV를 구비한 반도체 패키지를 도시하는 도면;
도 14는 다이 확장 영역을 관통하여 형성되고 RDL에 전기적으로 연결되며, 클리어 패시베이션층들과 글래스층 오버래이 사이에 패시베이션이 없는 영역을 갖는 THV를 구비한 반도체 패키지를 도시하는 도면;
도 15는 오버헤드 렌즈 조립체를 구비한 반도체 패키지를 도시하는 도면; 그리고
도 16은 오버헤드 렌즈 조립체를 구비한 반도체 패키지를 도시하는 도면이다.
<도면의 주요 부분에 대한 부호의 간단한 설명>
10 : 반도체 소자 12 : 액티브 영역
14 : 다이 16 : 프린트 회로 보드
24 : 범프 패드 36 : 반도체 다이
30 : 글래스 웨이퍼 32 : 클리어 패시베이션층
40 : 윈도우 50 : 커버레이 테이프

Claims (24)

  1. 반도체 소자 제조 방법에 있어서,
    빛을 전기적 신호로 변환시키는 광학적 액티브 영역을 갖는 반도체 다이를 제공하는 단계;
    상기 반도체 다이 주위에 확장 영역을 형성하는 단계;
    상기 확장 영역에 관통 홀 비어(THV)를 형성하는 단계;
    상기 THV에 도전 재료를 융착시키는 단계;
    상기 반도체 다이 위에 빛이 상기 반도체 다이의 광학적 액티브 영역으로 통과하게 허용하는 패시베이션층을 형성하는 단계;
    상기 THV와 반도체 다이의 접촉 패드 사이에 전기적으로 연결된 제 1 중간 도전층을 형성하는 단계;
    상기 제 1 중간 도전층 위에 상기 제 1 중간 도전층과 전기적으로 연결된 제 1 언더 범프 메탈라이제이션(UBM)을 형성하는 단계;
    상기 제 1 UBM상에 솔더 재료를 융착시키는 단계; 그리고
    상기 솔더 재료를 리플로우시키어 제 1 솔더 범프를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
  2. 제 1항에 있어서,
    상기 패시베이션층 위에 상기 THV 및 제 1 UBM층 사이에 전기적으로 연결된 제 2 중간 도전층을 형성하는 단계를 또한 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
  3. 제 1항에 있어서,
    상기 반도체 다이의 백사이드상에 제 2 중간 도전층을 형성하는 단계; 그리고
    상기 제 2 중간 도전층 위에 상기 제 2 중간 도전층과 전기적으로 연결된 제 2 UBM층을 형성하는 단계를 또한 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
  4. 제 3항에 있어서,
    솔더 재료를 상기 제 2 UBM상에 융착시키는 단계; 그리고
    상기 솔더 재료를 리플로우시키어 제 2 솔더 범프를 형성하는 단계를 또한 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
  5. 제 3항에 있어서,
    상기 접촉 패드를 상기 제 2 중간 도전층에 전기적으로 연결하기 위해 상기 반도체 다이에 관통 실리콘 비어(TSV)를 형성하는 단계를 또한 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
  6. 제 1항에 있어서,
    상기 패시베이션층 위에 글래스층을 형성하는 단계를 또한 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
  7. 제 1항에 있어서,
    상기 확장 영역을 형성하는 단계는:
    상기 반도체 다이 주위에 덮개를 형성하는 단계; 그리고
    상기 덮개를 몰딩 화합물로 충진시키는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
  8. 반도체 소자 제조 방법에 있어서,
    빛을 전기적 신호로 변환시키는 광학적 액티브 영역을 갖는 반도체 다이를 제공하는 단계;
    상기 반도체 다이 주위에 확장 영역을 형성하는 단계;
    상기 확장 영역에 관통 홀 비어(THV)를 형성하는 단계;
    상기 THV에 도전 재료를 융착시키는 단계;
    상기 반도체 다이 위에 빛이 반도체 다이의 광학적 액티브 영역으로 통과하게 허용하는 패시베이션층을 형성단계;
    상기 THV와 반도체 다이의 접촉 패드 사이에 전기적으로 연결된 제 1 중간 도전층을 형성하는 단계; 그리고
    상기 제 1 중간 도전층 위에 상기 제 1 중간 도전층과 전기적으로 연결된 제 1 언더 범프 메탈라이제이션(UBM)을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
  9. 제 8항에 있어서,
    솔더 재료를 제 1 UBM상에 융착시키는 단계; 그리고
    상기 솔더 재료를 리플로우시키어 제 1 솔더 범프를 형성하는 단계를 또한 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
  10. 제 8항에 있어서,
    상기 패시베이션층 위에 상기 THV 및 제 1 UBM층 사이에 전기적으로 연결된 제 2 중간 도전층을 형성하는 단계를 또한 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
  11. 제 8항에 있어서,
    상기 반도체 다이 백사이드상에 제 2 중간 도전층을 형성하는 단계; 그리고
    상기 제 2 중간 도전층 위에 상기 제 2 중간 도전층과 전기적으로 연결된 제 2 UBM층을 형성하는 단계를 또한 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
  12. 제 8항에 있어서,
    솔더 재료를 상기 제 2 UBM상에 융착시키는 단계; 그리고
    상기 솔더 재료를 리플로우시키어 제 2 솔더 범프를 형성하는 단계를 또한 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
  13. 제 12항에 있어서,
    상기 접촉 패드를 상기 제 2 중간 도전층에 전기적으로 연결하기 위해 상기 반도체 다이에 관통 실리콘 비어(TSV)를 형성하는 단계를 또한 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
  14. 제 8항에 있어서,
    상기 패시베이션층 위에 글래스층을 형성하는 단계를 또한 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
  15. 제 8항에 있어서,
    상기 확장 영역을 형성하는 단계는:
    상기 반도체 다이 주위에 덮개를 형성하는 단계; 그리고
    상기 덮개를 몰딩 화합물로 충진시키는 단계를 또한 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
  16. 반도체 패키지 제조 방법에 있어서,
    빛을 전기적 신호로 변환시키는 광학적 액티브 영역을 갖는 반도체 다이를 제공하는 단계;
    상기 반도체 다이 위에 빛이 반도체 다이의 광학적 액티브 영역으로 통과하게 허용하는 패시베이션층을 형성하는 단계; 그리고
    상기 반도체 다이의 접촉 패드 및 상기 반도체 패키지의 프론트 및 백사이드 사이에 전기적 연결을 제공하는 상호접속 구조체를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  17. 제 16항에 있어서,
    상기 상호접속 구조체를 형성하는 단계는:
    상기 반도체 다이 주위에 확장 영역을 형성하는 단계;
    상기 확장 영역에 관통 홀 비어(THV)를 형성하는 단계;
    도전 재료를 상기 THV에 융착시키는 단계;
    상기 THV와 반도체 다이의 접촉 패드 사이에 전기적으로 연결된 제 1 중간 도전층을 형성하는 단계; 그리고
    상기 제 1 중간 도전층 위에 상기 제 1 중간 도전층과 전기적으로 연결된 제 1 언더 범프 메탈라이제이션(UBM)을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
  18. 제 16항에 있어서,
    상기 제 1 UBM상에 솔더 재료를 융착시키는 단계; 그리고
    상기 솔더 재료를 리플로우시키어 제 1 솔더 범프를 형성하는 단계를 또한 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
  19. 제 16항에 있어서,
    상기 패시베이션층 위에 상기 THV 및 제 1UBM층 사이에 전기적으로 연결된 제 2 중간 도전층을 형성하는 단계를 또한 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
  20. 제 16항에 있어서,
    상기 반도체 다이의 백사이드상에 제 2 중간 도전층을 형성하는 단계; 그리고
    상기 제 2 중간 도전층 위에 상기 제 2 중간 도전층과 전기적으로 연결된 제 2 UBM층을 형성하는 단계를 또한 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
  21. 반도체 패키지에 있어서,
    빛을 전기적 신호로 변환시키는 광학적 액티브 영역을 갖는 반도체 다이;
    상기 반도체 다이 위에 형성되고 빛이 상기 반도체 다이의 광학적 액티브 영 역으로 통과하게 허용하는 패시베이션층; 그리고
    상기 반도체 다이의 접촉 패드 및 상기 반도체 패키지의 프론트 및 백사이드 사이에 전기적 연결을 제공하는 상호접속 구조체를 포함하는 것을 특징으로 하는 반도체 패키지.
  22. 제 21항에 있어서,
    상기 상호접속 구조체는:
    상기 반도체 다이 주위에 형성된 확장 영역;
    상기 확장 영역에 형성된 관통 홀 비어(THV);
    상기 THV에 융착된 도전 재료;
    상기 THV와 반도체 다이의 접촉 패드 사이에 전기적으로 연결된 제 1 중간 도전층; 그리고
    상기 제 1 중간 도전층 위에 형성되고 상기 제 1 중간 도전층과 전기적으로 연결된 제 1언더 범프 메탈라이제이션(UBM)을 포함하는 것을 특징으로 하는 반도체 패키지.
  23. 제 21항에 있어서,
    상기 패시베이션층 위에 형성되고 상기 THV 및 제 1 UBM층 사이에 전기적으로 연결된 제 2 중간 도전층을 포함하는 것을 특징으로 하는 반도체 패키지.
  24. 제 21항에 있어서,
    상기 반도체 다이의 백사이드상에 형성된 제 2 중간 도전층; 그리고
    상기 제 2 중간 도전층 위에 형성되고 상기 제 2 중간 도전층과 전기적으로 연결된 제 2 UBM층을 또한 포함하는 것을 특징으로 하는 반도체 패키지.
KR1020080115952A 2007-12-27 2008-11-20 광학 센서를 구비한 반도체 소자 및 그 소자의 프론트 및 백사이드상에 상호접속 구조체를 형성하는 방법 KR101608084B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/965,160 2007-12-27
US11/965,160 US7851246B2 (en) 2007-12-27 2007-12-27 Semiconductor device with optical sensor and method of forming interconnect structure on front and backside of the device

Publications (2)

Publication Number Publication Date
KR20090071367A true KR20090071367A (ko) 2009-07-01
KR101608084B1 KR101608084B1 (ko) 2016-03-31

Family

ID=40797111

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080115952A KR101608084B1 (ko) 2007-12-27 2008-11-20 광학 센서를 구비한 반도체 소자 및 그 소자의 프론트 및 백사이드상에 상호접속 구조체를 형성하는 방법

Country Status (4)

Country Link
US (3) US7851246B2 (ko)
KR (1) KR101608084B1 (ko)
SG (2) SG171644A1 (ko)
TW (1) TWI532155B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210015910A (ko) * 2018-07-23 2021-02-10 닝보 써니 오포테크 코., 엘티디. 감광성 어셈블리 및 이의 제작방법

Families Citing this family (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI360207B (en) 2007-10-22 2012-03-11 Advanced Semiconductor Eng Chip package structure and method of manufacturing
US7791159B2 (en) * 2007-10-30 2010-09-07 Panasonic Corporation Solid-state imaging device and method for fabricating the same
JP2009224492A (ja) * 2008-03-14 2009-10-01 Oki Semiconductor Co Ltd 半導体装置及びその製造方法
US8072079B2 (en) 2008-03-27 2011-12-06 Stats Chippac, Ltd. Through hole vias at saw streets including protrusions or recesses for interconnection
TWI398934B (zh) * 2008-04-15 2013-06-11 Analog Devices Inc 晶圓級ｃｓｐ感測器
TWI420640B (zh) 2008-05-28 2013-12-21 矽品精密工業股份有限公司 半導體封裝裝置、半導體封裝結構及其製法
US7888184B2 (en) * 2008-06-20 2011-02-15 Stats Chippac Ltd. Integrated circuit packaging system with embedded circuitry and post, and method of manufacture thereof
TWI453877B (zh) * 2008-11-07 2014-09-21 Advanced Semiconductor Eng 內埋晶片封裝的結構及製程
US8546189B2 (en) 2008-09-22 2013-10-01 Stats Chippac, Ltd. Semiconductor device and method of forming a wafer level package with top and bottom solder bump interconnection
US7888181B2 (en) * 2008-09-22 2011-02-15 Stats Chippac, Ltd. Method of forming a wafer level package with RDL interconnection over encapsulant between bump and semiconductor die
KR20100039686A (ko) * 2008-10-08 2010-04-16 주식회사 하이닉스반도체 이미지 센서 모듈 및 이의 제조 방법
US8420999B2 (en) * 2009-05-08 2013-04-16 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Metal shield and housing for optical proximity sensor with increased resistance to mechanical deformation
US8779361B2 (en) * 2009-06-30 2014-07-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Optical proximity sensor package with molded infrared light rejection barrier and infrared pass components
US9525093B2 (en) 2009-06-30 2016-12-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Infrared attenuating or blocking layer in optical proximity sensor
US8957380B2 (en) * 2009-06-30 2015-02-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Infrared attenuating or blocking layer in optical proximity sensor
KR101069289B1 (ko) * 2009-08-10 2011-10-05 주식회사 하이닉스반도체 이미지 센서 모듈 및 이미지 센서 모듈의 제조 방법
US8350216B2 (en) * 2009-09-10 2013-01-08 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Miniaturized optical proximity sensor
US8716665B2 (en) 2009-09-10 2014-05-06 Avago Technologies General Ip (Singapore) Pte. Ltd. Compact optical proximity sensor with ball grid array and windowed substrate
US9733357B2 (en) * 2009-11-23 2017-08-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Infrared proximity sensor package with improved crosstalk isolation
TWI392069B (zh) * 2009-11-24 2013-04-01 Advanced Semiconductor Eng 封裝結構及其封裝製程
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US10297550B2 (en) * 2010-02-05 2019-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. 3D IC architecture with interposer and interconnect structure for bonding dies
US8320134B2 (en) 2010-02-05 2012-11-27 Advanced Semiconductor Engineering, Inc. Embedded component substrate and manufacturing methods thereof
US20110221018A1 (en) * 2010-03-15 2011-09-15 Xunqing Shi Electronic Device Package and Methods of Manufacturing an Electronic Device Package
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
TWI495113B (zh) * 2010-03-22 2015-08-01 Xintec Inc 具有改良防焊堰體結構之封裝用光學蓋板、影像感測件封裝體及其製作方法
US8299589B2 (en) * 2010-07-26 2012-10-30 TDK Taiwan, Corp. Packaging device of image sensor
TWI446420B (zh) 2010-08-27 2014-07-21 Advanced Semiconductor Eng 用於半導體製程之載體分離方法
TWI445152B (zh) 2010-08-30 2014-07-11 Advanced Semiconductor Eng 半導體結構及其製作方法
US9007273B2 (en) 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
TWI434387B (zh) 2010-10-11 2014-04-11 Advanced Semiconductor Eng 具有穿導孔之半導體裝置及具有穿導孔之半導體裝置之封裝結構及其製造方法
US8934052B2 (en) * 2010-11-02 2015-01-13 Stmicroelectronics Pte Ltd Camera module including an image sensor and a laterally adjacent surface mount device coupled at a lower surface of a dielectric material layer
TWI527174B (zh) 2010-11-19 2016-03-21 日月光半導體製造股份有限公司 具有半導體元件之封裝結構
US20130256908A1 (en) * 2010-12-13 2013-10-03 Arm Limited Inter-die connection within an integrated circuit formed of a stack of circuit dies
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
TWI445155B (zh) 2011-01-06 2014-07-11 Advanced Semiconductor Eng 堆疊式封裝結構及其製造方法
US8853819B2 (en) 2011-01-07 2014-10-07 Advanced Semiconductor Engineering, Inc. Semiconductor structure with passive element network and manufacturing method thereof
US8487426B2 (en) 2011-03-15 2013-07-16 Advanced Semiconductor Engineering, Inc. Semiconductor package with embedded die and manufacturing methods thereof
US9252172B2 (en) 2011-05-31 2016-02-02 Stats Chippac, Ltd. Semiconductor device and method of forming EWLB semiconductor package with vertical interconnect structure and cavity region
US9564413B2 (en) * 2011-09-15 2017-02-07 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming semiconductor die with active region responsive to external stimulus
US9553162B2 (en) 2011-09-15 2017-01-24 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming semiconductor die with active region responsive to external stimulus
US8541883B2 (en) 2011-11-29 2013-09-24 Advanced Semiconductor Engineering, Inc. Semiconductor device having shielded conductive vias
US8975157B2 (en) 2012-02-08 2015-03-10 Advanced Semiconductor Engineering, Inc. Carrier bonding and detaching processes for a semiconductor wafer
US8963316B2 (en) 2012-02-15 2015-02-24 Advanced Semiconductor Engineering, Inc. Semiconductor device and method for manufacturing the same
EP2648218B1 (en) * 2012-04-05 2015-10-14 Nxp B.V. Integrated circuit and method of manufacturing the same
US8786060B2 (en) 2012-05-04 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
JP2013258271A (ja) * 2012-06-12 2013-12-26 Ps4 Luxco S A R L 半導体装置
US9153542B2 (en) 2012-08-01 2015-10-06 Advanced Semiconductor Engineering, Inc. Semiconductor package having an antenna and manufacturing method thereof
US8937387B2 (en) 2012-11-07 2015-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor device with conductive vias
US8952542B2 (en) 2012-11-14 2015-02-10 Advanced Semiconductor Engineering, Inc. Method for dicing a semiconductor wafer having through silicon vias and resultant structures
KR101419600B1 (ko) * 2012-11-20 2014-07-17 앰코 테크놀로지 코리아 주식회사 지문인식센서 패키지 및 그 제조 방법
US9406552B2 (en) 2012-12-20 2016-08-02 Advanced Semiconductor Engineering, Inc. Semiconductor device having conductive via and manufacturing process
US8841751B2 (en) 2013-01-23 2014-09-23 Advanced Semiconductor Engineering, Inc. Through silicon vias for semiconductor devices and manufacturing method thereof
US9978688B2 (en) 2013-02-28 2018-05-22 Advanced Semiconductor Engineering, Inc. Semiconductor package having a waveguide antenna and manufacturing method thereof
US9089268B2 (en) 2013-03-13 2015-07-28 Advanced Semiconductor Engineering, Inc. Neural sensing device and method for making the same
US8987734B2 (en) 2013-03-15 2015-03-24 Advanced Semiconductor Engineering, Inc. Semiconductor wafer, semiconductor process and semiconductor package
US9173583B2 (en) 2013-03-15 2015-11-03 Advanced Semiconductor Engineering, Inc. Neural sensing device and method for making the same
US10608125B1 (en) * 2013-05-07 2020-03-31 Maxim Integrated Products, Inc. Exposed die sensor package
US9635228B2 (en) 2013-08-27 2017-04-25 Semiconductor Components Industries, Llc Image sensors with interconnects in cover layer
US9659896B2 (en) 2014-08-20 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures for wafer level package and methods of forming same
US9373604B2 (en) 2014-08-20 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures for wafer level package and methods of forming same
US9484285B2 (en) 2014-08-20 2016-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures for wafer level package and methods of forming same
US10121043B2 (en) * 2014-11-18 2018-11-06 Sunasic Technologies, Inc. Printed circuit board assembly with image sensor mounted thereon
US9786631B2 (en) 2014-11-26 2017-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Device package with reduced thickness and method for forming same
US9735135B2 (en) * 2014-12-04 2017-08-15 Pixart Imaging (Penang) Sdn. Bhd. Optical sensor package and optical sensor assembly
US9997554B2 (en) * 2014-12-24 2018-06-12 Stmicroelectronics Pte Ltd Chip scale package camera module with glass interposer having lateral conductive traces between a first and second glass layer and method for making the same
JP2017121032A (ja) * 2015-06-30 2017-07-06 住友電気工業株式会社 高周波装置
CN105355569A (zh) * 2015-11-05 2016-02-24 南通富士通微电子股份有限公司 封装方法
US20170170215A1 (en) * 2015-12-15 2017-06-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure with anti-acid layer and method for forming the same
US20170288067A1 (en) * 2016-03-30 2017-10-05 Intel Corporation Optical sensor shield
US11069667B2 (en) 2016-03-31 2021-07-20 Stmicroelectronics Pte Ltd Wafer level proximity sensor
EP3474327A4 (en) * 2016-06-20 2019-06-19 Sony Corporation SEMICONDUCTOR CHIP HOUSING
US10269671B2 (en) 2017-01-03 2019-04-23 Powertech Technology Inc. Package structure and manufacturing method thereof
US10522505B2 (en) * 2017-04-06 2019-12-31 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method for manufacturing the same
JP2019001698A (ja) * 2017-06-13 2019-01-10 日本電気硝子株式会社 支持ガラス基板の製造方法
CN107958881A (zh) * 2017-11-28 2018-04-24 华进半导体封装先导技术研发中心有限公司 一种cis器件封装结构及封装方法
KR102005351B1 (ko) * 2017-12-07 2019-07-31 삼성전자주식회사 팬-아웃 센서 패키지
TWI672786B (zh) * 2017-12-28 2019-09-21 英屬開曼群島商鳳凰先驅股份有限公司 電子封裝件及其製法
CN112740425A (zh) * 2018-07-13 2021-04-30 阵列光子学公司 用于大型背接触太阳能电池的双深度通孔器件和工艺
CN112437535B (zh) * 2020-11-02 2022-03-18 中国电子科技集团公司第三十八研究所 一种具有高稳定性的射频前端
CN115910956A (zh) * 2021-09-30 2023-04-04 恩智浦美国有限公司 无凸块和无引线的半导体器件

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4384899A (en) * 1981-11-09 1983-05-24 Motorola Inc. Bonding method adaptable for manufacturing capacitive pressure sensing elements
EP1990832A3 (en) * 2000-02-25 2010-09-29 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method
US6571466B1 (en) 2000-03-27 2003-06-03 Amkor Technology, Inc. Flip chip image sensor package fabrication method
US6528857B1 (en) 2000-11-13 2003-03-04 Amkor Technology, Inc. Chip size image sensor bumped package
US6342406B1 (en) 2000-11-15 2002-01-29 Amkor Technology, Inc. Flip chip on glass image sensor package fabrication method
US6692326B2 (en) * 2001-06-16 2004-02-17 Cld, Inc. Method of making organic electroluminescent display
US6885107B2 (en) 2002-08-29 2005-04-26 Micron Technology, Inc. Flip-chip image sensor packages and methods of fabrication
TWM243785U (en) 2003-08-29 2004-09-11 Exquisite Optical Technology C Chip scale packaging structure for image sensor
US7173231B2 (en) 2003-09-16 2007-02-06 Wen Ching Chen Chip scale package structure for an image sensor
JP4271590B2 (ja) 2004-01-20 2009-06-03 新光電気工業株式会社 半導体装置及びその製造方法
US7253397B2 (en) * 2004-02-23 2007-08-07 Micron Technology, Inc. Packaged microelectronic imagers and methods of packaging microelectronic imagers
US7199439B2 (en) 2004-06-14 2007-04-03 Micron Technology, Inc. Microelectronic imagers and methods of packaging microelectronic imagers
JP4271625B2 (ja) 2004-06-30 2009-06-03 株式会社フジクラ 半導体パッケージ及びその製造方法
TWI250596B (en) * 2004-07-23 2006-03-01 Ind Tech Res Inst Wafer-level chip scale packaging method
US7115961B2 (en) 2004-08-24 2006-10-03 Micron Technology, Inc. Packaged microelectronic imaging devices and methods of packaging microelectronic imaging devices
US7109068B2 (en) 2004-08-31 2006-09-19 Micron Technology, Inc. Through-substrate interconnect fabrication methods
KR20060087273A (ko) * 2005-01-28 2006-08-02 삼성전기주식회사 반도체 패키지및 그 제조방법
US7528342B2 (en) * 2005-02-03 2009-05-05 Laserfacturing, Inc. Method and apparatus for via drilling and selective material removal using an ultrafast pulse laser
TW200637017A (en) 2005-04-14 2006-10-16 Chipmos Technologies Inc Image sensor module package
TWI292617B (en) * 2006-02-03 2008-01-11 Siliconware Precision Industries Co Ltd Stacked semiconductor structure and fabrication method thereof
US7767496B2 (en) * 2007-12-14 2010-08-03 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure for encapsulated die having pre-applied protective layer
TWI364102B (en) 2007-12-20 2012-05-11 Powertech Technology Inc Semiconductor package with leads on a chip having muli-row bonding pads

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210015910A (ko) * 2018-07-23 2021-02-10 닝보 써니 오포테크 코., 엘티디. 감광성 어셈블리 및 이의 제작방법

Also Published As

Publication number Publication date
US7851246B2 (en) 2010-12-14
US8866248B2 (en) 2014-10-21
KR101608084B1 (ko) 2016-03-31
SG171644A1 (en) 2011-06-29
US9525080B2 (en) 2016-12-20
TW200931650A (en) 2009-07-16
US20090166785A1 (en) 2009-07-02
TWI532155B (zh) 2016-05-01
US20110049662A1 (en) 2011-03-03
SG153723A1 (en) 2009-07-29
US20120286400A1 (en) 2012-11-15

Similar Documents

Publication Publication Date Title
KR101608084B1 (ko) 광학 센서를 구비한 반도체 소자 및 그 소자의 프론트 및 백사이드상에 상호접속 구조체를 형성하는 방법
KR101559581B1 (ko) 반도체 소자 및 그 제조 방법
US11600595B2 (en) Semiconductor package and manufacturing method thereof
US10651139B2 (en) Semiconductor device and method of forming wafer level ground plane and power ring
KR101631710B1 (ko) 웨이퍼 레벨 칩 스케일 패키지 제조 방법 및 반도체 장치
KR101523383B1 (ko) 반도체 소자 및 그 제조 방법
US8039302B2 (en) Semiconductor package and method of forming similar structure for top and bottom bonding pads
US20220246590A1 (en) Integrated Fan-Out Packages and Methods of Forming the Same
US8241954B2 (en) Wafer level die integration and method
KR101533459B1 (ko) 반도체 소자 및 희생적 캐리어를 이용한 반도체 소자 제조 방법
US20100053407A1 (en) Wafer level compliant packages for rear-face illuminated solid state image sensors
KR20180065907A (ko) 매립된 인덕터 또는 패키지를 갖는 집적 sip 모듈을 형성하는 반도체 소자 및 방법
US20200020548A1 (en) Post-passivation interconnect structure and method of forming the same
US9466577B2 (en) Semiconductor interconnect structure with stacked vias separated by signal line and method therefor
CN115377074A (zh) 内存装置、封装结构及其制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190313

Year of fee payment: 4