KR20210015910A - 감광성 어셈블리 및 이의 제작방법 - Google Patents

감광성 어셈블리 및 이의 제작방법 Download PDF

Info

Publication number
KR20210015910A
KR20210015910A KR1020207037409A KR20207037409A KR20210015910A KR 20210015910 A KR20210015910 A KR 20210015910A KR 1020207037409 A KR1020207037409 A KR 1020207037409A KR 20207037409 A KR20207037409 A KR 20207037409A KR 20210015910 A KR20210015910 A KR 20210015910A
Authority
KR
South Korea
Prior art keywords
photosensitive
layer
photosensitive assembly
molding
conductive
Prior art date
Application number
KR1020207037409A
Other languages
English (en)
Other versions
KR102525788B1 (ko
Inventor
원지에 왕
밍주 왕
젠위 첸
Original Assignee
닝보 써니 오포테크 코., 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닝보 써니 오포테크 코., 엘티디. filed Critical 닝보 써니 오포테크 코., 엘티디.
Publication of KR20210015910A publication Critical patent/KR20210015910A/ko
Application granted granted Critical
Publication of KR102525788B1 publication Critical patent/KR102525788B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80003—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/80006—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15322—Connection portion the connection portion being formed on the die mounting surface of the substrate being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 출원은, 제1표면과 제1표면의 반면에 있는 제2표면을 갖고, 제1표면은 감광구역과 비감광구역을 갖는 감광성 칩; 감광성 칩 주위에 배치되는 전자부품; 몰딩공정을 통해 형성되고 전자부품과 상기 감광성 칩을 함께 패키지하며, 제1표면과 동일한 높이의 제3표면을 갖는몰딩부; 및 제1표면의 비감광구역과 제3표면에 형성되고, 패드를 상기 제1재배선층을 통해 전자부품와 전기적으로 연결하는 제1재배선층을 포함하고, 감광성 어셈블리의 측면이나 밑면에는 전도구역이 있으며 이 구역은 제1재배선층과 전기적으로 연결되는 감광성 어셈블리를 제공한다. 본 출원은 상응된 감광성 어셈블리 제작방법도 제공한다. 본 출원은 감광성 어셈블리 설계의 제한을 줄일 수 있으며; 이동 단말기중의 카메라 모듈이 더욱 모듈화하여 교체하기 쉬워지도록 할 수 있다.

Description

감광성 어셈블리 및 이의 제작방법
본 출원은 광학 기술 분야에 관한 것으로, 구체적으로는 감광성 어셈블리 및 이의 제작방법에 관한 것이다.
현재 카메라 모듈 업계는 갈수록 소형화되어 현재 스마트 단말기의 통합화와 소형화의 수요를 만족시키고 있다. 그러나 현재 카메라 모듈 소형화에 대한 중요한 장애 중 하나는 인쇄회로기판인데, 현재 인쇄회로기판의 기술은 도달할 수 있는 한계에 가까워져서, 더 소형화려는 요구를 더 이상 만족할 수 없다.
현재 업계의 출원인은 선출형 패키지(fan-out package) 기술을 통해 카메라 모듈의 감광성 칩을 전자부품과 전기적으로 연결하는 것을 해결방안으로 제기하였다. 이러한 방안은 선출형 패키지를 통해 일반 카메라 모듈 중의 회로판을 대체하여 카메라 모듈 소형화를 더욱 촉진한다.
그러나, 현재 카메라 모듈은 일반적으로 가요성 연결대와 커넥터를 통해 카메라 모듈을 이동 단말기에 연결하므로, 가요성 연결대와 전기적 연결하도록 선출형 패키지에 한 구역을 설치하여야 한다. 단, 가요성 연결대를 연결해야 할 경우에는 반드시 선출형 패키지 카메라 모듈의 감광성 어셈블리의 꼭대기 층이나 아래층이 RDL층으로 되어 있어, 가요성 연결대와의 전기적 연결을 위해 용접점이 연장된다. 이는 선출형 패키지의 구조 설계에 대해 일정한 제한이 생기게하며, 또 전기적으로 가요성 연결대에 연결하는 동시에 반드시 특정 회피 설계가 생성되어야 한다. 또한, 가요성 연결대를 설치하기 위해 카메라 모듈의 크기를 크게 하는 것은 업계의 소형화 발전에 어긋난다.
한편, 기존의 이동 단말기도 고집중화되어, 이동 단말기 가운데 카메라 모듈을 위한 설치 구역이 더 좁아졌다. 카메라 모듈이 가요성 연결대를 통해 이동 단말기에 설치될 때, 이 가요성 연결대는 굽혀져야 이동 단말기에 연결할 수 있다. 이로 인해 가요성 연결대에 대한 카메라 모듈의 신뢰성 요구도 날이 갈수록 커져, 가요성 연결대는 여러번 굽혀서도 손상되지 않도록 충분히 커야한다. 그리하여 일반적인 가요성 연결대의 현재 연결방식은 지금 업계 발전을 만족시키지 못하고, 심지어 일정한 방해가 생겼다.
따라서, 이러한 문제점을 극복할 수 있는 해결방안이 필요하다.
본 출원은 전술한 종래 기술의 단점 중 적어도 하나를 극복할 수 있는 해결방안을 제공한다.
본 출원의 일 양상에 있어서, 감광성 어셈블리가 제공되며, 감광성 어셈블리는, 제1 표면과 제1 표면에 대향하는 제2 표면을 갖는 감광성 칩으로서, 제1표면은 감광구역과 비감광구역을 갖고, 비감광구역에 배치된 패드를 갖는 감광성 칩; 감광성 칩 주위에 배치된 전자부품; 전자부품과 감광성 칩을 함께 패키징하는 몰딩 공정을 통해 형성되는 몰딩부로서, 제1표면과 동일한 높이인 제3표면을 갖는 몰딩부; 및 제1재배선층, 제1표면의 비감광구역과 제3표면상에 형성되는 제1재배선층을 포함하고, 패드는 제1재배선층을 통해 전자부품에 전기적으로 연결되며, 이중, 감광성 어셈블리의 측면이나 밑면은 전도구역을 가지며, 전도구역은 제1재배선층과 전기적으로 연결된다.
여기에서, 몰딩부는 몰딩층이며, 몰딩층은 제2표면을 덮고 제3표면의 반대면에 있는 제4표면을 형성한다;
여기에서, 감광성 어셈블리는: 감광성 칩 주위에 배치되는 전도성 코어; 및 제4 표면상에 형성되는 제2재배선층을 추가로 포함하고, 이중, 몰딩층은 몰딩 공정을 통해 형성되며, 전도성 코어, 전자부품 및 감광성 칩은 함께 고정되며, 전도성 코어는 제1재배선층과 제2재배선층을 전기적으로 연결하고, 패드는 제1재배선층을 통해 전도성 코어에 전기적으로 연결되며, 전도성 코어는 제2재배선층을 통해 전자부품에 전기적으로 연결된다.
여기에서, 몰딩부의 측면에 전도구역이 있으며, 이 전도구역은 제1재배선층과 전기적으로 연결되며; 또한 전도 구역은 제2재배선층과 전기적으로 연결된다.
여기에서, 전도구역은 두개의 인접한 감광성 사이의 경계선에 있는 전도성 기둥을 절단하여 형성된다.
여기에서, 전도구역은 솔더 볼(solder ball)의 배열이나 전도성 기둥의 배열을 통해 제2재배선층의 아래 표면에 형성된다.
여기에서, 제1 재배선층의 재배선 선로는 제1재배선층의 가장자리까지 연장되고 제1 재배선층 측면에 노출되며; 전도구역은 몰딩부의 측면과 제1 재배선층의 측면에 금속 층을 도금하는 것을 통해 형성된다.
여기에서, 제2 재배선층의 재배선 선로는 제2 재배선층의 가장자리까지 연장되고 제2 재배선층의 측면에 노출되며; 전도구역은 상기 몰딩부 측면과 제2재배선층의 측면에 있는 금속 층을 도금하는 것을 통해 형성된다.
본 출원의 다른 일 양태에 따르면, 감광성 어셈블리가 제공되며, 감광성 어셈블리는, 감광성 칩: 이는 제1표면과 제1표면에 대향하는 제2표면을 갖는 감광성 칩으로서, 제1표면은 감광구역과 비감광구역을 갖고, 비감광구역상에 배치되는 패드를 추가로 갖는 감광성 칩; 감광성 칩 주위에 배치되는 전자부품; 몰딩 공정을 통해 형성되며 전자부품과 상기 감광성 칩을 함께 고정시키는 몰딩층으로서, 제1표면과 동일한 높이의 제3표면을 가지며, 제2표면을 덮어서 상기 제3표면의 반대면에 있는 제4표면을 형성하는 몰딩층; 제1표면의 비감광구역과 제3표면상에 형성되는 제1 재배선층으로서, 패드가 제1재배선층을 통해 전자부품과 전기적으로 연결되는, 제1 재배선층; 및 몰딩층을 관통하는 전도성 코어를 포함하고, 전도성 코어의 일단부는 제1 재배선층을 통해 전자부품과 상기 패드에 전기적으로 연결되고, 타단부는 제4표면에 노출되면서 전도구역을 형성한다.
본 출원의 다른 일 양태에 있어서, 감광성 어셈블리 제작 방법이제공되며 이 제작 방법은, 1) 감광성 어셈블리 패널을 제작하는 단계로서, 감광성 어셈블리 패널은 최소 두개의 감광성 어셈블리 유닛으로 구성되며, 감광성 어셈블리 유닛은 제1표면과 제1표면의 반대면에 있는 제2표면을 갖고, 제1 표면은 감광구역과 비감광구역을 갖고, 비감광구역상에 배치되는 패드를 추가로 갖는 감광성 칩: 감광성 칩 주위에 배치되는 전자부품; 몰딩 공정을 통해 형성되며 전자부품과 감광성 칩을 함께 고정시키며, 제1표면과 동일한 높이의 제3표면을 갖는 몰딩층 및 제1표면의 비감광구역과 제3표면상에 형성되는 제1재배선층으로서, 제1재배선층을 통해 전자부품과 패드가 전기적으로 연결되는 제1 재배선층: ; 이중, 인접한 두개의 감광성 어셈블리 유닛의 몰딩층을 일체형로 연결되고, 인접한 두개의 감광성 어셈블리 유닛의 경계선에 전도성 기둥이 설치되고, 이 전도성 기둥은 일체로 형성된 몰딩층 중에 감싸져 있는, 단계; 및 2) 전도성 기둥이 절단되도록, 경계선에서 감광성 어셈블리 패널을 절단하는 단계를 포함하고, 절단후 얻은 감광성 어셈블리의 몰딩층의 측면은 모두 전도구역을 갖도록 한다.
상기 단계1)은: 11) 패널상의 최소 두개의 감광성 칩에 해당하는 제1재배선층을 형성하는 단계; 12) 제1재배선층상에 최소 두개의 감광성 칩과 해당하는 전자부품 및 인접한 두개의 감광성 칩 사이에 있는 전도성 기둥을 설치하는 단계로서, 이중 전자부품과 전도성 기둥은 각각 제1 재배선층을 통해 감광성 칩의 패드에 전기적으로 연결되는 단계; 및 13) 몰딩 공정을 통해 제1 재배선층, 적어도 두개의 감광성 칩, 전자부품 및 전도성 기둥을 함께 고정시켜, 감광성 어셈블리 패널을 형성하는 단계를 포함한다.
단계11)에서, 제1 재배선층은 감광구역에 해당하는 통광공 형성 영역을 가지고 있으며, 통광공 형성 영역은 배선되지 않는다; 감광성 어셈블리의 제작방법은 또한 다음의 단계를 추가로 포함한다: 3) 제1재배선층에서 통광공 형성 영역을 제거하는 단계.
단계3)은 단계2후에 실행되거나; 단계13)과 단계2 사이에서 실행하거나; 단계11)과 단계12) 사이에서 실행할 수 있다.
단계12)에서, 전도성 기둥은 제1재배선층와 몰딩층 사이의 인터페이스에 설치된 솔더볼과 접촉한다.
단계12)중에 제1재배선층에 전도성 코어를 설치하는 것을 추가로 포함하고; 단계13)중에 전도성 코어, 제1재배선층, 감광성 칩 및 전자부품을 함께 몰딩하는 단계를 추가로 포함하고; 단계1)은 다음과 같은 하부단계도 포함한다: 14) 단계13에서 형성된 몰딩층 반대에 있는 상기 패널 표면상에 제2재배선층을 형성하여 상기 감광성 어셈블리 패널을 형성하는 단계.
본 출원의 다른 일 양태에 있어서, 감광성 어셈블리의 다른 제작방법을 제공하며, 여기에는 1) 제2항 내지 제3항 중 어느 한 항에 따르는 감광성 어셈블리를 제작하는 단계로서, 감광성 어셈블리의 재배선층의 일부 재배선 선로는 재배선층의 가장자리까지 연장되고 재배선층의 측면에서 노출되며, 여기서 재배선층은 제1재배선층 또는 제2재배선층인, 단계, 및 2) 몰딩층의 측면과 재배선층의 측면에 금속층을 도금하는 것을 통해 전도구역을 형성하는 단계를 포함한다.
여기에서, 단계1)는 다음과 같은 하부-단계를 포함한다: 11) 패널상에 감광성 칩에 해당하는 제1재배선층을 형성하는 단계; 12) 제1재배선층상에 감광성 칩과 상응하는 전자부품을 설치하는 단계로서, 전자부품은 제1재배선층을 통해 감광성 칩의 패드와 전기적으로 연결되는, 단계; 및 13) 몰딩 공정에 의해 제1재배선층, 감광성 칩 및 전자부품을 함께 고정시키는 단계.
여기에서, 단계11)중에, 패널은 감광성 칩의 감광구역에 해당하는 공백구역을 가지고 있으며, 이 공백구역은 제1재배선층에 의해 덮이지 않는다.
여기에서, 단계11)중에, 제1 재배선층은 감광성 칩의 감광구역에 해당하는 통광공 형성 영역을 가지고 있으며, 통광공 형성 영역은 배선되지 않는다; 감광성 어셈블리 제작방법은 3) 통광공 형성 영역을 제거하는 단계를 추가로 포함한다.
여기에서, 단계11)중에, 제1재배선층의 재배선 선로의 일부는 제1재배선층의 가장자리까지 연장되고, 제1재배선층의 측면에 노출되고; 단계2)중에, 몰딩층의 측면과 제1재배선층의 측면에 금속층을 도금하는 것을 통해 전도구역이 형성된다.
여기에서, 단계12)는 제1재배선층에 전도성 코어를 설치하는 단계를 추가로 포함하고; 단계13)는 전도코어, 제1재배선층, 감광성 칩 및 전자부품을 함께 몰딩하는 단계를 추가로 포함하고; 단계1)는 다음과 같은 하부단계도 포함한다: 14) 단계13)에서 형성된 패널 반대에 있는 몰딩층 표면상에 제2재배선층이 형성되는 단계.
여기에서, 단계14)중에, 제2재배선층의 재배선 선로의 일부는제2재배선층의 가장자리까지 연장되고, 제2재배선층의 측면에 노출되고; 단계2)중에, 몰딩층의 측면과 제2재배선층의 측면에 금속층을 도금하는 것을 통해 전도구역이 형성된다.
여기에서, 단계1)는: , 최소 두개의 감광성 칩, 전자부품 및 패널에 배치된 전도성 기둥을 몰딩 공정에 의해 미리결정된 위치에 패키징하고, 몰딩 후에 형성된 패키지 표면에 재배선층을 배치하여 감광성 어셈블리 패널을 얻는다.
여기에서, 단계1)은: 11) 최소 두개의 감광성 칩, 전자부품 및 전도성 기둥을 패널에 설치하는 단계; 12) 몰딩 공정에 의해 최소 두개의 감광성 칩, 전자부품 및 전도성 기둥을 함께 고정시켜 하나의 패키지를 형성하는 단계; 13) 패키지에 제1재배선층을 설치하여, 전자부품과 전도성 기둥이 모두 제1재배선층을 통해 감광성 칩의 패드와 전기적으로 연결되어 감광성 어셈블리 패널을 얻는 단계를 포함한다.
여기에서, 단계13)중에, 전도성 기둥은 제1재배선층과 몰딩층 사이의 인터페이스에 설치된 솔더 볼과 접촉한다.
여기에서, 단계13)중에, 제1 재배선층은 감광구역에 해당하는 통광공 형성 영역을 가지고 있으며, 통광공 형성 영역은 배선되지 않으며; 감광성 어셈블리 제작방법은 다음과 같은 단계도 추가로 포함한다: 3) 통광공 형성 영역을 제거하는 단계.
여기에서, 단계3)은 단계13)과 단계2) 사이에서 실행되거나, 단계2)이후에 실행된다.
종래의 기술과 비교할 때, 본 출원은 다음 기술 효과 중 적어도 하나를 가질 수 있다:
1. 본 출원은 무연결 벨트 구조식으로 사용하여, 선출형 패키지의 감광성 어셈블리의 설계 제한을 줄이고 설계를 더욱 원활하게 한다.
2. 본 출원은 감광성 어셈블리의 측면에 접촉식 전기적 연결을 실현할 수 있어, 카메라 모듈을 더욱 소형화한다.
3. 본 출원은 카메라 모듈의 베이스 측면에 전기적 연결구역을 설치하여, 베이스와 일체형이 되어 쉽게 파손되지 않는다.
4. 본 출원은 베이스 측면의 접촉식 전기적 연결을 통해, 카메라 모듈과 이동 단말기의 연결이 더욱 편리해지는 동시에 카메라 모듈을 쉽게 교환할 수 있어, 카메라 모듈이 더욱 모듈화되게 한다.
첨부 도면을 참고하여 예시적인 실시예를 도시하였다. 본 명세서에 개시된 실시예 및 첨부 도면은 제한적인 것이 아니라 예시적인 것으로 간주되어야 한다.
도1은 본 출원의 일 실시예에 따른 감광성 어셈블리(10)의 단면도이다;
도2는 도1의 감광성 어셈블리(10)의 측면도이다;
도3은 본 출원의 다른 실시예에 따른 감광성 어셈블리(10)의 단면도이다;
도4는 본 출원의 또 다른 실시예의 감광성 어셈블리(10)의 단면도이다;
도5a는 도4의 감광성 어셈블리(10)의 저면도이다;
도5b는 본 출원의 다른 실시예에 따른 감광성 어셈블리의 저면도이다;
도6a부터 도6g까지는 본 출원의 실시예의 감광성 어셈블리(10)의 제작공정이다;
도7a부터7g까지는 본 출원의 다른 실시예에 따른 감광성 어셈블리(10)의 제작공정이다;
도8a부터 도8e까지는 본 출원의 또 다른 실시예 중에 따른 감광성 어셈블리(10)의 제작공정이다.
본 출원에 대한 이해를 돕기 위하여, 이하에서는 첨부 도면을 참고하여 본 출원의 다양한 방명에 대해 더욱 상세하게 설명한다. 이러한 상세한 설명은 본 출원의 예시적인 실시예에 대한 설명일 뿐이며, 본 출원의 범위를 어떠한 방식으로도 제한하려는 것이 아님을 이해해야 한다. 명세서 전체에 걸쳐 동일 참도 부호는 동일 구성 요소를 지칭한다. "및/또는"이라는 표현은 서로 관련하여 나열된 항목 중 하나 이상의 임의 및 모든 조합을 포함한다.
본 명세서에서 제1, 제2등과 같은 표현은 하나의 특징을 다른 특징과 구별하기 위해서만 사용되며, 특징에 대한 어떠한 제한도 의미하지 않는다는 점에 유의 해야 한다. 따라서 본 출원의 시사점을 벗어나지 않는 상황에서 이하에서 논의되는 제1주체는 제2주체로 지칭될 수도 있다.
도면에서 설명의 편의를 위해 물체의 두께, 크기 및 형상을 조금 과장하였다. 첨부 도면은 단지 예시일 뿐이며 비율에 맞춰 엄격하게 제도한 것은 아니다.
"포괄하는", "포괄되는", "구비하는", "포함하는" 및/또는 "포함되는"이라는 용어는 본 명세서에서 사용될 때 언급된 특징, 전체, 단계, 조작, 구성 요소 및/또는 부품이 존재한다는 것을 의미하나, 하나 이상의 다른 특징, 전체, 단계, 조작, 구성 요소, 부품 및/또는 이들의 조합의 존재 또는 추가를 배제하지는 않는다. 또한 "??중의 적어도 하나"와 같은 표현이 나열된 특징의 목록 이후에 나타날 경우, 전체 나열된 특징을 수식하는 것이며, 목록 중의 개별 요소를 수식하는 것이 아니다. 또한 본 출원의 실시예를 설명할 때, "~할 수 있다"를 사용하여 "본 출원의 하나 이상의 실시예"를 나타낸다. "예시적인"이라는 용어는 예시를 지칭하거나 예기적으로 설명하도록 의도된다.
본원에 사용된 용어 "기본적으로", "대략" 및 이와 유사한 용어는 정도를 나타내는 용어로 사용되는 것이 아니라 비슷한 것을 나타내는 용어로 사용되며, 본 발명의 속한 기술분야의 당업자가 인식하는 것, 측정치 또는 계산치 중의 고유 편차를 설명하도록 의도된다.
다르게 정의되지 않는 한, 본원에 사용된 모든 용어 (기술 용어와 과학 용어 포함)는 본 출원이 속한 기술분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 또한 본원에서 달리 정의 되지 않는 한, 용어 (예를 들어 일반 사전에 정의된 용어)는 이것이 관련 기술의 맥락에서의 의미와 일치하는 의미로 해석되어야 하며, 이상적이거나 지나치게 공식적인 의미로 해석되지 않아야 한다.
본 출원의 실시예 및 실시예 중의 특징은 충돌이 없는 한 서로 결합될 수 있음에 유의해야 한다. 이하에서는 첨부 도면과 실시예를 참고하여 본 출원을 상세하게 설명한다.
도1은 본 출원의 실시예 중에 따른 감광성 어셈블리(10)의 단면도이다. 도1를 참고하여, 감광성 어셈블리(10)는: 감광성 칩(1), 전자부품(2), 몰딩층(3) 및 제1 재배선층(4)을 포함한다. 감광성 칩(1)은 제1표면(11), 제1표면(11)과 반대면에 있는 제2표면(12)을 가지고 있으며, 제1표면(11)은 감광구역(13)과 비감광구역(14)을 가지고 있다. 감광성 칩(1)은 또한 비감광구역(14)의 패드(15)(예를 들어 용접 점)을 갖는다. 전자부품(2)은 감광성 칩(1)주위에 설치된다. 몰딩층(3)은 몰딩공정을 통해 형성되며, 전자부품(2)과 감광성 칩(1)을 함께 고정시키고, 몰딩층(3)은 제1표면(11)과 동일한 높이의 제3표면(31)을 가지고 있다.
제1 재배선층(4)은 제1표면(11)의 비감광구역(14)과 제3표면(31)상에 형성되며, 패드(15)는 제1재배선층(4)을 통해 전자부품(2)과 전기적으로 연결된다. 도2는 도1의 감광성 어셈블리(10)의 개략적인 측면도이다. 도2에 도시된 바와 같이, 몰딩층(3)의 측면은 전도구역(5)을 가지며 이 전도구역(5)은 제1재배선층(4)에 전기적으로 연결된다.
더 나아가, 도3은 본 출원의 다른 실시예에 따른 감광성 어셈블리(10)의 개략적인 단면도이다. 도3을 참고하면, 본 실시예 중, 몰딩층(3)은 제2표면(12)을 덮고, 제3표면(31)의 반대면에 있는 제4표면(32)을 형성한다. 감광성 어셈블리(10)는 또한 전도성 코어(7)와 제2 재배선층(6)을 포함한다. 이 전도성 코어(7)는 감광성 칩(1)주위에 배치되며, 제2 재배선층(6)은 제4표면(32) 위에 형성된다. 이중, 몰딩층(3)은 몰딩공정을 통해 형성되며, 또한 전도성 코어(7), 전자부품(2)과 감광성 칩(1)을 함께 고정시킨다. 전도성 코어(7)는 제1 재배선층(4)과 제2 재배선층(6)을 전기적으로 연결하고, 패드(15)는 제1 재배선층(4)을 통해 전도성 코어(7)에 전기적으로 연결되고, 전도성 코어(7)는 제2 재배선층(6)을 통해 전자부품(2)에 전기적으로 연결된다. 전도구역(5)은 제2 재배선층(6)과 전도성 코어(7)를 통해 제1 재배선층(4)과 전기적으로 연결된다.
일 실시예에 있어서, 전도구역(5)은 두개의 인접한 감광성 어셈블리(10) 사이의 경계선상의 전도성 기둥(51)을 절단함으로써 형성된다.
다른 실시예에 있어서, 제1 재배선층(4)의 재배선 선로는 제1 재배선층(4)의 가장자리까지 연장되고 제1 재배선층(4)의 측면에 노출된다; 전도구역(5)은 몰딩층(3)의 측면과 제1 재배선층(4)의 측면에 금속 층을 도금하는 것을 통해 형성된다.
다른 실시예에 있어서, 제2 재배선층(6)의 재배선 선로는 제2 재배선층(6)의 가장자리까지 연장되고 제2 재배선층(6)의 측면에 노출된다; 전도구역(5)은 몰딩층(3)의 측면과 제2재배선층(6)의 측면에 금속층을 도금하는 것을 통해 형성된다.
상기 실시예는 모든 재배선층(RDL)을 통해 감광성 어셈블리의 회로를 확장시킬수 있으며, 따라서 카메라 모듈과 이동 단말기 사이의 전기적 연결을 용이하게 할 수 있지만, 마주보는 전도구역 사이에는 일정한 간격을 설정하여 상호 간섭을 방지하여야 한다.
또한 상기 실시예에 있어서, 전도구역은 카메라 모듈베이스(감광성 어셈블리는 카메라 모듈의 베이스로 간주될 수 있다.) 주위에 분포될 수 있으며, 필요한 전도구역(또는 감광성 어셈블리이 필요한 입출력 단자)이 너무 많아서 동일한 측면에 설치하지 못한 경우에는, 전도구역을 카메라 모듈 베이스의 두개 이상의 측면에 설치하는 것이 적합하다. 물론, 본 실시예는 이동 단말기에서 회로 설치를 줄이기 위해 동일한 측면에 설치될 수 있다.
또한, 도4는 본 출원의 또 다른 실시예 중에 따른 감광성 어셈블리(10)의 개략적인 단면도이다. 본 실시예 중에는, 감광성 어셈블리(10)의 전도구역(5)은 밑부분에 설치되어 있다. 도4를 참고하면, 이 감광성 어셈블리(10)는: 감광성 칩(1), 전자부품(2), 몰딩층(3), 제1재배선층(4) 그리고 전도성 코어(7)를 포함한다. 감광성 칩(1)은 제1표면(11)과 제1표면(11)에 대향하는 제2표면(12)를 가지고 있으며, 제1표면(11)은 감광구역(13)와 비감광구역(14)을 가지고 있다. 패드(15)는 제1 재배선층(4)을 통해 전자부품(2)에 전기적으로 연결된다. 전자부품(2)은 감광성 칩(1)의 주위에 설치된다. 몰딩층(3)은 몰딩공정을 통해 형성되며, 전자부품(2)과 감광성 칩(1)을 함께 고정시키고, 몰딩층(3)은 제1표면(11)과 같은 높이의 제3표면(31)을 가지고 있다. 또한 몰딩층(3)은 제2표면(12)을 덮어서 제3표면(31)의 반대면에 있는 제4표면(32)을 형성한다. 제1 재배선층(4)은 제1표면(11)의 비감광구역(14)과 제3표면(31)상에 형성되며, 패드(15)는 제1재배선층(4)을 통해 전자부품(2)에 전기적으로 연결된다. 전도성 코어(7)는 몰딩층(3)을 관통한다. 또한 전도성 코어(7)의 일단은 제1 재배선층(4)을 통해 전자부품(2)과 패드(15)에 전기적으로 연결되고, 타단은 제4표면(32)에서 노출되어 전도구역(5)을 형성한다. 도5a는 도4의 감광성 어셈블리(10)의 개략적인 저면도이다. 도5a에서는 본 실시예 중, 감광성 어셈블리(10)의 전도구역(5)은 바닥에 위치하는 제4표면(32)상에 분포되어 있다는 것을 알수 있다. 이 실시예에서, 전도성 기둥(51)은 모두 모듈 내부에 설치되어 있다.
또한, 도5b는 본 출원의 다른 실시예의 감광성 어셈블리의 개략적인 저면도이다. 이 실시예에서, 감광성 어셈블리의 개략적인 단면도는 도3과 일치한다. 도5b를 참고하면, 본 실시예 중, 전도구역(5)은 밑부분에 위치되어 있는 제2 재배선층(6)의 하부 표면상에 분포되어 있다. 전도구역(5)은 노출된 솔더볼의 배열이나 전도성 기둥 배열로 형성할 수 있다. 본 실시예에서, 감광성 어셈블리의 하부 표면상에 단말 장치의 다른 부품(예를 들어 메인보드)과의 접촉식 전기적 연결을 실현할 수 있다.
상기 실시예 중에서, 감광성 어셈블리는 AF형 카메라 모듈 또는 FF형 카메라 모듈에 사용할 수 있다. 그리고, 카메라 모듈은 일반 단일 카메라일 수 있으며, 듀얼 카메라 또는 어레이 모듈로 확장하여 사용될 수 있다. 상기 전도구역은 전도성 기둥 또는 전도층 일수 있다.
또한, 도6a~도6g는 본 출원의 실시예 중의 감광성 어셈블리(10)의 제작공정이다. 도6a~도6g를 참고하여, 본 실시예의 감광성 어셈블리(10)의 제작방법은 단계100-200을 포함한다:
단계100: 감광성 어셈블리 패널을 제작한다. 도6f는 본 출원의 일 실시예에서 제작 완성된 감광성 어셈블리 패널의 사례이다. 감광성 어셈블리 패널은 최소 두개의 감광성 어셈블리 유닛(10')으로 구성되며, 두개의 인접한 감광성 어셈블리 유닛(10')의 몰딩층(3)과 하나로 일체화된다. 또한 두개의 인접한 감광성 어셈블리 유닛의 경계선 위치에 전도성 기둥(51)이 설치되어 이 전도성 기둥(51)은 일체화된 몰딩층(3)에 덮인다.
일 실시예 중에 있어서, 단계100는 다음의 하부단계를 포함한다:
단계101: 패널(8)상에 최소 두개의 감광성 칩(1)에 해당하는 제1재배선층(4)을 형성한다. 일 실시예에서, 제1재배선층(4)은 감광구역(13)에 해당하는 통광공 형성 영역(41)을 가지고 있다. 통광공 형성 영역(41)은 배선되지 않는다. 도6a는 본 출원의 실시예 중, 패널(8)상에 두개의 감광성 칩에 해당하는 제1 재배선층(4)을 형성하는 예를 나타낸다.
단계102: 제1재배선층(4)상에 적어도 두개의 감광성 칩(1) 및 상응하는 전자부품(2)과, 인접한 두개의 감광성 칩(1) 사이에 있는 전도성 기둥(51)을 설치한다. 이중 전자부품(2)과 전도성 기둥(51)은 각각 제1 재배선층(4)을 통하여 감광성 칩(1)의 패드(15)와 전기적으로 연결된다. 이중, 전도성 기둥(51)은 제1재배선층(4)과 몰딩층(3) 사이의 인터페이스에 설치된 솔더볼과 접촉한다. 도6b는 본 출원의 실시예 중에서 제1 재배선층(4)에 적어도 두개의 감광성 칩(1)과 그에 상응하는 전자부품(2) 및 인접한 두개의 감광성 칩(1) 사이에 있는 전도성 기둥(51)을 설치한 사례이다.
단계103: 몰딩공정을 통해 제1 재배선층(4), 적어도 두개의 감광성 칩(1), 전자부품(1) 및 전도성 기둥(51)을 함께 고정시킨다. 도6c는 본 출원의 일 실시예에서, 제1 재배선층(4)과 적어도 두개의 감광성 칩(1), 전자부품(2) 및 전도성 기둥(51)을 몰딩 공정을 통해 고정시키는 예를 나타낸다. 일 실시예에서, 몰딩 완성후, 몰딩층(3)을 연마하여, 전도성 기둥(51)을 노출시키고 몰딩층(3)의 두께를 감소시킬 수 있으며, 얇아진 몰딩(3)의 높이는 전자부품(2)의 높이보다 크거나 같다(일반적으로 전자부품(2)의 높이는 감광성 칩(1)의 높이보다 높다). 도6d는 본 출원의 실시예에서 몰딩층(3)을 연마하는 예이다. 더 나아가, 패널(8)을 박리하여 감광성 어셈블리 패널을 얻을 수 있다. 도6e는 본 출원의 실시예에서 패널(8)을 박리한 후의 감광성 어셈블리 패널의 예를 나타낸다. 더 나아가, 일 실시예에서, 제1재배선층(4)의 통광공 형성 영역(41)은 제거될 수 있다. 도6f는 본 출원의 실시예에서 제1재배선층(4)의 통광공 형성 영역(41)을 제거한 후의 감광성 어셈블리 패널의 예를 나타낸다.
단계200: 경계선에서 감광성 어셈블리 패널을 절단하여, 전도성 기둥(51)이 절단되도록 하고, 절단된 후 얻은 감광성 어셈블리(10)의 몰딩층(3)의 측면은 전도구역(5)을 가지도록 한다. 도6g는 본 출원의 실시예에서 감광성 어셈블리 패널을 절단하여 얻은 감광성 어셈블리(10)의 일 예를 나타낸다.
또한 일 실시예에서, 제1 재배선층(4)의 통광공 형성 영역(41)을 제거하는 단계는 단계200 이후에 실행할 수 있다. 즉, 도6e에 표시된 감광성 어셈블리 패널을 얻은 후, 바로 단계200을 실행한다. 그 다음에, 제1 재배선층(4)의 통광공 형성 영역(41)을 제거하는 단계가 수행된다. 물론, 다른 실시예에서, 제1 재배선층(4)의 통광공 형성 영역(41)을 제거하는 단계는 제1재배선층(4)이 상기 패널(8)을 완전히 덮지않도록 단계101과 단계102 사이에서 수행할 수도 있다. 다시 말하면, 통광공 형성 영역(41)을 제거한 후, 패널(8)상에는 공백구역이 존재한다. 이 공백구역은 상기 감광성 칩(1)의 감광구역(13)에 해당되고 이 공백구역은 제1재배선층(4)에 의해 덮히지 않는다.
상기 단계100-200에 해당하는 실시예에는 전체 시행 공정에 적합한 공정이다. 실시예에서, 두개의 감광성 칩(1) 사이의 RDL층과 몰딩층(3) 사이에 비교적 긴 전도구역(5)이 설치되어, 절단 후에도 노출된 전도구역(5)을 카메라 모듈 측면상에서 얻을 수 있고, 또한 전도구역(5)과 RDL층은 여전히 전기적으로 연결될 수 있다. 다른 실시예에서, 단계103에서는 패널(8)이 제거되지 않을 수 있지만, 단계200이 완료된 후 패널(8)이 제거될 수 있다.
다른 예에서, 상기 단계101에서, 제1 재배선층(4)은 감광구역(13)에 해당하는 통광공 형성 영역(41)을 가지고 있으며, 통광공 형성 영역(41)은 배선되지 않는다.
감광성 어셈블리(10) 제작방법은 다음을 추가로 포함한다:
단계300: 제1재배선층(4)의 통광공 형성 영역(41)을 제거한다. 단계300은 단계200 이후에 실행할 수도 있고, 단계103 이후 단계200 이전에 실행할 수도 있다. 제1재배선층(4)은 상기 패널(8)을 완전히 덮지 않는다. 패널(8)는 감광성 칩(1)의 감광구역(13)에 해당하는 공백구역 가지고 있는데, 이 공백구역은 제1재배선층(4)에 의해 덮히지 않는다.
또한, 도7a~7g는 본 출원의 다른 실시예에 따르는 감광성 어셈블리(10)의 제작공정을 도시한다. 이 실시예에서, 감광성 어셈블리 패널을 제작할 때에는, 먼저 적어도 두개의 감광성 칩(1), 전자부품(2) 및 전도기둥(51)을 함께 몰딩하여 패키지한 다음, 얻은 패키지 표면에 재배선층(예를 들어 제1 재배선층(4))을 형성할 수 있다. 이 실시예의 감광성 어셈블리(10)의 제작방법은 다음과 같은 단계를 포함된다.
단계110: 미리 설정된 위치에 따라, 적어도 두개의 감광성 칩(1), 전자부품(2) 및 전도성 기둥(51)을 패널(8)에 배치한다. 도7a은 본 출원의 실시예에서 두개의 감광성 칩(1), 전자부품(2) 및 전도성 기둥(51)이 패널(8)에 배치되는 일 예를 도시한다. 이 실시예에서, 패널(8)상에 베치되는 적어도 두개의 감광성 칩(1), 전자부품(2) 및 전도성 기둥(51)은 적어도 두개의 감광성 어셈블리 유닛에 해당한다. 또한 인접한 두개의 감광성 어셈블리 유닛사이의 경계선 위치에 전도성 기둥(51)이 설치된다.
단계120: 몰딩 공정을 통해 적어도 두개의 감광성 칩(1), 전자부품(2) 및 전도성 기둥(51)을 함께 고정시켜 하나의 패키지를 형성한다. 도7b는 본 출원의 실시예에서 두개의 감광성 칩(1), 전자부품(2) 및 전도성 기둥(51)을 패널(8)에 배치하는 예를 나타낸다. 이 패키지는 몰딩층(3)을 가지고 있다.
단계130: 패키지의 몰딩층(3)에 대해 연마를 진행하여 전도성 기둥(51)을 노출시키고 몰딩층(3)을 얇게 만든다. 도7c은 본 출원의 실시예에서 연마후의 패키지의 예를 나타낸다.
단계140: 패널(8)을 제거한다. 도7d는 본 출원의 실시예 에서 패널(8)을 제거한 후의 패키지의 일 예를 나타낸다. 도7d에서 패널(8)가 제거된 후, 패키지를 뒤집어서 감광성 칩(1)의 감광구역(13)을 위로 놓아두게 한다.
단계150: 패키지의 상부표면에 제1재배선층(4)이 형성되어, 전자부품(2)과 전도성 기둥(51)은 모두 제1재배선층(4)을 통해 감광성 칩(1)의 패드(15)와 전기적으로 연결된다. 여기서, 전도성 기둥(51)은 제1재배선층(4)과 몰딩층(3) 사이의 인터페이스에 설치된 솔더볼과 접촉한다. 도7e는 본 출원의 일 실시예에서, 패키지 표면상에 제1 재배선층(4)을 형성한 일 예를 나타낸다. 제1 재배선층(4)은 감광구역(13)에 해당하는 통광공 형성 영역(41)을 가지며, 이 통광공 형성 영역(41)은 배선되지 않는다.
단계160: 제1 재배선층(4)의 통광공 형성 영역(41)을 제거하여 감광구역(13)을 노출할 수 있도록 한다. 도7f는 본 출원의 실시예에서 통광공 형성 영역(41)을 제거한 후의 감광성 어셈블리 패널의 일 예를 나타낸다.
단계170: 감광성 어셈블리 패널을 절단하여 단일 감광성 어셈블리(10)를 얻는다. 도7g는 본 출원의 실시예에서 단일 감광성 어셈블리(10)의 일 예를 나타낸다. 이중, 두 감광성 어셈블리 유닛 사이의 경계선에 위치해 있는 전도성 기둥(51)이 절단되어, 단일 감광성 어셈블리(10)의 측면에 전도구역(5)을 형성한다. 다른 실시예에서, 단계160과 단계170의 실행 순서가 서로 교환될 수 있다.
또한 도8a~도8e는 본 출원의 또 다른 실시예에서 감광성 어셈블리(10)를 제작하는 공정을 나타낸다. 도8a~도8e를 참고하면, 본 실시예의 감광성 어셈블리(10)의 제작방법은 단계1000-2000을 포함한다:
단계1000: 감광성 어셈블리(10)를 제작한다. 여기서 감광 어셈블리(10)의 재배선층의 재배선 선로의 일부가 재배선층의 가장자리까지 연장되고, 재배선층의 측면에 노출한다. 여기에서, 재배선층은 제1재배선층(4) 또는 제2재배선층(6)일 수 있다.
단계2000: 몰딩층(3)의 측면과 재배선층의 측면에 금속층을 도금하는 것을 통해 전도구역(5)을 형성하여, 완성된 감광성 어셈블리(10)를 얻는다.
일 실시예에 있어서, 단계1000는 다음과 같은 하부단계 1001-1005를 포함한다:
단계1001: 패널(8)상에 감광성 칩(1)에 해당하는 제1재배선층(4)을 형성한다. 도8a는 본 출원의 실시예에서 패널(8)상에 감광성 칩에 해당하는 제1 재배선층(4)을 형성하는 일 예를 나타낸다. 이중 제1재배선층(4)은 감광구역(13)에 해당되는 통광공 형성 영역(41)을 가지고 있으며, 통광공 형성 영역(41)은 배선되지 않는다. 또한, 제1재배선층(4)의 재배선 선로의 일부는 제1재배선층(4)의 가장자리까지 연장되고, 제1재배선층(4)의 측면에 노출된다.
단계1002: 제1재배선층(4)상에 감광성 칩(1) 및 상응하는 전자부품(2)을 설치한다. 도8b는 본 출원의 실시예에서 제1재배선층(4)상에 감광성 칩(1)과 상응하는 전자부품(2)을 설치하는 일 예를 나타낸다. 이중 전자부품(2)은 제1재배선층(4)을 통해 감광성 칩(1)의 패드(15)와 전기적으로 연결된다.
단계1003: 몰딩 공정을 통해, 제1재배선층(4), 감광성 칩(1)및 전자부품(2)을 함께 고정시킨다. 도8a는 본 출원의 실시예에서 몰딩 공정을 통해 제1재배선층(4), 감광성 칩(1) 및 전자부품(2)을 함께 고정시키는 일 예를 나타낸다.
단계1004: 패널(8)을 제거한다. 도8d는 본 출원의 실시예 에서 패널(8)을 제거하는 일 예를 나타낸다.
단계1005: 제1재배선층(4)의 통광공 형성 영역(41)을 제거하여 감광성 칩(1)의 감광구역(13)을 노출시킨다.
또한 단계2000이 실행되면, 즉, 몰딩층3의 측면과 재배선층의 측면에 금속층을 도금하는 것을 통해 전도구역(5)을 형성하여 완성된 감광성 어셈블리(10)를 얻는다. 도8e는 본 출원의 실시예에서 감광성 어셈블리(10) 완성품의 일 예를 나타낸다.
또한 다른 실시예에서, 단계1000은 단계1003에서 형성된 몰딩층(3)의 상부표면상에 제2재배선층을 형성하는 단계1003a를 추가로 포함할 수 있다: 제2재배선층의 재배선 선로의 일부는 제2재배선층의 가장자리까지 연장되고 제2재배선층의 측면에 노출한다.
단계2000에서, 재배선층은 제1재배선층 또는 제2재배선층일 수 있다. 여기에서, 제1재배선층의 재배선 선로의 일부가 제1재배선층의 측면에 노출될 때, 재배선층은 제1재배선층이다. 제2재배선층의 재배선 선로의 일부가 제2재배선층의 측면에 노출될 때에는 상기 재배선층은 제2재배선층이다.
단계1000-2000에서, 일반 팬아웃(fan-out) 공정이 먼저 실행되지만, RDL층의 회로를 측면에 노출해야 하기 때문에, 이후의 전도층을 도금할 때 전도층과 RDL층이 전기적으로 연결될 수 있다는 차이가 있다. 동시에 본 방안의 장점은 전도구역의 모양을 마음대로 설정하여 다양한 고객의 요구를 만족시킬 수 있다는 데 있다는 것이다. 일 실시예에서, 단계1003가 완료된 후 단계2000을 실행하기 전에 패널을 제거할 수 있다. 또 다른 실시예에 있어서, 단계2000이 완료된 후 패널을 제거할 수도 있다.
또한 다른 실시예에 있어서, 단계1005(즉 제1재배선층(4)의 통광공 형성영역을 제거하는 단계)는 단계2000 이후에 실행할 수 있다. 또 다른 실시예에서는, 단계1005는 단계1001과 단계1002 사이에서 실행할 수 있는데, 이때 제1재배선층은 상기 패널을 완전히 덮지 않는다. 패널에는 공백구역이 있으며, 이 공백구역은 감광성 칩의 감광구역에 해당하는 것으로서 제1재배선층에 의해 덮히지 않는다.
상기 설명은 본 출원의 비교적 바람직한 실시예이며 상기의 적용된 기술 원리에 대한 설명일 뿐이다. 본 발명이 속한 기술분야의 당업자는 본 출원에 언급된 출원 범위는 상기 기술적 특징의 특정 조합으로 이루어진 기술적 해결책으로 제한되지 않으며, 동시에 본 출원의 사상을 벗어나지 않으면서 상기 기술적 특징 또는 이와 동등한 특징의 임의 조합으로 형성된 다른 기술적 해결책도 포함하는 것으로 이해해야 한다. 예를 들어 상기 특징과 본 출원에 개시된(이들도 제한되지는 않음) 유사한 기능을 갖는 기술적 특징이 서로 치환되어 형성된 기술적 해결책이 있다.

Claims (26)

  1. 제1표면 및 제1표면에 대향하는 제2표면을 갖는 감광성 칩으로서, 상기 제1표면은 감광구역과 비감광구역을 갖고, 상기 감광성 칩은 비감광구역에 설치된 패드를 추가로 갖는, 감광성 칩;
    상기 감광성 칩 주위에 배치되는 전자부품;
    몰딩공정을 통해 형성되고 상기 전자부품과 상기 감광성 칩을 함께 패키징하며, 상기 제1표면과 동일한 높이의 제3표면을 갖는 몰딩부; 및
    상기 제1표면의 비감광구역과 제3표면상에 형성되는 제1재배선층을 포함하고,
    상기 패드는 상기 제1재배선층을 통해 전자부품와 전기적으로 연결되고,
    상기 감광성 어셈블리의 측면이나 밑면은 전도구역을 갖고, 상기 전도구역은 상기 제1재배선층과 전기적으로 연결되는
    감광성 어셈블리.
  2. 제1항에 있어서,
    상기 몰딩부는 몰딩층이고, 상기 몰딩층은 상기 제2표면을 덮어서 제3표면에 대향하는 제4표면을 형성하고,
    상기 감광성 어셈블리는:
    상기 감광성 칩 주위에 배치되는 전도성 코어; 및
    상기 제4표면상에 형성되는 제2재배선층을 추가로 포함하고,
    상기 몰딩층은 몰딩 공정을 통해 형성되며 상기 전도성 코어, 상기 전자부품 및 상기 감광성 칩을 함께 고정시키고,
    상기 전도성 코어는 상기 제1재배선층과 제2재배선층에 전기적으로 연결되고,
    상기 패드는 상기 제1재배선층을 통해 상기 전도성 코어에 전기적으로 연결되고, 상기 전도성 코어는 상기 제2재배선층을 통해 상기 전자부품과 전기적으로 연결되는
    감광성 어셈블리.
  3. 제2항에 있어서,
    상기 몰딩부의 측면은 전도구역을 갖고, 상기 전도구역은 상기 제1재배선층에 전기적으로 연결되며;
    상기 전도구역은 상기 제2재배선층에 전기적으로 연결되는
    감광성 어셈블리.
  4. 제2항 내지 제3항 중 어느 한 항에 있어서,
    상기 전도구역은 두개의 인접한 감광성 어셈블리 사이의 경계선에 있는 전도성 기둥을 절단하여 형성되는
    감광성 어셈블리.
  5. 제2항에 있어서,
    상기 전도구역은 솔더 볼의 배열이나 전도성 기둥의 배열을 통해 상기 제2재배선층 하부표면에 형성되는
    감광성 어셈블리.
  6. 제1항에 있어서,
    상기 제1 재배선층의 재배선 선로는 상기 제1재배선층의 가장자리까지 연장되고 상기 제1 재배선층의 측면에 노출되며;
    상기 전도구역은 상기 몰딩부의 측면과 상기 제1 재배선층의 측면에 금속층을 도금하여 형성되는
    감광성 어셈블리.
  7. 제3항에 있어서,
    상기 제2 재배선층의 재배선 선로는 상기 제2 재배선층의 가장자리까지 연장되고 상기 제2 재배선층의 측면에 노출되며;
    상기 전도구역은 상기 몰딩층 측면과 상기 제2재배선층의 측면에 금속층을 도금하여 형성되는
    감광성 어셈블리.
  8. 제1표면 및 상기 제1표면에 대향하는 제2표면을 갖는 감광성 칩으로서, 상기 제1표면은 감광구역과 비감광구역을 갖고, 상기 감광성 칩은 비감광구역에 설치된 패드를 추가로 갖는, 감광성 칩;
    상기 감광성 칩 주위에 배치되는 전자부품;
    몰딩 공정을 통해 형성되고 상기 전자부품과 상기 감광성 칩을 함께 고정시키며, 상기 제1표면과 동일한 높이의 제3표면을 갖고, 상기 제2 표면을 덮고, 상기 제3 표면에 대향하는 제4 표면을 형성하는 몰딩층;
    상기 제1표면의 비감광구역과 상기 제3표면상에 형성되는 제1재배선층; 및
    상기 몰딩층을 관통하는 전도성 코어로서, 상기 전도성 코어의 일단은 상기 제1 재배선층을 통해 상기 전자부품과 패드를 전기적으로 연결하고, 타단은 상기 제4표면에 노출되어 전도구역을 형성하는, 전도성 코어를 포함하는
    감광성 어셈블리.
  9. 감광성 어셈블리 제작방법으로서:
    1) 적어도 두 개의 감광성 어셈블리 유닛으로 구성되는 감광성 어셈블리 패널을 제작하는 단계; 및
    2) 전도성 기둥이 절단되도록 상기 감광성 어셈블리 패널을 경계선에서 절단하는 단계로서, 절단후 얻은 상기 감광성 어셈블리의 몰딩층의 측면은 전도구역을 갖도록 하는, 단계를 포함하고,
    상기 감광성 어셈블리 유닛은:
    제1표면과 상기 제1표면에 대향하는 제2표면을 갖고, 상기 제1표면은 감광구역과 비감광구역을 갖는 감광성 칩으로서, 비감광구역에 설치된 패드를 추가로 갖는, 감광성 칩;
    상기 감광성 칩 주위에 배치되는 전자부품;
    몰딩 공정을 통해 형성되며 상기 전자부품과 상기 감광성 칩을 함께 고정시키며, 상기 제1표면과 동일한 높이의 제3표면을 갖는 몰딩층; 및
    상기 제1표면의 비감광구역과 상기 제3표면에 형성되는 제1재배선층으로서, 상기 전자부품에 패드를 전기적으로 연결하는, 제1재배선층을 포함하고,
    두개의 인접한 감광성 어셈블리 유닛의 몰딩층은 일체형으로 연결되고, 상기 두 개의 인접한 감광성 어셈블리 유닛 사이의 경계선에 전도성 기둥이 설치되며, 상기 전도성 기둥은 일체형의 몰딩층 중에 감싸지는
    감광성 어셈블리 제작방법.
  10. 제8항에 있어서,
    감광성 어셈블리 패널을 제작하는 단계 1)는,
    11) 적어도 두개의 감광성 칩에 해당하는 제1재배선층을 패널상에 형성하는 단계;
    12) 적어도 두개의 감광성 칩 및 해당하는 전자부품 및 인접한 두개의 감광성 칩 사이에 있는 전도성 기둥을 상기 제1재배선층상에 설치하는 단계로서, 상기 전자부품과 상기 전도성 기둥은 각각 상기 제1 재배선층을 통해 상기 감광성 칩의 패드에 전기적으로 연결되는, 단계; 및
    13) 몰딩 공정을 통해 상기 제1 재배선층, 상기 적어도 두개의 감광성 칩, 상기 전자부품 및 상기 전도성 기둥을 함께 고정시켜 상기 감광성 어셈블리 패널을 형성하는 단계를 포함하는
    감광성 어셈블리 제작방법.
  11. 제10항에 있어서,
    상기 감광성 어셈블리 패널을 제작하는 단계 1)에서, 제1 재배선층은 상기 감광구역에 해당하는 통광공 형성구를 갖고, 상기 통광공 형성구는 배선되지 않고,
    3) 상기 제1재배선층에서 상기 통광공 형성구를 제거하는 단계를 추가로 포함하는
    감광성 어셈블리 제작방법.
  12. 제11항에 있어서,
    상기 단계3)는 단계2 이후에 실행되거나, 단계13)과 단계2 사이에 실행되거나, 단계11)과 단계12) 사이에 실행되는
    감광성 어셈블리 제작방법.
  13. 제10항에 있어서,
    상기 단계12)에서, 상기 전도성 기둥은 제1재배선층과 상기 몰딩층 사이의 인터페이스에 설치된 솔더볼과 접촉하는
    감광성 어셈블리 제작방법.
  14. 제10항에 있어서,
    상기 단계12)는 상기 제1재배선층상에 전도성 코어를 설치하는 단계를 추가로 포함하고;
    상기 단계13)는 상기 전도코어를 상기 제1재배선층, 상기 감광성 칩 및 상기 전자부품과 함께 몰딩하는 단계를 추가로 포함하고;
    상기 단계1)은 :
    14) 단계13에서 형성된 몰딩층 반대에 있는 상기 패널의 표면에 제2재배선층이 형성되어상기 감광성 어셈블리의 패널을 형성하는 단계를 추가로 포함하는
    감광성 어셈블리 제작방법.
  15. 제2항 내지 제3항 중 어느 한 항에 따르는 감광성 어셈블리의 제작 방법으로서,
    1) 상기 감광성 어셈블리의 재배선층의 재배선 선로의 일부를 상기 재배선층의 가장자리까지 연장하는 단계로서, 상기 재배선층의 측면이 노출되며, 상기 재배선층은 상기 제1재배선층 또는 상기 제2재배선층인, 단계; 및
    2) 상기 몰딩층의 측면과 상기 재배선층의 측면에 금속 층을 도금하여 전도구역을 형성하는 단계를 포함하는
    감광성 어셈블리의 제작방법.
  16. 제15항에 있어서,
    상기 단계1)은,
    11) 감광성 칩에 해당하는 제1재배선층을 패널상에 형성하는 단계;
    12) 상기 제1재배선층에 감광성 칩 및 상응하는 전자부품을 설치하는 단계로서, 상기 전자부품은 제1재배선층를 통해 감광성 칩의 패드에 전기적으로 연결되는, 단계; 및
    13) 몰딩 공정을 통해 상기 제1재배선층, 상기 감광성 칩 및 상기 전자부품을 함께 고정시키는 단계를 포함하는
    감광성 어셈블리 제작방법
  17. 제16항에 있어서,
    상기 단계11)에서, 패널은 상기 감광성 칩의 감광구역에 해당하는 공백구역을 갖고, 상기 공백구역은 제1재배선층에 의해 덮히지 않는
    감광성 어셈블리 제작방법.
  18. 제16항에 있어서,
    상기 단계11)에서, 제1 재배선층은 상기 감광구역에 해당하는 통광공 형성 영역을 갖고, 상기 통광공 형성 영역은 배선되지 않으며;
    3) 상기 통광공 형성 영역을 제거하는 단계를 추가로 포함하는
    감광성 어셈블리 제작방법.
  19. 제16항에 있어서,
    상기 단계11)에서, 상기 제1재배선층의 재배선 선로의 일부는 상기 제1재배선층의 가장자리까지 연장되고 상기 제1재배선층의 측면에 노출되며;
    상기 단계2)에서, 상기 몰딩층의 측면과 상기 제1재배선층의 측면에 금속층을 도금하는 것을 통해 전도구역이 형성되는
    감광성 어셈블리 제작방법.
  20. 제16항에 있어서,
    상기 단계12)는 상기 제1재배선층상에 전도성 코어를 설치하는 단계를 추가로 포함하고;
    상기 단계13)는 상기 전도성 코어를 상기 제1재배선층, 상기 감광성 칩 및 상기 전자부품과 함께 몰딩하는 단계를 추가로 포함하고;
    상기 단계2)는:
    14)는 단계13에서 형성된 몰딩층 반대에 있는 상기 패널 표면상에 제2재배선층이 형성되는 단계를 추가로 포함하는
    감광성 어셈블리 제작방법.
  21. 제20항에 있어서,
    상기 단계14)에서, 상기 제2재배선층의 재배선 선로의 일부는 상기 제2재배선층의 가장자리까지 연장되고, 상기 제2재배선층의 측면에 노출되며;
    상기 단계2)에서, 상기 몰딩층의 측면과 상기 제2재배선층의 측면상에 금속층을 도금하는 것을 통해 전도구역이 형성되는
    감광성 어셈블리 제작방법.
  22. 제9항에 있어서,
    상기 단계1)는:
    몰딩 공정을 통해 미리 준비한 자리에 의하여, 패널에 배치된 적어도 두개의 감광성 칩, 전자부품 및 전도성 기둥을 미리결정된 위치에 패키징하고, 몰딩후에 형성된 패키지 표면에 재배선층을 배치하여 상기 감광성 어셈블리 패널을 얻는 단계를 포함하는
    감광성 어셈블리 제작방법.
  23. 제9항에 있어서,
    상기 단계1)은:
    11) 최소 두개의 감광성 칩, 전자부품 및 상기 전도성 기둥을 패널상에 설치하는 단계;
    12) 몰딩 공정을 통해, 적어도 두개의 감광성 칩, 전자부품 및 상기 전도성 기둥을 함께 고정시켜 하나의 패키지를 형성하는 단계;
    13) 상기 패키지에 제1재배선층을 설치하는 단계로서, 상기 전자부품과 상기 전도성 기둥이 모두 제1재배선층을 통해 상기 감광성 칩의 패드와 전기적으로 연결되어 상기 감광성 어셈블리 패널을 얻는, 단계를 포함하는
    감광성 어셈블리 제작방법.
  24. 제23항에 있어서,
    상기 단계13)에서, 상기 전도성 기둥은 제1재배선층과 상기 몰딩층 사이의 인터페이스에 설치된 솔더볼과 접촉하는
    감광성 어셈블리 제작방법.
  25. 제23항에 있어서,
    상기 단계13)에서, 상기 제1 재배선층은 상기 감광구역에 해당하는 통광공 형성 영역을 갖고, 상기 통광공 형성 영역은 배선되지 않으며;
    상기 감광성 어셈블리 제작방법은:
    3) 상기 통광공 형성 영역을 제거하는 단계를 추가로 포함하는
    감광성 어셈블리 제작방법.
  26. 제25항에 있어서,
    상기 단계3)은 단계13)과 단계2) 사이에서 실행되거나 단계2)이후에 실행되는
    감광성 어셈블리 제작방법.
KR1020207037409A 2018-07-23 2019-05-29 감광성 어셈블리 및 이의 제작방법 KR102525788B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201810812766.8 2018-07-23
CN201810812766.8A CN110752225B (zh) 2018-07-23 2018-07-23 感光组件及其制作方法
PCT/CN2019/088953 WO2020019863A1 (zh) 2018-07-23 2019-05-29 感光组件及其制作方法

Publications (2)

Publication Number Publication Date
KR20210015910A true KR20210015910A (ko) 2021-02-10
KR102525788B1 KR102525788B1 (ko) 2023-04-25

Family

ID=69181280

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207037409A KR102525788B1 (ko) 2018-07-23 2019-05-29 감광성 어셈블리 및 이의 제작방법

Country Status (5)

Country Link
US (1) US20210296389A1 (ko)
EP (1) EP3813117A4 (ko)
KR (1) KR102525788B1 (ko)
CN (2) CN110752225B (ko)
WO (1) WO2020019863A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111866322A (zh) * 2019-04-30 2020-10-30 宁波舜宇光电信息有限公司 摄像模组及其感光组件、电子设备和制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090071367A (ko) * 2007-12-27 2009-07-01 스태츠 칩팩, 엘티디. 광학 센서를 구비한 반도체 소자 및 그 소자의 프론트 및 백사이드상에 상호접속 구조체를 형성하는 방법
CN103456754A (zh) * 2012-05-31 2013-12-18 意法半导体有限公司 晶片级光学传感器封装和低剖面照相机模块以及制造方法
WO2014083750A1 (ja) * 2012-11-30 2014-06-05 パナソニック株式会社 光学装置及びその製造方法
CN107634076A (zh) * 2017-09-06 2018-01-26 中芯长电半导体（江阴）有限公司 Cmos图像传感器扇出型封装结构及其制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7459729B2 (en) * 2006-12-29 2008-12-02 Advanced Chip Engineering Technology, Inc. Semiconductor image device package with die receiving through-hole and method of the same
US20080173792A1 (en) * 2007-01-23 2008-07-24 Advanced Chip Engineering Technology Inc. Image sensor module and the method of the same
US20080191297A1 (en) * 2007-02-12 2008-08-14 Advanced Chip Engineering Technology Inc. Wafer level image sensor package with die receiving cavity and method of the same
JP5577965B2 (ja) * 2010-09-02 2014-08-27 ソニー株式会社 半導体装置、および、その製造方法、電子機器
KR101419600B1 (ko) * 2012-11-20 2014-07-17 앰코 테크놀로지 코리아 주식회사 지문인식센서 패키지 및 그 제조 방법
US9443835B2 (en) * 2014-03-14 2016-09-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Methods for performing embedded wafer-level packaging (eWLP) and eWLP devices, packages and assemblies made by the methods
CN103956371A (zh) * 2014-05-20 2014-07-30 苏州晶方半导体科技股份有限公司 影像传感器模组及其形成方法
US9634053B2 (en) * 2014-12-09 2017-04-25 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor chip sidewall interconnection
US9431442B2 (en) * 2015-02-02 2016-08-30 Apple Inc. Overmolded reconstructed camera module
CN106571377A (zh) * 2016-09-20 2017-04-19 苏州科阳光电科技有限公司 图像传感器模组及其制作方法
KR102051373B1 (ko) * 2016-09-23 2019-12-04 삼성전자주식회사 팬-아웃 센서 패키지 및 이를 포함하는 카메라 모듈
US10269671B2 (en) * 2017-01-03 2019-04-23 Powertech Technology Inc. Package structure and manufacturing method thereof
CN107507821A (zh) * 2017-09-05 2017-12-22 中芯长电半导体（江阴）有限公司 集成图像传感器芯片及逻辑芯片的封装结构及封装方法
US10134687B1 (en) * 2017-12-14 2018-11-20 Amkor Technology, Inc. Semiconductor device and method of manufacturing a semiconductor device
CN109979951B (zh) * 2017-12-28 2021-04-16 宁波舜宇光电信息有限公司 感光组件及其制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090071367A (ko) * 2007-12-27 2009-07-01 스태츠 칩팩, 엘티디. 광학 센서를 구비한 반도체 소자 및 그 소자의 프론트 및 백사이드상에 상호접속 구조체를 형성하는 방법
CN103456754A (zh) * 2012-05-31 2013-12-18 意法半导体有限公司 晶片级光学传感器封装和低剖面照相机模块以及制造方法
WO2014083750A1 (ja) * 2012-11-30 2014-06-05 パナソニック株式会社 光学装置及びその製造方法
CN107634076A (zh) * 2017-09-06 2018-01-26 中芯长电半导体（江阴）有限公司 Cmos图像传感器扇出型封装结构及其制备方法

Also Published As

Publication number Publication date
CN110752225A (zh) 2020-02-04
EP3813117A1 (en) 2021-04-28
EP3813117A4 (en) 2021-09-08
WO2020019863A1 (zh) 2020-01-30
CN112236863A (zh) 2021-01-15
US20210296389A1 (en) 2021-09-23
KR102525788B1 (ko) 2023-04-25
CN110752225B (zh) 2022-07-12

Similar Documents

Publication Publication Date Title
US11222880B2 (en) Package structure for semiconductor device and manufacturing method thereof
US9129975B2 (en) Method of forming a thin substrate chip scale package device and structure
JP2016034021A (ja) 半導体装置
US11538801B2 (en) Semiconductor package
KR102525788B1 (ko) 감광성 어셈블리 및 이의 제작방법
CN109729242B (zh) 摄像模组及其扩展走线封装感光组件、拼板组件和制造方法
CN112992955B (zh) 芯片封装结构及其制作方法和电子设备
CN111816629B (zh) 电磁屏蔽封装结构和电磁屏蔽封装结构制作方法
TWI692287B (zh) 感測器封裝結構
CN113488493A (zh) 芯片封装结构及其制作方法和模组
CN111081646B (zh) 一种堆叠封装结构及其制造方法
JP6131308B2 (ja) カメラモジュール及びその製造方法
KR100401975B1 (ko) 칩 패키지 및 그 제조방법
CN112509932A (zh) 一种系统级封装方法和电子设备
CN108962868B (zh) 封装结构及其制法
US10037954B2 (en) Chip with I/O pads on peripheries and method making the same
CN217134361U (zh) 一种封装基材、封装结构
JP6806520B2 (ja) 半導体装置および配線基板の設計方法
US9265154B2 (en) Packaging substrate and fabrication method thereof
US9111820B2 (en) Embedded package and method for manufacturing the same
CN110931371B (zh) 半导体装置及其制备方法
JP2981371B2 (ja) 光結合装置
US10002839B2 (en) Electronic structure, and electronic structure array
CN106373936B (zh) 在周边具有输入输出焊垫的芯片及其制造方法
JP2004133724A (ja) チップカード並びにその利用方法および製造方法

Legal Events

Date Code Title Description
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant