KR20090070688A - 반도체 소자의 형성 방법 - Google Patents

반도체 소자의 형성 방법 Download PDF

Info

Publication number
KR20090070688A
KR20090070688A KR1020070138793A KR20070138793A KR20090070688A KR 20090070688 A KR20090070688 A KR 20090070688A KR 1020070138793 A KR1020070138793 A KR 1020070138793A KR 20070138793 A KR20070138793 A KR 20070138793A KR 20090070688 A KR20090070688 A KR 20090070688A
Authority
KR
South Korea
Prior art keywords
vernier
forming
scribe lane
layer
region
Prior art date
Application number
KR1020070138793A
Other languages
English (en)
Inventor
정용순
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070138793A priority Critical patent/KR20090070688A/ko
Publication of KR20090070688A publication Critical patent/KR20090070688A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/80—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명은 반도체 소자의 형성 방법에 관한 것으로, 셀(Cell) 영역과 스크라이브 레인(Scribe lane) 영역으로 구비된 반도체 기판 상부에 희생 절연막, 지지층 및 하드마스크층을 순차적으로 형성한 후, 감광막 패턴을 마스크로 스크라이브 레인 영역에 박스(Box) 형태의 모 버니어와 박스(Box) 형태의 자 버니어를 모 버니어 상에 형성하고, 스크라이브 레인 영역을 오픈(Open)시키는 감광막 패턴을 형성하여 지지층을 제거함으로써, 지지층의 리프팅(lifting) 현상을 방지하여 반도체 소자의 공정 신뢰도 및 수율을 향상시킬 수 있도록 하는 기술을 개시한다.

Description

반도체 소자의 형성 방법{The Method for Manufacturing Semiconductor Device}
도 1a 내지 도 1j는 본 발명에 따른 반도체 소자의 형성 방법을 도시한 단면도.
도 2는 본 발명에 따른 반도체 소자의 형성 방법을 도시한 평면도.
<도면의 주요 부분에 대한 부호 설명>
100: 반도체 기판 110: 층간 절연막
120: 지지층 130: 하드마스크층
140: 감광막 패턴 150: 모 버니어
155: 하부 전극 영역 160: 도전층
165: 하부 전극 166: 더미 하부 전극
170: 희생 절연막 180: 감광막 패턴
185: 희생 절연막 패턴 190: 자 버니어
195: 지지층 패턴 200: 감광막 패턴
1000a: 셀(Cell) 영역
1000b: 스크라이브 레인(Scribe lane) 영역
본 발명은 반도체 소자의 형성 방법에 관한 것으로, 셀(Cell) 영역과 스크라이브 레인(Scribe lane) 영역으로 구비된 반도체 기판 상부에 희생 절연막, 지지층 및 하드마스크층을 순차적으로 형성한 후, 감광막 패턴을 마스크로 스크라이브 레인 영역에 박스(Box) 형태의 모 버니어와 박스(Box) 형태의 자 버니어를 모 버니어 상에 형성하고, 모 버니어 및 자 버니어를 포함한 스크라이브 레인 영역을 오픈(Open)시키는 감광막 패턴을 형성하여 지지층을 제거함으로써, 지지층의 리프팅(lifting) 현상을 방지하여 반도체 소자의 공정 신뢰도 및 수율을 향상시킬 수 있도록 하는 기술을 개시한다.
최근에 반도체 산업이 발전하고 웨이퍼 상에 구현되는 미세 패턴이 개발됨에 따라 여러 층을 정렬하는 과정에서 상기 층간 중첩도가 더욱 중요하게 인식되고 있다.
일반적으로 반도체 제조공정은 웨이퍼상에 절연층과 도전층으로 된 다층막으로 특정 회로를 구현하는 것으로서, 가장 기초가 되는 것이 웨이퍼 상에 특정의 패턴을 형성하는 것이다.
특히 광원과, 마스크(Mask)나 레티클(Reticle) 등의 패턴 전사기구를 이용한 포토 공정은 전 공정(Pre Step)에서 형성된 패턴과 후 공정(Post Step)에서 형성된 패턴 간의 정렬이 정확히 이루어져야 신뢰성 있는 반도체 소자를 구현할 수 있다.
통상적으로 포토 공정에서 전, 후공정 패턴 간의 정렬 정도를 확인하기 위하여 오버레이 버니어(Overlay Vernier)를 사용하고 있다.
오버레이 버니어는 반도체 웨이퍼의 칩 주변에 형성되며, 웨이퍼 공정 완료 후 절단되어 폐기되는 스크라이브 레인(Scribe lane) 내에 형성된다.
반도체 제조공정은 다단계의 패턴 형성과정을 거치기 때문에 매 단계마다 특정한 패턴이 형성된 레티클(Reticle)을 사용하게 된다.
각 단계에서 이용되는 레티클(Reticle)에는 오버레이 버니어가 형성되고, 전공정에서 형성된 오버레이 버니어(모 버니어)가 기준 키가 되고, 후공정에서 형성된 오버레이 버니어(자 버니어)가 측정 키가 되어 전 공정의 오버레이 버니어에 대한 후공정의 오버레이 버니어의 상대적인 위치관계를 검사하여 패턴 간의 오버레이 정도를 판단하게 된다.
하지만, 이러한 오버레이 버니어는 스크라이브 레인(Scribe lane)에 존재하고, 상기 스크라이브 레인 영역에 산화물(Oxide)로 채워져 있기 때문에 딥 아웃(Dip Out) 공정 후, 오버레이 버니어 지지층이 식각되어 후속 공정에 디팩트(Defect)가 되는 문제점이 있다.
본 발명은 반도체 소자의 형성 방법에 관한 것으로, 셀(Cell) 영역과 스크라이브 레인(Scribe lane) 영역으로 구비된 반도체 기판 상부에 희생 절연막, 지지층 및 하드마스크층을 순차적으로 형성한 후, 감광막 패턴을 마스크로 스크라이브 레 인 영역에 박스(Box) 형태의 모 버니어와 박스(Box) 형태의 자 버니어를 모 버니어 상에 형성하고, 모 버니어 및 자 버니어를 포함한 스크라이브 레인 영역을 오픈(Open)시키는 감광막 패턴을 형성하여 지지층을 제거함으로써, 지지층의 리프팅(lifting) 현상을 방지하여 반도체 소자의 공정 신뢰도 및 수율을 향상시킬 수 있는 반도체 소자의 형성 방법을 제공하는 것을 목적으로 한다.
본 발명에 따른 반도체 소자의 형성 방법은,
반도체 기판의 셀 영역에 하부 전극을 형성하고 스크라이브 레인 영역에 모 버니어를 형성하는 단계와,
전체 표면상에 희생 절연막을 형성하는 단계와,
상기 희생 절연막 상의 상기 셀 영역에 지지층 패턴을 형성하고 상기 스크라이브 레인 영역에 자 버니어를 형성하는 단계와,
전체 표면상에 상기 스크라이브 레인 영역을 오픈(Open)시키는 감광막 패턴을 형성하는 단계 및
상기 감광막 패턴을 마스크로 상기 스크라이브 레인 영역의 지지층과 자 버니어를 식각하여 상기 희생 절연막을 노출시키는 단계를 포함하는 것을 특징으로 한다.
여기서, 상기 모 버니어는 박스 타입(Box Type)으로 형성하는 것과,
상기 자 버니어는 박스 타입(Box Type)으로 형성하는 것과,
아울러, 상기 하부 전극과 모 버니어를 형성하는 단계는,
상기 셀(Cell) 영역과 상기 스크라이브 레인(Scribe lane) 영역으로 구비된 반도체 기판 상부에 층간 절연막, 지지층 및 하드마스크층을 순차적으로 형성하는 단계와,
상기 하드마스크층 상부에 하부 전극과 모 버니어를 정의하는 감광막 패턴을 형성하는 단계 및
상기 감광막 패턴을 마스크로 상기 하드마스크층, 상기 지지층 및 상기 층간 절연막을 식각하여 상기 셀 영역에 하부 전극을 형성하며 상기 스크라이브 레인 영역에 모 버니어를 형성하는 단계를 포함하는 것과,
상기 층간 절연막 및 상기 희생 절연막을 딥 아웃(Dip Out)하는 공정을 더 포함하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시 예를 첨부한 도면을 참조하여 설명한다.
또한, 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장 된 것이며, 층이 다른 층 또는 기판 "상"에 있다고 언급된 경우에 그것은 다른 층 또는 기판상에 직접 형성될 수 있거나, 또는 그들 사이에 제 3의 층이 개재될 수도 있다.
또한, 명세서 전체에 걸쳐서 동일한 참조 번호가 표시된 부분은 동일한 구성요소들을 나타낸다.
도 1a 내지 도 1j 및 도 2는 본 발명에 따른 반도체 소자의 형성 방법을 도 시한 단면도 및 평면도이다.
도 1a 내지 도 1j의 일측은 셀 영역(1000a)을 도시하고, 타측은 스크라이브레인(Scribe lane) 영역(1000b)를 도시한 것이다.
도 1a 및 도 1b를 참조하면, 반도체 기판(100) 상부에 층간 절연막(110), 지지층(120) 및 하드마스크층(130)을 순차적으로 형성한다.
이때, 상기 층간 절연막(110)은 8000 ~ 20000Å 두께로 형성하는 것이 바람직하다.
또한, 지지층(120)은 100 ~ 2000Å 두께로 형성하는 것이 바람직하다.
다음으로, 하드마스크층(130) 상부에 감광막을 형성한다.
다음으로, 셀 영역(1000a)의 하부 전극 영역(155) 및 스크라이브 레인 영역(1000b)의 모 버니어(150)를 정의하는 노광마스크를 이용한 노광 및 현상 공정으로 감광막 패턴(140)을 형성한다.
그 다음으로, 감광막 패턴(140)을 마스크로 하드마스크층(130), 지지층(120) 및 층간 절연막(110)을 식각하여 하부 전극 영역(155)과 모 버니어(150)를 형성한다.
이때, 모 버니어(150)는 박스 타입(Box Type)으로 형성하는 것이 바람직하다.
다음으로, 감광막 패턴(140)을 제거한다.
도 1c 및 도 1d를 참조하면, 하부 전극 영역(155)과 모 버니어(150)를 포함한 전체 표면에 하부 전극용 도전층(160)을 형성한다.
다음으로, 하부 전극 영역(155)과 모 버니어(150) 전체 표면상에 산화막을 형성하고, 지지층(120)이 노출될 때까지 평탄화 식각하여 셀 영역(1000a)에 하부 전극(165)을 형성한다.
여기서, 스크라이브 레인(Scribe lane) 영역(1000b)의 모 버니어(150)는 일종의 더미 패턴으로서, 박스 타입(Box Type)으로 형성한다.
이때, 하부 전극 영역(155) 내부에 산화막이 남는다. 여기서, 산화막은 감광막으로 사용할 수도 있다.
다음으로, 하부 전극 영역(155)에 남은 산화막은 제거한다.
도 1e를 참조하면, 전체 표면에 평탄화된 희생 절연막(170)을 형성한다.
도 1f 및 도 1g를 참조하면, 희생 절연막(170) 상부에 감광막을 형성한다.
다음으로, 셀 영역(1000a)에 희생 절연막 패턴(185)과 스크라이브 레인 영역(1000b)에 자 버니어(190)를 정의하는 노광마스크를 이용한 노광 및 현상 공정으로 감광막 패턴(180)을 형성한다.
그 다음으로, 감광막 패턴(180)을 마스크로 희생 절연막(170) 및 지지층(120)을 식각하여 셀 영역(1000a)에 희생 절연막 패턴(185)과 스크라이브 레인 영역(1000b)에 자 버니어(190)를 형성한다.
이후, 감광막 패턴(180)을 제거한다.
이때, 상기 자 버니어(190)는 박스 타입(Box Type)으로 형성하는 것이 바람직하다.
도 1h 및 도 1i를 참조하면, 스크라이브 레인 영역(1000b)을 오픈(Open)시키 는 감광막 패턴(200)을 셀 영역(1000a)에 형성한다.
다음으로, 감광막 패턴(200)을 마스크로 스크라이브 레인 영역(1000b)의 자 버니어(190), 희생 절연막(170) 및 지지층(120)을 식각하여 층간 절연막(110)을 노출시킨다.
그 다음으로, 감광막 패턴(200)을 제거한다.
도 1j를 참조하면, 딥 아웃(Dip out) 공정을 실시하여 층간 절연막(110) 및 희생절연막(170)을 제거하여 셀 영역(1000a)에 지지층 패턴(195)이 남고, 스크라이브 레인 영역(1000b)에는 더미 하부 전극(166)이 남는다.
여기서, 더미 하부 전극(166)은 스크라이브 레인 영역(1000b)에 모 버니어(150)를 형성하고, 딥 아웃 공정을 실시하여 층간 절연막(110) 및 희생 절연막(170)을 제거하고 남은 일종의 더미 패턴으로서, 모 버니어(150)를 박스(Box) 형태로 형성하기 위한 패턴이다.
도 2는 '도 1a 내지 도 1j' 공정으로, 스크라이브 레인(Scribe lane) 영역(도 1의 1000b)에 모 버니어(150)와 자 버니어(190)로 형성된 버니어를 도시한 평면도이다.
여기서, 박스(Box) 형태의 모 버니어(150) 상부에 박스(Box) 형태의 자 버니어(190)를 형성하여 하부의 모 버니어(150)와 상부의 자 버니어(190)을 통해 오버레이(Overlay) 중첩도를 보정 할 수 있다.
본 발명은 반도체 소자의 형성 방법에 관한 것으로, 셀(Cell) 영역과 스크라 이브 레인(Scribe lane) 영역으로 구비된 반도체 기판 상부에 희생 절연막, 지지층 및 하드마스크층을 순차적으로 형성한 후, 감광막 패턴을 마스크로 스크라이브 레인 영역에 박스(Box) 형태의 모 버니어와 박스(Box) 형태의 자 버니어를 모 버니어 상에 형성하고, 모 버니어 및 자 버니어를 포함한 스크라이브 레인 영역을 오픈(Open)시키는 감광막 패턴을 형성하여 지지층을 제거함으로써, 지지층의 리프팅(lifting) 현상을 방지하여 반도체 소자의 공정 신뢰도 및 수율을 향상시키는 효과를 제공한다.
아울러 본 발명의 바람직한 실시 예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (5)

  1. 반도체 기판의 셀 영역에 하부 전극을 형성하고 스크라이브 레인 영역에 모 버니어를 형성하는 단계;
    전체 표면상에 희생 절연막을 형성하는 단계;
    상기 희생 절연막 상의 상기 셀 영역에 지지층 패턴을 형성하고 상기 스크라이브 레인 영역에 자 버니어를 형성하는 단계;
    전체 표면상에 상기 스크라이브 레인 영역을 오픈시키는 감광막 패턴을 형성하는 단계; 및
    상기 감광막 패턴을 마스크로 상기 스크라이브 레인 영역의 지지층과 자 버니어를 식각하여 상기 희생 절연막을 노출시키는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.
  2. 제 1 항에 있어서,
    상기 모 버니어는 박스 타입으로 형성하는 것을 특징으로 하는 반도체 소자의 형성 방법.
  3. 제 1 항에 있어서,
    상기 자 버니어는 박스 타입으로 형성하는 것을 특징으로 하는 반도체 소자의 형성 방법.
  4. 제 1 항에 있어서,
    상기 하부 전극과 모 버니어를 형성하는 단계는,
    상기 셀 영역과 상기 스크라이브 레인 영역을 포함하는 반도체 기판 상부에 층간 절연막, 지지층 및 하드마스크층을 순차적으로 형성하는 단계;
    상기 하드마스크층 상부에 하부 전극과 모 버니어를 정의하는 감광막 패턴을 형성하는 단계; 및
    상기 감광막 패턴을 마스크로 상기 하드마스크층, 상기 지지층 및 상기 층간 절연막을 식각하여 상기 셀 영역에 하부 전극을 형성하며 상기 스크라이브 레인 영역에 모 버니어를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.
  5. 제 4 항에 있어서,
    상기 층간 절연막 및 상기 희생 절연막을 딥 아웃하는 공정을 더 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.
KR1020070138793A 2007-12-27 2007-12-27 반도체 소자의 형성 방법 KR20090070688A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070138793A KR20090070688A (ko) 2007-12-27 2007-12-27 반도체 소자의 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070138793A KR20090070688A (ko) 2007-12-27 2007-12-27 반도체 소자의 형성 방법

Publications (1)

Publication Number Publication Date
KR20090070688A true KR20090070688A (ko) 2009-07-01

Family

ID=41322201

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070138793A KR20090070688A (ko) 2007-12-27 2007-12-27 반도체 소자의 형성 방법

Country Status (1)

Country Link
KR (1) KR20090070688A (ko)

Similar Documents

Publication Publication Date Title
US8869079B2 (en) Semiconductor device and layout design method for the same
JP4381646B2 (ja) オーバレイキー及びその製造方法とこれを利用したオーバレイ精度の測定方法
KR20070018527A (ko) 반도체 디바이스 제조를 위한 오버레이 마크 및 이를이용한 오버레이 측정방법
US7999399B2 (en) Overlay vernier key and method for fabricating the same
KR100870316B1 (ko) 반도체 소자의 오버레이 버니어 및 그 제조 방법
KR20090070688A (ko) 반도체 소자의 형성 방법
KR100880315B1 (ko) 반도체 소자의 제조 방법
KR100929300B1 (ko) 반도체 소자의 오버레이 버니어 형성 방법
KR100709454B1 (ko) 반도체 소자의 형성 방법
KR20090070685A (ko) 반도체 소자의 형성 방법
JP2005217365A (ja) 半導体装置およびその製造方法
KR20040086857A (ko) 반도체소자의 중첩마크 형성방법
KR100632627B1 (ko) 반도체 소자의 제조방법
JP2004319637A (ja) アライメントマークの形成方法およびそれを用いた半導体装置の製造方法
JP4441915B2 (ja) 素子の製造方法
KR20100055137A (ko) 반도체 소자 제조방법
KR100469910B1 (ko) 노광마스크 및 반도체소자의 형성방법
KR100317581B1 (ko) 프레임인프레임메사구조의마스크를이용한중첩도마크형성방법
KR970009821B1 (ko) 반도체소자의 제조방법
KR20070076708A (ko) 오버레이 버니어 및 그 제조방법
KR20050096633A (ko) 반도체소자의 정렬마크 형성방법
KR20020002762A (ko) 반도체소자의 중첩정밀도 측정마크
KR20090044588A (ko) 오버레이 버니어 형성 방법
KR20100001661A (ko) 반도체 소자의 오버레이 버니어 형성 방법
KR20070107903A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination