KR20090067570A - 위상각 추정 방법 및 시스템 - Google Patents

위상각 추정 방법 및 시스템 Download PDF

Info

Publication number
KR20090067570A
KR20090067570A KR1020070135271A KR20070135271A KR20090067570A KR 20090067570 A KR20090067570 A KR 20090067570A KR 1020070135271 A KR1020070135271 A KR 1020070135271A KR 20070135271 A KR20070135271 A KR 20070135271A KR 20090067570 A KR20090067570 A KR 20090067570A
Authority
KR
South Korea
Prior art keywords
voltage
synchronous
axis
phase
frequency
Prior art date
Application number
KR1020070135271A
Other languages
English (en)
Other versions
KR100944266B1 (ko
Inventor
김윤현
김광섭
권병기
최창호
Original Assignee
주식회사 포스콘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 포스콘 filed Critical 주식회사 포스콘
Priority to KR1020070135271A priority Critical patent/KR100944266B1/ko
Publication of KR20090067570A publication Critical patent/KR20090067570A/ko
Application granted granted Critical
Publication of KR100944266B1 publication Critical patent/KR100944266B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R21/00Arrangements for measuring electric power or power factor
    • G01R21/06Arrangements for measuring electric power or power factor by measuring current and voltage
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/10Measuring sum, difference or ratio
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/25Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
    • G01R19/252Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques using analogue/digital converters of the type with conversion of voltage or current into frequency and measuring of this frequency
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R25/00Arrangements for measuring phase angle between a voltage and a current or between voltages or currents

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

본 발명은 입력전압에 불평형이 있는 경우 입력전압의 위상각을 추정하는 위상각 추정 방법 및 시스템에 관한 것으로, 구체적으로 삼상 정현파 전압인 입력 전압을 입력받는 단계; 입력 전압의 위상각으로 추정되는 값으로 설정된 추정각 및 입력 전압으로부터 입력전압이 추정각으로 회전하는 DQ 동기좌표계를 이용하여 표현되도록 좌표변환된 값인 동기좌표전압을 출력하는 단계; 동기좌표전압으로부터 정상분 D축 전압을 추출하는 단계; 추정각이 입력전압의 위상각과 동일한 경우에 DQ 동기좌표계로 표현되는 전압의 정상분 D축 전압으로 설정된 설정전압 및 정상분 D축 전압으로부터 설정전압과 추출된 정상분 D축 전압의 차이에 해당하는 오차전압을 출력하는 단계; 오차전압으로부터 비례적분제어를 통해 제어주파수를 출력하는 단계; 제어주파수 및 소정의 설정주파수를 합산하여 추정주파수를 출력하는 단계; 및 추정주파수를 시간에 대하여 적분하여 추정각을 설정하는 단계;를 포함하는 것을 특징으로 하는 위상각 추정 방법 및 이를 구현한 시스템에 관한 것이다. 본 발명에 따르면 불평형 전원전압 조건에 민감하지 않고 전원전압의 위상각을 정확하게 추정할 수 있다.
위상각, 추정, 동기좌표계, 정상분전압

Description

위상각 추정 방법 및 시스템{A method and system for estimating phase angle}
본 발명은 입력전압에 불평형이 있는 경우 입력전압의 위상각을 추정하는 위상각 추정 방법 및 시스템에 관한 것으로, 구체적으로는 여러 가지 왜곡 전압이 발생하는 불평형 전원 전압의 정상분 전압을 동기 좌표계에서 추출하여 전원 전압의 위상각을 추정하는 방법 및 시스템에 관한 것이다.
분산 전원 시스템이나 무정전 전원 공급장치(Uninterruptible Power Supply; UPS) 등과 같은 상용 입력 전압과 연계하는 시스템의 제어를 위해서는 입력 전압의 주파수와 동기된 기준 전압을 얻는 것이 중요하다.
그래서 시스템의 제어에 있어서 입력 전압의 위상각에 대한 정보는 매우 중요한 정보가 된다. 역률 제어나 유효 전력 또는 무효 전력의 제어 등에서 전류나 전압의 지령치는 전원 전압의 위상각과 동기화가 되어야만 의미가 있기 때문이다.
종래에는 평형 3상 전원 전압 조건에서 전원 전압의 위상각을 추정하는 방법으로는 V.Kaura 가 제한한 동기 좌표계를 이용하는 위상 고정 루프(Phase Locked Loop;PLL)를 이용해 위상각을 추정하는 방법(Synchronous d-q frame PLL)이 가장 널리 사용되고 있었다.
도 8은 이러한 종래의 방법의 위상 고정 루프 블록을 나타낸 것이다. 도 8의 위상 고정 루프 블록은 입력 전압(Va, Vb, Vc)을 입력을 받고 DQ 변환을 이용하여 고정 좌표계의 전압 Eds, Eqs 로 변환한다. 그리고 다시 θε로 회전하는 회전좌표계의 전압 Ede, Eqe 로 변환한다.
이 때, θε의 값은 비례적분(Proportional Integrate;PI) 제어기(PI Controller)의 출력에 피드 포워드(Feed Forward) 성분인 주파수 Wff를 더하여 얻은 주파수값 W*을 적분하여 얻을 수 있다.
비례적분 제어기의 출력 부분의 주파수 W*이 입력 전압의 주파수와 동일하다면 θε로 회전하는 회전좌표계의 전압 Ede, Eqe 값은 직류(Direct Current;DC) 값을 갖게 된다.
즉, 비례적분 제어기의 의해 피드백 전압 Ede 를 0이 되게 제어하여 θε가 입력 전압의 위상각과 같은 값을 갖도록 제어한다. 그래서 위상 고정 루프의 출력 위상각을 입력 전압의 위상각에 고정시켜서 입력 전압의 위상각을 검출하는 원리이다.
이러한 종래의 방식은 매우 간단하고 입력 전압에서의 새그(Sag)나 노치(Notch), 주파수 변동과 같은 왜곡 상황에서도 안정적으로 위상각을 검출한다. 또한 고차의 고조파를 차단하도록 동기좌표계의 위상고정루프의 대역폭(Band Width)을 설계하여 입력 전압에 고차 고조파가 있는 경우에도 비교적 정확하게 위상각을 찾아낼 수 있다.
그러나 종래의 방식에 의하면 입력 전압원에서의 사고에 의한 전원 전압 불평형으로 생기는 3차, 5차, 7차의 저차 고조파는 차단하지 못하여 검출한 위상각에 오차가 생길 수밖에 없다는 문제점이 있었다. 따라서, 종래의 방식은 여러 종류의 왜곡 전압이 발생하는 전원 전압 조건에는 적용되기에 적합하지 못한 문제점이 있었다.
상기한 문제를 해결하기 위해 본 발명은 전원전압의 불평형에 의한 영향을 제거하기 위해 전원 전압의 정상분 전압을 추출하여 위상각을 추정하는 위상각 추정 방법 및 시스템을 제공하는 것을 목적으로 한다.
상기한 목적을 달성하기 위해 본 발명은 삼상 정현파 전압인 입력 전압을 입력받는 단계; 입력 전압의 위상각으로 추정되는 값으로 설정된 추정각 및 입력 전압으로부터 입력전압이 추정각으로 회전하는 DQ 동기좌표계를 이용하여 표현되도록 좌표변환된 값인 동기좌표전압을 출력하는 단계; 동기좌표전압으로부터 정상분 D축 전압을 추출하는 단계; 추정각이 입력전압의 위상각과 동일한 경우에 DQ 동기좌표계로 표현되는 전압의 정상분 전압으로 설정된 설정전압 및 정상분 D축 전압으로부터 설정전압과 추출된 정상분 D축 전압의 차이에 해당하는 오차전압을 출력하는 단계; 오차전압으로부터 비례적분제어를 통해 제어주파수를 출력하는 단계; 제어주파수 및 소정의 설정주파수를 합산하여 추정주파수를 출력하는 단계; 및 추정주파수를 시간에 대하여 적분하여 추정각을 설정하는 단계;를 포함하는 것을 특징으로 하는 위상각 추정 방법 및 이를 구현한 시스템을 제공한다.
한편, 상기한 목적을 달성하기 위해서 본 발명은 상기한 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공한다.
본 발명에 따르면 입력 전압의 정상성분을 검출하여 위상고정루프에 입력함으로써 전압 불평형이나 저차 고조파에 의한 위상각의 왜곡을 막을 수 있다. 즉, 본 발명에 따르면 불평형의 입력 전압에서 역상 성분이 제거되고 정상 성분만이 검출되므로 불평형 상황에서도 정확한 위상각 정보가 검출된다.
이하 본 발명의 바람직한 실시예를 도면을 참조하여 상세히 설명한다.
도 1은 본 발명에 따른 일실시예의 구성을 도시한 블록선도이다.
본 발명의 위상각 추정 시스템(100)은 동기좌표전압출력수단(110), 정상분전압추출수단(120), 오차전압출력수단(130), 제어주파수출력수단(140), 추정주파수출력수단(150) 및 추정각출력수단(160)을 포함하여 구성된다.
동기좌표전압출력수단(110)은 입력전압 및 추정각을 입력받아 입력전압이 추정각으로 회전하는 DQ 동기좌표계를 이용하여 표현되도록 좌표변환된 값인 동기좌표전압을 출력한다.
입력전압은 대칭 좌표계를 이용하여 표현될 수 있는 삼상 정현파 전압이다. 추정각은 입력전압의 위상각으로 추정되는 값이다. 추정각은 추정각출력수단(160)에서 출력되어 동기좌표전압출력수단(110)에 입력된다.
동기좌표전압출력수단(110)은 도 2에서와 같이 구현될 수 있다. 도 2에서 동기좌표전압출력수단(110)은 정지좌표변환수단(111) 및 동기좌표변환수단(112)을 포함한다.
정지좌표변환수단(111)은 입력전압을 입력받게 된다. 이러한 입력전압은 va(113), vb(114) 및 vc(115)의 세 전압으로 표현된다. 입력전압이 각 주파수 w를 가지는 평형 3상 정현파 전압인 경우 입력전압은 수학식 1 내지 수학식 3과 같이 표현된다. 여기서 V는 상전압의 최고치를 말한다.
Figure 112007092029665-PAT00001
Figure 112007092029665-PAT00002
Figure 112007092029665-PAT00003
입력전압이 사고 등에 의해 나타나게 되는 불평형 3상 전압인 경우 입력전압은 수학식 4와 같이 정상분과 역상분의 2개의 평형된 3상 전압으로 분리하여 표현될 수 있다.
Figure 112007092029665-PAT00004
윗첨자 +1과 -1은 각각 정상분, 역상분 변수를 의미한다. 수학식 4에서는 3상 3선식을 가정하여 영상분의 전압은 고려하지 않았다. 중성점이 없는 3상 전원에 서 영상분은 0이 되기 때문이다. φ+ 1는 정상분 전압의 초기 위상각을, φ-1은 역상분 전압의 초기 위상각을 나타낸다.
수학식 4에서의 불평형 전압은 공간벡터를 표현하는 전압 복소수 형태로 수학식 5와 같이 나타낼 수 있다.
Figure 112007092029665-PAT00005
정지좌표변환수단(111)은 이러한 평형 또는 불평형 입력전압의 세 전압 va(113), vb(114) 및 vc(115)를 입력받아 DQ 정지좌표계로 좌표변환하여 정지좌표전압 vds(116)와 vqs(117)를 출력한다. 정지좌표변환수단(111)에서의 좌표변환은 수학식 6에 의해 이루어질 수 있다.
Figure 112007092029665-PAT00006
입력 전압이 평형 3상 정현파 전압인 경우, 수학식 1 내지 수학식 3의 입력전압을 수학식 6을 이용해 좌표변환하면 vds(116)와 vqs(117)는 각각 수학식 7과 수학식 8과 같이 된다.
Figure 112007092029665-PAT00007
Figure 112007092029665-PAT00008
동기좌표변환수단(112)은 추정각을 입력받고 이와 함께 vds(116)와 vqs(117)을 입력받아 DQ 동기좌표계로 좌표변환하여 동기좌표전압을 vde(118)와 vqe(119)를 출력한다. 동기좌표변환수단(112)에서의 좌표변환은 수학식 9에 의해 이루어질 수 있다.
Figure 112007092029665-PAT00009
수학식 1 내지 수학식 3에서와 같이 입력전압이 평형 3상 정현파 전압인 경우 vde(118)와 vqe(119)는 추정각이 θe 이고, 입력전원의 실제 위상각이 θ이면, 수학식 7의 정지좌표전압을 입력받은 동기좌표변환수단(112)이 출력하는 동기좌표전압 vde(118)은 수학식 10과 같이 표현된다.
Figure 112007092029665-PAT00010
만일, 추정각 θe가 입력전원의 실제 위상각 θ와 거의 동일하다면 동기좌표변환수단(112)이 출력하는 동기좌표전압 vde(118)은 수학식 11과 같이 표현된다.
Figure 112007092029665-PAT00011
만일, 추정각 θe가 입력전원의 실제 위상각 θ와 일치한다면 동기좌표변환수단(112)이 출력하는 동기좌표전압 vde(118)와 vqe(119)는 수학식 12와 같이 표현된다.
Figure 112007092029665-PAT00012
이는 동기좌표계의 D축 전원전압인 vde(118)의 값이 0이 되도록 추정각 θe를 수정한다면 실제 위상각과 추정각을 일치시킬 수 있음을 보여준다.
수학식 4에서와 같이 입력전압이 불평형 3상 정현파 전압인 경우 동기좌표 변환수단(112)에서 출력하는 동기좌표계의 D축과 Q축 전압인 동기좌표전압 vde(118)와 vqe(119)는 수학식 13과 수학식 14에 의해 각각 수학식 15 및 수학식 16과 같이 표현된다.
Figure 112007092029665-PAT00013
Figure 112007092029665-PAT00014
Figure 112007092029665-PAT00015
Figure 112007092029665-PAT00016
이 경우, 추정각이 위상각과 일치하는 경우 θe=ωt가 되므로 수학식 19의 조건 하에서 수학식 15와 수학식 16은 각각 수학식 17 및 수학식 18과 같이 나타낼 수 있다.
Figure 112007092029665-PAT00017
Figure 112007092029665-PAT00018
Figure 112007092029665-PAT00019
정상분전압출력수단(120)은 동기좌표전압을 입력받아 동기좌표전압으로부터 동기좌표전압의 정상분 D축 전압을 추출한다. 입력전압이 사고 등에 의해 불평형 성분을 갖게 되어 수학식 4에서와 같이 불평형 3상 전압인 경우에 정상분전압출력수단(120)은 중요한 기능을 수행한다.
정상분전압출력수단(120)은 도 3에서와 같이 구현될 수 있다. 도 3에서 정상분전압출력수단(120)은 제1위상지연부(121), 제2위상지연부(122) 및 연산부(123)를 포함한다.
정상분전압출력수단(120)에 입력되는 동기좌표전압은 동기좌표계의 D축의 전압인 동기 D축전압(124)과 동기좌표계의 Q축 전압인 동기 Q축 전압(125)을 포함할 수 있다.
동기 D축 전압(124)은 동기좌표 변환수단(112)에서 출력하는 동기좌표전압 중 vde(118)와 일치하고, 동기 Q축 전압(125)은 vqe(119)와 일치하는 것이다.
제1위상지연부(121)는 동기 D축 전압 vde(124)를 입력받아 vde(124)의 위상을 90도 지연시킨 전압인 제1전압을 출력한다. 제2위상지연부(122)는 동기 Q축 전압 vqe(125)를 입력받아 vqe(125)의 위상을 90도 지연시킨 전압인 제2전압을 출력한다. 제1전압
Figure 112007092029665-PAT00020
와 제2전압
Figure 112007092029665-PAT00021
는 각각 수학식 20 및 수학식 21과 같이 표현된다.
Figure 112007092029665-PAT00022
Figure 112007092029665-PAT00023
제1위상지연부(121)와 제2위상지연부(122)로 전역 통과 필터(All Pass Filter;APF)를 사용할 수 있다. 전역 통과 필터를 사용하는 경우 전역 통과 필터의 차단 주파수(cut-off frequency)가 입력전원의 주파수의 2배(2ω)로 설정된다. 따라서, 정지 좌표계에서 전역 통과 필터를 사용하는 경우보다 필터의 차단 주파수가 2배로 크게 되므로 동특성 성능이 개선된다.
연산부(123)는 동기 D축 전압 vde(124), 동기 Q축 전압 vqe(125), 제1전압 및 제2전압을 입력받아 소정의 연산을 통해 정상분 D축 전압(126)을 산출한다.
예를 들어, 이러한 소정의 연산은 동기 D축 전압 vde(124), 동기 Q축 전압 vqe(125) 및 제1전압을 합산하고, 이를 합산한 값에서 제2전압을 감산하고, 감산한 값을 반으로 나누는 연산일 수 있다.
동기 D축 전압 vde(124), 동기 Q축 전압 vqe(125), 제1전압
Figure 112007092029665-PAT00024
및 제2전압
Figure 112007092029665-PAT00025
을 이용하여 정상분 D축 전압(126) 및 정상분 Q축 전압을 산출하는 소정의 연산의 예는 수학식 22 내지 수학식 25에 나타나 있다. 여기서 vde +1 및 vqe +1은 각각 정상분 D축 전압(126) 및 정상분 Q축 전압에 해당한다.
Figure 112007092029665-PAT00026
Figure 112007092029665-PAT00027
Figure 112007092029665-PAT00028
Figure 112007092029665-PAT00029
위 수학식 22 내지 수학식 25의 연산을 이용한 정상분전압추출수단(120)의 구조는 도 4에 도시되어 있다. 도 4에서 정상분전압추출수단(120)은 제1위상지연부(121), 제2위상지연부(122) 및 연산부(123)를 포함한다. 도 4에서 연산부(123)는 제1합산부(1231), 제2합산부(1232), 제1감산부(1233), 제2감산부(1234), 제1곱셈부(1235) 및 제2곱셈부(1236)를 포함한다.
제1합산부(1231)는 동기 D축 전압 vde(124), 동기 Q축 전압 vqe(125), 제1전압
Figure 112007092029665-PAT00030
을 입력받아 이들을 합산한 값을 출력한다. 제1감산부(1233)는 제1합산부(1231)의 출력값 및 제2전압
Figure 112007092029665-PAT00031
를 입력받아 제1합산부(1231)의 출력값에서 제2전압
Figure 112007092029665-PAT00032
를 뺀 값을 출력한다. 제1곱셈부(1235)는 제1감산부(1233)의 출력값을 입력받아 이를 2로 나눈 값인 정상분 D축 전압(126)을 출력한다.
제2합산부(1232)는 동기 Q축 전압 vqe(125), 제1전압
Figure 112007092029665-PAT00033
및 제2전압
Figure 112007092029665-PAT00034
를 입력받아 이들을 합산한 값을 출력한다. 제2감산부(1234)는 동기 D축 전압 vde(124) 및 제2합산부(1232)의 출력값을 입력받아 제2합산부(1232)의 출력값에서 동기 D축 전압 vde(124)을 뺀 값을 출력한다. 제2곱셈부(1236)는 제2감산부(1236)의 출력값을 입력받아 이를 2로 나눈 값인 정상분 Q축 전압을 출력한다.
오차전압출력수단은 정상분전압출력수단(120)이 추출한 정상분 D축 전압 및 설정전압을 입력받아 오차전압을 출력한다.
설정전압은 추정각 θe가 입력전압의 위상각 θ와 동일한 경우에 DQ 동기좌표계로 표현되는 전압의 정상분 D축 전압으로 설정된 전압이다. 즉, 설정전압 vd *는 수학식 12에 나타난 바와 같이 0일 것이다.
오차전압은 설정전압 vd *와 정상분 D축 전압의 차이에 해당하는 전압이다. 오차전압은 설정전압 vd *에서 정상분 D축 전압을 뺀 값에 해당하는 것이 바람직하다.
오차전압출력수단(130)은 저역통과필터(Low Pass Filter;LPF)를 포함할 수 있다. 이 경우 저역통과필터는 위상각추정시스템(100)의 출력값인 추정각 θe의 맥동을 방지하기 위해 사용된다.
오차전압출력수단(130)은 정상분 D축 전압을 저역통과필터에 통과시켜 얻은 값과 설정전압을 비교하여 얻은 값을 오차전압으로 출력할 수도 있다. 또한, 오차전압출력수단(130)은 설정전압과 정상분 D축 전압을 비교하여 얻은 값을 저역통과에 통과시켜서 얻은 값을 오차전압으로 출력할 수도 있다.
이와 같은 저역통과필터의 사용여부 및 필터링 순서는 위상각추정시스템(100)의 사용자 또는 설계자의 선택에 따른다.
제어주파수출력수단(140)은 오차전압출력수단(130)이 출력한 오차전압을 입력받아 오차전압으로부터 비례적분제어를 통해 제어주파수를 출력한다.
비례적분제어(Proportional Integral Control;PI Control)는 제어 변수인 설정전압 vd *와 기준 입력에 해당하는 정상분 D축 전압의 오차인 오차전압에 근거하여 정상분 D축 전압이 설정전압 vd *에 추종하도록 제어주파수를 출력하여 주파수 및 위상을 제어하는 것을 말한다.
비례적분제어는 비례제어(P 제어) 및 적분제어(I 제어)를 조합한 것이다. 비례제어는 오차 신호에 적당한 비례 이득(Proportional Gain) Kp를 곱하여 제어신호를 만드는 것이다.
적분제어는 오차 신호를 적분하여 제어신호를 만드는 것이다. 비례적분제어는 비례제어에 적분제어를 병렬로 연결해 사용하는 것이다. 적분이득(Integral Gain) Ki는 얼마나 자주 적분할 것인가를 나타낸다. 즉, 적분이득의 역수는 적분시정수(Integral Time Constant) Ti가 된다.
또한, 제어주파수출력수단(140)은 비례적분제어 대신에 비례미적분 제어(Proportional Integral Derivative Control;PID Control)를 이용해 제어주파수를 출력할 수도 있다. 미분제어(D 제어)는 오차 신호를 미분하여 제어 신호를 만드는 것이다. 비례 미적분제어는 비례적분제어에 미분제어를 병렬로 연결해 사용한다.
비례적분제어 또는 비례미적분제어는 그 구조에 따라 적절한 안티와인드업(anti-windup) 기법이 사용될 수도 있다. 이러한 비례적분제어 또는 비례미적분제어는 본 발명이 속하는 기술분야에서 일반적으로 사용되는 기술이므로 더 이상의 상세한 설명은 생략하도록 한다.
제어주파수출력수단(140)에서 제어주파수를 출력하는데 비례적분제어나 비례미적분제어 중 어느 것을 선택할지는 본 시스템의 사용자 또는 설계자의 선택에 의해 결정될 수 있다. 이하에서는 비례적분제어를 사용하는 것을 가정하여 설명한다.
오차전압출력수단(130)에서 저역통과필터를 사용하였고, 추정각 θe와 입력전압의 위상각 θ의 오차가 작은 경우 저역통과필터 및 제어주파수출력수단(140)의 전달함수는 수학식 26 및 수학식 27과 같다. 여기서 Kp는 비례이득, Ki는 적분이득을 말한다.
Figure 112007092029665-PAT00035
Figure 112007092029665-PAT00036
수학식 26 및 수학식 27의 전달함수는 표준의 2차 전달함수와 표현이 유사함을 알 수 있다. 이를 이용하여 비례적분제어기의 비례이득과 적분이득을 설정할 수 있다.
위상각추정시스템(100)의 성능은 수학식 26과 수학식 27의 대역폭(ωn)과 감쇠비(
Figure 112007092029665-PAT00037
)의 설정에 따라 결정된다. 즉, 위상각추정시스템(100)의 동특성은 대역폭(ωn)과 감쇠비(
Figure 112007092029665-PAT00038
)의 설정에 따라 결정되며, 고차의 고조파 전압의 효과를 줄이기 위하여는 대역폭(ωn)을 줄이는 것이 바람직하다. 즉, 시스템의 동특성과 고조파의 필터링 성능을 고려해 비례적분제어기의 비례이득과 적분이득이 설정되어야 할 것이다.
추정주파수출력수단(150)은 제어주파수출력수단(140)이 출력한 제어주파수 및 소정의 설정주파수를 입력받아 제어주파수와 설정주파수의 합에 해당하는 추정주파수를 출력한다.
설정주파수는 시스템의 설계자 또는 사용자에 의해 미리 설정되는 주파수를 말한다. 설정주파수의 값은 정격주파수인 것이 바람직하다. 즉, 설정주파수는 60 Hz로 설정되는 것이 바람직하다. 추정주파수는 입력전압의 주파수로 추정되는 주파수이다.
추정각출력수단(160)은 추정주파수출력수단(150)이 출력한 추정주파수를 입력받아 추정주파수를 시간에 대하여 적분하여 추정각을 출력한다. 출력된 추정각은 다시 동기좌표전압출력수단(110)에 입력된다.
추정각출력수단(160)이 출력하는 추정각의 초기값은 위상각추정시스템(100)의 사용자 또는 설계자에 의해 임의로 설정될 수 있다. 이러한 추정각의 초기값은 동기좌표전압출력수단(110)에 입력전압과 함께 처음에 입력되는 값을 말한다.
이와 같이 정상분 D축 전압을 추출하여 비례적분 제어의 입력으로 이용하면 입력전압이 불평형 3상 정현파 전압에 해당하더라도 입력전압의 위상각을 올바르게 추정할 수 있게 된다.
도 5와 도 6은 전력 계통의 1선 지락, 선간 단락 사고에 의해 발생하는 입력전압의 불평형 전원전압 조건의 경우에 본 발명의 위상각추정시스템(100)을 이용하여 시뮬레이션한 결과를 나타내는 그래프이다.
도 5와 도 6에는 입력전압 va(511, 611), vb(512, 612) 및 vc(513, 613)에 대한 그래프(51, 61), 추정각 θe 에 대한 그래프(52, 62), 제어주파수출력수단(140)이 출력하는 제어주파수와 설정주파수의 오차에 대한 그래프(53, 63) 및 정상분 D축 전압이 저역통과필터를 통과한 값(542, 642)과 정상분 Q축 전압(541, 641)에 대한 그래프(64)가 도시되어 있다.
도 5와 도 6은 정상분과 역상분 전압의 크기가 각각 정격전압의 70%, 30%인 불평형 전원전압이 입력전압으로 위상각추정시스템(100)에 입력되어도 정상분 D축 전압이 맥동 없이 제어됨을 볼 수 있다. 또한, 위상각추정시스템(100)이 입력전압의 위상각 θ를 위상각 추정시스템이 정확하게 추정하고 빠른 동특성을 보이는 것은 제어주파수와 설정주파수의 오차에 대한 그래프(53, 63)를 통해 확인할 수 있다.
도 7은 본 발명의 일실시예에서의 위상각 추정 방법의 흐름을 도시한 흐름도이다.
동기좌표전압출력수단(110)은 삼상 정현파 전압인 입력 전압을 입력받는다(S71). 입력전압은 주파수 ω를 갖는 평형 3상 정현파 전압인 경우에는 수학식 1 내지 수학식 3과 같이 표현될 수 있으며, 불평형 3상 전압인 경우 수학식 4와 같이 표현될 수 있다.
동기좌표전압출력수단(110)은 추정각 및 입력전압으로부터 입력전압이 추정각으로 회전하는 DQ 동기좌표계를 이용하여 표현되도록 좌표변환된 값인 동기좌표전압을 출력한다(72). 동기좌표전압을 출력하는 것은 정지좌표변환 및 동기좌표변환에 의해 이루어질 수 있음은 앞서 설명한 바와 같다.
추정각은 입력전압의 위상각으로 추정되는 것으로 설정된 값이다. 이러한 추정각은 추정각출력수단(160)에서 출력되어 동기좌표전압출력수단(110)에 입력된다.
정상분전압추출수단(120)은 동기좌표전압으로부터 정상분 D축 전압을 추출한다(S73). 정상분전압추출수단(120)이 정상분 D축 전압을 추출하는 것은 다음의 예와 같이 이루어질 수 있다.
동기좌표전압출력수단(110)이 출력하는 동기좌표전압은 동기좌표계의 D축의 전압인 동기 D축전압과 동기좌표계의 Q축 전압인 동기 Q축 전압을 포함한다.
제1위상지연부(121)는 이 중 동기 D축 전압의 위상을 90도 지연시킨 전압인 제1전압을 출력한다. 제2위상지연부(122)는 동기 Q축 전압의 위상을 90도 지연시킨 전압인 제2전압을 출력한다.
이러한 제1전압을 출력하는 단계 및 상기 제2전압을 출력하는 단계에서는 전역통과필터일 수 있다. 즉, 제1위상지연부와 제2위상지연부가 전역통과필터일 수 있음은 앞서 살펴본 바와 동일하다.
연산부(123)는 동기 D축 전압, 동기 Q축 전압, 제1전압 및 제2전압을 입력받아 소정의 연산을 통해 정상분 D축 전압을 산출한다.
소정의 연산은 동기 D축 전압, 동기 Q축 전압 및 제1전압을 합산하고, 합산한 값에서 제2전압을 감산하고, 감산한 값을 반으로 나누는 연산인 것일 수 있다.
즉, 동기 D축 전압 vde, 동기 Q축 전압 vqe, 제1전압
Figure 112007092029665-PAT00039
및 제2전압
Figure 112007092029665-PAT00040
을 이용하여 정상분 D축 전압 및 정상분 Q축 전압을 산출하는 소정의 연산의 예는 수학식 22 내지 수학식 25와 같음은 앞서 살펴본 바와 같다.
위에서 설명한 예 외에도 동기좌표전압으로부터 정상분 D축 전압을 추출하는 방식에는 여러 가지가 있을 수 있으며, 입력전압을 동기좌표전압으로 좌표변환시키고 그로부터 정상분 D축 전압을 추출하여 추정각을 설정하는 것은 모두 본 발명의 범위에 속한다 할 것이다.
오차전압출력수단(130)은 설정전압 및 정상분 D축 전압으로부터 오차전압을 출력한다(S74). 설정전압은 추정각이 입력전압의 위상각과 동일한 경우에 DQ 동기좌표계로 표현되는 전압의 정상분 D축 전압으로 설정된 것이다.
오차전압은 설정전압과 정상분 D축 전압의 차이에 해당하는 것이다. 오차전압출력수단(130)이 오차전압을 출력하는 과정에서 저역통과필터가 사용될 수 있음은 앞서 설명한 바와 같다.
제어주파수출력수단(140)은 오차전압으로부터 비례적분제어를 통해 제어주파 수를 출력한다(S75). 앞서 살펴본 바와 같이 제어주파수출력수단(140)은 제어주파수를 출력하기 위해 비례적분제어에 미분제어도 추가로 포함시킬 수 있다.
추정주파수출력수단(150)은 제어주파수 및 소정의 설정주파수를 합산하여 추정주파수를 출력한다(S76). 설정주파수는 시스템의 설계자 또는 사용자에 의해 미리 설정되는 주파수를 말한다. 설정주파수의 값은 정격주파수 60 Hz로 설정되는 것이 바람직하다. 추정주파수는 입력전압의 주파수로 추정되는 주파수이다.
추정각출력수단(160)은 추정주파수를 시간에 대하여 적분하여 추정각을 설정한다(S77). 이렇게 설정된 추정각은 다시 새로운 추정각의 설정을 위해 동기좌표전압을 출력하는데 피드백 입력으로 이용될 것이다.
본 발명의 상기 방법은 또한 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 컴퓨터가 읽을 수 있는 기록매체의 예로는, ROM, RAM, CD-ROM, 자기 테이프, 플로피 디스크, 광데이터 저장장치 등이 있으며, 또한 캐리어 웨이브(예를 들어 인터넷을 통한 전송)의 형태로 구현되는 것도 포함한다. 또한 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다.
이상에서 실시예를 통해 설명한 본 발명의 기술적 범위는 상기 기재된 실시예에 한정되는 것은 아니고 본 발명의 사상 및 범위를 벗어나지 않는 범위에서 다양하게 수정 및 변형될 수 있음은 본 발명이 속한 기술 분야에서 통상의 지식을 가 진 자에게 명백하다. 따라서 그러한 변형예 또는 수정예들은 본 발명의 특허청구범위에 기재된 발명의 범위에 속한다 해야 할 것이다.
도 1은 본 발명에 따른 일실시예의 위상각 추정 시스템의 구성을 도시한 블록선도.
도 2는 본 발명에 따른 일실시예에서 동기좌표전압출력수단의 일 예의 구성을 도시한 블록선도.
도 3은 본 발명에 따른 일실시예에서 정상분전압출력수단의 일 예의 구성을 도시한 블록선도.
도 4는 본 발명에 따른 일실시예에서 정상분전압출력수단의 일 예의 구성을 도시한 블록선도.
도 5는 본 발명의 위상각 추정 시스템을 이용하여 시뮬레이션한 결과의 그래프.
도 6은 본 발명의 위상각 추정 시스템을 이용하여 시뮬레이션한 결과의 그래프.
도 7은 본 발명에 따른 일실시예의 위상각 추정 방법의 흐름을 도시한 흐름도.
도 8은 종래의 PLL에 의한 위상각 추정 방법의 제어 블록도.

Claims (9)

  1. 삼상 정현파 전압인 입력 전압 및 상기 입력 전압의 위상각으로 추정되는 값인 추정각을 입력받아 상기 입력전압이 상기 추정각으로 회전하는 DQ 동기좌표계를 이용하여 표현되도록 좌표변환된 값인 동기좌표전압을 출력하는 수단;
    상기 동기좌표전압을 입력받아 상기 동기좌표전압으로부터 상기 동기좌표전압의 정상분 D축 전압을 추출하는 수단;
    상기 추정각이 상기 입력전압의 위상각과 동일한 경우에 DQ 동기좌표계로 표현되는 전압의 정상분 D축 전압으로 설정된 설정전압 및 상기 추출된 정상분 D축 전압을 입력받아 상기 설정전압과 상기 추출된 정상분 D축 전압의 차이에 해당하는 오차전압을 출력하는 수단;
    상기 오차전압을 입력받아 상기 오차전압으로부터 비례적분제어를 통해 제어주파수를 출력하는 수단;
    상기 제어주파수 및 소정의 설정주파수를 입력받아 상기 제어주파수와 상기 설정주파수의 합에 해당하는 추정주파수를 출력하는 수단; 및
    상기 추정주파수를 입력받아 상기 추정주파수를 시간에 대하여 적분하여 상기 추정각을 출력하는 수단;을 포함하는 것을 특징으로 하는 위상각 추정 시스템.
  2. 제1항에 있어서,
    상기 동기좌표전압은 동기 D축 전압과 동기 Q축 전압을 포함하고,
    상기 정상분 D축 전압을 추출하는 수단은
    상기 동기 D축 전압을 입력받아 상기 동기 D축 전압의 위상을 90도 지연시킨 전압인 제1전압을 출력하는 제1위상지연부;
    상기 동기 Q축 전압을 입력받아 상기 동기 Q축 전압의 위상을 90도 지연시킨 전압인 제2전압을 출력하는 제2위상지연부; 및
    상기 동기 D축 전압, 상기 동기 Q축 전압, 상기 제1전압 및 상기 제2전압을 입력받아 소정의 연산을 통해 상기 정상분 D축 전압을 산출하는 연산부;를 포함하는 것을 특징으로 하는 위상각 추정 시스템.
  3. 제2항에 있어서,
    상기 소정의 연산은 상기 동기 D축 전압, 상기 동기 Q축 전압 및 상기 제1전압을 합산하고, 상기 합산한 값에서 상기 제2전압을 감산하고, 상기 감산한 값을 반으로 나누는 연산인 것을 특징으로 하는 위상각 추정 시스템.
  4. 제2항에 있어서, 상기 제1위상지연부 및 상기 제2위상지연부는 전역통과필터인 것을 특징으로 하는 위상각 추정 시스템.
  5. 삼상 정현파 전압인 입력 전압을 입력받는 단계;
    상기 입력 전압의 위상각으로 추정되는 값으로 설정된 추정각 및 상기 입력 전압으로부터 상기 입력전압이 상기 추정각으로 회전하는 DQ 동기좌표계를 이용하 여 표현되도록 좌표변환된 값인 동기좌표전압을 출력하는 단계;
    상기 동기좌표전압으로부터 정상분 D축 전압을 추출하는 단계;
    상기 추정각이 상기 입력전압의 위상각과 동일한 경우에 DQ 동기좌표계로 표현되는 전압의 정상분 D축 전압으로 설정된 설정전압 및 상기 정상분 D축 전압으로부터 상기 설정전압과 상기 추출된 정상분 D축 전압의 차이에 해당하는 오차전압을 출력하는 단계;
    상기 오차전압으로부터 비례적분제어를 통해 제어주파수를 출력하는 단계;
    상기 제어주파수 및 소정의 설정주파수를 합산하여 추정주파수를 출력하는 단계; 및
    상기 추정주파수를 시간에 대하여 적분하여 상기 추정각을 설정하는 단계;를 포함하는 것을 특징으로 하는 위상각 추정 방법.
  6. 제5항에 있어서,
    상기 동기좌표전압은 동기 D축 전압과 동기 Q축 전압을 포함하고,
    상기 정상분 D축 전압을 추출하는 단계는
    상기 동기 D축 전압의 위상을 90도 지연시킨 전압인 제1전압을 출력하는 단계;
    상기 동기 Q축 전압의 위상을 90도 지연시킨 전압인 제2전압을 출력하는 단계; 및
    상기 동기 D축 전압, 상기 동기 Q축 전압, 상기 제1전압 및 상기 제2전압을 입력받아 소정의 연산을 통해 상기 정상분 D축 전압을 산출하는 단계;를 포함하는 것을 특징으로 하는 위상각 추정 방법.
  7. 제6항에 있어서,
    상기 소정의 연산은 상기 동기 D축 전압, 상기 동기 Q축 전압 및 상기 제1전압을 합산하고, 상기 합산한 값에서 상기 제2전압을 감산하고, 상기 감산한 값을 반으로 나누는 연산인 것을 특징으로 하는 위상각 추정 방법.
  8. 제6항에 있어서,
    상기 제1전압을 출력하는 단계 및 상기 제2전압을 출력하는 단계는 전역통과필터를 이용하는 것을 특징으로 하는 위상각 추정 방법.
  9. 제5항 내지 제8항 중 어느 한 항에 기재된 위상각 추정 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체.
KR1020070135271A 2007-12-21 2007-12-21 위상각 추정 방법 및 시스템 KR100944266B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070135271A KR100944266B1 (ko) 2007-12-21 2007-12-21 위상각 추정 방법 및 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070135271A KR100944266B1 (ko) 2007-12-21 2007-12-21 위상각 추정 방법 및 시스템

Publications (2)

Publication Number Publication Date
KR20090067570A true KR20090067570A (ko) 2009-06-25
KR100944266B1 KR100944266B1 (ko) 2010-02-24

Family

ID=40995273

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070135271A KR100944266B1 (ko) 2007-12-21 2007-12-21 위상각 추정 방법 및 시스템

Country Status (1)

Country Link
KR (1) KR100944266B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012138340A1 (en) * 2011-04-07 2012-10-11 Hewlett-Packard Development Company, L.P. Systems and methods for determining a power phase and/or a phase rotation
KR101357777B1 (ko) * 2013-06-17 2014-02-04 주식회사 이온 무정전전원장치의 입력역율 제어 방법
KR101426527B1 (ko) * 2013-07-23 2014-08-13 한국해양과학기술원 3상 교류의 위상 추적기
WO2020242163A1 (ko) * 2019-05-28 2020-12-03 효성중공업 주식회사 계통 전압 위상 검출 장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101451008B1 (ko) * 2013-03-08 2014-10-15 주식회사 엘지유플러스 계통 동기화 제어를 위한 제어장치, 제어방법, 기록매체

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0183914B1 (ko) * 1996-08-19 1999-04-15 김광호 3상 교류의 위상각 검출회로
KR20010064014A (ko) * 1999-12-24 2001-07-09 이구택 3상 펄스폭변조 정류장치 및 방법
KR100525246B1 (ko) * 2003-12-30 2005-10-31 한국전력공사 불평형 전압에 강인한 사이리스터 위상 제어 점호 장치 및그 방법
JP2007209164A (ja) * 2006-02-03 2007-08-16 Ebara Densan Ltd 位相角の検知方法およびインバータ装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012138340A1 (en) * 2011-04-07 2012-10-11 Hewlett-Packard Development Company, L.P. Systems and methods for determining a power phase and/or a phase rotation
KR101357777B1 (ko) * 2013-06-17 2014-02-04 주식회사 이온 무정전전원장치의 입력역율 제어 방법
KR101426527B1 (ko) * 2013-07-23 2014-08-13 한국해양과학기술원 3상 교류의 위상 추적기
WO2020242163A1 (ko) * 2019-05-28 2020-12-03 효성중공업 주식회사 계통 전압 위상 검출 장치
KR20200136659A (ko) * 2019-05-28 2020-12-08 효성중공업 주식회사 계통 전압 위상 검출 장치
GB2597211A (en) * 2019-05-28 2022-01-19 Hyosung Heavy Ind Corp Grid voltage phase detection device
GB2597211B (en) * 2019-05-28 2023-08-23 Hyosung Heavy Ind Corp Grid voltage phase detector
US11971437B2 (en) 2019-05-28 2024-04-30 Hyosung Heavy Industries Corporation Grid voltage phase detector

Also Published As

Publication number Publication date
KR100944266B1 (ko) 2010-02-24

Similar Documents

Publication Publication Date Title
US11289908B2 (en) SOGI-based PLL for grid connection and motor control
CN106655276B (zh) 一种适用于三相电网电压的锁相方法
Kulkarni et al. Design of a fast response time single-phase PLL with DC offset rejection capability
Karimi-Ghartemani A unifying approach to single-phase synchronous reference frame PLLs
Karimi-Ghartemani A novel three-phase magnitude-phase-locked loop system
US5731698A (en) Apparatus for detecting the amplitude and phase of an a.c. signal
CN110557118B (zh) 一种锁相装置及锁相方法
CN109067393B (zh) 一种电力系统的锁相方法、装置及设备
KR100944266B1 (ko) 위상각 추정 방법 및 시스템
Meral Improved phase-locked loop for robust and fast tracking of three phases under unbalanced electric grid conditions
Ahmed et al. Enhanced frequency adaptive demodulation technique for grid-connected converters
WO2015115623A1 (ja) 周期性外乱抑制制御装置
Ahmad et al. A new simple structure PLL for both single and three phase applications
CN109358228B (zh) 基于双增强型锁相环的电网电压正负序分量实时估计方法
KR101213333B1 (ko) 단상 계통연계형 인버터의 출력제어장치 및 방법
KR102162033B1 (ko) 단상 영구자석동기전동기의 옵셋 오차 보상 방법
JP6909548B1 (ja) 系統周波数検出器
Safayet et al. Grid harmonics and voltage unbalance effect elimination for three-phase PLL grid synchronization algorithm
KR102200554B1 (ko) 계통 전압 위상 검출 장치
KR20140041100A (ko) Hvdc 시스템의 관측기 pll을 이용한 비특성 고조파 억제 방법
KR19980015077A (ko) 3상 교류의 위상각 검출회로
Mojdehipoor et al. Performance comparison of synchronous reference frame-based PLLs topologies under power quality disturbances
JP6909549B1 (ja) 系統周波数検出器
Shi et al. Adaptive quadrant filter based phase locked loop system
KR102182594B1 (ko) 동기좌표계 위상동기루프 및 이를 이용한 단상 계통형 인버터의 dc 오프셋 보상 방법과 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130117

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151231

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170202

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180206

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190104

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20200214

Year of fee payment: 11