KR0183914B1

KR0183914B1 - 3상 교류의 위상각 검출회로

Info

Publication number: KR0183914B1
Application number: KR1019960034293A
Authority: KR
Inventors: 임충혁
Original assignee: 김광호; 삼성전자주식회사
Priority date: 1996-08-19
Filing date: 1996-08-19
Publication date: 1999-04-15
Also published as: US5825173A; JPH1090319A; CN1174330A; KR19980015077A; JP3184125B2

Abstract

본 발명은 3상 교류의 위상각 검출회로에 관한 것이다.

본 발명은 입력단에 설치되며 교류 입력신호에 혼입된 노이즈 및 고주파 신호를 제거하기 위한 복수의 저역 필터와, 그 저역 필터를 각각 거친 신호와 피드백 신호를 각각 승산하기 위한 복수의 승산기와, 상기 복수의 승상기로부터의 출력신호를 상호 감산하기 위한 감산기와, 그 감산기로부터의 출력신호를 입력받아 필터링하기 위한 루프 필터 및 루프 필터의 출력신호를 입력받아 시간적분을 행하여 추정된 디지털 위상각 신호를 출력하는 적분기를 구비하는 3상 교류의 위상각 검출회로에 있어서, 상기 감산기와 루프 필터 사이에는 상기 저역 필터에 의한 입력 신호에 위상지연을 보상해 주기 위한 위상지연 보상기가 설치되어 있다.

이와 같은 본 발명에 의하면, 입력단에 설치된 노이즈 및 고주파 제거용 저역 필터에 의해 입력신호의 위상 지연된다 할지라도 상기 위상지연 보상기에 의해 지연된 위상이 자동적으로 보상되므로, 추정계는 위상각을 정확히 추정할 수 있는 장점이 있다.

Description

3상 교류의 위상각 검출회로

본 발명은 3상 교류의 위상각 검출회로에 관한 것으로서, 특히 입력신호의 위상 지연을 자동적으로 보상할 수 있는 3상 교류의 위상각 검출회로에 관한 것이다.

일반적으로, 3상 교류는 주파수가 같고 위상이 서로 다른 3개의 교류를 하나로 모은 교류를 말한다. 이와 같은 3상 교류는 대칭 3상 교류와 비대칭 3상 교류로 나눌 수 있으며, 대칭 3상 교류를 수식으로 표현하면 다음과 같다.

그리고, 상기 수학식 1을 등가변환하여 2상 정현파 신호로 나타내면 다음과 같다.

종래에는 상기 수학식 2를 이용하여 3상 교류의 위상각을 검출하였다. 즉, 상기 수학식 2에서 윗식을 아랫식으로 나누면

가 되고, 이 수학식 3에서이므로,

따라서, 수학식 4로부터 3상 교류의 위상각 θ를 구할 수 있는 것이다.

그런데, 종래의 이와 같은 방법은 그 계산이나 동작의 이해가 쉬운 반면, cosθ가 0에 수렴하는 90°, 270°부근에서는 θ의 추정이 거의 불가능하다는 문제점이 있다.

한편, 종래에는 상기 수학식 2를 이용하여 도1과 같은 PLL(Phase Locked Loop)을 이용한 추정계를 구성하여 3상 교류를 위상각을 구하는 또 다른 방법을 사용하기도 했다. 도 1에 참조부호 11a, 11b는 교류 입력신호에 혼입된 노이즈(noise) 및 고주파 신호를제거하기 위한 저역 필터, 12, 16은 승산기, 13은 감산기, 14는 루프(loop) 필터, 15는 적분기, 17은 코사인 함수발생기, 18은 사인 함수발생기 Sx'(θ) 및 Sy'(θ)는 위상진연된 2상 정현파 신호, Verr은 추정계의 위상 추정오차, Vvel은 위상속도신호, 그리고 ψ는 추정된 디지털 위상각을 각각 나타낸다.

도1에서와 같은 위상각 추정방법은 위상각 θ를 추정하기 위한 방법 중에서 가장 빠른 응답성을 가지고 있다. 그러나, 입력단에 설치된 저역 필터(11a)(11b)에 의해 다음의 수식에서와 같이 입력신호에 위상 지연을 일으킨다.

따라서, 추정계가 아무리 동작을 잘한다 하더라도 추정계는 결국 θ가 아닌 θ-0(θ)를 추정하게 되는 문제점이 있다.

본 발명은 상기와 같은 문제점을 감안하여 창출된 것으로서, 입력 필터에 의해 야기되는 위상지연을 자동적으로 보상해 줄 수 있는 3상 교류의 위상각 검출회로를 제외함에 그 목적이 있다.

제1도은 종래의 3상 교류의 위상각 검출회로의 구성을 나타내 보인 블록선도.

제2도는 본 발명에 따른 3상 교류의 위상각 검출회로의 구성을 나타내 보인 블록선도.

* 도면의 주요부분에 대한 부호의 설명

11a, 11b, 21a, 21b, 24c, 24d : 저역 필터 12, 16, 22, 24a, 27 : 승산기

13, 23 : 감산기 14, 25 : 루프 필터

15, 26 : 적분기 17, 28 : 코사인 함수발생기

18, 29 : 사인 함수발생기

Sx(θ), Sy(θ) : 등가변환된 2상 사인파 신호

Sx'(θ), Sy'(θ) : 위상지연된 2상 사인파 신호 Verr, Ve' : 위상추정오차

Vvel : 위상속도신호 ψ : 추정된 디지털 위상각

Vm, Ve : 위상보상기 출력 u : 루프 필터 입력

상기의 목적을 달성하기 위하여 본 발명에 따른 3상 교류의 위상각 검출회로는, 입력단에설치되며 교류 입력신호에 혼입된 노이드 및 고주파 신호를 제거하기 위한 복수의 저역 필터와, 그 저역 필터를 각각 거친 신호와 피드백(feedback) 신호를 각각 승산하기 위한 복수의 승산기와, 상기 복수의 승산기로부터의 출력신호를 상호 감산하기 위한 감산기와, 그 감산기로부터의 출력신호를 출력신호를 입력받아 필터링 하기 위한 루프 필터 및 루프 필터의 출력신호를 입력받아 시간적분을 행하여 추정된 디지털 위상각 신호를 출력하는 적본기를 구비하는 3상 교류의 위상각 검출 회로에 있어서, 상기 감산기와 루프 필터 사이에는 상기 지역 필터에 의한 입력 신호의 위상지연을 보상해 주기 위한 위상지연 보상기가 설치되어 있는 점에 그 특징이다.

따라서, 입력단에 설치된 노이즈 및 고주파 제거용 저역 필터에 의해 입력신호의위상이 지연된다 할지라도 상기 위상지연 보호상에 의해 지연된 위상이 자동적으로 보상되므로, 추정계는 위상각을 정확히 추정할 수 있는 장점이 있다.

이하 첨부된 도면을 참조하면서 본 발명의 실시예를 상세히 설명한다.

도 2는 본 발명에 따른 3상 교류의 위상각 검출회로의 구성을 나타내 보인 블록선도이다.

도 2를 참조하면, 본 발명의 3상 교류의 위상각 검출회로에는 등가변환된 2상 정현파 입력신호 Sx(θ), Sy(θ)에 혼입된 노이즈 및 고주파 신호를 제거하기 위한 2개의 저역 필터(21a)(21b)가 입력단에 설치되고, 그 2개의 저역 필터(21a)(21b)를 거쳐 출력되는 신호, 즉 위상지연된 2상 정현파 신호 Sx(θ)', Sy(θ)'와 피드백 신호를 승산하기 위한 2개의 승산기(22)(27)와, 그 승산기(22)(27)로부터의 출력신호를 상호 감산하기 위한 감산기(23)가 상기 저역 필터(21a)(21b)의 후단에 설치된다.

또한, 상기 감산기(23)의 후단에는 상기 저역 필터(21a)(21b)에 의해 야기되는 상기 입력신호 Sx(θ), Sy(θ)의 위상지연을 보상해주기 위한 위상지연 보상기(24)와, 그 위상지연 보상기(24)로부터의 출력신호를 입력받아 필터링하기 위한 루프 필터(25)와, 루프필터(25)의 출력신호를 입력받아 시간적분을 행하여 추정된 디지털 위상각(Ψ)신호를 출력하는 적분기(26)가 설치된다. 그리고, 추정된 디지털 위상각 Ψ를 피드백받아 그 위상각 Ψ에 대한 코사인 함수와 사인 함수를 각각 발생시키는 코사인 함수발생기(28)와 사인 함수발생기(29)가 마련된다.

여기서, 상기 위상지연 보상기(24)는 한 개의 승산기(24a)와 가산기(24b), 그리고 그 승산기(24a)와 가산기(24b)에 소정의 입력신호를 각각 제공하는 2개의 저역 필터(24c)(24d)로 구성되며, 상기 승산기(24a)에 입력신호를 제공하는 저역 필터(24c)에는 입력신호로서 Sx(θ)sinΨ+Sy(θ)cosΨ가 입력되고, 가산기(24b)에 입력신호를 제공하는 저역 필터(24d)에는 입력신호로서 Sx(θ)Sy'(θ)-Sy(θ)Sx'(θ)가 입력된다.

이상과 같은 구성을 가지는 본 발명의 3상 교류의 위상각 검출 회로에 있어서, 전술한 것처럼 위상지연 보상기(24) 내의 저역 필터(24c)(24d)에는 Sx(θ)sinψ+Sy(Ψ)cosΨ와 Sx(Ψ)Sy'(θ)-Sy(θ)Sx'(θ)가 각각 입력 되는데, 이 신호들은 입력신호 Sx(θ), Sy(θ)보다 상대적으로 주파수가 낮다. 그리고, 상기저역 필터(24c)(24d)를 거쳐 출력되는 신호를 각각 정리해 보면 다음과 같다.

여기서, 상기 수학식 6은 실제 상황하에서 충분히 가능한와 α(θ)의 변화가 급격하지 않다는 가정하에 얻어진 것이다.

또한, 위상지연 보상기(24) 내의 승산기(24a)의 출력 Ve'를 수식으로 표현하면 다음과 같다.

따라서, 루프 필터(25)의 입력 u는 다음과 같다.

여기서,를 나타낸다.

한편, 상기 수학식 9에서 e-α(θ) 값이 충분히 작고 그 변화량이 급격하지 않으면, 상기 u는 다음과 같이 근사될 수 있다.

즉, 위상지연 보상기가 있는 경우보다 위상오차의 크기가 커지고,오차의형태는 마찬가지가 된다. 따라서, 변화기의 동작형태, 즉 동작의 기초원리는 같으면서 S/N(신호/잡음)비가 커져서 실질적으로 잡음에 더욱 강한 효과를 얻을 수 있게 된다.

이상의 설명에서와 같이 본 발명에 따른 3상 교류의 위상각 검출회는 입력단에 설치된 노이즈 및 고주파 제거용 저역 필터에 의해 입력신호의 위상이 지연된다 할지라도 위상지연 보상기에 의해 지연된 위상이 자동적으로 보상되므로, 추정계가 위상각을 정확히추정할 수있는 장점이 있다.

Claims

입력단에 설치되며 교류 입력신호에 혼입된 노이즈 및 고주파 신호를 제거하기 위한 복수의 저역 필터(21a)(21b)와, 그 저역 필터(21a)(21b)를 각각 거친 신호와 피드백 신호를 각각 승산하기 위한 복수의 승산기(22)(27)와, 상기 복수의 승산기(22)(27)로부터의 출력신호를 상호 감산하기 위한 감산기(23)와, 그 감산기(23)로부터의 출력신호를 입력받아 필터링하기 위한 루프 필터(25) 및 루프 필터(25)의 출력신호를 입력받아 시간적분을 행하여 추정된 디지털 위상각 신호를 출력하는 적분기(26)를 구비하는 3상 교류의 위상각 검출회로에 있어서, 상기 감산기(23)와 루프 필터(25) 사이에는 상기 저역 필터(21a)(21b)에 의한 입력 신호의 위상지연을 보상해 주기 위한 위상지연 보상(24)가 설치되어 있는 것을 특징으로 하는 3상 교류의 위상각 검출회로.
제1항에 있어서, 상기 위상지연 보상기(24)는 한 개의 승산기(24a)와 가산기(24b), 그리고 그 승산기(24a)와 가산기(24b)에 소정의 입력신호를 각각 제공하는 2개의 저역 필터(24c)(24d)로 구성되어 있는 것을 특징으로 하는 3상 교류의 위상각 검출회로.
제2항에 있어서, 상기 승산기(24a)에 입력신호를 제공하는 저역 필터(24c)에는 입력신호로서 Sx(θ)sinΨ+Sy(θ)cosΨ가 입력되고, 상기 가산기(24b)에 입력신호를 제공하는 저역 필터(24d)에는 입력신호로서 Sx(θ)Sy'(θ)-Sy(θ)Sx'(θ)가 입력되는 것을 특징으로 하는 3상 교류의 위상각 검출회로.