KR20090067305A - 질화물 반도체 발광소자 및 그 제조방법 - Google Patents

질화물 반도체 발광소자 및 그 제조방법 Download PDF

Info

Publication number
KR20090067305A
KR20090067305A KR1020070134903A KR20070134903A KR20090067305A KR 20090067305 A KR20090067305 A KR 20090067305A KR 1020070134903 A KR1020070134903 A KR 1020070134903A KR 20070134903 A KR20070134903 A KR 20070134903A KR 20090067305 A KR20090067305 A KR 20090067305A
Authority
KR
South Korea
Prior art keywords
layer
type
nitride semiconductor
light emitting
ohmic contact
Prior art date
Application number
KR1020070134903A
Other languages
English (en)
Other versions
KR101025948B1 (ko
Inventor
김현수
곽준섭
강기만
이진현
손철수
김유승
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070134903A priority Critical patent/KR101025948B1/ko
Priority to US12/216,568 priority patent/US7928467B2/en
Priority to JP2008179568A priority patent/JP2009152530A/ja
Publication of KR20090067305A publication Critical patent/KR20090067305A/ko
Application granted granted Critical
Publication of KR101025948B1 publication Critical patent/KR101025948B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 질화물 반도체 발광소자 및 그 제조방법에 관한 것으로서, 본 발명의 일 측면은, n형 및 p형 질화물 반도체층과 이들 사이에 형성된 활성층을 구비하는 발광구조물과, 상기 n형 및 p형 질화물 반도체층과 각각 전기적으로 연결된 n형 및 p형 전극 및 상기 n형 질화물 반도체층과 상기 n형 전극 사이에 형성되며, In을 포함하는 물질로 이루어진 제1층 및 상기 제1층 상에 형성되며 투명전도성 산화물로 이루어진 제2층을 구비하는 n형 오믹컨택층을 포함하는 질화물 반도체 발광소자를 제공한다.
본 발명에 따르면, 높은 투광성을 가지면서도 전기적 특성이 우수한 n형 전극을 구비하는 질화물 반도체 발광소자를 제공할 수 있다.
나아가, 본 발명에 따르면, 상기와 같은 우수한 광학적·전기적 특성을 나타내기 위한 최적화된 질화물 반도체 발광소자의 제조방법을 제공할 수 있다.
질화물, 발광소자, LED, 오믹컨택, In, 인듐, 투명전도성 산화물

Description

질화물 반도체 발광소자 및 그 제조방법 {Nitride Semiconductor Light Emitting Device and Menufacturing Method of the Same}
본 발명은 질화물 반도체 발광소자 및 그 제조방법에 관한 것으로서, 더욱 상세하게는 높은 투광성을 가지면서도 전기적 특성이 우수한 n형 전극을 구비하는 질화물 반도체 발광소자 및 그 제조방법에 관한 것이다.
반도체 발광소자의 하나인 발광 다이오드(Light Emitting Diode, LED)는 전류가 가해지면 p,n 형 반도체의 접합 부분에서 전자와 정공의 재결합에 기하여, 다양한 색상의 빛을 발생시킬 수 있는 반도체 장치이다. 이러한 LED는 필라멘트에 기초한 발광소자에 비해 긴 수명, 낮은 전원, 우수한 초기 구동 특성, 높은 진동 저항 및 반복적인 전원 단속에 대한 높은 공차 등의 여러 장점을 갖기 때문에 그 수요가 지속적으로 증가하고 있으며, 특히, 최근에는, 청색 계열의 단파장 영역에서 발광이 가능한 III족 질화물 반도체가 각광을 받고 있다.
도 1은 종래 기술에 따른 질화물 반도체 발광소자를 나타내는 단면도이다.
상기 질화물 반도체 발광소자(10)는 도전성 기판(14) 상에 순차적으로 형성 된 오믹컨택층(17), p형 질화물 반도체층(13), 활성층(12), n형 질화물 반도체층(11)을 갖추어 구성되며, 상기 n형 질화물 반도체층(11)의 상면에는 n형 전극(16)이 형성된다.
도 1에 도시된 질화물 반도체 발광소자(10)는 수직구조 발광소자로서 전자와 정공이 활성층(12)에서 결합하여 빛이 발생 되며 빛은 주요하게 n형 질화물 반도체층(11)을 통하여 외부로 방출된다.
이 경우, p형 전극 역할을 하는 도전성 기판(14)에 의해 정공 주입의 균일성은 어느 정도 보장되나, n형 전극(16)은 n형 질화물 반도체층(11) 상부에 국부적으로 위치함에 따라 주입된 전자는 n형 질화물 반도체층(11)을 통한 균일한 확산이 어려우며 따라서 주로 n형 전극(16) 하부에 전류가 집중되는 현상이 발생한다. 이러한 경우 활성층(12)에서 발생 된 빛은 n형 전극(16)에서 상당 부분 흡수되어 발광특성이 저하되며 또한 전류가 흐를 수 있는 유효면적이 감소하여 전기적 특성을 저하시킬 수 있다.
따라서, 당 기술 분야에서는 전류의 균일한 분포를 유지하면서도 생성된 빛의 추출이 용이한 방안이 요구되는 실정이다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 본 발명의 일 목적은 높은 투광성을 가지면서도 전기적 특성이 우수한 n형 전극을 구비하는 질화물 반도체 발광소자 및 그 제조방법을 제공하는 것이다.
상기한 목적을 달성하기 위해서, 본 발명의 일 측면은,
n형 및 p형 질화물 반도체층과 이들 사이에 형성된 활성층을 구비하는 발광구조물과, 상기 n형 및 p형 질화물 반도체층과 각각 전기적으로 연결된 n형 및 p형 전극 및 상기 n형 질화물 반도체층과 상기 n형 전극 사이에 형성되며, In을 포함하는 물질로 이루어진 제1층 및 상기 제1층 상에 형성되며 투명전도성 산화물로 이루어진 제2층을 구비하는 n형 오믹컨택층을 포함하는 질화물 반도체 발광소자를 제공한다.
이 경우, 상기 제1층은 In 합금으로 이루어진 것일 수 있다.
구체적으로, 상기 In 합금에 포함되는 원소는 Ti, Al, Cr, Ni, Pd, Pt, Mo, Co 및 Mg로 구성된 그룹으로부터 선택된 적어도 하나의 원소인 것이 바람직하다.
또한, 상기 제2층은 In, Sn, Al, Zn 및 Ga으로 구성된 그룹으로부터 선택된 적어도 하나의 물질을 포함할 수 있다.
바람직하게는, 상기 제2층은 ITO, CIO, AZO, ZnO, NiO 및 In2O3로 구성된 그룹으로부터 선택된 물질로 이루어진 것일 수 있다.
상기 제1층의 두께는 10 ~ 300Å인 범위를 갖는 것이 바람직하다.
또한, 상기 제2층의 두께는 500 ~ 5000Å인 범위를 갖는 것이 바람직하다.
바람직하게는, 상기 n형 오믹컨택층이 형성되는 상기 n형 질화물 반도체층의 면은 Ga-극성면 또는 N-극성면인 것일 수 있다.
본 발명의 다른 측면은,
n형 질화물 반도체층, 활성층 및 p형 질화물 반도체층을 순차 적층 하여 발광구조물을 마련하는 단계와, 상기 n형 질화물 반도체층의 일면에 In을 포함하는 물질로 이루어진 제1층을 형성하고, 상기 제1층 상에 투명전도성 산화물로 이루어진 제2층을 형성하여 n형 오믹컨택층을 형성하는 단계와, 상기 n형 오믹컨택층 상에 n형 전극을 형성하는 단계 및 상기 p형 질화물 반도체층과 전기적으로 연결되도록 p형 전극을 형성하는 단계를 포함하는 질화물 반도체 발광소자 제조방법을 제공한다.
이 경우, 상기 n형 오믹컨택층을 형성하는 단계 후, 상기 n형 오믹컨택층을 열처리하는 단계를 더 포함하는 것이 바람직하다.
특히, 우수한 전기적·광학적 특성을 위해, 상기 n형 오믹컨택층을 열처리하 는 단계는 300 ~ 500℃의 온도 조건에서 실행되는 것이 바람직하다..
바람직하게는, 상기 제1층을 형성하는 단계는 스퍼터링에 의해 실행될 수 있다.
본 발명에 따르면, 높은 투광성을 가지면서도 전기적 특성이 우수한 n형 전극을 구비하는 질화물 반도체 발광소자를 제공할 수 있다.
나아가, 본 발명에 따르면, 상기와 같은 우수한 광학적·전기적 특성을 나타내기 위한 최적화된 질화물 반도체 발광소자의 제조방법을 제공할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태를 설명한다.
다만, 본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시 형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
도 2는 본 발명의 일 실시 형태에 따른 질화물 반도체 발광소자를 나타내는 단면도이다.
도 2를 참조하면, 본 실시 형태에 따른 반도체 발광소자(20)는 도전성 기판(24)과 상기 도전성 기판(24) 상에 순차적으로 형성된 고반사성 오믹컨택층(27), p형 질화물 반도체층(23), 활성층(22), n형 질화물 반도체층(21) 및 n형 오믹컨택층(25)을 구비하여 구성된다. 이에 더하여 상기 n형 오믹컨택층(25)의 상면에는 n형 전극(26)이 형성된다.
본 실시 형태의 경우, 수직구조 질화물 반도체 발광소자에 해당하며, 그 제조 방법으로는 공지된 공정으로서, 사파이어 등의 질화물 단결정 성장용 기판 상에 n형 질화물 반도체층(21), 활성층(22) 및 p형 질화물 반도체층(23)을 순차적으로 성장시킨 후 지지 기판에 해당하는 도전성 기판(24)을 도금이나 본딩 공정에 의해 형성하고, 사파이어 기판을 제거하는 공정에 의해 형성될 수 있다.
이하, 상기 반도체 발광소자(20)를 구성하는 구성 요소들을 더욱 상세히 설명한다.
우선, 발광구조물을 이루는 상기 n형 및 p형 질화물 반도체층(21, 23)과 활성층(22)에 대하여 설명하면, 본 명세서에서, '질화물 반도체'란, AlxInyGa(1-x-y)N(0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 표현되는 2성분계(bianary), 3성분계(ternary) 또는 4성분계(quaternary) 화합물 반도체를 의미한다.
즉, 상기 n형 및 p형 질화물 반도체층(21, 23)은 AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖는 n형 불순물 및 p형 불순물이 도 핑된 반도체 물질로 이루어질 수 있으며, 대표적으로, GaN, AlGaN, InGaN이 있다. 또한, 상기 n형 불순물로 Si, Ge, Se, Te 또는 C 등이 사용될 수 있으며, 상기 p형 불순물로는 Mg, Zn 또는 Be 등이 대표적이다.
상기 활성층(22)은 단일 또는 다중 양자 웰 구조를 갖는 언도프된 질화물 반도체층으로 구성되며, 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 광을 방출한다.
상기 n형 및 p형 질화물 반도체층(21, 23), 활성층(22)은 반도체 단결정의 성장 공정, 특히, 질화물 단결정 성장 공정으로서 공지된 유기금속 기상증착법(MOCVD), 분자빔성장법(MBE) 및 하이브리드 기상증착법(HVPE) 등의 방법으로 성장시킬 수 있다.
본 발명에서 필수적으로 요구되는 요소는 아니나, 상기 고반사성 오믹컨택층(27)은 바람직하게는 70% 이상의 반사율을 가지며, 상기 p형 질화물 반도체층(23)과의 오믹컨택을 형성한다. 이러한 고반사성 오믹컨택층(27)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 및 그 조합으로 구성된 그룹으로부터 선택된 물질로 이루어진 적어도 하나의 층으로 형성될 수 있다. 바람직하게 상기 고반사성 오믹컨택층(47)은 Ni/Ag, Zn/Ag, Ni/Al, Zn/Al, Pd/Ag, Pd/Al, Ir/Ag. Ir/Au, Pt/Ag, Pt/Al 또는 Ni/Ag/Pt로 형성될 수 있다.
상기 도전성 기판(24)은 수직구조 발광소자의 최종 구성 요소에 포함되며, 단결정 성장용 기판의 제거 등을 공정을 수행함에 있어서 상대적으로 두께가 얇은 발광구조물을 지지하며, 도전성 접착층에 의해 PCB 기판 등과의 본딩 영역으로 제공되어 p형 전극으로 기능 할 수 있다.
상기 도전성 기판(24)은 도금이나 웨이퍼 본딩 방식으로 상기 발광구조물과 결합하여 형성될 수 있으며, Si, Cu, Ni, Au, W, Ti 등으로 이루어진 물질로 이루어진다.
상기 n형 전극(26)은 소자의 전기적 연결을 위한 전극으로 기능 한다. 이 경우, 상기 n형 전극(26)은 일반적으로 Au 또는 Au를 함유한 합금으로 이루어진다. 이러한 n형 전극(26)은 통상적인 금속층 성장방법인 증착법 또는 스퍼터링(sputtering) 공정에 의해 형성될 수 있다.
상기 n형 오믹컨택층(25)은 상기 n형 질화물 반도체층(21)과 n형 전극(26) 사이에서 전기적으로는 오믹컨택을 형성하며 주입된 전자의 확산효율을 증가시켜 전류분포를 균일화시킴으로써 n형 전극(26)에서의 광흡수를 감소시키며 발광소자의 발광효율을 향상시킬 수 있다..
이를 위하여, 상기 n형 오믹컨택층(25)은 2개의 층을 포함하도록 구성되며, 구체적으로, 제1층(25a)은 인듐(Indium, 이하, In)을 포함하는 물질로 이루어지고, 그 위에 형성되는 제2층(25a)은 투명전도성 산화물로 이루어진다.
상기 제1층(25a)의 경우, In을 포함하는 물질이면 족하며, 특히, In만으로 이루어지거나 합금 형태로도 채용될 수 있다.
In은 일 함수(약 4.12eV)가 상대적으로 작은 금속으로 n형 오믹컨택용 금속으로 적합하며, 특히, 투명전도성 산화물과의 적층 구조를 이루는 경우 높은 광 투과도 및 우수한 전기적 특성을 보일 수 있다. 이 경우, 제조 공정 측면에서, n형 질화물 반도체층(21) 상에 In층을 형성하는 것은 전자빔(e-beam) 증착과 같은 공정이 아닌 스퍼터링 공정으로 실행하는 것이 가장 적합하다. 이는, In이 약 157℃의 낮은 녹는점을 가지기 때문에 일반적인 전자빔 증착법으로는 제어하기가 어렵기 때문이다.
한편, 상기 제1층(25a)이 In 합금인 경우에는 이에 포함되는 원소로는 Ti, Al, Cr, Ni, Pd, Pt, Mo, Co, Mg 등을 예로 들 수 있으며, 전기 저항과 광 투과율을 고려하여 적절히 선택될 수 있다.
상기 제2층(25b)은 높은 광 투과도를 가지며 전기전도도가 상대적으로 낮은 어떠한 물질도 채용이 가능하며, 이에 가장 부합하는 물질은 투명전도성 산화물(TCO)이다.
상기 제2층(25b)을 투명전도성 산화물로 형성함으로써, 특히 수직구조 질화물 반도체 발광소자에서, 높은 광 투과도를 보장할 수 있다.
이 경우, 상기 제2층(25b)을 이루는 투명전도성 산화물은 In, Sn, Al, Zn, Ga 등의 원소를 포함하는 물질이며, 예컨대, ITO, CIO, ZnO, NiO, In2O3 등에 해당한다.
한편, 상기 n형 오믹컨택층(25)에 포함된 제1층(25a)과 제2층(25b)은 각각의 두께(t1, t2)가 전기 저항과 광 투과도의 조절 측면에서 적절히 조절될 수 있다.
이 경우, 상기 제1층(25a)의 두께(t1)는 오믹컨택을 형성하기 위해 10 ~ 300Å인 범위가 바람직하며, 상기 제2층(25b)의 두께(t2)는 전기전도도 확보를 위해 500 ~ 5000Å인 범위가 바람직하다. 이는 열처리 온도 등의 다양한 조건 행한 실험을 통하여 얻어진 결과로서, 도 4 내지 도 11과 관련하여 후술한다.
도 3은 도 2의 실시 형태에서 변형된 실시 형태에 따른 질화물 반도체 발광소자를 나타내는 단면도이다.
도 3에 따른 질화물 반도체 발광소자(30)는 도 2의 경우와 마찬가지로 도전성 기판(34)과 상기 도전성 기판(34) 상에 순차적으로 형성된 고반사성 오믹콘택층(38), p형 질화물 반도체층(33), 활성층(32), n형 질화물 반도체층(31) 및 제1, 2층(35a, 35b)을 갖는 n형 오믹컨택층(35)을 구비하여 구성되며, 상기 n형 오믹컨택층(35)의 상면에는 n형 전극(3a)이 형성된다.
이에 더하여, 상기 n형 질화물 반도체층(31)과 상기 n형 오믹컨택층(35)의 사이에는 GaN 기판(37)이 형성된다.
상기 GaN 기판(37)은 질화물 단결정 성장용 기판으로 제공되며, 전기 전도성을 띄고 있으므로, 발광구조물의 성장 후에 제거될 필요 없이 최종 발광소자(30)에 남아 있을 수 있다. 다만, GaN 기판(37) 대신에 질화물 단결정 성장용 기판으로서 전기 전도성을 갖는 물질로 이루어진 다른 기판, 예컨대 SiC 기판 등도 당 기술분야에서 통상의 지식을 가진 자가 용이하게 채택할 수 있는 범위라면 채용 가능할 것이다.
이러한 차이 외에 동일한 용어로 나타낸 다른 구성 요소에 대해서는 도 2의 경우와 동일한 것으로 이해될 수 있으므로, 이에 대한 설명은 생략한다.
도 4 내지 도 11은 본 발명에서 채용된 상기 n형 오믹컨택층의 최적 구조와 공정 조건을 도출하기 위한 실험 예들을 그래프로 도시한 것이다.
우선, 도 4는 본 발명에서 채용된 n형 오믹컨택층에서 In층(제1층)의 두께에 따른 저항의 변화를 나타낸 그래프이며, CTLM 28㎛ spacing에서 측정된 I-V 곡선으로부터 얻어진 것이다. 이 경우, 상기 저항은 n형 질화물 반도체층과 In층의 컨택 저항과 n형 질화물 반도체층의 저항이 모두 더해진 것에 해당한다.
또한, 실험 조건으로, 제2층으로는 200㎚의 ITO를 사용했으며, n형 오믹컨택층의 열처리 온도는 400℃로 하였다.
도 4의 그래프를 참조하면, In층의 두께가 증가할수록 저항이 감소하다가 두께가 약 200Å되면서 저항이 증가하는 경향을 볼 수 있다. 이는 In층의 두께가 지나치게 얇은 경우 오믹컨택 형성이 용이하지 않아 저항이 높아지는 것으로 이해될 수 있다.
따라서, 본 실험을 통하여, n형 오믹컨택을 구성하는 제1층(In층)의 적합한 두께 범위는 약 100 ~ 200Å 임을 알 수 있다. 다만, 이에 해당하지 않는 범위에서 도 오믹컨택층으로 사용하기에 매우 큰 저항을 갖는 것은 아니므로, 본 발명에서 채용될 수 있는 In층의 두께는 약 10 ~ 300Å이라 할 수 있다.
다음으로, 도 5 및 도 6은 각각 n형 오믹컨택층의 열처리 온도에 따른 저항 및 면저항의 변화를 나타낸 그래프이다. 실험 조건으로, 제1층인 In층의 두께는 20㎚로 하였으며, 제2층인 ITO층은 200㎚로 하였다.
도 5의 그래프를 참조하면, 열처리 온도의 범위가 300 ~ 500℃인 경우에 저항이 최소화됨을 알 수 있다. 한편, 도 6의 면저항 그래프를 살펴보면, 면저항 측면에서는 300℃ 이상의 열처리 온도가 바람직하다.
이러한 결과를 종합하면, n형 오믹컨택층의 열처리 온도는 300 ~ 500℃ 범위인 것이 가장 바람직한 것으로 볼 수 있다.
한편, 상술한 n형 오믹컨택층을 열처리하는 공정은 일반적으로 공지된 RTA(Rapid Thermal Anneal) 공정 등으로 이해될 수 있다.
다음으로, 도 7은 n형 오믹컨택층의 열처리 온도에 따른 저항의 변화를 나타낸 것으로서, n형 오믹컨택층이 형성되는 n형 질화물 반도체층 면이 Ga-극성면인 경우와 N-극성면이 경우로 나누어 도시한 것이다. (In층은 20㎚, ITO층은 200㎚이며, CTLM 120㎛ spacing에서 측정된 I-V 곡선으로부터 얻어짐.)
도 4 내지 도 6의 결과는 Ga-극성면인 경우이며, 일반적으로 발광소자의 전극 배치가 수평 구조인 경우에 n형 오믹컨택층은 n형 질화물 반도체층의 Ga-극성면 에 형성된다.
도 7을 참조하면, 실험 대상이 된 거의 모든 열처리 온도에서 N-극성면이 Ga-극성면인 경우보다 낮은 저항을 보임을 알 수 있다.
이와 같이, In/ITO 구조의 n형 오믹컨택층은 수평구조 발광소자만이 아니라 수직구조의 경우 더 나은 전기적 특정을 보이며, 특히, 수직구조 발광소자는 n형 오믹컨택층을 통하여 빛이 방출되는 점에서 더욱 유리할 수 있다.
도 8 내지 도 11에 도시된 그래프는 투명전도성 산화물층으로서 AZO(Al-doped ZnO)를 사용한 경우를 나타낸다.
우선, 도 8 내지 도 10은 각각 n형 오믹컨택층의 열처리(어닐링) 온도에 따른 저항, 컨택저항 및 면저항의 변화를 나타낸 그래프로서, 제2층인 투명전도성 산화물층으로 AZO를 사용한 것이다. 여기서, 컨택 저항은 In층과 n형 질화물 반도체층 간의 저항에 해당한다. 실험 조건으로, 이전 실시 형태와 마찬가지로 제1층인 In층의 두께는 20㎚로 하였으며, 제2층인 AZO층은 200㎚로 하였으며, 나머지 실험 조건도 도 5 및 도 6의 경우와 동일하다.
도 8 내지 도 10의 그래프를 참조하면, AZO를 제2층으로 사용한 경우에도 ITO와 유사한 특성을 보였다. 즉, 400℃인 경우의 컨택저항이 약 1.6×10-3Ω·㎠로서, n형 오믹컨택층의 열처리 온도가 300 ~ 500℃인 경우에 가장 낮은 전기 저항 특성을 보인다.
도 11은 본 발명에 따른 In/AZO 구조의 n형 오믹컨택층에서 발광 파장에 따른 광 투과도의 변화를 열처리 온도를 달리하여 나타낸 그래프이다.
도 11에 도시된 바와 같이, 열처리 전 상태(As-Dep.)보다 열처리 온도가 증가할수록 광 투과도가 높아지는 경향을 보이며, 300℃ ~ 500℃에서 가장 우수한 광 투과도를 나타낸다.
한편, 도 4에서 설명한 구조의 n형 오믹컨택층의 경우(In층 20㎚, ITO층 200㎚), CTLM 28㎛ spacing에서 측정된 I-V 곡선을 분석한 결과 1차 함수, 즉, 선형적인 특성을 보였다. 즉, 본 실시 형태에서 채용된 n형 오믹컨택층은 높은 광 투과도를 가짐과 더불어 n형 질화물 반도체층과 오믹컨택을 형성할 수 있다.
마지막으로, 도 12는 본 발명의 또 다른 실시 형태에 따른 질화물 반도체 발광소자를 나타내는 단면도이다.
본 실시 형태에 따른 질화물 반도체 발광소자(50)는 사파이어 기판(54), 상기 사파이어 기판(54) 상에 순차적으로 성장된 n형 질화물 반도체층(51), 활성층(52), p형 질화물 반도체층, p형 오믹컨택층(58) 및 상기 n형 질화물 반도체층(51)의 에칭된 일부 영역에 형성되며 제1, 2층(55a, 55b)를 구비하는 n형 오믹컨택층(55)을 구비하며, 이에 더하여, n형 및 p형 전극(56a, 56b)을 포함한다.
본 실시 형태는 n형 및 p형 전극(56a, 56b)의 배치가 수평구조에 해당하며, 수직 구조의 경우에 비하여 n형 오믹컨택층(55)에 의한 광 투과도 확보 기능이 다 소 미미할 수 있으나, 본 발명에서 채용될 수 있는 발광소자의 전극 배치 구조는 수직구조만이 아닌 수평구조에서 확장될 수 있다.
수직구조만이 아니라 수평구조에서도 n형 오믹컨택층(55)의 적용이 가능한 것은 상술한 바와 같이, n형 질화물 반도체층에서 n형 오믹컨택층이 형성되는 면이 N-극성면(N-polar surface) 또는 P-극성면(P-polar surface) 모두에 대하여 오믹컨택을 형성할 수 있는 것으로 이해될 수 있다.
한편, 상기 p형 오믹컨택층(58)의 경우, 필수적인 구성 요소는 아니나, p형 질화물 반도체층(53)과의 오믹컨택을 위해 Ni/Au 구조 등이 일반적으로 채용될 수 있다.
이러한 차이 외에 동일한 용어로 나타낸 다른 구성 요소에 대해서는 도 2의 경우와 동일한 것으로 이해될 수 있으므로, 이에 대한 설명은 생략한다.
본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
도 1은 종래 기술에 따른 반도체 발광소자를 나타내는 단면도이다.
도 2는 본 발명의 일 실시 형태에 따른 질화물 반도체 발광소자를 나타내는 단면도이다.
도 3은 도 2의 실시 형태에서 변형된 실시 형태에 따른 질화물 반도체 발광소자를 나타내는 단면도이다.
도 4는 본 발명에서 채용된 n형 오믹컨택층에서 In층(제1층)의 두께에 따른 저항의 변화를 나타낸 그래프이며, CTLM 28㎛ spacing에서 측정된 I-V 곡선으로부터 얻어진 것이다.
도 5 및 도 6은 각각 n형 오믹컨택층의 열처리 온도에 따른 저항 및 면저항의 변화를 나타낸 그래프이다.
도 7은 n형 오믹컨택층의 열처리 온도에 따른 저항의 변화를 나타낸 것으로서, n형 오믹컨택층이 형성되는 n형 질화물 반도체층 면이 Ga-극성면인 경우와 N-극성면이 경우로 나누어 도시한 것이다.
도 8 내지 도 10은 각각 n형 오믹컨택층의 열처리 온도에 따른 저항, 컨택저항 및 면저항의 변화를 나타낸 그래프로서, 제2층인 투명전도성 산화물층으로 AZO를 사용한 것이다.
도 11은 본 발명에 따른 In/AZO 구조의 n형 오믹컨택층에서 발광 파장에 따른 광 투과도의 변화를 열처리 온도를 달리하여 나타낸 그래프이다.
도 12는 본 발명의 또 다른 실시 형태에 따른 질화물 반도체 발광소자를 나 타내는 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
21: n형 질화물 반도체층 22: 활성층
23: p형 질화물 반도체층 24: 도전성 기판
25: n형 오믹컨택층 26: n형 전극
47: GaN 기판 54: 사파이어 기판

Claims (12)

  1. n형 및 p형 질화물 반도체층과 이들 사이에 형성된 활성층을 구비하는 발광구조물;
    상기 n형 및 p형 질화물 반도체층과 각각 전기적으로 연결된 n형 및 p형 전극; 및
    상기 n형 질화물 반도체층과 상기 n형 전극 사이에 형성되며, In을 포함하는 물질로 이루어진 제1층 및 상기 제1층 상에 형성되며 투명전도성 산화물로 이루어진 제2층을 구비하는 n형 오믹컨택층;
    을 포함하는 질화물 반도체 발광소자.
  2. 제1항에 있어서,
    상기 제1층은 In 합금으로 이루어진 것을 특징으로 하는 질화물 반도체 발광소자.
  3. 제2항에 있어서,
    상기 In 합금에 포함되는 원소는 Ti, Al, Cr, Ni, Pd, Pt, Mo, Co 및 Mg로 구성된 그룹으로부터 선택된 적어도 하나의 원소인 것을 특징으로 하는 질화물 반도체 발광소자.
  4. 제1항에 있어서,
    상기 제2층은 In, Sn, Al, Zn 및 Ga으로 구성된 그룹으로부터 선택된 적어도 하나의 물질을 포함하는 것을 특징으로 하는 질화물 반도체 발광소자.
  5. 제1항에 있어서,
    상기 제2층은 ITO, CIO, AZO, ZnO, NiO 및 In2O3로 구성된 그룹으로부터 선택된 물질로 이루어진 것을 특징으로 하는 질화물 반도체 발광소자.
  6. 제1항에 있어서,
    상기 제1층의 두께는 10 ~ 300Å인 것을 특징으로 하는 질화물 반도체 발광소자.
  7. 제1항에 있어서,
    상기 제2층의 두께는 500 ~ 5000Å인 것을 특징으로 하는 질화물 반도체 발광소자.
  8. 제1항에 있어서,
    상기 n형 오믹컨택층이 형성되는 상기 n형 질화물 반도체층의 면은 Ga-극성면 또는 N-극성면인 것을 특징으로 하는 질화물 반도체 발광소자.
  9. n형 질화물 반도체층, 활성층 및 p형 질화물 반도체층을 순차 적층 하여 발광구조물을 마련하는 단계;
    상기 n형 질화물 반도체층의 일면에 In을 포함하는 물질로 이루어진 제1층을 형성하고, 상기 제1층 상에 투명전도성 산화물로 이루어진 제2층을 형성하여 n형 오믹컨택층을 형성하는 단계;
    상기 n형 오믹컨택층 상에 n형 전극을 형성하는 단계; 및
    상기 p형 질화물 반도체층과 전기적으로 연결되도록 p형 전극을 형성하는 단계;
    를 포함하는 질화물 반도체 발광소자 제조방법.
  10. 제9항에 있어서,
    상기 n형 오믹컨택층을 형성하는 단계 후, 상기 n형 오믹컨택층을 열처리하는 단계를 더 포함하는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
  11. 제10항에 있어서,
    상기 n형 오믹컨택층을 열처리하는 단계는 300 ~ 500℃의 온도 조건에서 실행되는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
  12. 제9항에 있어서,
    상기 제1층을 형성하는 단계는 스퍼터링에 의해 실행되는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
KR1020070134903A 2007-12-21 2007-12-21 질화물 반도체 발광소자 및 그 제조방법 KR101025948B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070134903A KR101025948B1 (ko) 2007-12-21 2007-12-21 질화물 반도체 발광소자 및 그 제조방법
US12/216,568 US7928467B2 (en) 2007-12-21 2008-07-08 Nitride semiconductor light emitting device and manufacturing method of the same
JP2008179568A JP2009152530A (ja) 2007-12-21 2008-07-09 窒化物半導体発光素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070134903A KR101025948B1 (ko) 2007-12-21 2007-12-21 질화물 반도체 발광소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20090067305A true KR20090067305A (ko) 2009-06-25
KR101025948B1 KR101025948B1 (ko) 2011-03-30

Family

ID=40787539

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070134903A KR101025948B1 (ko) 2007-12-21 2007-12-21 질화물 반도체 발광소자 및 그 제조방법

Country Status (3)

Country Link
US (1) US7928467B2 (ko)
JP (1) JP2009152530A (ko)
KR (1) KR101025948B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100986327B1 (ko) * 2009-12-08 2010-10-08 엘지이노텍 주식회사 발광소자 및 그 제조방법
KR20170098304A (ko) * 2009-11-23 2017-08-29 코닌클리케 필립스 엔.브이. 얇은 n-형 영역을 갖는 ⅲ-v족 발광 디바이스

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101872801B (zh) * 2010-05-20 2012-04-25 厦门大学 一种掺铝氧化锌重掺杂n型硅欧姆接触的制备方法
KR20120092326A (ko) * 2011-02-11 2012-08-21 서울옵토디바이스주식회사 광 결정 구조를 갖는 비극성 발광 다이오드 및 그것을 제조하는 방법

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09293934A (ja) * 1996-04-26 1997-11-11 Sony Corp 半導体発光素子
US5977566A (en) * 1996-06-05 1999-11-02 Kabushiki Kaisha Toshiba Compound semiconductor light emitter
JP3772801B2 (ja) * 1996-11-05 2006-05-10 日亜化学工業株式会社 発光ダイオード
JP3917223B2 (ja) * 1996-12-06 2007-05-23 ローム株式会社 半導体発光素子の製法
JP3739951B2 (ja) * 1998-11-25 2006-01-25 東芝電子エンジニアリング株式会社 半導体発光素子およびその製造方法
JP2001217456A (ja) * 2000-02-03 2001-08-10 Sharp Corp 窒化ガリウム系化合物半導体発光素子
US6693352B1 (en) * 2000-06-05 2004-02-17 Emitronix Inc. Contact structure for group III-V semiconductor devices and method of producing the same
KR100374020B1 (ko) 2000-09-25 2003-02-26 학교법인고려중앙학원 ITO/n형 반도체층 계면에서 터널링 접합을 이용한박막 광전지 및 그 제조방법
JP2003133590A (ja) * 2001-10-25 2003-05-09 Sharp Corp 窒化ガリウム系化合物半導体発光素子及びその製造方法
JP2005217112A (ja) * 2004-01-29 2005-08-11 Sumitomo Chemical Co Ltd 窒化物半導体発光素子
TW200529464A (en) * 2004-02-27 2005-09-01 Super Nova Optoelectronics Corp Gallium nitride based light-emitting diode structure and manufacturing method thereof
JP4687109B2 (ja) * 2005-01-07 2011-05-25 ソニー株式会社 集積型発光ダイオードの製造方法
KR100638813B1 (ko) * 2005-04-15 2006-10-27 삼성전기주식회사 플립칩형 질화물 반도체 발광소자
KR101041843B1 (ko) * 2005-07-30 2011-06-17 삼성엘이디 주식회사 질화물계 화합물 반도체 발광소자 및 그 제조방법
KR100706796B1 (ko) 2005-08-19 2007-04-12 삼성전자주식회사 질화물계 탑에미트형 발광소자 및 그 제조 방법
JP5103873B2 (ja) * 2005-12-07 2012-12-19 セイコーエプソン株式会社 静電型超音波トランスデューサの駆動制御方法、静電型超音波トランスデューサ、これを用いた超音波スピーカ、音声信号再生方法、超指向性音響システム及び表示装置
JP2007165609A (ja) * 2005-12-14 2007-06-28 Kyocera Corp 発光素子及びその製造方法並びに照明装置
KR100784384B1 (ko) * 2005-12-27 2007-12-11 삼성전자주식회사 광학 소자 및 그 제조방법
KR100794305B1 (ko) * 2005-12-27 2008-01-11 삼성전자주식회사 광학 소자 및 그 제조 방법
KR20070099076A (ko) * 2006-04-03 2007-10-09 오인모 고성능의 오믹접촉 전극구조체 개발을 통한 그룹 3족질화물계 발광소자 제작

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170098304A (ko) * 2009-11-23 2017-08-29 코닌클리케 필립스 엔.브이. 얇은 n-형 영역을 갖는 ⅲ-v족 발광 디바이스
KR100986327B1 (ko) * 2009-12-08 2010-10-08 엘지이노텍 주식회사 발광소자 및 그 제조방법
US8692278B2 (en) 2009-12-08 2014-04-08 Lg Innotek Co., Ltd. Light emitting device

Also Published As

Publication number Publication date
KR101025948B1 (ko) 2011-03-30
US7928467B2 (en) 2011-04-19
JP2009152530A (ja) 2009-07-09
US20090159920A1 (en) 2009-06-25

Similar Documents

Publication Publication Date Title
JP5969656B2 (ja) 窒化ガリウム発光ダイオード
KR100631840B1 (ko) 플립칩용 질화물 반도체 발광소자
KR100778820B1 (ko) 금속 전극 형성 방법 및 반도체 발광 소자의 제조 방법 및질화물계 화합물 반도체 발광 소자
US20130134475A1 (en) Semiconductor light emitting device
KR100856251B1 (ko) 수직구조 질화물 반도체 발광 소자 제조방법
TWI565098B (zh) 發光元件
KR101025948B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
KR101747349B1 (ko) 반도체 발광소자
KR101068863B1 (ko) 수직구조 반도체 발광소자 및 그 제조방법
JP2013048236A (ja) GaNLED用高速熱アニール
KR100946102B1 (ko) 질화물 반도체 발광소자
KR100631970B1 (ko) 플립칩용 질화물 반도체 발광소자
JP2013038417A (ja) GaNLED用高速アニール
KR20120116257A (ko) 발광 다이오드의 휘도 향상 방법 및 그에 의한 발광 다이오드
KR101068864B1 (ko) 반도체 발광소자 및 그 제조방법
KR101026059B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
KR100998007B1 (ko) 질화물계 반도체 발광소자
KR20080047836A (ko) 수직구조 질화물 반도체 발광 소자 및 제조방법
KR101824322B1 (ko) 질화갈륨계 고효율 발광다이오드 및 그의 제조방법
TWI455355B (zh) Light emitting diode structure
KR102015908B1 (ko) 반도체 발광소자
KR20120019655A (ko) 반도체 발광소자 제조방법
KR101018227B1 (ko) 수직구조 질화물계 발광다이오드 소자 및 이의 제조방법
US9508901B2 (en) Light-emitting device and the manufacturing method thereof
KR100856267B1 (ko) 수직구조 질화물 반도체 발광 소자 및 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
N231 Notification of change of applicant
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee