KR20090063099A - 상호 연결 잠금부를 구비한 집적 회로 패키지 시스템 - Google Patents

상호 연결 잠금부를 구비한 집적 회로 패키지 시스템 Download PDF

Info

Publication number
KR20090063099A
KR20090063099A KR1020080120034A KR20080120034A KR20090063099A KR 20090063099 A KR20090063099 A KR 20090063099A KR 1020080120034 A KR1020080120034 A KR 1020080120034A KR 20080120034 A KR20080120034 A KR 20080120034A KR 20090063099 A KR20090063099 A KR 20090063099A
Authority
KR
South Korea
Prior art keywords
device structure
integrated circuit
interconnect
package
lock
Prior art date
Application number
KR1020080120034A
Other languages
English (en)
Inventor
히프 호에 쿠안
조성관
린다 페이 에 추아
디오스코로 에이. 메릴로
Original Assignee
스태츠 칩팩, 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스태츠 칩팩, 엘티디. filed Critical 스태츠 칩팩, 엘티디.
Publication of KR20090063099A publication Critical patent/KR20090063099A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565Moulds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/4501Shape
    • H01L2224/45012Cross-sectional shape
    • H01L2224/45014Ribbon connectors, e.g. rectangular cross-section
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909Post-treatment of the connector or wire bonding area
    • H01L2224/8592Applying permanent coating, e.g. protective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14618Containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

집적 회로 패키징 방법은 장치 구조체를 패키지 캐리어 위에 실장하는 단계, 장치 구조체와 패키지 캐리어와의 사이에 내부 상호 연결부를 연결하는 단계, 상호 연결 잠금부가 장치 구조체를 노출시키도록 장치 구조체 위의, 내부 상호 연결부 위에 있는 상호 연결 잠금부를 형성하는 단계 및 패키지 캐리어 위의, 상호 연결 잠금부에 인접하는 패키지 밀봉부를 형성하는 단계를 포함한다.
집적 회로 패키징, 패키지 캐리어, 상호 연결부, 장치 구조체, 상호 연결 잠금부

Description

상호 연결 잠금부를 구비한 집적 회로 패키지 시스템{INTEGRATED CIRCUIT PACKAGE SYSTEM WITH INTERCONNECT LOCK}
관련 출원(들)의 상호 참조
본 출원은 "실장식 집적 회로 다이를 구비한 실장식 집적 회로 패키지 시스 템(Mountable Integrated Circuit Package System with Mountable Integrated Circuit Die)"이란 발명의 명칭으로 히프 호이 쿠안(Heap Hoe Kuan), 조성관(Seng Guan Chow), 린다 페이 에 추아(Linda Pei Ee Chua), 및 디오스코로 에이. 메릴로(Dioscoro A. Merilo)에 의해 동시에 출원된 미국 특허 출원과 관련된 기술적 사상을 포함한다. 관련 출원은 스태츠 칩팩에게 양도되었으며 사건 일람 번호(docket number) 27-449로 식별된다.
또한 본 출원은 "오프셋 적층 및 플래쉬 방지 구조를 구비한 집적 회로 패키지 시스템(Integrated Circuit Package System with Offset Stacking and Anti-Flash Structure)"이란 발명의 명칭으로 조성관, 히프 호이 쿠안 및 린다 페이 에 추아에 의하여 동시에 출원된 미국 특허 출원과 관련한 기술적 사상을 포함한다. 관련 출원은 스태츠 칩팩에게 양도되었으며 사건 일람 번호 27-492로 식별된다.
또한, 본 출원은 "오프셋 적층의 집적 회로 패키지 시스템(Integrated Circuit Package System with Offset Stacking)"이란 발명의 명칭으로 조성관, 린다 페이 에 추아 및 히프 호이 쿠안에 의하여 동시에 출원된 미국 특허 출원에 관련한 기술적 사상을 포함한다. 관련 출원은 스태츠 칩팩에게 양도되었으며 사건 일람 번호(docket number) 27-493으로 식별된다.
본 발명은 일반적으로는 집적 회로 패키지 시스템, 보다 구체적으로는 밀봉된 집적 회로 패키지 시스템에 관한 것이다.
집적 회로와 다른 회로와의 인터페이스를 위하여, 회로를 리드 프레임 또는 기판에 실장하는 것이 일반적이다. 집적 회로 각각은 고순도의 금 또는 알루미늄 와이어 또는 솔더 볼과 같은 도전성 볼을 사용하여 개별적으로 기판의 접촉부 또는 단자 패드에 연결되는 본딩 패드들을 구비하고 있다. 그리고 조립체들을 성형된 플라스틱 또는 세라믹 몸체에 개별적으로 밀봉함으로써 패키징해서는 집적 회로 패키지를 형성한다.
집적 회로 패키징 기술에서 단일 회로판 또는 단일 회로 기판에 실장된 집적 회로들의 개수가 증가되어 왔다. 새로운 패키징 디자인들은 패키징된 집적 회로의 물리적 크기 또는 형상과 같은 보다 콤팩트한 폼 팩터(form factor)들이며 전체 집적 회로 밀도에 상당한 증가를 가져온다.
그러나 집적 회로 밀도는 개개의 집적 회로들을 기판에 실장하는 데 사용할 수 있는 "실질적 공간(real estate)"에 의해서 제한되어 왔다. 개인용 컴퓨터(PC), 컴퓨터 서버 및 스토리지 서버와 같은 훨씬 대형의 폼 팩터 시스템들은 동일하거나 또는 더 작은 "실질적 공간"에 보다 집적된 회로들을 필요로 한다. 특히, 휴대폰, 디지털 카메라, 음악 재생기, 개인 휴대 정보 단말기(PDA) 및 위치 기반 장치와 같은 휴대용 개인 전자기기들을 위한 필요성으로 인해서 증가된 집적 회로 밀도의 요청이 한 층 커진다.
이러한 향상된 집적 회로 밀도는 하나 이상의 집적 회로가 패키징될 수 있는 멀티-칩 패키지의 개발을 이끌었다. 각각의 패키지는 집적 회로가 주변 회로에 전기적으로 연결될 수 있도록 하는 하나 이상의 레이어의 상호 연결 라인들과 개별 집적 회로들을 위한 기계적 지지부를 제공한다.
통상적으로 멀티-칩 모듈로 불리기도 하는 현재의 멀티-칩 패키지들은 일반적으로 개별 집적 회로 요소들 한 조가 직접적으로 부착되는 인쇄 회로판(PCB) 기판으로 구성된다. 그러한 멀티-칩 패키지들은 집적 회로 밀도와 소형화를 향상시키고, 신호 전달 속도를 증가시키고, 전체 집적 회로 크기와 중량을 감소시키고, 성능을 향상시키며 비용을 절감시킨 것으로 밝혀졌는데, 이와 같은 것들은 모두 컴퓨터 산업의 주요 목표이다.
수직으로 배열되었던 수평으로 배열되었던 간에 멀티-칩 패키지들은 또한 문제점을 야기할 수 있는데, 그 이유는 이들이 보통 집적 회로와 집적 회로 연결부가 시험될 수 있기 전에 사전 조립되어야만 하기 때문이다. 따라서 집적 회로들이 멀티-칩 모듈에 실장되고 연결될 때, 개별 집적 회로들과 연결부들을 개별적으로 시험할 수 없고, 대형 회로들에 조립되기 전에 우량 다이(KGD: known-good-die)를 식별하는 것이 불가능하다. 결국, 종래의 멀티-칩 패키지들은 조립 공정의 수율에 문제점을 야기한다. 따라서 이러한 우량 다이를 식별하지 않는 제작 공정은 신뢰성이 저하되고 조립 결함이 발생하는 경향이 크다.
더욱이, 통상의 멀티-칩 패키지들에 수직 적층된 집적 회로들은 수평 배열된 집적 회로 패키지들의 문제점 이상의 문제점을 야기할 수 있으며, 또한 제조 공정을 복잡하게 한다. 개별 집적 회로들의 실제 파괴 모드를 시험해서 결정하는 것이 더욱 어려워진다. 더욱이, 기판과 집적 회로가 조립 또는 시험 중에 종종 손상되고 제조 공정을 복잡하게 하고 비용을 증가시킨다.
수직 멀티-칩 패키지와 수평 멀티-칩 패키지 양자 모두의 경우에, 멀티-칩 패키지의 조립체는 복수의 집적 회로들 사이, 적층 패키징된 집적 회로들 사이 또는 이들이 조합된 것 사이에 신뢰할 수 있는 전기적/기계적 부착부가 있어야 한다. 예를 들어서, 패키징된 집적 회로를 형성하기 위한 밀봉 공정은 몰드 플래쉬(mold flash) 또는 블리드(bleed)와 같은 오염을 야기해서는 부착부의 신뢰성을 저하시킬 수 있다. 또 다른 예는, 밀봉부에 오목부가 있는 집적 회로 패키지들의 경우에, 외형 맞춤 몰드 체이스(contoured mold chase)가 사용되어 몰드 플래쉬의 위험을 증가시키는 오목부를 형성하고, 몰드 체이스의 외형 맞춤부와 접촉함으로써 패키지 구조에 손상을 가하며, 원하는 밀봉부의 오목부를 위한 특정의 몰드 체이스를 설계하기 위한 제조 비용이 문제된다.
따라서 제조 비용이 저렴하고, 생산량은 증가되고, 신뢰성은 향상되고, 기능성을 향상시키고 인쇄 회로 기판 상의 바닥 면적(foot print)을 줄이기 위한 유연성은 향상된 집적 회로 패키지 시스템에 대한 요청이 여전히 존재한다. 비용을 절감하고 효율성을 향상시키기 위한 요청이 지속적으로 증가함에 따라서, 상기의 문제점들에 대한 해법을 찾는 것이 점점 더 중요해지고 있다.
이러한 문제점들에 대한 해결책을 찾기 위한 시도가 장기간 있어왔으나 종래에 개발된 것은 어떠한 해결책도 교시하거나 제시하고 있지 않아서 상기 문제점에 대한 해결책은 당업자가 오랫동안 인식하지 못한 것이다.
본 발명은, 장치 구조체(device structure)를 패키지 캐리어 위에 실장하는 단계, 장치 구조체와 패키지 캐리어와의 사이에 내부 상호 연결부를 연결하는 단계, 상호 연결 잠금부가 장치 구조체를 노출시키도록 장치 구조체 위의, 내부 상호 연결부 위에 있는 상호 연결 잠금부를 형성하는 단계 및 패키지 캐리어 위의, 상호 연결 잠금부에 인접하는 패키지 밀봉부를 형성하는 단계를 포함하는 집적 회로 패키징 방법을 제공한다.
본 발명의 집적 회로 패키지 시스템은 회로 시스템의 수율을 향상시키고, 신뢰성을 향상시키며 비용을 절감하기 위한 중요하고 현재까지 알려지지 않았으며 이용가능하지 않았던 해결안과 성능 및 기능적 태양을 제공한다는 것이 밝혀졌다. 결과적으로 본 공정과 구성은 직접적이고, 비용 면에서 효율적이며, 복잡하지 않고, 용도가 다양하며, 정확하며, 감도가 높고, 효과적이며, 또한 용이하고 효과적이며 경제적인 제작과 적용 및 사용을 위하여 공지의 구성품을 변경함으로써 실시될 수 있다.
본 발명의 특정 실시예들은 이상에서 언급한 것들에 추가하여 또는 이들을 대신하는 추가적 태양을 가지고 있다. 상기 태양들은 첨부한 도면을 참조해서 이하의 상세한 기술 내용을 통해서 당업자에게 명백하게 될 것이다.
당업자가 본 발명을 실시하고 사용할 수 있도록 이하의 실시예들을 충분히 상세히 설명한다. 본 개시 내용에 근거한 다른 실시예들이 있을 수 있다는 점과 본 발명의 범위를 벗어나지 않는다면 시스템, 공정 또는 기계적 변화가 행해질 수 있다는 점은 명백하다.
이하의 기술내용에서는, 본 발명을 전체적으로 이해할 수 있도록 하기 위하여 다수의 특정 상세가 주어진다. 그러나 본 발명이 이러한 특정 상세 없이도 실시될 수 있다는 점은 명백하다. 본 발명이 불명료해지는 것을 피하기 위해서, 일부 공지된 회로, 시스템 구성, 및 공정 단계는 상세하게 개시하지 않는다. 마찬가지로, 본 시스템의 실시예를 도시한 도면들은 부분적으로 개략적인 것이지 스케일에 따른 것이 아니고, 특히 치수의 일부는 명료하게 표시하기 위한 것이며 도면에서 크게 과장되어 표시되어 있다. 일반적으로 본 발명은 임의의 방향에서 작동될 수 있다.
또한, 공통의 특징부들을 구비한 다수의 실시예를 개시하고 설명하는 경우, 그 부분의 도해와 설명 및 이해가 명료하고 용이하도록 서로 유사하거나 동일한 특징부는 대개 유사한 도면 부호로 표시된다. 실시예들은 설명의 편의상 제1 실시예, 제2 실시예 등으로 번호가 부가되며 어떤 다른 중요성을 부가하거나 본 발명에 대한 제한을 가하려는 것이 아니다.
설명을 위해서, 본 명세서에서 사용된 "수평"이란 용어는 그 방향과는 관계없이 집적 회로의 평면 또는 표면에 평행한 평면으로 정의된다. "수직"이란 용어는 앞서 정의된 수평과 수직한 방향을 말한다. "~위에", "~아래에", "바닥", "상부", ("측벽"에서와 같은)"측부", "더 높은", "더 아래의", "상부의", 위의", "밑의"와 같은 용어들은 수평 평면에 대하여 정의된다. "~상의(on)"란 용어가 의미하는 바는 요소들 간에 직접적 접촉이 있다는 것이다. 본 명세서에서 사용된 "프로세싱(processing)"이란 용어는 재료의 부착(deposition), 패터닝(patterning), 노출, 현상(development), 에칭, 세척, 몰딩 및/또는 재료의 제거 또는 상기 구조를 형성하는 데 필요한 것을 포함한다. 본 명세서에서 사용된 "시스템"이란 용어는 이 용어가 사용되는 문구에 따라서 본 발명의 방법과 장치를 의미하고 이를 가리킨다.
도 1을 참조하면, 본 발명의 제1 실시예의 집적 회로 패키지 시스템(100)의 상면도가 도시되어 있다. 집적 회로 패키지 시스템(100)은 상호 연결 잠금부(104)를 둘러싸는 에폭시 몰딩 콤파운드(epoxy molding compound)와 같은 패키지 밀봉부(102)를 포함한다. 상호 연결 잠금부(interconnect lock)(104)는 상이한 재료들과 상이한 구조들로 형성될 수 있다. 예를 들어서, 상호 연결 잠금부(104)는 비도전성 에폭시, 댐 구조(dam structure)의 구성의 밀봉재, 밀폐재(sealant), 중합 물질, 수지 재료, 와이어-인-필름 접착제 또는 다른 동등한 특성의 재료일 수 있다.
상호 연결 잠금부(104)는 인터포저(interposer) 또는 래머네이트 기판(laminated substrate)과 같은 장치 구조체(108)를 노출시키는 오목부(106)를 형성할 수 있다. 또한 장치 구조체(108)의 접촉 패드(110)들은 패키지 밀봉부(102)와 상호 연결 잠금부(104)에 의하여 형성된 오목부(106)에서 노출된 것으로 도시되어 있다. 개별형 수동 구성 요소(discrete passive component)들 또는 집적 회로 장치와 같은 구성 요소(114)들은 장치 구조체(108) 위에 실장되어 도시되고 있다.
도 2를 참조하면, 도 1의 2-2 선을 따라 절단한 집적 회로 패키지 시스템(100)의 횡단면도가 도시되어 있다. 본 횡단면도는 래머네이트 기판과 같은 패키 지 캐리어(218) 위에 실장된 집적 회로 다이(216)를 도시하고 있다. 본드 와이어들 또는 리본 본드 와이어들과 같은 제1 내부 상호 연결부(220)는 집적 회로 다이(216)와 패키지 캐리어(218)를 연결한다.
에폭시 몰딩 콤파운드와 같은 내측 밀봉부(222)는 패키지 캐리어(218) 위의 집적 회로 다이(216)와 제1 내부 상호 연결부(220)들을 덮는다. 장치 구조체(108)는 접착 필름과 같은 접착부(224)에 의하여 내측 밀봉부(222) 위에 실장된다. 본드 와이어들 또는 리본 본드 와이어들과 같은 제2 내부 상호 연결부(226)는 장치 구조체(108)와 패키지 캐리어(218)를 연결한다.
상호 연결 잠금부(104)는 장치 구조체(108) 위의 제2 내부 상호 연결부(226) 부분을 덮는다. 상호 연결 잠금부(104)는 장치 구조체(108) 위에 놓일 수 있다. 상호 연결 잠금부(104)는 예상치 못하게 단락(short)을 형성하거나 제2 내부 상호 연결부(226)와 장치 구조체(108) 및 패키지 캐리어(218)와의 기계적 연결을 분리하는 또는 이와 같이 것들이 합쳐진 제2 내부 상호 연결부(226)의 와이어 스윕(wire sweep)을 완화 또는 제거하는 기능을 할 수 있다.
상호 연결 잠금부(104)는 장치 구조체(108) 위의 제2 내부 상호 연결부(226)의 외형을 따르도록 형성되지 않는다. 제2 내부 상호 연결부(226)의 상세한 위치 정보를 필요로 하지 않으면서 제2 내부 상호 연결부(226)를 덮는 상호 연결 잠금부(104)는 장치 구조체(108)의 외주에 형성될 수 있어서 제2 내부 상호 연결부(226)의 추가 공정(프로세싱)을 필요로 하지 않으면서 값싼 제조 장비의 사용을 가능하게 함으로써 제조 단계들 단축하고, 복잡성과 비용을 감소시킨다.
본 발명은, 수율이 개선되고 제조 비용이 절감된 상호 연결 잠금부를 구비한 집적 회로 패키지 시스템을 제공한다는 것이 밝혀졌다. 상호 연결 잠금부는 본드 와이어들을 제 위치에 유지함으로써 본드 와이어들의 연결 차단 또는 와이어 스윕을 방지 또는 완화한다. 이것은 제조 수율을 개선한다. 상호 연결 잠금부는 본드 와이어들 또는 보강부를 구비한 사전 가공된 본드 와이어들의 정확한 위치를 필요로 하지 않으면서 인터포저 위의 본드 와이어들과 인터포저의 외주 부분 주위에 적용된다. 이것은 제조 비용을 감소시킨다.
패키지 밀봉부(102)는 패키지 캐리어(218) 위의 제2 내부 상호 연결부(226)와 내측 밀봉부(222)를 덮는다. 패키지 밀봉부(102)는 상호 연결 잠금부(104)의 오목부(106)가 장치 구조체(108)를 노출하도록 상호 연결 잠금부(104)와 장치 구조체(108)를 부분적으로 덮는다. 구성 요소(114)들은 장치 구조체(108) 위에 실장된 것으로 도시되어 있다. 솔더 볼과 같은 외부 상호 연결부(228)들은 패키지 캐리어(218)의 하부에 부착될 수 있다.
도 3을 참조하면, 본 발명의 제2 실시예의 도 1에서 상면도로 도시된 집적 회로 패키지 시스템(300)의 횡단면도가 도시되어 있다. 집적 회로 패키지 시스템(300)은 도 2의 집적 회로 패키지 시스템(100)과 구조적 유사성을 가진다. 본 횡단면도는 래머네이트 기판과 같은 패키지 캐리어(318) 위에 실장된 집적 회로 다이(316)를 도시하고 있다. 본드 와이어들 또는 리본 본드 와이어들과 같은 제1 내부 상호 연결부(320)는 집적 회로 다이(316)와 패키지 캐리어(318)를 연결한다.
에폭시 몰딩 콤파운드와 같은 내측 밀봉부(322)는 패키지 캐리어(318) 위의 집적 회로 다이(316)와 제1 내부 상호 연결부(320)들을 덮는다. 인터포저 또는 래머네이트 기판과 같은 장치 구조체(308)는 접착 필름과 같은 접착부(324)에 의하여 내측 밀봉부(322) 위에 실장된다. 본드 와이어들 또는 리본 본드 와이어들과 같은 제2 내부 상호 연결부(326)는 장치 구조체(308)와 패키지 캐리어(318)를 연결한다.
와이어-인-필름과 같은 상호 연결 잠금부(304)는 장치 구조체(308) 위의 제2 내부 상호 연결부(326) 부분을 덮는다. 상호 연결 잠금부(304)는 장치 구조체(308) 위에 놓일 수 있다. 상호 연결 잠금부(304)는 댐 구조의 구성으로 형성될 수 있다. 상호 연결 잠금부(304)는 예상치 못하게 단락(short)을 형성하거나 제2 내부 상호 연결부(326)와 장치 구조체(308) 및 패키지 캐리어(318)와의 기계적 연결의 분리하는, 또는 이와 같이 것이 합쳐진 제2 내부 상호 연결부(326)의 와이어 스윕(wire sweep)을 완화 또는 제거하는 기능을 할 수 있다.
상호 연결 잠금부(304)는 장치 구조체(308) 위의 제2 내부 상호 연결부(326)의 외형을 따르도록 형성되지 않는다. 제2 내부 상호 연결부(326)의 상세한 위치 정보를 필요로 하지 않으면서 제2 내부 상호 연결부(326)를 덮는 상호 연결 잠금부(304)는 장치 구조체(308)의 외주에 형성될 수 있어서 제2 내부 상호 연결부(326)의 추가 공정(프로세싱)을 필요로 하지 않으면서 값싼 제조 장비의 사용을 가능하게 함으로써 제조 단계들 단축하고, 복잡성과 비용을 감소시킨다.
패키지 밀봉부(302)는 패키지 캐리어(318) 위의 제2 내부 상호 연결부(326)와 내측 밀봉부(322)를 덮는다. 바람직하게는 패키지 밀봉부(302)는 상호 연결 잠금부(304)에 인접하고 장치 구조체(308)를 부분적으로 덮는다. 상호 연결 잠금 부(304)의 오목부(306)는 장치 구조체(308)를 노출시킨다. 솔더 볼과 같은 외부 상호 연결부(328)들은 패키지 캐리어(318)의 하부에 부착될 수 있다.
도 4를 참조하면, 본 발명의 제3 실시예의 집적 회로 패키지 시스템(400)의 상면도가 도시되어 있다. 집적 회로 패키지 시스템(400)은 상호 연결 잠금부(404)를 둘러싸는 에폭시 몰딩 콤파운드(epoxy molding compound)와 같은 패키지 밀봉부(402)를 포함한다. 상호 연결 잠금부(interconnect lock)(404)는 상이한 재료들과 상이한 구조들로 형성될 수 있다. 예를 들어서, 상호 연결 잠금부(404)는 비도전성 에폭시, 댐 구조(dam structure)의 밀봉재(encapsulant), 밀폐재(sealant), 중합 물질, 수지 재료, 와이어-인-필름 접착제 또는 다른 동등한 특성의 재료일 수 있다. 상호 연결 잠금부(404)는 이미지 또는 센서 집적 회로와 같은 장치 구조체(408)를 노출하는 오목부(406)를 형성할 수 있다.
도 5를 참조하면, 도 4의 5-5 선을 따라 절단한 집적 회로 패키지 시스템(400)의 횡단면도가 도시되어 있다. 본 횡단면도는 래머네이트 기판과 같은 패키지 캐리어(518) 위에 실장된 집적 회로 다이(516)를 도시하고 있다. 본드 와이어들 또는 리본 본드 와이어들과 같은 제1 내부 상호 연결부(520)는 집적 회로 다이(516)와 패키지 캐리어(518)를 연결한다.
에폭시 몰딩 콤파운드와 같은 내측 밀봉부(522)는 패키지 캐리어(518) 위의 집적 회로 다이(516)와 제1 내부 상호 연결부(520)들을 덮는다. 장치 구조체(408)는 장치 구조체와 내측 밀봉부 사이에 있는 다이-부착 접착제 또는 접착 필름과 같은 접착부(524)에 의하여 내측 밀봉부(522) 위에 실장된다. 본드 와이어들 또는 리 본 본드 와이어들과 같은 제2 내부 상호 연결부(526)는 장치 구조체(408)와 패키지 캐리어(518)를 연결한다.
상호 연결 잠금부(404)는 장치 구조체(408) 위의 제2 내부 상호 연결부(526) 부분을 덮는다. 상호 연결 잠금부(404)는 장치 구조체(408) 위에 놓일 수 있다. 상호 연결 잠금부(404)는 예상치 못하게 단락(short)을 형성하거나 제2 내부 상호 연결부(526)와 장치 구조체(408) 및 패키지 캐리어(518)와의 기계적 연결을 분리하는 또는 이와 같이 것들이 합쳐진 제2 내부 상호 연결부(526)의 와이어 스윕(wire sweep)을 완화 또는 제거하는 기능을 할 수 있다.
상호 연결 잠금부(404)는 장치 구조체(408) 위의 제2 내부 상호 연결부(526)의 외형을 따르도록 형성되지 않는다. 제2 내부 상호 연결부(526)의 상세한 위치 정보를 필요로 하지 않으면서 제2 내부 상호 연결부(526)를 덮는 상호 연결 잠금부(404)는 장치 구조체(408)의 외주에 형성될 수 있어서 제2 내부 상호 연결부(526)의 추가 공정(프로세싱)을 필요로 하지 않으면서 값싼 제조 장비의 사용을 가능하게 함으로써 제조 단계들 단축하고, 복잡성과 비용을 감소시킨다.
본 발명은, 수율이 개선되고 제조 비용이 절감된 상호 연결 잠금부를 구비한 집적 회로 패키지 시스템을 제공한다는 것이 밝혀졌다. 상호 연결 잠금부는 오목부를 형성하는 외형 맞춤 몰드 체이스(contoured mold chase)에 의할 때 통상적으로 발견되는 압축력으로부터 집적 회로 장치를 보호한다. 이것은 제조 수율을 향상시키고 제조 비용을 감소시킨다.
패키지 밀봉부(402)는 패키지 캐리어(518) 위의 제2 내부 상호 연결부(526) 와 내측 밀봉부(522)를 덮는다. 패키지 밀봉부(402)는 상호 연결 잠금부(404)의 오목부(406)가 장치 구조체(408)를 노출하도록 상호 연결 잠금부(404)와 장치 구조체(408)를 부분적으로 덮는다. 솔더 볼과 같은 외부 상호 연결부(528)들은 패키지 캐리어(518)의 하부에 부착될 수 있다.
도 6을 참조하면, 중간 구조(intermediate structure)를 성형하기 위한 단계의 도 1의 집적 회로 패키지 시스템(100)의 횡단면도가 도시되어 있다. 상호 연결 잠금부(104)는 와이어 스윕이 없는 제2 내부 상호 연결부(226)를 위한 정밀한 와이어들의 사용을 가능하게 한다. 상호 연결 잠금부(104)는 장치 구조체(108)의 접촉 패드(110)들의 몰드 플래시 오염(mold flash contamination)을 방지하는 댐(dam)으로서 역할 할 수 있다.
상호 연결 잠금부(104)는 성형 공정 중의 몰드 체이스(602)로부터의 클램핑력을 완화하며, 따라서 도 5의 장치 구조체(408) 또는 장치 구조체(108)의 전기 레이어에 대한 손상을 방지할 수 있다. 또한 상호 연결 잠금부(104)는 조립 공정 중에 패키지 구조가 비스듬해지는 것으로 인하여 발생하는 공면 오차(coplanarity error)를 보상하기 위하여 탄성적 특성을 가진다.
전용 외형 맞춤식 또는 공동형 몰드 체이스를 구비하는 대신에 표준 평판(flat panel-standard)의 몰드 체이스(602)를 사용할 수 있음으로써 생산성이 향상되고 공구 비용이 저하된다. 또한 표준 평판의 몰드 체이스(602)는 수동 구성 요소 및/또는 얇은 프로파일 장치들을 장치 구조체(108)에 성형 공정 전에 실장할 수 있어서 제조 공정을 보다 단순화하고 생산성을 향상시키며 비용을 감소시킨다.
도 7을 참조하면, 본 발명의 실시예의 집적 회로 패키지 시스템(100)의 제조를 위한 집적 회로 패키징 방법(700)의 흐름도가 도시되어 있다. 본 방법(700)은, 블록(702)에서 장치 구조체를 패키지 캐리어 위에 실장하는 단계, 블록(704)에서 장치 구조체와 패키지 캐리어와의 사이에 내부 상호 연결부를 연결하는 단계, 블록 706에서 상호 연결 잠금부가 장치 구조체를 노출시키도록 장치 구조체 위의, 내부 상호 연결부 위에 있는 상호 연결 잠금부를 형성하는 단계 및 블록(708)에서 패키지 캐리어 위의, 상호 연결 잠금부에 인접하는 패키지 밀봉부를 형성하는 단계를 포함한다.
본 발명의 또 다른 중요한 태양은 본 발명이 비용 절감, 시스템 단순화 및 성능 증대와 같은 역사적 경향을 의미 있게 지지하고 이에 조력한다는 점이다.
본 발명의 이와 같은 태양 및 다른 중요한 태양은 결과적으로 기술 수준을 적어도 다음 단계로 진전시킨다.
따라서 본 발명의 집적 회로 패키지 시스템은 회로 시스템의 수율을 향상시키고, 신뢰성을 향상시키며 비용을 절감하기 위한 중요하고 현재까지 알려지지 않았으며 이용가능하지 않았던 해결안과 성능 및 기능적 태양을 제공한다는 것이 밝혀졌다. 결과적으로 본 공정과 구성은 직접적이고, 비용 면에서 효율적이며, 복잡하지 않고, 용도가 다양하며, 정확하며, 감도가 높고, 효과적이며, 또한 용이하고 효과적이며 경제적인 제작과 적용 및 사용을 위하여 공지의 구성품을 변경함으로써 실시될 수 있다.
본 발명이 특정의 최선 형태에 관하여 기술되었지만, 상기 기술 내용의 관점 에서 여러 가지의 대안, 변경 및 수정이 당업자에게 명백한 것으로 이해된다. 따라서 첨부된 청구항의 범위 내에 있는 그러한 모든 대안, 변경 및 수정을 포함한다. 이제까지 본 명세서에서 개시되거나 첨부된 도면에 도시된 모든 사항은 예시적인 것이고 비제한적인 것으로 해석되어야 한다.
도 1은 본 발명의 제1 실시예의 집적 회로 패키지 시스템의 상면도.
도 2는 도 1의 2-2 선을 따라 절단한 집적 회로 패키지 시스템의 횡단면도.
도 3은 본 발명의 제2 실시예의 도 1에서 상면도로 도시된 집적 회로 패키지 시스템의 횡단면도.
도 4는 본 발명의 제3 실시예의 집적 회로 패키지 시스템의 상면도.
도 5는 도 4의 5-5 선을 따라 절단한 집적 회로 패키지 시스템의 횡단면도.
도 6은 중간 구조를 성형하기 위한 단계의 도 1의 집적 회로 패키지 시스템의 횡단면도.
도 7은 본 발명의 실시예의 집적 회로 패키지 시스템의 제조를 위한 집적 회로 패키징 방법의 흐름도.
** 도면의 주요 부분에 대한 부호의 설명 **
100: 집적 회로 패키지 시스템
102: 패키지 밀봉부
104: 상호 연결 잠금부(interconnect lock)
106: 오목부
108: 장치 구조체(device structure)
110: 접촉 패드
216: 집적 회로 다이
218: 패키지 캐리어
220: 제1 내부 상호 연결부
222: 내측 밀봉부
224: 접착부
226: 제2 내부 상호 연결부
602: 몰드 체이스

Claims (10)

  1. 패키지 캐리어 위에 장치 구조체를 실장하는 단계,
    장치 구조체와 패키지 캐리어와의 사이에 내부 상호 연결부를 연결하는 단계,
    상호 연결 잠금부가 장치 구조체를 노출시키도록 장치 구조체 위의, 내부 상호 연결부 위에 있는 상호 연결 잠금부를 형성하는 단계 및
    패키지 캐리어 위의, 상호 연결 잠금부에 인접하는 패키지 밀봉부를 형성하는 단계를 포함하는 것을 특징으로 하는 집적 회로 패키징 방법.
  2. 제1항에 있어서,
    장치 구조체를 실장하는 단계는 인터포저(interposer)를 실장하는 단계를 포함하는 것을 특징으로 하는 집적 회로 패키징 방법.
  3. 제1항에 있어서,
    장치 구조체를 실장하는 단계는 집적 회로 장치를 실장하는 단계를 포함하는 것을 특징으로 하는 집적 회로 패키징 방법.
  4. 제1항에 있어서,
    패키지 캐리어 위에 집적 회로 다이를 실장하는 단계를 추가적으로 포함하고,
    패키지 캐리어 위에 장치 구조체를 실장하는 단계는 집적 회로 다이 위에 장치 구조체를 실장하는 단계를 포함하는 것을 특징으로 하는 집적 회로 패키징 방법.
  5. 제1항에 있어서,
    패키지 밀봉부 없이 장치 구조체 위에 구성 요소를 실장하는 단계를 추가적으로 포함하는 것을 특징으로 하는 집적 회로 패키징 방법.
  6. 패키지 캐리어 위의 장치 구조체와,
    장치 구조체와 패키지 캐리어와의 사이의 내부 상호 연결부와,
    장치 구조체 위의, 내부 상호 연결부 위에 있는 상호 연결 잠금부로서, 상호 연결 잠금부가 장치 구조체를 노출하도록 구성된 상호 연결 잠금부와,
    패키지 캐리어 위의, 상호 연결 잠금부에 인접한 패키지 밀봉부를 포함하고,
    패키지 캐리어 위에 있는 것을 특징으로 하는 집적 회로 패키지 시스템.
  7. 제6항에 있어서,
    장치 구조체는 인터포저를 포함하는 것을 특징으로 하는 집적 회로 패키지 시스템.
  8. 제6항에 있어서,
    장치 구조체는 집적 회로 장치를 포함하는 것을 특징으로 하는 집적 회로 패키지 시스템.
  9. 제6항에 있어서,
    패키지 캐리어 위의 집적 회로 다이를 추가적으로 포함하고,
    패키지 캐리어 위의 장치 구조체는 집적 회로 다이 위의 장치 구조체를 포함하는 것을 특징으로 하는 집적 회로 패키지 시스템.
  10. 제6항에 있어서,
    장치 구조체 위의 구성 요소를 추가적으로 포함하는 것을 특징으로 하는 집적 회로 패키지 시스템.
KR1020080120034A 2007-12-12 2008-11-28 상호 연결 잠금부를 구비한 집적 회로 패키지 시스템 KR20090063099A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/954,607 US7985628B2 (en) 2007-12-12 2007-12-12 Integrated circuit package system with interconnect lock
US11/954,607 2007-12-12

Publications (1)

Publication Number Publication Date
KR20090063099A true KR20090063099A (ko) 2009-06-17

Family

ID=40752116

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080120034A KR20090063099A (ko) 2007-12-12 2008-11-28 상호 연결 잠금부를 구비한 집적 회로 패키지 시스템

Country Status (3)

Country Link
US (1) US7985628B2 (ko)
KR (1) KR20090063099A (ko)
TW (1) TWI379366B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8536692B2 (en) * 2007-12-12 2013-09-17 Stats Chippac Ltd. Mountable integrated circuit package system with mountable integrated circuit die
US8084849B2 (en) * 2007-12-12 2011-12-27 Stats Chippac Ltd. Integrated circuit package system with offset stacking
US7781261B2 (en) * 2007-12-12 2010-08-24 Stats Chippac Ltd. Integrated circuit package system with offset stacking and anti-flash structure
US20090243069A1 (en) * 2008-03-26 2009-10-01 Zigmund Ramirez Camacho Integrated circuit package system with redistribution
US9293385B2 (en) * 2008-07-30 2016-03-22 Stats Chippac Ltd. RDL patterning with package on package system
US8304869B2 (en) * 2008-08-01 2012-11-06 Stats Chippac Ltd. Fan-in interposer on lead frame for an integrated circuit package on package system
JP4968371B2 (ja) * 2010-06-30 2012-07-04 大日本印刷株式会社 センサデバイスの製造方法及びセンサデバイス
US8525318B1 (en) * 2010-11-10 2013-09-03 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
TWI563646B (en) * 2014-09-04 2016-12-21 Powertech Technology Inc Chip scale package of image sensor having dam combination
US10490528B2 (en) * 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
DE102017123175B4 (de) 2017-10-05 2024-02-22 Infineon Technologies Ag Halbleiterbauteil und Verfahren zu dessen Herstellung
US11424212B2 (en) 2019-07-17 2022-08-23 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
US11443997B2 (en) * 2020-07-20 2022-09-13 Advanced Semiconductor Engineering, Inc. Semiconductor package and method of manufacturing the same
US20240170357A1 (en) * 2022-11-23 2024-05-23 Nxp Usa, Inc. Two-part molding of device packages with spacers

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5333505A (en) 1992-01-13 1994-08-02 Mitsubishi Denki Kabushiki Kaisha Semiconductor pressure sensor for use at high temperature and pressure and method of manufacturing same
FR2694840B1 (fr) 1992-08-13 1994-09-09 Commissariat Energie Atomique Module multi-puces à trois dimensions.
US6727579B1 (en) 1994-11-16 2004-04-27 Formfactor, Inc. Electrical contact structures formed by configuring a flexible wire to have a springable shape and overcoating the wire with at least one layer of a resilient conductive material, methods of mounting the contact structures to electronic components, and applications for employing the contact structures
US5866953A (en) 1996-05-24 1999-02-02 Micron Technology, Inc. Packaged die on PCB with heat sink encapsulant
US6117705A (en) 1997-04-18 2000-09-12 Amkor Technology, Inc. Method of making integrated circuit package having adhesive bead supporting planar lid above planar substrate
US5950070A (en) 1997-05-15 1999-09-07 Kulicke & Soffa Investments Method of forming a chip scale package, and a tool used in forming the chip scale package
JP2000208698A (ja) 1999-01-18 2000-07-28 Toshiba Corp 半導体装置
US6351028B1 (en) * 1999-02-08 2002-02-26 Micron Technology, Inc. Multiple die stack apparatus employing T-shaped interposer elements
US6043109A (en) 1999-02-09 2000-03-28 United Microelectronics Corp. Method of fabricating wafer-level package
US6291884B1 (en) 1999-11-09 2001-09-18 Amkor Technology, Inc. Chip-size semiconductor packages
JP2001141411A (ja) 1999-11-12 2001-05-25 Sony Corp 指紋認識用半導体装置
JP2001203318A (ja) 1999-12-17 2001-07-27 Texas Instr Inc <Ti> 複数のフリップチップを備えた半導体アセンブリ
US7026710B2 (en) 2000-01-21 2006-04-11 Texas Instruments Incorporated Molded package for micromechanical devices and method of fabrication
US6401545B1 (en) 2000-01-25 2002-06-11 Motorola, Inc. Micro electro-mechanical system sensor with selective encapsulation and method therefor
US6492726B1 (en) * 2000-09-22 2002-12-10 Chartered Semiconductor Manufacturing Ltd. Chip scale packaging with multi-layer flip chip arrangement and ball grid array interconnection
US6340846B1 (en) 2000-12-06 2002-01-22 Amkor Technology, Inc. Making semiconductor packages with stacked dies and reinforced wire bonds
KR100411811B1 (ko) 2001-04-02 2003-12-24 앰코 테크놀로지 코리아 주식회사 반도체패키지
US6653723B2 (en) 2002-03-09 2003-11-25 Fujitsu Limited System for providing an open-cavity low profile encapsulated semiconductor package
JP3679786B2 (ja) 2002-06-25 2005-08-03 松下電器産業株式会社 半導体装置の製造方法
US6906415B2 (en) 2002-06-27 2005-06-14 Micron Technology, Inc. Semiconductor device assemblies and packages including multiple semiconductor devices and methods
US6861288B2 (en) 2003-01-23 2005-03-01 St Assembly Test Services, Ltd. Stacked semiconductor packages and method for the fabrication thereof
US6987058B2 (en) 2003-03-18 2006-01-17 Micron Technology, Inc. Methods for underfilling and encapsulating semiconductor device assemblies with a single dielectric material
TWI311353B (en) 2003-04-18 2009-06-21 Advanced Semiconductor Eng Stacked chip package structure
KR100604821B1 (ko) 2003-06-30 2006-07-26 삼성전자주식회사 적층형 볼 그리드 어레이 패키지 및 그 제조방법
KR100574947B1 (ko) 2003-08-20 2006-05-02 삼성전자주식회사 Bga 패키지, 그 제조방법 및 bga 패키지 적층 구조
KR100546374B1 (ko) 2003-08-28 2006-01-26 삼성전자주식회사 센터 패드를 갖는 적층형 반도체 패키지 및 그 제조방법
US7045888B2 (en) 2004-06-29 2006-05-16 Macronix International Co., Ltd. Ultra thin dual chip image sensor package structure and method for fabrication
JP4443334B2 (ja) 2004-07-16 2010-03-31 Towa株式会社 半導体素子の樹脂封止成形方法
US7276393B2 (en) 2004-08-26 2007-10-02 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units
US8324725B2 (en) 2004-09-27 2012-12-04 Formfactor, Inc. Stacked die module
TWI251886B (en) 2004-11-03 2006-03-21 Advanced Semiconductor Eng Sensor chip for defining molding exposed region and method for manufacturing the same
JP2006278726A (ja) 2005-03-29 2006-10-12 Sharp Corp 半導体装置モジュール及び半導体装置モジュールの製造方法
US7364945B2 (en) 2005-03-31 2008-04-29 Stats Chippac Ltd. Method of mounting an integrated circuit package in an encapsulant cavity
US7354800B2 (en) 2005-04-29 2008-04-08 Stats Chippac Ltd. Method of fabricating a stacked integrated circuit package system
US7746656B2 (en) 2005-05-16 2010-06-29 Stats Chippac Ltd. Offset integrated circuit package-on-package stacking system
US7518224B2 (en) 2005-05-16 2009-04-14 Stats Chippac Ltd. Offset integrated circuit package-on-package stacking system
SG130055A1 (en) 2005-08-19 2007-03-20 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing microelectronic devices
SG130066A1 (en) 2005-08-26 2007-03-20 Micron Technology Inc Microelectronic device packages, stacked microelectronic device packages, and methods for manufacturing microelectronic devices
TWI292617B (en) 2006-02-03 2008-01-11 Siliconware Precision Industries Co Ltd Stacked semiconductor structure and fabrication method thereof
US8704349B2 (en) 2006-02-14 2014-04-22 Stats Chippac Ltd. Integrated circuit package system with exposed interconnects
US7288835B2 (en) 2006-03-17 2007-10-30 Stats Chippac Ltd. Integrated circuit package-in-package system
US7501697B2 (en) 2006-03-17 2009-03-10 Stats Chippac Ltd. Integrated circuit package system
TWI309079B (en) 2006-04-21 2009-04-21 Advanced Semiconductor Eng Stackable semiconductor package
TWI298198B (en) 2006-05-30 2008-06-21 Advanced Semiconductor Eng Stackable semiconductor package
TWI339436B (en) 2006-05-30 2011-03-21 Advanced Semiconductor Eng Stackable semiconductor package
US7468556B2 (en) 2006-06-19 2008-12-23 Lv Sensors, Inc. Packaging of hybrid integrated circuits
US7535086B2 (en) 2006-08-03 2009-05-19 Stats Chippac Ltd. Integrated circuit package-on-package stacking system
US8198735B2 (en) 2006-12-31 2012-06-12 Stats Chippac Ltd. Integrated circuit package with molded cavity
US7915724B2 (en) 2007-09-28 2011-03-29 Stats Chippac Ltd. Integrated circuit packaging system with base structure device
US8084849B2 (en) 2007-12-12 2011-12-27 Stats Chippac Ltd. Integrated circuit package system with offset stacking
US8536692B2 (en) 2007-12-12 2013-09-17 Stats Chippac Ltd. Mountable integrated circuit package system with mountable integrated circuit die
US7781261B2 (en) 2007-12-12 2010-08-24 Stats Chippac Ltd. Integrated circuit package system with offset stacking and anti-flash structure

Also Published As

Publication number Publication date
TWI379366B (en) 2012-12-11
TW200933773A (en) 2009-08-01
US7985628B2 (en) 2011-07-26
US20090152706A1 (en) 2009-06-18

Similar Documents

Publication Publication Date Title
KR20090063099A (ko) 상호 연결 잠금부를 구비한 집적 회로 패키지 시스템
KR101572620B1 (ko) 실장식 집적 회로 다이를 구비한 실장식 집적 회로 패키지 시스템
TWI469230B (zh) 具有偏移堆疊與防溢料結構的積體電路封裝件系統
KR101557089B1 (ko) 오프셋 적층형 집적회로 패키지 시스템
US7859098B2 (en) Embedded integrated circuit package system
US7566966B2 (en) Integrated circuit package-on-package system with anti-mold flash feature
US8198735B2 (en) Integrated circuit package with molded cavity
US7741707B2 (en) Stackable integrated circuit package system
KR101521254B1 (ko) 이중으로 몰딩된 다중칩 패키지 시스템
KR101076062B1 (ko) 오프셋 집적 회로 패키지-온-패키지 적층 시스템
KR20080053233A (ko) 적층된 집적회로 패키지 인 패키지 시스템
KR20090071381A (ko) 적층 인터포저를 구비한 실장식 집적 회로 패키지 시스템
KR20090056813A (ko) 적층 비아 상호접속부를 구비하는 집적회로 패키지-온-패키지 시스템
KR20080063097A (ko) 접착성 스페이싱 구조들을 갖는 마운트가능한 집적회로패키지-인-패키지 시스템
US8183675B2 (en) Integrated circuit package-on-package system with anti-mold flash feature
US20080315406A1 (en) Integrated circuit package system with cavity substrate
KR20110074135A (ko) 내장 회로 기판을 구비한 시스템 인 패키지
US8148208B2 (en) Integrated circuit package system with leaded package and method for manufacturing thereof
US7652382B2 (en) Micro chip-scale-package system
KR20080085453A (ko) 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL NUMBER: 2015101005027; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20150827

Effective date: 20170217