KR20090044667A - 발광 소자 패키지 및 그 제조방법 - Google Patents

발광 소자 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR20090044667A
KR20090044667A KR1020070110865A KR20070110865A KR20090044667A KR 20090044667 A KR20090044667 A KR 20090044667A KR 1020070110865 A KR1020070110865 A KR 1020070110865A KR 20070110865 A KR20070110865 A KR 20070110865A KR 20090044667 A KR20090044667 A KR 20090044667A
Authority
KR
South Korea
Prior art keywords
light emitting
emitting device
package body
package
region
Prior art date
Application number
KR1020070110865A
Other languages
English (en)
Other versions
KR100896282B1 (ko
Inventor
김근호
송용선
원유호
Original Assignee
엘지전자 주식회사
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사, 엘지이노텍 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020070110865A priority Critical patent/KR100896282B1/ko
Priority to EP08843565A priority patent/EP2210285A4/en
Priority to JP2010531970A priority patent/JP2011502356A/ja
Priority to CN2008801194581A priority patent/CN101889354B/zh
Priority to US12/740,968 priority patent/US8217416B2/en
Priority to PCT/KR2008/006473 priority patent/WO2009057983A2/en
Publication of KR20090044667A publication Critical patent/KR20090044667A/ko
Application granted granted Critical
Publication of KR100896282B1 publication Critical patent/KR100896282B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 발광 소자 패키지 및 그 제조방법에 관한 것으로 특히, 내전압 특성과 신뢰성이 향상된 발광 소자 패키지 및 그 제조방법에 관한 것이다. 이러한 본 발명은, 발광 소자 패키지에 있어서, 패키지 바디와; 상기 패키지 바디의 일측면에 형성되는 제1전도성 영역과; 상기 제1전도성 영역에 형성되며, 상기 제1전도성 영역과 반대 극성인 제2전도성 영역과; 상기 패키지 바디에 형성되며, 상기 제1전도성 영역 또는 제2전도성 영역과 전기적으로 연결되는 적어도 한 쌍의 전극을 포함하여 구성되는 것을 특징으로 한다.
확산 영역, 패키지, 전도성, 제너 다이오드, 내전압.

Description

발광 소자 패키지 및 그 제조방법{LED package and method of manufacturing the same}
본 발명은 발광 소자 패키지 및 그 제조방법에 관한 것으로 특히, 내전압 특성과 신뢰성이 향상된 발광 소자 패키지 및 그 제조방법에 관한 것이다.
발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 잘 알려진 반도체 발광 소자로서, 1962년 GaAsP 화합물 반도체를 이용한 적색 LED가 상품화 된 것을 시작으로 GaP:N 계열의 녹색 LED와 함께 정보 통신기기를 비롯한 전자장치의 표시 화상용 광원으로 이용되어 왔다.
이러한 LED에 의해 방출되는 광의 파장은 LED를 제조하는데 사용되는 반도체 재료에 따른다. 이는 방출된 광의 파장이 가전자대(valence band) 전자들과 전도대(conduction band) 전자들 사이의 에너지 차를 나타내는 반도체 재료의 밴드갭(band-gap)에 따르기 때문이다.
질화 갈륨 화합물 반도체(Gallium Nitride: GaN)는 높은 열적 안정성과 폭넓은 밴드갭(0.8 ~ 6.2eV)을 가지고 있어, LED를 포함한 고출력 전자부품 소자 개발 분야에서 많은 주목을 받아왔다.
이에 대한 이유 중 하나는 GaN이 타 원소들(인듐(In), 알루미늄(Al) 등)과 조합되어 녹색, 청색 및 백색광을 방출하는 반도체 층들을 제조할 수 있기 때문이다.
이와 같이 방출 파장을 조절할 수 있기 때문에 특정 장치 특성에 맞추어 재료의 특징들에 맞출 수 있다. 예를 들어, GaN를 이용하여 광기록에 유익한 청색 LED와 백열등을 대치할 수 있는 백색 LED를 만들 수 있다.
이러한 GaN 계열 물질의 이점들로 인해, GaN 계열의 LED 시장이 급속히 성장하고 있다. 따라서, 1994년에 상업적으로 도입한 이래로 GaN 계열의 광전자장치 기술도 급격히 발달하였다.
상술한 바와 같은 GaN 계열 물질을 이용한 LED의 휘도 또는 출력은 크게, 활성층의 구조, 빛을 외부로 추출할 수 있는 광추출 효율, LED 칩의 크기, 램프 패키지 조립 시 몰드(mold)의 종류 및 각도, 형광물질 등에 의해서 좌우된다.
본 발명이 이루고자 하는 기술적 과제는, 내전압 특성이 향상되고, 멀티칩 발광 소자 패키지의 경우에 각 발광 소자 사이의 간섭을 방지할 수 있는 발광 소자 패키지 및 그 제조방법을 제공하는 데 있다.
상기 기술적 과제를 이루기 위한 제1관점으로서, 본 발명은, 발광 소자 패키지에 있어서, 패키지 바디와; 상기 패키지 바디의 일측면에 형성되는 제1전도성 영역과; 상기 제1전도성 영역에 형성되며, 상기 제1전도성 영역과 반대 극성인 제2전도성 영역과; 상기 패키지 바디에 형성되며, 상기 제1전도성 영역 또는 제2전도성 영역과 전기적으로 연결되는 적어도 한 쌍의 전극을 포함하여 구성되는 것을 특징으로 한다.
상기 기술적 과제를 이루기 위한 제2관점으로서, 본 발명은, 발광 소자 패키지에 있어서, 패키지 바디와; 상기 패키지 바디의 하측면에 형성되는 제1전도성 영역과, 상기 제1전도성 영역에 형성되며, 상기 제1전도성 영역과 반대 극성인 제2전도성 영역으로 이루어지는 제너 다이오드와; 상기 패키지 바디에 형성되며, 제너 다이오드와 전기적으로 연결되는 적어도 한 쌍의 전극을 포함하여 구성되는 것을 특징으로 한다.
상기 기술적 과제를 이루기 위한 제3관점으로서, 본 발명은, 발광 소자 패키지의 제조방법에 있어서, 제1전도성의 패키지 바디에 제2전도성의 제1도핑영역을 형성하는 단계와; 상기 제2전도성 우물 상에 제1전도성의 제2도핑영역을 형성하는 단계와; 상기 패키지 바디 상에 상기 제1도핑영역 및 제2도핑영역에 연결되는 적어도 한 쌍의 전극을 형성하는 단계와; 상기 패키지 바디 상에 상기 적어도 한 쌍의 전극과 연결되는 적어도 하나 이상의 발광소자를 장착하는 단계를 포함하여 구성되는 것을 특징으로 한다.
본 발명은 제1전도성 영역과 제2전도성 영역을 통하여 제너 다이오드가 작동되므로 발광 소자를 보다 안정적으로 보호할 수 있게 되며, 다수의 발광 소자가 장착된 경우에는 이들 각 발광 소자 사이의 간섭을 최소화할 수 있다. 즉, 서로 다른 발광 소자 사이에 크로스 토크가 발생하거나, 서로 영향을 주어 발광 세기가 변화하거나 색상이 변화하는 등의 문제를 방지할 수 있는 효과가 있는 것이다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 실시예를 상세히 설명하면 다음과 같다.
본 발명이 여러 가지 수정 및 변형을 허용하면서도, 그 특정 실시예들이 도면들로 예시되어 나타내어지며, 이하에서 상세히 설명될 것이다. 그러나 본 발명을 개시된 특별한 형태로 한정하려는 의도는 아니며, 오히려 본 발명은 청구항들에 의해 정의된 본 발명의 사상과 합치되는 모든 수정, 균등 및 대용을 포함한다.
층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다. 표면과 같은 구성 요소의 일부가 '내부(inner)'라고 표현된다면 이것은 그 요소의 다른 부분들 보다도 소자의 외측으로부터 더 멀리 있다는 것을 의미한다고 이해할 수 있을 것이다.
나아가 '아래(beneath)' 또는 '중첩(overlies)'과 같은 상대적인 용어는 여기에서는 도면에서 도시된 바와 같이 기판 또는 기준층과 관련하여 한 층 또는 영역과 다른 층 또는 영역에 대한 한 층 또는 영역의 관계를 설명하기 위해 사용될 수 있다.
이러한 용어들은 도면들에서 묘사된 방향에 더하여 소자의 다른 방향들을 포함하려는 의도라는 것을 이해할 수 있을 것이다. 마지막으로 '직접(directly)'라는 용어는 중간에 개입되는 어떠한 요소가 없다는 것을 의미한다. 여기에서 사용되는 바와 같이 '및/또는'이라는 용어는 기록된 관련 항목 중의 하나 또는 그 이상의 어느 조합 및 모든 조합을 포함한다.
비록 제1, 제2 등의 용어가 여러 가지 요소들, 성분들, 영역들, 층들 및/또는 지역들을 설명하기 위해 사용될 수 있지만, 이러한 요소들, 성분들, 영역들, 층들 및/또는 지역들은 이러한 용어에 의해 한정되어서는 안 된다는 것을 이해할 것이다.
이러한 용어들은 단지 다른 영역, 층 또는 지역으로부터 어느 하나의 요소, 성분, 영역, 층 또는 지역들을 구분하기 위해 사용되는 것이다. 따라서 아래에서 논의된 제1 영역, 층 또는 지역은 제2 영역, 층 또는 지역이라는 명칭으로 될 수 있다.
도 1에서 도시하는 바와 같이, 발광 소자 패키지의 패키지 바디(10) 상에는 절연막(20)이 도포되고, 이 패키지 바디(10)의 일측에는 제1전도성 영역(31)과 상기 제1전도성 영역(31)에 형성되며 이 제1전도성 영역(31)과 반대 극성인 제2전도성 영역(32)으로 이루어지는 확산 영역(30)이 위치한다.
이러한 확산 영역(30)의 제1전도성 영역(31)은 패키지 바디(10)의 전도성과 반대 극성의 전도성을 띠게 된다. 예를 들어, 패키지 바디(10)가 n-형 Si 반도체로 형성된 경우에 제1전도성 영역(31)은 p-형 반도체 확산 영역이 되고, 제2전도성 영역(32)은 n-형 반도체 확산 영역이 된다. 이하, 제1전도성 영역(31)은 p-형 영역, 제2전도성 영역(32)은 n-형 영역인 경우를 예를 들어 설명한다.
패키지 바디(10) 상에 위치하는 절연막(20)은 확산 영역(30)의 적어도 일부 영역이 드러날 수 있도록 개구되며, 이 개구되어 드러난 확산 영역(30) 중 적어도 일부분은 한 쌍 이상의 전극(40)과 전기적으로 연결된다.
이 전극(40)은 패키지 바디(10) 상에 형성된 장착홈(11) 측에 형성되는 전면 전극(41)과, 패키지 바디(10)의 후면에 위치하는 후면 전극(42)으로 이루어지며, 이 전면 전극(41)과 후면 전극(42)은 패키지 바디(10)의 측면을 통하여 서로 연결될 수 있다.
도 1에서는 반도체 확산 영역(30)이 패키지 바디(10)의 후면에 형성된 실시예를 나타내고 있으며, 따라서 이 확산 영역(30)은 후면 전극(42)과 연결될 수 있다.
패키지 바디(10)의 장착홈(11)에는 발광 소자(50)가 장착되며, 이러한 장착 홈(11)에는 하나의 발광 소자(50) 뿐 아니라, 다수의 발광 소자(50)가 설치될 수 있다. 즉, 하나의 색의 빛을 발광하는 다수의 발광 소자(50)가 장착될 수 있고, 여러 색의 빛을 발광하는 다수의 발광 소자(50)가 장착될 수도 있다.
이와 같은 발광 소자(50)는 와이어 본딩을 통하여 장착될 수 있고, 수직형 발광 소자(50)인 경우에는 전면은 와이어 본딩을 통하여, 후면은 직접 접속을 통하여 장착될 수 있다. 그 외에 플립칩 본딩과 같은 다양한 장착이 가능하다.
이러한 여러 색의 빛을 발광하는 발광 소자(50)는 적색(Red), 녹색(Green), 및 청색(Blue) 발광 소자(50)가 이용되어, 이 세 가지 색상의 광이 혼합되어 백색 광을 방출할 수 있고, 그 외에 다른 여러 발광 소자(50)의 조합이 가능하다.
이때, p-형 영역(31)과 n-형 영역(32)으로 이루어지는 확산 영역(30)은 각 발광 소자(50)와 병렬로 연결될 수 있으며, 이러한 확산 영역(30)은 적어도 각 발광 소자(50)에 해당하는 수로 형성될 수 있다.
즉, p-형 영역(31)과 n-형 영역(32)은 제너 다이오드로 작동할 수 있어, 발광 소자(50)에 과전류가 흐르는 경우에 이러한 과전류는 p-형 영역(31)과 n-형 영역(32)으로 이루어지는 제너 다이오드를 통하여 바이패스(bypass) 될 수 있게 된다.
따라서 이러한 확산 영역(30)으로 이루어지는 제너 다이오드는 패키지 바디(10)를 통하여 작동하지 않으므로, 제너 다이오드 작동시 패키지 바디(10)를 통하여 흐르는 전류를 차단할 수 있다.
즉, 종래의 제1전도성의 패키지 바디에 제2전도성의 하나의 확산 영역을 갖 는 패키지에서는 패키지 바디와 확산 영역 간의 p-n 접합을 통하여 내전압 특성을 위한 제너 다이오드가 작동하므로 이 제너 다이오드 작동시 패키지 바디에 전류가 흐르게 된다.
따라서 패키지 바디에 다수의 발광 소자가 장착되어 있는 경우에는 발광 소자 구동시 각 발광 소자에 크로스 토크가 발생하기 쉽고, 하나의 발광 소자에 의하여 제너 다이오드에 전류가 흐르는 경우, 이 전류는 다른 발광 소자에 영향을 줄 수 있다. 따라서 발광 세기가 변화하거나 색상이 변화하는 등의 오동작이 발생할 수 있다.
그러나 본 발명의 패키지는 패키지 바디(10)가 아닌 제1전도성 영역(31)과 제2전도성 영역(32)을 통하여 제너 다이오드가 작동되므로 발광 소자(50)를 보다 안정적으로 보호할 수 있게 되며, 다수의 발광 소자(50)가 장착된 경우에는 이들 각 발광 소자(50) 사이의 간섭을 최소화할 수 있다.
즉, 전도성의 패키지 바디(10)를 통하여 서로 다른 발광 소자(50) 사이에 크로스 토크가 발생하거나, 서로 영향을 주어 발광 세기가 변화하거나 색상이 변화하는 등의 문제를 방지할 수 있다.
이하, 도 1과 같은 구조를 갖는 발광 소자 패키지를 제작하는 과정을 상세히 설명한다.
먼저, 도 2와 같이, 패키지 바디가 될 반도체 웨이퍼(12) 상에 실리콘 산화물 또는 실리콘 질화물과 같은 물질로 식각 마스크(60)를 형성하고, 장착홈(11)을 형성할 영역이 드러나도록 이 식각 마스크(60)를 패터닝한다. 이때, 패키지 바 디(10)는 제1전도성을 가질 수 있고, 평면 상에 연속적으로 위치할 수 있다. 즉, 도 2에서는 하나의 패키지 바디(10) 만을 나타내고 있다.
이하에서는, 패키지 바디(10)가 n-형 전도성을 가지는 경우를 예를 들어 설명한다.
이후, 도 3에서와 같이, 이러한 식각 마스크 패턴(61)을 이용하여 패키지 바디(10)를 식각하여 장착홈(11)과 각 패키지 바디(10)의 구분 영역을 정의하는 관통홀(13)을 형성한다. 그런 다음에 식각 마스크 패턴(61)은 제거된다.
다음에, 도 4에서와 같이, 패키지 바디(10) 상에 절연막(21)을 형성한다. 이러한 절연막(21)은 산화물로 형성될 수 있다.
이후, 패키지 바디(10)에서 p-형 영역(31)을 형성할 부분의 절연막(21)을 개방하고, 도 5에서와 같이, 반도체 확산 과정을 이용하여 우물형의 p-형 영역(31; 제1도핑영역)을 형성한다. 즉, n-형 전도성의 패키지 바디(10)에 p-형 전도성의 p-형 영역(31)을 형성한다.
다음에는 도 6에서와 같이, p-형 영역(31) 확산 과정에서 이용된 절연막(21)을 제거하고, 도 7과 같이, 새로운 절연막(20)을 형성한다.
이후, 도 8에서 도시하는 바와 같이, p-형 영역(31) 상의 일부 영역에 위치하는 절연막(20)을 개방하고 반도체 확산 과정을 이용하여 p-형 영역(31) 상에 n-형 영역(32; 제2도핑영역)을 형성하여, p-형 영역(31)과 n-형 영역(32)으로 이루어지는 확산 영역을 형성한다.
물론, 패키지 바디(10)가 p-형 전도성을 가진 반도체로 형성된 경우에는 제1 전도성 영역은 n-형 영역을 이루고, 제2전도성 영역은 p-형 영역을 이루게 된다.
이와 같이 n-형 전도성의 패키지 바디(10)에 형성된 우물형의 p-형 영역(31)과, 이 p-형 영역(31) 내에 형성되는 n-형 영역(32)으로 이루어지는 확산 영역(30)은 제너 다이오드를 형성하게 된다.
이러한 확산 영역(30)으로 이루어지는 제너 다이오드를 형성한 패키지 바디(10)의 후면은 도 9에 나타나 있다.
즉, 도 9에서는 네 개의 발광 소자가 장착될 수 있는 이른바, 멀티 패키지의 후면을 나타내고 있으며, 도시하는 바와 같이, 패키지 바디(10)의 귀퉁이를 따라 형성된 p-형 영역(31)에 n-형 영역(32)이 형성된 상태가 나타나 있다.
도 9에서 도면부호 13은 패키지 바디(10)의 구분영역이면서 추후 형성될 전극(40) 중 전면 전극(41)과 후면 전극(42)이 서로 연결될 수 있는 관통홀을 나타낸다.
도시하는 바와 같이, 하나의 발광 소자에 연결되는 길이 방향으로 연장된 p-형 영역(31)이 있고, 이 하나의 p-형 영역(31)에 두 개의 n-형 영역(32)이 위치하는데, 이 n-형 영역(32)은, 도 10에서와 같이, 전극(40)과 연결되게 된다.
그러나, 경우에 따라서, 전극(40)은 p-형 영역(31)과 연결될 수도 있고, n-형 영역(32)과 p-형 영역(31)에 모두 연결될 수도 있다. 패키지 바디(10)의 장착홈(11) 내부의 전극(40) 상에는 별도의 반사막(43)이 위치하여 발광 소자에서 방출되는 빛을 반사시킬 수 있다.
이와 같이 전극(40)이 형성된 상태가 도 11에 나타나 있다. 즉, 후면 전 극(42)을 나타내고 있으며, 이러한 후면 전극(42)은 확산 영역(30) 중 적어도 일부와 전기적으로 연결되어 있는 상태이다.
도 12는 이와 같은 과정에 의하여 형성된 패키지 바디(10)의 전면에 하나의 발광 소자(50)가 장착된 상태를 나타내고 있다. 도시하는 바와 같이, 총 네 개의 발광 소자가 장착될 수 있는 공간이 형성되어 있으며, 여기에 적색, 녹색, 및 청색을 발광하는 발광 소자를 배열하면 백색을 발광하는 발광 소자 패키지를 이룰 수 있다.
도 13은 이러한 패키지를 확산 영역(30; 제너 다이오드)으로 이루어지는 제너 다이오드를 평면으로 표현한 도를 나타내고 있고, 도 14는 이러한 도 13의 등가 회로를 나타내고 있다.
상술한 바와 같이, 전극(40)을 통하여 제너 다이오드(30)에 연결되는 적색 발광 소자(51), 녹색 발광 소자(52), 및 청색 발광 소자(53)가 전도성의 패키지 바디(10)에 형성된 상태로 나타낼 수 있다.
이와 같이, 각 발광 소자(51, 52, 53)에는 각각의 제너 다이오드(30)가 병렬로 연결되어 있으며, 따라서 각 발광 소자 및 각 발광 소자에 연결된 제너 다이오드는 서로 고립되어 있으므로, 패키지 구동시에 발광 소자 사이에 서로 영향을 미치는 것을 방지할 수 있다.
한편, 도 15에서 도시하는 바와 같이, 패키지 바디(10)에서 전면 전극(41)과 후면 전극(42)은 패키지 바디(10)의 내부를 관통하는 관통홀(13)을 통하여 서로 연결될 수 있다. 즉, 패키지 바디(10)의 장착홈(11) 측에 형성되는 관통홀(13)을 채 우는 연결 전극(44)을 통하여 전면 전극(41)과 후면 전극(42)이 서로 연결될 수 있다.
이때, 상술한 실시예와 마찬가지로, 패키지 바디(10) 후면에는 제1전도성 영역(31)과 제2전도성 영역(32)으로 이루어지는 확산 영역(30)이 형성될 수 있다.
상기 실시예는 본 발명의 기술적 사상을 구체적으로 설명하기 위한 일례로서, 본 발명은 상기 실시예에 한정되지 않으며, 다양한 형태의 변형이 가능하고, 이러한 기술적 사상의 여러 실시 형태는 모두 본 발명의 보호범위에 속함은 당연하다.
도 1은 본 발명의 일 실시예를 나타내는 단면도이다.
도 2 내지 도 12는 본 발명의 제조 단계를 나타내는 도로서,
도 2는 식각 마스크를 형성한 단계를 나타내는 도이다.
도 3은 장착홈 및 관통홀을 형성한 단계를 나타내는 도이다.
도 4는 절연막을 형성한 단계를 나타내는 도이다.
도 5는 제1전도성 영역을 형성한 단계를 나타내는 도이다.
도 6은 절연막을 제거한 단계를 나타내는 도이다.
도 7은 절연막을 다시 형성한 단계를 나타내는 도이다.
도 8은 제2전도성 영역을 형성한 단계를 나타내는 도이다.
도 9는 도 8의 후면을 나타내는 사진이다.
도 10은 전극 및 반사막을 형성한 단계를 나타내는 도이다.
도 11은 패키지 바디의 후면을 나타내는 사진이다.
도 12는 패키지 바디의 전면을 나타내는 사진이다.
도 13은 제너 다이오드를 평면으로 표현한 패키지를 나타내는 개략도이다.
도 14는 도 13의 등가 회로를 나타내는 회도로이다.
도 15는 본 발명의 다른 실시예를 나타내는 단면도이다.

Claims (15)

  1. 발광 소자 패키지에 있어서,
    패키지 바디와;
    상기 패키지 바디의 일측면에 형성되는 제1전도성 영역과;
    상기 제1전도성 영역에 형성되며, 상기 제1전도성 영역과 반대 극성인 제2전도성 영역과;
    상기 패키지 바디에 형성되며, 상기 제1전도성 영역 또는 제2전도성 영역과 전기적으로 연결되는 적어도 한 쌍의 전극을 포함하여 구성되는 것을 특징으로 하는 발광 소자 패키지.
  2. 제 1항에 있어서, 상기 패키지 바디는, 전도성 반도체로 형성된 것을 특징으로 하는 발광 소자 패키지.
  3. 제 2항에 있어서, 상기 제1전도성 영역과 상기 패키지 바디는 반대 극성의 전도성을 가지는 것을 특징으로 하는 발광 소자 패키지.
  4. 제 1항에 있어서, 상기 제2전도성 영역은, 상기 제1전도성 영역보다 작은 크기로 형성된 것을 특징으로 하는 발광 소자 패키지.
  5. 제 1항에 있어서, 상기 패키지 바디 상에 장착되는 발광 소자를 더 포함하는 것을 특징으로 하는 발광 소자 패키지.
  6. 제 5항에 있어서, 상기 발광 소자는 복수인 것을 특징으로 하는 발광 소자 패키지.
  7. 제 6항에 있어서, 상기 제1전도성 영역 및 제2전도성 영역은, 적어도 상기 발광 소자의 개수만큼 형성된 것을 특징으로 하는 발광 소자 패키지.
  8. 제 6항에 있어서, 상기 각 발광 소자는, 하나의 제1전도성 영역에 위치하는 두 개의 제2전도성 영역에 연결되는 것을 특징으로 하는 발광 소자 패키지.
  9. 제 5항에 있어서, 상기 발광 소자는 상기 제1전도성 영역 및 제2전도성 영역에 병렬로 연결된 것을 특징으로 하는 발광 소자 패키지.
  10. 제 1항에 있어서, 상기 패키지 바디 상에는 발광 소자가 장착되는 장착홈이 형성된 것을 특징으로 하는 발광 소자 패키지.
  11. 제 1항에 있어서, 상기 전극은,
    상기 패키지 바디의 전면에 위치하는 전면전극과;
    상기 전면전극에 연결되며 상기 패키지 바디의 후면에 위치하는 후면전극을 포함하여 구성되는 것을 특징으로 하는 발광 소자 패키지.
  12. 제 11항에 있어서, 상기 전면전극과 후면전극은 상기 패키지 바디의 측면을 통하여 서로 연결된 것을 특징으로 하는 발광 소자 패키지.
  13. 제 11항에 있어서, 상기 전면전극과 후면전극은 관통홀을 통하여 서로 연결된 것을 특징으로 하는 발광 소자 패키지.
  14. 발광 소자 패키지에 있어서,
    패키지 바디와;
    상기 패키지 바디의 하측면에 형성되는 제1전도성 영역과, 상기 제1전도성 영역에 형성되며, 상기 제1전도성 영역과 반대 극성인 제2전도성 영역으로 이루어지는 제너 다이오드와;
    상기 패키지 바디에 형성되며, 제너 다이오드와 전기적으로 연결되는 적어도 한 쌍의 전극을 포함하여 구성되는 것을 특징으로 하는 발광 소자 패키지.
  15. 발광 소자 패키지의 제조방법에 있어서,
    제1전도성의 패키지 바디에 제2전도성의 제1도핑영역을 형성하는 단계와;
    상기 제2전도성 우물 상에 제1전도성의 제2도핑영역을 형성하는 단계와;
    상기 패키지 바디 상에 상기 제1도핑영역 및 제2도핑영역에 연결되는 적어도 한 쌍의 전극을 형성하는 단계와;
    상기 패키지 바디 상에 상기 적어도 한 쌍의 전극과 연결되는 적어도 하나 이상의 발광소자를 장착하는 단계를 포함하여 구성되는 것을 특징으로 하는 발광 소자 패키지의 제조방법.
KR1020070110865A 2007-11-01 2007-11-01 발광 소자 패키지 및 그 제조방법 KR100896282B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020070110865A KR100896282B1 (ko) 2007-11-01 2007-11-01 발광 소자 패키지 및 그 제조방법
EP08843565A EP2210285A4 (en) 2007-11-01 2008-11-03 LUMINAIRE ELEMENT CAPSULATION AND METHOD FOR THE PRODUCTION THEREOF
JP2010531970A JP2011502356A (ja) 2007-11-01 2008-11-03 発光素子パッケージ及びその製造方法
CN2008801194581A CN101889354B (zh) 2007-11-01 2008-11-03 发光器件封装及其制造方法
US12/740,968 US8217416B2 (en) 2007-11-01 2008-11-03 Light emitting device package and method for fabricating the same
PCT/KR2008/006473 WO2009057983A2 (en) 2007-11-01 2008-11-03 Light emitting device package and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070110865A KR100896282B1 (ko) 2007-11-01 2007-11-01 발광 소자 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20090044667A true KR20090044667A (ko) 2009-05-07
KR100896282B1 KR100896282B1 (ko) 2009-05-08

Family

ID=40591674

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070110865A KR100896282B1 (ko) 2007-11-01 2007-11-01 발광 소자 패키지 및 그 제조방법

Country Status (6)

Country Link
US (1) US8217416B2 (ko)
EP (1) EP2210285A4 (ko)
JP (1) JP2011502356A (ko)
KR (1) KR100896282B1 (ko)
CN (1) CN101889354B (ko)
WO (1) WO2009057983A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101034130B1 (ko) * 2010-03-15 2011-05-13 엘지이노텍 주식회사 발광 소자 패키지 및 그 제조방법
WO2012039528A1 (en) * 2010-09-24 2012-03-29 Seoul Opto Device Co., Ltd. Light-emitting diode package and method of fabricating the same

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009022966A1 (de) * 2009-05-28 2010-12-02 Osram Opto Semiconductors Gmbh Oberflächenmontierbarer optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines oberflächenmontierbaren optoelektronischen Halbleiterchips
KR101081055B1 (ko) * 2009-07-24 2011-11-07 엘지이노텍 주식회사 발광소자 패키지 및 그 제조방법
KR101092097B1 (ko) * 2009-08-31 2011-12-12 엘지이노텍 주식회사 발광 다이오드 패키지 및 그 제조방법
KR101039881B1 (ko) * 2009-12-21 2011-06-09 엘지이노텍 주식회사 발광소자 및 그를 이용한 라이트 유닛
KR101081069B1 (ko) 2009-12-21 2011-11-07 엘지이노텍 주식회사 발광소자 및 그를 이용한 라이트 유닛
KR101653684B1 (ko) * 2010-05-28 2016-09-02 삼성전자 주식회사 발광 장치, 이를 포함하는 발광 시스템, 및 이들의 제조 방법
CN102054829A (zh) * 2010-11-05 2011-05-11 深圳市华星光电技术有限公司 发光二极管封装构造
DE102010054898A1 (de) * 2010-12-17 2012-06-21 Osram Opto Semiconductors Gmbh Träger für einen optoelektronischen Halbleiterchip und Halbleiterchip
KR20130011088A (ko) * 2011-07-20 2013-01-30 삼성전자주식회사 발광소자 패키지 및 그 제조방법
US8872196B2 (en) * 2011-12-19 2014-10-28 Xintec Inc. Chip package
TWI552234B (zh) 2013-08-29 2016-10-01 財團法人工業技術研究院 基板、其製造方法及其應用
FR3011121A1 (fr) 2013-09-26 2015-03-27 St Microelectronics Sa Assemblage de puces de circuits integres comprenant un composant de protection contre les surtensions
CN106796979B (zh) 2014-10-22 2019-03-05 株式会社村田制作所 安装基板
JP6736260B2 (ja) * 2015-05-13 2020-08-05 ローム株式会社 半導体発光装置
DE102018100946A1 (de) * 2018-01-17 2019-07-18 Osram Opto Semiconductors Gmbh Bauteil und verfahren zur herstellung eines bauteils

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0245654U (ko) * 1988-09-24 1990-03-29
JPH11214747A (ja) 1998-01-26 1999-08-06 Matsushita Electron Corp 半導体発光装置
JP3708319B2 (ja) * 1998-02-03 2005-10-19 松下電器産業株式会社 半導体発光装置
US6008677A (en) * 1998-04-02 1999-12-28 Motorola, Inc. Voltage recovery circuit and method therefor
JP2001015815A (ja) 1999-04-28 2001-01-19 Sanken Electric Co Ltd 半導体発光装置
JP3686569B2 (ja) * 2000-03-02 2005-08-24 シャープ株式会社 半導体発光装置及びそれを用いた表示装置
JP2003060045A (ja) * 2001-06-07 2003-02-28 Sony Corp 保護ダイオードを備えた半導体装置およびその製造方法
JP2003017574A (ja) * 2001-06-28 2003-01-17 Sanken Electric Co Ltd 半導体装置及びこれに用いる保護回路
US7518158B2 (en) * 2003-12-09 2009-04-14 Cree, Inc. Semiconductor light emitting devices and submounts
EP1587151A3 (en) * 2004-04-17 2011-09-28 LG Electronics, Inc. Semiconductor light emitting device and fabrication method thereof
JP2006019666A (ja) * 2004-07-05 2006-01-19 Phenitec Semiconductor Corp 発光器及び発光装置
JP2006086469A (ja) * 2004-09-17 2006-03-30 Matsushita Electric Ind Co Ltd 半導体発光装置、照明モジュール、照明装置及び半導体発光装置の製造方法
TW200637033A (en) * 2004-11-22 2006-10-16 Matsushita Electric Ind Co Ltd Light-emitting device, light-emitting module, display unit, lighting unit and method for manufacturing light-emitting device
KR101155197B1 (ko) 2005-02-07 2012-06-13 엘지이노텍 주식회사 광 모듈 및 그 제조 방법
JP2006237104A (ja) * 2005-02-23 2006-09-07 Matsushita Electric Ind Co Ltd サージ保護用半導体素子およびその製造方法
JP2006339591A (ja) * 2005-06-06 2006-12-14 Hitachi Maxell Ltd 半導体装置及びその製造方法並びに半導体装置を用いた電子装置
KR100609970B1 (ko) 2005-07-04 2006-08-08 엘지전자 주식회사 발광 소자 실장용 기판 및 그의 제조 방법, 그를 이용한패키지
KR100646569B1 (ko) 2005-12-15 2006-11-15 엘지전자 주식회사 발광 소자 패키지 및 그의 제조 방법
KR100746783B1 (ko) 2006-02-28 2007-08-06 엘지전자 주식회사 발광소자 패키지 및 그 제조방법
KR100845855B1 (ko) * 2006-12-07 2008-07-14 엘지전자 주식회사 발광 소자 패키지 및 그 제조방법
KR20100097434A (ko) * 2009-02-26 2010-09-03 삼성전자주식회사 색 온도를 조절할 수 있는 발광 패키지 및 그 제조 방법, 상기 발광 패키지의 색 온도 조절 방법
KR101673913B1 (ko) * 2009-07-20 2016-11-08 삼성전자 주식회사 발광 패키지 및 그 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101034130B1 (ko) * 2010-03-15 2011-05-13 엘지이노텍 주식회사 발광 소자 패키지 및 그 제조방법
WO2012039528A1 (en) * 2010-09-24 2012-03-29 Seoul Opto Device Co., Ltd. Light-emitting diode package and method of fabricating the same
US9153745B2 (en) 2010-09-24 2015-10-06 Seoul Viosys Co., Ltd. Light-emitting diode package and method of fabricating the same

Also Published As

Publication number Publication date
EP2210285A4 (en) 2011-05-04
WO2009057983A3 (en) 2009-08-06
CN101889354A (zh) 2010-11-17
US8217416B2 (en) 2012-07-10
US20100295089A1 (en) 2010-11-25
EP2210285A2 (en) 2010-07-28
WO2009057983A2 (en) 2009-05-07
JP2011502356A (ja) 2011-01-20
CN101889354B (zh) 2013-01-30
KR100896282B1 (ko) 2009-05-08

Similar Documents

Publication Publication Date Title
KR100896282B1 (ko) 발광 소자 패키지 및 그 제조방법
US7279350B2 (en) White-light emitting devices and methods for manufacturing the same
KR100845856B1 (ko) 발광 소자 패키지 및 그 제조방법
US8384115B2 (en) Bond pad design for enhancing light extraction from LED chips
US8030669B2 (en) Semiconductor light emitting device
CN213845301U (zh) 显示用发光元件以及具有该显示用发光元件的单元像素
CN101877380B (zh) 发光器件、发光器件封装以及包括该封装的照明系统
KR101559601B1 (ko) 복사 방출 장치
TWI452671B (zh) Production Method and Device of Stereo Stacked Light Emitting Diode
KR102573587B1 (ko) 반도체 소자 및 이를 포함하는 표시 장치
KR20090080217A (ko) 질화물계 발광 소자
KR102656815B1 (ko) 반도체 소자
KR102410809B1 (ko) 반도체 소자
KR100850945B1 (ko) 발광 소자 패키지 및 그 제조방법
KR100699146B1 (ko) 발광 소자 패키지 및 그 제조방법
KR20150042012A (ko) 발광다이오드 어레이
KR100646635B1 (ko) 복수 셀의 단일 발광 소자 및 이의 제조 방법
KR20180126739A (ko) 반도체 소자 패키지 및 그 제조 방법
KR20180001051A (ko) 반도체 소자 및 이를 갖는 발광소자 패키지
KR102572515B1 (ko) 반도체 소자 및 이를 구비한 조명 장치
KR102529364B1 (ko) 반도체 소자, 발광 소자 및 이를 구비한 조명 장치
KR102623610B1 (ko) 반도체 소자 및 이를 갖는 발광소자 패키지
KR102571788B1 (ko) 반도체 소자, 발광 소자 및 이를 구비한 조명 장치
KR20180029606A (ko) 반도체 소자, 발광 소자 및 이를 구비한 조명 장치
KR20190098625A (ko) 반도체 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120327

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130326

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160324

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170324

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180323

Year of fee payment: 10