KR20150042012A - 발광다이오드 어레이 - Google Patents

발광다이오드 어레이 Download PDF

Info

Publication number
KR20150042012A
KR20150042012A KR20130120700A KR20130120700A KR20150042012A KR 20150042012 A KR20150042012 A KR 20150042012A KR 20130120700 A KR20130120700 A KR 20130120700A KR 20130120700 A KR20130120700 A KR 20130120700A KR 20150042012 A KR20150042012 A KR 20150042012A
Authority
KR
South Korea
Prior art keywords
light emitting
emitting diode
pad
circuit board
printed circuit
Prior art date
Application number
KR20130120700A
Other languages
English (en)
Other versions
KR102131853B1 (ko
Inventor
이록희
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130120700A priority Critical patent/KR102131853B1/ko
Publication of KR20150042012A publication Critical patent/KR20150042012A/ko
Application granted granted Critical
Publication of KR102131853B1 publication Critical patent/KR102131853B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

정전기 등으로부터 발광다이오드 패키지를 보호하면서 발광 출력은 높일 수 있는 발광다이오드 어레이가 제공된다. 발광다이오드 어레이는, 다수의 패드가 형성된 인쇄회로기판; 내부에 발광다이오드 칩을 구비하며, 상기 인쇄회로기판의 상면패드에 실장된 발광다이오드 패키지; 및 상기 인쇄회로기판의 배면패드에 실장되어 상기 발광다이오드 패키지의 상기 발광다이오드 칩과 병렬로 연결된 정전기 보호소자를 포함한다.

Description

발광다이오드 어레이{Light emitting diode array}
본 발명은 기판에 하나 이상의 발광다이오드 패키지가 장착된 발광다이오드 어레이에 관한 것으로, 특히 정전기로부터 발광다이오드 패키지를 보호하면서 동시에 발광다이오드 패키지의 발광 출력을 높일 수 있는 발광다이오드 어레이에 관한 것이다.
일반적으로 발광다이오드(Light Emitting Diode; LED)라 함은 GaAs, AlGaAs, GaN, InGaN 및 AlGaInP등의 화합물 반도체(compound semiconductor) 재료의 변경을 통해 발광원을 구성함으로써 다양한 색을 구현할 수 있는 반도체 소자를 말한다.
발광다이오드의 특성을 결정하는 기준으로는 색(color) 및 휘도, 휘도 세기 등이 있다. 이러한 발광다이오드의 발광특성은 1차적으로는 발광다이오드에 사용되고 있는 화합물 반도체 재료에 의해 결정되며, 2차적으로 발광다이오드가 실장된 패키지의 구조에 의해서도 큰 영향을 받는다.
발광다이오드 패키지는 근래 들어 그 사용 범위가 실내 외 조명장치, 자동차 헤드라이트, 액정표시장치(Liquid Crystal Display)의 백라이트 유닛(back light unit) 등 다양한 분야로 확대됨에 따라, 고효율 특성이 필요하게 되었다. 특히, 발광다이오드 패키지가 인쇄회로기판(Printed Circuit Board: PCB) 등에 다수개 장착된 발광다이오드 어레이가 액정표시장치의 백라이트 유닛에 이용될 경우엔 더욱더 큰 발광 특성이 요구되고 있다.
한편, 발광다이오드 패키지는 외부로부터 유입되는 정전기 또는 역전압에 취약하며, 이러한 발광다이오드 패키지가 액정표시장치의 백라이트 유닛에 사용되는 경우 정전기 유입 등에 의한 액정패널의 소자 파괴를 방지하기 위하여 발광다이오드 패키지 자체에 정전기 방지 수단이 구비된다.
발광다이오드 패키지에 구비되는 정전기 방지 수단으로는 역방향으로 전류가 흐를 수 있는 정전압 다이오드, 예컨대 제너 다이오드(Zener Diode)가 사용되며, 제너 다이오드는 발광다이오드 패키지의 칩, 즉 패키지 내부의 발광다이오드 칩과 병렬로 연결됨으로써 정전기에 효율적으로 대응하도록 하고 있다.
도 1은 종래의 정전기 방지 수단이 구비된 발광다이오드 패키지의 개략적인 도면이다.
도 1에 도시된 바와 같이, 종래의 발광다이오드 패키지(1)는 서로 분리되어 있는 두 개의 리드, 즉 양극 리드(51)와 음극 리드(52)로 형성된 리드프레임(50)과 상기 리드프레임(50)의 일면 상에 실장된 발광다이오드 칩(chip)(30)과 제너 다이오드(40)로 구성된다.
여기서, 발광다이오드 칩(30)과 제너 다이오드(40)는 금(Au) 또는 은(Ag) 등으로 형성된 와이어(60)에 의해 병렬 구조로 연결되어 있다.
상술한 리드프레임(50), 발광다이오드 칩(30), 제너 다이오드(40) 및 와이어(60)는 불투명한 수지 등으로 형성된 몰딩재(10)에 의해 감싸진다. 이때, 리드프레임(50)의 양극 리드(51)와 음극 리드(52)의 일부는 차후 인쇄회로기판(미도시) 등에 실장되기 위하여 외부로 노출된다.
또한, 몰딩재(10)에 의해 감싸진 발광다이오드 칩(30)과 제너 다이오드(40)는 투명한 수지 등의 봉지재(20)에 의해 덮혀 보호된다.
한편, 상술한 제너 다이오드(40)는 반도체 PN 접합 다이오드의 하나로서, PN 접합의 항복(Breakdown) 영역에서 동작특성이 나타나도록 제작된 다이오드로 주로 정전압용으로 사용된다. 그리고, 제너 회복현상을 이용해서 일정 전압을 얻는 소자로 그 종류에 따라 대략 3~20V의 정전압을 얻을 수 있는 다이오드이다.
따라서, 종래 기술에 따른 발광다이오드 패키지(1)는 발광다이오드 칩(30)과 제너 다이오드(40)를 와이어(60)를 이용하여 병렬 연결함으로써, 외부에서 유입되는 정전기로 인하여 역방향의 전류가 인가되어도 제너 다이오드(40)에 의해 빠르게 바이패스(bypass)되므로 발광다이오드 칩(30)의 손상을 방지한다.
그러나, 종래의 발광다이오드 패키지(1)는 발광다이오드 칩(30)과 제너 다이오드(40)가 리드프레임(50)의 동일면에 함께 실장되어 병렬 연결되기 때문에, 발광다이오드 칩(30)에서 방출되는 광이 제너 다이오드(40)이 일부 흡수되거나 산란되는 현상이 발생한다.
이에 따라, 종래의 발광다이오드 패키지(1)에서는 제너 다이오드(40)에 의해 발광 출력이 저하되어 광 효율이 낮아지는 문제가 발생된다.
본 발명은 상기한 문제점을 개선하기 위한 것으로, 정전기 등으로부터 발광다이오드 패키지를 보호하면서 발광 출력은 높일 수 있는 발광다이오드 어레이를 제공하고자 하는데 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 발광다이오드 어레이는, 다수의 패드가 형성된 인쇄회로기판; 내부에 발광다이오드 칩을 구비하며, 상기 인쇄회로기판의 상면패드에 실장된 발광다이오드 패키지; 및 상기 인쇄회로기판의 배면패드에 실장되어 상기 발광다이오드 패키지의 상기 발광다이오드 칩과 병렬로 연결된 정전기 보호소자를 포함한다.
상기 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 발광다이오드 어레이는, 다수의 패드가 형성된 인쇄회로기판; 각각이 내부에 발광다이오드 칩을 구비하며, 상기 인쇄회로기판의 다수의 상면패드 각각에 실장되어 서로 연결되는 다수의 발광다이오드 패키지; 및 상기 인쇄회로기판의 배면패드에 실장되어 상기 다수의 발광다이오드 패키지 각각의 상기 발광다이오드 칩과 병렬로 연결된 하나의 정전기 보호소자를 포함한다.
본 발명의 발광다이오드 어레이에 따르면, 기존의 발광다이오드 패키지 내부에 배치된 제너 다이오드를 인쇄회로기판의 배면에 실장하고, 패드와 비아(via)홀을 통해 발광다이오드 칩과 제너 다이오드를 서로 병렬로 연결시킴으로써, 외부로부터 유입되는 정전기로부터 발광다이오드 패키지를 보호함과 동시에 발광다이오드 패키지의 발광 효율 저하를 방지할 수 있다.
또한, 인쇄회로기판의 배면에 홈을 형성하고, 그 홈 내부에 제너 다이오드를 배치함으로써, 발광다이오드 어레이의 전체 두께 증가를 방지할 수 있다.
또한, 다수의 발광다이오드 패키지에 하나의 제너 다이오드를 대응시켜 병렬 연결시킴으로써, 발광다이오드 어레이의 제조 비용을 절감할 수 있다.
도 1은 종래의 정전기 방지 수단이 구비된 발광다이오드 패키지의 개략적인 도면이다.
도 2는 본 발명의 제1실시예에 따른 발광다이오드 어레이의 개략적인 도면이다.
도 3은 도 2에 도시된 발광다이오드 어레이의 회로도이다.
도 4는 본 발명의 제2실시예에 따른 발광다이오드 어레이의 개략적인 도면이다.
도 5는 본 발명의 제3실시예에 따른 발광다이오드 어레이의 개략적인 도면이다.
도 6은 도 5에 도시된 발광다이오드 어레이의 회로도이다.
도 7은 본 발명의 발광다이오드 어레이의 발광 출력 특성을 나타내는 그래프이다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 발광다이오드 어레이에 대해 상세히 설명한다.
도 2는 본 발명의 제1실시예에 따른 발광다이오드 어레이의 개략적인 도면이고, 도 3은 도 2에 도시된 발광다이오드 어레이의 회로도이다.
도 2를 참조하면, 본 실시예에 따른 발광다이오드 어레이(100)는 인쇄회로기판(120)과, 상기 인쇄회로기판(120) 상에 실장되어 배치된 발광다이오드 패키지(110)를 포함할 수 있다.
도면에서는 인쇄회로기판(120) 상에 하나의 발광다이오드 패키지(110)가 실장된 것을 예로 들었으나, 다수의 발광다이오드 패키지(110)가 열(row)을 이루어 실장될 수 있음은 자명할 것이다.
발광다이오드 패키지(110)는 리드프레임(112a, 112b)과 상기 리드프레임(112a, 112b)의 일면에 실장된 칩, 예컨대 발광다이오드 칩(115)을 포함할 수 있다.
리드프레임(112a, 112b)은 패키지 하우징(111)에 의해 감싸진 두 개의 리드, 예컨대 양극리드(112a)와 음극리드(112b)를 포함할 수 있다.
양극리드(112a)와 음극리드(112b)는 서로 연결되지 않도록 이격되어 있으며, 두 리드의 일부분, 예컨대 양극리드(112a) 및 음극리드(112b)의 각각의 끝단은 패키지 하우징(111)의 외부로 노출되어 있다. 노출된 양극리드(112a)와 음극리드(112b)는 후술될 인쇄회로기판(120)의 하나 이상의 패드에 전기적으로 접속될 수 있다.
패키지 하우징(111)은 상면이 개구된 U자형의 형상으로 형성될 수 있으며, 리드프레임(112a, 112b)과 발광다이오드 칩(115)을 감싸 외부로부터 보호할 수 있다. 패키지 하우징(111)은 합성수지 등과 같은 물질로 형성될 수 있다. 또한, 패키지 하우징(111)의 내측면에는 소정의 반사물질(미도시)이 코팅될 수 있다.
발광다이오드 칩(115)은 패키지 하우징(111)의 내측에 위치하는 리드프레임(112a, 112b)의 두 리드 중 하나의 리드 상에 실장되어 위치될 수 있다.
예컨대, 발광다이오드 칩(115)은 패키지 하우징(111) 내측의 양극리드(112a) 상에 실장되어 위치할 수 있다. 여기서, 발광다이오드 칩(115)은 양극리드(112a) 상에 도전성 에폭시에 의한 다이본딩 방식으로 실장될 수 있으나, 제한되지는 않는다. 또한, 발광다이오드 칩(115)은 패키지 하우징(111) 내측의 음극리드(112b) 상에 실장되어 위치될 수도 있다.
발광다이오드 칩(115)은 와이어(116)를 통해 리드프레임(112a, 112b)의 양극리드(112a)와 음극리드(112b)에 전기적으로 연결될 수 있다.
예컨대, 발광다이오드 칩(115)의 n형 전극, 즉 애노드(anode) 단자는 와이어(116)를 통해 양극리드(112a)와 전기적으로 연결될 수 있다. 또한, 발광다이오드 칩(115)의 p형 전극, 즉 캐소드(cathode) 단자는 와이어(116)를 통해 음극리드(112b)와 전기적으로 연결될 수 있다.
한편, 도면에 구체적으로 구체적으로 도시하지는 않았으나 발광다이오드 칩(115)은 n형과 p형의 반도체층(미도시)과, 그 사이에 형성된 발광층(미도시) 및 각각의 반도체층과 연결되도록 형성된 n형과 p형 전극(미도시)을 포함할 수 있다.
구체적으로, 발광다이오드 칩(115)은 사파이어, 갈륨 나이트라이드(GaN), 실리콘 카바이드(SiC) 등과 같은 투명한 재료로 형성된 기판(미도시) 상에 n형 반도체 불순물이 도핑된 GaN 또는 GaN/AlGaN 계열의 n형 반도체층이 형성될 수 있다. n형 반도체 불순물은 실리콘(Si), 게르마늄(Ge) 또는 주석(Sn)일 수 있다.
n형 반도체층 상에는 발광층이 형성될 수 있다. 발광층은 GaN 계열의 물질이 이용될 수 있으며, 단일 양자 우물구조(single quantum well: SQW)나 다중 양자 우물구조(multi quantum well: MQW)로 형성될 수 있다.
활성층 상에는 p형 반도체 불순물이 도핑된 GaN 또는 GaN/AlGaN 계열의 p형 반도체층이 형성될 수 있다. p형 반도체 불순물은 마그네슘(Mg)일 수 있다.
그리고, n형 반도체층의 일부가 노출되도록 p형 반도체층과 발광층이 식각되고, 식각에 의해 노출된 n형 반도체층 상에 n형 전극이 형성될 수 있다. 또한, 식각되지 않은 p형 반도체층 상에는 p형 전극이 형성될 수 있다.
상술한 구성을 가지는 발광다이오드 칩(115)은 n형 전극과 p형 전극을 통해 외부로부터 전계가 인가되면, n형 반도체층과 p형 반도체층으로부터 발광층으로 전자와 정공이 제공될 수 있다. 그리고, 발광층에서 전자와 정공이 재결합하면서 발생되는 에너지가 광으로 변환됨으로써 외부로 광이 방출될 수 있다.
또한, 발광다이오드 칩(115)이 위치된 패키지 하우징(111) 내측에는 발광다이오드 칩(115)과 리드프레임(112a, 112b)을 보호하기 위한 봉지재(117)가 구비될 수 있다.
봉지재(117)는 투명수지 등의 물질로 구성되어 패키지 하우징(111)의 내측을 채울 수 있으나, 경우에 따라 적색, 청색, 녹색의 형광물질로 구성될 수도 있다.
상술한 리드프레임(112a, 112b)과 발광다이오드 칩(115)을 포함하는 발광다이오드 패키지(110)는 인쇄회로기판(120) 상에 실장되어 발광다이오드 어레이(100)를 구성할 수 있다.
인쇄회로기판(120)은 다수의 패드들과 상기 다수의 패드들 각각을 연결시키는 다수의 배선패턴(미도시)을 포함할 수 있다.
다수의 패드들은 제1패드(121a) 내지 제4패드(123b)를 포함할 수 있다. 여기서, 제1패드(121a)와 제2패드(121b)는 인쇄회로기판(120)의 상면에 형성될 수 있고, 제3패드(123a)와 제4패드(123b)는 인쇄회로기판(120)의 배면에 형성될 수 있다. 여기서, 제3패드(123a)와 제4패드(123b)는 각각 제1패드(121a)와 제2패드(121b)에 대응되도록 형성될 수 있다.
또한, 제1패드(121a)와 제2패드(121b)는 소정 간격 이격되어 서로 연결되지 않고, 마찬가지로 제3패드(123a)와 제4패드(123b)도 소정 간격 이격되어 서로 연결되지 않는다.
인쇄회로기판(120)에는 하나 이상의 비아(via)홀(125)이 형성될 수 있다. 비아홀(125)은 제1패드(121a) 내지 제4패드(123b)를 서로 연결시킬 수 있다. 다시 말하면, 제1패드(121a)는 비아홀(125)을 통해 배면의 제3패드(123a)와 전기적으로 연결될 수 있다. 또한, 제2패드(121b)는 비아홀(125)을 통해 배면의 제4패드(123b)와 전기적으로 연결될 수 있다. 여기서, 비아홀(125)의 내부는 도전성 물질로 채워질 수 있다.
한편, 상술한 발광다이오드 패키지(110)의 리드프레임(112a, 112b)은 인쇄회로기판(120) 상의 제1패드(121a)와 제2패드(121b)에 전기적으로 연결될 수 있다.
다시 말하면, 발광다이오드 패키지(110)의 패키지 하우징(111) 외부로 노출된 리드프레임(112a, 112b)의 양극리드(112a)는 인쇄회로기판(120)의 제1패드(121a)와 전기적으로 연결될 수 있다.
또한, 발광다이오드 패키지(110)의 패키지 하우징(111) 외부로 노출된 리드프레임(112a, 112b)의 음극리드(112b)는 인쇄회로기판(120)의 제2패드(121b)와 전기적으로 연결될 수 있다.
여기서, 양극리드(112a)와 제1패드(121a), 그리고 음극리드(112b)와 제2패드(121b) 사이에는 이들을 서로 접속시킬 수 있는 접속부재(140), 예컨대 도전성 솔더볼이 위치할 수 있으며, 도전성 솔더볼이 열에 의해 용융됨으로써 양극리드(112a)와 제1패드(121a) 및 음극리드(112b)와 제2패드(121b)는 서로 전기적으로 연결될 수 있다.
또한, 발광다이오드 패키지(110)의 양극리드(112a)는 제1패드(121a)와 비아홀(125)을 통해 연결된 제3패드(123a)와도 연결될 수 있다. 그리고, 발광다이오드 칩(115)의 음극리드(112b)는 제2패드(121b)와 비아홀(125)을 통해 제4패드(123b)와 연결될 수 있다.
즉, 발광다이오드 패키지(110)의 발광다이오드 칩(115)은 애노드 단자가 양극리드(112a), 제1패드(121a) 및 비아홀(125)을 통해 제3패드(123a)와 연결될 수 있고, 캐소드 단자가 음극리드(112b), 제2패드(121b) 및 비아홀(125)을 통해 제4패드(123b)와 연결될 수 있다.
여기서, 인쇄회로기판(120)의 제1패드(121a)와 제3패드(123a)는 양(+)의 전압, 예컨대 구동전압을 전송하는 배선패턴에 연결될 수 있고, 제2패드(121b)와 제4패드(123b)는 음(-)의 전압, 예컨대 접지전압을 전송하는 배선패턴에 연결될 수 있다. 따라서, 발광다이오드 칩(115)의 애노드 단자에는 인쇄회로기판(120)의 제1패드(121a)와 제3패드(123a)를 통해 구동전압이 인가될 수 있고, 발광다이오드 칩(115)의 캐소드 단자에는 제2패드(121b)와 제4패드(123b)를 통해 접지전압이 인가될 수 있다.
상술한 인쇄회로기판(120)의 배면에는 외부로부터 유입되는 정전기 또는 역전압으로부터 발광다이오드 패키지(110)를 보호하기 위한 보호소자, 예컨대 정전기 보호소자(130)가 위치될 수 있다.
정전기 보호소자(130)는 정전압 소자가 사용될 수 있는데, 예컨대 제너 다이오드, 에벌렌시 다이오드, 스위칭 다이오드 또는 쇼트키 다이오드 중 하나가 사용될 수 있다.
본 실시예에서는 정전기 보호소자(130)로써 제너 다이오드가 사용되는 것을 예로 들어 설명한다. 여기서, 제너 다이오드는 p-n접합 또는 n-p접합의 계면에서 터널링에 의해 운반자가 이동하여 전류가 급격히 증가하는 제너 항복 현상을 이용하여 원하는 전류 조건에서 전압을 일정하게 제어하는 특징이 있다. 즉, 제너 다이오드의 제너 항복 현상을 이용하여 정전기 등에 의해 순간적인 고전압이 발광다이오드 패키지(110)로 인가될 시 제너 다이오드 내부에서 낮은 전압, 즉 설정된 일정한 전압만이 발광다이오드 패키지(110)로 인가될 수 있도록 한다. 본 실시예에서는 3~20V의 제너 항복 전압 특성을 가지는 제너 다이오드가 사용될 수 있으나, 이에 제한되지는 않을 것이다.
정전기 보호소자(130), 즉 제너 다이오드는 인쇄회로기판(120)의 제4패드(123b)에 실장될 수 있다. 이때, 제4패드(123b)와 정전기 보호소자(130) 사이에는 접속부재, 즉 도전성 솔더볼이 위치될 수 있다. 그리고, 와이어(124)를 통해 제3패드(123a)와 연결될 수 있다.
다시 말하면, 정전기 보호소자(130)의 캐소드 단자는 제4패드(123b)와 전기적으로 연결되며, 제4패드(123b), 비아홀(125), 제2패드(121b) 및 발광다이오드 패키지(110)의 음극리드(112b)를 통해 발광다이오드 칩(115)의 캐소드 단자와 연결될 수 있다.
또한, 정전기 보호소자(130)의 애노드 단자는 와이어(124)를 통해 제3패드(123a)와 전기적으로 연결되며, 제3패드(123a), 비아홀(125), 제1패드(121a) 및 발광다이오드 패키지(110)의 양극리드(112a)를 통해 발광다이오드 칩(115)의 애노드 단자와 연결될 수 있다.
즉, 본 실시예에 따른 정전기 보호소자(130)는 인쇄회로기판(120)의 다수의 패드들을 통해 발광다이오드 패키지(110)의 발광다이오드 칩(115)과 연결되되, 도 3에 도시된 바와 같이, 정전기 보호소자(130)와 발광다이오드 칩(115)은 서로 병렬로 연결될 수 있다.
이에 따라, 외부로부터 유입된 정전기 등에 의해 역방향으로 큰 전류가 발광다이오드 칩(115)으로 인가되더라도 발광다이오드 칩(115)과 병렬로 연결되어 있는 정전기 보호소자(130)를 통해 역방향 전류가 바이패스(bypass)될 수 있으므로, 정전기에 의한 발광다이오드 칩(115), 즉 발광다이오드 패키지(110)의 손상을 방지할 수 있다.
더욱이, 본 실시예에 따른 발광다이오드 어레이(100)의 발광다이오드 패키지(110)는 패키지 하우징(111)의 내측에 발광다이오드 칩(115)만이 위치하게 된다. 따라서, 종래의 발광다이오드 패키지(도 1의 1)에 대비하여 발광다이오드 칩(115)으로부터 방출되는 광의 광속이 높아지며, 이로 인하여 발광다이오드 패키지(110)의 발광 출력을 높일 수 있다.
한편, 도 2에 도시된 바와 같이, 본 발명의 발광다이오드 어레이(100)는 정전기 보호소자(130)가 인쇄회로기판(120)의 배면에 노출되어 있다. 이에 따라, 정전기 보호소자(130)를 덮어 보호하기 위한 보호부재, 예컨대 몰딩재(127)를 더 포함할 수 있다. 몰딩재(127)는 정전기 보호소자(130)뿐만 아니라 인쇄회로기판(120)의 제3패드(123a)와 제4패드(123b)도 함께 덮어 보호할 수 있다.
도 4는 본 발명의 제2실시예에 따른 발광다이오드 어레이의 개략적인 도면이다.
본 실시예에 따른 발광다이오드 어레이(101)는 인쇄회로기판(120')이 다층 구조이고, 그 배면에 홈(126)이 형성되는 것을 제외하고, 나머지 구성요소들은 앞서 도 2를 참조하여 설명한 발광다이오드 어레이(100)와 동일하다. 이에 따라, 동일 부재에 대한 상세한 설명은 생략하기로 한다.
도 4를 참조하면, 본 실시예에 따른 발광다이오드 어레이(101)는 발광다이오드 패키지(110) 및 인쇄회로기판(120')을 포함할 수 있다.
발광다이오드 패키지(110)는 리드프레임(112a, 112b)과 이에 실장된 발광다이오드 칩(115)을 포함하고, 이들은 패키지 하우징(111)에 의해 감싸질 수 있다. 그리고, 패키지 하우징(111) 내부는 봉지재(117)로 채워질 수 있다. 이러한 발광다이오드 패키지(110)는 인쇄회로기판(120')에 형성된 다수의 패드들에 실장될 수 있다.
인쇄회로기판(120')은 복수의 레이어(layer)가 적층되어 형성된 다층 구조일 수 있다. 예컨대, 인쇄회로기판(120')은 상면에 제1패드(121a), 제2패드(121b) 및 배선패턴(미도시)이 형성된 제1레이어와, 상면에 제3패드(123a), 제4패드(123b) 및 배선패턴이 형성된 제2레이어가 적층되어 구성될 수 있다. 여기서, 제3패드(123a)와 제4패드(123b)는 제1레이어와 제2레이어 사이에 위치될 수 있다.
또한, 제1패드(121a)와 제3패드(123a) 사이 및 제2패드(121b)와 제4패드(123b) 사이에는 각각 비아홀(125)이 형성되고, 이 비아홀(125)에 의해 제1패드(121a)와 제3패드(123a) 및 제2패드(121b)와 제4패드(123b)는 서로 전기적으로 연결될 수 있다.
따라서, 발광다이오드 패키지(110)의 발광다이오드 칩(115)은 애노드 단자가 양극리드(112a), 제1패드(121a) 및 비아홀(125)을 통해 제3패드(123a)와 연결될 수 있고, 캐소드 단자가 음극리드(112b), 제2패드(121b) 및 비아홀(125)을 통해 제4패드(123b)와 연결될 수 있다.
또한, 인쇄회로기판(120')의 제1패드(121a)와 제3패드(123a)는 구동전압을 전송하는 배선패턴과 연결되고, 제2패드(121b)와 제4패드(123b)는 접지전압을 전송하는 배선패턴과 연결될 수 있다. 이에 따라, 발광다이오드 칩(115)의 애노드 단자에는 인쇄회로기판(120')의 제1패드(121a)와 제3패드(123a)를 통해 구동전압이 인가될 수 있고, 발광다이오드 칩(115)의 캐소드 단자에는 제2패드(121b)와 제4패드(123b)를 통해 접지전압이 인가될 수 있다.
인쇄회로기판(120')의 배면, 즉 제2레이어의 배면에는 소정 깊이의 홈(126)이 형성될 수 있다. 홈(126)은 제3패드(123a)와 제4패드(123b)의 일부를 노출하도록 형성될 수 있는데, 인쇄회로기판(120') 전체 두께의 20~60%의 깊이로 형성될 수 있으나, 제한되지는 않는다. 또한, 홈(126)은 그 단면이 사다리꼴 형태인 것으로 도시되어 있으나, 사각형, 삼각형, 반원 등의 형태를 가질 수도 있다.
홈(126)에 의해 노출된 제3패드(123a)와 제4패드(123b) 중 하나의 패드 상에는 정전기 보호소자(130)가 위치할 수 있다. 정전기 보호소자(130)는 3~20V의 제너 항복 전압 특성을 가지는 제너 다이오드일 수 있으며, 캐소드 단자가 제4패드(123b) 상에 실장되어 접속될 수 있다. 그리고, 애노드 단자가 와이어(124)를 통해 제3패드(123a)와 연결될 수 있다. 여기서, 제4패드(123b)와 정전기 보호소자(130)의 캐소드 단자 사이에는 접속부재(미도시)가 더 위치할 수 있다.
즉, 정전기 보호소자(130)의 캐소드 단자는 제4패드(123b)와 전기적으로 연결되며, 제4패드(123b), 비아홀(125), 제2패드(121b) 및 발광다이오드 패키지(110)의 음극리드(112b)를 통해 발광다이오드 칩(115)의 캐소드 단자와 연결될 수 있다.
또한, 정전기 보호소자(130)의 애노드 단자는 와이어(124)를 통해 제3패드(123a)와 전기적으로 연결되며, 제3패드(123a), 비아홀(125), 제1패드(121a) 및 발광다이오드 패키지(110)의 양극리드(112a)를 통해 발광다이오드 칩(115)의 애노드 단자와 연결될 수 있다.
다시 말해, 정전기 보호소자(130)는 인쇄회로기판(120')의 패드들을 통해 발광다이오드 패키지(110)의 발광다이오드 칩(115)과 병렬로 연결될 수 있다. 이에 따라, 외부로부터 유입된 정전기 등에 의해 역방향으로 큰 전류가 발광다이오드 칩(115)으로 인가되더라도 정전기 보호소자(130)를 통해 그 역방향 전류가 바이패스되므로, 정전기에 의한 발광다이오드 칩(115), 즉 발광다이오드 패키지(110)의 손상을 방지할 수 있다.
또한, 발광다이오드 어레이(101)는 인쇄회로기판(120')의 배면에 형성된 홈(126) 내부를 채우는 몰딩재(127)를 더 포함할 수 있다. 몰딩재(127)는 인쇄회로기판(120')의 홈(126) 내부에 위치하는 정전기 보호소자(130)와 노출된 제3패드(123a) 및 제4패드(123b)를 덮어 보호할 수 있다.
상술한 바와 같이, 본 실시예에 따른 발광다이오드 어레이(101)는 인쇄회로기판(120')의 배면에 소정 깊이의 홈(126)을 형성하고, 그 홈(126) 내부에 정전기 보호소자(130)를 배치한 후 몰딩재(127)로 홈(126)을 채우게 된다. 따라서, 앞서 도 2를 참조하여 설명된 본 발명의 제1실시예에 따른 발광다이오드 어레이(100)와 대비하여 인쇄회로기판(120')의 두께가 증가되지 않는다.
즉, 본 실시예에서는 인쇄회로기판(120')의 두께를 증가시키지 않으면서도 인쇄회로기판(120')의 배면에 정전기 보호소자(130)를 위치시킴으로써 외부로부터 유입되는 정전기에 의한 발광다이오드 패키지(110)의 손상을 방지할 수 있다.
또한, 발광다이오드 패키지(110)의 패키지 하우징(111) 내측에 발광다이오드 칩(115)만이 위치하게 되므로, 종래와 대비하여 발광다이오드 칩(115)으로부터 방출되는 광의 광속이 높아지며, 이로 인하여 발광다이오드 패키지(110)의 발광 출력을 높일 수 있다.
도 5는 본 발명의 제3실시예에 따른 발광다이오드 어레이의 개략적인 도면이고, 도 6은 도 5에 도시된 발광다이오드 어레이의 회로도이다.
본 실시예에서는 설명의 편의를 위하여 도 4에 도시된 인쇄회로기판(120')을 구비하는 발광다이오드 어레이(102)에 대해 설명하기로 한다. 그러나, 발광다이오드 어레이(102)는 도 2에 도시된 인쇄회로기판(120)을 구비할 수도 있다.
도 5를 참조하면, 본 실시예에 따른 발광다이오드 어레이(102)는 인쇄회로기판(120') 상에 배치된 다수의 발광다이오드 패키지(110)를 포함할 수 있다.
다수의 발광다이오드 패키지(110) 각각은 리드프레임(112a, 112b)과 이에 실장된 발광다이오드 칩(115a, 115b, 115c)을 포함하고, 이들은 패키지 하우징(111)에 의해 감싸질 수 있다.
그리고, 패키지 하우징(111) 내부는 봉지재(117)로 채워질 수 있다. 이러한 발광다이오드 패키지(110)는 인쇄회로기판(120')에 형성된 다수의 패드들에 실장될 수 있다.
여기서, 다수의 발광다이오드 패키지(110)의 리드프레임(112a, 112b) 각각은 양극리드(112a)와 음극리드(112b)를 포함하고, 다수의 발광다이오드 칩(115a, 115b, 115c)은 각각의 양극리드(112a) 상에 다이본딩될 수 있다.
또한, 다수의 발광다이오드 칩(115a, 115b, 115c) 각각의 애노드 단자는 와이어(116)를 통해 각각의 양극리드(112a)와 전기적으로 연결되고, 캐소드 단자는 와이어(116)를 통해 각각의 음극리드(112b)와 전기적으로 연결될 수 있다.
인쇄회로기판(120')은 복수의 레이어(layer)가 적층되어 형성된 다층 구조일 수 있다. 예컨대, 인쇄회로기판(120')은 상면에 다수의 제1패드(121a), 다수의 제2패드(121b) 및 배선패턴(미도시)이 형성된 제1레이어와, 상면에 제3패드(123a), 제4패드(123b) 및 배선패턴이 형성된 제2레이어가 적층되어 구성될 수 있다. 여기서, 제3패드(123a)와 제4패드(123b)는 제1레이어와 제2레이어 사이에 위치될 수 있다.
또한, 다수의 제1패드(121a)와 제3패드(123a) 사이 및 다수의 제2패드(121b)와 제4패드(123b) 사이에는 각각 하나 이상의 비아홀(125)이 형성되고, 이 비아홀(125)에 의해 다수의 제1패드(121a)와 제3패드(123a) 및 다수의 제2패드(121b)와 제4패드(123b)는 서로 전기적으로 연결될 수 있다.
다시 말하면, 인쇄회로기판(120')의 다수의 제1패드(121a) 각각은 배선패턴에 의해 서로 연결될 수 있고, 다수의 제2패드(121b) 각각은 배선패턴에 의해 서로 연결될 수 있다. 그리고, 비아홀(125)을 통해 제1패드(121a)와 제3패드(123a)가 연결되고, 제2패드(121b)와 제4패드(123b)가 연결될 수 있다.
따라서, 다수의 발광다이오드 패키지(110) 각각의 발광다이오드 칩(115a, 115b, 115c)은 애노드 단자가 양극리드(112a), 제1패드(121a) 및 비아홀(125)을 통해 제3패드(123a)와 연결될 수 있고, 캐소드 단자가 음극리드(112b), 제2패드(121b) 및 비아홀(125)을 통해 제4패드(123b)와 연결될 수 있다.
또한, 인쇄회로기판(120')의 제1패드(121a)와 제3패드(123a)는 구동전압을 전송하는 배선패턴과 연결되고, 제2패드(121b)와 제4패드(123b)는 접지전압을 전송하는 배선패턴과 연결될 수 있다. 이에 따라, 발광다이오드 칩(115a, 115b, 115c) 각각의 애노드 단자에는 인쇄회로기판(120')의 제1패드(121a)와 제3패드(123a)를 통해 구동전압이 인가될 수 있고, 발광다이오드 칩(115a, 115b, 115c) 각각의 캐소드 단자에는 제2패드(121b)와 제4패드(123b)를 통해 접지전압이 인가될 수 있다.
인쇄회로기판(120')의 배면, 즉 제2레이어의 배면에는 소정 깊이의 홈(126)이 형성될 수 있다. 홈(126)은 제3패드(123a)와 제4패드(123b)의 일부를 노출하도록 형성될 수 있는데, 인쇄회로기판(120') 전체 두께의 20~60%의 깊이로 형성될 수 있으나, 제한되지는 않는다.
홈(126)에 의해 노출된 제4패드(123b) 상에는 정전기 보호소자(130)가 위치될 수 있다. 정전기 보호소자(130)는 3~20V의 제너 항복 전압 특성을 가지는 제너 다이오드일 수 있으며, 캐소드 단자가 제4패드(123b) 상에 실장되어 접속될 수 있다. 그리고, 애노드 단자가 와이어(124)를 통해 제3패드(123a)와 연결될 수 있다.
따라서, 정전기 보호소자(130)의 캐소드 단자는 제4패드(123b)와 전기적으로 연결되며, 제4패드(123b), 비아홀(125), 다수의 제2패드(121b) 및 다수의 발광다이오드 패키지(110) 각각의 음극리드(112b)를 통해 발광다이오드 칩(115a, 115b, 115c) 각각의 캐소드 단자와 연결될 수 있다.
또한, 정전기 보호소자(130)의 애노드 단자는 와이어(124)를 통해 제3패드(123a)와 전기적으로 연결되며, 제3패드(123a), 비아홀(125), 다수의 제1패드(121a) 및 다수의 발광다이오드 패키지(110) 각각의 양극리드(112a)를 통해 발광다이오드 칩(115a, 115b, 115c) 각각의 애노드 단자와 연결될 수 있다.
즉, 본 실시예에 따른 정전기 보호소자(130)는 인쇄회로기판(120')의 다수의 패드들을 통해 다수의 발광다이오드 패키지(110) 각각의 발광다이오드 칩(115a, 115b, 115c)과 연결되되, 도 6에 도시된 바와 같이, 하나의 정전기 보호소자(130)와 3개의 발광다이오드 칩(115a, 115b, 115c)은 병렬로 연결될 수 있다.
이에 따라, 외부로부터 유입된 정전기 등에 의해 역방향으로 큰 전류가 다수의 발광다이오드 칩(115a, 115b, 115c)으로 인가되더라도 다수의 발광다이오드 칩(115a, 115b, 115c)과 병렬로 연결된 정전기 보호소자(130)를 통해 그 역방향 전류가 바이패스될 수 있어 정전기에 의한 다수의 발광다이오드 칩(115), 즉 다수의 발광다이오드 패키지(110)의 손상을 방지할 수 있다.
또한, 인쇄회로기판(120')의 배면에 형성된 홈(126) 내부를 채우는 몰딩재(127)를 더 포함할 수 있다. 몰딩재(127)는 인쇄회로기판(120')의 홈(126) 내부에 위치하는 정전기 보호소자(130)와 노출된 제3패드(123a) 및 제4패드(123b)를 덮어 보호할 수 있다.
상술한 바와 같이, 본 실시예의 발광다이오드 어레이(102)는 인쇄회로기판(120') 상에 서로 인접하는 2개 혹은 3개의 발광다이오드 패키지(110)를 그룹화하고, 각 그룹마다 발광다이오드 패키지(110)의 발광다이오드 칩(115a, 115b, 115c)과 병렬로 연결되는 1개의 정전기 보호소자(130)를 구비함으로써, 정전기 유입에 의한 발광다이오드 패키지(110)의 손상을 방지할 수 있을 뿐만 아니라, 정전기 보호소자(130)의 개수를 줄일 수 있어 제조비용을 절감할 수 있다.
또한, 인쇄회로기판(120')의 배면에 소정 깊이의 홈(126)을 형성하고, 그 홈(126) 내부에 정전기 보호소자(130)를 배치하므로, 정전기 보호소자(130)에 의해 인쇄회로기판(120')의 두께가 증가되지 않는다.
또한, 발광다이오드 패키지(110)의 패키지 하우징(111) 내측에 발광다이오드 칩(115a, 115b, 115c)만이 위치하게 되므로, 종래와 대비하여 발광다이오드 칩(115a, 115b, 115c)으로부터 방출되는 광의 광속이 높아지며, 이로 인하여 발광다이오드 패키지(110)의 발광 출력을 높일 수 있다.
도 7은 본 발명의 발광다이오드 어레이의 발광 출력 특성을 나타내는 그래프이다.
도 7을 보면, 본 발명의 다양한 실시예에 따른 발광다이오드 어레이는 발광 출력 특성(B)이 앞서 도 1을 참조하여 설명된 종래의 발광다이오드 어레이의 발광 출력 특성(A)에 비하여 향상된 것을 알 수 있다.
즉, 본 발명에 따른 발광다이오드 어레이는 발광다이오드 패키지의 광속 및 광도 특성이 종래의 발광다이오드 패키지의 광속 및 광도 특성보다 향상될 수 있다.
전술한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
100, 101, 102: 발광다이오드 어레이 110: 발광다이오드 패키지
115: 발광다이오드 칩 120, 120': 인쇄회로기판
126: 홈 130: 정전기 보호소자

Claims (13)

  1. 다수의 패드가 형성된 인쇄회로기판;
    내부에 발광다이오드 칩을 구비하며, 상기 인쇄회로기판의 상면패드에 실장된 발광다이오드 패키지; 및
    상기 인쇄회로기판의 배면패드에 실장되어 상기 발광다이오드 패키지의 상기 발광다이오드 칩과 병렬로 연결된 정전기 보호소자를 포함하는 발광다이오드 어레이.
  2. 제1항에 있어서,
    상기 인쇄회로기판은 상기 상면패드와 상기 배면패드를 서로 연결시키는 하나 이상의 비아홀을 더 포함하고,
    상기 정전기 보호소자는 상기 배면패드, 상기 비아홀 및 상기 상면패드를 통해 상기 발광다이오드 칩과 병렬로 연결되는 발광다이오드 어레이.
  3. 제1항에 있어서,
    상기 정전기 보호소자는 제너 다이오드인 발광다이오드 어레이.
  4. 제1항에 있어서,
    상기 인쇄회로기판의 배면에 형성된 홈을 더 포함하고,
    상기 배면패드는 상기 홈의 내부에 형성되는 발광다이오드 어레이.
  5. 제4항에 있어서,
    상기 홈 내부를 채우는 몰딩재를 더 포함하는 발광다이오드 어레이.
  6. 제1항에 있어서,
    상기 인쇄회로기판의 상면패드는 서로 이격되어 형성된 제1패드와 제2패드를 포함하고, 상기 인쇄회로기판의 배면패드는 서로 이격되어 형성된 제3패드와 제4패드를 포함하며,
    상기 제1패드는 제1비아홀을 통해 상기 제3패드와 연결되고, 상기 제2패드는 제2비아홀을 통해 상기 제4패드와 연결되는 발광다이오드 어레이.
  7. 제6항에 있어서,
    상기 발광다이오드 칩의 애노드 단자는 상기 제1패드, 상기 제1비아홀 및 상기 제3패드를 통해 상기 정전기 보호소자의 애노드 단자와 연결되고,
    상기 발광다이오드 칩의 캐소드 단자는 상기 제2패드, 상기 제2비아홀 및 상기 제4패드를 통해 상기 정전기 보호소자의 캐소드 단자와 연결되는 발광다이오드 어레이.
  8. 다수의 패드가 형성된 인쇄회로기판;
    각각이 내부에 발광다이오드 칩을 구비하며, 상기 인쇄회로기판의 다수의 상면패드 각각에 실장되어 서로 연결되는 다수의 발광다이오드 패키지; 및
    상기 인쇄회로기판의 배면패드에 실장되어 상기 다수의 발광다이오드 패키지 각각의 상기 발광다이오드 칩과 병렬로 연결된 하나의 정전기 보호소자를 포함하는 발광다이오드 어레이.
  9. 제8항에 있어서,
    상기 인쇄회로기판은 상기 다수의 상면패드와 상기 배면패드를 서로 연결시키는 하나 이상의 비아홀을 더 포함하고,
    상기 하나의 정전기 보호소자는 상기 배면패드, 상기 비아홀 및 상기 다수의 상면패드를 통해 상기 발광다이오드 칩과 병렬로 연결되는 발광다이오드 어레이.
  10. 제8항에 있어서,
    상기 하나의 정전기 보호소자는 제너 다이오드인 발광다이오드 어레이.
  11. 제8항에 있어서,
    상기 인쇄회로기판의 배면에 형성된 홈을 더 포함하고,
    상기 배면패드는 상기 홈의 내부에 형성되는 발광다이오드 어레이.
  12. 제11항에 있어서,
    상기 홈 내부를 채우는 몰딩재를 더 포함하는 발광다이오드 어레이.
  13. 제8항에 있어서,
    상기 다수의 발광다이오드 패키지는 서로 직렬로 연결되고, 상기 하나의 정전기 보호소자는 직렬로 연결된 상기 다수의 발광다이오드 패키지 중 서로 인접하는 3개의 발광다이오드 패키지의 상기 발광다이오드 칩과 병렬로 연결된 발광다이오드 어레이.
KR1020130120700A 2013-10-10 2013-10-10 발광다이오드 어레이 KR102131853B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130120700A KR102131853B1 (ko) 2013-10-10 2013-10-10 발광다이오드 어레이

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130120700A KR102131853B1 (ko) 2013-10-10 2013-10-10 발광다이오드 어레이

Publications (2)

Publication Number Publication Date
KR20150042012A true KR20150042012A (ko) 2015-04-20
KR102131853B1 KR102131853B1 (ko) 2020-07-08

Family

ID=53035279

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130120700A KR102131853B1 (ko) 2013-10-10 2013-10-10 발광다이오드 어레이

Country Status (1)

Country Link
KR (1) KR102131853B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170004725A (ko) * 2015-07-03 2017-01-11 엘지이노텍 주식회사 발광 소자 및 발광 모듈
KR20170004724A (ko) * 2015-07-03 2017-01-11 엘지이노텍 주식회사 발광 소자 및 발광 모듈
KR102239822B1 (ko) * 2019-10-29 2021-04-13 (주)큐에스아이 다채널 구동 표면실장 타입 레이저 다이오드

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100745441B1 (ko) * 2006-02-15 2007-08-02 윤성노 측면 광소자 패키지 및 그 제조방법
KR20070087338A (ko) * 2006-02-23 2007-08-28 삼성전기주식회사 발광 다이오드 모듈
JP2007273852A (ja) * 2006-03-31 2007-10-18 Ngk Spark Plug Co Ltd 発光素子収納用パッケージ
KR20130000012A (ko) * 2011-06-16 2013-01-02 엘지디스플레이 주식회사 발광 다이오드 패키지
WO2013018783A1 (ja) * 2011-08-01 2013-02-07 株式会社Ｓｔｅｑ 半導体装置及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100745441B1 (ko) * 2006-02-15 2007-08-02 윤성노 측면 광소자 패키지 및 그 제조방법
KR20070087338A (ko) * 2006-02-23 2007-08-28 삼성전기주식회사 발광 다이오드 모듈
JP2007273852A (ja) * 2006-03-31 2007-10-18 Ngk Spark Plug Co Ltd 発光素子収納用パッケージ
KR20130000012A (ko) * 2011-06-16 2013-01-02 엘지디스플레이 주식회사 발광 다이오드 패키지
WO2013018783A1 (ja) * 2011-08-01 2013-02-07 株式会社Ｓｔｅｑ 半導体装置及びその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170004725A (ko) * 2015-07-03 2017-01-11 엘지이노텍 주식회사 발광 소자 및 발광 모듈
KR20170004724A (ko) * 2015-07-03 2017-01-11 엘지이노텍 주식회사 발광 소자 및 발광 모듈
WO2017007181A1 (ko) * 2015-07-03 2017-01-12 엘지이노텍 주식회사 발광 소자 및 발광 모듈
WO2017007182A1 (ko) * 2015-07-03 2017-01-12 엘지이노텍 주식회사 발광 소자 및 발광 모듈
US10270006B2 (en) 2015-07-03 2019-04-23 Lg Innotek Co., Ltd. Light emitting device and light emitting module
US10297716B2 (en) 2015-07-03 2019-05-21 Lg Innotek Co., Ltd. Light emitting device and light emitting module
KR102239822B1 (ko) * 2019-10-29 2021-04-13 (주)큐에스아이 다채널 구동 표면실장 타입 레이저 다이오드

Also Published As

Publication number Publication date
KR102131853B1 (ko) 2020-07-08

Similar Documents

Publication Publication Date Title
US7683396B2 (en) High power light emitting device assembly utilizing ESD protective means sandwiched between dual sub-mounts
KR101888604B1 (ko) 발광 소자 및 발광 소자 패키지
KR100803162B1 (ko) 교류용 발광소자
KR100974923B1 (ko) 발광 다이오드
US9793249B2 (en) Light emitting device and light unit having the same
JP3673621B2 (ja) チップ型発光素子
KR100896282B1 (ko) 발광 소자 패키지 및 그 제조방법
KR101871372B1 (ko) 발광 소자
KR20130045507A (ko) 발광 소자
KR102227769B1 (ko) 반도체 발광소자 및 이를 이용한 반도체 발광소자 패키지
US8536591B2 (en) Light emitting device and lighting system
KR101830719B1 (ko) 발광 소자
US8791495B2 (en) Light emitting device package and lighting system
KR102131853B1 (ko) 발광다이오드 어레이
KR20140023512A (ko) 질화물 발광장치
KR101803505B1 (ko) 발광 다이오드 패키지
JP3787220B2 (ja) チップ型発光素子
KR100699146B1 (ko) 발광 소자 패키지 및 그 제조방법
KR20130057675A (ko) 발광소자 및 발광소자 패키지
KR101294711B1 (ko) 반도체 발광소자
KR102412600B1 (ko) 발광 소자 및 발광 모듈
KR101567031B1 (ko) 발광 소자
KR100956106B1 (ko) 칩레벨 발광 다이오드 패키지를 이용한 투명 디스플레이장치
KR102413435B1 (ko) 발광 소자 및 이를 구비한 조명 장치
KR102426840B1 (ko) 발광 소자 및 발광 모듈

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant