KR20090041466A - 모듈 패키지 및 그 제조 방법 - Google Patents

모듈 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR20090041466A
KR20090041466A KR1020070106969A KR20070106969A KR20090041466A KR 20090041466 A KR20090041466 A KR 20090041466A KR 1020070106969 A KR1020070106969 A KR 1020070106969A KR 20070106969 A KR20070106969 A KR 20070106969A KR 20090041466 A KR20090041466 A KR 20090041466A
Authority
KR
South Korea
Prior art keywords
substrate
bare die
substrate portion
module package
opening
Prior art date
Application number
KR1020070106969A
Other languages
English (en)
Other versions
KR100952029B1 (ko
Inventor
손경주
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020070106969A priority Critical patent/KR100952029B1/ko
Publication of KR20090041466A publication Critical patent/KR20090041466A/ko
Application granted granted Critical
Publication of KR100952029B1 publication Critical patent/KR100952029B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

실시예는 반도체 모듈 패키지 및 그 형성 방법에 관한 것이다. 실시예에 따른 모듈 패키지는 기판, 적어도 하나의 층으로 이루어진 제 1 기판부, 상기 제 1 기판부 상에 적어도 하나의 층으로 형성되며, 개구부를 갖는 제 2 기판부, 상기 제 2 기판부 상에 형성되며, 상기 개구부를 덮는 제 3 기판부 및 상기 제2기판부 내부에 베어 다이를 포함한다. 실시예에 따른 반도체 모듈 패키지는 초소형의 사이즈를 가지며, 소자들을 고밀도로 집적 가능하다.
베어 다이, 모듈 패키지

Description

모듈 패키지 및 그 제조 방법{module package and method for fabricating the same}
실시예는 반도체 모듈 패키지 및 그 형성 방법에 관한 것이다.
기판 또는 인쇄회로기판(PCB)과 같은 회로 기판의 일반적인 제조 방법은 파이버 글라스, 에폭시 수시, 폴리이미드, FR4 수지 또는 BT 수지 등으로 코어 층(Core layer)의 양면(또는 단면)에 동박(즉, CCL)을 부착한다. 상기 동박의 회로 연결을 위한 비아 홀(Via hole)을 가공하고, 상기 가공된 비아 홀의 전기적 연결을 위하여 상하 동박 및 비아홀 측벽에 동도금층을 형성한다.
상기 동도금층 위에 소정의 회로 패턴이 형성된 드라이 필름을 각각 도포한 후 노광 및 현상한다. 여기서, 소정의 회로 패턴은 라인 패턴, 라우팅 패턴, 그라운드 패턴 등의 패턴과, 비아 홀의 랜드, 와이어 본딩용 랜드, 그리고 베어 다이용 랜드 등을 포함한다.
이러한 기판 상의 각 랜드에 수동 소자 및 능동 소자 등의 칩 부품들이 탑재될 수 있는데, 종래 표면실장(SMT: Surface Mounting Technology) 공정을 통하여 각종 전자 소자들이 상기 기판 상에 표면실장되어 모듈 패키지를 형성한다.
그런데, 표면실장 공정을 이용한 반도체 모듈 패키지는 사이즈가 크므로, 최근에는 소자들을 기판 내부에 직접 내장하는 방법에 대한 연구가 진행되고 있다.
실시예는 베어 다이가 기판에 내장된 반도체 모듈 및 그 제조 방법을 제공한다.
실시예에 따른 모듈 패키지는 기판, 적어도 하나의 층으로 이루어진 제 1 기판부, 상기 제 1 기판부 상에 적어도 하나의 층으로 형성되며, 개구부를 갖는 제 2 기판부, 상기 제 2 기판부 상에 형성되며, 상기 개구부를 덮는 제 3 기판부 및 상기 제2기판부 내부에 베어 다이를 포함한다.
실시예에 따른 모듈 패키지의 제조 방법은 비아 패턴을 갖는 제 1 기판부를 준비하는 단계, 상기 제 1 기판부 상에 베어 다이를 실장하는 단계, 상기 제 1 기판부 상에 상기 베어 다이와 대응하여 개구부를 갖는 제 2 기판부를 형성하는 단계 및 상기 제 2 기판부 상에 제 3 기판부를 형성하는 단계를 포함한다.
실시예에 따른 반도체 모듈 패키지는 초소형의 사이즈를 가지며, 소자들을 고밀도로 집적 가능한 효과가 있다.
이하, 첨부한 도면을 참조로 실시예에 따른 모듈 패키지 및 그 제조 방법에 대해서 구체적으로 설명한다. 다만, 본 발명의 사상을 이해하는 당업자는 동일한 사상의 범위 내에서 구성요소의 추가, 부가, 변경등에 의해서 다른 실시예를 용이하게 제안할 수 있을 것이나, 이 또한 본 발명의 권리범위에 속한다고 할 것이다.
여기서, "제 1 ", "제 2 " 등으로 언급되는 경우 이는 부재들을 한정하기 위한 것이 아니라 부재들을 구분하고 적어도 두개를 구비하고 있음을 보여주는 것이다. 따라서, 상기 "제 1 ", "제 2 "등으로 언급되는 경우 부재들이 복수 개 구비되어 있음이 명백하며, 각 부재들이 선택적으로 또는 교환적으로 사용될 수도 있다. 또한, 첨부한 도면의 각 구성요소들의 크기(치수)는 발명의 이해를 돕기 위하여 확대하여 도시한 것이며, 도시된 각 구성요소들의 치수의 비율은 실제 치수의 비율과 다를 수도 있다. 또한, 도면에 도시된 모든 구성요소들이 본 발명에 반드시 포함되어야 하거나 한정되는 것은 아니며 본 발명의 핵심적인 특징을 제외한 구성 요소들은 부가 또는 삭제될 수도 있다. 본 발명에 따른 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on/above/over/upper)"에 또는 "아래(down/below/under/lower)"에 형성되는 것으로 기재되는 경우에 있어, 그 의미는 각 층(막), 영역, 패드, 패턴 또는 구조물들이 직접 기판, 각 층(막), 영역, 패드 또는 패턴들에 접촉되어 형성되는 경우로 해석될 수도 있으며, 다른 층(막), 다른 영역, 다른 패드, 다른 패턴 또는 다른 구조물들이 그 사이에 추가적으로 형성되는 경우로 해석될 수도 있다. 따라서, 그 의미는 발명의 기술적 사상에 의하여 판단되어야 한다.
도 1은 실시예에 따른 반도체 모듈 패키지를 개략적으로 보여주는 단면도이다.
도 1에 도시한 바와 같이, 반도체 모듈 패키지(100)는 다수의 층으로 이루어진 기판과, 상기 기판 내부에 실장된 베이 다이(bare die)(150)를 포함한다.
상기 베어 다이(150)는 예를 들어, 액티브 소자로서, 베이스밴드칩, RF칩 등일 수 있다.
실시예에 따라 반도체 모듈 패키지(100) 내부에 실장된 상기 베어 다이(150)는 패키지 되지 않은 칩(chip) 상태로 기판 내부에서 와이어 본딩된다.
상기 반도체 모듈 패키지(100)의 기판은 제 1 기판부(110), 제 2 기판부(120) 및 제 3 기판부(130)를 포함한다.
상기 제 1 기판부(110)는 적어도 하나의 층으로 이루어질 수 있다. 상기 제 2 기판부(120)는 적어도 하나의 층으로 이루어질 수 있으며, 상기 제 2 기판부(120)는 상기 베어 다이(150)가 실장되는 영역에 개구부(A)를 갖는다. 상기 제 3 기판부(130)는 적어도 하나의 층으로 이루어질 수 있다.
상기 제 1 기판부(110)는, 도시하지 않았으나 각종 수동 소자 또는 능동 소자들이 형성될 수 있으며, 비아 패턴(113), 쓰루홀 패턴(137)을 포함하여 층간 전기적 소통이 이루어지도록 한다.
상기 제 1 기판부(110)의 상면에는 도전성 랜드로서 베어 다이용 랜드(114) 및 와이어 본딩 랜드(115)가 형성되고, 상기 베어 다이용 랜드(114)는 베어 다이(150)의 사이즈보다 더 크게 형성되며, 상기 와이어 본딩 랜드(115)는 상기 베어 다이용 랜드(114)의 외측으로 하나 이상이 소정 간격 이상으로 이격되어 형성된다.
상기 베어 다이용 랜드(114)에는 접착 부재(도시하지 않음)가 도포되고, 그 접착 부재 위에 베어 다이(150)가 접착된다.
이후, 상기 베어 다이(150)의 와이어 본딩 공정을 수행한다.
상기 와이어 본딩 과정은 베어 다이(150)의 상면에 노출된 각 입출력단자와 상기 와이어 본딩 랜드(115)를 와이어(예: Au)(155)로 본딩하게 된다. 여기서, 와이어 본딩은 본딩 온도, 수직으로 눌러주는 힘, 그리고 수평으로 눌러주는 힘, 시간(dwell time, process time)의 4가지를 적절하게 조절하여 수행된다.
상기 베어 다이(150)가 형성된 상기 제 1 기판부(110) 상에 제 2 기판부(120)가 배치되어 있다.
상기 제 2 기판부(120)의 중앙부는 개구되어 있으며, 상기 개구부(A)에 상기 베어 다이(150)가 위치한다.
상기 제 2 기판부(120)는 다수의 층 구조로 이루어질 수 있는데, 상기 다수의 층에 동일한 크기로 개구부(A)가 형성될 수 있다.
상기 개구부(A)는 상기 베어 다이(150)의 크기보다 크다.
상기 제 3 기판부(130)는 상기 제 2 기판부(120)를 덮으며, 적어도 하나의 비아 패턴(133) 및 랜드(131, 135)를 갖는다.
상기 제 1 내지 제 3 기판부(110, 120, 130)에 의하여 형성된 개구부(A)는 경화 부재(153)로 채워진다. 상기 경화 부재(153)는 상기 베어 다이(150)의 유동 및 접속 불량을 방지한다.
상기 경화 부재(153)는 예를 들어, 에폭시(epoxy)를 포함할 수 있다.
상기 경화 부재(153)는 상기 제 1 내지 제 3 기판부(110, 120, 130)와 접촉한다.
도 2는 실시예에 따른 반도체 모듈 패키를 제조하는 순서를 보여주는 순서도이고, 도 3 내지 도 6은 도 2의 순서도에 따라 제조하는 반도체 모듈 패키지의 공정 단면도들이다.
먼저, 도 2 및 도 3에 도시한 바와 같이, 제 1 기판부(110)를 형성한다(S100).
상기 제 1 기판부(110)는 적어도 하나의 층으로 이루어지며, 각종 전자 소자들이 실장될 수 있다.
예를 들어, 상기 제 1 기판부(110)는 도전성 랜드로서 베어 다이용 랜드(114) 및 와이어 본딩 랜드(115)가 형성되고, 상기 와이어 본딩 랜드(115)는 상기 베어 다이용 랜드(114)의 외측으로 하나 이상이 소정 간격 이상으로 이격되어 형성된다. 상기 제 1 기판부(110)은 비아 패턴(113), 쓰루홀 패턴(137)을 포함하여 층간 전기적 소통이 이루어지도록 할 수 있다.
이후, 도 2 및 도 4에 도시한 바와 같이, 상기 제 1 기판부(110) 상의 소정 영역에 베어 다이(150)를 실장한다(S110).
상기 베어 다이(150)는 칩으로 이루어지며, 상기 베어 다이(150)는 패키지 되지 않은 칩 상태로 기판 내부에서 와이어 본딩된다.
이후, 도 2 및 도 5에 도시한 바와 같이, 상기 베어 다이(150)가 와이어 본 딩된 상기 제 1 기판부(110) 상에 제 2 기판부(120)를 형성한다(S120).
상기 제 2 기판부(120)는 상기 베어 다이(150)가 실장되는 영역과 대응하여 개구부(A)가 형성되어 있다.
상기 제 2 기판부(120)는 적어도 하나의 층으로 이루어지며, 각종 전자 소자들이 실장될 수 있다.
도 2 및 도 6에 도시한 바와 같이, 상기 제 2 기판부(120) 상에 제 3 기판부(130)를 형성하여(S130), 반도체 모듈 패키지(100)를 완성한다(S140).
상기 제 3 기판부(130)는 상기 제 2 기판부(120)의 개구된 부분을 덮으며, 적어도 하나의 층으로 이루어질 수 있으며, 각종 전자 소자들이 실장될 수 있다.
예를 들어, 상기 제 3 기판부(130)는 적어도 하나의 비아 패턴(133) 및 랜드(131, 135)를 갖는다.
상기 제 1 기판부(110), 상기 제 2 기판부(120) 및 상기 제 3 기판부(130)는 서로 전기적으로 연결될 수 있다.
한편, 상기 제 1 기판부(110)와 상기 제 3 기판부(130) 사이의 개구부(A) 공간에는 경화 부재(153)가 형성될 수 있다. 상기 경화 부재(153)는 상기 베어 다이(150)를 고정시킨다.
이상에서 실시예들을 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체 적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
도 1은 실시예에 따른 반도체 모듈 패키지를 개략적으로 보여주는 단면도이다.
도 2는 실시예에 따른 반도체 모듈 패키를 제조하는 순서를 보여주는 순서도이다.
도 3 내지 도 6은 도 2의 순서도에 따라 제조하는 반도체 모듈 패키지의 공정 단면도들이다.
<도면의 주요부분에 대한 부호 설명>
100 : 반도체 모듈 패키지 110 : 제 1 기판부
120 : 제 2 기판부 130 : 제 3 기판부
150 : 베어 다이 153 : 경화 부재
155 : 와이어

Claims (7)

  1. 적어도 하나의 층으로 이루어진 제 1 기판부;
    상기 제 1 기판부 상에 적어도 하나의 층으로 형성되며, 개구부를 갖는 제 2 기판부;
    상기 제 2 기판부 상에 형성되며, 상기 개구부를 덮는 제 3 기판부; 및
    상기 제2기판부 내부에 베어 다이를 포함하는 모듈 패키지.
  2. 제 1항에 있어서,
    상기 제 1 기판부는 상기 베어다이가 실장되는 다이랜드와 타 기판부 또는 상기 제 1 기판부의 상부와 하부를 전기적 연결하는 비아패턴을 포함하고, 상기 베어다이는 와이어 본딩되는 모듈 패키지.
  3. 제 1항에 있어서,
    상기 개구부에 경화 부재가 형성되는 것을 특징으로 모듈 패키지.
  4. 제 1항에 있어서,
    상기 제 3 기판부는 제 2 기판부 또는 상기 제 3 기판부의 상부와 하부를 전기적 연결을 위한 비아 패턴과 상기 비아 패턴과 전기적으로 연결되는 랜드를 포함하는 모듈 패키지.
  5. 제 1항에 있어서,
    상기 제 1 기판부 상에 상기 베어 다이의 입출력단자와 전기적으로 연결되는 본딩 랜드가 형성된 것을 포함하는 모듈 패키지.
  6. 비아 패턴을 갖는 제 1 기판부를 준비하는 단계;
    상기 제 1 기판부 상에 베어 다이를 실장하는 단계;
    상기 제 1 기판부 상에 상기 베어 다이와 대응하여 개구부를 갖는 제 2 기판부를 형성하는 단계; 및
    상기 제 2 기판부 상에 제 3 기판부를 형성하는 단계를 포함하는 모듈 패키지의 제조 방법.
  7. 제 6항에 있어서,
    상기 제 1 내지 제 3 기판부를 관통하는 쓰루홀 패턴을 포함하는 것을 특징으로 하는 모듈 패키지의 제조 방법.
KR1020070106969A 2007-10-24 2007-10-24 모듈 패키지 및 그 제조 방법 KR100952029B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070106969A KR100952029B1 (ko) 2007-10-24 2007-10-24 모듈 패키지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070106969A KR100952029B1 (ko) 2007-10-24 2007-10-24 모듈 패키지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20090041466A true KR20090041466A (ko) 2009-04-29
KR100952029B1 KR100952029B1 (ko) 2010-04-08

Family

ID=40764485

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070106969A KR100952029B1 (ko) 2007-10-24 2007-10-24 모듈 패키지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100952029B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101431639B1 (ko) * 2013-10-07 2014-08-20 주식회사 우심시스템 보안 결제 장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101133117B1 (ko) * 2004-06-18 2012-04-06 삼성테크윈 주식회사 전자회로 모듈 패키지
KR100697980B1 (ko) * 2005-09-12 2007-03-23 삼성전기주식회사 전자부품을 내장하는 인쇄회로기판의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101431639B1 (ko) * 2013-10-07 2014-08-20 주식회사 우심시스템 보안 결제 장치

Also Published As

Publication number Publication date
KR100952029B1 (ko) 2010-04-08

Similar Documents

Publication Publication Date Title
US8238109B2 (en) Flex-rigid wiring board and electronic device
KR100811034B1 (ko) 전자소자 내장 인쇄회로기판의 제조방법
KR20050026972A (ko) 백 사이드와 공동 실장된 커패시터들을 갖는 전자패키지와 그 제조 방법
US9899341B2 (en) Antenna on integrated circuit package
KR100907508B1 (ko) 패키지 기판 및 그 제조방법
JP2008270532A (ja) インダクタ内蔵基板及びその製造方法
KR20160059125A (ko) 소자 내장형 인쇄회로기판 및 그 제조방법
JP5934154B2 (ja) 電子部品が実装された基板構造及びその製造方法
US20120247822A1 (en) Coreless layer laminated chip carrier having system in package structure
KR101139084B1 (ko) 다층 프린트 기판 및 그 제조 방법
EP3291285A1 (en) Semiconductor package structure with a polymer gel surrounding solders connecting a chip to a substrate and manufacturing method thereof
JP2009289790A (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
US20160353576A1 (en) Electronic component built-in substrate and electronic device
KR101701380B1 (ko) 소자 내장형 연성회로기판 및 이의 제조방법
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
KR101504011B1 (ko) 복합 직접회로소자 패키지 제조방법
KR100952029B1 (ko) 모듈 패키지 및 그 제조 방법
US6570271B2 (en) Apparatus for routing signals
US8530754B2 (en) Printed circuit board having adaptable wiring lines and method for manufacturing the same
KR20030011433A (ko) 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법
KR20050073678A (ko) 비지에이 타입 패키지의 제조방법
KR20080071431A (ko) 반도체 모듈 및 이의 베어 다이 실장 방법
KR101510379B1 (ko) 인쇄회로기판 어셈블리
KR100426493B1 (ko) 반도체 패키지 제조용 부재와, 이것을 이용한 반도체 패키지 제조방법
KR20020028473A (ko) 적층 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130306

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140305

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150305

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160304

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170307

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180306

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190313

Year of fee payment: 10