KR20090033008A - 표시장치 및 그 구동방법과 전자기기 - Google Patents

Abstract

영상신호의 계조에 따라 적응적인 이동도 보정을 행하여, 화면의 유니포머티를 높인다. 라이트 스캐너(4)는, 시프트 레지스터 S/R와, 출력 버퍼(4B)를 가진다. 시프트 레지스터 S/R는, 선 순차 주사에 동기해서 시프트 레지스터의 각 단에 입력 신호 ＩＮ, ＡＺＸ를 순차 생성한다. 출력 버퍼(4B)는, 시프트 레지스터의 각 단과 각 주사선 ＷＳ와의 사이에 접속하고, 입력 신호 ＩＮ, ＡＺＸ에 따라 제어신호를 주사선 ＷＳ에 출력한다. 출력 버퍼(4B)는, 입력 신호 ＩＮ, ＡＺＸ에 따라 샘플링 트랜지스터가 오프하는 타이밍을 규정하는 제어신호 ＯＵＴ의 하강 파형을 적어도 2단계로 변화시키고, 이로써 영상신호의 신호레벨에 따라 이동도 보정기간을 가변 제어한다.

영상신호, 보정, 화면, 시프트 레지스터, 버퍼

Description

표시장치 및 그 구동방법과 전자기기{DISPLAY DEVICE, DRIVING METHOD OF THE SAME AND ELECTRONIC APPARATUS USING THE SAME}

본 발명은 화소마다 배치한 발광소자를 전류 구동해서 화상을 표시하는 표시장치 및 그 구동방법에 관한 것이다. 또한 이러한 표시장치를 사용한 전자기기에 관한 것이다. 자세하게는, 각 화소회로 내에 설치한 절연 게이트형 전계효과 트랜지스터에 의해 유기ＥＬ 등의 발광소자에 통전하는 전류량을 제어하는, 소위 액티브 매트릭스형 표시장치의 구동방식에 관한 것이다.

표시장치, 예를 들면 액정 모니터 등에서는 다수의 액정화소를 매트릭스 모양으로 배열하고, 표시해야 할 화상정보에 따라 화소마다 입사광의 투과 강도 또는 반사 강도를 제어함으로써 화상을 표시한다. 이것은, 유기ＥＬ소자를 화소에 사용한 유기EL 디스플레이 등에 있어서도 마찬가지지만, 액정화소와 달리 유기ＥＬ소자는 자발광 소자다. 그 때문에, 유기EL 디스플레이는 액정 모니터에 비해 화상의 시인성이 높고, 백라이트를 필요로 하지 않고, 응답 속도가 높은 등의 이점이 있다. 또한, 각 발광소자의 휘도 레벨(계조)은 거기에 흐르는 전류값에 의해 제어 가능하 고, 소위 전류제어형인 점에서 액정 모니터 등의 전압제어형과는 크게 다르다.

유기EL 디스플레이에 있어서는, 액정 모니터와 같이 그 구동방식으로서 단순 매트릭스 방식과 액티브 매트릭스 방식이 있다. 전자는 구조가 단순하지만, 대형이면서 고화질의 디스플레이의 실현이 어려운 등의 문제가 있어, 현재는 액티브 매트릭스 방식의 개발이 활발히 이루어지고 있다. 이 방식은, 각 화소회로 내부의 발광소자에 흐르는 전류를, 화소회로 내부에 설치한 능동소자(일반적으로는 박막 트랜지스터, ＴＦＴ)에 의해 제어하는 것이며, 이하의 특허문헌에 기재되어 있다.

[특허문헌 1] 일본국 공개특허공보 특개 2003-255856

[특허문헌 2] 일본국 공개특허공보 특개 2003-271095

[특허문헌 3] 일본국 공개특허공보 특개 2004-133240

[특허문헌 4] 일본국 공개특허공보 특개 2004-029791

[특허문헌 5] 일본국 공개특허공보 특개 2004-093682

[특허문헌 6] 일본국 공개특허공보 특개 2006-215213

종래의 화소회로는, 제어신호를 공급하는 행형의 주사선과 영상신호를 공급하는 열형의 신호선이 교차하는 부분에 배치되고, 적어도 샘플링 트랜지스터와 저장용량과 드라이브 트랜지스터와 발광소자를 포함한다. 샘플링 트랜지스터는, 주사선으로부터 공급되는 제어신호에 따라 도통해서 신호선으로부터 공급되는 영상신호를 샘플링한다. 저장용량은, 샘플링된 영상신호의 신호전위에 따른 입력 전압을 유지한다. 드라이브 트랜지스터는, 저장용량에 유지된 입력 전압에 따라 소정의 발광 기간에 출력 전류를 구동전류로서 공급한다. 한편 일반적으로, 출력 전류는 드라이브 트랜지스터의 채널 영역의 캐리어 이동도 및 임계값전압에 대하여 의존성을 가진다. 발광소자는 드라이브 트랜지스터로부터 공급된 출력 전류에 의해 영상신호에 따른 휘도로 발광한다.

드라이브 트랜지스터는 저장용량에 유지된 입력 전압을 제어단인 게이트에 받아서 한 쌍의 전류단인 소스/드레인간에 출력 전류를 흘려보내고, 발광소자에 통전한다. 일반적으로 발광소자의 발광 휘도는 통전량에 비례한다. 또 드라이브 트랜지스터의 출력 전류 공급량은 게이트 전압, 즉 저장용량에 기록된 입력 전압에 의해 제어된다. 종래의 화소회로는, 드라이브 트랜지스터의 게이트에 인가되는 입력 전압을 입력 영상신호에 따라 변화시킴으로써 발광소자에 공급하는 전류량을 제어한다.

여기에서 드라이브 트랜지스터의 동작 특성은 이하의 식 1로 표현된다.

Ｉｄｓ=(1/2)μ(W/L)Ｃｏｘ(Ｖｇｓ-Ｖｔｈ)²···식 1

이 트랜지스터 특성식 1에 있어서, Ｉｄｓ는 소스/드레인간에 흐르는 드레인 전류를 나타내고, 화소회로에서는 발광소자에 공급되는 출력 전류다. Ｖｇｓ는 소스를 기준으로 게이트에 인가되는 게이트 전압을 나타내고, 화소회로에서는 전술한 입력 전압이다. Ｖｔｈ는 트랜지스터의 임계값전압이다. 또 μ는 트랜지스터의 채널을 구성하는 반도체 박막의 이동도를 나타내고 있다. 그 외 W는 채널 폭을 나타내고, L은 채널 길이를 나타내고, Ｃｏｘ는 게이트 용량을 나타낸다. 이 트랜지스터 특성식 1로부터 명확한 것처럼, 박막 트랜지스터는 포화 영역에서 동작할 때, 게이트 전압 Ｖｇｓ가 임계값전압 Ｖｔｈ를 넘어서 커지면, 온 상태가 되어서 드레인 전류 Ｉｄｓ가 흐른다. 원리적으로 보면 상기의 트랜지스터 특성식 1이 나타내는 것처럼, 게이트 전압 Ｖｇｓ가 일정하면 항상 같은 양의 드레인 전류 Ｉｄｓ가 발광소자에 공급된다. 따라서, 화면을 구성하는 각 화소에 모두 동일한 레벨의 영상신호를 공급하면, 전체 화소가 동일 휘도로 발광하고, 화면의 균일성(유니포머티)이 얻어지게 되어 있다.

그러나 실제로는, 폴리실리콘 등의 반도체 박막으로 구성된 박막 트랜지스터(ＴＦＴ)는, 각각의 디바이스 특성에 편차가 있다. 특히, 임계값전압 Ｖｔｈ는 일정하지 않고, 각 화소마다 편차가 있다. 전술한 트랜지스터 특성식 1로부터 명확한 것처럼, 각 드라이브 트랜지스터의 임계값전압 Ｖｔｈ가 변동하면, 게이트 전압 Ｖｇｓ가 일정해도, 드레인 전류 Ｉｄｓ에 편차가 생기고, 화소마다 휘도가 변동되 어 버리기 때문에, 화면의 유니포머티를 손상한다. 종래부터 드라이브 트랜지스터의 임계값전압의 편차를 캔슬 하는 기능을 구비한 화소회로가 개발되고 있으며, 예를 들면 상기 특허문헌 3에 개시가 있다.

그러나 발광소자에 대한 출력 전류의 편차 요인은, 드라이브 트랜지스터의 임계값전압 Ｖｔｈ뿐만 아니다. 상기의 트랜지스터 특성식 1로부터 분명한 바와 같이, 드라이브 트랜지스터의 이동도 μ가 변동했을 경우에도, 출력 전류 Ｉｄｓ가 변동한다. 그 결과, 화면의 유니포머티가 손상된다. 종래부터 드라이브 트랜지스터의 이동도의 편차를 보정하는 기능을 구비한 화소회로가 개발되고 있으며, 예를 들면 상기 특허문헌 6에 개시가 있다.

종래의 이동도 보정 기능을 갖춘 화소회로는, 신호전위에 따라 드라이브 트랜지스터에 흐르는 구동전류를, 소정의 보정 기간 동안에 저장용량에 부귀환하여, 저장용량에 유지되어 있는 신호전위를 조정한다. 드라이브 트랜지스터의 이동도가 크면 부귀환량이 그만큼 커지고, 신호전위의 감소분이 증가하고, 결과적으로 구동전류를 억제할 수 있다. 한편 드라이브 트랜지스터의 이동도가 작을 때는 저장용량에 대한 부귀환량이 작아지므로, 유지된 신호전위의 감소폭은 적다. 따라서 구동전류는 그다지 감소하지 않는다. 이렇게 각각의 화소의 드라이브 트랜지스터의 이동도의 대소에 따라 이것을 캔슬 하는 방향으로 신호전위를 조정한다. 따라서 각각의 화소의 드라이브 트랜지스터의 이동도가 변동하는데도 불구하고, 동일한 신호전위에 대하여 각각의 화소는 거의 동일 레벨의 발광 휘도를 나타낸다.

전술한 이동도 보정동작은 소정의 이동도 보정기간에 이루어진다. 화면의 유 니포머티를 높이기 위해서는, 최적의 조건에서 이동도 보정을 거는 것이 중요하다. 그러나 최적의 이동도 보정시간은 반드시 일정하지 않고, 현실적으로는 영상신호의 레벨에 의존하고 있다. 일반적으로는, 영상신호의 신호전위가 높을 경우(발광 휘도가 높고 백색 표시를 행할 경우), 최적의 이동도 보정시간은 짧아지는 경향이 있다. 반대로 신호전위가 높지 않을 경우(그레이 계조 혹은 블랙 계조의 표시를 행할 경우), 최적의 이동도 보정시간은 길어지는 경향이 있다. 그러나, 종래의 표시장치는 영상신호의 신호전위에 대한 최적 이동도 보정시간의 의존성이 반드시 고려되고 있지는 않고, 화면의 유니포머티를 높이는 데 있어 해결해야 할 과제가 되었다.

전술한 종래의 기술의 과제를 감안하여, 본 발명은 영상신호의 계조(신호레벨)에 따라 적절한 이동도 보정을 행하고, 이로써 화면의 유니포머티를 높이는 것을 목적으로 한다. 이러한 목적을 달성하기 위해 이하의 수단을 강구했다. 즉 본 발명은, 화소 어레이부와 구동부로 이루어지고, 상기 화소 어레이부는, 행형의 주사선과, 열형의 신호선과, 각 주사선과 각 신호선이 교차하는 부분에 배치된 행렬형의 화소를 구비하고, 각 화소는 적어도, 샘플링 트랜지스터와, 드라이브 트랜지스터와, 저장용량과, 발광소자를 구비하고, 상기 샘플링 트랜지스터는, 그 제어단이 상기 주사선에 접속하고, 그 한 쌍의 전류단이 상기 신호선과 상기 드라이브 트랜지스터의 제어단과의 사이에 접속하고, 상기 드라이브 트랜지스터는, 한 쌍의 전류단의 한쪽이 상기 발광소자에 접속하고, 다른 쪽이 전원에 접속하고, 상기 저장용량은, 상기 드라이브 트랜지스터의 제어단과 전류단과의 사이에 접속하고, 상기 구동부는 적어도, 각 주사선에 순차 제어신호를 공급해서 선 순차 주사를 행하는 라이트 스캐너와, 각 신호선에 영상신호를 공급하는 신호 셀렉터를 가지고, 상기 샘플링 트랜지스터는, 상기 주사선에 공급된 제어신호에 따라 온 하고, 상기 신호선에서 영상신호를 샘플링해서 상기 저장용량에 기록하는 것과 함께, 제어신호에 따라 오프할 때까지의 소정의 보정기간에 상기 드라이브 트랜지스터로부터 흐르는 전류를 상기 저장용량에 부귀환하여, 상기 드라이브 트랜지스터의 이동도에 대한 보정을 상기 저장용량에 기록된 영상신호에 걸고, 상기 드라이브 트랜지스터는, 상기 저장용량에 기록된 영상신호의 신호레벨에 따른 전류를 상기 발광소자에 공급해서 발광시키는 표시장치이며, 상기 라이트 스캐너는, 시프트 레지스터와, 출력 버퍼를 가지고, 상기 시프트 레지스터는, 선 순차 주사에 동기해서 시프트 레지스터의 각 단에 입력 신호를 순차 생성하고, 상기 출력 버퍼는, 상기 시프트 레지스터의 각 단과 각 주사선과의 사이에 접속하고, 상기 입력 신호에 따라 제어신호를 상기 주사선에 출력하고, 상기 출력 버퍼는, 상기 입력 신호에 따라 상기 샘플링 트랜지스터가 오프하는 타이밍을 규정하는 제어신호의 하강 파형을 적어도 2단계로 변화시키고, 이로써 영상신호의 신호레벨에 따라 상기 보정기간을 가변 제어하는 것을 특징으로 한다.

바람직하게는, 상기 출력 버퍼는, 전원 라인과 접지 라인과의 사이에 직렬 접속된 P채널 트랜지스터와 N채널 트랜지스터로 이루어진 인버터와, 상기 N채널 트랜지스터와 병렬로 접속한 적어도 한 개의 추가의 N채널 트랜지스터를 가지고, 입력 신호에 따라 이들 N채널 트랜지스터를 온 오프 제어하여, 제어신호의 하강 파형 을 적어도 2단계로 변화시킨다. 또 상기 시프트 레지스터는, 입력 신호를 조정해서 각 N채널 트랜지스터의 온 오프 타이밍을 조정하고, 이로써 상기 제어신호의 하강 파형을 최적화한다. 또 상기 출력 버퍼는, 상기 제어신호의 하강 파형을 최적화하기 위해서, 미리 각 N채널 트랜지스터의 사이즈가 조정된다.

본 발명에 의하면, 라이트 스캐너의 출력 버퍼는, 라이트 스캐너의 시프트 레지스터로부터 각 단에 공급되는 입력 신호에 따라, 샘플링 트랜지스터가 오프하는 타이밍을 규정하는 제어신호의 하강 파형을 단계적으로 변화시키고 있다. 이러한 구성에 의해, 샘플링 트랜지스터는 영상신호의 신호레벨(계조)에 따라 자동으로 이동도 보정기간을 가변 제어할 수 있다. 이렇게 해서 본 발명은 영상신호의 계조에 따라 적절한 이동도 보정을 행할 수 있고, 화면의 유니포머티를 높이는 것이 가능하다.

특히 본 발명에서는, 라이트 스캐너의 출력 버퍼로, 샘플링 트랜지스터에 입력하는 제어신호(게이트 펄스)의 하강 파형을 생성하고 있다. 이렇게 라이트 스캐너 자체로 제어신호의 하강 파형을 생성하므로, 별도의 게이트 펄스를 발생하기 위한 외장형 모듈이 필요 없다. 라이트 스캐너는 화소 어레이부와 함께 패널 위에 집적 형성하는 것이 가능하다. 본 발명은 외장형 게이트 펄스 발생용 모듈을 필요로 하지 않기 때문에, 저소비 전력화가 가능하게 되고, 특히 모바일 기기의 디스플레이에 유리하다. 또 외장형 모듈을 필요로 하지 않기 때문에, 코스트 다운이 가능하 고, 여분의 설치 스페이스가 필요하지 않아 소형화도 가능하게 된다.

이하 도면을 참조해서 본 발명의 실시예를 상세히 설명한다. 도 1은 본 발명에 따른 표시장치의 전체 구성을 나타내는 블럭도다. 도시하는 바와 같이, 본 표시장치는 기본적으로 화소 어레이부(1)와 스캐너부와 신호부로 구성되어 있다. 스캐너부와 신호부로 구동부를 구성한다. 화소 어레이부(1)는, 행형으로 배치된 제1 주사선 ＷＳ, 제2 주사선 ＤＳ, 제3 주사선 ＡＺ1 및 제4 주사선 ＡＺ2와, 열형으로 배치된 신호선 ＳＬ과, 이들 주사선 ＷＳ, ＤＳ, ＡＺ1, ＡＺ2 및 신호선 ＳＬ에 접속한 행렬형 화소회로(2)와, 각 화소회로(2)의 동작에 필요한 제1 전위 Ｖｓｓ1, 제2 전위 Ｖｓｓ2 및 제3 전위 ＶＤＤ를 공급하는 복수의 전원선으로 이루어진다. 신호부는 수평 셀렉터(3)로 이루어지고, 신호선 ＳＬ에 영상신호를 공급한다. 스캐너부는, 라이트 스캐너(4), 드라이브 스캐너(5), 제1 보정용 스캐너(71) 및 제2 보정용 스캐너(72)로 이루어지고, 각각 제1 주사선 ＷＳ, 제2 주사선 ＤＳ, 제3 주사선 ＡＺ1 및 제4 주사선 ＡＺ2에 제어신호를 공급해서 순차 행마다 화소회로(2)를 주사한다.

도 2는, 도 1에 나타낸 화상표시장치에 삽입되는 화소의 구성을 나타내는 회로도다. 도시하는 바와 같이, 화소회로(2)는, 샘플링 트랜지스터 Ｔｒ1과, 드라이브 트랜지스터 Ｔｒｄ와, 제1 스위칭 트랜지스터 Ｔｒ2와, 제2 스위칭 트랜지스터 Ｔｒ3과, 제3 스위칭 트랜지스터 Ｔｒ4와, 저장용량 Ｃｓ와, 발광소자 ＥＬ을 포함 한다. 샘플링 트랜지스터 Ｔｒ1은, 소정의 샘플링 기간에 주사선 ＷＳ로부터 공급되는 제어신호에 따라 도통해서 신호선 ＳＬ로부터 공급되는 영상신호의 신호전위를 저장용량 Ｃｓ에 샘플링한다. 저장용량 Ｃｓ는, 샘플링된 영상신호의 신호전위에 따라 드라이브 트랜지스터 Ｔｒｄ의 게이트 G에 입력 전압 Ｖｇｓ를 인가한다. 드라이브 트랜지스터 Ｔｒｄ는, 입력 전압 Ｖｇｓ에 따른 출력 전류 Ｉｄｓ를 발광소자 ＥＬ에 공급한다. 발광소자 ＥＬ은, 소정의 발광 기간 동안 드라이브 트랜지스터 Ｔｒｄ로부터 공급되는 출력 전류 Ｉｄｓ에 의해 영상신호의 신호전위에 따른 휘도로 발광한다.

제1 스위칭 트랜지스터 Ｔｒ2는, 샘플링 기간(영상신호 기록기간)에 앞서 주사선 ＡＺ1로부터 공급되는 제어신호에 따라 도통해서 드라이브 트랜지스터 Ｔｒｄ의 제어단인 게이트 G를 제1 전위 Ｖｓｓ1로 설정한다. 제2 스위칭 트랜지스터 Ｔｒ3은, 샘플링 기간에 앞서 주사선 ＡＺ2로부터 공급되는 제어신호에 따라 도통해서 드라이브 트랜지스터 Ｔｒｄ의 한쪽의 전류단인 소스 S를 제2 전위 Ｖｓｓ2로 설정한다. 제3 스위칭 트랜지스터 Ｔｒ4는, 샘플링 기간에 앞서 주사선 ＤＳ로부터 공급되는 제어신호에 따라 도통해서 드라이브 트랜지스터 Ｔｒｄ의 다른 쪽의 전류단인 드레인을 제3 전위 ＶＤＤ에 접속하고, 이로써 드라이브 트랜지스터 Ｔｒｄ의 임계값전압 Ｖｔｈ에 해당하는 전압을 저장용량 Ｃｓ에 유지시켜서 임계값전압 Ｖｔｈ의 영향을 보정한다. 또 제3 스위칭 트랜지스터 Ｔｒ4는, 발광 기간에 다시 주사선 ＤＳ로부터 공급되는 제어신호에 따라 도통해서 드라이브 트랜지스터 Ｔｒｄ를 제3 전위 ＶＤＤ에 접속해서 출력 전류 Ｉｄｓ를 발광소자 ＥＬ에 흘려보낸다.

이상의 설명으로부터 명확한 것처럼, 본 화소회로(2)는, 5개의 트랜지스터 Ｔｒ1 내지 Ｔｒ4 및 Ｔｒｄ와 1개의 저장용량 Ｃｓ와 1개의 발광소자 ＥＬ로 구성되어 있다. 트랜지스터 Ｔｒ1∼Ｔｒ3과 Ｔｒｄ는 N채널형 폴리실리콘 ＴＦＴ다. 트랜지스터 Ｔｒ4만 P채널형 폴리실리콘 ＴＦＴ다. 단 본 발명은 이것에 한정되지 않고, N채널형과 P채널형의 ＴＦＴ를 적절히 혼재시킬 수 있다. 발광소자 ＥＬ은 예를 들면 애노드 및 캐소드를 구비한 다이오드형 유기ＥＬ디바이스다. 단, 본 발명은 이것에 한정되지 않고, 발광소자는 일반적으로 전류 구동으로 발광하는 모든 디바이스를 포함한다.

도 3은 도 2에 나타낸 화상표시장치로부터 화소회로(2)의 부분만을 추출한 모식도다. 이해를 쉽게 하기 위해서, 샘플링 트랜지스터 Ｔｒ1에 의해 샘플링되는 영상신호의 신호전위 Ｖｓｉｇ나, 드라이브 트랜지스터 Ｔｒｄ의 입력 전압 Ｖｇｓ 및 출력 전류 Ｉｄｓ, 또 발광소자 ＥＬ이 가지는 용량성분 Ｃｏｌｅｄ 등을 덧붙였다. 이하 도 3에 근거하여 본 발명에 따른 화소회로(2)의 동작을 설명한다.

도 4는 도 3에 나타낸 화소회로의 타이밍 차트다. 이 타이밍 차트는, 본 발명의 기초가 되는 선행 개발과 관련된 구동방식을 나타낸다. 본 발명의 배경을 밝히고, 이해를 쉽게 하기 위해서, 우선 이 선행 개발의 구동방식에 관해, 도 4의 타이밍 차트를 참조하면서, 본 발명의 일부로서 구체적으로 설명한다. 도 4는, 시간축 T에 따라 각 주사선 ＷＳ, ＡＺ1, ＡＺ2 및 ＤＳ에 인가되는 제어신호의 파형을 나타낸다. 표기를 간략화하기 위해서, 제어신호도 대응하는 주사선의 부호와 동일한 부호로 나타낸다. 트랜지스터 Ｔｒ1, Ｔｒ2, Ｔｒ3은 N채널형이므로, 주사선 Ｗ Ｓ, ＡＺ1, ＡＺ2가 각각 하이레벨일 때 온 하고, 로 레벨일 때 오프한다. 한편 트랜지스터 Ｔｒ4는 P채널형이므로, 주사선 ＤＳ가 하이레벨일 때 오프하고, 로 레벨일 때 온 한다. 이 때 이 타이밍 차트는, 각 제어신호 ＷＳ, ＡＺ1, ＡＺ2, ＤＳ의 파형과 함께, 드라이브 트랜지스터 Ｔｒｄ의 게이트 G의 전위변화 및 소스 S의 전위변화도 나타낸다.

도 4의 타이밍 차트에서는 타이밍 T1∼T8까지를 1필드(1f)로 한다. 1필드 동안에 화소 어레이의 각 행이 일 회 순차 주사된다. 타이밍 차트는 1행분의 화소에 인가되는 각 제어신호 ＷＳ, ＡＺ1, ＡＺ2, ＤＳ의 파형을 나타낸다.

해당 필드가 시작되기 전인 타이밍 T0에, 모든 제어신호 ＷＳ, ＡＺ1, ＡＺ2, ＤＳ가 로 레벨에 있다. 따라서 N채널형 트랜지스터 Ｔｒ1, Ｔｒ2, Ｔｒ3은 오프 상태에 있는 반면, P채널형 트랜지스터 Ｔｒ4만 온 상태다. 따라서 드라이브 트랜지스터 Ｔｒｄ는 온 상태의 트랜지스터 Ｔｒ4를 통해 전원 ＶＤＤ에 접속하고 있으므로, 소정의 입력 전압 Ｖｇｓ에 따라 출력 전류 Ｉｄｓ를 발광소자 ＥＬ에 공급하고 있다. 따라서 타이밍 T0에 발광소자 ＥＬ은 발광하고 있다. 이 때 드라이브 트랜지스터 Ｔｒｄ에 인가되는 입력 전압 Ｖｇｓ는, 게이트 전위(G)와 소스 전위(S)의 차이로 나타낸다.

해당 필드가 시작되는 타이밍 T1에, 제어신호 ＤＳ가 로 레벨에서 하이레벨로 바뀐다. 이에 따라 스위칭 트랜지스터 Ｔｒ4가 오프하고, 드라이브 트랜지스터 Ｔｒｄ는 전원 ＶＤＤ로부터 분리되므로, 발광이 정지해 비발광 기간에 들어간다. 따라서 타이밍 T1에 들어가면, 모든 트랜지스터 Ｔｒ1∼Ｔｒ4가 오프 상태가 된다.

계속해서 타이밍 T2에 진행되면, 제어신호 ＡＺ1 및 ＡＺ2가 하이레벨이 되므로, 스위칭 트랜지스터 Ｔｒ2 및 Ｔｒ3이 온 한다. 그 결과, 드라이브 트랜지스터 Ｔｒｄ의 게이트 G가 기준전위 Ｖｓｓ1에 접속하고, 소스 S가 기준전위 Ｖｓｓ2에 접속된다. 여기에서 Ｖｓｓ1-Ｖｓｓ2>Ｖｔｈ를 만족하고, Ｖｓｓ1-Ｖｓｓ2=Ｖｇｓ>Ｖｔｈ로 함으로써, 그 후 타이밍 T3에 행해지는 Ｖｔｈ 보정의 준비를 행한다. 환언하면 기간 T2-T3에는, 드라이브 트랜지스터 Ｔｒｄ의 리셋 기간에 해당한다. 또한 발광소자 ＥＬ의 임계값전압을 ＶｔｈＥＬ이라고 하면, ＶｔｈＥＬ>Ｖｓｓ2로 설정된다. 이에 따라 발광소자 ＥＬ에는 마이너스 바이어스가 인가되어, 소위 역 바이어스 상태가 된다. 이 역 바이어스 상태는, 나중에 행하는 Ｖｔｈ 보정동작 및 이동도 보정동작을 정상에 행하기 위해서 필요하다.

타이밍 T3에서는 제어신호 ＡＺ2를 로 레벨로 하고, 직후 제어신호 ＤＳ도 로 레벨로 하고 있다. 이에 따라 트랜지스터 Ｔｒ3이 오프하는 한편 트랜지스터 Ｔｒ4가 온 한다. 그 결과 드레인 전류 Ｉｄｓ가 저장용량 Ｃｓ에 흘러들어오고, Ｖｔｈ 보정동작을 시작한다. 이 때 드라이브 트랜지스터 Ｔｒｄ의 게이트 G는 Ｖｓｓ1로 유지되고, 드라이브 트랜지스터 Ｔｒｄ가 컷오프할 때까지 전류 Ｉｄｓ가 흐른다. 컷오프하면 드라이브 트랜지스터 Ｔｒｄ의 소스 전위(S)는 Ｖｓｓ1-Ｖｔｈ가 된다. 드레인 전류가 컷오프한 후의 타이밍 T4에 제어신호 ＤＳ를 다시 하이레벨로 되돌리고, 스위칭 트랜지스터 Ｔｒ4를 오프한다. 또 제어신호 ＡＺ1도 로 레벨에 되돌리고, 스위칭 트랜지스터 Ｔｒ2도 오프한다. 그 결과, 저장용량 Ｃｓ에 Ｖｔｈ가 유지 고정된다. 이렇게 타이밍 T3-T4는 드라이브 트랜지스터 Ｔｒｄ의 임계값전 압 Ｖｔｈ를 검출하는 기간이다. 여기에서는, 이 검출 기간 T3-T4를 Ｖｔｈ 보정기간이라고 부르고 있다.

이와 같이 Ｖｔｈ 보정을 행한 후 타이밍 T5에 제어신호 ＷＳ를 하이레벨로 전환하고, 샘플링 트랜지스터 Ｔｒ1을 온 해서 영상신호 Ｖｓｉｇ를 저장용량 Ｃｓ에 기록한다. 발광소자 ＥＬ의 등가용량 Ｃｏｌｅｄ에 비해 저장용량 Ｃｓ는 충분히 작다. 그 결과, 영상신호 Ｖｓｉｇ의 거의 대부분이 저장용량 Ｃｓ에 기록된다. 정확하게는, Ｖｓｓ1에 대한 Ｖｓｉｇ의 차분 Ｖｓｉｇ-Ｖｓｓ1이 저장용량 Ｃｓ에 기록된다. 따라서 드라이브 트랜지스터 Ｔｒｄ의 게이트 G와 소스 S간의 전압 Ｖｇｓ는, 먼저 검출 유지된 Ｖｔｈ와 이번 샘플링된 Ｖｓｉｇ-Ｖｓｓ1을 더한 레벨(Ｖｓｉｇ-Ｖｓｓ1+Ｖｔｈ)이 된다. 이후 설명을 간이화하기 위해, Ｖｓｓ1=0V라고 하면, 게이트/소스간 전압 Ｖｇｓ는 도 4의 타이밍 차트에 나타낸 바와 같이 Ｖｓｉｇ+Ｖｔｈ가 된다. 이러한 영상신호 Ｖｓｉｇ의 샘플링은 제어신호 ＷＳ가 로 레벨로 돌아가는 타이밍 T7까지 행해진다. 즉 타이밍 T5-T7이 샘플링 기간(영상신호 기록기간)에 해당한다.

샘플링 기간이 종료되는 타이밍 T7보다 이전인 타이밍 T6에 제어신호 ＤＳ가 로 레벨이 되어 스위칭 트랜지스터 Ｔｒ4가 온 한다. 이에 따라 드라이브 트랜지스터 Ｔｒｄ가 전원 ＶＤＤ에 접속되므로, 화소회로는 비발광 기간에서 발광 기간으로 진행된다. 이렇게 샘플링 트랜지스터 Ｔｒ1이 아직 온 상태이고 스위칭 트랜지스터 Ｔｒ4가 온 상태에 들어간 기간 T6-T7에, 드라이브 트랜지스터 Ｔｒｄ의 이동도 보정을 행한다. 즉, 본 선행 개발예에서는, 샘플링 기간의 후방부분과 발광 기 간의 선두부분이 겹치는 기간 T6-T7에 이동도 보정을 행한다. 이 때 이동도 보정을 행하는 발광 기간의 선두에서는, 발광소자 ＥＬ은 실제로는 역 바이어스 상태에 있어서 발광하지 않는다. 이동도 보정기간 T6-T7에는, 드라이브 트랜지스터 Ｔｒｄ의 게이트 G가 영상신호 Ｖｓｉｇ의 레벨로 고정된 상태에서, 드라이브 트랜지스터 Ｔｒｄ에 드레인 전류 Ｉｄｓ가 흐른다. 여기에서 Ｖｓｓ1-Ｖｔｈ<ＶｔｈＥＬ로 설정해 둠으로써, 발광소자 ＥＬ은 역 바이어스 상태에 놓이기 때문에, 다이오드 특성이 아닌 단순한 용량특성을 나타내게 된다. 따라서 드라이브 트랜지스터 Ｔｒｄ에 흐르는 전류 Ｉｄｓ는 저장용량 Ｃｓ와 발광소자 ＥＬ의 등가용량 Ｃｏｌｅｄ의 양자를 결합한 용량 C=Ｃｓ+Ｃｏｌｅｄ로 기록되어 간다. 이에 따라 드라이브 트랜지스터 Ｔｒｄ의 소스 전위(S)는 상승해 간다. 도 4의 타이밍 차트에서는 이 상승분을 ΔＶ로 나타낸다. 이 상승분 ΔＶ는 결국 저장용량 Ｃｓ에 유지된 게이트/소스간 전압 Ｖｇｓ로부터 감산하게 되므로, 부귀환을 걸게 된다. 이렇게 드라이브 트랜지스터 Ｔｒｄ의 출력 전류 Ｉｄｓ를 마찬가지로 드라이브 트랜지스터 Ｔｒｄ의 입력 전압 Ｖｇｓ에 부귀환함으로써, 이동도 μ를 보정하는 것이 가능하다. 이 때 부귀환량 ΔＶ는 이동도 보정기간 T6-T7의 시간폭 t를 조정함으로써 최적화 가능이다.

타이밍 T7에는 제어신호 ＷＳ가 로 레벨이 되어 샘플링 트랜지스터 Ｔｒ1이 오프한다. 그 결과 드라이브 트랜지스터 Ｔｒｄ의 게이트 G는 신호선 ＳＬ로부터 분리된다. 영상신호 Ｖｓｉｇ의 인가가 해제되므로, 드라이브 트랜지스터 Ｔｒｄ의 게이트 전위(G)는 상승 가능하게 되고, 소스 전위(S)와 함께 상승해 간다. 그 사이 저장용량 Ｃｓ에 유지된 게이트/소스간 전압 Ｖｇｓ는 (Ｖｓｉｇ-ΔＶ+Ｖｔｈ)의 값을 유지한다. 소스 전위(S)의 상승에 따라, 발광소자 ＥＬ의 역 바이어스 상태는 해소되므로, 출력 전류 Ｉｄｓ의 유입에 의해 발광소자 ＥＬ은 실제로 발광을 시작한다. 이 때의 드레인 전류 Ｉｄｓ 대 게이트 전압 Ｖｇｓ의 관계는, 앞의 트랜지스터 특성식 1의 Ｖｇｓ에 Ｖｓｉｇ-ΔＶ+Ｖｔｈ를 대입함으로써, 이하의 식 2와 같이 주어진다.

Ｉｄｓ=kμ(Ｖｇｓ-Ｖｔｈ)²=kμ(Ｖｓｉｇ-ΔＶ)²···식 2

상기 식 2에 있어서, k=(1/2)(W/L)Ｃｏｘ다. 이 특성식 2로부터 Ｖｔｈ의 항이 캔슬 되어, 발광소자 ＥＬ에 공급되는 출력 전류 Ｉｄｓ는 드라이브 트랜지스터 Ｔｒｄ의 임계값전압 Ｖｔｈ에 의존하지 않는다는 것을 알 수 있다. 기본적으로 드레인 전류 Ｉｄｓ는 영상신호의 신호 전압 Ｖｓｉｇ에 의해 결정된다. 환언하면, 발광소자 ＥＬ은 영상신호 Ｖｓｉｇ에 따른 휘도로 발광하게 된다. 그 때 Ｖｓｉｇ는 부귀환량 ΔＶ로 보정된다. 이 보정량 ΔＶ는 정확히 특성식 2의 계수부에 위치하는 이동도 μ의 효과를 상쇄하도록 작용한다. 따라서, 드레인 전류 Ｉｄｓ는 실질적으로 영상신호 Ｖｓｉｇ에만 의존하게 된다.

마지막으로 타이밍 T8에 이르면 제어신호 ＤＳ가 하이레벨이 되어서 스위칭 트랜지스터 Ｔｒ4가 오프하고, 발광이 종료되는 것과 함께 해당 필드가 종료된다. 그 후, 다음 필드로 이동하여 다시 Ｖｔｈ 보정동작, 이동도 보정동작 및 발광 동작이 반복되게 된다.

도 5는 이동도 보정기간 T6-T7에 있어서의 화소회로(2)의 상태를 나타내는 회로도다. 도시한 바와 같이, 이동도 보정기간 T6-T7에는, 샘플링 트랜지스터 Ｔｒ1 및 스위칭 트랜지스터 Ｔｒ4가 온 하고 있는 한편, 나머지의 스위칭 트랜지스터 Ｔｒ2 및 Ｔｒ3이 오프하고 있다. 이 상태에서 드라이브 트랜지스터 Ｔｒ4의 소스 전위(S)는 Ｖｓｓ1-Ｖｔｈ다. 이 소스 전위(S)는 발광소자 ＥＬ의 애노드 전위이기도 한다. 전술한 바와 같이 Ｖｓｓ1-Ｖｔｈ<ＶｔｈＥＬ로 설정해 둠으로써, 발광소자 ＥＬ은 역 바이어스 상태에 놓여, 다이오드 특성이 아닌 단순한 용량특성을 나타내게 된다. 따라서 드라이브 트랜지스터 Ｔｒｄ에 흐르는 전류 Ｉｄｓ는 저장용량 Ｃｓ와 발광소자 ＥＬ의 등가용량 Ｃｏｌｅｄ와의 합성 용량 C=Ｃｓ+Ｃｏｌｅｄ에 흘러들어 오게 된다. 환언하면, 드레인 전류 Ｉｄｓ의 일부가 저장용량 Ｃｓ에 부귀환되어, 이동도의 보정이 행해진다.

도 6은 전술한 트랜지스터 특성식 2를 그래프화한 것으로, 세로축에 Ｉｄｓ를 나타내고 가로축에 Ｖｓｉｇ를 나타낸다. 이 그래프의 아래쪽에 특성식 2도 함께 나타낸다. 도 6의 그래프는, 화소 1과 화소(2)를 비교한 상태에서 특성 커브를 나타낸다. 화소 1의 드라이브 트랜지스터의 이동도 μ는 상대적으로 크다. 반대로 화소(2)에 포함되는 드라이브 트랜지스터의 이동도 μ는 상대적으로 작다. 이렇게 드라이브 트랜지스터를 폴리실리콘 박막 트랜지스터 등으로 구성했을 경우, 화소간에서 이동도 μ가 변동하는 것은 피할 수 없다. 예를 들면 두 화소 1, 2에 동일한 레벨의 영상신호의 신호전위 Ｖｓｉｇ를 기록했을 경우, 아무런 이동도의 보정을 행하지 않으면, 이동도 μ가 큰 화소 1에 흐르는 출력 전류 Ｉｄｓ1'는, 이동도 μ 가 작은 화소(2)에 흐르는 출력 전류 Ｉｄｓ2'에 비해 큰 차이가 생겨버린다. 이렇게 이동도 μ의 편차에 기인해서 출력 전류 Ｉｄｓ의 사이에 큰 차이가 생기므로, 라인 불균일이 발생해 화면의 유니포머티를 손상하게 된다.

따라서 본 선행 개발예에서는 출력 전류를 입력 전압측에 부귀환시킴으로써 이동도의 편차를 캔슬 하고 있다. 앞의 트랜지스터 특성식 1로부터 분명한 바와 같이, 이동도가 크면 드레인 전류 Ｉｄｓ가 커진다. 따라서 부귀환량 ΔＶ는 이동도가 클수록 커진다. 도 6의 그래프에 나타낸 바와 같이, 이동도 μ가 큰 화소 1의 부귀환량 ΔＶ1은 이동도가 작은 화소(2)의 부귀환량 ΔＶ2에 비해 크다. 따라서, 이동도 μ가 클수록 부귀환이 크게 걸리게 되어, 편차를 억제하는 것이 가능하다. 도시한 바와 같이, 이동도 μ가 큰 화소 1로 ΔＶ1의 보정을 걸면, 출력 전류는 Ｉｄｓ1'에서 Ｉｄｓ1까지 크게 하강한다. 한편 이동도 μ가 작은 화소(2)의 보정량 ΔＶ2는 작으므로, 출력 전류 Ｉｄｓ2'은 Ｉｄｓ2까지 그다지 크게 하강하지 않는다. 결과적으로, Ｉｄｓ1과 Ｉｄｓ2는 대략 같아져, 이동도의 편차가 캔슬 된다. 이 이동도의 편차의 캔슬은 블랙 레벨에서 화이트 레벨까지 Ｖｓｉｇ의 전 범위에서 행해지므로, 화면의 유니포머티는 극히 높아진다. 이상을 정리하면, 이동도가 다른 화소 1과 2가 있는 경우, 이동도가 큰 화소 1의 보정량 ΔＶ1은 이동도가 작은 화소(2)의 보정량 ΔＶ2에 비해 작아진다. 즉 이동도가 클수록 ΔＶ가 크고 Ｉｄｓ의 감소 값은 커진다. 이에 따라 이동도가 다른 화소 전류값은 균일화되어, 이동도의 편차를 보정할 수 있다.

이하 참고를 위해, 전술한 이동도 보정의 수치해석을 행한다. 도 5에 나타낸 바와 같이, 트랜지스터 Ｔｒ1 및 Ｔｒ4가 온 한 상태에서, 드라이브 트랜지스터 Ｔｒｄ의 소스 전위를 변수 V로 취해서 해석을 행한다. 드라이브 트랜지스터 Ｔｒｄ의 소스 전위(S)를 V라고 하면, 드라이브 트랜지스터 Ｔｒｄ를 흐르는 드레인 전류 Ｉｄｓ는 이하의 식 3에 나타내는 바와 같다.

[수 1]

또 드레인 전류 Ｉｄｓ와 용량 C(= Ｃｓ+Ｃｏｌｅｄ)의 관계에 의해, 이하의 식 4에 나타내는 바와 같이, Ｉｄｓ=ｄＱ/ｄｔ=ＣｄＶ/ｄｔ가 성립한다.

[수 2]

식 4에 식 3을 대입해서 양변 적분한다. 여기에서, 소스 전압 V 초기 상태는 -Ｖｔｈ이며, 이동도 격차 보정시간(T6-T7)을 t로 한다. 이 미분방정식을 풀면, 이동도 보정시간 t에 대한 화소전류가 이하의 수식 5와 같이 주어진다.

[수 3]

이상의 설명으로부터 분명한 것처럼, 이동도 보정시간 t는 제어신호 ＤＳ가 하강하여 스위칭 트랜지스터 Ｔｒ4가 온 한 후, 제어신호 ＷＳ가 하강하여 샘플링 트랜지스터 Ｔｒ1이 오프할 때까지의 기간이다. 이동도 보정시간은 제어신호 ＤＳ 및 ＷＳ에 의해 규정된다. 제어신호 ＷＳ는 전술한 바와 같이 라이트 스캐너에 의해 각 주사선 ＷＳ에 출력된다. 도 7은 라이트 스캐너(4)의 일반적인 구성을 나타내는 참고도다. 라이트 스캐너(4)는 시프트 레지스터 S/R로 구성되고, 외부에서 입력되는 클록 신호에 따라 동작하고, 마찬가지로 외부에서 입력되는 스타트 신호를 순차 전송함으로써 각 단에 순차 신호를 출력한다. 시프트 레지스터 S/R의 각 단에는 ＮＡＮＤ소자가 접속되고, 인접하는 단의 S/R로부터 출력된 순차 신호를 ＮＡＮＤ처리하여, 제어신호 ＷＳ의 기초가 되는 입력 신호를 생성한다. 이 입력 신호는 출력 버퍼(4B)에 공급된다. 이 출력 버퍼(4B)는 시프트 레지스터 S/R측에서 공급되는 입력 신호에 따라 동작하고, 최종적인 제어신호 ＷＳ를 대응하는 화소 어레이부의 주사선 ＷＳ에 공급하고 있다. 이 때 도면에서는 각 주사선 ＷＳ의 배선 저항을 R로 나타내고, 각 주사선 ＷＳ에 접속하고 있는 화소의 용량을 C로 나타낸다.

출력 버퍼(4B)는 전원전위 Ｖｃｃ와 접지전위 Ｖｓｓ와의 사이에 직렬 접속된 한 쌍의 스위칭소자로 이루어진다. 본 참고예에서는 이 출력 버퍼(4B)가 인버터 구성으로 되어 있고, 한쪽의 스위칭소자가 P채널 트랜지스터 ＴｒＰ로, 다른 쪽이 N채널 트랜지스터 ＴｒＮ로 이루어진다. 인버터는 대응하는 시프트 레지스터 S/R의 단으로부터 ＮＡＮＤ 소자를 통해 공급된 입력 신호를 반전하여, 제어신호로서 대응하는 주사선 ＷＳ에 출력하고 있다.

도 8은 도 7에 나타낸 라이트 스캐너에서 생성되는 제어신호 ＷＳ를 나타내는 파형도다. 드라이브 스캐너로부터 출력되는 제어신호 ＤＳ도 함께 표시하고 있다. 또한 드라이브 스캐너 ＤＳ도 라이트 스캐너 ＷＳ와 마찬가지로, 시프트 레지스터와 출력 버퍼로 구성되어 있다.

도시한 바와 같이, 제어신호 ＤＳ가 하강하여 P채널형 스위칭 트랜지스터 Ｔｒ4가 온 한 후 이동도 보정시간이 시작되고, 제어신호 ＷＳ가 하강하여 N채널형 샘플링 트랜지스터 Ｔｒ1이 오프하는 시점에 이동도 보정시간이 종료된다. 스위칭 트랜지스터 Ｔｒ4가 온 하는 타이밍은, 제어신호 ＤＳ의 하강 파형이 ＶＤＤ-|Ｖｔｐ|를 밑돈 시점이다. 이 때 Ｖｔｐ는 P채널형 스위칭 트랜지스터 Ｔｒ4의 임계값전압을 나타낸다. 한편 샘플링 트랜지스터 Ｔｒ1이 오프하는 타이밍은, 제어신호 ＷＳ의 하강이 Ｖｓｉｇ+Ｖｔｎ을 밑돈 시점이다. 여기에서 Ｖｔｎ은 N채널형 샘플링 트랜지스터 Ｔｒ1의 임계값전압을 나타내고 있다. 샘플링 트랜지스터 Ｔｒ1의 소스에는 신호선으로부터 신호전위 Ｖｓｉｇ가 인가되고, 게이트에는 제어선 ＷＳ로부터 제어신호 ＷＳ가 인가된다. 소스 전위에 대하여 게이트 전위가 Ｖｔｎ만큼 을 남기고 밑돌았을 때, 샘플링 트랜지스터 Ｔｒ1은 오프하게 된다.

그런데 제어신호 ＷＳ의 하강은 제조 프로세스의 영향을 받아서 위상이 각 주사선에서 변동하고 있다. 도면에서는 하강 파형 A가 표준위상이고, 하강 파형 B는 위상이 후방으로 시프트한 워스트 케이스를 나타낸다. 마찬가지로 제어신호 ＤＳ의 하강 파형도 A가 표준이고 B는 위상이 전방으로 시프트한 워스트 케이스를 나타낸다. 도면으로부터 분명한 바와 같이, 제어신호 ＷＳ 및 ＤＳ의 하강 파형이 표준위상일 때에 비해 워스트 케이스에서는 이동도 보정시간이 길어진다. 이렇게 라이트 스캐너나 드라이브 스캐너를 패널에 탑재한 구조에서는 제조 프로세스의 영향을 받아서 제어신호 ＷＳ, ＤＳ의 위상이 주사선마다 변동하기 때문에, 이동도 보정시간이나 주사선마다 편차가 생긴다. 이것이 화면상에서 수평방향의 휘도 편차(라인)가 되어 나타나고, 화면의 유니포머티를 손상시킨다.

이동도 보정에 관해서는, 전술한 각 주사선(라인)의 보정시간의 편차와 함께, 다른 문제도 있다. 다시 말해, 최적의 이동도 보정시간이 반드시 일정하지는 않고, 영상신호의 신호레벨(신호 전압)에 따라 최적 이동도 보정시간은 변화된다. 도 9는 이 최적 이동도 보정시간과 신호 전압의 관계를 나타내는 그래프다. 도면으로부터 분명한 바와 같이, 신호 전압이 화이트 레벨에서 높을 때, 최적 이동도 보정시간은 비교적 짧다. 신호 전압이 그레이 레벨에서는 최적 이동도 보정시간도 길어지고, 블랙 레벨에서는 최적 이동도 보정시간이 한층 연장되는 경향이 있다. 전술한 바와 같이, 이동도 보정 기간 동안, 저장용량에 부귀환하는 보정량 ΔＶ는 신호 전압 Ｖｓｉｇ에 비례한다. 신호 전압이 높으면 그만큼 부귀환량도 커지므로, 최적 이동도 보정시간은 짧아지는 경향이 있다. 반대로 신호 전압이 내려가면 드라이브 트랜지스터의 전류 공급 능력이 떨어지기 때문에, 충분한 보정에 필요한 최적 이동도 보정시간은 길어지는 경향이 있다.

따라서, 신호선 ＳＬ에 공급되는 영상신호의 신호전위 Ｖｓｉｇ가 높을 때 보정시간 t가 짧아지는 한편, 신호선 ＳＬ에 공급되는 영상신호의 신호전위 Ｖｓｉｇ이 낮을 때 보정시간 t가 길어지도록, 자동으로 샘플링 트랜지스터 Ｔｒ1의 오프 타이밍을 조정하는 방식이 선행 개발되어 있고, 이 원리를 도 10에 나타낸다.

도 10의 파형도는, 이동도 보정기간 T를 규정하는 스위칭 트랜지스터 Ｔｒ4의 온 타이밍 및 샘플링 트랜지스터 Ｔｒ1의 오프 타이밍을 처리하는, 제어신호 ＤＳ의 하강 파형 및 제어신호 ＷＳ의 하강 파형을 나타내고 있다. 전술한 바와 같이, 스위칭 트랜지스터 Ｔｒ4의 게이트에 인가되는 제어신호 ＤＳ가 ＶＤＤ-|Ｖｔｐ|을 밑돈 시점에서, 스위칭 트랜지스터 Ｔｒ4는 온 하고, 이동도 보정시간이 시작된다.

한편 샘플링 트랜지스터 Ｔｒ1의 게이트에는 제어신호 ＷＳ가 인가된다. 그 하강 파형은 도시하는 것처럼, 시작 전원전위 Ｖｃｃ로부터 급격히 내려가고, 그 후 접지전위 Ｖｓｓ를 향해서 완만하게 저하되어 간다. 여기에서 샘플링 트랜지스터 Ｔｒ1의 소스에 인가되는 신호전위 Ｖｓｉｇ1이 화이트 레벨에서 높을 때 샘플링 트랜지스터 Ｔｒ1의 게이트 전위는 Ｖｓｉｇ1+Ｖｔｎ까지 빠르게 하강하기 때문에, 최적 이동도 보정시간 t1은 짧아진다. 신호전위가 그레이 레벨의 Ｖｓｉｇ2가 되면, 게이트 전위가 Ｖｓｉｇ2+Ｖｔｎ까지 Ｖｃｃ로부터 떨어진 시점에 샘플링 트 랜지스터 Ｔｒ1이 오프한다. 그 결과 그레이 레벨의 Ｖｓｉｇ2에 대응한 최적 보정시간 t2는, t1에 비해 길어진다. 또 신호전위가 블랙 레벨에 가까운 Ｖｓｉｇ3이 되면, 최적 이동도 보정시간 t3은, 그레이 레벨일 때의 최적 이동도 보정시간 t2에 비해 한층 길어진다.

계조마다 최적의 이동도 보정시간을 자동으로 설정하기 위해서는, 주사선 ＷＳ에 인가되는 제어신호 펄스의 하강을 최적의 형상으로 파형 정형할 필요가 있다. 따라서 선행 개발예에서는, 외부의 모듈(pulse generator)로부터 공급되는 전원 펄스를 추출하는 방식의 라이트 스캐너를 채용하고, 도 11을 참조해서 이것을 설명한다. 이 때 외부의 전원 펄스 모듈은 안정된 펄스 파형을 공급할 수 있기 때문에, 전술한 제어신호의 하강 파형의 위상 편차의 문제도 동시에 해결할 수 있다. 도 11은 라이트 스캐너(4)의 출력부 3단분(N-1단, N단, N+1단)과, 이것에 접속되는 화소 어레이부(1)의 3행분(3라인분)을 모식적으로 나타낸다. 이 때 이해를 쉽게 하기 위해서, 도 7에 나타낸 참고예에 따른 라이트 스캐너와 대응하는 부분에는 대응하는 참조번호를 부착한다.

라이트 스캐너(4)는 시프트 레지스터 S/R로 구성되어 있고, 외부에서 입력되는 클록 신호에 따라 동작하고, 마찬가지로 외부에서 입력되는 스타트 신호를 순차 전송함으로써 각 단에 순차 신호를 출력하고 있다. 시프트 레지스터 S/R의 각 단에는 ＮＡＮＤ소자가 접속되어 있고, 인접하는 단의 S/R로부터 출력된 순차 신호를 ＮＡＮＤ처리하여, 제어신호 ＷＳ의 기초가 되는 구형파형의 입력 신호 ＩＮ을 생성한다. 이 구형파형은 인버터를 통해 출력 버퍼(4B)에 입력된다. 이 출력 버 퍼(4B)는 시프트 레지스터(4B)측에서 공급되는 입력 신호 ＩＮ에 따라 동작하고, 최종적인 제어신호 ＷＳ를 대응하는 화소 어레이부(1)의 주사선 ＷＳ에 출력 신호 ＯＵＴ로서 공급한다.

출력 버퍼(4B)는 전원전위 Ｖｃｃ과 접지전위 Ｖｓｓ와의 사이에 직렬 접속된 한 쌍의 스위칭소자로 이루어진다. 본 실시예는 이 출력 버퍼(4B)가 인버터 구성으로 되어 있고, 한쪽의 스위칭소자가 P채널형 트랜지스터 ＴｒＰ(전형적으로는 ＰＭＯＳ트랜지스터)로, 다른 쪽이 N채널형 트랜지스터 ＴｒＮ(전형적으로는 ＮＭＯＳ트랜지스터)로 이루어진다. 또한 각 출력 버퍼(4B)에 접속되는 화소 어레이부(1)측의 각 라인은, 등가회로적으로 저항성분 R와 용량성분 C로 나타낸다.

본 실시예는, 출력 버퍼(4B)가 외부의 펄스 모듈(4P)로부터 전원 라인에 공급되는 전원 펄스를 추출해서 제어신호 ＷＳ의 결정 파형을 만드는 구성으로 되어 있다. 전술한 것처럼, 이 출력 버퍼(4B)는 인버터 구성이고, 전원 라인과 접지전위 Ｖｓｓ와의 사이에 P채널 트랜지스터 ＴｒＰ과 N채널 트랜지스터 ＴｒＮ이 직렬로 접속되어 있다. 시프트 레지스터 S/R측에서의 입력 신호 ＩＮ에 따라 출력 버퍼의 P채널 트랜지스터 ＴｒＰ가 온 했을 때, 전원 라인에 공급되던 전원 펄스의 하강 파형을 추출하고, 이것을 제어신호 ＷＳ의 결정 파형으로서, 화소 어레이부(1)측에 공급하고 있다. 이렇게 출력 버퍼(4B)와는 별도로 결정 파형을 포함한 펄스를 외부 모듈(4P)로 만들고, 이것을 출력 버퍼(4B)의 전원 라인에 공급함으로써 원하는 결정 파형의 제어신호 ＷＳ를 발생하는 것이 가능하다. 이 경우, 출력 버퍼(4B)는, 우세 스위칭소자측이 되는 P채널 트랜지스터 ＴｒＰ가 온 해서 열세 스위칭소자측 이 되는 N채널 트랜지스터 ＴｒＮ이 오프했을 때, 외부에서 공급된 전원 펄스의 하강 파형을 추출하고, 제어신호 ＷＳ의 결정 파형 ＯＵＴ로서 출력하고 있다.

도 12는, 도 11에 나타낸 라이트 스캐너의 동작 설명에 제공하는 타이밍 차트다. 도시한 바와 같이, 1H주기로 변동하는 전원 펄스의 열이 외부의 모듈로부터 라이트 스캐너의 출력 버퍼의 전원 라인에 입력되어 온다. 이것과 함께, 출력 버퍼를 구성하는 인버터에 입력 펄스 ＩＮ이 인가된다. 타이밍 차트는, n-1단째 및 n단째의 인버터에 공급되는 입력 펄스 ＩＮ을 나타낸다. 이것과 시계열을 맞추어, n-1단째 및 n단째로부터 공급되는 출력 펄스 ＯＵＴ를 나타낸다. 이 출력 펄스 ＯＵＴ는 대응하는 라인의 주사선 ＷＳ에 인가되는 제어신호다.

타이밍 차트로부터 분명한 바와 같이, 라이트 스캐너의 각 단의 출력 버퍼는, 입력 펄스 ＩＮ에 따라 전원 펄스를 추출하고, 그대로 출력 펄스 ＯＵＴ로서 대응하는 주사선 ＷＳ에 공급하고 있다. 전원 펄스는 외부의 모듈로부터 공급되고 있고, 그 하강 파형은 미리 최적으로 설정 가능하다. 라이트 스캐너는 이 하강 파형을 그대로 추출해서 제어신호 펄스로 하고 있다.

그러나 도 11에 나타낸 선행 개발에 관련된 라이트 스캐너는, 모듈이 전원 펄스를 1H주기로 생성해야 하고, 또 전원 펄스를 화소 어레이부측에 공급하는 배선도, 전단의 부하가 접속되어 있어 배선 용량이 상당히 높다. 따라서 전원 펄스를 공급하는 외부 모듈은 그 소비 전력이 커져 버린다. 또 이동도 보정시간의 제어를 위해, 안정된 펄스 트랜지언트를 확보할 필요가 있지만, 이를 위해서는 펄스 모듈의 능력을 상승시킬 필요가 있다. 그 결과 모듈 면적의 증가를 일으키고 있었다. 모바일 기기의 디스플레이 응용에서는, 특히 표시장치의 저소비 전력화가 요구되고 있어, 도 11에 나타낸 외부 모듈을 이용하는 스캐너 구성에서는 대응이 곤란하다.

도 13은 본 발명에 따른 표시장치의 주요부가 되는 라이트 스캐너의 구성을 나타내는 회로도다. 본 라이트 스캐너는, 도 11에 나타낸 선행 개발에 관련된 라이트 스캐너의 문제점에 대처한 것이며, 이동도 보정시간을 규정하는 제어신호 ＷＳ의 하강 파형을 내부적으로 생성 가능한 구조를 채용하고 있다. 이해를 쉽게 하기 위해서, 도 11에 나타낸 선행 개발에 관련된 라이트 스캐너와 대응하는 부분에는 대응하는 참조번호를 부착한다. 이동도 보정시간의 제어에 필요한 제어신호의 하강 파형을 패널 내부에서 생성하는 구성이며, 이에 따라 외부에서 전원 펄스를 공급하기 위한 모듈을 필요로 하지 않아, 저전력화, 저비용화 및 소형화가 가능하게 되고, 모바일 기기의 모니터 응용으로서 적합하다.

도시한 바와 같이, 본 라이트 스캐너(4)는, 시프트 레지스터 S/R와, 출력 버퍼(4B)를 가진다. 시프트 레지스터 S/R는, 선 순차 주사에 동기해서 시프트 레지스터 S/R의 각 단에 입력 신호 ＩＮ을 순차 생성한다. 구체적으로는, 시프트 레지스터 S/R의 각 단에 대응해서 ＮＡＮＤ소자가 접속되고, 이 ＮＡＮＤ소자를 통해 입력 신호 ＩＮ이 출력 버퍼(4B)의 각 단에 공급된다. 도면에서는 n단째의 입력 신호 ＩＮ과 n+1단째의 입력 신호 ＩＮ이 표시되어 있다. 이 때 시프트 레지스터 S/R의 각 단에는 추가의 ＮＡＮＤ소자도 접속되어 있고, 이것에서부터 추가의 입력 신호 ＡＺＸ가 출력 버퍼(4B)에도 공급된다. 도면에서는 n단째의 입력 신호 ＡＺＸ와 n+1단째의 입력 신호 ＡＺＸ가 표시되어 있다. 이상의 설명으로부터 분명한 것처 럼, 시프트 레지스터 S/R의 각 단에는 한 쌍의 ＮＡＮＤ소자가 대응하고 있고, 이들 한 쌍의 ＮＡＮＤ소자로부터 한 쌍의 입력 신호 ＩＮ 및 ＡＺＸ가 출력 버퍼(4B)의 대응하는 각 단에 공급되고 있다. 이 때 한 쌍의 ＮＡＮＤ소자의 입력 단자에는, 시프트 레지스터 S/R측에서의 펄스와 함께, 제어용 펄스 ＩＮＥＮＢ 및 ＡＺＸＥＮＢ도 외부에서 공급되고 있다. 본 명세서에서는, 이들 ＮＡＮＤ소자도 시프트 레지스터의 일부를 구성하는 요소로 취급하고 있다.

출력 버퍼(4B)는, 시프트 레지스터 S/R의 각 단과 각 주사선 ＷＳ와의 사이에 접속하고, 입력 신호 ＩＮ, ＡＺＸ에 따라 제어신호 ＷＳ를 주사선 ＷＳ에 출력한다. 그 때 출력 버퍼(4B)는, 입력 신호 ＩＮ, ＡＺＸ에 따라 샘플링 트랜지스터 Ｔｒ1이 오프하는 타이밍을 규정하는 제어신호 ＷＳ의 하강 파형을 적어도 2단계로 변화시키고, 이로써 영상신호의 신호레벨에 따라 이동도 보정시간 t를 가변 제어하고 있다.

구체적인 구성에서는, 출력 버퍼(4B)의 각 단은, 전원 라인 Ｖｃｃ와 접지 라인 Ｖｓｓ와의 사이에 직렬 접속된 P채널 트랜지스터 ＴｒＰ과 N채널 트랜지스터 ＴｒＮ으로 이루어진 인버터와, N채널 트랜지스터 ＴｒＮ과 병렬로 접속한 적어도 1개의 추가의 N채널 트랜지스터 ＴｒＮ1을 가진다. 출력 버퍼(4B)는 입력 신호 ＩＮ, ＡＺＸ에 따라 이들 N채널 트랜지스터 ＴｒＮ, ＴｒＮ1을 온 오프 제어하여, 제어신호 ＷＳ의 하강 파형을 적어도 2단계로 변화시킨다. 시프트 레지스터 S/R은, 입력 신호 ＩＮ, ＡＺＸ의 위상을 조정해서 각 N채널 트랜지스터 ＴｒＮ, ＴｒＮ1의 온 오프 타이밍을 조정하고, 이로써 제어신호 ＷＳ의 하강 파형을 최적화할 수 있다. 바람직하게는 출력 버퍼(4B)에서는, 제어신호 ＷＳ의 하강 파형을 최적화하기 위해서, 미리 각 N채널 트랜지스터 ＴｒＮ, ＴｒＮ1의 사이즈가 조정된다.

이상의 설명으로부터 분명한 것처럼, 도 13의 실시예는, 출력 버퍼의 N채널 트랜지스터를 복수 개 갖는 구성으로 하고, 이들 트랜지스터 ＴｒＮ, ＴｒＮ1의 온 오프를 순차 행함으로써, 이동도 보정시간을 결정하는 제어신호 ＷＳ의 하강 형상을 컨트롤한다. P채널 트랜지스터 ＴｒＰ과 N채널 트랜지스터 ＴｒＮ에는 동일한 입력 신호 ＩＮ을 공급한다. 또 하나의 N채널 트랜지스터 ＴｒＮ1에는 다른 입력 신호 ＡＺＸ를 공급한다. 또 트랜지스터 ＴｒＮ과 ＴｒＮ1에서는, 그 채널 폭이 ＴｒＮ보다도 ＴｒＮ1을 크게 하고 있다.

도 14는 도 13에 나타낸 라이트 스캐너의 동작 설명에 제공하는 타이밍 차트다. 시프트 레지스터 S/R에는 그 동작 제어를 행하기 위해서, 1H기간을 규정하는 클록 신호 ＣＫ가 입력되고 있다. 라이트 스캐너는 기본적으로 이 클록 신호 ＣＫ에 따라 1H마다 선 순차 주사를 행하여, 제어신호 ＷＳ를 각 주사선 ＷＳ에 공급하고 있다. 이 클록 신호 ＣＫ에 타이밍을 맞춰서, ＮＡＮＤ소자의 제어용 펄스 ＩＮＥＮＢ, ＡＺＸＥＮＢ가 외부로부터 공급되고 있다. 이들 신호 ＣＫ, ＩＮＥＮＢ, ＡＺＸＥＮＢ와 동기해서 시프트 레지스터 S/R의 각 단(n-1단, n단, n+1단)으로부터 출력되는 신호를 타이밍 차트에 나타낸다. 또 n단째 및 n+1단째의 입력 신호 ＩＮ, ＡＺＸ도 타이밍 차트에 싣는다.

타이밍 차트로부터 분명한 바와 같이, 시프트 레지스터 S/R의 각 단은 외부로부터 공급되는 클록 신호 ＣＫ나 이네이블 신호 ＩＮＥＮＢ, ＡＺＸＥＮＢ에 따 라, 입력 신호 ＩＮ 및 ＡＺＸ를 대응하는 출력 버퍼의 각 단에 공급하고 있다. 출력 버퍼의 각 단은 입력 신호 ＩＮ, ＡＺＸ에 따라, 하강 파형이 적어도 2단계로 변화되는 제어신호 ＷＳ를 대응하는 주사선 ＷＳ에 출력한다.

도 15∼도 19를 참조하여, 도 13에 나타낸 본 발명에 따른 라이트 스캐너의 제1 실시예의 동작을 상세하게 설명한다. 도 15는, 출력 버퍼의 1단분을 나타내는 회로도와, 이 출력 버퍼에 대한 입출력 파형을 나타내는 타이밍 차트를 포함하고 있다. 전술한 것처럼, 출력 버퍼는 P채널 트랜지스터 ＴｒＰ과, N채널 트랜지스터 ＴｒＮ과, 추가의 N채널 트랜지스터 ＴｒＮ1로 구성되어 있다. 이러한 출력 버퍼에 입력 신호 ＩＮ 및 ＡＺＸ가 시프트 레지스터측에서 공급되고, 출력 신호 ＯＵＴ가 대응하는 주사선측에 제어신호 ＷＳ로서 공급된다.

도 16은 기간 A에 있어서의 출력 버퍼의 동작 상태를 나타내고 있다. 이 기간 A에는 입력 신호 ＩＮ이 하이레벨, ＡＺＸ가 로 레벨로 되어 있다. 이 때 트랜지스터 ＴｒＰ과 ＴｒＮ1이 오프이며, ＴｒＮ이 온 하고 있다. 따라서 버퍼의 출력 ＯＵＴ는 접지 레벨 Ｖｓｓ가 된다.

도 17은 기간 B에 있어서의 출력 버퍼의 동작 상태를 나타내고 있다. 기간 B가 되면 입력 신호 ＩＮ이 로 레벨로 전환된다. 따라서 트랜지스터 ＴｒＮ과 ＴｒＮ1이 오프하고, ＴｒＰ이 온 하고, 출력 ＯＵＴ가 Ｖｃｃ로 전환된다. 이에 따라 샘플링 트랜지스터 Ｔｒ1은 온 하고, 신호선으로부터 신호 전압이 샘플링되어 저장용량에 기록된다.

도 18은 기간 C에 있어서의 출력 버퍼의 동작 상태를 나타내고 있다. 기간 C 에는 입력 신호 ＩＮ이 하이레벨로 전환되고, 동시에 ＡＺＸ도 하이레벨이 된다. 이에 따라 트랜지스터 ＴｒＰ가 오프하고, ＴｒＮ과 ＴｒＮ1이 동시에 온 한다. 그 결과 출력 ＯＵＴ는 Ｖｓｓ를 향해서 쇠퇴하기 시작한다. 이 때 흐르는 전류값은, 트랜지스터 ＴｒＮ과 ＴｒＮ1에 흐르는 전류량의 합계가 된다. 여기에서 트랜지스터 ＴｒＮ의 트랜지스터 계수를 k, 트랜지스터 ＴｒＮ1의 트랜지스터 계수를 k'라고 하면, 그 전류 Ｉｄｓ는 이하에 나타낸 식 6으로 표현된다. 이 합계 값의 전류 Ｉｄｓ로 출력 파형 ＯＵＴ는 하강하므로, 펄스 트랜지언트는 가파르게 된다. 이 때 트랜지스터 계수 K는 식 1의 (1/2)(W /L)Ｃｏｘ에 해당한다.

[수 4]

도 19는 기간 D에 있어서의 출력 버퍼의 동작 상태를 나타내고 있다. 기간 D에서는 입력 신호 ＩＮ이 하이레벨인 상태에서, 입력 신호 ＡＺＸ가 로 레벨로 돌아간다. 이에 따라 트랜지스터 ＴｒＮ1이 오프한다. 이후에는 트랜지스터 ＴｒＮ만이 온 하고 있고, N채널 트랜지스터 ＴｒＮ만으로 하강 파형을 결정하고 있다. 여기에서 트랜지스터 ＴｒＮ1에 비해 트랜지스터 ＴｒＮ의 채널 폭은 작게 하고 있으므로, 그 전류값 Ｉｄｓ는 이하의 식 7로 나타낸 바와 같이 작아지고, 출력 ＯＵＴ의 펄스 트랜지언트를 둔하게 할 수 있다.

[수 5]

이상과 같이 도 16∼도 19에 나타낸 동작을 행함으로써, 단계적으로 출력 펄스 파형을 가변 제어할 수 있다. 이에 따라 각 계조의 이동도 보정기간에 최적의 보정 펄스를 생성하는 것이 가능하다. 그 결과 높은 유니포머티의 화면을 얻을 수 있다. 또 본 발명에서는 외부로부터 전원 펄스를 공급하는 모듈을 필요로 하지 않으므로, 저소비 전력화가 가능하게 된다. 또 제어신호의 생성 기능을 패널에 내장함으로써 그만큼 모듈 면적을 대폭 축소하는 것이 가능하다.

도 20은 본 발명에 따른 표시장치에 삽입되는 라이트 스캐너의 제2 실시예를 나타내는 회로도 및 그 타이밍 차트다. 이해를 쉽게 하기 위해서, 도 15에 나타낸 제1 실시예와 대응하는 부분에는 대응하는 참조번호를 부착한다. 다른 점은, 출력 버퍼의 출력 단자와 접지 라인 Ｖｓｓ와의 사이에 3개째의 N채널 트랜지스터 ＴｒＮ2가 접속되어 있는 것이다. 이것에 맞추어, N채널 트랜지스터 ＴｒＮ2의 게이트에 시프트 레지스터측에서 3번째의 입력 신호 ＡＺＸ2가 공급되고 있다.

타이밍 차트에 나타낸 바와 같이, 출력 버퍼에 포함되는 3개의 N채널 트랜지스터 ＴｒＮ, ＴｒＮ 1, ＴｒＮ2를 순차 온 오프 제어함으로써, 출력 ＯＵＴ의 파형 트랜지언트를 제1 실시예에 비해 보다 정밀하게 형성할 수 있다. 예를 들면 출력 ＯＵＴ의 하강 초기에 흐르는 전류 Ｉｄｓ는 이하의 식 8로 표현한다. 이렇게 출력 ＯＵＴ의 하강 파형을 3단계로 제어함으로써, 영상신호의 입력 레벨에 매칭한 이동도 보정시간을 얻는 것이 가능하다.

[수 6]

도 21은 본 발명에 따른 표시장치의 제3 실시예의 전체 구성을 나타내는 블럭도다. 도시한 바와 같이, 본 표시장치는, 화소 어레이부(1)와 이것을 구동하는 구동부로 이루어진다. 화소 어레이부(1)는, 행형의 주사선 ＷＳ와, 열형의 신호선(신호 라인) ＳＬ과, 양자가 교차하는 부분에 배치된 행렬형의 화소(2)와, 각 화소(2)의 각 행에 대응해서 배치된 급전선(전원 라인)ＶＬ을 구비하고 있다. 이 때 본 예에서는, 각 화소(2)에 ＲＧＢ삼원색 중 어느 하나가 할당되어 있어, 컬러 표시가 가능하다. 단 이것에 한정되지 않고, 단색표시의 디바이스도 포함한다. 구동부는, 각 주사선 ＷＳ에 순차 제어신호를 공급해서 화소(2)를 행 단위로 선 순차 주사하는 라이트 스캐너(4)와, 이 선 순차 주사에 맞춰서 각 급전선 ＶＬ에 제1 전위와 제2 전위로 전환하는 전원전압을 공급하는 전원 스캐너(6)와, 이 선 순차 주사에 맞춰서 열형의 신호선 ＳＬ에 영상신호가 되는 신호전위와 기준전위를 공급하는 신호 셀렉터(수평 셀렉터)(3)를 구비하고 있다.

도 22는 도 21에 나타낸 표시장치에 포함되는 화소(2)의 구체적인 구성 및 결선관계를 나타내는 회로도다. 도시한 바와 같이, 이 화소(2)는 유기ＥＬ디바이스 등으로 대표되는 발광소자 ＥＬ과, 샘플링 트랜지스터 Ｔｒ1과, 드라이브 트랜지스터 Ｔｒｄ와, 저장용량 Ｃｓ를 포함한다. 샘플링 트랜지스터 Ｔｒ1은, 그 제어단 (게이트)이 대응하는 주사선 ＷＳ에 접속하고, 한 쌍의 전류단(소스 및 드레인)의 한쪽이 대응하는 신호선 ＳＬ에 접속하고, 다른 쪽이 드라이브 트랜지스터 Ｔｒｄ의 제어단(게이트 G)에 접속한다. 드라이브 트랜지스터 Ｔｒｄ는, 한 쌍의 전류단(소스 S 및 드레인)의 한쪽이 발광소자 ＥＬ에 접속하고, 다른 쪽이 대응하는 급전선 ＶＬ에 접속하고 있다. 본 예에서는, 드라이브 트랜지스터 Ｔｒｄ가 N채널형이며, 그 드레인이 급전선 ＶＬ에 접속하는 한편, 소스 S가 출력 노드로서 발광소자 ＥＬ의 애노드에 접속하고 있다. 발광소자 ＥＬ의 캐소드는 소정의 캐소드 전위 Ｖｃａｔｈ에 접속하고 있다. 저장용량 Ｃｓ는 드라이브 트랜지스터 Ｔｒ d의 소스 S와 게이트 G의 사이에 접속하고 있다.

상기 구성에 있어서, 샘플링 트랜지스터 Ｔｒ1은 주사선 ＷＳ로부터 공급된 제어신호에 따라 도통하고, 신호선 ＳＬ로부터 공급된 신호전위를 샘플링해서 저장용량 Ｃｓ에 유지한다. 드라이브 트랜지스터 Ｔｒｄ는, 제1 전위(고전위 Ｖｄｄ)에 있는 급전선 ＶＬ로부터 전류의 공급을 받아 저장용량 Ｃｓ에 유지된 신호전위에 따라 구동전류를 발광소자 ＥＬ에 흘려보낸다. 라이트 스캐너(4)는, 신호선 ＳＬ이 신호전위에 있는 시간대에 샘플링 트랜지스터 Ｔｒ1을 도통 상태로 하기 위해서, 소정의 펄스폭의 제어신호를 제어선 ＷＳ에 출력하고, 이로써 저장용량 Ｃｓ에 신호전위를 유지함과 동시에 드라이브 트랜지스터 Ｔｒｄ의 이동도 μ에 대한 보정을 신호전위에 가한다. 그 다음 드라이브 트랜지스터 Ｔｒｄ는 저장용량 Ｃｓ에 기록된 신호전위 Ｖｓｉｇ에 따른 구동전류를 발광소자 ＥＬ에 공급하고, 발광 동작에 들어간다.

본 화소회로(2)는, 전술한 이동도 보정기능과 함께 임계값전압 보정기능도 구비하고 있다. 즉 전원 스캐너(6)는, 샘플링 트랜지스터 Ｔｒ1이 신호전위 Ｖｓｉｇ를 샘플링하기 전에, 제1 타이밍에 급전선 ＶＬ을 제1 전위(고전위 Ｖｄｄ)에서 제2 전위(저전위 Ｖｓｓ)로 전환한다. 또 라이트 스캐너(4)는 마찬가지로 샘플링 트랜지스터 Ｔｒ1이 신호전위 Ｖｓｉｇ를 샘플링하기 전에, 제2 타이밍에 샘플링 트랜지스터 Ｔｒ1을 도통시켜서 신호선 ＳＬ로부터 기준전위 Ｖｒｅｆ를 드라이브 트랜지스터 Ｔｒｄ의 게이트 G에 인가하는 것과 함께 드라이브 트랜지스터 Ｔｒｄ의 소스 S를 제2 전위(Ｖｓｓ)에 세트한다. 전원 스캐너(6)는 제2 타이밍의 후의 제3 타이밍에 급전선 ＶＬ을 제2 전위 Ｖｓｓ에서 제1 전위 Ｖｄｄ로 전환하고, 드라이브 트랜지스터 Ｔｒｄ의 임계값전압 Ｖｔｈ에 해당하는 전압을 저장용량 Ｃｓ에 유지한다. 이러한 임계값전압 보정기능에 의해, 본 표시장치는 화소마다 변동하는 드라이브 트랜지스터 Ｔｒｄ의 임계값전압 Ｖｔｈ의 영향을 캔슬 할 수 있다.

본 화소회로(2)는, 부트스트랩 기능도 더 구비하고 있다. 즉 라이트 스캐너(4)는 저장용량 Ｃｓ에 신호전위 Ｖｓｉｇ가 유지된 단계에서 주사선 ＷＳ에 대한 제어신호의 인가를 해제하고, 샘플링 트랜지스터 Ｔｒ1을 비도통 상태로 해서 드라이브 트랜지스터 Ｔｒｄ의 게이트 G를 신호선 ＳＬ로부터 전기적으로 분리하고, 이로써 드라이브 트랜지스터 Ｔｒｄ의 소스 S의 전위변동에 게이트 G의 전위가 연동하여, 게이트 G와 소스 S간의 전압 Ｖｇｓ를 일정하게 유지할 수 있다.

도 23은 도 22에 나타낸 화소회로(2)의 동작 설명에 제공하는 타이밍 차트다. 시간축을 공통으로 하고, 주사선 ＷＳ의 전위변화, 급전선 ＶＬ의 전위변화 및 신호선 ＳＬ의 전위변화를 나타낸다. 또한 이들 전위변화와 병행해서, 드라이브 트랜지스터의 게이트 G 및 소스 S의 전위변화도 나타낸다.

전술한 바와 같이 주사선 ＷＳ에는, 샘플링 트랜지스터 Ｔｒ1을 온 하기 위한 제어신호 펄스가 인가된다. 이 제어신호 펄스는 화소 어레이부의 선 순차 주사에 맞춰서 1필드(1f) 주기로 주사선 ＷＳ에 인가된다. 전원선 ＶＬ은 마찬가지로 1필드 주기로 고전위 Ｖｄｄ와 저전위 Ｖｓｓ와의 사이에서 전환된다. 신호선 ＳＬ에는 1수평주기(1H) 내에서 신호전위 Ｖｓｉｇ과 기준전위 Ｖｒｅｆ가 전환되는 영상신호를 공급하고 있다.

도 23의 타이밍 차트에 나타낸 바와 같이 화소는 이전 필드의 발광 기간부터 해당 필드의 비발광 기간에 들어가고, 그 후 해당 필드의 발광 기간이 된다. 이 비발광 기간에 준비 동작, 임계값전압 보정동작, 신호 기록 동작, 이동도 보정동작 등을 행한다.

이전 필드의 발광 기간에는, 급전선 ＶＬ이 고전위 Ｖｄｄ에 있고, 드라이브 트랜지스터 Ｔｒｄ가 구동전류 Ｉｄｓ를 발광소자 ＥＬ에 공급하고 있다. 구동전류 Ｉｄｓ는 고전위 Ｖｄｄ에 있는 급전선 ＶＬ로부터 드라이브 트랜지스터 Ｔｒｄ를 통해 발광소자 ＥＬ을 통과하여, 캐소드 라인에 흘러들어 오고 있다.

계속해서 해당 필드의 비발광 기간에 들어가면 우선 타이밍 T1에 급전선 ＶＬ을 고전위 Ｖｄｄ에서 저전위 Ｖｓｓ로 전환한다. 이에 따라 급전선 ＶＬ은 Ｖｓｓ까지 방전되고, 드라이브 트랜지스터 Ｔｒｄ의 소스 S의 전위는 Ｖｓｓ까지 하강한다. 이에 따라 발광소자 ＥＬ의 애노드 전위(즉 드라이브 트랜지스터 Ｔｒｄ의 소스 전위)는 역 바이어스 상태가 되기 때문에, 구동전류가 흐르지 않게 되어 소등한다. 또 드라이브 트랜지스터의 소스 S의 전위강하에 연동해서 게이트 G의 전위도 강하한다.

계속해서 타이밍 T2가 되면, 주사선 ＷＳ를 저레벨에서 고레벨로 전환함으로써 샘플링 트랜지스터 Ｔｒ1이 도통 상태가 된다. 이 때 신호선 ＳＬ은 기준전위 Ｖｒｅｆ에 있다. 따라서 드라이브 트랜지스터 Ｔｒｄ의 게이트 G의 전위는 도통한 샘플링 트랜지스터 Ｔｒ1을 통해서 신호선 ＳＬ의 기준전위 Ｖｒｅｆ가 된다. 이 때 드라이브 트랜지스터 Ｔｒｄ의 소스 S의 전위는 Ｖｒｅｆ보다도 충분히 낮은 전위 Ｖｓｓ에 있다. 이렇게 해서 드라이브 트랜지스터 Ｔｒｄ의 게이트 G와 소스 S와의 사이의 전압 Ｖｇｓ가 드라이브 트랜지스터 Ｔｒｄ의 임계값전압 Ｖｔｈ보다 커지도록, 초기화된다. 타이밍 T1에서 타이밍 T3까지의 기간 T1-T3은 드라이브 트랜지스터 Ｔｒｄ의 게이트 G/소스 S간 전압 Ｖｇｓ를 미리 Ｖｔｈ 이상으로 설정하는 준비 기간이다.

이 후 타이밍 T3이 되면, 급전선 ＶＬ이 저전위 Ｖｓｓ에서 고전위 Ｖｄｄ로 이동하고, 드라이브 트랜지스터 Ｔｒｄ의 소스 S의 전위가 상승을 시작한다. 이윽고 드라이브 트랜지스터 Ｔｒｄ의 게이트 G/소스 S간 전압 Ｖｇｓ가 임계값전압 Ｖｔｈ가 되면 전류가 컷오프한다. 이렇게 해서 드라이브 트랜지스터 Ｔｒｄ의 임계값전압 Ｖｔｈ에 해당하는 전압이 저장용량 Ｃｓ에 기록된다. 이것이 임계값전압 보정동작이다. 이 때 전류가 오로지 저장용량 Ｃｓ측에 흐르고, 발광소자 ＥＬ에는 흐르지 않도록 하기 위해서, 발광소자 ＥＬ이 컷오프가 되도록 캐소드 전위 Ｖｃａ ｔｈ를 설정해 둔다. 이 임계값전압 보정동작은 타이밍 T4에 신호선 ＳＬ의 전위가 Ｖｒｅｆ에서 Ｖｓｉｇ로 전환하기까지 사이에 완료된다. 타이밍 T3에서 타이밍 T4까지의 기간 T3-T4가 임계값전압 보정기간이 된다.

타이밍 T4에는 신호선 ＳＬ이 기준전위 Ｖｒｅｆ에서 신호전위 Ｖｓｉｇ로 전환된다. 이 때 샘플링 트랜지스터 Ｔｒ1은 계속해서 도통 상태에 있다. 따라서 드라이브 트랜지스터 Ｔｒｄ의 게이트 G의 전위는 신호전위 Ｖｓｉｇ가 된다. 여기에서 발광소자 ＥＬ은 처음에 컷오프 상태(하이 임피던스 상태)에 있기 때문에 드라이브 트랜지스터 Ｔｒｄ의 드레인과 소스의 사이에 흐르는 전류는 오로지 저장용량 Ｃｓ와 발광소자 ＥＬ의 등가용량에 흘러들어 오고, 충전을 시작한다. 그 다음 샘플링 트랜지스터 Ｔｒ1이 오프하는 타이밍 T5까지, 드라이브 트랜지스터 Ｔｒｄ의 소스 S의 전위는 ΔＶ만큼 상승한다. 이렇게 해서 영상신호의 신호전위 Ｖｓｉｇ가 Ｖｔｈ에 가산되는 형태로 저장용량 Ｃｓ에 기록되는 것과 함께 이동도 보정용 전압 ΔＶ가 저장용량 Ｃｓ에 유지된 전압으로부터 감산된다. 따라서 타이밍 T4에서 타이밍 T5까지의 기간 T4-T5가 신호 기록 기간/이동도 보정기간이 된다. 이렇게 신호 기록 기간 T4-T5에는 신호전위 Ｖｓｉｇ의 기록과 보정량 ΔＶ의 조정이 동시에 행해진다. Ｖｓｉｇ가 높을수록 드라이브 트랜지스터 Ｔｒｄ가 공급하는 전류 Ｉｄｓ는 커지고, ΔＶ의 절대치도 커진다. 따라서 발광 휘도 레벨에 따른 이동도 보정이 행해진다. Ｖｓｉｇ를 일정하게 했을 경우, 드라이브 트랜지스터 Ｔｒｄ의 이동도 μ가 클수록 ΔＶ의 절대치가 커진다. 환언하면 이동도 μ가 클수록 저장용량 Ｃｓ에 대한 부귀환량 ΔＶ가 커지므로, 각 화소의 이동도 μ의 편차를 제 거할 수 있다.

마지막으로 타이밍 T5가 되면, 전술한 바와 같이 주사선 ＷＳ가 저레벨측에 이동하고, 샘플링 트랜지스터 Ｔｒ1은 오프 상태가 된다. 이에 따라 드라이브 트랜지스터 Ｔｒ d의 게이트 G는 신호선 ＳＬ로부터 분리된다. 동시에 드레인 전류 Ｉｄｓ가 발광소자 ＥＬ을 흐르기 시작한다. 이에 따라 발광소자 ＥＬ의 애노드 전위는 구동전류 Ｉｄｓ에 따라 상승한다. 발광소자 ＥＬ의 애노드 전위의 상승은, 곧 드라이브 트랜지스터 Ｔｒｄ의 소스 S의 전위상승이다. 드라이브 트랜지스터 Ｔｒｄ의 소스 S의 전위가 상승하면, 저장용량 Ｃｓ의 부트스트랩 동작에 의해 드라이브 트랜지스터 Ｔｒｄ의 게이트 G의 전위도 연동해서 상승한다. 게이트 전위의 상승량은 소스 전위의 상승량과 같아진다. 따라서 발광 기간 동안 드라이브 트랜지스터 Ｔｒｄ의 게이트 G/소스 S간 전압 Ｖｇｓ는 일정하게 유지된다. 이 Ｖｇｓ의 값은 신호전위 Ｖｓｉｇ에 임계값전압 Ｖｔｈ 및 이동량 μ의 보정을 가한 것으로 되어 있다.

본 실시예에 있어서도, 이동도 보정기간은 신호선 ＳＬ의 전위가 Ｖｒｅｆ에서 Ｖｓｉｇ로 전환한 타이밍 T4로부터, 제어신호 ＷＳ가 하강하여 샘플링 트랜지스터 Ｔｒ1이 오프하는 타이밍 T5에 의해 규정된다. 여기에서 신호선 ＳＬ에 공급되는 신호 전압 Ｖｓｉｇ에 따라 샘플링 트랜지스터 Ｔｒ1의 오프 타이밍 T5를 제어하기 위해서, 제어신호 ＷＳ의 하강 파형에 경사를 낼 필요가 있다. 따라서 본 실시예에서도 도 21에 나타낸 라이트 스캐너(4)에, 도 13에 나타낸 구성을 채용할 수 있다. 전술한 바와 같이, 도 13에 나타낸 라이트 스캐너(4)는, 출력 버퍼에서 샘플링 트랜지스터 Ｔｒ1이 오프하는 타이밍 T5를 규정하는 제어신호 ＷＳ의 하강 파형을 적어도 2단계로 변화시키고, 이에 따라 영상신호의 신호레벨 Ｖｓｉｇ에 따라 이동도 보정기간 T를 가변 제어할 수 있다.

본 발명에 따른 표시장치는, 도 24에 나타낸 바와 같은 박막 디바이스 구성을 가진다. 본 도면은 절연성 기판에 형성된 화소의 모식적인 단면구조를 나타낸다. 도시한 바와 같이, 화소는 복수의 박막 트랜지스터를 포함한 트랜지스터부(도면에서는 1개의 ＴＦＴ를 예시), 저장용량 등의 용량부 및 유기ＥＬ소자 등의 발광부를 포함한다. 기판 위에 ＴＦＴ프로세스로 트랜지스터부나 용량부가 형성되고, 그 위에 유기ＥＬ소자 등의 발광부가 적층 되어 있다. 그 위에 접착제를 통해 투명한 대향기판을 부착하여 플랫 패널로 하고 있다.

본 발명에 따른 표시장치는, 도 25에 나타낸 바와 같이 플랫형 모듈 형상의 것을 포함한다. 예를 들면 절연성 기판 위에, 유기ＥＬ소자, 박막 트랜지스터, 박막용량 등으로 이루어지는 화소를 매트릭스 모양으로 집적 형성한 화소 어레이부를 설치한다, 이 화소 어레이부(화소 매트릭스부)를 둘러싸도록 접착제를 배치하고, 유리 등의 대향기판을 부착해서 표시 모듈로 한다. 이 투명한 대향기판에는 필요에 따라, 컬러필터, 보호막, 차광막 등을 설치해도 좋다. 표시 모듈에는, 외부에서 화소 어레이부에의 신호 등을 입출력하기 위한 커넥터로서 예를 들면 ＦＰＣ(플랙시블 프린트 서킷)를 형성해도 된다.

이상 설명한 본 발명에 있어서의 표시장치는, 플랫 패널 형상을 가지고, 여러 가지 전자기기, 예를 들면 디지털 카메라, 노트형 퍼스널 컴퓨터, 휴대전화, 비 디오 카메라 등, 전자기기에 입력되거나, 전자기기 내에서 생성한 구동신호를 화상 혹은 영상으로서 표시하는 모든 분야의 전자기기의 디스플레이에 적용하는 것이 가능하다. 이하 이러한 표시장치가 적용된 전자기기의 예를 게시한다.

도 26은 본 발명이 적용된 텔레비전이며, 프런트 패널(12), 필터 유리(13) 등으로 구성된 영상표시 화면(11)을 포함하고, 본 발명의 표시장치를 그 영상표시 화면(11)에 사용함으로써 제작된다.

도 27은 본 발명이 적용된 디지털 카메라이며, 위쪽이 정면도이고 아래쪽이 배면도다. 본 디지털 카메라는, 촬상 렌즈, 플래시용의 발광부(15), 표시부(16), 컨트롤 스위치, 메뉴 스위치, 셔터(19) 등을 포함하고, 본 발명의 표시장치를 그 표시부(16)에 사용함으로써 제작된다.

도 28은 본 발명이 적용된 노트형 PC이며, 본체(20)에는 문자 등을 입력할 때 조작되는 키보드(21)를 포함하고, 본체 커버에는 화상을 표시하는 표시부(22)를 포함하고, 본 발명의 표시장치를 그 표시부(22)에 사용함으로써 제작된다.

도 29는 본 발명이 적용된 휴대 단말장치이며, 왼쪽이 열린 상태를 나타내고, 오른쪽이 닫은 상태를 나타낸다. 이 휴대 단말장치는, 상측 케이싱(23), 하측 케이싱(24), 연결부(여기에서는 힌지부)(25), 디스플레이(26), 서브 디스플레이(27), 픽처 라이트(28), 카메라(29) 등을 포함하고, 본 발명의 표시장치를 그 디스플레이(26)나 서브 디스플레이(27)에 사용함으로써 제작된다.

도 30은 본 발명이 적용된 비디오 카메라이며, 본체부(30), 전방을 향한 측면에 피사체 촬상용 렌즈(34), 촬상시의 스타트/스톱 스위치(35), 모니터(36) 등을 포함하고, 본 발명의 표시장치를 그 모니터(36)에 사용함으로써 제작된다.

도 1은 본 발명에 따른 표시장치의 전체 구성을 나타내는 블럭도다.

도 2는 도 1에 나타낸 표시장치에 포함되는 화소의 구성을 나타내는 회로도다.

도 3은 마찬가지로 화소의 구성을 나타내는 회로도다.

도 4는 도 1 및 도 2에 나타낸 표시장치의 동작 설명에 제공하는 타이밍 차트다.

도 5는 마찬가지로 동작 설명에 제공하는 회로도다.

도 6은 마찬가지로 동작 설명에 제공하는 그래프다.

도 7은 라이트 스캐너의 참고예를 게시하는 회로도다.

도 8은 도 7에 나타낸 라이트 스캐너의 동작 설명에 제공하는 파형도다.

도 9는 선행 개발에 관련된 표시장치의 동작 설명에 제공하는 그래프다.

도 10은 마찬가지로 동작 설명에 제공하는 파형도다.

도 11은 마찬가지로 선행 개발에 관련된 표시장치에 삽입되는 라이트 스캐너의 구성을 나타내는 회로도다.

도 12는 도 11에 나타낸 라이트 스캐너의 동작 설명에 제공하는 파형도다.

도 13은 본 발명에 따른 표시장치에 삽입되는 라이트 스캐너의 제1 실시예를 나타내는 회로도다.

도 14는 제1 실시예의 동작 설명에 제공하는 타이밍 차트다.

도 15는 마찬가지로 제1 실시예의 동작 설명에 제공하는 회로도 및 타이밍 차트다.

도 16은 마찬가지로 동작 설명에 제공하는 회로도 및 타이밍 차트다.

도 17은 마찬가지로 동작 설명에 제공하는 회로도 및 타이밍 차트다.

도 18은 마찬가지로 동작 설명에 제공하는 회로도 및 타이밍 차트다.

도 19는 마찬가지로 동작 설명에 제공하는 회로도 및 타이밍 차트다.

도 20은 본 발명에 따른 표시장치에 삽입되는 라이트 스캐너의 제2 실시예를 나타내는 회로도 및 파형도다.

도 21은 본 발명에 따른 표시장치의 제3 실시예의 전체 구성을 나타내는 블럭도다.

도 22는 도 21에 삽입되는 화소의 구성을 나타내는 회로도다.

도 23은 본 발명에 따른 표시장치의 제3 실시예의 동작 설명에 제공하는 타이밍 차트다.

도 24는 본 발명에 따른 표시장치의 디바이스 구성을 나타내는 단면도다.

도 25는 본 발명에 따른 표시장치의 모듈 구성을 나타내는 평면도다.

도 26은 본 발명에 따른 표시장치를 구비한 텔레비전 세트를 나타내는 사시도다.

도 27은 본 발명에 따른 표시장치를 구비한 디지털 스틸 카메라를 나타내는 사시도다.

도 28은 본 발명에 따른 표시장치를 구비한 노트형 퍼스널 컴퓨터를 나타내는 사시도다.

도 29는 본 발명에 따른 표시장치를 구비한 휴대 단말장치를 나타내는 모식도다.

도 30은 본 발명에 따른 표시장치를 구비한 비디오 카메라를 나타내는 사시도다.

[부호의 설명]

0···패널, 1···화소 어레이부,

2···화소회로, 3···수평 셀렉터,

4···라이트 스캐너, 4B···출력 버퍼,

5···드라이브 스캐너, 71···제1 보정용 스캐너,

72···제2 보정용 스캐너, Ｔｒ1···샘플링 트랜지스터,

Ｔｒ2··· 제1 스위칭 트랜지스터,

Ｔｒ3··· 제2 스위칭 트랜지스터,

Ｔｒ4··· 제3 스위칭 트랜지스터,

Ｔｒｄ···드라이브 트랜지스터,

Ｃｓ···저장용량, ＥＬ···발광소자,

Ｖｓｓ1··· 제1 전원전위, Ｖｓｓ2··· 제2 전원전위,

ＶＤＤ··· 제3 전원전위, ＷＳ··· 제1 주사선,

ＤＳ··· 제2 주사선, ＡＺ1··· 제3 주사선,

ＡＺ2··· 제4 주사선

Claims (6)

1. 화소 어레이부와 구동부로 이루어지고,

   상기 화소 어레이부는, 행형의 주사선과, 열형의 신호선과, 각 주사선과 각 신호선이 교차하는 부분에 배치된 행렬형의 화소를 구비하고,

   각 화소는 적어도, 샘플링 트랜지스터와, 드라이브 트랜지스터와, 저장용량과, 발광소자를 구비하고,

   상기 샘플링 트랜지스터는, 그 제어단이 상기 주사선에 접속하고, 그 한 쌍의 전류단이 상기 신호선과 상기 드라이브 트랜지스터의 제어단과의 사이에 접속하고,

   상기 드라이브 트랜지스터는, 한 쌍의 전류단의 한쪽이 상기 발광소자에 접속하고, 다른 쪽이 전원에 접속하고,

   상기 저장용량은, 상기 드라이브 트랜지스터의 제어단과 전류단과의 사이에 접속하고,

   상기 구동부는 적어도, 각 주사선에 순차 제어신호를 공급해서 선 순차 주사를 행하는 라이트 스캐너와, 각 신호선에 영상신호를 공급하는 신호 셀렉터를 가지고,

   상기 샘플링 트랜지스터는, 상기 주사선에 공급된 제어신호에 따라 온 하고, 상기 신호선으로부터 영상신호를 샘플링해서 상기 저장용량에 기록하는 것과 함께, 제어신호에 따라 오프할 때까지의 소정의 보정기간에 상기 드라이브 트랜지스터로 부터 흐르는 전류를 상기 저장용량에 부귀환하여, 상기 드라이브 트랜지스터의 이동도에 대한 보정을 상기 저장용량에 기록된 영상신호에 걸고,

   상기 드라이브 트랜지스터는, 상기 저장용량에 기록된 영상신호의 신호레벨에 따른 전류를 상기 발광소자에 공급해서 발광시키는 표시장치로서,

   상기 라이트 스캐너는, 시프트 레지스터와, 출력 버퍼를 가지고,

   상기 시프트 레지스터는, 선 순차 주사에 동기해서 시프트 레지스터의 각 단에 입력 신호를 순차 생성하고,

   상기 출력 버퍼는, 상기 시프트 레지스터의 각 단과 각 주사선과의 사이에 접속하고, 상기 입력 신호에 따라 제어신호를 상기 주사선에 출력하고,

   상기 출력 버퍼는, 상기 입력 신호에 따라 상기 샘플링 트랜지스터가 오프하는 타이밍을 규정하는 제어신호의 하강 파형을 적어도 2단계로 변화시키고, 이로써 영상신호의 신호레벨에 따라 상기 보정기간을 가변 제어하는 것을 특징으로 하는 표시장치.
2. 제 1항에 있어서,

   상기 출력 버퍼는, 전원 라인과 접지 라인과의 사이에 직렬 접속된 P채널 트랜지스터와 N채널 트랜지스터로 이루어진 인버터와, 상기 N채널 트랜지스터와 병렬로 접속한 적어도 한 개의 추가의 N채널 트랜지스터를 가지고,

   입력 신호에 따라 이들 N채널 트랜지스터를 온 오프 제어하여, 제어신호의 하강 파형을 적어도 2단계로 변화시키는 것을 특징으로 하는 표시장치.
3. 제 1항에 있어서,

   상기 시프트 레지스터는, 입력 신호를 조정해서 각 N채널 트랜지스터의 온 오프 타이밍을 조정하고, 이로써 상기 제어신호의 하강 파형을 최적화하는 것을 특징으로 하는 표시장치.
4. 제 1항에 있어서,

   상기 출력 버퍼는, 상기 제어신호의 하강 파형을 최적화하기 위해서, 미리 각 N채널 트랜지스터의 사이즈가 조정되는 것을 특징으로 하는 표시장치.
5. 화소 어레이부와 구동부로 이루어지고,

   상기 화소 어레이부는, 행형의 주사선과, 열형의 신호선과, 각 주사선과 각 신호선이 교차하는 부분에 배치된 행렬형의 화소를 구비하고,

   각 화소는 적어도, 샘플링 트랜지스터와, 드라이브 트랜지스터와, 저장용량과, 발광소자를 구비하고,

   상기 샘플링 트랜지스터는, 그 제어단이 상기 주사선에 접속하고, 그 한 쌍 의 전류단이 상기 신호선과 상기 드라이브 트랜지스터의 제어단과의 사이에 접속하고,

   상기 드라이브 트랜지스터는, 한 쌍의 전류단의 한쪽이 상기 발광소자에 접속하고, 다른 쪽이 전원에 접속하고,

   상기 저장용량은, 상기 드라이브 트랜지스터의 제어단과 전류단과의 사이에 접속하고,

   상기 구동부는 적어도, 각 주사선에 순차 제어신호를 공급해서 선 순차 주사를 행하는 라이트 스캐너와, 각 신호선에 영상신호를 공급하는 신호 셀렉터를 가지고,

   상기 샘플링 트랜지스터는, 상기 주사선에 공급된 제어신호에 따라 온 하고, 상기 신호선으로부터 영상신호를 샘플링해서 상기 저장용량에 기록하는 것과 함께, 제어신호에 따라 오프할 때까지의 소정의 보정기간에 상기 드라이브 트랜지스터로부터 흐르는 전류를 상기 저장용량에 부귀환하여, 상기 드라이브 트랜지스터의 이동도에 대한 보정을 상기 저장용량에 기록된 영상신호에 걸고,

   상기 드라이브 트랜지스터는, 상기 저장용량에 기록된 영상신호의 신호레벨에 따른 전류를 상기 발광소자에 공급해서 발광시키는 표시장치의 구동방법으로서,

   상기 라이트 스캐너는, 시프트 레지스터와, 출력 버퍼를 가지고,

   선 순차 주사에 동기해서 상기 시프트 레지스터의 각 단에 입력 신호를 순차 생성하고,

   상기 시프트 레지스터의 각 단과 각 주사선과의 사이에 접속하고 있는 상기 출력 버퍼로부터, 상기 입력 신호에 따라 제어신호를 상기 주사선에 출력하고,

   상기 출력 버퍼는, 상기 입력 신호에 따라 상기 샘플링 트랜지스터가 오프하는 타이밍을 규정하는 제어신호의 하강 파형을 적어도 2단계로 변화시키고, 이로써 영상신호의 신호레벨에 따라 상기 보정기간을 가변 제어하는 것을 특징으로 하는 표시장치의 구동방법.
6. 청구항 1에 기재된 표시장치를 구비한 전자기기.

Images