JP2008233124A - 表示装置、表示装置の駆動方法および電子機器 - Google Patents

Abstract

【課題】書き込みパルスの立ち上がり／立ち下がり速度（応答速度）に起因する移動度補正期間の画素行ごとのばらつきをなくし、画素アレイ部（表示部）全体に亘って最適な移動度補正を行うようにする。
【解決手段】書き込み走査回路の各段ごとに、レベルシフト回路４３１を少なくとも含む出力回路を用いてなる有機ＥＬ表示装置において、レベルシフト回路４３１の電源を前段回路部分（４３１１）と後段回路部分（４３１２〜４３１５）に分離するとともに、後段回路部分において、バッファ回路４３１２の後段に奇数段（本例では、３段）のインバータ４３１３，４３１４，４３１５を配置し、後段回路部分に対する電源電圧Ｖｄｄ２の供給を、移動度補正期間（信号書き込み期間）の終了タイミングで強制的に遮断するようにする。
【選択図】図１０

Description

本発明は、表示装置、表示装置の駆動方法および電子機器に関し、特に電気光学素子を含む画素が行列状（マトリクス状）に配置されてなる平面型（フラットパネル型）の表示装置、当該表示装置の駆動方法および当該表示装置を有する電子機器に関する。

近年、画像表示を行う表示装置の分野では、発光素子を含む画素（画素回路）が行列状に配置されてなる平面型の表示装置、例えば、画素の発光素子として、デバイスに流れる電流値に応じて発光輝度が変化するいわゆる電流駆動型の電気光学素子、例えば有機薄膜に電界をかけると発光する現象を利用した有機ＥＬ(Electro Luminescence)素子を用いた有機ＥＬ表示装置が開発され、商品化が進められている。

有機ＥＬ表示装置は次のような特長を持っている。すなわち、有機ＥＬ素子が１０Ｖ以下の印加電圧で駆動できるために低消費電力であり、また自発光素子であることから、液晶セルを含む画素ごとに当該液晶セルにて光源（バックライト）からの光強度を制御することによって画像を表示する液晶表示装置に比べて、画像の視認性が高く、しかも液晶表示装置には必須なバックライト等の照明部材を必要としないために軽量化および薄型化が容易である。さらに、素子の応答速度が数μｓｅｃ程度と非常に高速であるために動画表示時の残像が発生しない。

有機ＥＬ表示装置では、液晶表示装置と同様、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、単純マトリクス方式の表示装置は、構造が簡単であるものの、大型でかつ高精細な表示装置の実現が難しいなどの問題がある。

そのため、近年、電気光学素子に流れる電流を、当該電気光学素子と同じ画素回路内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタ（一般には、ＴＦＴ(Thin Film Transistor;薄膜トランジスタ)）によって制御するアクティブマトリクス方式の表示装置の開発が盛んに行われている。

ところで、一般的に、有機ＥＬ素子のＩ−Ｖ特性（電流−電圧特性）は、時間が経過すると劣化（いわゆる、経時劣化）することが知られている。有機ＥＬ素子を電流駆動するトランジスタ（以下、「駆動トランジスタ」と記述する）としてＮチャネル型のＴＦＴを用いた画素回路では、駆動トランジスタのソース側に有機ＥＬ素子が接続されることになるために、有機ＥＬ素子のＩ−Ｖ特性が経時劣化すると、駆動トランジスタのゲート−ソース間電圧Ｖｇｓが変化し、その結果、有機ＥＬ素子の発光輝度も変化する。

このことについてより具体的に説明する。駆動トランジスタのソース電位は、当該駆動トランジスタと有機ＥＬ素子の動作点で決まる。そして、有機ＥＬ素子のＩ−Ｖ特性が劣化すると、駆動トランジスタと有機ＥＬ素子との動作点が変動してしまうために、駆動トランジスタのゲートに同じ電圧を印加したとしても駆動トランジスタのソース電位が変化する。これにより、駆動トランジスタのソース−ゲート間電圧Ｖｇｓが変化するために、当該駆動トランジスタに流れる電流値が変化する。その結果、有機ＥＬ素子に流れる電流値も変化するために、有機ＥＬ素子の発光輝度が変化することになる。

また、ポリシリコンＴＦＴを用いた画素回路では、有機ＥＬ素子のＩ−Ｖ特性の経時劣化に加えて、駆動トランジスタの閾値電圧Ｖｔｈや、駆動トランジスタのチャネルを構成する半導体薄膜の移動度μが経時的に変化したり、製造プロセスのばらつきによって閾値電圧Ｖｔｈや移動度μが画素ごとに異なったりする（個々のトランジスタ特性にばらつきがある）。

駆動トランジスタの閾値電圧Ｖｔｈや移動度μが画素ごとに異なると、画素ごとに駆動トランジスタに流れる電流値にばらつきが生じるために、駆動トランジスタのゲートに同じ電圧を印加しても、有機ＥＬ素子の発光輝度に画素間でばらつきが生じ、その結果、画面の一様性（ユニフォーミティ）が損なわれる。

そこで、有機ＥＬ素子のＩ−Ｖ特性が経時劣化したり、駆動トランジスタの閾値電圧Ｖｔｈや移動度μが経時変化したりしても、それらの影響を受けることなく、有機ＥＬ素子の発光輝度を一定に保つようにするために、有機ＥＬ素子の特性変動に対する補償機能、さらには駆動トランジスタの閾値電圧Ｖｔｈの変動に対する補正（以下、「閾値補正」と記述する）や、駆動トランジスタの移動度μの変動に対する補正（以下、「移動度補正」と記述する）の各補正機能を画素回路の各々に持たせる構成を採っている（例えば、特許文献１参照）。

特開２００６−１３３５４２号公報

特許文献１記載の従来技術では、画素回路の各々に、有機ＥＬ素子の特性変動に対する補償機能および駆動トランジスタの閾値電圧Ｖｔｈや移動度μの変動に対する補正機能を持たせることで、有機ＥＬ素子のＩ−Ｖ特性が経時劣化したり、駆動トランジスタの閾値電圧Ｖｔｈや移動度μが経時変化したりしたとしても、それらの影響を受けることなく、有機ＥＬ素子の発光輝度を一定に保つことができるが、その反面、画素回路を構成する素子数が多く、画素サイズの微細化、ひいては表示装置の高精細化の妨げとなる。

これに対して、画素回路を構成する素子数や配線数の削減を目的として、例えば、画素回路の駆動トランジスタに供給する電源電位を切り替え可能な構成とし、当該電源電位の切り替えによって有機ＥＬ素子の発光期間／非発光期間を制御する機能を駆動トランジスタに持たせ、発光期間／非発光期間を制御するトランジスタを省略する手法を採ることが考えられる。

かかる手法を採ることにより、必要最小限の素子数、具体的には、入力信号電圧をサンプリングして画素内に書き込む書き込みトランジスタと、この書き込みトランジスタによって書き込まれた入力信号電圧を保持する保持容量と、この保持容量に保持された入力信号電圧に基づいて電気光学素子を駆動する駆動トランジスタとによって画素回路を構成できる。

このように、有機ＥＬ素子の発光期間／非発光期間を制御するトランジスタとして駆動トランジスタを兼用して画素回路を構成する素子数の削減を図る構成を採る場合、入力信号電圧を書き込む期間と移動度を補正する期間を分けて設定することができなく、１つの書き込みパルスによる駆動の下に、書き込みトランジスタによって入力信号電圧を書き込むと同時に、移動度補正を行うことになる。

因みに、特許文献１記載の従来技術では、入力信号電圧の書き込み期間と移動度の補正期間を分けて設定し、入力信号電圧の書き込みが終わった後に移動度補正を行うようにしている。

１つの書き込みパルスによる駆動の下に、書き込みトランジスタによって入力信号電圧の書き込みを行うと同時に移動度補正を行う構成を採る場合、書き込みトランジスタのオン期間が移動度補正期間（信号書き込み期間）になる。したがって、書き込みトランジスタのオン期間、即ち移動度補正期間は、書き込みパルスの立ち上がり／立ち下がり速度（応答速度／応答波形）に依存するとも言える。

ここで、書き込みパルスは、垂直走査に同期して画素アレイ部の画素行ごとに生成されることになる。このとき、書き込みパルスを生成する走査回路を構成する回路素子の走査段ごとの特性ばらつき等により、書き込みパルスの立ち上がり／立ち下がり速度に画素行ごとにばらつきがあると、そのばらつきが移動度補正期間の画素行ごとのばらつきとなって現れ、結果として、移動度補正が画素行（走査段）ごとにばらつくことになる。

そこで、本発明は、書き込みパルスの立ち上がり／立ち下がり速度（応答速度）に起因する移動度補正期間の画素行ごとのばらつきをなくし、画素アレイ部（表示部）全体に亘って最適な移動度補正を行うことが可能な表示装置、当該表示装置の駆動方法および当該表示装置を有する電子機器を提供することを目的とする。

上記目的を達成するために、本発明は、電気光学素子と、入力信号電圧をサンプリングして書き込む書き込みトランジスタと、前記書き込みトランジスタによって書き込まれた入力信号電圧を保持する保持容量と、前記保持容量に保持された入力信号電圧に基づいて前記電気光学素子を駆動する駆動トランジスタとを含む画素が行列状に配置されてなる画素アレイ部と、前段側の回路部分と電源が分離された終段回路部を有し、当該終段回路部の入力パルスに基づく書き込みパルスを前記書き込みトランジスタに与えることによって前記画素アレイ部の各画素を行単位で選択走査する走査回路とを備えた表示装置において、前記終段回路部を構成するチャネル幅がチャネル長よりも大きいトランジスタの特性で決まる応答速度によって前記書き込みパルスがアクティブ状態に移行するときの応答速度を決め、前記終段回路部に供給される電源電圧が遮断されるときの応答速度によって前記書き込みパルスが非アクティブ状態に移行するときの応答速度を決めることを特徴としている。

上記構成の表示装置および当該表示装置を有する電子機器において、終段回路部を構成するトランジスタのチャネル幅がチャネル長よりも大きいと、当該トランジスタに流れるドレイン・ソース間電流が大きいために、そのトランジスタの特性で決まる応答速度によって書き込みパルスがアクティブ状態に移行するときの応答速度を決めことで、当該応答速度を速くすることができるため、書き込みパルスが瞬時にアクティブ状態に移行する。一方、電源電圧が遮断されると、当該電源電圧は瞬時にグランドレベルに落ちる。したがって、電源電圧が遮断されるときの応答速度によって書き込みパルスが非アクティブ状態に移行するときの応答速度を決めることで、当該応答速度を速くすることができるため、終段回路部を構成する回路素子の特性に依存することなく、書き込みパルスが瞬時に非アクティブ状態に移行する。すなわち、書き込みパルスして、アクティブ状態に移行するときの応答速度および非アクティブ状態に移行するときの応答速度が共に速いパルスを生成できる。

本発明によれば、書き込みパルスがアクティブ状態に移行するときの応答速度および非アクティブ状態に移行するときの応答速度を共に速くできることにより、これら応答速度の画素行ごとのばらつきを排除し、書き込みパルスのパルス波形で決まる移動度補正期間の画素行ごとのばらつきをなくすることができるために、画素アレイ部全体に亘って最適な移動度補正を行うことができる。

以下、本発明の実施の形態について図面を参照して詳細に説明する。

図１は、本発明の一実施形態に係るアクティブマトリクス型表示装置の構成の概略を示すシステム構成図である。ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子を画素の発光素子として用いたアクティブマトリクス型有機ＥＬ表示装置の場合を例に挙げて説明する。

図１に示すように、本実施形態に係る有機ＥＬ表示装置１０は、画素（ＰＸＬＣ）２０が行列状（マトリクス状）に２次元配置されてなる画素アレイ部３０と、当該画素アレイ部３０の周辺に配置され、各画素２０を駆動する駆動部、例えば書き込み走査回路４０、電源供給走査回路５０および水平駆動回路６０とを有する構成となっている。

画素アレイ部３０には、ｍ行ｎ列の画素配列に対して、画素行ごとに走査線３１−１〜３１−ｍと電源供給線３２−１〜３２−ｍとが配線され、画素列ごとに信号線３３−１〜３３−ｎが配線されている。

画素アレイ部３０は、通常、ガラス基板などの透明絶縁基板上に形成され、平面型（フラット型）のパネル構造となっている。画素アレイ部３０の各画素２０は、アモルファスシリコンＴＦＴ(Thin Film Transistor;薄膜トランジスタ)または低温ポリシリコンＴＦＴを用いて形成することができる。低温ポリシリコンＴＦＴを用いる場合には、走査回路４０、電源供給走査回路５０および水平駆動回路６０についても、画素アレイ部３０を形成する表示パネル（基板）７０上に実装することができる。

書き込み走査回路４０は、シフトレジスタ等によって構成され、画素アレイ部３０の各画素２０への映像信号の書き込みに際して、走査線３１−１〜３１−ｍに順次走査信号ＷＳ１〜ＷＳｍを供給して画素２０を行単位で線順次走査する。

電源供給走査回路５０は、シフトレジスタ等によって構成され、書き込み走査回路４０による線順次走査に同期して、第１電位Ｖｃｃｐと当該第１電位Ｖｃｃｐよりも低い第２電位Ｖｉｎｉで切り替わる電源供給線電位ＤＳ１〜ＤＳｍを電源供給線３２−１〜３２−ｍに供給する。ここで、第２電位Ｖｉｎｉは、水平駆動回路６０から与えられるオフセット電圧Ｖｏｆｓよりも十分に低い電位である。

水平駆動回路６０は、信号供給源（図示せず）から供給される輝度情報に応じた映像信号の信号電圧Ｖｓｉｇとオフセット電圧Ｖｏｆｓのいずれか一方を適宜選択し、信号線３３−１〜３３−ｎを介して画素アレイ部３０の各画素２０に対して例えば行単位で一斉に書き込む。すなわち、水平駆動回路６０は、入力信号電圧Ｖｓｉｇを行（ライン）単位で一斉に書き込む線順次書き込みの駆動形態を採っている。

（画素回路）
図２は、画素（画素回路）２０の具体的な構成例を示す回路図である。図２に示すように、画素２０は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子２１を発光素子として有し、当該有機ＥＬ素子２１に加えて、駆動トランジスタ２２、書き込みトランジスタ２３、保持容量２４および補助容量２５を有する構成となっている。

ここで、駆動トランジスタ２２および書き込みトランジスタ２３としてＮチャネル型のＴＦＴが用いられている。ただし、ここでの駆動トランジスタ２２および書き込みトランジスタ２３の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。

有機ＥＬ素子２１は、全ての画素２０に対して共通に配線された共通電源供給線３４にカソード電極が接続されている。駆動トランジスタ２２は、ソースが有機ＥＬ素子２１のアノード電極に接続され、ドレインが電源供給線３２（３２−１〜３２−ｍ）に接続されている。

書き込みトランジスタ２３は、ゲートが走査線３１（３１−１〜３１−ｍ）に接続され、ソースが信号線３３（３３−１〜３３−ｎ）に接続され、ドレインが駆動トランジスタ２２のゲートに接続されている。保持容量２４は、一端が駆動トランジスタ２２のゲートに接続され、他端が駆動トランジスタ２２のソース（有機ＥＬ素子２１のアノード電極）に接続されている。

補助容量２５は、一端が駆動トランジスタ２２のソースに接続され、他端が有機ＥＬ素子２１のカソード電極（共通電位供給線３４）に接続されている。この補助容量２５は、有機ＥＬ素子２１に対して並列に接続されることで、当該有機ＥＬ素子２１の容量不足を補う作用をなす。すなわち、補助容量２５は必須の構成要素ではなく、有機ＥＬ素子２１の容量が十分である場合は補助容量２５を省略することが可能である。

かかる構成の画素２０において、書き込みトランジスタ２３は、書き込み走査回路４０から走査線３１を通してゲートに印加される走査信号ＷＳに応答して導通状態となることにより、信号線３３を通して水平駆動回路６０から供給される輝度情報に応じた映像信号の入力信号電圧Ｖｓｉｇまたはオフセット電圧Ｖｏｆｓをサンプリングして画素２０内に書き込む。この書き込まれた入力信号電圧Ｖｓｉｇまたはオフセット電圧Ｖｏｆｓは保持容量２４に保持される。

駆動トランジスタ２２は、電源供給線３２（３２−１〜３２−ｍ）の電位ＤＳが第１電位Ｖｃｃｐにあるときに、電源供給線３２から電流の供給を受けて、保持容量２４に保持された入力信号電圧Ｖｓｉｇの電圧値に応じた電流値の駆動電流を有機ＥＬ素子２１に供給することによって当該有機ＥＬ素子２１を電流駆動する。

（画素構造）
図３に、画素２０の断面構造の一例を示す。図３に示すように、画素２０は、駆動トランジスタ２２、書き込みトランジスタ２３等の画素回路が形成されたガラス基板２０１上に絶縁膜２０２およびウインド絶縁膜２０３が形成され、当該ウインド絶縁膜２０３の凹部２０３Ａに有機ＥＬ素子２１が設けられた構成となっている。

有機ＥＬ素子２１は、上記ウインド絶縁膜２０３の凹部２０３Ａの底部に形成された金属等からなるアノード電極２０４と、当該アノード電極２０４上に形成された有機層（電子輸送層、発光層、ホール輸送層/ホール注入層）２０５と、当該有機層２０５上に全画素共通に形成された透明導電膜等からなるカソード電極２０６とから構成されている。

この有機ＥＬ素子２１において、有機層２０８は、アノード電極２０４上にホール輸送層/ホール注入層２０５１、発光層２０５２、電子輸送層２０５３および電子注入層（図示せず）が順次堆積されることによって形成される。そして、図２の駆動トランジスタ２２による電流駆動の下に、駆動トランジスタ２２からアノード電極２０４を通して有機層２０５に電流が流れることで、当該有機層２０５内の発光層２０５２において電子と正孔が再結合する際に発光するようになっている。

図３に示すように、画素回路が形成されたガラス基板２０１上に、絶縁膜２０２およびウインド絶縁膜２０３を介して有機ＥＬ素子２１が画素単位で形成された後は、パッシベーション膜２０７を介して封止基板２０８が接着剤２０９によって接合され、当該封止基板２０８によって有機ＥＬ素子２１が封止されることにより、表示パネル７０が形成される。

（閾値補正機能）
ここで、電源供給走査回路５０は、書き込みトランジスタ２３が導通した後で、水平駆動回路６０が信号線３３（３３−１〜３３−ｎ）にオフセット電圧Ｖｏｆｓを供給している間に、電源供給線３２の電位ＤＳを第１電位Ｖｃｃｐと第２電位Ｖｉｎｉとの間で切り替える。この電源供給線３２の電位ＤＳの切り替えにより、駆動トランジスタ２２の閾値電圧Ｖｔｈに相当する電圧が保持容量２４に保持される。

保持容量２４に駆動トランジスタ２２の閾値電圧Ｖｔｈに相当する電圧を保持するのは次の理由による。駆動トランジスタ２２の製造プロセスのばらつきや経時変化により、各画素ごとに駆動トランジスタ２２の閾値電圧Ｖｔｈや移動度μなどのトランジスタ特性の変動がある。このトランジスタ特性の変動により、駆動トランジスタ２２に同一のゲート電位を与えても、画素ごとにドレイン・ソース間電流（駆動電流）Ｉｄｓが変動し、発光輝度のばらつきとなって現れる。この閾値電圧Ｖｔｈの画素ごとのばらつきの影響をキャンセル（補正）するために、閾値電圧Ｖｔｈに相当する電圧を保持容量２４に保持するのである。

駆動トランジスタ２２の閾値電圧Ｖｔｈの補正は次のようにして行われる。すなわち、保持容量２４にあらかじめ閾値電圧Ｖｔｈを保持しておくことで、入力信号電圧Ｖｓｉｇによる駆動トランジスタ２２の駆動の際に、当該駆動トランジスタ２２の閾値電圧Ｖｔｈが保持容量２４に保持した閾値電圧Ｖｔｈに相当する電圧と相殺される、換言すれば、閾値電圧Ｖｔｈの補正が行われる。

これが閾値補正機能である。この閾値補正機能により、画素ごとに閾値電圧Ｖｔｈにばらつきや経時変化があったとしても、それらの影響を受けることなく、有機ＥＬ素子２１の発光輝度を一定に保つことができることになる。閾値補正の原理については後で詳細に説明する。

（移動度補正機能）
図２に示した画素２０は、上述した閾値補正機能に加えて、移動度補正機能を備えている。すなわち、水平駆動回路６０が映像信号の信号電圧Ｖｓｉｇを信号線３３（３３−１〜３３−ｎ）に供給している期間で、かつ、書き込み走査回路４０から出力される走査信号ＷＳ（ＷＳ１〜ＷＳｍ）に応答して書き込みトランジスタ２３が導通する期間、即ち移動度補正期間において、保持容量２４に入力信号電圧Ｖｓｉｇを保持する際に、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓの移動度μに対する依存性を打ち消す移動度補正が行われる。この移動度補正の具体的な原理および動作については後述する。

（ブートストラップ機能）
図２に示した画素２０はさらにブートストラップ機能も備えている。すなわち、書き込み走査回路４０は、保持容量２４に入力信号電圧Ｖｓｉｇが保持された段階で走査線３１（３１−１〜３１−ｍ）に対する走査信号ＷＳ（ＷＳ１〜ＷＳｍ）の供給を解除し、書き込みトランジスタ２３を非導通状態にして駆動トランジスタ２２のゲートを信号線３３（３３−１〜３３−ｎ）から電気的に切り離す。これにより、駆動トランジスタ２２のゲート電位Ｖｇがソース電位Ｖｓの変動に連動するために、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓを一定に維持することができる。

（回路動作）
次に、本実施形態に係る有機ＥＬ表示装置１０の回路動作について、図４のタイミングチャートを基に、図５および図６の動作説明図を用いて説明する。なお、図５および図６の動作説明図では、図面の簡略化のために、書き込みトランジスタ２３をスイッチのシンボルで図示している。また、有機ＥＬ素子２１は寄生容量を持っており、当該寄生容量と補助容量２５を合成容量Ｃｓｕｂとして図示している。

図４のタイミングチャートでは、時間軸を共通にして、１Ｈ（Ｈは水平走査時間）における走査線３１（３１−１〜３１−ｍ）の電位（走査信号）ＷＳの変化、電源供給線３２（３２−１〜３２−ｍ）の電位ＤＳの変化、駆動トランジスタ２２のゲート電位Ｖｇおよびソース電位Ｖｓの変化を表している。また、時刻ｔ２までは、走査線３１の電位（走査信号）ＷＳの波形を一点鎖線で示し、電源供給線３２の電位ＤＳを点線で示すことで、両者を識別できるようにしている。時刻ｔ３以降については両者共実線で示している。

＜発光期間＞
図４のタイミングチャートにおいて、時刻ｔ１以前は有機ＥＬ素子２１が発光状態にある（発光期間）。この発光期間では、電源供給線３２の電位ＤＳが高電位Ｖｃｃｐ（第１電位）にあり、図５（Ａ）に示すように、電源供給線３２から駆動トランジスタ２２を通して有機ＥＬ素子２１に駆動電流（ドレイン・ソース間電流）Ｉｄｓが供給されるため、有機ＥＬ素子２１が駆動電流Ｉｄｓに応じた輝度で発光する。

＜閾値補正準備期間＞
そして、時刻ｔ１になると線順次走査の新しいフィールドに入り、図５（Ｂ）に示すように、電源供給線３２の電位ＤＳが高電位Ｖｃｃｐから信号線３３のオフセット電圧Ｖｏｆｓよりも十分に低い電位Ｖｉｎｉ（第２電位）に遷移すると、駆動トランジスタ２２のソース電位Ｖｓも低電位Ｖｉｎｉに向けて下降を開始する。

次に、時刻ｔ２で書き込み走査回路４０から走査信号ＷＳが出力され、走査線３１の電位ＷＳが高電位側に遷移することで、図５（Ｃ）に示すように、書き込みトランジスタ２３が導通状態となる。このとき、水平駆動回路６０から信号線３３に対してオフセット電圧Ｖｏｆｓが供給されているために、駆動トランジスタ２２のゲート電位Ｖｇがオフセット電圧Ｖｏｆｓになる。また、駆動トランジスタ２２のソース電位Ｖｓは、オフセット電圧Ｖｏｆｓよりも十分に低い電位Ｖｉｎｉにある。

ここで、低電位Ｖｉｎｉについては、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが、当該駆動トランジスタ２２の閾値電圧Ｖｔｈよりも大きくなるように設定しておくこととする。このように、駆動トランジスタ２２のゲート電位Ｖｇをオフセット電圧Ｖｏｆｓ、ソース電位Ｖｓを低電位Ｖｉｎｉにそれぞれ初期化することで、閾値電圧補正動作の準備が完了する。

＜閾値補正期間＞
次に、時刻ｔ３で、図５（Ｄ）に示すように、電源供給線３２の電位ＤＳが低電位Ｖｉｎｉから高電位Ｖｃｃｐに切り替わると、駆動トランジスタ２２のソース電位Ｖｓが上昇を開始する。やがて、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが当該駆動トランジスタ２２の閾値電圧Ｖｔｈになり、当該閾値電圧Ｖｔｈに相当する電圧が保持容量２４に書き込まれる。

ここでは、便宜上、閾値電圧Ｖｔｈに相当する電圧を保持容量２４に書き込む期間を閾値補正期間と呼んでいる。なお、この閾値補正期間において、電流が専ら保持容量２４側に流れ、有機ＥＬ素子２１側には流れないようにするために、有機ＥＬ素子２１がカットオフ状態となるように共通電源供給線３４の電位Ｖｃａｔｈを設定しておくこととする。

次に、時刻ｔ４で走査線３１の電位ＷＳが低電位側に遷移することで、図６（Ａ）に示すように、書き込みトランジスタ２３が非導通状態となる。このとき、駆動トランジスタ２２のゲートがフローティング状態になるが、ゲート−ソース間電圧Ｖｇｓが駆動トランジスタ２２の閾値電圧Ｖｔｈに等しいために、当該駆動トランジスタ２２はカットオフ状態にある。したがって、ドレイン−ソース間電流Ｉｄｓは流れない。

＜書き込み期間／移動度補正期間＞
次に、時刻ｔ５で、図６（Ｂ）に示すように、信号線３３の電位がオフセット電圧Ｖｏｆｓから映像信号の信号電圧Ｖｓｉｇに切り替わる。続いて、時刻ｔ６で、走査線３１の電位ＷＳが高電位側に遷移することで、図６（Ｃ）に示すように、書き込みトランジスタ２３が導通状態になって映像信号の信号電圧Ｖｓｉｇをサンプリングする。

この書き込みトランジスタ２３による入力信号電圧Ｖｓｉｇのサンプリングにより、駆動トランジスタ２２のゲート電位Ｖｇが入力信号電圧Ｖｓｉｇとなる。このとき、有機ＥＬ素子２１は始めカットオフ状態（ハイインピーダンス状態）にあるために、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓは有機ＥＬ素子２１に並列に接続された合成容量Ｃｓｕｂに流れ込み、よって当該合成容量Ｃｓｕｂの充電が開始される。

この合成容量Ｃｓｕｂの充電により、駆動トランジスタ２２のソース電位Ｖｓが上昇を開始し、やがて駆動トランジスタ２２のゲート‐ソース間電圧ＶｇｓはＶｓｉｇ＋Ｖｔｈ−ΔＶとなる。すなわち、ソース電位Ｖｓの上昇分ΔＶは、保持容量２４に保持された電圧（Ｖｓｉｇ＋Ｖｔｈ）から差し引かれるように、換言すれば、保持容量２４の充電電荷を放電するように作用し、負帰還がかけられたことになる。したがって、ソース電位Ｖｓの上昇分ΔＶは負帰還の帰還量となる。

このように、駆動トランジスタ２２に流れるドレイン−ソース間電流Ｉｄｓを当該駆動トランジスタ２２のゲート入力に、即ちゲート‐ソース間電圧Ｖｇｓに負帰還することにより、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓの移動度μに対する依存性を打ち消す、即ち移動度μの画素ごとのばらつきを補正する移動度補正が行われる。

より具体的には、映像信号の信号電圧Ｖｓｉｇが高いほどドレイン−ソース間電流Ｉｄｓが大きくなるために、負帰還の帰還量（補正量）ΔＶの絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正が行われる。また、映像信号の信号電圧Ｖｓｉｇを一定とした場合、駆動トランジスタ２２の移動度μが大きいほど負帰還の帰還量ΔＶの絶対値も大きくなるために、画素ごとの移動度μのばらつきを取り除くことができる。

＜発光期間＞
次に、時刻ｔ７で走査線３１の電位ＷＳが低電位側に遷移することで、図６（Ｄ）に示すように、書き込みトランジスタ２３が非導通（オフ）状態となる。これにより、駆動トランジスタ２２のゲートは信号線３３から切り離される。これと同時に、ドレイン−ソース間電流Ｉｄｓが有機ＥＬ素子２１に流れ始めることにより、有機ＥＬ素子２１のアノード電位はドレイン−ソース間電流Ｉｄｓに応じて上昇する。

有機ＥＬ素子２１のアノード電位の上昇は、即ち駆動トランジスタ２２のソース電位Ｖｓの上昇に他ならない。駆動トランジスタ２２のソース電位Ｖｓが上昇すると、保持容量２４のブートストラップ動作により、駆動トランジスタ２２のゲート電位Ｖｇも連動して上昇する。このとき、ゲート電位Ｖｇの上昇量はソース電位Ｖｓの上昇量に等しくなる。故に、発光期間中駆動トランジスタ２２のゲート‐ソース間電圧ＶｇｓはＶｓｉｇ＋Ｖｔｈ−ΔＶで一定に保持される。そして、時刻ｔ８で信号線３３の電位が映像信号の信号電圧Ｖｓｉｇからオフセット電圧Ｖｏｆｓに切り替わる。

以上説明した一連の回路動作から明らかなように、書き込み走査回路４０から出力される走査信号ＷＳは、書き込みトランジスタ２３を駆動することによってオフセット電圧Ｖｏｆｓをサンプリングして書き込む前半の書き込みパルスと、信号電圧Ｖｓｉｇをサンプリングして書き込む後半の書き込みパルスを含んでいる（図４参照）。

（閾値補正の原理）
ここで、駆動トランジスタ２２の閾値補正の原理について説明する。駆動トランジスタ２２は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機ＥＬ素子２１には駆動トランジスタ２２から、次式（１）で与えられる一定のドレイン・ソース間電流（駆動電流）Ｉｄｓが供給される。
Ｉｄｓ＝（１／２）・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）² ……（１）
ここで、Ｗは駆動トランジスタ２２のチャネル幅、Ｌはチャネル長、Ｃｏｘは単位面積当たりのゲート容量である。

図７に、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓ対ゲート・ソース間電圧Ｖｇｓの特性を示す。この特性図に示すように、駆動トランジスタ２２の閾値電圧Ｖｔｈのばらつきに対する補正を行わないと、閾値電圧ＶｔｈがＶｔｈ１のとき、ゲート・ソース電圧Ｖｇｓに対応するドレイン−ソース間電流ＩｄｓがＩｄｓ１になるのに対して、閾値電圧ＶｔｈがＶｔｈ２（Ｖｔｈ２＞Ｖｔｈ１）のとき、同じゲート−ソース間電圧Ｖｇｓに対応するドレイン−ソース間電流ＩｄｓがＩｄｓ２（Ｉｄｓ２＜Ｉｄｓ）になる。すなわち、駆動トランジスタ２２の閾値電圧Ｖｔｈが変動すると、ゲート−ソース間電圧Ｖｇｓが一定であってもドレイン−ソース間電流Ｉｄｓが変動する。

これに対し、上記構成の画素（画素回路）２０では、先述したように、発光時の駆動トランジスタ２２のゲート−ソース間電圧ＶｇｓがＶｓｉｇ＋Ｖｔｈ−ΔＶであるために、これを式（１）に代入すると、ドレイン−ソース間電流Ｉｄｓは、
Ｉｄｓ＝（１／２）・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｓｉｇ−ΔＶ）² ……（２）
で表される。

すなわち、駆動トランジスタ２２の閾値電圧Ｖｔｈの項がキャンセルされており、駆動トランジスタ２２から有機ＥＬ素子２１に供給されるドレイン−ソース間電流Ｉｄｓは、駆動トランジスタ２２の閾値電圧Ｖｔｈに依存しない。その結果、駆動トランジスタ２２の製造プロセスのばらつきや経時変化により、各画素ごとに駆動トランジスタ２２の閾値電圧Ｖｔｈが変動しても、ドレイン−ソース間電流Ｉｄｓが変動しないために、有機ＥＬ素子２１の発光輝度も変動しない。

（移動度補正の原理）
次に、駆動トランジスタ２２の移動度補正の原理について説明する。図８に、駆動トランジスタ２２の移動度μが相対的に大きい画素Ａと、駆動トランジスタ２２の移動度μが相対的に小さい画素Ｂとを比較した状態で特性カーブを示す。駆動トランジスタ２２をポリシリコン薄膜トランジスタなどで構成した場合、画素Ａや画素Ｂのように、画素間で移動度μがばらつくことは避けられない。

画素Ａと画素Ｂで移動度μにばらつきがある状態で、例えば両画素Ａ，Ｂに同レベルの入力信号電圧Ｖｓｉｇを書き込んだ場合に、何ら移動度μの補正を行わないと、移動度μの大きい画素Ａに流れるドレイン−ソース間電流Ｉｄｓ１′と移動度μの小さい画素Ｂに流れるドレイン−ソース間電流Ｉｄｓ２′との間には大きな差が生じてしまう。このように、移動度μのばらつきに起因してドレイン−ソース間電流Ｉｄｓに画素間で大きな差が生じると、画面のユニフォーミティを損なうことになる。

ここで、先述した式（１）のトランジスタ特性式から明らかなように、移動度μが大きいとドレイン−ソース間電流Ｉｄｓが大きくなる。したがって、負帰還における帰還量ΔＶは移動度μが大きくなるほど大きくなる。図８に示すように、移動度μの大きな画素Ａの帰還量ΔＶ１は、移動度の小さな画素Ｖの帰還量ΔＶ２に比べて大きい。そこで、移動度補正動作によって駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓを入力信号電圧Ｖｓｉｇ側に負帰還させることで、移動度μが大きいほど負帰還が大きくかかることになるために、移動度μのばらつきを抑制することができる。

具体的には、移動度μの大きな画素Ａで帰還量ΔＶ１の補正をかけると、ドレイン−ソース間電流ＩｄｓはＩｄｓ１′からＩｄｓ１まで大きく下降する。一方、移動度μの小さな画素Ｂの帰還量ΔＶ２は小さいために、ドレイン−ソース間電流ＩｄｓはＩｄｓ２′からＩｄｓ２までの下降となり、それ程大きく下降しない。結果的に、画素Ａのドレイン−ソース間電流Ｉｄｓ１と画素Ｂのドレイン−ソース間電流Ｉｄｓ２とはほぼ等しくなるために、移動度μのばらつきが補正される。

以上をまとめると、移動度μの異なる画素Ａと画素Ｂがあった場合、移動度μの大きい画素Ａの帰還量ΔＶ１は移動度μの小さい画素Ｂの帰還量ΔＶ２に比べて大きくなる。つまり、移動度μが大きい画素ほど帰還量ΔＶが大きく、ドレイン−ソース間電流Ｉｄｓの減少量が大きくなる。すなわち、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓを入力信号電圧Ｖｓｉｇ側に負帰還させることで、移動度μの異なる画素のドレイン−ソース間電流Ｉｄｓの電流値が均一化され、その結果、移動度μのばらつきを補正することができる。

ここで、図２に示した画素（画素回路）２０において、閾値補正、移動度補正の有無による映像信号の信号電位（サンプリング電位）Ｖｓｉｇと駆動トランジスタ２２のドレイン・ソース間電流Ｉｄｓとの関係について図９を用いて説明する。

図９において、（Ａ）は閾値補正および移動度補正を共に行わない場合、（Ｂ）は移動度補正を行わず、閾値補正のみを行った場合、（Ｃ）は閾値補正および移動度補正を共に行った場合をそれぞれ示している。図９（Ａ）に示すように、閾値補正および移動度補正を共に行わない場合には、閾値電圧Ｖｔｈおよび移動度μの画素Ａ，Ｂごとのばらつきに起因してドレイン・ソース間電流Ｉｄｓに画素Ａ，Ｂ間で大きな差が生じることになる。

これに対して、閾値補正のみを行った場合は、図９（Ｂ）に示すように、当該閾値補正によってドレイン・ソース間電流Ｉｄｓのばらつきをある程度低減できるものの、移動度μの画素Ａ，Ｂごとのばらつきに起因する画素Ａ，Ｂ間でのドレイン・ソース間電流Ｉｄｓの差は残る。そして、閾値補正および移動度補正を共に行うことで、図９（Ｃ）に示すように、閾値電圧Ｖｔｈおよび移動度μの画素Ａ，Ｂごとのばらつきに起因する画素Ａ，Ｂ間でのドレイン・ソース間電流Ｉｄｓの差をほぼ無くすことができるために、どの階調においても有機ＥＬ素子２１の輝度ばらつきは発生せず、良好な画質の表示画像を得ることができる。

（本実施形態の特徴部分）
上述したように、書き込みパルス（図４の後半の走査信号ＷＳ）による駆動の下に、書き込みトランジスタ２３によって入力信号電圧Ｖｓｉｇをサンプリングして書き込み、この書き込んだ信号電圧Ｖｓｉｇに応じた駆動電流を有機ＥＬ素子２１に流すことによって当該有機ＥＬ素子２１を発光駆動する有機ＥＬ表示装置１０において、本実施形態では、書き込みパルスがアクティブ状態に移行（遷移）するときの応答速度（本例では、立ち上がり速度）および非アクティブ状態に移行するときの応答速度（本例では、立ち下がり速度）を共に速く設定することで、当該書き込みパルスの立ち上がり波形および立ち下がり波形で決まる移動度補正期間（信号書き込み期間）の画素行ごとのばらつきをなくし、画素アレイ部３０全体に亘って最適な移動度補正を行うことを特徴としている。

［実施例］
以下に、入力信号電圧Ｖｓｉｇを書き込むための書き込みパルス（図４の後半の走査信号ＷＳ）の立ち上がり／立ち下がり速度を共に速く設定するための具体的な実施例について説明する。

先述したように、走査信号ＷＳ（ＷＳ１〜ＷＳｍ）は書き込み走査回路４０から出力される。書き込み走査回路４０は、図１０に示すにように、シフトレジスタ４１、ロジック回路４２および出力回路４３によって構成され、画素アレイ部３０の各画素２０を駆動する駆動部として表示パネル７０上に実装されている。

この書き込み走査回路４０において、出力回路４３は、少なくとも、画素アレイ部３０の画素行に対応して配置されたレベルシフト回路４３１を有する構成となっている。レベルシフト回路４３１は、前段回路部分と後段回路部分からなり、両回路部分の電源、例えば正側の電源が分離されている。

書き込み走査回路４０には、表示パネル７０の外部に設けられた制御基板８０から例えばフレキシブルケーブル９０を介してタイミング信号や電源電圧が供給される。具体的には、制御基板８０上には、タイミング発生回路８１、Ｖｄｄ１電源回路８２およびＶｄｄ２電源回路８３等が設けられている。

タイミング発生回路８１は、シフトレジスタ４１の動作の基準となるクロックパルスＣＫと、シフトレジスタ４１のシフト動作の開始を指令するスタートパルスＳＴを生成してシフトレジスタ４１に供給するとともに、走査信号ＷＳのパルス幅を決めるイネーブルパルスＷＳＥＮを生成してロジック回路４２に供給する。

Ｖｄｄ１電源回路８２は、直流の電源電圧Ｖｄｄ１を出力する。この電源電圧Ｖｄｄ１は、フレキシブルケーブル９０を介してシフトレジスタ４１、ロジック回路４２およびレベルシフト回路４３１の前段回路部分に、それらの正側の電源電圧として供給される。

Ｖｄｄ２電源回路８３は、電源電圧Ｖｄｄ１よりも高い電源電圧Ｖｄｄ２を出力するとともに、例えばイネーブルパルスＷＳＥＮに同期して、移動度補正期間（信号書き込み期間）の終了タイミング（図４の時刻ｔ７のタイミング）で電源電圧Ｖｄｄ２の出力を停止する。この出力停止（電源断）により、電源電圧Ｖｄｄ２は瞬時にグランド（ＧＮＤレベル）に落ちる。この電源電圧Ｖｄｄ２は、フレキシブルケーブル９０を介してレベルシフト回路４３１の後段回路部分にその正側の電源電圧として供給される。

レベルシフト回路４３１の前段回路部分には電源電圧Ｖｄｄ１が供給され、後段回路部分には電源電圧Ｖｄｄ１よりも高い電源電圧Ｖｄｄ２が供給される。すなわち、レベルシフト回路４３１は、前段回路部分が電源電圧Ｖｄｄ１で、後段回路部分が電源電圧Ｖｄｄ２（Ｖｄｄ２＞Ｖｄｄ１）で回路動作を行うことで、Ｖｄｄ１レベル（波高値）で入力されたパルスを、Ｖｄｄ２レベルのパルスにレベルシフト（レベル変換）する。

このように、本実施形態においては、レベルシフト回路４３１の後段回路部分にその正側の電源電圧として電源電圧Ｖｄｄ２を供給するとともに、移動度補正期間（信号書き込み期間）の終了タイミング（図４の時刻ｔ７のタイミング）で当該電源電圧Ｖｄｄ２の供給を強制的に遮断する点を特徴の一つとしている。電源電圧Ｖｄｄ２の供給が強制的に遮断されることで、レベルシフト回路４３１の後段回路部分の正側電源の電位が、移動度補正期間の終了タイミングで瞬時に（速い立ち下がり速度で）グランドレベルに落ちる。

（レベルシフト回路の回路構成）
図１１は、ある画素行の出力回路４３におけるレベルシフト回路４３１の回路構成の一例を示す回路図である。

図１１において、レベルシフト回路４３１は、前段回路部分を構成するバッファ回路４３１１と、後段回路部分を構成するバッファ回路４３１２および奇数段、例えば３段のインバータ４３１３，４３１４，４３１５とによって構成されている。

バッファ回路４３１１は、負側電源（Ｖｓｓ）ラインと正側電源（Ｖｄｄ１）ラインとの間に直列に接続されたＮチャネルＭＯＳトランジスタＮ１１およびＰチャネルＭＯＳトランジスタＰ１１と、同じく両電源ライン間に直列に接続されたＮチャネルＭＯＳトランジスタＮ１２およびＰチャネルＭＯＳトランジスタＰ１２を有し、一方のＮチャネルＭＯＳトランジスタＮ１１／Ｎ１２のゲートが他方のＮチャネルＭＯＳトランジスタＮ１２／Ｎ１１のドレインに接続された構成となっている。

このバッファ回路４３１１は、前段回路から互いに逆相の入力パルスｘＩＮ，ＩＮがＭＯＳトランジスタＰ１１，Ｐ１２の各ゲートに入力されることで、これら入力パルスｘＩＮ，ＩＮの極性を反転し、ＭＯＳトランジスタＰ１１とＭＯＳトランジスタＮ１１のドレイン共通接続ノードｎ１１と、ＭＯＳトランジスタＰ１２とＭＯＳトランジスタＮ１２のドレイン共通接続ノードｎ１２から、高レベルがＶｄｄ１レベルの互いに逆相のパルスとして出力する。

バッファ回路４３１２は、負側電源ラインと正側電源（Ｖｄｄ２）ラインとの間に直列に接続されたＮチャネルＭＯＳトランジスタＮ２１およびＰチャネルＭＯＳトランジスタＰ２１と、同じく両電源ライン間に直列に接続されたＮチャネルＭＯＳトランジスタＮ２２およびＰチャネルＭＯＳトランジスタＰ２２を有し、一方のＰチャネルＭＯＳトランジスタＰ２１／Ｐ２２のゲートが他方のＰチャネルＭＯＳトランジスタＰ２２／Ｐ２１のドレインに接続された構成となっている。

このバッファ回路４３１２は、前段のバッファ回路４３２１から互いに逆相のＶｄｄ１レベルの出力パルスがＭＯＳトランジスタＮ２１，Ｎ２２の各ゲートに入力されることで、ＭＯＳトランジスタＮ２１とＭＯＳトランジスタＰ２１のドレイン共通接続ノードｎ１３から高レベルがＶｄｄ２レベルの負論理のパルスとして出力される。すなわち、バッファ回路４３１２において、パルスのレベルがＶｄｄ１レベルからＶｄｄ２レベルにレベルシフト（レベル変換）される。

ここで、バッファ回路４３１２においては、ＰチャネルＭＯＳトランジスタＰ２１，Ｐ２２について、チャネル長Ｌをチャネル幅Ｗよりも長く設定している。ここでは、一例として、チャネル幅Ｗとチャネル長Ｌの寸法比Ｗ／Ｌを１０／２０に設定している。

このように、チャネル長Ｌをチャネル幅Ｗよりも長く設定することで、ＯＮ抵抗が大きくなるために、貫通電流が流れないようにすることができる。ただし、ＯＮ抵抗が大きくなることにより、出力パルスの立ち上がり速度が遅くなる。すなわち、ＭＯＳトランジスタＰ２１，Ｐ２２のチャネル寸法比Ｗ／Ｌで決まる所定の時定数で緩やかに立ち上がる。

一方、ＮチャネルＭＯＳトランジスタＮ２１，Ｎ２２については、チャネル幅Ｗをチャネル長Ｌよりも長く設定している。ここでは、一例として、チャネル幅Ｗとチャネル長Ｌの寸法比Ｗ／Ｌを６０／１０に設定している。

このように、チャネル幅Ｗをチャネル長Ｌよりも長く設定することで、ＭＯＳトランジスタＮ２１，Ｎ２２のドレイン・ソース間電流Ｉｄｓが大きくなるために、出力パルスの立ち下がり速度が速くなる、即ち出力パルスが瞬時に立ち下がる。

以上から明らかなように、バッファ回路４３１２からは、所定の時定数で緩やかに立ち上がり、瞬時に立ち下がるＶｄｄ２レベルのパルスが出力される。そして、この出力パルスは、いずれもＶｄｄ２電源で動作する奇数段のインバータ４３１３，４３１４，４３１５を経由することでＶｄｄ２レベルがアクティブとなる正論理の書き込みパルスとして出力される。

（出力回路の回路動作）
次に、上記構成のレベルシフト回路４３１の回路動作、特に後段回路部分の回路動作について、図１２のタイミング波形図を用いて説明する。図１２には、電源電圧Ｖｄｄ２、ＮチャネルトランジスタＮ２１のゲートに入力されるパルス（Ａ）、ノードｎ１３から出力されるパルス（Ｂ）およびインバータ４３１５から出力されるパルスＣの各波形を示している。

レベルシフト回路４３１において、後段回路部分のバッファ回路４３１２には、図１０に示すシフトレジスタ４１から出力されるシフトパルスがロジック回路４２を経由し、さらに前段回路部分のバッファ回路４３１１を介して時刻ｔ１１で立ち上がり、時刻ｔ１３で立ち下がるパルスＡとして入力される。

ここで、前段回路部分のバッファ回路４３１１では、正電源側のＭＯＳトランジスタＰ１１，Ｐ１２のチャネル寸法比Ｗ／Ｌが例えば６０／１０に設定され、負電源側のＭＯＳトランジスタＮ１１，Ｎ１２のチャネル寸法比Ｗ／Ｌが例えば１０／２０に設定されている。したがって、バッファ回路４３１１からは、瞬時に立ち上がり、ＭＯＳトランジスタＮ１１，Ｎ１２のチャネル寸法比Ｗ／Ｌで決まる所定の時定数で緩やかに立ち下がる正論理のパルスＡが出力され、後段回路部分のバッファ回路４３１２に入力される。

この正論理のパルスＡは、バッファ回路４３１２でＶｄｄ１レベルからＶｄｄ２レベルにレベルシフトされかつ極性反転されてパルスＢとして出力される。このとき、バッファ回路４３１２では、負電源側のＭＯＳトランジスタＮ２１，Ｎ２２のチャネル寸法比Ｗ／Ｌが例えば６０／１０に設定され、正電源側のＭＯＳトランジスタＰ１１，Ｐ１２のチャネル寸法比Ｗ／Ｌが例えば１０／２０に設定されていることから、バッファ回路４３１２からは、瞬時に立ち下がり、ＭＯＳトランジスタＰ２１，Ｐ２２のチャネル寸法比Ｗ／Ｌで決まる所定の時定数で緩やかに立ち上がる負論理のパルスＢが出力される。

そして、この負論理のパルスＢは、奇数段のインバータ４３１３，４３１４，４３１５を経由することで、通常は、図１２に点線で示すように、時刻ｔ１３でＶｄｄ２レベルからグランドレベルに所定の時定数で緩やかに遷移するパルスＣとして出力され、対応する画素行の書き込みトランジスタ２３のゲートに書き込みパルスＷＳとして印加されることになる。

ここで、この書き込みパルスＷＳによる駆動の下に、書き込みトランジスタによって入力信号電圧Ｖｓｉｇの書き込みを行うと同時に移動度補正を行う構成を採る有機ＥＬ表示装置では、移動度補正期間（信号書き込み期間）が書き込みパルスＷＳの応答速度（応答波形）、本例では立ち上がり／立ち下がり速度に依存し、これら立ち上がり／立ち下がり速度に画素行ごとにばらつきがあると、そのばらつきが移動度補正期間の画素行ごとのばらつきとなって現れ、結果として、移動度補正が画素行（走査段）ごとにばらつくことになる。

図１２に点線で示すパルスＣを見ると、立ち上がりについては瞬時であるためにその立ち上がり速度にばらつきは生じないものの、立ち下がりについては所定の時定数で緩やかに立ち下がるために、その立ち下がり速度に画素行ごとのばらつきが生じ、そのばらつきが移動度補正期間の画素行ごとのばらつきとなってしまう。

なお、図１２に点線で示すパルスＣの立ち下がり速度のばらつきは、レベルシフト回路４３１の後段回路部分のバッファ回路４３１２を構成する正電源側のＭＯＳトランジスタＰ１１，Ｐ１２のチャネル寸法比Ｗ／Ｌの画素行ごとのばらつきに起因して発生することになる。

そこで、本実施形態では、先述したように、レベルシフト回路４３１の後段回路部分、即ちバッファ回路４３１２およびインバータ４３１３〜４３１５にその正側の電源電圧として供給する電源電圧Ｖｄｄ２を、移動度補正期間（信号書き込み期間）の終了タイミング（図４の時刻ｔ７のタイミング）、具体的にはパルスＣがグランドレベルへの遷移を開始する時刻ｔ１３よりも前の時刻ｔ１２で強制的に遮断する構成を採っている。

レベルシフト回路４３１の後段回路部分への電源電圧Ｖｄｄ２の供給を強制的に遮断することで、レベルシフト回路４３１の後段回路部分の正側電源の電位が、時刻ｔ１２（移動度補正期間の終了タイミングｔ７）で瞬時にグランドレベルに落ち、それに伴ってパルスＣも時刻ｔ１２で瞬時にグランドレベルに遷移する。

これにより、書き込みパルスＷＳとして、立ち上がり速度および立ち下がり速度が共に速い、即ち瞬時に立ち上がり、瞬時に立ち下がるパルスが得られるために、立ち上がり速度および立ち下がり速度の双方において画素行ごとのばらつきを排除できる。その結果、書き込みパルスＷＳの立ち上がり波形および立ち下がり波形で決まる移動度補正期間（信号書き込み期間）の画素行ごとのばらつきをなくすることができるために、画素アレイ部３０全体に亘って最適な移動度補正を行うことができる。

（本実施形態の作用効果）
上述したように、書き込み走査回路４０の各段の出力回路として、レベルシフト回路４３１を少なくとも含む出力回路４３を用いてなる有機ＥＬ表示装置において、レベルシフト回路４３１の電源を前段回路部分（４３１１）と後段回路部分（４３１２〜４３１５）に分離するとともに、後段回路部分において、バッファ回路４３１２の後段に奇数段（本例では、３段）のインバータ４３１３，４３１４，４３１５を配置し、後段回路部分に対する電源電圧Ｖｄｄ２の供給を、移動度補正期間（信号書き込み期間）の終了タイミング（図４の時刻ｔ７のタイミング）で強制的に遮断する構成を採ることで、次のような作用効果を得ることができる。

すなわち、バッファ回路４３１２では、チャネルのサイズ比Ｗ／Ｌが大きい（一例として、６０／１０）ＭＯＳトランジスタＮ２１，Ｎ２２が論理０の転送を担うことから、パルスＢの立ち下がり速度のばらつきを抑えることができることから、当該パルスＢを奇数段のインバータを経由することにより、立ち上がり速度のばらつきが少ないパルスＣを得ることができる。

すなわち、バッファ回路４３１２の後段にインバータを奇数段配置することで、バッファ回路４３１２を構成するＭＯＳトランジスタＮ２１，Ｎ２２のチャネルサイズ比Ｗ／Ｌにより、書き込みパルスＷＳが瞬時に立ち上がるように、その立ち上がり速度を決めることができる。

一方、移動度補正期間（信号書き込み期間）の終了タイミング（図４の時刻ｔ７のタイミング）で、電源電圧Ｖｄｄ２の供給を強制的に遮断することで、電源電圧Ｖｄｄ２が瞬時にグランドレベルに落ちるために、この電源電圧Ｖｄｄ２の立ち下がり速度によって書き込みパルスＷＳの立ち下がり速度を決めることができる。その結果、書き込みパルスＷＳとして、瞬時に立ち上がり、瞬時に立ち下がるパルスが得られる。

特に、電源電圧Ｖｄｄ２が書き込み走査回路４０の各段の後段回路部分に対して共通に与えられていることで、各段の後段回路部分の電源電圧の立ち下がり速度が画素行ごとにばらつくこともないために、書き込みパルスＷＳの立ち下がり速度の画素行ごとのばらつきをより確実になくすことができる。

このように、立ち上がり速度および立ち下がり速度が共に速い書き込みパルスＷＳを生成できることで、立ち上がり速度および立ち下がり速度の双方において画素行ごとのばらつきを排除できるために、移動度補正期間（信号書き込み期間）の画素行ごとのばらつきをなくすることができる。そして、画素アレイ部３０全体に亘って最適な移動度補正を行うことができるために、表示画像のより高画質化を図ることができる。

以上説明した本実施例では、書き込みパルスＷＥとして高レベルでアクティブとなる正論理のパルスＣを生成する場合を例に挙げて説明したが、低レベルでアクティブとなる負論理の出力パルスＣ′を生成する場合にも同様に適用可能である。この場合は、レベルシフト回路４３１の後段回路部分（４３１２〜４３１５）負側（Ｖｓｓ）の電源をその前段側の回路部分と分離し、当該負側電源として電源電圧Ｖｓｓ２を供給する構成を採ることにより、立ち下がり速度および立ち上がり速度が共に速い負論理の書き込みパルスを生成することができる。

また、本発明は、レベルシフト回路４３１への適用に限られるものではなく、前段側の回路部分と電源が分離された終段回路部（本実施例のレベルシフト回路４３１に相当）を有し、当該終段回路部の入力パルスに基づく書き込みパルスＷＳを書き込みトランジスタ２３に与えることによって画素アレイ部３０の各画素２０を行単位で選択走査する走査回路４０において、終段回路部を構成するチャネル幅がチャネル長よりも大きいトランジスタの特性で決まる応答速度によって書き込みパルスＷＳがアクティブ状態に移行するときの応答速度を決め、終段回路部に供給される電源電圧Ｖｄｄ２（Ｖｓｓ２）が遮断されるときの応答速度によって書き込みパルスＷＳが非アクティブ状態に移行するときの応答速度を決めるようにすることで、所期の目的を達成することができる。
ことを特徴とする表示装置。

なお、上記実施形態では、画素２０の電気光学素子として、有機ＥＬ素子を用いた有機ＥＬ表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではなく、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子（発光素子）を用いた表示装置全般に対して適用可能である。

［適用例］
以上説明した本発明に係る表示装置は、図１３〜図１７に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。以下に、本発明が適用される電子機器の一例について説明する。

なお、本発明に係る表示装置は、封止された構成のモジュール形状のものをも含む。例えば、画素アレイ部３０に透明なガラス等の対向部に貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタ、保護膜等、更には、上記した遮光膜が設けられてもよい。尚、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やＦＰＣ（フレキシブルプリントサーキット）等が設けられていてもよい。

図１３は、本発明が適用されるテレビを示す斜視図である。本適用例に係るテレビは、フロントパネル１０２やフィルターガラス１０３等から構成される映像表示画面部１０１を含み、その映像表示画面部１０１として本発明に係る表示装置を用いることにより作成される。

図１４は、本発明が適用されるデジタルカメラを示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含み、その表示部１１２として本発明に係る表示装置を用いることにより作製される。

図１５は、本発明が適用されるノート型パーソナルコンピュータを示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するとき操作されるキーボード１２２、画像を表示する表示部１２３等を含み、その表示部１２３として本発明に係る表示装置を用いることにより作製される。

図１６は、本発明が適用されるビデオカメラを示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含み、その表示部１３４として本発明に係る表示装置を用いることにより作製される。

図１７は、本発明が適用される携帯端末装置、例えば携帯電話機を示す斜視図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含み、そのディスプレイ１４４やサブディスプレイ１４５として本発明に係る表示装置を用いることにより作製される。

本発明の一実施形態に係る有機ＥＬ表示装置の構成の概略を示すシステム構成図である。 画素（画素回路）の具体的な構成例を示す回路図である。 画素の断面構造の一例を示す断面図である。 本発明の一実施形態に係る有機ＥＬ表示装置の動作説明に供するタイミングチャートである。 本発明の一実施形態に係る有機ＥＬ表示装置の回路動作の説明図（その１）である。 本発明の一実施形態に係る有機ＥＬ表示装置の回路動作の説明図（その２）である。 駆動トランジスタの閾値電圧Ｖｔｈのばらつきに起因する課題の説明に供する特性図である。 駆動トランジスタの移動度μのばらつきに起因する課題の説明に供する特性図である。 閾値補正、移動度補正の有無による映像信号の信号電圧Ｖｓｉｇと駆動トランジスタのドレイン・ソース間電流Ｉｄｓとの関係の説明に供する特性図である。 書き込み走査回路の構成の一例を示すブロック図である。 ある画素行の出力回路におけるレベルシフト回路の回路構成の一例を示す回路図である。 レベルシフト回路の回路動作の説明に供するタイミング波形図である。 本発明が適用されるテレビを示す斜視図である。 本発明が適用されるデジタルカメラを示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。 本発明が適用されるノート型パーソナルコンピュータを示す斜視図である。 本発明が適用されるビデオカメラを示す斜視図である。 本発明が適用される携帯電話機を示す斜視図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。

符号の説明

１０…有機ＥＬ表示装置、２０…画素（画素回路）、２１…有機ＥＬ素子、２２…駆動トランジスタ、２３…書き込みトランジスタ、２４…保持容量、２５…補助容量、３０…画素アレイ部、３１（３１−１〜３１−ｍ）…走査線、３２（３２−１〜３２−ｍ）…電源供給線、３３（３３−１〜３３−ｎ）…信号線、３４…共通電源供給線、４０…書き込み走査回路、５０…電源供給走査回路、６０…水平駆動回路、７０…表示パネル、８０…制御基板、８１…タイミング発生回路、８２…Ｖｄｄ１電源回路、８３…Ｖｄｄ２電源回路、９０…フレキシブルケーブル

Claims (6)

1. 電気光学素子と、入力信号電圧をサンプリングして書き込む書き込みトランジスタと、前記書き込みトランジスタによって書き込まれた入力信号電圧を保持する保持容量と、前記保持容量に保持された入力信号電圧に基づいて前記電気光学素子を駆動する駆動トランジスタとを含む画素が行列状に配置されてなる画素アレイ部と、
   前段側の回路部分と電源が分離された終段回路部を有し、当該終段回路部の入力パルスに基づく書き込みパルスを前記書き込みトランジスタに与えることによって前記画素アレイ部の各画素を行単位で選択走査する走査回路とを備え、
   前記走査回路は、前記終段回路部を構成するチャネル幅がチャネル長よりも大きいトランジスタの特性で決まる応答速度によって前記書き込みパルスがアクティブ状態に移行するときの応答速度を決め、前記終段回路部に供給される電源電圧が遮断されるときの応答速度によって前記書き込みパルスが非アクティブ状態に移行するときの応答速度を決める
   ことを特徴とする表示装置。
2. 前記画素アレイ部の各画素は、前記書き込みトランジスタによる前記入力信号電圧の書き込み期間において、前記駆動トランジスタのドレイン−ソース間電流をゲート入力側に負帰還することによって当該駆動トランジスタのドレイン−ソース間電流の移動度に対する依存性を打ち消す補正動作を行う
   ことを特徴とする請求項１記載の表示装置。
3. 前記終段回路部は、前記入力パルスを第１レベルから第２レベルにレベルシフトするレベルシフト部と、当該レベルシフト部の後段に配置された奇数段のインバータを有し、
   前記レベルシフト回路は、前記レベルシフト部を構成するチャネル幅がチャネル長よりも大きいトランジスタの特性で決まる応答速度によって前記書き込みパルスがアクティブ状態に移行するときの応答速度を決める
   ことを特徴とする請求項１記載の表示装置。
4. 前記電源電圧は、前記走査回路の各段の前記終段回路部に対して共通に与えられる
   ことを特徴とする請求項１記載の表示装置。
5. 電気光学素子と、入力信号電圧をサンプリングして書き込む書き込みトランジスタと、前記書き込みトランジスタによって書き込まれた入力信号電圧を保持する保持容量と、前記保持容量に保持された入力信号電圧に基づいて前記電気光学素子を駆動する駆動トランジスタとを含む画素が行列状に配置されてなる画素アレイ部と、
   前段側の回路部分と電源が分離された終段回路部を有し、当該終段回路部の入力パルスに基づく書き込みパルスを前記書き込みトランジスタに与えることによって前記画素アレイ部の各画素を行単位で選択走査する走査回路とを備えた表示装置において、
   前記終段回路部を構成するチャネル幅がチャネル長よりも大きいトランジスタの特性で決まる応答速度によって前記書き込みパルスがアクティブ状態に移行するときの応答速度を決め、前記終段回路部に供給される電源電圧が遮断されるときの応答速度によって前記書き込みパルスが非アクティブ状態に移行するときの応答速度を決める
   ことを特徴とする表示装置の駆動方法。
6. 電気光学素子と、入力信号電圧をサンプリングして書き込む書き込みトランジスタと、前記書き込みトランジスタによって書き込まれた入力信号電圧を保持する保持容量と、前記保持容量に保持された入力信号電圧に基づいて前記電気光学素子を駆動する駆動トランジスタとを含む画素が行列状に配置されてなる画素アレイ部と、
   前段側の回路部分と電源が分離された終段回路部を有し、当該終段回路部の入力パルスに基づく書き込みパルスを前記書き込みトランジスタに与えることによって前記画素アレイ部の各画素を行単位で選択走査するとともに、前記終段回路部を構成するチャネル幅がチャネル長よりも大きいトランジスタの特性で決まる応答速度によって前記書き込みパルスがアクティブ状態に移行するときの応答速度を決め、前記終段回路部に供給される電源電圧が遮断されるときの応答速度によって前記書き込みパルスが非アクティブ状態に移行するときの応答速度を決める
   走査回路と
   を備えた表示装置を有することを特徴とする電子機器。

Images