KR101516657B1 - 표시장치 및 그 구동방법과 전자기기 - Google Patents

Abstract

짧은 시간에 이동도 보정을 행할 수 있도록, 이동도 보정동작을 가속화 가능한 표시장치를 제공한다. 샘플링 트랜지스터 Tr1은, 주사선 WS에 공급된 제어신호에 따라 온 하여, 신호선 SL으로부터 영상신호를 샘플링하고 저장용량 Cs에 기록하는 동시에, 제어신호에 따라 오프할 때까지의 소정의 보정기간에 드라이브 트랜지스터 Trd로부터 흐르는 전류를 저장용량 Cs에 부귀환하여, 드라이브 트랜지스터 Trd의 이동도에 따른 보정량을 저장용량 Cs에 기록한다. 라이트 스캐너(4)는, 적어도 더블 펄스를 포함하는 제어신호를 주사선 WS에 공급하여, 제1보정기간 및 제2보정기간과 그 사이의 보정중간 기간을 설정한다. 샘플링 트랜지스터 Tr1은, 제1보정기간에서 보정량의 기록을 행하고, 보정중간 기간에서 보정량의 기록을 가속하고, 제2보정기간에서 보정량의 기록을 확정한다.

이동도 보정동작, 표시장치, 주사선, 드라이브 트랜지스터

Description

표시장치 및 그 구동방법과 전자기기{DISPLAY DEVICE, METHOD FOR DRIVING THE SAME, AND ELECTRONIC APPARATUS}

본 발명은, 화소마다 배치한 발광 소자를 전류구동하여 화상을 표시하는 표시장치 및 그 구동방법에 관한 것이다. 또한 이러한 표시장치를 사용한 전자기기에 관한 것이다. 상세하게는, 각 화소 회로 내에 설치한 절연 게이트형 전계효과트랜지스터에 의해 유기 EL등의 발광 소자에 통전하는 전류량을 제어하는, 소위 액티브 매트릭스형의 표시장치의 구동방식에 관한 것이다.

표시장치, 예를 들면 액정 디스플레이 등에서는 다수의 액정화소를 매트릭스 모양으로 나열하고, 표시해야 할 화상정보에 따라 화소마다 입사광의 투과 강도 또는 반사 강도를 제어함으로써 화상을 표시한다. 이것은, 유기 EL소자를 화소에 사용한 유기 EL디스플레이 등에 있어서도 같지만, 액정화소와 달리 유기 EL소자는 자발광 소자이다. 그 때문에, 유기 EL디스플레이는 액정 디스플레이에 비하여 화상의 시인성이 높고, 백라이트가 불필요하며, 응답 속도가 높은 등의 이점을 가진다. 또한, 각 발광 소자의 휘도 레벨(계조)은 거기에 흐르는 전류값에 의해 제어가능하 며, 소위 전류 제어형이라는 점에서 액정 디스플레이 등의 전압제어형과는 크게 다르다.

유기 EL디스플레이에 있어서는, 액정 디스플레이와 마찬가지로 그 구동방식으로서 단순 매트릭스 방식과 액티브 매트릭스 방식이 있다. 전자는 구조가 단순하지만, 대형이고, 고선명한 디스플레이의 실현이 곤란하다는 등의 문제가 있기 때문에, 현재는 액티브 매트릭스 방식의 개발이 한창 행해지고 있다. 이 방식은, 각 화소 회로 내부의 발광 소자에 흐르는 전류를, 화소 회로 내부에 설치한 능동소자(일반적으로는 박막 트랜지스터, TFT)에 의해 제어하는 것으로, 이하의 특허문헌에 기재가 있다.

[특허문헌 1] 일본국 공개특허공보 특개 2003-255856

[특허문헌 2] 일본국 공개특허공보 특개 2003-271095

[특허문헌 3] 일본국 공개특허공보 특개 2004-133240

[특허문헌 4] 일본국 공개특허공보 특개 2004-029791

[특허문헌 5] 일본국 공개특허공보 특개 2004-093682

[특허문헌 6] 일본국 공개특허공보 특개 2006-215213

종래의 화소 회로는, 제어신호를 공급하는 행 모양의 주사선과 영상신호를 공급하는 열 모양의 신호선이 교차하는 부분에 배치되어, 적어도 샘플링 트랜지스터와 저장용량과 드라이브 트랜지스터와 발광 소자를 포함한다. 샘플링 트랜지스터는, 주사선으로부터 공급되는 제어신호에 따라 전도하여 신호선으로부터 공급된 영상신호를 샘플링한다. 저장용량은, 샘플링된 영상신호의 신호 전위에 따른 입력 전압을 저장한다. 드라이브 트랜지스터는, 저장용량에 유지된 입력 전압에 따라 소정의 발광 기간에 출력 전류를 구동전류로서 공급한다. 한편 일반적으로, 출력 전류는 드라이브 트랜지스터의 채널 영역의 캐리어 이동도 및 임계 전압에 대하여 의존성을 가진다. 발광 소자는, 드라이브 트랜지스터로부터 공급된 출력 전류에 의해 영상신호에 따른 휘도로 발광한다.

드라이브 트랜지스터는, 저장용량에 유지된 입력 전압을 제어단인 게이트에 받아서 한 쌍의 전류단인 소스/드레인간에 출력 전류를 흘려보내고, 발광 소자에 통전한다. 일반적으로 발광 소자의 발광 휘도는 통전량에 비례하고 있다. 또한 드라이브 트랜지스터의 출력 전류 공급량은 게이트 전압 즉 저장용량에 기록된 입력 전압에 의해 제어된다. 종래의 화소 회로는, 드라이브 트랜지스터의 게이트에 인가되는 입력 전압을 입력 영상신호에 따라 변화시키는 것으로 발광 소자에 공급하는 전류량을 제어하고 있다.

여기에서 드라이브 트랜지스터의 동작 특성은 이하의 식 1로 나타낸다.

Ids= (1/2)μ(W/L)Cox(Vgs-Vth)² 식 1

이 트랜지스터 특성식 1에 있어서, Ids는 소스/드레인간에 흐르는 드레인 전류를 나타내고 있으며, 화소 회로에서는 발광 소자에 공급되는 출력 전류다. Vgs는 소스를 기준으로 하여 게이트에 인가되는 게이트 전압을 나타내고 있고, 화소 회로에서는 전술한 입력 전압이다. Vth는 트랜지스터의 임계 전압이다. 또 μ는 트랜지스터의 채널을 구성하는 반도체 박막의 이동도를 나타내고 있다. 그 외 W는 채널 폭을 나타내고, L은 채널길이를 나타내고, Cox는 게이트 용량을 나타내고 있다. 이 트랜지스터 특성식 1에서 알 수 있는 바와 같이, 박막 트랜지스터는 포화 영역에서 동작할 때, 게이트 전압 Vgs이 임계 전압 Vth을 넘어 커지면, 온 상태가 되어서 드레인 전류 Ids가 흐른다. 원리적으로 보면 상기의 트랜지스터 특성식 1이 나타내는 바와 같이, 게이트 전압 Vgs이 일정하면 항상 같은 량의 드레인 전류 Ids가 발광 소자에 공급된다. 따라서, 화면을 구성하는 각 화소에 모두 동일한 레벨의 영상신호를 공급하면, 전체 화소가 동일휘도로 발광하여, 화면의 일관성(유니포머티)을 얻을 수 있을 것이다.

그러나 실제로는, 폴리실리콘 등의 반도체 박막으로 구성된 박막 트랜지스터(TFT)는, 개개의 디바이스 특성에 편차가 있다. 특히, 임계 전압 Vth은 일정하지 않고, 각 화소마다 편차가 있다. 전술의 트랜지스터 특성식 1에서 알 수 있는 바와 같이, 각 드라이브 트랜지스터의 임계 전압 Vth이 변동하면, 게이트 전압 Vgs이 일정해도, 드레인 전류 Ids에 편차가 생기고, 화소마다 휘도가 변동되므로, 화면의 유니포머티를 손상시킨다. 종래부터 드라이브 트랜지스터의 임계 전압의 편차를 캔슬하는 기능을 짜 넣은 화소 회로가 개발되고 있으며, 예를 들면 전기의 특허문헌 3에 개시가 있다.

그러나, 발광 소자에 대한 출력 전류의 변동 요인은, 드라이브 트랜지스터의 임계 전압 Vth 뿐만 아니다. 상기의 트랜지스터 특성식 1에서 알 수 있는 바와 같이, 드라이브 트랜지스터의 이동도μ가 변동했을 경우에도, 출력 전류 Ids가 변동한다. 이 결과, 화면의 유니포머티가 손상된다. 종래부터 드라이브 트랜지스터의 이동도의 편차를 보정하는 기능을 짜 넣은 화소 회로가 개발되고 있으며, 예를 들면 전기의 특허문헌 6에 개시가 있다.

종래의 이동도 보정 기능을 갖춘 화소 회로는, 신호 전위에 따라 드라이브 트랜지스터에 흐르는 구동전류를, 소정의 보정 기간 동안에 저장용량에 부귀환하여, 저장용량에 유지되어 있는 신호 전위를 조정한다. 드라이브 트랜지스터의 이동도가 크면 부귀환량이 그 만큼 커지고, 신호 전위의 감소분이 증가하여, 결과적으로 구동전류를 억제할 수 있다. 한편 드라이브 트랜지스터의 이동도가 작을 때는 저장용량에 대한 부귀환량이 작아지므로, 유지된 신호 전위의 감소폭은 적다. 따라서 구동전류는 그다지 감소하지 않는다. 이와 같이 개개의 화소의 드라이브 트랜지스터의 이동도의 대소에 따라 이것을 캔슬 하는 방향으로 신호 전위를 조정하고 있다. 따라서 개개의 화소의 드라이브 트랜지스터의 이동도가 변동함에도 불구하고, 동일한 신호 전위에 대하여 개개의 화소는 동 레벨의 발광 휘도를 나타낸다.

전술한 이동도 보정동작은, 소정의 이동도 보정기간에 행해진다. 액티브 매 트릭스형의 표시장치는, 1수평주사 기간마다 화소의 각 행을 선 순차로 주사한다. 액티브 매트릭스형의 표시장치는, 1수평주사 기간 내에서 전술한 임계 전압 보정동작, 신호 기록 동작, 이동도 보정동작 등을 행해야 한다. 액티브 매트릭스형의 표시장치의 화소의 고밀도화 혹은 고선명화가 진행하면, 화소의 각 행에 할당되는 1수평주사 기간이 단축된다. 이것에 따라 이동도 보정시간도 단축화되는 경향에 있다. 종래의 표시장치는 이동도 보정기간의 단축화에 대응할 수 없어, 이동도 보정이 불충분하게 될 우려가 있기 때문에 해결해야 할 과제로 되어 있다.

전술한 이동도 보정동작은, 소정의 이동도 보정기간에 행해진다. 화면의 유니포머티를 높이기 위해서는, 최적인 조건에서 이동도 보정을 행하는 것이 중요하다. 그러나 최적인 이동도 보정시간은 반드시 일정하지 않으며, 현실적으로는 영상신호의 레벨에 의존하고 있다. 일반적으로는, 영상신호의 신호 전위가 높을 경우(발광 휘도가 높아 화이트 표시를 행할 경우) 최적인 이동도 보정시간은 짧아지는 경향에 있다. 반대로 신호 전위가 높지 않을 경우(그레이 계조 혹은 블랙 계조의 표시를 행할 경우) 최적인 이동도 보정시간은 길어지는 경향에 있다. 그러나, 종래의 표시장치는 영상신호의 신호 전위에 대한 최적 이동도 보정시간의 의존성이 반드시 고려되고 있지 않아, 화면의 유니포머티를 높이는 동시에서 해결해야 할 과제로 되어 있었다.

전술한 종래의 기술의 과제를 감안하여, 본 발명은 짧은 시간에 이동도 보정을 행할 수 있도록, 이동도 보정동작을 가속가능한 표시장치를 제공하는 것을 목적 으로 한다. 또 본 발명은 영상신호의 계조(신호레벨)에 따라 이동도 보정기간을 조정가능한 표시장치를 제공하는 것을 목적으로 한다. 이러한 목적을 달성하기 위하여 이하의 수단을 강구했다. 즉 본 발명은, 화소 어레이부와 구동부로 이루어지고, 상기 화소 어레이부는, 행 모양의 주사선과, 열 모양의 신호선과, 각 주사선과 각 신호선이 교차하는 부분에 배치된 행렬 모양의 화소를 구비하고, 각 화소는 적어도, 샘플링 트랜지스터와, 드라이브 트랜지스터와, 저장용량과, 발광 소자를 구비하고, 상기 샘플링 트랜지스터는, 그 제어단이 상기 주사선에 접속하여, 그 한 쌍의 전류단이 상기 신호선과 상기 드라이브 트랜지스터의 제어단 사이에 접속하고, 상기 드라이브 트랜지스터는, 한 쌍의 전류단의 한쪽이 상기 발광 소자에 접속하고, 다른 쪽이 전원에 접속하고, 상기 저장용량은, 상기 드라이브 트랜지스터의 제어단과 전류단 사이에 접속하고, 상기 구동부는 적어도, 각 주사선에 순차 제어신호를 공급하여 선 순차 주사를 행하는 라이트 스캐너와, 상기 선 순차 주사에 맞춰서 각 신호선에 영상신호를 공급하는 신호 셀렉터를 가지고, 상기 샘플링 트랜지스터는, 상기 주사선에 공급된 제어신호에 따라 온 하여, 상기 신호선으로부터 영상신호를 샘플링하고 상기 저장용량에 기록하는 동시에, 제어신호에 따라 오프할 때까지의 소정의 보정기간에 상기 드라이브 트랜지스터에서 흐르는 전류를 상기 저장용량에 부귀환하고, 상기 드라이브 트랜지스터의 이동도에 따른 보정량을 상기 저장용량에 기록하며, 상기 드라이브 트랜지스터는, 상기 저장용량에 기록된 영상신호 및 보정량에 따른 전류를 상기 발광 소자에 공급하여 발광시키는 표시장치이며, 상기 라이트 스캐너는, 적어도 더블 펄스를 포함하는 제어신호를 상기 주사선에 공 급하여, 제1보정기간 및 제2보정기간과 그 사이의 보정중간 기간을 설정하고, 상기 샘플링 트랜지스터는, 제1보정기간에서 상기 저장용량에 대한 보정량의 기록을 행하고, 보정중간 기간에서 상기 저장용량에 대한 보정량의 기록을 가속하고, 제2보정기간에서 상기 저장용량에 대한 보정량의 기록을 확정하는 것을 특징으로 한다.

바람직하게는, 상기 샘플링 트랜지스터는 보정중간 기간에 있어서, 영상신호의 레벨에 따라 상기 저장용량에 대한 보정량의 기록의 가속 정도를 자동적으로 조정하고, 이로써 영상신호의 레벨에 따른 보정량을 상기 저장용량에 기록한다.

또한 본 발명은, 화소 어레이부와 구동부로 이루어지고, 상기 화소 어레이부는, 행 모양의 주사선과, 열 모양의 신호선과, 각 주사선과 각 신호선이 교차하는 부분에 배치된 행렬 모양의 화소를 구비하고, 각 화소는 적어도, 샘플링 트랜지스터와, 드라이브 트랜지스터와, 저장용량과, 발광 소자를 구비하고, 상기 샘플링 트랜지스터는, 그 제어단이 상기 주사선에 접속하여, 그 한 쌍의 전류단이 상기 신호선과 상기 드라이브 트랜지스터의 제어단 사이에 접속하고, 상기 드라이브 트랜지스터는, 한 쌍의 전류단의 한쪽이 상기 발광 소자에 접속하고, 다른 쪽이 전원에 접속하고, 상기 저장용량은, 상기 드라이브 트랜지스터의 제어단과 전류단 사이에 접속하고, 상기 구동부는 적어도, 각 주사선에 순차 제어신호를 공급하여 선 순차 주사를 행하는 라이트 스캐너와, 상기 선 순차 주사에 맞춰서 각 신호선에 영상신호를 공급하는 신호 셀렉터를 가지고, 상기 샘플링 트랜지스터는, 상기 주사선에 공급된 제어신호에 따라 온 하여, 상기 신호선으로부터 영상신호를 샘플링하고 상기 저장용량에 기록하는 동시에, 제어신호에 따라 오프할 때까지의 소정의 보정기 간에 상기 드라이브 트랜지스터로부터 흐르는 전류를 상기 저장용량에 부귀환하여, 상기 드라이브 트랜지스터의 이동도에 따른 보정량을 상기 저장용량에 기록하고, 상기 드라이브 트랜지스터는, 상기 저장용량에 기록된 영상신호 및 보정량에 따른 전류를 상기발광 소자에 공급하여 발광시키는 표시장치이며, 상기 라이트 스캐너는, 피크 레벨이 다른 적어도 더블 펄스를 포함하는 제어신호를 상기 주사선에 공급하고, 상기 샘플링 트랜지스터는, 그 게이트가 되는 제어단에 인가되는 더블 펄스의 피크 레벨에 따라, 그 소스측이 되는 전류단에 인가되는 영상신호의 레벨에 따라 온 오프 동작하고, 이로써 영상신호의 레벨에 따라 상기 보정시간을 자동적으로 조정하는 것을 특징으로 한다.

바람직하게는 상기 라이트 스캐너는, 제1 펄스의 피크 레벨이 제2 펄스의 피크 레벨보다도 높은 더블 펄스를 포함하는 제어신호를 상기 주사선에 공급하고, 상기 샘플링 트랜지스터는, 영상신호의 레벨이 높을 때, 제1 펄스에 응답하여 온 하고, 그 사이만 보정량을 상기 저장용량에 기록하고, 영상신호의 레벨이 낮을 때, 제1 펄스 및 제2 펄스에 응답하여 각각 온 하고, 이들 사이에 보정량을 상기 저장용량에 기록한다. 또 상기 샘플링 트랜지스터는 제1 및 제2 펄스에 응답하여 각각 온 하는 동안에 오프하고 있는 보정중간 기간에 있어서, 영상신호의 레벨에 따라 상기 저장용량에 대한 보정량의 기록의 가속 정도를 자동적으로 조정하고, 이로써 영상신호의 레벨에 따른 보정량을 상기 저장용량에 기록한다. 경우에 따라 상기 라이트 스캐너는, 상기 제어신호에 포함되는 각 펄스의 펄스폭을 펄스파형의 천이시간보다도 좁혀서, 각 펄스의 피크 레벨을 설정한다.

본 발명의 제1면에 의하면, 라이트 스캐너는 더블 펄스를 포함하는 제어신호를 주사선에 공급하여 제1보정기간 및 제2보정기간과 그 사이의 보정중간 기간을 설정하고 있다. 샘플링 트랜지스터는, 제1보정기간에서 저장용량에 대한 보정량의 기록을 행하고, 보정중간 기간에서 저장용량에 대한 보정량의 기록을 가속화하고, 제2보정기간에서 저장용량에 대한 보정량의 기록을 확정하고 있다. 이와 같이 보정기간을 적어도 전후로 나누어, 사이의 보정중간 기간에 보정량의 기록을 가속화하고 있다. 이에 따라 전체의 보정시간을 단축할 수 있고, 표시장치의 고선명화 및 고밀도화에 대응할 수 있다.

본 발명의 제2면에 의하면, 라이트 스캐너는, 피크 레벨이 다른 적어도 더블 펄스를 포함하는 제어신호를 주사선에 공급하고 있다. 샘플링 트랜지스터는, 그 게이트에 인가되는 더블 펄스의 피크 레벨에 따라, 그 소스에 인가되는 영상신호의 레벨에 따라 온 오프 동작하고, 이로써 영상신호의 레벨에 따라 이동도 보정시간을 자동적으로 조정하고 있다. 이에 따라 영상신호의 레벨에 따라 이동도 보정시간을 최적으로 자동조정하는 것이 가능하게 되고, 영상신호의 전 계조에서 높은 유니포머티의 화상표시를 실현할 수 있다.

이하 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 도 1은 본 발명에 따른 표시장치의 전체구성을 나타내는 블럭도다. 도시하는 바와 같이, 본 표시장치는 기본적으로 화소 어레이부(1)와 스캐너부와 신호부로 구성되어 있다. 스 캐너부와 신호부로 구동부를 구성한다. 화소 어레이부(1)는, 행 모양으로 배치된 제1주사선 WS, 제2주사선 DS, 제3주사선 AZ1 및 제4주사선 AZ2과, 열 모양으로 배치된 신호선 SL과, 이들의 주사선 WS, DS, AZ1, AZ2 및 신호선 SL에 접속한 행렬 모양의 화소 회로(2)와, 각 화소 회로(2)의 동작에 필요한 제1전위 Vss1, 제2전위 Vss2 및 제3전위 VDD를 공급하는 복수의 전원선으로 이루어진다. 신호부는 수평 셀렉터(3)로 이루어지고, 신호선 SL에 영상신호를 공급한다. 스캐너부는, 라이트 스캐너(4), 드라이브 스캐너(5), 제1보정용 스캐너(71) 및 제2보정용 스캐너(72)로 이루어지고, 각각 제1주사선 WS, 제2주사선 DS, 제3주사선 AZ1 및 제4주사선 AZ2에 제어신호를 공급하여 순차 행마다 화소 회로(2)를 주사한다.

도 2는, 도 1에 나타낸 화상표시장치에 삽입되는 화소의 구성을 나타내는 회로도다. 도시하는 바와 같이, 화소 회로(2)는, 샘플링 트랜지스터 Tr1와, 드라이브 트랜지스터 Trd와, 제1스위칭 트랜지스터 Tr2와, 제2스위칭 트랜지스터 Tr3와, 제3스위칭 트랜지스터 Tr4와, 저장용량 Cs과, 발광 소자 EL를 포함한다. 샘플링 트랜지스터 Tr1는, 소정의 샘플링 기간에 주사선 WS으로부터 공급되는 제어신호에 따라 전도하여 신호선 SL으로부터 공급된 영상신호의 신호 전위를 저장용량 Cs에 샘플링한다. 저장용량 Cs은, 샘플링된 영상신호의 신호 전위에 따라 드라이브 트랜지스터 Trd의 게이트 G에 입력 전압 Vgs을 인가한다. 드라이브 트랜지스터 Trd는, 입력 전압 Vgs에 따른 출력 전류 Ids를 발광 소자 EL에 공급한다. 발광 소자 EL는, 소정의 발광 기간 동안 드라이브 트랜지스터 Trd로부터 공급되는 출력 전류 Ids에 의해 영상신호의 신호 전위에 따른 휘도로 발광한다.

제1스위칭 트랜지스터 Tr2는, 샘플링 기간(영상신호 기록 기간)에 앞서서 주사선 AZ1로부터 공급되는 제어신호에 따라 전도하여 드라이브 트랜지스터 Trd의 제어단인 게이트 G를 제1전위 Vss1에 설정한다. 제2스위칭 트랜지스터 Tr3는, 샘플링 기간에 앞서서 주사선 AZ2로부터 공급되는 제어신호에 따라 전도하여 드라이브 트랜지스터 Trd의 한쪽의 전류단인 소스 S를 제2전위 Vss2에 설정한다. 제3스위칭 트랜지스터 Tr4는, 샘플링 기간에 앞서서 주사선 DS으로부터 공급되는 제어신호에 따라 전도하여 드라이브 트랜지스터 Trd의 다른 쪽의 전류단인 드레인을 제3전위 VDD에 접속하고, 이로써 드라이브 트랜지스터 Trd의 임계 전압 Vth에 해당하는 전압을 저장용량 Cs에 유지시켜서 임계 전압 Vth의 영향을 보정한다. 또한 이 제3스위칭 트랜지스터 Tr4는, 발광 기간에 다시 주사선 DS으로부터 공급되는 제어신호에 따라 전도하여 드라이브 트랜지스터 Trd를 제3전위 VDD에 접속하여 출력 전류 Ids를 발광 소자 EL에 흘려보낸다.

이상의 설명으로부터 알 수 있는 바와 같이, 본 화소 회로(2)는, 5개의 트랜지스터 Tr1 내지 Tr4 및 Trd와 1개의 저장용량 Cs과 1개의 발광 소자 EL로 구성되어 있다. 트랜지스터 Tr1∼Tr3과 Trd는 N채널형의 폴리실리콘 TFT다. 트랜지스터 Tr4만 P채널형의 폴리실리콘 TFT다. 단 본 발명은 이것에 한정되는 것은 아니고, N채널형과 P채널형의 TFT를 적절히 혼재시킬 수 있다. 발광 소자 EL는 예를 들면 애노드 및 캐소드를 구비한 다이오드형의 유기 EL디바이스다. 단 본 발명은 이것에 한정되는 것은 아니고, 발광 소자는 일반적으로 전류구동으로 발광하는 모든 디바이스를 포함한다.

도 3은, 도 2에 나타낸 화상표시장치로부터 화소 회로(2)의 부분만을 추출한 모식도다. 이해를 쉽게 하기 위해서, 샘플링 트랜지스터 Tr1에 의해 샘플링되는 영상신호의 신호 전위 Vsig나, 드라이브 트랜지스터 Trd의 입력 전압 Vgs 및 출력 전류 Ids, 또한 발광 소자 EL가 가지는 용량성분 Coled등을 포함하고 있다. 이하 도 3에 의거하여 본 발명에 따른 화소 회로(2)의 동작을 설명한다.

도 4는, 도 3에 나타낸 화소 회로의 타이밍 차트다. 이 타이밍 차트는, 본 발명의 기초가 된 선행 개발에 관련된 구동방식을 나타내고 있다. 본 발명의 배경을 명확하게 하고 또한 이해를 용이하게 하기 위해, 우선 이 선행 개발의 구동방식에 덧붙여, 도 4의 타이밍 차트를 참조하면서, 본 발명의 일부로서 구체적으로 설명한다. 도 4는, 시간축 T에 따라 각 주사선 WS, AZ1, AZ2 및 DS에 인가되는 제어신호의 파형을 나타내고 있다. 표기를 간략화하기 위해, 제어신호도 대응하는 주사선의 부호와 동일한 부호로 나타내고 있다. 트랜지스터 Tr1,Tr2,Tr3은 N채널형이므로, 주사선 WS, AZ1, AZ2가 각각 하이 레벨일 때 온 하고, 로 레벨일 때 오프한다. 한편 트랜지스터 Tr4는 P채널형이므로, 주사선 DS이 하이 레벨일 때 오프하고, 로 레벨일 때 온 한다. 또한 이 타이밍 차트는, 각 제어신호 WS, AZ1, AZ2, DS의 파형과 함께, 드라이브 트랜지스터 Trd의 게이트 G의 전위변화 및 소스 S의 전위변화도 나타내고 있다.

도 4의 타이밍 차트에서는 타이밍 T1∼T8까지를 1필드(1f)로 하고 있다. 1필드 사이에 화소 어레이의 각 행이 1회 순차 주사된다. 타이밍 차트는, 1행분의 화소에 인가되는 각 제어신호 WS, AZ1, AZ2, DS의 파형을 나타내고 있다.

해당 필드가 시작되기 전의 타이밍 T0에서, 모든 제어 선호 WS, AZ1, AZ2, DS가 로 레벨에 있다. 따라서 N채널형의 트랜지스터 Tr1, Tr2, Tr3은 오프 상태에 있는 한편, P채널형의 트랜지스터 Tr4만 온 상태다. 따라서 드라이브 트랜지스터 Trd는 온 상태의 트랜지스터 Tr4를 통해 전원 VDD에 접속하고 있기 때문에, 소정의 입력 전압 Vgs에 따라 출력 전류 Ids를 발광 소자 EL에 공급하고 있다. 따라서 타이밍 T0에서 발광 소자 EL는 발광하고 있다. 이 때 드라이브 트랜지스터 Trd에 인가되는 입력 전압 Vgs은, 게이트 전위 (G)와 소스 전위（S)의 차이로 나타낸다.

해당 필드가 시작되는 타이밍 T1에서, 제어신호 DS가 로 레벨에서 하이 레벨로 바뀐다. 이에 따라 스위칭 트랜지스터 Tr4가 오프하고, 드라이브 트랜지스터 Trd는 전원 VDD으로부터 분리되므로, 발광이 정지하고 비발광 기간으로 들어간다.따라서 타이밍 T1에 들어가면, 모든 트랜지스터 Tr1∼ Tr4가 오프 상태가 된다.

계속해서 타이밍 T2로 진행되면, 제어신호 AZ1 및 AZ2가 하이 레벨이 되므로, 스위칭 트랜지스터 Tr2 및 Tr3이 온 한다. 이 결과, 드라이브 트랜지스터 Trd의 게이트 G가 기준전위 Vss1에 접속하고, 소스 S가 기준전위 Vss2에 접속된다. 여기에서 Vss1-Vss2>Vth를 충족시키고 있고, Vss1-Vss2=Vgs＞Vth로 하는 것으로, 그 후 타이밍 T3에서 행해지는 Vth보정의 준비를 행한다. 환언하면 기간 T2-T3은, 드라이브 트랜지스터 Trd의 리셋트 기간에 해당한다. 또한 발광 소자 EL의 임계 전압을 VthEL로 하면, VthEL>Vss2로 설정되고 있다. 이에 따라 발광 소자 EL에는 마이너스 바이어스가 인가되어, 소위 역 바이어스 상태가 된다. 이 역 바이어스 상태는, 나중에 행하는 Vth보정동작 및 이동도 보정동작을 정상으로 행하기 위해 필요 하다.

타이밍 T3에서는 제어신호 AZ2를 로 레벨로 하고, 또한 직후 제어신호 DS도 로 레벨로 하고 있다. 이에 따라 트랜지스터 Tr3이 오프하는 한편 트랜지스터 Tr4가 온 한다. 이 결과 드레인 전류 Ids가 저장용량 Cs에 흘러들어와, Vth보정동작을 시작한다. 이 때 드라이브 트랜지스터 Trd의 게이트 G는 Vss1에 유지되고 있고, 드라이브 트랜지스터 Trd가 컷오프할 때까지 전류 Ids가 흐른다. 컷오프하면 드라이브 트랜지스터 Trd의 소스 전위 (S)는 Vss1-Vth가 된다. 드레인 전류가 컷오프한 후의 타이밍 T4에서 제어신호 DS를 다시 하이 레벨로 되돌리고, 스위칭 트랜지스터 Tr4를 오프한다. 또한 제어신호 AZ1도 로 레벨로 되돌리고, 스위칭 트랜지스터 Tr2도 오프한다. 이 결과, 저장용량 Cs에 Vth가 유지 고정된다. 이와 같이 타이밍 T3-T4는 드라이브 트랜지스터 Trd의 임계 전압 Vth을 검출하는 기간이다. 여기에서는, 이 검출 기간 T3-T4를 Vth보정기간으로 부르고 있다.

이와 같이 Vth보정을 행한 후 타이밍 T5에서 제어신호 WS를 하이 레벨로 전환하고, 샘플링 트랜지스터 Tr1을 온 하여 영상신호 Vsig를 저장용량 Cs에 기록한다. 발광 소자 EL의 등가용량 Coled에 비하여 저장용량 Cs은 충분히 작다. 이 결과, 영상신호 Vsig의 거의 대부분이 저장용량 Cs에 기록된다. 정확하게는, Vss1에 대한 Vsig의 차분 Vsig-Vss1이 저장용량 Cs에 기록된다. 따라서 드라이브 트랜지스터 Trd의 게이트 G와 소스 S간의 전압 Vgs은, 먼저 검출 유지된 Vth와 금번 샘플링된 Vsig-Vss1을 더한 레벨(Vsig-Vss1+Vth)이 된다. 이후 설명의 간이화를 위해 Vss1=0V로 하면, 게이트/소스간 전압 Vgs은 도 4의 타이밍 차트에 나타나 있는 바 와 같이, Vsig+Vth가 된다. 이러한 영상신호 Vsig의 샘플링은 제어신호 WS가 로 레벨로 되돌아가는 타이밍 T7까지 행해진다. 즉 타이밍 T5-T7이 샘플링 기간(영상신호 기록 기간)에 해당한다.

샘플링 기간의 종료하는 타이밍 T7보다 앞의 타이밍 T6에서 제어신호 DS가 로 레벨이 되고 스위칭 트랜지스터 Tr4가 온 한다. 이에 따라 드라이브 트랜지스터 Trd가 전원 VDD에 접속되므로, 화소 회로는 비발광 기간에서 발광 기간으로 진행된다. 이와 같이 샘플링 트랜지스터 Tr1이 아직 온 상태이고, 또한 스위칭 트랜지스터 Tr4가 온 상태로 들어간 기간 T6-T7에서, 드라이브 트랜지스터 Trd의 이동도 보정을 행한다. 즉 본 선행 개발 예에서는, 샘플링 기간의 뒷부분과 발광 기간의 선두부분이 겹치는 기간 T6-T7에서 이동도 보정을 행하고 있다. 또한, 이 이동도 보정을 행하는 발광 기간의 선두에서는, 발광 소자 EL는 실제로는 역 바이어스 상태에 있기 때문에 발광하지 않는다. 이 이동도 보정기간 T6-T7에서는, 드라이브 트랜지스터 Trd의 게이트 G가 영상신호 Vsig의 레벨에 고정된 상태에서, 드라이브 트랜지스터 Trd에 드레인 전류 Ids가 흐른다. 여기에서 Vss1-Vth <VthEL로 설정해 두는 것으로, 발광 소자 EL는 역 바이어스 상태로 놓이기 때문에, 다이오드 특성이 아닌 단순한 용량특성을 나타내게 된다. 따라서 드라이브 트랜지스터 Trd에 흐르는 전류 Ids는 저장용량 Cs과 발광 소자 EL의 등가용량 Coled의 양자를 결합한 용량 C=Cs+ Coled에 기록되어 간다. 이에 따라 드라이브 트랜지스터 Trd의 소스 전위 (S)는 상승해 간다. 도 4의 타이밍 차트에서는 이 상승분을 ΔV로 나타내고 있다. 이 상승분ΔV은 결국 저장용량 Cs에 유지된 게이트/소스간 전압 Vgs로부터 빼지게 되므로, 부귀환을 걸게 된다. 이와 같이 드라이브 트랜지스터 Trd의 출력 전류 Ids를 마찬가지로 드라이브 트랜지스터 Trd의 입력 전압 Vgs에 부귀환하는 것으로, 이동도μ를 보정하는 것이 가능하다. 또한 부귀환량 ΔV는 이동도 보정기간 T6-T7의 시간폭 t을 조정하는 것으로 최적화가 가능하다.

타이밍 T7에서는 제어신호 WS가 로 레벨이 되어 샘플링 트랜지스터 Tr1이 오프한다. 이 결과 드라이브 트랜지스터 Trd의 게이트 G는 신호선 SL으로부터 분리된다. 영상신호 Vsig의 인가가 해제되므로, 드라이브 트랜지스터 Trd의 게이트 전위 (G)는 상승 가능하게 되고, 소스 전위 (S)와 함께 상승해 간다. 그 동안 저장용량 Cs에 유지된 게이트/소스간 전압 Vgs은 (Vsig-ΔV+Vth)의 값을 유지한다. 소스 전위 (S)의 상승에 따라, 발광 소자 EL의 역 바이어스 상태는 해소되므로, 출력 전류 Ids의 유입에 의해 발광 소자 EL는 실제로 발광을 시작한다. 이 때의 드레인 전류 Ids대 게이트 전압 Vgs의 관계는, 앞의 트랜지스터 특성식 1의 Vgs에 Vsig-ΔV+Vth를 대입하는 것으로, 이하의 식 2와 같이 주어진다.

Ids=kμ(Vgs-Vth)²=kμ(Vsig-ΔV)²···식 2

상기 식 2에 있어서, k= (1/2) (W /L)Cox다. 이 특성식 2로부터 Vth의 항이 캔슬 되고 있으며, 발광 소자 EL에 공급되는 출력 전류 Ids는 드라이브 트랜지스터 Trd의 임계 전압 Vth에 의존하지 않는 것을 알 수 있다. 기본적으로 드레인 전류 Ids는 영상신호의 신호 전압 Vsig에 의해 정해진다. 환언하면, 발광 소자 EL는 영상신호 Vsig에 따른 휘도로 발광하게 된다. 그 때 Vsig는 부귀환량ΔV로 보정되고 있다. 이 보정량ΔV는 바로 특성식 2의 계수부에 위치하는 이동도μ의 효과를 캔슬하도록 기능한다. 따라서, 드레인 전류 Ids는 실질적으로 영상신호 Vsig에만 의존하게 된다.

최후에 타이밍 T8에 이르면 제어신호 DS가 하이 레벨이 되어서 스위칭 트랜지스터 Tr4가 오프하고, 발광이 종료하는 동시에 해당 필드가 끝난다. 이후 다음의 필드로 옮겨 다시 Vth보정동작, 이동도 보정동작 및 발광 동작이 반복되게 된다.

도 5는, 이동도 보정기간 T6-T7에 있어서의 화소 회로(2)의 상태를 나타내는 회로도다. 도면에 나타나 있는 바와 같이, 이동도 보정기간 T6-T7에서는, 샘플링 트랜지스터 Tr1 및 스위칭 트랜지스터 Tr4가 온 하고 있는 한편, 남은 스위칭 트랜지스터 Tr2 및 Tr3이 오프하고 있다. 이 상태에서 드라이브 트랜지스터 Tr4의 소스 전위（S)는 Vss1-Vth다. 이 소스 전위 (S)는 발광 소자 EL의 애노드 전위이기도 하다. 전술한 바와 같이, Vss1-Vth <VthEL로 설정해 두는 것으로, 발광 소자 EL는 역 바이어스 상태로 놓여지고, 다이오드 특성이 아닌 단순한 용량특성을 나타내게 된다. 따라서 드라이브 트랜지스터 Trd에 흐르는 전류 Ids는 저장용량 Cs과 발광 소자 EL의 등가용량 Coled과의 합성 용량 C=Cs+ Coled로 흘러들어 오게 된다. 환언하면, 드레인 전류 Ids의 일부가 저장용량 Cs에 부귀환되어, 이동도의 보정이 행해진다.

도 6은 전술한 트랜지스터 특성식 2를 그래프화한 것으로, 세로축에 Ids를 취하고 가로축에 Vsig를 취하고 있다. 이 그래프의 아래쪽에 특성식 2도 아울러 나타내고 있다. 도 6의 그래프는, 화소 1과 화소 2를 비교한 상태에서 특성 커브를 그리고 있다. 화소 1의 드라이브 트랜지스터의 이동도μ는 상대적으로 크다. 반대로 화소(2)에 포함되는 드라이브 트랜지스터의 이동도μ는 상대적으로 작다. 이와 같이 드라이브 트랜지스터를 폴리실리콘 박막 트랜지스터 등으로 구성했을 경우, 화소간에서 이동도μ가 변동하는 것은 피할 수 없다. 예를 들면 양쪽 화소 1,2에 동레벨의 영상신호의 신호 전위 Vsig를 기록했을 경우, 아무런 이동도의 보정을 행하지 않으면, 이동도μ가 큰 화소 1에 흐르는 출력 전류 Ids1´는, 이동도μ가 작은 화소(2)에 흐르는 출력 전류 Ids2´에 비하여 큰 차이가 생기게 된다. 이와 같이 이동도μ의 편차에 기인하여 출력 전류 Ids의 사이에 큰 차이가 생기므로, 라인 얼룩이 발생하여 화면의 유니포머티를 손상하게 된다.

그래서 본 선행 개발 예에서는 출력 전류를 입력 전압측에 부귀환시키는 것으로 이동도의 편차를 캔슬하고 있다. 앞의 트랜지스터 특성식 1에서 알 수 있는 바와 같이, 이동도가 크면 드레인 전류 Ids가 커진다. 따라서 부귀환량ΔV는 이동도가 큰 만큼 커진다. 도 6의 그래프에 나타나 있는 바와 같이, 이동도μ가 큰 화소 1의 부귀환량ΔV1은 이동도가 작은 화소(2)의 부귀환량ΔV2에 비하여 크다. 따라서, 이동도μ가 큰 만큼 부귀환이 크게 걸리게 되어, 편차를 억제하는 것이 가능하다. 도면에 나타나 있는 바와 같이, 이동도μ가 큰 화소 1에서 ΔV1의 보정을 행하면, 출력 전류는 Ids1´에서 Ids1까지 크게 하강한다. 한편 이동도μ가 작은 화소(2)의 보정량ΔV2는 작기 때문에, 출력 전류 Ids2´는 Ids2까지 그만큼 크게 하강하지 않는다. 결과적으로, Ids1과 Ids2는 대략 같아지고, 이동도의 편차가 캔슬 된다. 이 이동도의 편차의 캔슬은 블랙 레벨로부터 화이트 레벨까지 Vsig의 전 범 위에서 행해지므로, 화면의 유니포머티는 매우 높아진다. 이상을 정리하면, 이동도가 다른 화소 1과 2가 있었을 경우, 이동도가 큰 화소 1의 보정량ΔV1은 이동도가 작은 화소(2)의 보정량ΔV2에 대하여 작아진다. 즉 이동도가 클 수록 ΔV가 크고 Ids의 감소 값은 커진다. 이에 따라 이동도가 다른 화소 전류값은 균일화되어, 이동도의 편차를 보정할 수 있다.

이하 참고를 위해, 전술한 이동도 보정의 수치해석을 행한다. 도 5에 나타나 있는 바와 같이, 트랜지스터 Tr1 및 Tr4가 온 한 상태에서, 드라이브 트랜지스터 Trd의 소스 전위를 변수 V로서 해석을 행한다. 드라이브 트랜지스터 Trd의 소스 전위 (S)를 V로 하면, 드라이브 트랜지스터 Trd를 흐르는 드레인 전류 Ids는 이하의 식 3에 나타내는 바와 같다.

[수 1]

식 3

또 드레인 전류 Ids와 용량 C(=Cs + Coled)의 관계에 의해, 이하의 식 4에 나타내는 바와 같이 Ids=dQ/dt=CdV/dt가 성립한다.

[수 2]

식 4

식 4에 식 3을 대입하여 양 변 적분한다. 여기에서, 소스 전압 V 초기상태는 -Vth이고, 이동도 편차 보정 시간(T6-T7)을 t로 한다. 이 미분 방정식을 풀면, 이동도 보정 시간 t에 대한 화소 전류가 이하의 수식 5와 같이 주어진다.

[수 3]

식 5

이동도 보정에 관해서는, 최적인 이동도 보정 시간은 반드시 일정하진 않고, 영상 신호의 신호 레벨(신호 전압)에 따라 최적 이동도 보정 시간은 변화한다. 도 7은, 이 최적 이동도 보정 시간과 신호 전압의 관계를 나타내는 그래프이다. 도면에서 알 수 있는 바와 같이, 신호 전압이 화이트 레벨로 높을 때, 최적 이동도 보정 시간은 비교적 짧다. 신호 전압이 그레이 레벨에서는 최적 이동도 보정 시간도 길어지고, 또한 블랙 레벨에서는 최적 이동도 보정 시간이 한층 연장되는 경향에 있다. 상술한 바와 같이, 이동도 보정 기간중, 저장용량에 부귀환하는 보정량ΔV은 신호 전압 Vsig에 비례하고 있다. 신호 전압이 높으면 그 만큼 부귀환량도 커지기 때문에, 최적 이동도 보정 시간은 짧아지는 경향에 있다. 역으로 신호 전압이 내려가면 드라이브 트랜지스터의 전류 공급 능력이 저하하므로, 충분한 보정에 필요한 최적 이동도 보정 시간은 연장되는 경향에 있다.

그래서 신호선 SL에 공급되는 영상 신호의 신호 전위 Vsig가 높을 때 보정 시간 t이 길어지는 한편, 신호선 SL에 공급되는 영상 신호의 신호 전위 Vsig가 낮을 때 보정 시간 t이 길어지도록, 자동적으로 샘플링 트랜지스터 Tr1의 오프 타이 밍을 조정하는 방식이 선행 개발되고 있으며, 이 원리를 도 8에 나타낸다.

도 8의 파형도는, 이동도 보정 기간 t을 규정하는 스위칭 트랜지스터 Tr4의 온 타이밍 및 샘플링 트랜지스터 Tr1의 오프 타이밍을 결정하는 제어신호 DS의 하강 파형 및 제어신호 WS의 하강 파형을 나타내고 있다. 스위칭 트랜지스터 Tr4의 게이트에 인가되는 제어신호 DS가 동작점 VDD-|Vtp|을 밑돈 시점에, 스위칭 트랜지스터 Tr4는 온 하여, 이동도 보정시간이 개시된다. 여기에서, VDD는 스위칭 트랜지스터 Tr4의 소스에 인가되는 전압이고, Vtp는 스위칭 트랜지스터 Tr4의 임계 전압이다.

한편 샘플링 트랜지스터 Tr1의 게이트에는 제어신호 WS가 인가되고 있다. 그 하강 파형은 도시하는 바와 같이, 초기 전원전위 Vcc로부터 급격히 내려가고, 그 후 접지전위 Vss를 향해 완만하게 저하되어 간다. 여기에서 샘플링 트랜지스터 Tr1의 소스에 인가되는 신호 전위 Vsig1이 화이트 레벨로 높을 때 샘플링 트랜지스터 Tr1의 게이트 전위는 동작점 Vsig1+Vtn까지 신속히 하강하므로, 최적 이동도 보정시간 t1은 짧아진다. 여기에서, Vsig1은 샘플링 트랜지스터 Tr1의 소스에 인가되는 전압이고, Vtn은 샘플링 트랜지스터 Tr1의 임계 전압이다. 신호 전위가 그레이 레벨의 Vsig2가 되면, 게이트 전위가 동작점 Vsig2 + Vtn까지 Vcc로부터 떨어진 시점에 샘플링 트랜지스터 Tr1이 오프한다. 그 결과 그레이 레벨의 Vsig2에 대응한 최적보정시간 t2는, t1에 비해 길어진다. 또한 신호 전위가 블랙 레벨에 가까운 Vsig3이 되면, 최적 이동도 보정시간 t3은, 그레이 레벨일 때의 최적 이동도 보정시간 t2에 비해 한층 길어진다.

각 계조 마다 최적인 이동도 보정시간을 자동적으로 설정하기 위해서는, 주사선 WS에 인가되는 제어신호 펄스의 하강을 도면에 나타내는 바와 같이 최적의 형상으로 파형 정형할 필요가 있다. 이 때문에, 선행 개발 예에서는, 외부의 모듈(펄스 제너레이터)로부터 공급되는 전원 펄스를 추출하는 방식의 라이트 스캐너를 채용하고 있으며, 도 9를 참조하여 이것을 설명한다. 도 9는, 라이트 스캐너(4)의 출력부 3단분(N-1단, N단, N+1단)과, 이것에 접속되는 화소 어레이부(1)의 3행분(3라인 분)을 모식적으로 나타내고 있다.

라이트 스캐너(4)는 시프트 레지스터 S/R로 구성되어 있고, 외부로부터 입력되는 클록 신호에 따라 동작하고, 마찬가지로 외부로부터 입력되는 스타트 신호를 순차 전사하는 것으로, 각 단마다 순차 신호를 출력하고 있다. 시프트 레지스터 S/R의 각 단에는 NAND소자가 접속되어 있고, 인접하는 단의 S/R로부터 출력된 순차 신호를 NAND처리하여, 사각형 파형의 입력 신호 IN를 생성하고 있다. 이 사각형 파형은 인버터를 통해 출력 버퍼 4B에 입력된다. 이 출력 버퍼 4B는 시프트 레지스터 4B측에서 공급되는 입력 신호 IN에 따라 동작하고, 최종적인 제어신호 WS를 대응하는 화소 어레이부(1)의 주사선 WS에 출력 신호 OUT로서 공급하고 있다.

출력 버퍼 4B는 전원전위 Vcc와 접지전위 Vss 사이에 직렬 접속된 한 쌍의 스위칭 소자로 이루어진다. 본 실시예는 이 출력 버퍼 4B가 인버터 구성으로 되어 있으며, 한쪽의 스위칭 소자가 P채널형 트랜지스터 TrP(전형적으로는 PMOS트랜지스터)이고, 다른 쪽이 N채널형 트랜지스터 TrN(전형적으로는 NMOS트랜지스터)로 이루어진다. 또한 각 출력 버퍼 4B에 접속되는 화소 어레이부(1)측의 각 라인은, 등가 회로적으로 저항성분 R과 용량성분 C으로 나타내고 있다.

본 예는, 출력 버퍼 4B가 외부의 펄스 모듈 4P로부터 전원 라인에 공급되는 전원 펄스를 추출하여 제어신호 WS의 결정 파형을 만드는 구성으로 되어 있다. 전술한 바와 같이 이 출력 버퍼 4B는 인버터 구성으로, 전원 라인과 접지전위 Vss 사이에 P채널 트랜지스터 TrP와 N채널 트랜지스터 TrN가 직렬로 접속되어 있다. 시프트 레지스터 S/R측에서의 입력 신호 IN에 따라 출력 버퍼의 P채널 트랜지스터 TrP가 온 했을 때, 전원 라인에 공급되고 있었던 전원 펄스의 하강 파형을 추출하고, 이것을 제어신호 WS의 결정 파형으로 하여, 화소 어레이부(1)측에 공급하고 있다. 이와 같이 출력 버퍼 4B와는 별도로 결정 파형을 포함하는 펄스를 외부 모듈 4P로 만들고, 이것을 출력 버퍼 4B의 전원 라인에 공급하는 것으로, 원하는 결정 파형의 제어신호 WS를 만드는 것이 가능하다. 이 경우 출력 버퍼 4B는, 우세 스위칭 소자측이 되는 P채널 트랜지스터 TrP가 온 하고, 열세 스위칭 소자측이 되는 N채널 트랜지스터 TrN가 오프했을 때, 외부에서 공급된 전원 펄스의 하강 파형을 추출하고, 제어신호 WS의 결정 파형 OUT으로서 출력하고 있다.

도 10은, 도 9에 나타낸 라이트 스캐너의 동작 설명에 제공하는 타이밍 차트다. 도면에 나타나 있는 바와 같이, 1H주기로 변동하는 전원 펄스의 열이 외부의 모듈로부터 라이트 스캐너의 출력 버퍼의 전원 라인에 입력되어 온다. 이것과 아울러, 출력 버퍼를 구성하는 인버터에 입력 펄스 IN가 인가된다. 타이밍 차트는, N-1단째 및 N단째의 인버터에 공급되는 입력 펄스 IN를 나타내고 있다. 이것과 시계열을 맞추어, N-1단째 및 N단째로부터 공급되는 출력 펄스 OUT를 나타내고 있다. 이 출력 펄스 OUT는 대응하는 라인의 주사선 WS에 인가되는 제어신호다.

타이밍 차트로부터 알 수 있는 바와 같이, 라이트 스캐너의 각 단의 출력 버퍼는, 입력 펄스 IN에 따라 전원 펄스를 추출하고, 그대로 출력 펄스 OUT로서 대응하는 주사선 WS에 공급하고 있다. 전원 펄스는 외부의 모듈로부터 공급되고 있으며, 그 하강 파형은 미리 최적으로 설정가능하다. 라이트 스캐너는 이 하강 파형을 그대로 추출하여 제어신호 펄스로 하고 있다

도 11은, 도 9에 나타낸 라이트 스캐너에서 생성되는 제어신호 WS를 나타내는 파형도다. 드라이브 스캐너로부터 출력되는 제어신호 DS도 아울러 표시하고 있다. 도면에 나타나 있는 바와 같이, 제어신호 DS가 하강하여 P채널형의 스위칭 트랜지스터 Tr4가 온 하고나서 이동도 보정시간이 개시하고, 제어신호 WS가 하강하여 N채널형의 샘플링 트랜지스터 Tr1이 오프하는 시점에 이동도 보정시간이 종료한다. 스위칭 트랜지스터 Tr4가 온 하는 타이밍은, 제어신호 DS의 하강 파형이 VDD-|Vtp|를 밑돈 시점이다. 또한 Vtp는 P채널형의 스위칭 트랜지스터 Tr4의 임계 전압을 나타내고 있다. 한편 샘플링 트랜지스터 Tr1이 오프하는 타이밍은, 제어신호 WS의 하강이 Vsig + Vtn을 밑돈 시점이다. 여기에서 Vtn은 N채널형의 샘플링 트랜지스터 Tr1의 임계 전압을 나타내고 있다. 샘플링 트랜지스터 Tr1의 소스에는 신호선으로부터 신호 전위 Vsig가 인가되고, 게이트에는 주사선 WS으로부터 제어신호 WS가 인가되고 있다. 소스 전위에 대하여 게이트 전위가 Vtn분을 남기고 밑돌았을 때, 샘플링 트랜지스터 Tr1은 오프하게 된다.

그러나 도 9에 나타낸 선행 개발에 따른 라이트 스캐너의 출력 버퍼 4B는, 입력 신호 IN가 로 벨일 때 P채널 트랜지스터 TrP를 통해 전원 펄스를 추출하고 있다. 여기에서 추출되는 전원 펄스의 레벨이 작아짐에 따라 출력 버퍼 4B의 P채널 트랜지스터 TrP의 동작 Vgs이 작아지게 된다. 동작 Vgs이 작아짐에 따라, 추출된 제어신호 WS의 펄스 트랜젠트는, P채널 트랜지스터 TrP의 특성 편차의 영향을 받기 쉬워진다. 특히 P채널 트랜지스터 TrP의 임계 전압의 편차의 영향을 받아, 제어신호 WS의 트랜젠트τ에 편차가 생긴다. 도 11의 파형도는 제어신호 WS의 하강 파형 A가 표준위상이고, 하강 파형 B는 τ이 크게 변화된 워스트 케이스를 나타내고 있다. 도면으로부터 알 수 있는 바와 같이 제어신호 WS의 하강 파형이 표준위상일 때에 비하여 워스트 케이스에서는 이동도 보정시간이 길어지고 있다. 이와 같이 전원 펄스를 추출하여 제어신호 WS를 생성하는 방식의 라이트 스캐너는, 제조 프로세스의 영향을 받아 제어신호 WS의 트랜젠트가 주사선마다 변동하므로 이동도 보정시간이나 주사선마다 편차가 생긴다. 이것이 화면상에서 수평방향의 휘도얼룩(줄무늬)이 되어 나타나, 화면의 유니포머티를 손상시키고 있다.

또 선행 개발에 따른 라이트 스캐너는, 도 8의 파형도에 나타나 있는 바와 같이, 제어신호 WS의 하강 파형에 실질적으로 슬로프를 부여하여, 영상신호의 휘도 레벨에 따른 이동도 보정시간의 최적화를 도모하고 있다. 도 8에 나타나 있는 바와 같이, 영상신호가 비교적 높은 레벨 Vsig1에 있을 때, 최적 이동도 보정시간 t1은 짧아지고, 반대로 영상신호가 비교적 낮은 레벨 Vsig3일 때, 최적 이동도 보정시간 t3은 길어진다. 영상신호의 레벨이 내려감에 따라, 최적 이동도 보정시간 t이 길어지므로, 표시 패널의 동작의 고속화에 대응할 수 없는 경우가 있다. 패널의 고선명 화 및 고밀도화에 따라, 그 동작이 고속화되면, 수평주사 기간도 단축화된다. 단축화된 수평주사 기간 내에서 이동도 보정동작을 완료해야 하며, 선행 개발 방식으로는 저휘도로 최적 이동도 보정시간 t이 길어졌을 때, 대응하는 것이 곤란하게 되어 해결해야 할 과제로 되어 있다.

또 도 9에 나타낸 선행 개발에 관련된 라이트 스캐너는, 모듈이 전원 펄스를 1수평주사 주기(1H)로 생성해야 하고 또 전원 펄스를 화소 어레이부측에 공급하는 배선도, 전체 단의 부하가 접속되고 있어 배선 용량이 매우 무겁다. 따라서 전원 펄스를 공급하는 외부 모듈은 그 소비 전력이 커지게 된다. 또 이동도 보정시간의 제어를 위해, 안정된 펄스 트랜젠트를 확보할 필요가 있지만, 여기에는 펄스 모듈의 능력을 높일 필요가 있다. 이 결과 모듈 면적의 증가를 일으키고 있었다. 모바일 기기의 디스플레이 응용에서는, 특히 표시장치의 저소비 전력화가 요구되고 있으며, 도 9에 나타낸 외부 모듈을 이용하는 스캐너 구성으로는 대응이 곤란하게 되어있다.

도 12는, 전술한 선행 개발에 따른 라이트 스캐너의 문제점에 대처한 라이트 스캐너를 나타내는 모식적인 회로도다. 도 12에 나타낸 라이트 스캐너는, 도 1 및 도 2에 나타낸 본 발명에 따른 표시장치의 구동부에 조립된다. 도면에 나타나 있는 바와 같이, 라이트 스캐너(4)는 시프트 레지스터 S/R로 구성되어 있고, 외부로부터 입력되는 클록 신호에 따라 동작하며, 마찬가지로 외부로부터 입력되는 스타트 신호를 순차 전송하는 것으로 각 단 마다 순차 신호를 출력하고 있다. 시프트 레지스터 S/R의 각 단에는 NAND소자가 접속되어 있고, 인접하는 단의 S/R로부터 출력된 순차 신호를 NAND처리하여, 제어신호 WS의 기초가 되는 입력 신호를 생성하고 있다. 이 입력 신호는 출력 버퍼 4B에 공급된다. 이 출력 버퍼 4B는 시프트 레지스터S/R로부터 공급되는 입력 신호에 따라 동작하고, 최종적인 제어신호 WS를 대응하는 화소 어레이부의 주사선 WS에 공급하고 있다. 또한 도에서는 각 주사선 WS의 배선 저항을 R로 나타내고, 각 주사선 WS에 접속하고 있는 화소의 용량을 C로 나타내고 있다.

출력 버퍼 4B는 전원전위 Vcc와 접지전위 Vss 사이에 직렬접속된 한 쌍의 스위칭 소자로 이루어진다. 본 예는 이 출력 버퍼 4B가 인버터 구성으로 되어 있고, 한쪽의 스위칭 소자가 P채널 트랜지스터 TrP이고, 다른 쪽이 N채널 트랜지스터 TrN로 이루어진다. 인버터는 대응하는 시프트 레지스터 S/R의 단으로부터 NAND소자를 통해 공급된 입력 신호를 반전하고, 제어신호로서 대응하는 주사선 WS에 출력하고 있다. 본 발명의 라이트 스캐너는, 어떠한 외부의 펄스 전원을 이용하고 있지 않다. 시프트 레지스터 S/R로부터 공급되는 입력 신호를 출력 버퍼 4B로 반전 증폭하고, 대응하는 주사선 WS에 제어신호로서 공급하고 있다. 라이트 스캐너는 외부로부터 입력되는 스타트 신호를 순차 전송하는 것으로, 제어신호의 기초가 되는 입력 신호를 생성하고 있다. 기본적으로 제어신호의 파형은 스타트 신호와 동일하다. 본 라이트 스캐너는 외부의 펄스 전원을 이용하지 않고, 일반적인 스캐너와 마찬가지로 스타트 펄스를 순차 전송하는 것으로 제어신호를 얻고 있어, 소비 전력을 낮게 억제할 수 있다.

본 발명의 제1 특징사항으로서 도 12에 나타낸 라이트 스캐너(4)는, 적어도 더블 펄스를 포함하는 제어신호를 주사선 WS에 공급하여 제1보정기간 및 제2보정기간과 그 사이의 보정중간 기간을 설정하고 있다. 이에 따라 각 화소의 샘플링 트랜지스터는, 제1보정기간에서 저장용량에 대한 보정량의 기록을 행하고, 보정중간 기간에서 저장용량에 대한 보정량의 기록을 가속하고, 제2보정기간에서 저장용량에 대한 보정량의 기록을 확정할 수 있다. 이동도 보정량의 기록을 가속하는 것으로, 이동도 보정시간을 단축할 수 있고, 패널의 고속 구동화에 대응할 수 있다. 또한 샘플링 트랜지스터는 보정중간 기간에 있어서, 영상신호의 레벨에 따라 저장용량 에 대한 보정량의 기록의 가속 정도를 자동적으로 조정하고, 이로써 영상신호의 레벨에 따른 보정량을 저장용량에 기록할 수 있다. 구체적으로는, 화이트 레벨의 영상신호를 기록하는 경우에 비하여, 블랙 레벨의 영상신호를 기록할 경우에 있어서의 가속 정도가 상대적으로 높고, 이에 따라 블랙 레벨의 영상신호라도 선행 개발 예와 달리 단시간에 이동도 보정동작을 완료할 수 있다.

본 발명의 제2 특징으로서, 라이트 스캐너(4)는, 피크 레벨이 다른 적어도 더블 펄스를 포함하는 제어신호를 주사선 WS에 공급하고 있다. 이에 따라 각 화소의 샘플링 트랜지스터는, 그 게이트에 인가되는 더블 펄스의 피크 레벨에 따라, 그 소스에 인가되는 영상신호의 레벨에 따라 온 오프 동작하고, 이로써 영상신호의 레벨에 따라 보정시간을 자동적으로 조정할 수 있다. 구체적으로는, 라이트 스캐너(4)는, 제1 펄스의 피크 레벨이 제2 펄스의 피크 레벨보다도 높은 더블 펄스를 포함하는 제어신호 WS를 주사선 WS에 공급한다. 이에 따라 샘플링 트랜지스터는, 영상신호의 레벨이 높을 때(화이트 휘도)제1 펄스에 따라 온 하고, 그 사이만 보정 량을 저장용량에 기록한다. 반대로 영상신호의 레벨이 낮을 때(블랙 휘도), 제1 펄스 및 제2 펄스에 응답하여 각각 온 하고, 이들 사이에 보정량을 저장용량에 기록한다. 이와 같이 하여, 영상신호의 휘도 레벨에 따라, 이동도 보정시간을 자동적으로 전환 제어할 수 있다. 경우에 따라서는 라이트 스캐너(4)는, 제어신호 WS에 포함되는 각 펄스의 펄스폭을 펄스 파형의 천이시간보다도 좁혀서, 각 펄스의 피크 레벨을 설정하고 있다.

이상의 설명으로부터 알 수 있는 바와 같이, 본 발명에서는 이동도 보정동작을 복수회로 분할하고 있다. 분할한 보정시간의 사이에도 전류가 흐르고, 가속한 이동도의 보정이 행해진다. 각 동작점에서의 보정시간의 합성을 가지고 각 계조의 이동도 보정시간으로 하고 있다. 라이트 스캐너는 전원 펄스를 추출하는 구성이 아닌, 원래 더블 펄스를 포함한 스타트 펄스를 순차 전송하는 것으로 더블 펄스를 포함하는 제어신호를 각 주사선에 공급하고, 원하는 이동도 보정동작을 분할적으로 행하고 있다.

도 13은, 본 발명에 따른 표시장치의 제1실시예를 나타내는 모식적인 타이밍 차트다. 이해를 쉽게 하기 위해, 도 4에 나타낸 참고예에 관련된 타이밍 차트와 동일한 표기를 채용하고 있다. 또한 이 제1실시예는 본 발명의 제1측면과 대응하고 있다.

해당 필드가 시작되기 전의 타이밍 T0에서, 모든 제어 선호 WS, AZ1, AZ2, DS가 로 레벨에 있다. 따라서 N채널형의 트랜지스터 Tr1,Tr2,Tr3은 오프 상태에 있는 한편, P채널형의 트랜지스터 Tr4만 온 상태다. 따라서 드라이브 트랜지스터 Trd 는 온 상태의 트랜지스터 Tr4를 통해 전원 VDD에 접속하고 있기 때문에, 소정의 입력 전압 Vgs에 따라 출력 전류 Ids를 발광 소자 EL에 공급하고 있다. 따라서 타이밍 T0에서 발광 소자 EL는 발광하고 있다. 이 때 드라이브 트랜지스터 Trd에 인가되는 입력 전압 Vgs은, 게이트 전위 (G)와 소스 전위（S)의 차이로 나타낸다.

해당 필드가 시작되는 타이밍 T1에서, 제어신호 DS가 로 레벨에서 하이 레벨로 전환된다. 이에 따라 스위칭 트랜지스터 Tr4가 오프하고, 드라이브 트랜지스터 Trd는 전원 VDD으로부터 분리되므로, 발광이 정지하고 비발광 기간으로 들어간다. 따라서 타이밍 T1로 들어가면, 모든 트랜지스터 Tr1∼ Tr4가 오프 상태가 된다.

계속해서 타이밍 T2로 진행되면, 제어신호 AZ1 및 AZ2가 하이 레벨이 되므로, 스위칭 트랜지스터 Tr2 및 Tr3이 온 한다. 이 결과, 드라이브 트랜지스터 Trd의 게이트 G가 기준전위 Vss1에 접속하고, 소스 S가 기준전위 Vss2에 접속된다. 여기에서 Vss1-Vss2>Vth를 충족시키고 있으며, Vss1-Vss2=Vgs>Vth로 하는 것으로, 그 후 타이밍 T3에서 행해지는 Vth보정 준비를 행한다. 환언하면 기간 T2-T3은, 드라이브 트랜지스터 Trd의 리셋트 기간에 해당한다. 또한 발광 소자 EL의 임계 전압을 VthEL로 하면, VthEL>Vss2로 설정되고 있다. 이에 따라 발광 소자 EL에는 마이너스 바이어스가 인가되어, 소위 역 바이어스 상태가 된다. 이 역 바이어스 상태는, 나중에 행하는 Vth보정동작 및 이동도 보정동작을 정상으로 행하기 위해 필요하다.

타이밍 T3에서는 제어신호 AZ2를 로 레벨로 하고, 또한 직후 제어신호 DS도 로 레벨로 하고 있다. 이에 따라 트랜지스터 Tr3이 오프하는 한편 트랜지스터 Tr4가 온 한다. 이 결과 드레인 전류 Ids가 저장용량 Cs에 흘러들어 오고, Vth보정동 작을 개시한다. 이 때 드라이브 트랜지스터 Trd의 게이트 G는 Vss1에 유지되고 있고, 드라이브 트랜지스터 Trd가 컷오프할 때까지 전류 Ids가 흐른다. 컷오프하면 드라이브 트랜지스터 Trd의 소스 전위 (S)는 Vss1-Vth가 된다. 드레인 전류가 컷오프한 후의 타이밍 T4에서 제어신호 DS를 다시 하이 레벨로 되돌리고, 스위칭 트랜지스터 Tr4를 오프한다. 또한 제어신호 AZ1도 로 레벨로 되돌리고, 스위칭 트랜지스터 Tr2도 오프한다. 이 결과, 저장용량 Cs에 Vth가 유지 고정된다. 이와 같이 타이밍 T3-T4는 드라이브 트랜지스터 Trd의 임계 전압 Vth을 검출하는 기간이다. 여기에서는, 이 검출 기간 T3-T4를 Vth보정기간이라고 부르고 있다.

이와 같이 Vth보정을 행한 후 타이밍 T5에서 제어신호 WS를 하이 레벨로 바꾸고, 샘플링 트랜지스터 Tr1을 온 하여 영상신호 Vsig를 저장용량 Cs에 기록한다. 발광 소자 EL의 등가용량 Coled에 비하여 저장용량 Cs은 충분히 작다. 이 결과, 영상신호 Vsig의 거의 대부분이 저장용량 Cs에 기록된다. 정확하게는, Vss1에 대한Vsig의 차분 Vsig-Vss1이 저장용량 Cs에 기록된다. 따라서 드라이브 트랜지스터 Trd의 게이트 G와 소스 S간의 전압 Vgs은, 먼저 검출 유지된 Vth와 이번 샘플링된 Vsig-Vss1을 더한 레벨(Vsig-Vss1+Vth)이 된다. 이후 설명을 간단하게 하기 위해 Vss1=0V로 하면, 게이트/소스간 전압 Vgs은 도 4의 타이밍 차트에 나타나 있는 바와 같이 Vsig+Vth가 된다. 이러한 영상신호 Vsig의 샘플링은 제어신호 WS가 로 레벨로 되돌아가는 타이밍 T7까지 행해진다. 즉 타이밍 T5-T7이 샘플링 기간(영상신호 기록 기간)에 해당한다.

샘플링 기간의 종료하는 타이밍 T7보다 앞의 타이밍 T6에서 제어신호 DS가 로 레벨이 되고 스위칭 트랜지스터 Tr4가 온 한다. 이에 따라 드라이브 트랜지스터 Trd의 드레인이 전원 VDD에 접속되므로, 화소에 전류가 공급되게 된다. 이와 같이 샘플링 트랜지스터 Tr1이 아직 온 상태이고, 스위칭 트랜지스터 Tr4가 온 상태로 들어간 기간 T6-T7에서, 드라이브 트랜지스터 Trd의 1회째의 이동도 보정을 행한다. 이 제1이동도 보정기간 T6-T7에서는, 드라이브 트랜지스터 Trd의 게이트 G가 영상신호 Vsig의 레벨에 고정된 상태에서, 드라이브 트랜지스터 Trd에 드레인 전류 Ids가 흐른다. 여기에서 Vss1-Vth<Vthel로 설정해 두는 것으로, 발광 소자 EL는 역 바이어스 상태로 놓이기 때문에, 다이오드 특성이 아닌 단순한 용량특성을 나타내게 된다. 따라서 드라이브 트랜지스터 Trd에 흐르는 전류 Ids는 저장용량 Cs과 발광 소자 EL의 등가용량 Coled의 양자를 결합한 용량 C=Cs＋Coled에 기록되어 간다. 이에 따라 드라이브 트랜지스터 Trd의 소스 전위 (S)는 상승해 간다. 이 상승분은 결국 저장용량 Cs에 유지된 게이트/소스간 전압 Vgs으로부터 빼지게 되므로, 부귀환을 걸게 된다. 이와 같이 드라이브 트랜지스터 Trd의 출력 전류 Ids를 마찬가지로 드라이브 트랜지스터 Trd의 입력 전압 Vgs에 부귀환하는 것으로 이동도μ를 보정하는 것이 가능하다.

타이밍 T7에서는 제어신호 WS가 로 레벨이 되어 샘플링 트랜지스터 Tr1이 일단 오프한다. 다음 타이밍 T8에서 다시 제어신호 WS가 하이 레벨이 될 때까지, 보정중간 기간이 된다. 이 보정중간 기간 T7-T8에서는, 드라이브 트랜지스터 Trd의 게이트 G는 신호선 SL으로부터 분리된다. 영상신호 Vsig의 인가가 게이트로부터 해제되므로, 드라이브 트랜지스터 Trd의 게이트 전위 (G)는 상승 가능하게 되고, 소 스 전위 (S)와 함께 상승해 간다. 보정중간 기간 T7-T8에 발생하는 이 부트스트랩 동작에 의해, 가속된 이동도 보정동작을 행할 수 있다. 다시 말해 이 보정중간 기간 T7-T8에서는, 제1이동도 보정기간과 같이 드라이브 트랜지스터 Trd의 소스 전위 (S)가 상승하고 있으며, 또한 그 상승 정도는 게이트 전위가 억제되지 않을 만큼 가속된다.

타이밍 T8이 되면 주사선 WS에 2번째의 제어신호 펄스가 인가되어, 샘플링 트랜지스터 Tr1이 다시 온 한다. 타이밍 T9에서 2번째의 펄스가 해제될 때까지의 사이가, 제2이동도 보정기간 T8-T9가 된다. 이 제2이동도 보정기간으로 들어가면, 샘플링 트랜지스터 Tr1이 다시 온 하고, 드라이브 트랜지스터 Trd의 게이트 G가 영상신호 Vsig의 레벨로 억제된다. 한편 드라이브 트랜지스터 Trd의 소스 S에는 계속해서 이동도 보정동작에 의해 전류가 흘러들어 오므로, 소스 전위 (S)는 상승을 계속한다. 단 그 상승 속도는 게이트 전위 (G)가 Vsig로 억제되고 있기 때문에, 보정중간 기간 T7-T8과 같이 가속되지 않는다.

이와 같이 하여 제1이동도 보정기간 T6-T7, 보정중간 기간 T7-T8 및 제2이동도 보정기간 T8-T9가 경과하면, 드라이브 트랜지스터 Trd의 소스 전위 (S)는 ΔV 만 상승하고, 이것이 합성된 이동도 보정량이 된다.

타이밍 T9에서는 제어신호 WS가 로 레벨이 되고 샘플링 트랜지스터 Tr1이 오프한다. 이 결과 드라이브 트랜지스터 Trd의 게이트 G는 신호선 SL으로부터 분리된다. 영상신호 Vsig의 인가가 해제되므로, 드라이브 트랜지스터 Trd의 게이트 전위 (G)는 상승 가능하게 되고, 소스 전위 (S)와 함께 상승해 간다. 그 동안 저장용량 Cs에 유지된 게이트/소스간 전압 Vgs은 (Vsig-ΔV+Vth)의 값을 유지한다. 소스 전위 (S)의 상승에 따라, 발광 소자 EL의 역 바이어스 상태는 해소되므로, 출력 전류 Ids의 유입에 의해 발광 소자 EL는 실제로 발광을 시작한다.

최후에 타이밍 T10에 이르면 제어신호 DS가 하이 레벨이 되고 스위칭 트랜지스터 Tr4가 오프하여, 화소가 전원전위 VDD로부터 분리되어 발광이 종료하는 동시에 해당 필드도 끝난다. 이 후 다음 필드로 이동하여 다시 Vth보정동작, 분할적인 이동도 보정동작 및 발광 동작이 반복되게 된다.

도 14는 제어신호 WS 및 DS의 파형도이며, 특히 타이밍 T6∼타이밍 T9까지 사이의 파형변화를 나타내고 있다. 전술한 바와 같이 제어신호 WS는 샘플링 트랜지스터의 게이트에 인가된다. 이 샘플링 트랜지스터의 동작점을 화이트 계조와 블랙 계조로 나누어 나타내고 있다. 제어신호 WS가 이 동작점을 가로지를 때마다, 샘플링 트랜지스터는 온 상태와 오프 상태가 전환한다. 마찬가지로 제어신호 DS는 스위칭 트랜지스터 Tr4의 게이트에 인가된다. 이 스위칭 트랜지스터 Tr4의 동작점도 나타내고 있다. 제어신호 DS가 이 동작점을 가로지르면, 스위칭 트랜지스터 Tr4는 온 상태와 오프 상태가 바뀐다. 본 예에서는 제어신호 WS가 사각형파에 가깝고, 하강 및 상승 모두 가파르므로, 화이트 계조와 블랙 계조에서 동작점의 차이는 큰 영향을 일으키지 않는다.

우선 타이밍 T6에서 샘플링 트랜지스터 Tr4가 온 상태에 있을 때 스위칭 트랜지스터 Tr4를 온 하여 이동도 보정기간 1로 들어간다. 계속해서 타이밍 T7에서 샘플링 트랜지스터가 일단 오프하고, 이동도 보정기간 1이 끝난다. 이 이동도 보정 기간 1은, 도 4에 나타낸 참고예에 비하여 짧게 설정한다.

이동도 보정기간 1이 끝난 타이밍 T7이후에도, 스위칭 트랜지스터 Tr4는 온 상태에 있다. 따라서 보정중간 기간에서도 전원전위 VDD로부터 드라이브 트랜지스터에 전류가 흐르고, 드라이브 트랜지스터의 소스 전위는 상승한다. 이 때 드라이브 트랜지스터의 게이트 전위는 하이 임피던스이므로, 게이트 전위도 마찬가지로 상승한다. 드라이브 트랜지스터가 공급하는 출력 전류 Ids는 이동도μ에 비례하므로, 이들의 전위상승은 이동도에 비례하게 된다. 환언하면 보정중간 기간에서 가속된 이동도 보정이 행해지게 된다.

타이밍 T8에서 다시 샘플링 트랜지스터가 온 하고, 이동도 보정기간 2로 들어간다. 이 때 신호 전위는 이동도 보정기간 1과 같은 Vsig이기 때문에, 드라이브 트랜지스터의 게이트 전위는 이동도 보정기간 1과 같이 Vsig로 되돌아간다. 한편 보정중간 기간에서는 전술한 바와 같이 게이트 전위 및 소스 전위가 부트스트랩 효과로 모두 상승하고 있다. 타이밍 T8에서 게이트 전위만 Vsig로 되돌아가는 한편, 소스 전위는 되돌아 가지 않고 계속해서 상승을 계속한다. 따라서 타이밍 T8에서 드라이브 트랜지스터의 게이트 전위가 Vsig로 되돌아간 시점에, 보정중간 기간에 있어서의 가속된 이동도 보정동작이 종료하게 된다. 이 보정중간 기간에 드라이브 트랜지스터로부터 공급되는 출력 전류 Ids는 아직 이동도 보정이 완료되지 않고, 완전한 보정 후의 전류에 대하여 크지만, 그 비율은 고계조에 비하여 저계조 쪽이 상대적으로 크다. 그 때문에 저계조가 되면 될수록 보정중간 기간에서 행해지는 이동도 보정의 가속 정도가 커진다.

최후에 타이밍 T9에서 샘플링 트랜지스터를 오프하여 이동도 보정기간 2를 종료한다. 이상에 의해 각 계조의 이동도 보정량은, 제1보정기간 있어서의 통상 보정량 + 제2보정기간에 있어서의 통상 보정량 + 보정중간 기간의 가속 보정량에 의해 결정된다. 상기한 바와 같이 저계조 만큼 보정중간 기간에서의 보정가속도가 크기 때문에, 동일한 시간 설정을 행해도, 각 계조에 대응한 최적 보정시간을 등가적으로 얻을 수 있다. 즉 계조에 따라 이동도 보정시간을 조정하는 대신에, 계조에 따라 이동도 보정의 가속도를 자동적으로 조정하는 것으로, 등가적으로 계조에 따른 이동도 보정기간의 적응제어를 행하게 된다. 본 발명에서는 외부의 펄스 전원을 이용하지 않고, 스캐너의 출력 펄스만을 사용하여 계조에 따른 이동도의 적응 보정을 할 수 있다. 이에 따라 전원 펄스 추출 시의 보정시간 편차 등은 생기지 않게 되어, 보다 높은 유니포머티의 화질을 저소비 전력으로 얻을 수 있다.

도 15는, 화소의 분할적 이동도 보정동작을 나타내는 모식도다. 우선 제1이동도 보정기간(T6-T7)에서는, 각 화소(2)의 샘플링 트랜지스터 Tr1 및 스위칭 트랜지스터 Tr4는 모두 온 상태에 있다. 따라서 드라이브 트랜지스터 Trd의 게이트에는 Vsig가 인가되고, 드레인에는 전원전압 VDD가 인가된다. 이에 따라 Vsig에 따른 드레인 전류 Ids가 드라이브 트랜지스터 Trd에 흐른다. 그러나 발광 소자는 역 바이어스 상태에 있기 때문에, Ids는 오로지 저장용량 Cs과 발광 소자용량 Coled의 충전에 사용된다. 이 제1이동도 기간 (T6-T7)에서 드레인 전류 Ids가 드라이브 트랜지스터 Trd의 소스로 흘러들어 오는 것에 의해, 소스 전위는 Va까지 상승한다.

계속해서 보정중간 기간 (T7-T8)로 들어오면, 샘플링 트랜지스터 Tr1이 오프 하여, 드라이브 트랜지스터 Trd의 게이트가 신호선 SL으로부터 분리되고, 플로팅 상태가 된다. 한편 스위칭 트랜지스터 Tr4는 계속해서 온 상태에 있고, 드레인 전류 Ids가 드라이브 트랜지스터 Trd를 흐르기 때문에, 소스 전위는 Va로부터 ΔV1만 상승한다. 부트스트랩 동작에 의해 게이트 전위도 Vsig로부터 ΔV1만 상승한다. 이 상승분ΔV1은 Ids·t/C로 나타낸다. t는 보정중간 기간을 나타내고, C는 Cs와 Coled의 합성 용량이다. 전술한 특성식 1로 나타낸 바와 같이 Ids는 이동도μ에 비례하고 있다. 따라서 보정중간 기간에 있어서의 보정량ΔV1은 이동도μ에 비례하고 있고, 이동도 보정이 행해지게 된다. 또한 이 보정중간 기간에서는 게이트 전위가 억제되고 있지 않기 때문에 소스 전위의 상승이 빠르고, 가속된 이동도 보정이 행해진다.

제2이동도 보정기간 (T8-T9)가 되면, 다시 샘플링 트랜지스터 Tr1이 온 하고, 드라이브 트랜지스터 Trd의 게이트 전위는 Vsig로 되돌아간다. 이에 대하여 소스 전위는 Va+ΔV1로부터 또한 ΔV2만 상승한다. 이 보정량ΔV2는 제2이동도 보정기간 (T8-T9)에서 추가된 만큼이다. ΔV2는 전술한 이동도 보정의 식 5에 의해 정해진다.

도 16은, 제1실시예의 변형예를 나타내는 파형도다. 도 14에 나타낸 제1실시예의 파형도와 동일한 표기를 채용하고 있어, 이해를 쉽게 하고 있다. 도 14의 제1실시예는 이동도 보정기간을 2분할하여 분할적 이동도 보정을 행하고 있다. 이에 대하여 본 변형예는 이동도 보정기간을 3분할하여 분할적 이동도 보정을 행하고 있다. T6-T7이 이동도 보정기간 1이며, T7-T8이 보정중간 기간 1이며, T8-T9가 이동 도 보정기간 2가 되고, T9-T10이 보정중간 기간 2가 되고, T10-T11이 이동도 보정기간 3이 되고 있다. 이와 같이 본 발명의 제1측면에서는, 드라이브 트랜지스터의 드레인에 전원전압 VDD를 공급한 상태에서, 이동도 보정동작을 여러번으로 분할하고 있다. 이에 따라 보정기간의 중간에 있어서, 가속된 이동도 보정동작을 행할 수 있고, 외부의 전원 펄스를 이용하지 않고 각 계조에 최적인 보정시간을 얻을 수 있으며, 전 계조에서 높은 유니포머티를 얻는 것이 가능해 지고, 패널 모듈의 소비 전력도 삭감할 수 있다.

도 17은, 본 발명에 따른 표시장치의 제2실시예를 나타내는 타이밍 차트다. 이 제2실시예는 본 발명의 제2측면에 대응하고 있다. 이해를 쉽게 하기 위해, 도 13에 나타낸 제1실시예의 타이밍 차트와 동일한 표기를 채용하고 있다. 본 실시예도, 제1실시예와 마찬가지로, 이동도 보정기간을 2분할하고 있다. 즉 제1이동도 보정기간 T6-T7과 제2이동도 보정기간 T8-T9와 양자 간의 보정중간 기간 T7-T8이다. 제어신호 WS는 더블 펄스로 되어 있으며, 각각 제1이동도 보정기간과 제2이동도 보정기간을 규정하고 있다. 제1실시예와 다른 점은, 더블 펄스의 피크 레벨을 다르게 하고 있는 점이다. 샘플링 트랜지스터는 그 게이트에 인가되는 더블 펄스의 피크 레벨에 따라, 그 소스측에 인가되는 영상신호의 레벨에 따라 온 오프 동작하고, 이로써 영상신호의 레벨에 따라 보정시간을 자동적으로 조정하고 있다. 구체적으로는, 라이트 스캐너는 제1 펄스의 피크 레벨이 제2 펄스의 피크 레벨보다도 높은 더블 펄스를 포함하는 제어신호 WS를 주사선에 공급하고 있다. 이에 따라 샘플링 트랜지스터는, 영상신호의 레벨이 높을 때(화이트 휘도일 때) 제1 펄스에 따라 온 하 고, 제1이동도 보정기간 T6-T7의 사이만 이동도 보정량을 저장용량에 기록한다. 한편 영상신호의 레벨이 낮을 때(그레이 휘도 및 블랙 휘도일 때) 샘플링 트랜지스터는 제1 펄스 및 제2 펄스에 응답하여 각각 온 하고, 제1이동도 보정기간 T6-T7 및 제2이동도 보정기간 T8-T9 사이에 이동도 보정량을 저장용량에 기록한다.

도 18은, 제2실시예에 있어서의 제어신호 WS 및 DS의 파형도다. 특히 타이밍 T6∼타이밍 T9까지 사이의 파형 변화를 나타내고 있다. 또한 이해를 쉽게 하기 위해 도 14에 나타낸 제1실시예의 파형도와 동일한 표기를 채용하고 있다. 다른 점은, 제어신호 WS에 포함되는 더블 펄스 중, 제2펄스의 피크 레벨을 제1펄스의 피크 레벨보다도 낮추고 있는 점이다. 제2펄스의 피크 레벨은 바로 화이트 계조 동작점과 블랙 계조 동작점의 중간에 위치하고 있다. 한편 제1펄스의 피크 레벨은 화이트 계조 동작점보다도 위에 위치하고 있다.

우선 영상신호가 화이트 계조 레벨에 있을 때, 타이밍 T6에서 스위칭 트랜지스터 Tr4가 온 하고, 이동도 보정기간 1로 들어간다. 이 이동도 보정기간 1은 타이밍 T7에서 샘플링 트랜지스터 Tr1이 오프할 때까지 계속된다. 그 후 다시 타이밍 T8에서 제어신호 WS는 상승하지만, 그 피크 레벨은 화이트 계조 동작점에 도달하지 않는다. 따라서 샘플링 트랜지스터는 온 하지 않고 그대로 발광 기간으로 이행한다. 이와 같이 영상 신호가 화이트 계조 레벨일 때, 이동도 보정동작은 최초의 이동도 보정기간 (T6-T7)만으로 행해지게 된다. 전술한 바와 같이 화이트 계조의 경우, 최적 이동도 보정시간은 짧기 때문에, 1회의 이동도 보정동작으로 충분히 이동도의 편차를 보정 할 수 있다.

한편 영상신호가 그레이 계조 혹은 블랙 계조일 때, 제어신호에 포함되는 제1펄스에 따라 온 상태가 되고, 타이밍 T6∼타이밍 T7까지 사이의 이동도 보정기간 1에서 최초의 이동도 보정동작을 행한다. 계속해서 제어신호 WS에 포함되는 제2 펄스에 따라 샘플링 트랜지스터가 다시 온 하고, 타이밍 T8∼타이밍 T9까지 사이의 이동도 보정기간 2에서 2회째의 이동도 보정동작을 행한다. 제2 펄스의 피크 레벨은 화이트 계조 동작점보다 낮지만 블랙 계조 동작점보다는 높게 설정하고 있기 때문에, 영상신호가 그레이 계조 혹은 블랙 계조일 때 샘플링 트랜지스터는 온 상태가 된다. 또 1회째의 이동도 보정기간 T6-T7과 2회째의 이동도 보정기간 T8-T9 사이에 끼워진 보정중간 기간 T7-T8에서는, 제1실시예와 마찬가지로 가속화한 이동도 보정동작이 행해진다. 단 본 실시예는 제1실시예와 달리, 영상신호가 그레이 계조 및 블랙 계조일 때만, 이동도 보정기간을 2분할하고, 동시에 보정중간 기간에서 가속 보정동작을 행하도록 하고 있다.

이상의 설명에서 알 수 있는 바와 같이, 본 제2실시예에서는 영상신호가 화이트 계조일 때 제1이동도 보정기간만이 존재하여, 종래와 같이 이동도 보정동작이 행해진다. 1번째의 펄스뿐만 아니라 2번째의 펄스에서도 샘플링 트랜지스터가 온 동작하는 그레이 계조나 블랙 계조에서는, 제1이동도 보정기간의 통상 보정량 + 보정중간 기간의 가속 보정량 + 제2이동도 보정기간의 통상 보정량이, 토털의 이동도 보정량ΔV가 된다. 상기 구성에 의해, 짧은 보정시간의 화이트 계조와 약간 긴 보정시간의 그레이 내지 블랙 계조의 보정동작을, 내부 펄스로 자동적으로 적응제어 할 수 있다.

도 19는, 도 18에 나타낸 제2실시예의 변형예를 나타내는 파형도다. (a)에 나타낸 제1변형예에서는 제어신호 WS가 트리플 펄스를 포함하고 있으며, 이동도 보정시간을 3분할하여 보정동작을 행하고 있다. 제2펄스 및 제3펄스의 피크 레벨은 제1펄스의 피크 레벨보다도 낮게 설정되어 있고, 화이트 계조 동작점과 블랙 계조 동작점 사이에 위치한다. 본 변화예의 경우, 화이트 계조일 때 이동도 보정동작은 1회 한정이며, 그레이 계조 및 블랙 계조일 때 이동도 보정동작은 3회 행해지게 된다.

(b)는 제2변형예를 나타내고 있다. (a)에 나타낸 제1변형예와 다른 점은, 제2펄스와 제3펄스의 피크 레벨이 다른 점이다. 이 경우, 영상신호가 화이트 계조일 때 이동도 보정동작은 한번만 행해지고, 그레이 레벨일 때 이동도 보정동작은 제1펄스 및 제2펄스에 응답하여 2회 행해지고, 블랙 레벨일 때 이동도 보정동작은 제1∼ 제3펄스에 응답하여 3회 행해진다. 이와 같이 펄스수를 늘리고, 또한 레벨을 바꾸는 것으로, 보다 정밀하게 계조에 따른 이동도 보정동작을 행할 수 있다.

도 20은, 본 발명의 제2실시예에 따른 라이트 스캐너의 구성예를 나타내는 모식도다. (a)는 특히 라이트 스캐너의 출력 버퍼 4B를 나타내고 있다. 도면에 나타나 있는 바와 같이, 출력 버퍼 4B는 1개의 P채널 트랜지스터 TrP와 2개의 N채널 트랜지스터 TrN, TrNb로 구성되어 있다. 한 쌍의 트랜지스터 TrP 및 TrN은 전원전위 Vcc와 접지전위 Vssa 사이에 직렬접속되어 인버터를 구성하고 있다. P채널 트랜지스터 TrP의 게이트에는 시프트 레지스터로부터 입력 펄스 1이 공급된다. 또 N채널 트랜지스터 TrN의 게이트에는 같이 마찬가지로 레지스터로부터 입력 펄스 2가 공급된다. 트랜지스터 TrP와 TrN의 접속 노드가 출력 단자가 되고 있다. 출력 단자와 접지전위 Vssb 사이에 N채널 트랜지스터 TrNb가 접속되고 있다. 그 게이트에는 시프트 레지스터로부터 입력 펄스 3이 공급되고 있다.

(b)는 (a)에 나타낸 출력 버퍼 4B의 동작 설명에 제공하는 타이밍 차트로서, 시프트 레지스터측으로부터 공급되는 입력 펄스 1,2,3과, 주사선에 제어신호로서 공급되는 출력 펄스를 시간축을 따라 나타내고 있다. 타이밍 차트에 나타나 있는 바와 같이, 입력 펄스 1 및 입력 펄스 2가 모두 로 레벨일 때, 피크 레벨이 Vcc인 출력 펄스가 공급된다. 계속해서 입력 펄스 2가 로 레벨이고 입력 펄스 3이 하이 레벨일 때 출력 레벨이 Vssb인 2번째의 펄스가 출력된다. 이와 같이 하여 출력 버퍼 4B는 더블 펄스를 포함하는 제어신호를 대응하는 주사선에 공급한다. 더블 펄스 중 최초의 펄스는 그 피크 레벨이 Vcc이며, 다음의 펄스는 그 피크 레벨이 Vssb가 되고 있다. 여기에서 Vssb는 Vcc에 비해 낮게 설정되어 있다. 이와 같이 본 실시예에 따른 라이트 스캐너는, 내부적으로 더블 펄스를 생성할 수 있고, 특히 외부의 펄스 전원으로부터 전원 펄스의 공급을 받을 필요가 없다.

도 21은, 제2실시예에 따른 라이트 스캐너의 다른 예를 나타내는 모식도다. 이해를 쉽게 하기 위해, 도 20에 나타낸 라이트 스캐너와 같은 표기를 채용하고 있다. (a)에 나타나 있는 바와 같이 이 라이트 스캐너의 출력 버퍼 4B는, 일반적인 인버터 구성으로 되어 있고, P채널 트랜지스터 TrP와 N채널 트랜지스터 TrN의 직렬접속으로 이루어진다. 한 쌍의 트랜지스터 TrP, TrN의 게이트는 공통 접속되고 있고, 시프트 레지스터로부터 입력 펄스가 공급된다. 트랜지스터 TrP와 TrN의 접속 노드는 출력 단자가 되고 있으며, 대응하는 주사선 WS에 접속되어 있다. 다른 점은, 인버터의 접지 라인에 외부 펄스 전원으로부터 전원 펄스가 공급되고 있는 점이다. 이 전원 펄스는 로 레벨 Vssa과 하이 레벨 Vssb 사이에서 전환한다.

(b)는 (a)에 나타낸 라이트 스캐너의 출력 버퍼 4B의 동작 설명에 제공하는 타이밍 차트다. N-1단째 및 N단째의 입력 펄스와, N-1단째 및 N단째의 출력 펄스를 나타내고 있다. 또한 이들의 펄스와 위상을 맞추어 전원 펄스의 파형도 나타내고 있다. 도면에 나타나 있는 바와 같이, 전원 펄스는 1H주기의 펄스를 포함하고 있고, 그 피크 레벨은 Vssb이다. 예를 들면 N단째에 착안하면, 입력 펄스가 로 레벨일 때, 출력 버퍼 4B의 인버터는 이것을 반전하여 피크 레벨이 Vcc의 제1출력 펄스를 출력한다. 그 후 입력 펄스가 하이 레벨로 되돌아와 N채널 트랜지스터 TrN가 온 상태가 되어, 전원 펄스를 1개 추출하고, 그대로 피크 레벨이 Vssb인 제2펄스로서 출력 단자에 공급한다. 여기에서 Vssb는 Vcc보다도 낮게 설정되어 있다. 본 예는 도 20에 나타낸 앞의 예와 다르고, 피크 레벨이 다른 더블의 제어신호 펄스를 형성하기 위해, 외부로부터 전원 펄스의 공급을 받고 있다.

도 22는, 본 발명에 따른 표시장치의 제2실시예의 제3변형예를 나타내는 파형도다. 이해를 쉽게 하기 위해 도 18에 나타낸 제2실시예의 파형도와 같은 표기를 채용하고 있다. 본 변형예에 있어서도, 이동도 보정기간은, 제1이동도 보정기간 T6-T7과, 제2이동도 보정기간 T8-T9와, 양자 간의 보정중간 기간 T7-T8로 나뉘고 있다. 또 제1이동도 보정기간 T6-T7을 규정하는 제어신호 WS의 제1피크와, 마찬가지로 제2보정기간 T8-T9를 규정하는 제2피크는, 다른 레벨로 설정되어 있다. 본 변 형예의 특징사항으로서, 제2펄스의 피크 레벨은, 그 펄스폭(즉 제2이동도 보정기간T8-T9)을 파라미터로서 설정하도록 하고 있다. 구체적으로는, 펄스폭을 펄스파형의 천이시간τ보다도 좁혀, 각 펄스의 피크 레벨을 설정하고 있다. 도면에 나타나 있는 바와 같이, 제어신호 WS의 펄스 파형은 상승 및 하강 모두 트랜젠트가 있기 때문에, 만곡이 일어나고 있다. 펄스가 상승하고 나서 완전히 Vcc에 도달하기 전에 하강하도록 하는 것으로, 펄스의 피크 레벨을 자유로이 가변조정 할 수 있다. 펄스폭을 길게 취할수록, 피크 레벨은 윗쪽으로 쉬프트하고, 트랜젠트 시간을 넘으면 피크 레벨은 Vcc에 도달한다. 제2 펄스의 폭을 조정하는 것으로, 피크 레벨을 화이트 계조 동작점과 블랙 계조 동작점 사이의 소정의 레벨에 설정하는 것이 가능하다.

도 23은, 제2실시예의 제4변형예를 나타내는 파형도다. 도 22에 나타낸 제3변형예와 동일한 표기를 채용하여 이해를 용이하게 하고 있다. 다른 점은, 본 변형예가 트리플 펄스를 포함하는 제어신호 WS를 주사선 WS에 공급하고 있는 점이다. 2번째의 펄스 및 3번째의 펄스의 피크 레벨은, 각각 펄스폭을 조정함으로써 소정의 진폭으로 설정되어 있다. 본 변형예에서는, 제2펄스의 펄스폭(T8-T9)이 제3펄스의 폭(T10-T11)보다도 길다. 이에 따라 제2펄스의 피크 레벨은 제3펄스의 피크 레벨보다도 높아지고 있다.

도 24는, 본 발명에 따른 표시장치의 다른 실시예를 나타내는 전체구성 도다. 도면에 나타나 있는 바와 같이, 본 표시장치는, 화소 어레이부(1)와 이것을 구동하는 구동부로 이루어진다. 화소 어레이부(1)는, 행 모양의 주사선 WS과, 열 모 양의 신호선(신호 라인) SL과, 양자가 교차하는 부분에 배치된 행렬 모양의 화소(2)와, 각 화소(2)의 각 행에 대응하여 배치된 급전선(전원 라인） VL을 구비하고 있다. 또한 본 예는, 각 화소(2)에 RGB삼원색 중 어느 하나가 할당되어 있어, 컬러 표시가 가능하다. 단 이것에 한정되는 것은 아니고, 단색표시의 디바이스도 포함한다. 구동부는, 각 주사선 WS에 순차 제어신호를 공급하여 화소(2)를 행단위로 선 순차 주사하는 라이트 스캐너(4)와, 이 선 순차 주사에 맞춰서 각 급전선 VL에 제1전위와 제2전위로 전환하는 전원전압을 공급하는 전원 스캐너(6)와, 이 선 순차 주사에 맞춰서 열 모양의 신호선 SL에 구동신호가 되는 신호 전위와 기준전위를 공급하는 신호 셀렉터(수평 셀렉터)(3)를 구비하고 있다.

도 25는, 도 24에 나타낸 표시장치에 포함되는 화소(2)의 구체적인 구성 및 결선관계를 나타내는 회로도다. 도면에 나타나 있는 바와 같이, 이 화소(2)는 유기 EL디바이스 등으로 대표되는 발광 소자 EL와, 샘플링 트랜지스터 Tr1과, 드라이브 트랜지스터 Trd와, 저장용량 Cs을 포함한다. 샘플링 트랜지스터 Tr1은, 그 제어단(게이트)이 대응하는 주사선 WS에 접속하여, 한 쌍의 전류단(소스 및 드레인)의 한 쪽이 대응하는 신호선 SL에 접속하고, 다른 쪽이 드라이브 트랜지스터 Trd의 제어단(게이트 G)에 접속한다. 드라이브 트랜지스터 Trd는, 한 쌍의 전류단(소스 S 및 드레인)의 한쪽이 발광 소자 EL에 접속하고, 다른 쪽이 대응하는 급전선 VL에 접속하고 있다. 본 예에서는, 드라이브 트랜지스터 Trd가 N채널형으로, 그 드레인이 급전선 VL에 접속하는 한편, 소스 S가 출력 노드로서 발광 소자 EL의 애노드에 접속하고 있다. 발광 소자 EL의 캐소드는 소정의 캐소드 전위 Vcath에 접속하고 있다. 저장용량 Cs은 드라이브 트랜지스터 Trd의 한 쪽의 전류단인 소스 S와 제어단인 게이트 G 사이에 접속하고 있다.

상기 구성에 있어서, 샘플링 트랜지스터 Tr1은 주사선 WS으로부터 공급된 제어신호에 따라 전도하고, 신호선 SL으로부터 공급된 신호 전위를 샘플링하여 저장용량 Cs에 유지한다. 드라이브 트랜지스터 Trd는, 제1전위(고전위 Vcc)에 있는 급전선 VL으로부터 전류의 공급을 받아 저장용량 Cs에 유지된 신호 전위에 따라 구동전류를 발광 소자 EL에 흘려보낸다. 라이트 스캐너(4)는, 신호선 SL이 신호 전위에 있는 시간대에 샘플링 트랜지스터 Tr1을 전도상태로 하므로, 소정의 펄스폭의 제어신호를 제어선 WS에 출력하고, 이로써 저장용량 Cs에 신호 전위를 유지함과 동시에 드라이브 트랜지스터 Trd의 이동도μ에 대한 보정을 신호 전위에 가한다. 이 후 드라이브 트랜지스터 Trd는 저장용량 Cs에 기록된 신호 전위 Vsig에 따른 구동전류를 발광 소자 EL에 공급하고, 발광 동작에 들어간다.

본 화소 회로(2)는, 전술한 이동도 보정기능에 더하여 임계 전압 보정기능도 구비하고 있다. 즉 전원 스캐너(6)는, 샘플링 트랜지스터 Tr1이 신호 전위 Vsig를 샘플링하기 전에, 제1타이밍에 급전선 VL을 제1전위(고전위 Vcc)에서 제2전위(저전위 Vss2)로 전환한다. 또 라이트 스캐너(4)는 마찬가지로 샘플링 트랜지스터 Tr1이 신호 전위 Vsig를 샘플링하기 전에, 제2타이밍에 샘플링 트랜지스터 Tr1을 전도시켜서 신호선 SL로부터 기준전위 Vss1을 드라이브 트랜지스터 Trd의 게이트 G에 인가하는 동시에 드라이브 트랜지스터 Trd의 소스 S를 제2전위(Vss2)에 세트한다. 전원 스캐너(6)는 제2타이밍 후, 제3타이밍에서 급전선 VL을 제2전위 Vss2로부터 제1 전위 Vcc로 전환하여, 드라이브 트랜지스터 Trd의 임계 전압 Vth에 해당하는 전압을 저장용량 Cs에 유지한다. 이러한 임계 전압 보정기능에 의해, 본 표시장치는 화소마다 변동하는 드라이브 트랜지스터 Trd의 임계 전압 Vth의 영향을 캔슬 할 수 있다.

본 화소 회로(2)는, 또한 부트스트랩 기능도 구비하고 있다. 즉 라이트 스캐너(4)는 저장용량 Cs에 신호 전위 Vsig가 유지된 단계에서 주사선 WS에 대한 제어신호의 인가를 해제하고, 샘플링 트랜지스터 Tr1을 비전도 상태로 하여 드라이브 트랜지스터 Trd의 게이트 G를 신호선 SL로부터 전기적으로 분리하고, 이로써 드라이브 트랜지스터 Trd의 소스 S의 전위변동에 게이트 G의 전위가 연동하여, 게이트 G와 소스 S간의 전압 Vgs을 일정하게 유지할 수 있다.

도 26은, 도 25에 나타낸 화소 회로(2)의 동작 설명에 제공하는 타이밍 차트다. 단 실시예가 아닌 그 기초가 되는 선행 개발예를 나타내고 있다. 시간축을 공통으로 하여, 주사선 WS의 전위변화, 급전선 VL의 전위변화 및 신호선 SL의 전위변화를 나타내고 있다. 또한 이들의 전위변화와 병행하여, 드라이브 트랜지스터의 게이트 G 및 소스 S의 전위변화도 나타내고 있다.

주사선 WS에는, 샘플링 트랜지스터 Tr1을 온 하기 위한 제어신호 펄스가 인가된다. 이 제어신호 펄스는 화소 어레이부의 선 순차 주사에 맞춰서 1필드(1f)주기로 주사선 WS에 인가된다. 이 제어신호 펄스는 1수평주사 주기(1H) 동안에 2개의 펄스를 포함하고 있다. 최초의 펄스를 제1 펄스 P1로 하고, 계속되는 펄스를 제2 펄스 P2로 부르는 경우가 있다. 급전선 VL은 마찬가지로 1필드 주기(1f)로 고전위 Vcc와 저전위 Vss2 사이에서 전환한다. 신호선 SL에는 1수평주사 주기(1H)내에서 신호 전위 Vsig와 기준전위 Vss1가 전환하는 구동신호를 공급하고 있다.

도 26의 타이밍 차트에 나타나 있는 바와 같이, 화소는 앞의 필드의 발광 기간에서 해당 필드의 비발광 기간으로 들어가고, 그 후 해당 필드의 발광 기간이 된다. 이 비발광 기간에서 준비 동작, 임계 전압 보정동작, 신호 기록 동작, 이동도 보정동작 등을 행한다.

앞 필드의 발광 기간에서는, 급전선 VL이 고전위 Vcc에 있고, 드라이브 트랜지스터 Trd가 구동전류 Ids를 발광 소자 EL에 공급하고 있다. 구동전류 Ids는 고전위 Vcc에 있는 급전선 VL으로부터 드라이브 트랜지스터 Trd를 통해 발광 소자 EL를 지나, 캐소드 라인으로 흘러들어 오고 있다.

계속해서 해당 필드의 비발광 기간으로 들어가면 우선 타이밍 T1에서 급전선 VL을 고전위 Vcc에서 저전위 Vss2로 전환한다. 이에 따라 급전선 VL은 Vss2까지 방전되고, 또한 드라이브 트랜지스터 Trd의 소스 S의 전위는 Vss2까지 하강한다. 이에 따라 발광 소자 EL의 애노드 전위(즉 드라이브 트랜지스터 Trd의 소스 전위)는 역 바이어스 상태가 되므로, 구동전류가 흐르지 않게 되어 소등한다. 또 드라이브 트랜지스터의 소스 S의 전위 강하에 연동하여 게이트 G의 전위도 강하한다.

계속해서 타이밍 T2가 되면, 주사선 WS를 저레벨에서 고레벨로 전환하는 것으로, 샘플링 트랜지스터 Tr1이 전도상태가 된다. 이 때 신호선 SL은 기준전위 Vss1에 있다. 따라서 드라이브 트랜지스터 Trd의 게이트 G의 전위는 전도한 샘플링 트랜지스터 Tr1을 통해서 신호선 SL의 기준전위 Vss1이 된다. 이 때 드라이브 트랜 지스터 Trd의 소스 S의 전위는 Vss1보다도 충분히 낮은 전위 Vss2에 있다. 이와 같이 하여 드라이브 트랜지스터 Trd의 게이트 G와 소스 S 사이의 전압 Vgs이 드라이브 트랜지스터 Trd의 임계 전압 Vth보다 커지도록 초기화된다. 타이밍 T1에서 타이밍 T3까지의 기간 T1-T3은 드라이브 트랜지스터 Trd의 게이트 G ／소스 S간 전압 Vgs을 미리 Vth이상으로 설정하는 준비기간이다.

이 후 타이밍 T3이 되면, 급전선 VL이 저전위 Vss2에서 고전위 Vcc로 천이하여, 드라이브 트랜지스터 Trd의 소스 S의 전위가 상승을 시작한다. 드라이브 트랜지스터 Trd의 게이트 G/소스 S간 전압 Vgs이 임계 전압 Vth이 된 곳에서 전류가 컷오프한다. 이와 같이 하여 드라이브 트랜지스터 Trd의 임계 전압 Vth에 해당하는 전압이 저장용량 Cs에 기록된다. 이것이 임계 전압 보정동작이다. 이 때 전류가 오로지 저장용량 Cs측에 흐르고, 발광 소자 EL에는 흐르지 않도록 하기 위해, 발광 소자 EL가 컷오프가 되도록 캐소드 전위 Vcath를 설정해 둔다.

타이밍 T4에서는 주사선 WS이 하이 레벨에서 로 레벨로 되돌아간다. 환언하면, 주사선 WS에 인가된 제1 펄스 P1이 해제되어, 샘플링 트랜지스터는 오프 상태가 된다. 이상의 설명에서 알 수 있는 바와 같이, 제1 펄스 P1은 임계 전압 보정동작을 행하기 위해, 샘플링 트랜지스터 Tr1의 게이트에 인가된다.

이 후 신호선 SL이 기준전위 Vss1로부터 신호 전위 Vsig로 전환한다. 계속해서 타이밍 T5에서 주사선 WS이 다시 로 레벨에서 하이 레벨로 상승한다. 환언하면 제2 펄스 P2가 샘플링 트랜지스터 Tr1의 게이트에 인가된다. 이에 따라 샘플링 트랜지스터 Tr1은 다시 온 하여, 신호선 SL으로부터 신호 전위 Vsig를 샘플링한다. 따라서 드라이브 트랜지스터 Trd의 게이트 G의 전위는 신호 전위 Vsig가 된다. 여기에서 발광 소자 EL는 처음에 컷오프 상태(하이 임피던스 상태)에 있기 때문에 드라이브 트랜지스터 Trd의 드레인과 소스 사이에 흐르는 전류는 오로지 저장용량 Cs과 발광 소자 EL의 등가용량으로 흘러들어 와 충전을 시작한다. 이 후 샘플링 트랜지스터 Tr1이 오프하는 타이밍 T6까지, 드라이브 트랜지스터 Trd의 소스 S의 전위는 ΔV만 상승한다. 이와 같이 하여 영상신호의 신호 전위 Vsig가 Vth에 더해지는 형태로 저장용량 Cs에 기록되는 동시에, 이동도 보정용의 전압ΔV이 저장용량 Cs에 유지된 전압으로부터 빼진다. 따라서 타이밍 T5부터 타이밍 T6까지 기간 T5-T6이 신호 기록기간 & 이동도 보정기간이 된다. 환언하면, 주사선 WS에 제2 펄스 P2가 인가되면, 신호 기록 동작 및 이동도 보정동작이 행해진다. 신호 기록 기간 & 이동도 보정기간 T5-T6은, 제2 펄스 P2의 펄스폭에 동일하다. 즉 제2 펄스 P2의 펄스폭이 이동도 보정기간을 규정하고 있다.

이와 같이 신호 기록 기간 T5-T6에서는 신호 전위 Vsig의 기록과 보정량ΔV의 조정이 동시에 행해진다. Vsig가 높을수록 드라이브 트랜지스터 Trd가 공급하는 전류 Ids는 커지고, ΔV의 절대값도 커진다. 따라서 발광 휘도 레벨에 따른 이동도 보정이 행해진다. Vsig를 일정하게 했을 경우, 드라이브 트랜지스터 Trd의 이동도μ가 클수록 ΔV의 절대값이 커진다. 환언하면 이동도μ가 클수록 저장용량 Cs에 대한 부귀환량ΔV이 커지므로, 화소마다의 이동도μ의 편차를 제거할 수 있다.

최후에 타이밍 T6이 되면, 전술한 바와 같이 주사선 WS이 저레벨측으로 천이하고, 샘플링 트랜지스터 Tr1은 오프 상태가 된다. 이에 따라 드라이브 트랜지스터 Trd의 게이트 G는 신호선 SL으로부터 분리된다. 이 때 드레인 전류 Ids가 발광 소자 EL를 흐르기 시작한다. 이에 따라 발광 소자 EL의 애노드 전위는 구동전류 Ids에 따라 상승한다. 발광 소자 EL의 애노드 전위의 상승은, 즉 드라이브 트랜지스터 Trd의 소스 S의 전위상승이다. 드라이브 트랜지스터 Trd의 소스 S의 전위가 상승하면, 저장용량 Cs의 부트스트랩 동작에 의해 드라이브 트랜지스터 Trd의 게이트 G의 전위도 연동하여 상승한다. 게이트 전위의 상승량은 소스 전위의 상승량과 같아진다. 따라서 발광 기간 동안 드라이브 트랜지스터 Trd의 게이트 G/소스 S간의 입력 전압 Vgs은 일정하게 유지된다. 이 게이트 전압 Vgs의 값은 신호 전위 Vsig에 임계 전압 Vth 및 이동량μ의 보정을 건 것으로 되어 있다. 드라이브 트랜지스터 Trd는 포화 영역에서 동작한다. 즉 드라이브 트랜지스터 Trd는, 게이트 G/소스 S간의 입력 전압 Vgs에 따른 구동전류 Ids를 출력한다. 이 게이트 전압 Vgs의 값은 신호 전위 Vsig에 임계 전압 Vth 및 이동량μ의 보정을 건 것으로 되어 있다.

도 27은, 본 발명에 따른 표시장치의 제3실시예를 나타내는 타이밍 차트다. 본 실시예는 도 26에 나타낸 선행 개발 예의 개량 판이다. 이해를 쉽게 하기 위해, 도 26에 나타낸 선행 개발예와 같은 표기를 채용하고 있다. 다른 점은, 도 26에 나타낸 선행 개발 예에서는, 제어신호 WS가 2개의 펄스 P1,P2를 포함하고 있는 것에 대해, 본 제3실시예에서는 제어신호 WS가 3개의 제어신호 펄스 P1,P2,P3을 포함하고 있는 것이다. 최초의 펄스 P1은 임계 전압보정기간을 규정하고 있으며, 제2 및 제3 제어 펄스 P2,P3은 각각 이동도 보정기간을 규정하고 있다. 즉 본 실시예는 더블 펄스 P2,P3으로 이동도 보정기간을 2분할하여, 양자 간에 보정중간 기간을 설정 하는 것으로, 가속적인 이동도 보정동작을 행하고 있다. 도면에 나타나 있는 바와 같이, 더블 펄스 중, 최초의 펄스 P2가 제1이동도 보정기간 T5-T6에 대응하고, 2번째의 펄스 P3이 제2이동도 보정기간 T7-T8에 대응하고 있다. 양쪽 보정기간 사이에 보정중간 기간 T6-T7이 삽입되어 있다.

도 28은, 본 발명에 따른 표시장치의 제4실시예를 나타내는 타이밍 차트다. 이해를 쉽게 하기 위해 도 27에 나타낸 제3실시예와 같은 표기를 채용하고 있다. 도 27의 제3실시예와 다른 점은, 제2펄스 P2의 피크 레벨에 비하여 제3펄스 P3의 피크 레벨을 낮게 설정하고 있는 점이다. 본 실시예에 있어서도, 드라이브 트랜지스터 Trd의 드레인측에 전원전압 Vdd을 공급한 상태로, 이동도 보정동작을 여러번으로 분할하고 있다. 이에 따라 보정기간의 중간시간에 있어서, 가속된 이동도 보정동작을 행할 수 있다. 특히 본 실시예에서는 분할한 제어 펄스 P2,P3의 각각의 온 전압(피크 레벨)을 가변으로 하여, 동작점마다 최적인 이동도 보정시간을 설정하고 있다. 이에 따라 계조마다의 동작점에 의해 보정시간의 차이를 일으킬 수 있다.

본 발명에 따른 표시장치는, 도 29에 나타나 있는 바와 같은 박막 디바이스 구성을 가진다. 본 도면은, 절연성의 기판에 형성된 화소의 모식적인 단면구조를 나타내고 있다. 도면에 나타나 있는 바와 같이, 화소는, 복수의 박막 트랜지스터를 포함하는 트랜지스터부(도에서는 1개의 TFT를 예시), 저장용량 등의 용량부 및 유기 EL소자 등의 발광부를 포함한다. 기판 위에 TFT프로세스에서 트랜지스터부나 용량부가 형성되고, 그 위에 유기 EL소자 등의 발광부가 적층 되어 있다. 그 위에 접 착제를 통해 투명한 대향기판을 붙여 플랫 패널로 하고 있다.

본 발명에 따른 표시장치는, 도 30에 나타나 있는 바와 같이, 플랫형의 모듈 형상의 것을 포함한다. 예를 들면 절연성의 기판 위에, 유기 EL소자, 박막 트랜지스터, 박막 용량 등으로 이루어지는 화소를 매트릭스 모양으로 집적 형성한 화소 어레이부를 설치하고, 이 화소 어레이부(화소 매트릭스부)를 둘러싸도록 접착제를 배치하여, 유리 등의 대향기판을 붙여서 표시 모듈로 한다. 이 투명한 대향기판에는 필요에 따라, 칼라필터, 보호막, 차광막 등을 설치해도 된다. 표시 모듈에는, 외부로부터 화소 어레이부로의 신호 등을 입출력하기 위한 커넥터로서 예를 들면 FPC(플랙시블 프린트 서킷)을 설치해도 된다.

이상 설명한 본 발명에 있어서의 표시장치는, 플랫 패널 형상을 가지고, 여러가지 전자기기, 예를 들면 디지탈 카메라, 노트형 퍼스널컴퓨터, 휴대전화, 비디오카메라등, 전자기기에 입력되거나 혹은, 전자기기 내에서 생성한 구동신호를 화상 혹은 영상으로서 표시하는 모든 분야의 전자기기의 디스플레이에 적용하는 것이 가능하다. 이하 이러한 표시장치가 적용된 전자기기의 예를 나타낸다.

도 31은 본 발명이 적용된 텔레비젼이며, 프론트 패널(12), 필터 유리(13) 등으로 구성되는 영상표시 화면(11)을 포함하고, 본 발명의 표시장치를 그 영상표시 화면(11)에 사용함으로써 제작된다.

도 32는 본 발명이 적용된 디지탈 카메라로서, 위가 정면도이고 아래가 배면도다. 이 디지탈 카메라는, 촬상 렌즈, 플래쉬용의 발광부(15), 표시부(16), 콘트롤 스위치, 메뉴 스위치, 셔터(19) 등을 포함하고, 본 발명의 표시장치를 그 표시 부(16)에 사용함으로써 제작된다.

도 33은 본 발명이 적용된 노트형 PC이며, 본체(20)에는 문자 등을 입력할 때 조작되는 키보드(21)를 포함하고, 본체 커버에는 화상을 표시하는 표시부(22)를 포함하고, 본 발명의 표시장치를 그 표시부(22)에 사용함으로써 제작된다.

도 34는 본 발명이 적용된 휴대 단말장치로서, 왼쪽이 열린 상태를 나타내고, 오른쪽이 닫힌 상태를 나타내고 있다. 이 휴대 단말장치는, 상측 케이싱(23), 하측 케이싱(24), 연결부(여기에서는 힌지부)(25), 디스플레이(26), 서브 디스플레이(27), 픽처 라이트(28), 카메라(29) 등을 포함하고, 본 발명의 표시장치를 그 디스플레이(26)나 서브 디스플레이(27)에 사용함으로써 제작된다.

도 35는 본 발명이 적용된 비디오카메라이며, 본체부(30), 앞쪽을 향한 측면에 피사체 촬영용의 렌즈(34), 촬영시의 스타트/스톱 스위치(35), 모니터(36)등을 포함하고, 본 발명의 표시장치를 그 모니터(36)에 사용함으로써 제작된다.

도 1은 본 발명에 따른 표시장치의 전체구성을 나타내는 블럭도다.

도 2는 도 1에 나타낸 표시장치에 포함되는 화소의 구성을 나타내는 회로도다.

도 3은 도 2에 나타낸 화소의 동작 설명에 제공하는 회로도다.

도 4는 도 1 및 도 2에 나타낸 표시장치의 동작 설명에 제공하는 참고 타이밍 차트다.

도 5는 마찬가지로 도 1 및 도 2에 나타낸 표시장치의 동작 설명에 제공하는 회로도다.

도 6은 도 1 및 도 2에 나타낸 표시장치의 동작 설명에 제공하는 그래프다.

도 7은 도 1 및 도 2에 나타낸 표시장치의 동작 설명에 제공하는 그래프다.

도 8은 도 1 및 도 2에 나타낸 표시장치의 동작 설명에 제공하는 파형도다.

도 9는 선행 개발 예에 따른 라이트 스캐너를 나타내는 회로도다.

도 10은 도 9에 나타낸 라이트 스캐너의 동작 설명에 제공하는 타이밍 차트다.

도 11은 마찬가지로 도 9에 나타낸 라이트 스캐너의 동작 설명에 제공하는 파형도다.

도 12는 본 발명에 따른 표시장치에 조립되는 라이트 스캐너의 구성을 나타내는 회로도다.

도 13은 본 발명의 제1실시예를 나타내는 타이밍 차트다.

도 14는 제1실시예의 동작 설명에 제공하는 파형도다.

도 15는 제1실시예의 동작 설명에 제공하는 회로도다.

도 16은 제1실시예의 변형예를 나타내는 파형도다.

도 17은 본 발명에 따른 표시장치의 제2실시예를 나타내는 타이밍 차트다.

도 18은 제2실시예의 동작 설명에 제공하는 파형도다.

도 19는 제2실시예의 변형예를 나타내는 파형도다.

도 20은 제2실시예에 따른 라이트 스캐너를 나타내는 모식도다.

도 21은 제2실시예에 따른 라이트 스캐너의 다른 예를 나타내는 모식도다.

도 22는 제2실시예의 다른 변형예를 나타내는 파형도다.

도 23은 제2실시예의 또 다른 변형예를 나타내는 파형도다.

도 24는 본 발명에 따른 표시장치의 다른 구성 예를 나타내는 전체 블럭도다.

도 25는 도 24에 나타낸 표시장치의 화소구성을 나타내는 회로도다.

도 26은 표시장치의 선행 개발 예를 나타내는 타이밍 차트다.

도 27은 본 발명에 따른 표시장치의 제3실시예를 나타내는 타이밍 차트다.

도 28은 본 발명에 따른 표시장치의 제4실시예를 나타내는 타이밍 차트다.

도 29는 본 발명에 따른 표시장치의 디바이스 구성을 나타내는 단면도다.

도 30은 본 발명에 따른 표시장치의 모듈 구성을 나타내는 평면도다.

도 31은 본 발명에 따른 표시장치를 구비한 텔레비젼 세트를 나타내는 사시도다.

도 32는 본 발명에 따른 표시장치를 구비한 디지탈 스틸 카메라를 나타내는 사시도다.

도 33은 본 발명에 따른 표시장치를 구비한 노트형 PC를 나타내는 사시도다.

도 34는 본 발명에 따른 표시장치를 구비한 휴대 단말장치를 나타내는 모식도다.

도 35는 본 발명에 따른 표시장치를 구비한 비디오 카메라를 나타내는 사시도다.

[부호의 설명]

0···패널 1···화소 어레이부

2···화소 회로 3···수평 셀렉터

4···라이트 스캐너 4B···출력 버퍼

5···드라이브 스캐너 71···제1보정용 스캐너

72···제2보정용 스캐너 Tr1···샘플링 트랜지스터

Tr2··· 제1스위칭 트랜지스터 Tr3···제2스위칭 트랜지스터

Tr4··· 제3스위칭 트랜지스터 Trd···드라이브 트랜지스터

Cs···저장용량 EL···발광 소자

Vss1··· 제1전원전위 Vss2··· 제2전원전위

VDD··· 제3전원전위 WS··· 제1주사선

DS··· 제2주사선 AZ1··· 제3주사선

AZ2··· 제4주사선

Claims (10)

1. 화소 어레이부와 구동부로 이루어지고,

   상기 화소 어레이부는, 행 모양의 주사선과, 열 모양의 신호선과, 각 주사선과 각 신호선이 교차하는 부분에 배치된 행렬 모양의 화소를 구비하고,

   각 화소는 적어도, 샘플링 트랜지스터와, 드라이브 트랜지스터와, 저장용량과, 발광 소자를 구비하고,

   상기 샘플링 트랜지스터는, 그 제어단이 상기 주사선에 접속하여, 그 한 쌍의 전류단이 상기 신호선과 상기 드라이브 트랜지스터의 제어단 사이에 접속하고,

   상기 드라이브 트랜지스터는, 한 쌍의 전류단의 한쪽이 상기 발광 소자에 접속하고, 다른 쪽이 전원에 접속하고,

   상기 저장용량은, 상기 드라이브 트랜지스터의 제어단과 상기 발광 소자에 접속하는 전류단 사이에 접속하고,

   상기 구동부는 적어도, 각 주사선에 순차 제어신호를 공급하여 선 순차 주사를 행하는 라이트 스캐너와, 상기 선 순차 주사에 맞춰서 각 신호선에 영상신호를 공급하는 신호 셀렉터를 가지고,

   상기 샘플링 트랜지스터는, 상기 주사선에 공급된 제어신호에 따라 온 하여, 상기 신호선에서 영상신호를 샘플링하여 상기 저장용량에 기록하는 동시에, 제어신호에 따라 오프할 때까지의 소정의 보정기간에 상기 드라이브 트랜지스터로부터 흐르는 전류를 상기 저장용량에 부귀환하여, 상기 드라이브 트랜지스터의 이동도에 따른 보정량을 상기 저장용량에 기록하고,

   상기 드라이브 트랜지스터는, 상기 저장용량에 기록된 영상신호 및 보정량에 따른 전류를 상기 발광 소자에 공급하여 발광시키는 표시장치로서,

   상기 라이트 스캐너는, 적어도 더블 펄스를 포함하는 제어신호를 상기 주사선에 공급하여, 제1보정기간 및 제2보정기간과 그 사이의 보정중간 기간을 설정하고,

   상기 샘플링 트랜지스터는, 제1보정기간에서 상기 저장용량에 대한 보정량의 기록을 행하고, 보정중간 기간에서 상기 저장용량에 대한 보정량의 기록을 가속하고, 제2보정기간에서 상기 저장용량에 대한 보정량의 기록을 확정하는 것을 특징으로 하는 표시장치.
2. 제 1항에 있어서,

   상기 샘플링 트랜지스터는 보정중간 기간에 있어서, 영상신호의 레벨에 따라 상기 저장용량에 대한 보정량의 기록의 가속 정도를 자동적으로 조정하고, 이로써 영상신호의 레벨에 따른 보정량을 상기 저장용량에 기록하는 것을 특징으로 하는 표시장치.
3. 화소 어레이부와 구동부로 이루어지고,

   상기 화소 어레이부는, 행 모양의 주사선과, 열 모양의 신호선과, 각 주사선과 각 신호선이 교차하는 부분에 배치된 행렬 모양의 화소를 구비하고,

   각 화소는 적어도, 샘플링 트랜지스터와, 드라이브 트랜지스터와, 저장용량과, 발광 소자를 구비하고,

   상기 샘플링 트랜지스터는, 그 제어단이 상기 주사선에 접속하여, 그 한 쌍의 전류단이 상기 신호선과 상기 드라이브 트랜지스터의 제어단 사이에 접속하고,

   상기 드라이브 트랜지스터는, 한 쌍의 전류단의 한쪽이 상기 발광 소자에 접속하고, 다른 쪽이 전원에 접속하고,

   상기 저장용량은, 상기 드라이브 트랜지스터의 제어단과 상기 발광 소자에 접속하는 전류단 사이에 접속하고,

   상기 구동부는 적어도, 각 주사선에 순차 제어신호를 공급하여 선 순차 주사를 행하는 라이트 스캐너와, 상기 선 순차 주사에 맞춰서 각 신호선에 영상신호를 공급하는 신호 셀렉터를 가지고,

   상기 샘플링 트랜지스터는, 상기 주사선에 공급된 제어신호에 따라 온 하여, 상기 신호선에서 영상신호를 샘플링하여 상기 저장용량에 기록하는 동시에, 제어신호에 따라 오프할 때까지의 소정의 보정기간에 상기 드라이브 트랜지스터로부터 흐르는 전류를 상기 저장용량에 부귀환하여, 상기 드라이브 트랜지스터의 이동도에 따른 보정량을 상기 저장용량에 기록하고,

   상기 드라이브 트랜지스터는, 상기 저장용량에 기록된 영상신호 및 보정량에 따른 전류를 상기 발광 소자에 공급하여 발광시키는 표시장치로서,

   상기 라이트 스캐너는, 피크 레벨이 다른 적어도 더블 펄스를 포함하는 제어신호를 상기 주사선에 공급하고,

   상기 샘플링 트랜지스터는, 그 게이트가 되는 제어단에 인가되는 더블 펄스의 피크 레벨에 따라, 그 소스측이 되는 전류단에 인가되는 영상신호의 레벨에 따라 온 오프 동작하고, 이로써 영상신호의 레벨에 따라 보정시간을 자동적으로 조정하는 것을 특징으로 하는 표시장치.
4. 제 3항에 있어서,

   상기 라이트 스캐너는, 제1 펄스의 피크 레벨이 제2 펄스의 피크 레벨보다도 높은 더블 펄스를 포함하는 제어신호를 상기 주사선에 공급하고,

   상기 샘플링 트랜지스터는, 영상신호의 레벨이 높을 때, 제1 펄스에 응답하여 온 하고, 그 사이만 보정량을 상기 저장용량에 기록하고, 영상신호의 레벨이 낮을 때, 제1 펄스 및 제2 펄스에 응답하여 각각 온 하고, 이들 사이에 보정량을 상기 저장용량에 기록하는 것을 특징으로 하는 표시장치.
5. 제 4항에 있어서,

   상기 샘플링 트랜지스터는 제1 및 제2 펄스에 응답하여 각각 온 하는 동안에서 오프하고 있는 보정중간 기간에 있어서, 영상신호의 레벨에 따라 상기 저장용량 에 대한 보정량의 기록의 가속 정도를 자동적으로 조정하고, 이로써 영상신호의 레벨에 따른 보정량을 상기 저장용량에 기록하는 것을 특징으로 하는 표시장치.
6. 제 3항에 있어서,

   상기 라이트 스캐너는, 상기 제어신호에 포함되는 각 펄스의 펄스폭을 펄스파형의 천이시간보다도 좁혀, 각 펄스의 피크 레벨을 설정하는 것을 특징으로 하는 표시장치.
7. 화소 어레이부와 구동부로 이루어지고, 상기 화소 어레이부는, 행 모양의 주사선과, 열 모양의 신호선과, 각 주사선과 각 신호선이 교차하는 부분에 배치된 행렬 모양의 화소를 구비하고, 각 화소는 적어도, 샘플링 트랜지스터와, 드라이브 트랜지스터와, 저장용량과, 발광 소자를 구비하고, 상기 샘플링 트랜지스터는, 그 제어단이 상기 주사선에 접속하여, 그 한 쌍의 전류단이 상기 신호선과 상기 드라이브 트랜지스터의 제어단 사이에 접속하고, 상기 드라이브 트랜지스터는, 한 쌍의 전류단의 한쪽이 상기 발광 소자에 접속하고, 다른 쪽이 전원에 접속하고, 상기 저장용량은, 상기 드라이브 트랜지스터의 제어단과 상기 발광 소자에 접속하는 전류단 사이에 접속하고, 상기 구동부는 적어도, 각 주사선에 순차 제어신호를 공급하여 선 순차 주사를 행하는 라이트 스캐너와, 상기 선 순차 주사에 맞춰서 각 신호선에 영상신호를 공급하는 신호 셀렉터를 가지는 표시장치의 구동방법으로서,

   상기 주사선에 공급된 제어신호에 따라 상기 샘플링 트랜지스터가 온 하여, 상기 신호선으로부터 영상신호를 샘플링하여 상기 저장용량에 기록하는 동시에, 제어신호에 따라 오프할 때까지의 소정의 보정기간에 상기 드라이브 트랜지스터로부터 흐르는 전류를 상기 저장용량에 부귀환하여, 상기 드라이브 트랜지스터의 이동도에 따른 보정량을 상기 저장용량에 기록하고,

   상기 저장용량에 기록된 영상신호 및 보정량에 따른 전류를 상기 드라이브 트랜지스터가 상기 발광 소자에 공급하여 발광시키고,

   적어도 더블 펄스를 포함하는 제어신호를 상기 라이트 스캐너가 상기 주사선에 공급하여, 제1보정기간 및 제2보정기간과 그 사이의 보정중간 기간을 설정하고,

   제1보정기간에서 상기 샘플링 트랜지스터가 상기 저장용량에 대한 보정량의 기록을 행하고, 보정중간 기간에서 상기 저장용량에 대한 보정량의 기록을 가속하고, 제2보정기간에서 상기 저장용량에 대한 보정량의 기록을 확정하는 것을 특징으로 하는 표시장치의 구동방법.
8. 화소 어레이부와 구동부로 이루어지고, 상기 화소 어레이부는, 행 모양의 주사선과, 열 모양의 신호선과, 각 주사선과 각 신호선이 교차하는 부분에 배치된 행렬 모양의 화소를 구비하고, 각 화소는 적어도, 샘플링 트랜지스터와, 드라이브 트랜지스터와, 저장용량과, 발광 소자를 구비하고, 상기 샘플링 트랜지스터는, 그 제어단이 상기 주사선에 접속하여, 그 한 쌍의 전류단이 상기 신호선과 상기 드라이브 트랜지스터의 제어단 사이에 접속하고, 상기 드라이브 트랜지스터는, 한 쌍의 전류단의 한쪽이 상기 발광 소자에 접속하고, 다른 쪽이 전원에 접속하며, 상기 저장용량은, 상기 드라이브 트랜지스터의 제어단과 상기 발광 소자에 접속하는 전류단 사이에 접속하고, 상기 구동부는 적어도, 각 주사선에 순차 제어신호를 공급하여 선 순차 주사를 행하는 라이트 스캐너와, 상기 선 순차 주사에 맞춰서 각 신호선에 영상신호를 공급하는 신호 셀렉터를 가지는 표시장치의 구동방법으로서,

   상기 주사선에 공급된 제어신호에 따라 상기 샘플링 트랜지스터가 온 하여, 상기 신호선에서 영상신호를 샘플링하여 상기 저장용량에 기록하는 동시에, 제어신호에 따라 오프할 때까지의 소정의 보정기간에 상기 드라이브 트랜지스터로부터 흐르는 전류를 상기 저장용량에 부귀환하여, 상기 드라이브 트랜지스터의 이동도에 따른 보정량을 상기 저장용량에 기록하고,

   상기 저장용량에 기록된 영상신호 및 보정량에 따른 전류를 상기 드라이브 트랜지스터가 상기 발광 소자에 공급하여 발광시키고,

   피크 레벨이 다른 적어도 더블 펄스를 포함하는 제어신호를 상기 라이트 스캐너가 상기 주사선에 공급하고,

   상기 샘플링 트랜지스터는, 그 게이트가 되는 제어단에 인가되는 더블 펄스의 피크 레벨에 따라, 그 소스측이 되는 전류단에 인가되는 영상신호의 레벨에 따라 온 오프 동작하고, 이로써 영상신호의 레벨에 따라 보정시간을 자동적으로 조정하는 것을 특징으로 하는 표시장치의 구동방법.
9. 제 1항에 기재한 표시장치를 구비한 것을 특징으로 하는 전자기기.
10. 제 3항에 기재한 표시장치를 구비한 것을 특징으로 하는 전자기기.

Images