KR20090027105A - 듀얼 게이트 절연막 형성방법 - Google Patents

듀얼 게이트 절연막 형성방법 Download PDF

Info

Publication number
KR20090027105A
KR20090027105A KR1020070092315A KR20070092315A KR20090027105A KR 20090027105 A KR20090027105 A KR 20090027105A KR 1020070092315 A KR1020070092315 A KR 1020070092315A KR 20070092315 A KR20070092315 A KR 20070092315A KR 20090027105 A KR20090027105 A KR 20090027105A
Authority
KR
South Korea
Prior art keywords
gate insulating
region
insulating film
mask pattern
insulating layer
Prior art date
Application number
KR1020070092315A
Other languages
English (en)
Inventor
김규현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070092315A priority Critical patent/KR20090027105A/ko
Publication of KR20090027105A publication Critical patent/KR20090027105A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

듀얼 게이트 절연막 형성방법이 개시되어 있다. 듀얼 게이트 절연막 형성방법은, 셀 영역 및 주변 영역이 구비된 반도체 기판 상에 제1 게이트 절연막을 형성하는 단계와, 주변 영역의 제1 게이트 절연막을 노출시키는 마스크 패턴을 형성하는 단계와, 마스크 패턴을 이용하여 노출된 제1 게이트 절연막을 제거하는 단계와, 제1 게이트 절연막이 제거된 주변 영역에 산화막을 형성하는 단계와, 마스크 패턴을 습식 에천트를 이용하여 제거하는 단계와, 셀 영역 및 주변 영역을 산화시켜, 제2 게이트 절연막을 형성하는 단계를 포함한다. 이로써, 듀얼 게이트 절연막 형성 공정을 개선하여 주변 영역에 산화막을 형성함으로써, 고품질의 듀얼 게이트 절연막을 얻을 수 있으며, 이를 통해, 소자의 특성 및 신뢰성을 향상시킬 수 있는 효과가 있다.

Description

듀얼 게이트 절연막 형성방법{Method for forming dual gate dielectrics}
본 발명은 듀얼 게이트 절연막 형성방법에 관한 것이다.
반도체 소자의 고집적화가 진행됨에 따라, 소자의 동작 속도 및 단채널효과(Short channel effect) 등을 개선하기 위하여 얇은 두께의 게이트 산화막을 적용하고 있다.
그러나, 게이트 산화막 두께가 얇아지면 문턱전압(Vt)이 낮아지기 때문에 소자의 누설 전류, 신뢰성 및 리프레쉬(Refresh) 특성이 저하되는 문제가 발생하며, 이러한 문제는 주변 영역보다는 캐패시터와 연결되는 셀 영역에서 더욱더 심하게 발생한다.
즉, 셀 영역의 문턱전압은 리프레쉬와 관련된 오프-리키지(Off-leakage) 특성이 매우 중요하기 때문에, 주변 영역에 비해 높은 문턱전압이 요구되므로, 주변 영역과 동일한 얇은 두께로 게이트 산화막을 형성하게 되면, 상기 문턱전압을 높이기 위하여 상대적으로 높은 도우즈(Dose)의 채널이온주입을 수행하게 되는데, 이때, 높은 도우즈에 의해 채널 접합(Juction)에서의 전계 증가가 야기됨으로써, 소자의 리프레쉬 특성이 저하하게 된다.
따라서, 종래에는 주변 영역의 게이트 산화막은 얇게 형성하고, 셀 영역의 게이트 산화막은 두껍게 형성하여, 셀 영역의 문턱전압을 높여 채널 이온주입의 도우즈를 낮춤으로써, 리프레쉬 특성을 향상시키는 이중 게이트 산화막 형성공정을 적용하고 있다.
이하에서는 종래 기술에 따른 이중 게이트 산화막 형성공정을 간략하게 설명하도록 한다.
반도체 기판에 형성된 소자분리 패턴에 의하여 구분된 셀 영역 및 주변 영역에 열산화 방법으로 제1 게이트 산화막을 소정의 두께로 형성한 후, 상기 주변 영역의 제1 게이트 산화막을 노출시키는 감광막 패턴을 형성한다.
그런 다음, 상기 감광막 패턴을 식각마스크로 이용하여 상기 주변 영역의 제1 게이트 산화막을 제거한 후, 다시 열산화 공정을 수행하여 제2 게이트 산화막을 형성하여 두께가 상이한 이중 게이트 산화막을 완성한다.
여기서, 상기 주변 영역의 제1 게이트 산화막을 식각하는 식각 공정에서, 상기 감광막 패턴을 식각마스크로 이용하여 상기 주변 영역의 제1 게이트 산화막을 식각해서 상기 반도체 기판을 노출시킨 후, 상기 감광막 패턴을 제거한다. 상기 감광막 패턴은 H2SO4 계열을 사용하여 습식 식각 공정을 수행하여 제거된다.
그러나, 전술한 바와 같은 종래의 이중 게이트 산화막 형성공정에 따르면, 상기 H2SO4 계열의 식각제를 사용하여 상기 감광막 패턴을 식각하는 습식 식각 공정 도중에 상기 노출된 반도체 기판 표면 상에 자연 산화막이 형성되는데, 이때, 상기 감광막 패턴의 제거와 상기 자연 산화막 형성이 동일 배쓰(Bath) 내에서 동시 진행되기 때문에, 이로 인해, 상기 감광막 패턴의 제거시 발생되는 카본 불순물들이 상기 자연 산화막을 오염시키므로, 그 결과, 상기 노출된 반도체 기판 표면에 형성되는 산화막의 질 또한 저하하게 된다.
본 발명은 듀얼 게이트 절연막 형성방법을 개선하여 고품질의 듀얼 게이트 절연막을 얻을 수 있는 듀얼 게이트 절연막 형성방법을 제공한다.
또한, 본 발명은 고품질의 듀얼 게이트 절연막을 형성하여 반도체 소자의 특성 및 신뢰성을 향상시킬 수 있는 듀얼 게이트 절연막 형성방법을 제공한다.
본 발명의 실시예에 따른 듀얼 게이트 절연막 형성방법은, 셀 영역 및 주변 영역이 구비된 반도체 기판 상에 제1 게이트 절연막을 형성하는 단계와, 상기 주변 영역의 제1 게이트 절연막을 노출시키는 마스크 패턴을 형성하는 단계와, 상기 마스크 패턴을 이용하여 상기 노출된 제1 게이트 절연막을 제거하는 단계와, 상기 제1 게이트 절연막이 제거된 상기 주변 영역에 산화막을 형성하는 단계와, 상기 마스크 패턴을 습식 에천트를 이용하여 제거하는 단계와, 상기 셀 영역 및 상기 주변 영역을 산화시켜, 제2 게이트 절연막을 형성하는 단계를 포함한다.
여기서, 상기 마스크는 포토 레지스트(Photo resist)를 포함한다.
상기 마스크 패턴을 습식 에천트를 이용하여 제거하는 단계와 상기 제2 게이 트 절연막을 형성하는 단계 사이에, 상기 셀 영역 및 주변 영역을 세정하는 단계를 더 포함한다.
상기 셀 영역 및 주변 영역을 세정하는 단계에서, 상기 세정은, NH4OH, H2O2 및 H2O를 포함하는 APM(Ammonium hydroxide peroxide mixure)용액을 포함하여, 23℃∼80℃의 온도에서 수행된다.
상기 NH4OH, H2O2 및 H2O를 포함하는 APM용액에서, 상기 NH4OH, H2O2 및 H2O의 혼합비율은 1:4:20이다.
상기 마스크 패턴을 이용하여 상기 노출된 제1 게이트 절연막을 제거하는 단계에서, 상기 노출된 제1 게이트 절연막은, 상기 반도체 기판의 주변 영역으로부터 탈이온수(DI) 및 HF를 포함하는 DHF(Diluted HF)용액과 탈이온수(DI), NH4F 및 HF를 포함하는 LAL BOE(Low ammonium fluoride low surface tension Buffered oxide etchant) 중 어느 하나의 세정용액을 사용하여 제거된다.
상기 DHF(Diluted HF)용액에서, 상기 DHF용액의 탈이온수에 대한 HF의 양은 0.05wt％∼0.5wt％이다.
상기 산화막은 이온화된 오존(O3)을 포함하는 탈이온수를 사용하여 산화된다.
상기 산화막은 실리콘산화막(SiO2)을 포함한다.
상기 이온화된 오존을 포함하는 탈이온수에서, 상기 오존의 농도는 1ppm∼ 30ppm이고, 상기 탈이온수의 온도는 4℃∼40℃를 갖는다.
상기 산화막은 4Å∼16Å의 두께로 형성된다.
상기 마스크 패턴을 습식 에천트를 이용하여 제거하는 단계에서, 상기 습식 에천트는 H2SO4 및 H2O2를 포함하는 SPM(Sulfuric acid peroxide mixture)용액을 포함한다.
상기 마스크 패턴을 습식 에천트를 이용하여 제거하는 단계에서, 상기 마스크 패턴은 90℃∼140℃의 온도에서, H2SO4:H2O2를 2:1∼100:1의 비율로 사용하여 제거된다.
본 발명은, 상기 제1 게이트 절연막을 상기 주변 영역으로부터 제거하여 상기 주변 영역을 노출시킨 후, 상기 포토 레지스트 패턴을 제거하기 전에 상기 노출된 주변 영역에 이온화된 오존(O3)을 포함하는 탈이온수(DI)를 사용하여 산화막을 미리 형성해주어, 상기 포토 레지스트(Photo resist) 패턴을 제거하기 위한 식각 공정을 수행할 때, 상기 산화막이 카본 불순물들로 오염되는 것을 방지할 수 있다.
이로써, 고품질의 듀얼 게이트 절연막을 형성할 수 있으므로, 소자의 특성 및 신뢰성을 향상시킬 수 있다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
본 발명은, 셀 영역 및 주변 영역이 구비된 반도체 기판 상에 제1 게이트 절연막을 형성한 후, 상기 주변 영역에 형성된 제1 게이트 절연막이 노출되도록 상기 셀 영역에 형성된 제1 게이트 절연막을 덮는 포토 레지스트(Photo resist) 패턴을 형성한다.
그리고 나서, 상기 포토 레지스트 패턴을 식각마스크로 이용하여 상기 노출된 제1 게이트 절연막을 상기 주변 영역으로부터 제거한다. 계속해서, 상기 제1 게이트 절연막이 제거된 상기 주변 영역에 이온화된 오존(O3)을 포함하는 탈이온수(DI)를 사용하여 상기 제1 게이트 절연막이 제거된 상기 주변 영역에 산화막을 형성한다.
이처럼, 상기 포토 레지스트 패턴을 제거하기 위한 식각 공정을 수행하기 전에 오존(O3)을 포함하는 탈이온수(DI)를 사용하여 상기 산화막을 미리 형성해줌으로써, 상기 포토 레지스트 패턴을 제거하기 위한 식각 공정시 발생되는 카본 불순물들이 상기 산화막 내로 포함되는 것을 방지할 수 있으며, 이로 인해, 산화막의 특성을 개선할 수 있다.
도 1a 내지 도 1h들은 본 발명의 실시예에 따른 듀얼 게이트 절연막 형성방법을 설명하기 위한 공정별 단면도들로서, 이를 설명하면 다음과 같다.
도 1a를 참조하면, 반도체 기판(100)에는 셀(C) 영역과 주변(P) 영역이 구획되고, 상기 반도체 기판(100)에는 상기 셀(C) 영역과 주변(P) 영역을 구분하는 소자분리 패턴(102)이 형성된다. 상기 소자분리 패턴(102)은 통상의 STI(Shallow trench isolation) 공정에 의하여 형성할 수 있다.
도 1b를 참조하면, 상기 반도체 기판(100)에 형성된 소자분리 패턴(102)에 의하여 구분된 셀(C) 영역 상에는 제1 게이트 절연막 패턴부(104a)가 형성되고, 상기 주변(P) 영역 상에는 제2 게이트 절연막 패턴부(104b)가 형성되어, 상기 셀(C) 영역에 형성된 제1 게이트 절연막 패턴부(104a) 및 주변(P) 영역에 형성된 제2 게이트 절연막 패턴부(104b)들을 갖는 제1 게이트 절연막 패턴(104)이 형성된다.
도 1c를 참조하면, 상기 셀(C) 영역에 형성된 상기 제1 게이트 절연막 패턴부(104a) 상에는 상기 주변(P) 영역에 형성된 상기 제2 게이트 절연막 패턴부(104b)를 노출시키는 개구를 갖는 포토레지스트 패턴(106)이 형성된다.
도 1d를 참조하면, 상기 주변(P) 영역에 형성된 상기 제2 게이트 절연막 패턴부(106b)는 상기 포토레지스트 패턴(106)을 식각마스크로 이용하여 습식 에천트로 상기 주변(P) 영역으로부터 식각된다.
상기 제2 게이트 절연막 패턴부(106b)는, 예를 들어, 상기 반도체 기판(100)의 주변(P) 영역으로부터 탈이온수(DI) 및 HF를 포함하는 DHF(Diluted HF)용액과 탈이온수(DI), NH4F 및 HF를 포함하는 LAL BOE(Low ammonium fluoride low surface tension Buffered oxide etchant) 중 어느 하나의 세정용액을 사용하여 제거할 수 있으며, 이때, 상기 DHF용액의 탈이온수(DI)에 대한 HF의 양은 약 0.05wt％∼약 0.5wt％으로 희석하여 제거될 수 있다.
도 1e를 참조하면, 상기 제2 게이트 절연막 패턴부가 제거된 상기 주변(P) 영역에 대응하는 반도체 기판(100) 상에 산화막(108)이 형성된다.
여기서, 상기 산화막(108)은 이온화된 오존(O3)을 포함하는 탈이온수를 사용하여 산화시켜 약 4Å∼약 16Å의 두께로 형성되며, 상기 산화막(108)은, 예컨대, 실리콘산화막(SiO2)으로 형성될 수 있다. 상기 오존의 농도는 약 1ppm∼약 30ppm이고, 상기 탈이온수의 온도는 약 4℃∼약 40℃를 갖는다.
여기서, 본 발명은, 상기 포토 레지스트 패턴(106)을 제거하기 위한 후속의 식각 공정을 수행하기 전에 상기 산화막(108)을 미리 형성해줌으로써, 후속의 식각 공정에서 발생되는 카본 불순물들이 상기 산화막(108) 내로 포함되는 것을 방지할 수 있다.
도 1f를 참조하면, 상기 포토 레지스트 패턴은 습식 에천트를 이용하여 상기 셀(C) 영역에 형성된 상기 제1 게이트 절연막 패턴부(104a)으로부터 제거된다.
상기 습식 에천트는 H2SO4 및 H2O2를 포함하는 SPM(Sulfuric acid peroxide mixture)용액을 포함하며, 상기 포토 레지스트 패턴은 약 90℃∼약 140℃의 온도에서, H2SO4:H2O2를 2:1∼100:1의 비율로 사용하여 제거된다.
도 1g를 참조하면, 상기 셀(C) 영역 및 주변(P) 영역을 세정한다. 상기 세정은, 예를 들어, NH4OH, H2O2 및 H2O를 포함하는 APM(Ammonium hydroxide peroxide mixure)용액을 포함한다. 상기 세정의 공정조건은, 약 23℃∼약 80℃의 온도이고, 상기 셀(C) 영역 및 주변(P) 영역에 남아있는 상기 카본 불순물들을 효율적으로 제 거하기 위해 상기 NH4OH, H2O2 및 H2O의 혼합비율은 1:4:20일 수 있다.
도 1h를 참조하면, 상기 셀(C) 영역 및 상기 주변(P) 영역을 열 산화 공정에 의하여 산화시켜, 상기 셀(C) 영역에는 상기 제1 게이트 절연막 패턴부(104a)와 상기 반도체 기판(100) 사이에 제3 게이트 절연막 패턴부(110a)가 형성되고, 상기 주변(P) 영역에는 상기 산화막(108)과 상기 반도체 기판(100) 사이에 제4 게이트 절연막 패턴부(110b)가 형성되어, 상기 셀(C) 영역에 형성된 제3 게이트 절연막 패턴부(110a) 및 주변(P) 영역에 형성된 제4 게이트 절연막 패턴부(110b)를 갖는 제2 게이트 절연막 패턴(110)이 형성된다.
여기서, 본 발명은, 듀얼 게이트 절연막을 형성하기 위한 공정에서, 상기 이온화된 오존을 포함하는 탈이온수를 사용하여 상기 주변(P) 영역에 산화막을 형성해줌으로써, 상기 산화막이 상기 포토레지스트 패턴을 식각하기 위한 습식 식각 공정에서 발생되는 카본 불순물들로 오염되는 것을 방지할 수 있다. 이로 인해, 고품질의 듀얼 게이트 절연막을 형성할 수 있으므로, 그 결과, 소자의 특성 및 신뢰성을 향상시킬 수 있다.
이후, 도시하지는 않았지만 공지된 일련의 후속 공정들을 차례로 수행하여 본 발명의 실시예에 따른 반도체 소자를 완성한다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
도 1a 내지 도 1h들은 본 발명의 실시예에 따른 듀얼 게이트 절연막 형성방법을 설명하기 위한 공정별 단면도들이다.

Claims (13)

  1. 셀 영역 및 주변 영역이 구비된 반도체 기판 상에 제1 게이트 절연막을 형성하는 단계;
    상기 주변 영역의 제1 게이트 절연막을 노출시키는 마스크 패턴을 형성하는 단계;
    상기 마스크 패턴을 이용하여 상기 노출된 제1 게이트 절연막을 제거하는 단계;
    상기 제1 게이트 절연막이 제거된 상기 주변 영역에 산화막을 형성하는 단계;
    상기 마스크 패턴을 습식 에천트를 이용하여 제거하는 단계; 및
    상기 셀 영역 및 상기 주변 영역을 산화시켜, 제2 게이트 절연막을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 듀얼 게이트 절연막 형성방법.
  2. 제 1 항에 있어서,
    상기 마스크는 포토 레지스트(Photo resist)를 포함하는 것을 특징으로 하는 듀얼 게이트 절연막 형성방법.
  3. 제 1 항에 있어서,
    상기 마스크 패턴을 습식 에천트를 이용하여 제거하는 단계와 상기 제2 게이트 절연막을 형성하는 단계 사이에, 상기 셀 영역 및 주변 영역을 세정하는 단계를 더 포함하는 것을 특징으로 하는 듀얼 게이트 절연막 형성방법.
  4. 제 3 항에 있어서,
    상기 셀 영역 및 주변 영역을 세정하는 단계에서, 상기 세정은, NH4OH, H2O2 및 H2O를 포함하는 APM(Ammonium hydroxide peroxide mixure)용액을 포함하여, 23℃∼80℃의 온도에서 수행되는 것을 특징으로 하는 듀얼 게이트 절연막 형성방법.
  5. 제 4 항에 있어서,
    상기 NH4OH, H2O2 및 H2O를 포함하는 APM용액에서, 상기 NH4OH, H2O2 및 H2O의 혼합비율은 1:4:20인 것을 특징으로 하는 듀얼 게이트 절연막 형성방법.
  6. 제 1 항에 있어서,
    상기 마스크 패턴을 이용하여 상기 노출된 제1 게이트 절연막을 제거하는 단계에서, 상기 노출된 제1 게이트 절연막은, 상기 반도체 기판의 주변 영역으로부터 탈이온수(DI) 및 HF를 포함하는 DHF(Diluted HF) 용액과 탈이온수(DI), NH4F 및 HF를 포함하는 LAL BOE(Low ammonium fluoride low surface tension Buffered oxide etchant) 중 어느 하나의 세정용액을 사용하여 제거되는 것을 특징으로 하는 듀얼 게이트 절연막 형성방법.
  7. 제 6 항에 있어서,
    상기 DHF(Diluted HF) 용액에서, 상기 DHF용액의 탈이온수에 대한 HF의 양은 0.05wt％∼0.5wt％인 것을 특징으로 하는 듀얼 게이트 절연막 형성방법.
  8. 제 1 항에 있어서,
    상기 산화막은 이온화된 오존(O3)을 포함하는 탈이온수를 사용하여 산화된 것을 특징으로 하는 듀얼 게이트 절연막 형성방법.
  9. 제 1 항에 있어서,
    상기 산화막은 실리콘산화막(SiO2)을 포함하는 것을 특징으로 하는 듀얼 게이트 절연막 형성방법.
  10. 제 8 항에 있어서,
    상기 이온화된 오존을 포함하는 탈이온수에서, 상기 오존의 농도는 1ppm∼30ppm이고, 상기 탈이온수의 온도는 4℃∼40℃를 갖는 것을 특징으로 하는 듀얼 게이트 절연막 형성방법.
  11. 제 1 항에 있어서,
    상기 산화막은 4Å∼16Å의 두께로 형성되는 것을 특징으로 하는 듀얼 게이트 절연막 형성방법.
  12. 제 1 항에 있어서,
    상기 마스크 패턴을 습식 에천트를 이용하여 제거하는 단계에서, 상기 습식 에천트는 H2SO4 및 H2O2를 포함하는 SPM(Sulfuric acid peroxide mixture)용액을 포함하는 것을 특징으로 하는 듀얼 게이트 절연막 형성방법.
  13. 제 1 항에 있어서,
    상기 마스크 패턴을 습식 에천트를 이용하여 제거하는 단계에서, 상기 마스크 패턴은 90℃∼140℃의 온도에서, H2SO4:H2O2를 2:1∼100:1의 비율로 사용하여 제거되는 것을 특징으로 하는 듀얼 게이트 절연막 형성방법.
KR1020070092315A 2007-09-11 2007-09-11 듀얼 게이트 절연막 형성방법 KR20090027105A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070092315A KR20090027105A (ko) 2007-09-11 2007-09-11 듀얼 게이트 절연막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070092315A KR20090027105A (ko) 2007-09-11 2007-09-11 듀얼 게이트 절연막 형성방법

Publications (1)

Publication Number Publication Date
KR20090027105A true KR20090027105A (ko) 2009-03-16

Family

ID=40694854

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070092315A KR20090027105A (ko) 2007-09-11 2007-09-11 듀얼 게이트 절연막 형성방법

Country Status (1)

Country Link
KR (1) KR20090027105A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010114291A2 (ko) 2009-03-30 2010-10-07 동아제약 주식회사 디펩티딜 펩티다아제-ⅳ 저해제 및 중간체의 개량된 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010114291A2 (ko) 2009-03-30 2010-10-07 동아제약 주식회사 디펩티딜 펩티다아제-ⅳ 저해제 및 중간체의 개량된 제조방법

Similar Documents

Publication Publication Date Title
US9048087B2 (en) Methods for wet clean of oxide layers over epitaxial layers
JP2007036116A (ja) 半導体装置の製造方法
JP2008060383A (ja) 半導体装置の製造方法
KR20070056749A (ko) 개선된 리프레쉬 특성을 가지는 리세스 채널 트랜지스터제조 방법
KR100705231B1 (ko) 반도체 소자의 제조 방법
CN108074803B (zh) 半导体结构及其形成方法
KR20090027105A (ko) 듀얼 게이트 절연막 형성방법
KR20090125422A (ko) 반도체 소자의 제조 방법
KR100801744B1 (ko) 반도체소자의 금속게이트 형성방법
CN110060919B (zh) 半导体器件及其形成方法
JPH1140538A (ja) 半導体装置の製造方法
US9922882B1 (en) Manufacturing method of semiconductor structure
CN113539968B (zh) 半导体器件的形成方法
CN107706153B (zh) 半导体器件的形成方法
KR100946041B1 (ko) 듀얼 게이트 산화막 제조방법
US8187942B2 (en) Method for manufacturing semiconductor device having a dual gate insulation layer
KR100557611B1 (ko) 반도체 소자의 게이트 산화막 형성 방법
KR100940440B1 (ko) 반도체 소자의 제조 방법
KR100906058B1 (ko) 반도체 소자의 다중 게이트 절연막 형성 방법
KR20050122652A (ko) 씨모스 반도체 소자의 트랜지스터 형성방법
KR100691943B1 (ko) 반도체 소자의 제조 방법
KR100783642B1 (ko) 반도체 소자의 제조방법
CN114203634A (zh) 半导体结构的形成方法
KR101026481B1 (ko) 반도체 소자의 제조방법
KR100906940B1 (ko) 반도체 소자의 트랜지스터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application