KR20090023983A - 접합 웨이퍼의 제조 방법 - Google Patents

접합 웨이퍼의 제조 방법 Download PDF

Info

Publication number
KR20090023983A
KR20090023983A KR1020070089146A KR20070089146A KR20090023983A KR 20090023983 A KR20090023983 A KR 20090023983A KR 1020070089146 A KR1020070089146 A KR 1020070089146A KR 20070089146 A KR20070089146 A KR 20070089146A KR 20090023983 A KR20090023983 A KR 20090023983A
Authority
KR
South Korea
Prior art keywords
wafer
close contact
bonded
wafers
insulating film
Prior art date
Application number
KR1020070089146A
Other languages
English (en)
Inventor
서동철
최길현
구주선
김문준
최용순
정덕영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070089146A priority Critical patent/KR20090023983A/ko
Publication of KR20090023983A publication Critical patent/KR20090023983A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

트렌치를 이용하여 디가싱 경로를 제공하는 접합 웨이퍼의 제조 방법을 제공한다. 본 발명에서는 제1 웨이퍼의 제1 표면으로부터 상기 제1 웨이퍼 내에 수소 이온을 주입하여 제1 웨이퍼 내의 제1 깊이 부분에 기포층을 형성한다. 제1 웨이퍼의 제1 표면으로부터 제1 웨이퍼 내에 제1 깊이 보다 더 깊은 제2 깊이를 가지는 복수의 트렌치를 형성한다. 제1 웨이퍼의 제1 표면과 제2 웨이퍼의 제1 표면이 서로 마주보도록 제1 웨이퍼 및 제2 웨이퍼를 밀착시킨다. 밀착된 제1 웨이퍼 및 제2 웨이퍼를 열처리하여 기포층에서 제1 웨이퍼를 박리시킨다.
접합, 기체, 보이드, 팝핑, 트렌치, 디가싱

Description

접합 웨이퍼의 제조 방법{Method for manufacturing bonded wafer}
본 발명은 접합 웨이퍼의 제조 방법에 관한 것으로, 특히 웨이퍼 접합시 발생되는 보이드(void)로 인한 결함 발생을 방지할 수 있는 접합 웨이퍼의 제조 방법에 관한 것이다.
접합 웨이퍼를 제조하기 위한 방법들 중 하나로서, 2 장의 웨이퍼 사이에 실리콘 산화막을 개재시켜 접합하는 방법이 있다. 이 방법에 따르면, 적어도 1 개의 웨이퍼상에 실리콘 산화막을 형성하고, 상기 실리콘 산화막이 2 개의 웨이퍼 사이에 개재되도록 상기 2 개의 웨이퍼를 밀착시킨 후 열처리하여 결합 강도를 높인다. 그런데, 상기 2 개의 웨이퍼 사이에 존재하는 유기 오염물, 미세한 단차, 또는 표면 거칠기 등으로 인해 상기 2 개의 웨이퍼가 밀착될 때 이들 사이에 국부적으로 기체가 포획될 수 있다. 이와 같은 기체로 인해 상기 2 개의 웨이퍼의 밀착시 이들 사이에 보이드(void)가 형성되며, 상기 보이드 내의 기체는 웨이퍼 접합을 위한 열처리시 팽창되어 팝핑(poping)을 유발하게 된다.
본 발명의 목적은 상기한 문제들을 해결하고자 하는 것으로, 웨이퍼 접합시 2 개의 웨이퍼 사이에 국부적인 기체 포획으로 인해 보이드가 형성되는 것을 방지할 수 있는 접합 웨이퍼의 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 접합 웨이퍼의 제조 방법에서는 제1 웨이퍼의 제1 표면으로부터 상기 제1 웨이퍼 내에 수소 이온을 주입하여 상기 제1 웨이퍼 내의 제1 깊이 부분에 기포층을 형성한다. 상기 제1 웨이퍼의 제1 표면으로부터 상기 제1 웨이퍼 내에 상기 제1 깊이 보다 더 깊은 제2 깊이를 가지는 복수의 트렌치를 형성한다. 상기 제1 웨이퍼의 제1 표면과 상기 제2 웨이퍼의 제1 표면이 서로 마주보도록 상기 제1 웨이퍼 및 제2 웨이퍼를 밀착시킨다. 상기 밀착된 제1 웨이퍼 및 제2 웨이퍼를 열처리하여 상기 기포층에서 상기 제1 웨이퍼를 박리시킨다.
상기 제2 웨이퍼의 제1 표면에는 상기 제2 웨이퍼상에 형성된 절연막이 노출되어 있을 수 있다. 이 때, 상기 제1 웨이퍼 및 제2 웨이퍼를 밀착시키는 단계에서는 상기 제1 웨이퍼의 제1 표면과 상기 제2 웨이퍼상에 형성된 절연막이 상호 접하게 된다.
본 발명에 따른 접합 웨이퍼의 제조 방법에서는 상기 제1 웨이퍼의 제1 표면 및 상기 제2 웨이퍼의 제1 표면을 각각 표면 처리하는 단계를 더 포함할 수 있다. 상기 표면 처리를 위하여, 예를 들면 상기 제1 웨이퍼의 제1 표면 및 상기 제2 웨이퍼의 제1 표면을 각각 SC-1 세정액으로 세정할 수 있다. 또는, 상기 표면 처리를 위하여, 상기 제1 웨이퍼의 제1 표면 및 상기 제2 웨이퍼의 제1 표면을 각각 불활성 가스 분위기 하에서 플라즈마 처리할 수 있다.
상기 제1 웨이퍼상에서 상기 트렌치는 상기 제2 웨이퍼에서 개별 다이를 각각 분리시키기 위한 소잉(sawing) 라인에 대응하는 형상으로 형성될 수 있다. 이 때, 상기 제1 웨이퍼 및 제2 웨이퍼를 밀착시키는 단계에서는 상기 제1 웨이퍼에 형성된 트렌치가 상기 제2 웨이퍼의 소잉 라인에 대향하도록 상기 제1 웨이퍼 및 제2 웨이퍼가 밀착된다.
본 발명에 따른 접합 웨이퍼의 제조 방법에 의하면, 접합 웨이퍼인 제1 웨이퍼를 베이스 웨이퍼인 제2 웨이퍼에 접합시키기 전에 상기 제1 웨이퍼의 표면에 디가싱 경로를 제공할 수 있는 트렌치를 형성한다. 따라서, 본 발명에 따르면, 2 개의 웨이퍼를 상호 접합시킬 때 이들 사이에 잔류하는 기체는 2 개의 웨이퍼의 상호 밀착 후 접합 공정이 완료되기 전에 상기 트렌치로 방출되어 상기 2 개의 웨이퍼 사이에서 보이드가 발생되는 것이 방지된다. 따라서, 상기 2 개의 웨이퍼를 밀착시킨 후 제1 웨이퍼를 박리시키기 위하여 열처리를 할 때 보이드 내의 기체 팽창으로 인한 팝핑을 유발하는 원인을 미리 제거함으로써 상기 2 개의 웨이퍼간의 접합면에 결함이 발생되는 것을 방지할 수 있다.
다음에, 본 발명의 바람직한 실시예에 대하여 첨부 도면을 참조하여 상세히 설명한다.
도 1 내지 도 6은 본 발명의 바람직한 실시예에 따른 접합 웨이퍼의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 1을 참조하면, 예를 들면 실리콘 기판으로 구성되는 제1 웨이퍼(100)의 제1 표면(102)으로부터 상기 제1 웨이퍼(100) 내에 수소 이온(110)을 주입하여 상기 제1 웨이퍼(100) 내의 제1 깊이(d1) 부분에 기포층(114)을 형성한다.
도 2를 참조하면, 상기 제1 웨이퍼(100)의 제1 표면(102) 위에 상기 제1 표면(102)의 일부를 노출시키는 홀이 형성된 마스크 패턴(120)을 형성한다.
상기 마스크 패턴(120)에 형성된 홀의 평면 형상은 후속 공정에서 상기 제1 웨이퍼(100)가 접합될 베이스 웨이퍼(base wafer)의 개별 다이를 각각 분리시키기 위한 소잉(sawing) 라인에 대응하는 형상을 가지도록 형성될 수 있다.
도 3을 참조하면, 상기 마스크 패턴(120)을 식각 마스크로 하여 상기 제1 웨이퍼(100)를 식각하여, 상기 제1 웨이퍼(100) 내에 상기 제1 깊이(d1) 보다 더 깊은 제2 깊이(d2)를 가지는 복수의 트렌치(124)를 형성한다.
상기 트렌치(124)의 평면 형상은 상기 마스크 패턴(120)에 형성된 홀과 마찬가지로, 후속 공정에서 상기 제1 웨이퍼(100)가 접합될 베이스 웨이퍼의 개별 다이를 각각 분리시키기 위한 소잉 라인에 대응하는 형상을 가지도록 형성될 수 있다.
도 4를 참조하면, 상기 제1 웨이퍼(100)가 접합될 베이스 웨이퍼인 제2 웨이 퍼(200)를 준비한다.
상기 제2 웨이퍼(200) 상에는 워드 라인, 비트 라인 등과 같은 도전 라인들이 형성되어 있을 수 있다. 그리고, 상기 도전 라인들이 형성된 제2 웨이퍼(200)의 상면은 평탄화된 절연막(210)에 의해 덮여 있다. 그러나, 본 발명은 이에 제한되는 것은 아니며, 상기 제2 웨이퍼(200)은 도전 라인 등과 같은 패턴이 형성되어 있지 않은 벌크 베어 웨이퍼 (bulk bare wafer)일 수도 있다.
도 5를 참조하면, 상기 제1 웨이퍼(100)의 제1 표면(102)과 상기 제2 웨이퍼(200)의 일면에 형성된 상기 절연막(210)이 서로 마주보도록 상기 제1 웨이퍼(100) 및 제2 웨이퍼(200)를 밀착시킨다.
이 때, 상기 제1 웨이퍼(100)에 형성된 트렌치(124)가 상기 제2 웨이퍼(200)의 개별 다이를 분리시키기 위한 소잉 라인에 대향하도록 상기 제1 웨이퍼(100) 및 제2 웨이퍼(200)를 밀착시킬 수 있다.
여기서, 상기 제1 웨이퍼(100) 및 제2 웨이퍼(200)를 밀착시키기 전에 이들 제1 웨이퍼(100) 및 제2 웨이퍼(200)의 상호 접착력을 강화시키기 위하여 상기 제1 웨이퍼(100)의 제1 표면(102)과 상기 제2 웨이퍼(200)의 일면에 형성된 상기 절연막(210)의 표면을 각각 소정의 방법으로 표면 처리할 수 있다. 예를 들면, 상기 제1 웨이퍼(100)의 제1 표면(102)과 상기 제2 웨이퍼(200)상의 절연막(210) 표면을 각각 표면 처리하기 위하여, 이들 표면을 실온에서 각각 SC1 (NH4OH 수용액 : H2O2 : 증류수 = 1:1:8) 세정액으로 처리하는 공정을 행할 수 있다. 또는, 상기 제1 웨이퍼(100)의 제1 표면(102)과 상기 제2 웨이퍼(200)상의 절연막(210) 표면을 표면 처리하기 위하여, 실온 ∼ 200 ℃의 온도하에서 이들 표면을 각각 불활성 가스 분위기에서 플라즈마 처리할 수도 있다.
이와 같이 상기 제1 웨이퍼(100)의 제1 표면(102)과 상기 제2 웨이퍼(200)상의 절연막(210) 표면을 표면 처리한 후 상기 제1 웨이퍼(100) 및 제2 웨이퍼(200)를 밀착시키면 이들 웨이퍼간의 접착력을 향상시킬 수 있다.
상기 제2 웨이퍼(200)상에 접합된 상기 제1 웨이퍼(100)에는 복수의 트렌치(124)가 형성되어 있으므로, 상기 제1 웨이퍼(100)와 제2 웨이퍼(200)와의 접합시 이들 사이에서 발생되거나 포획되는 기체는 상기 트렌치(124)를 디가싱(degassing) 경로로 하여 상기 제1 웨이퍼(100)와 제2 웨이퍼(200)와의 사이의 계면으로부터 방출될 수 있다. 따라서, 상기 제1 웨이퍼(100)와 제2 웨이퍼(200)와의 사이에서 보이드가 형성되는 것이 방지될 수 있다.
도 6을 참조하면, 상기 밀착된 제1 웨이퍼(100) 및 제2 웨이퍼(200)를 열처리하여 상기 기포층(210) 내의 수소 이온을 활성화시켜 상기 기포층(210)에서 상기 제1 웨이퍼(100)를 박리시킨다.
상기 열처리는 약 400 ∼ 500 ℃의 범위 내에서 선택되는 온도하에서 행해질 수 있다.
그 결과, 상기 제2 웨이퍼(200)상의 절연막(210) 위에는 상기 제1 웨이퍼(100)의 일부인 반도체층(100a)이 남아 있게 된다. 상기 반도체층(100a)에는 상기 복수의 트렌치(124) 각각의 일부 공간에 의해 형성되는 복수의 홀(124a)이 존재 한다. 상기 복수의 홀(124a)은 그 평면 형상이 상기 제2 웨이퍼(200)의 개별 다이를 각각 분리시키기 위한 소잉 라인에 대응하는 형상을 가지도록 형성될 수 있다.
또한, 상기 열처리에 의해 상기 제2 웨이퍼(200) 상에 형성되어 있는 절연막(210)이 더욱 치밀화될 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.
도 1 내지 도 6은 본 발명의 바람직한 실시예에 따른 접합 웨이퍼의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
100: 제1 웨이퍼, 100a: 반도체층, 102: 제1 표면, 110: 수소 이온, 114: 기포층, 120: 마스크 패턴, 124: 트렌치, 124a: 홀, 200: 제2 웨이퍼, 210: 절연막,

Claims (10)

  1. 제1 웨이퍼의 제1 표면으로부터 상기 제1 웨이퍼 내에 수소 이온을 주입하여 상기 제1 웨이퍼 내의 제1 깊이 부분에 기포층을 형성하는 단계와,
    상기 제1 웨이퍼의 제1 표면으로부터 상기 제1 웨이퍼 내에 상기 제1 깊이 보다 더 깊은 제2 깊이를 가지는 복수의 트렌치를 형성하는 단계와,
    상기 제1 웨이퍼의 제1 표면과 상기 제2 웨이퍼의 제1 표면이 서로 마주보도록 상기 제1 웨이퍼 및 제2 웨이퍼를 밀착시키는 단계와,
    상기 밀착된 제1 웨이퍼 및 제2 웨이퍼를 열처리하여 상기 기포층에서 상기 제1 웨이퍼를 박리시키는 단계를 포함하는 것을 특징으로 하는 접합 웨이퍼의 제조 방법.
  2. 제1항에 있어서,
    상기 제2 웨이퍼의 제1 표면에는 상기 제2 웨이퍼상에 형성된 절연막이 노출되어 있고,
    상기 제1 웨이퍼 및 제2 웨이퍼를 밀착시키는 단계에서는 상기 제1 웨이퍼의 제1 표면과 상기 제2 웨이퍼상에 형성된 절연막이 상호 접하는 것을 특징으로 하는 접합 웨이퍼의 제조 방법.
  3. 제1항에 있어서,
    상기 제1 웨이퍼의 제1 표면 및 상기 제2 웨이퍼의 제1 표면을 각각 표면 처리하는 단계를 더 포함하는 것을 특징으로 하는 접합 웨이퍼의 제조 방법.
  4. 제3항에 있어서,
    상기 표면 처리를 위하여 상기 제1 웨이퍼의 제1 표면 및 상기 제2 웨이퍼의 제1 표면을 각각 SC-1 세정액으로 세정하는 단계를 포함하는 것을 특징으로 하는 접합 웨이퍼의 제조 방법.
  5. 제4항에 있어서,
    상기 표면 처리 단계는 실온에서 행해지는 것을 특징으로 하는 접합 웨이퍼의 제조 방법.
  6. 제3항에 있어서,
    상기 표면 처리를 위하여 상기 제1 웨이퍼의 제1 표면 및 상기 제2 웨이퍼의 제1 표면을 각각 불활성 가스 분위기 하에서 플라즈마 처리하는 것을 특징으로 하는 접합 웨이퍼의 제조 방법.
  7. 제6항에 있어서,
    상기 표면 처리는 실온 ∼ 200 ℃의 온도하에서 행해지는 것을 특징으로 하는 접합 웨이퍼의 제조 방법.
  8. 제1항에 있어서,
    상기 밀착된 제1 웨이퍼 및 제2 웨이퍼를 열처리하는 단계는 400 ∼ 500 ℃의 범위 내에서 선택되는 온도하에서 행해지는 것을 특징으로 하는 접합 웨이퍼의 제조 방법.
  9. 제1항에 있어서,
    상기 제1 웨이퍼상에서 상기 트렌치는 상기 제2 웨이퍼에서 개별 다이를 각각 분리시키기 위한 소잉(sawing) 라인에 대응하는 형상으로 형성되고.
    상기 제1 웨이퍼 및 제2 웨이퍼를 밀착시키는 단계에서는 상기 제1 웨이퍼에 형성된 트렌치가 상기 제2 웨이퍼의 소잉 라인에 대향하도록 상기 제1 웨이퍼 및 제2 웨이퍼가 밀착되는 것을 특징으로 하는 접합 웨이퍼의 제조 방법.
  10. 제1항에 있어서,
    상기 제2 웨이퍼상에는 소정의 도전 라인이 형성되어 있고,
    상기 도전 라인은 상기 절연막에 의해 덮여 있는 것을 특징으로 하는 접합 웨이퍼의 제조 방법.
KR1020070089146A 2007-09-03 2007-09-03 접합 웨이퍼의 제조 방법 KR20090023983A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070089146A KR20090023983A (ko) 2007-09-03 2007-09-03 접합 웨이퍼의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070089146A KR20090023983A (ko) 2007-09-03 2007-09-03 접합 웨이퍼의 제조 방법

Publications (1)

Publication Number Publication Date
KR20090023983A true KR20090023983A (ko) 2009-03-06

Family

ID=40693124

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070089146A KR20090023983A (ko) 2007-09-03 2007-09-03 접합 웨이퍼의 제조 방법

Country Status (1)

Country Link
KR (1) KR20090023983A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101523272B1 (ko) * 2014-07-24 2015-05-27 한국에너지기술연구원 이온 임플란테이션을 이용한 태양 전지 텍스쳐링 방법
CN105590844A (zh) * 2015-12-23 2016-05-18 西安龙腾新能源科技发展有限公司 超结结构深沟槽的制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101523272B1 (ko) * 2014-07-24 2015-05-27 한국에너지기술연구원 이온 임플란테이션을 이용한 태양 전지 텍스쳐링 방법
CN105590844A (zh) * 2015-12-23 2016-05-18 西安龙腾新能源科技发展有限公司 超结结构深沟槽的制造方法

Similar Documents

Publication Publication Date Title
KR101145074B1 (ko) 반도체 기판의 제조 방법 및 이를 이용한 반도체 장치의 제조 방법
TW200623400A (en) Method for manufacturing semiconductor device
JP2007317878A (ja) 半導体基板の製造方法
MY149338A (en) Notch stop pulsing process for plasma processing system
KR20090023983A (ko) 접합 웨이퍼의 제조 방법
US7001641B2 (en) Seed layer treatment
JP5135713B2 (ja) 半導体基板の製造方法
CN111435650A (zh) 半导体结构及其形成方法
KR20000019032A (ko) 반도체 소자분리 방법
TW200525631A (en) Post plasma clean process for a hardmask
US20190233280A1 (en) Method for processing silicon wafer with through cavity structure
KR20060099614A (ko) 반도체 소자의 소자분리막 형성방법
KR100241538B1 (ko) 반도체 소자의 비아홀 형성방법
KR20030059465A (ko) 반도체 소자의 소자분리막 형성방법
KR20030057177A (ko) 오존수를 이용한 액티브 영역의 보이드 감소 방법
KR100430582B1 (ko) 반도체 소자의 제조 방법
KR100745056B1 (ko) 반도체소자의 소자분리막 형성방법
KR20000027386A (ko) 실리콘 온 인슐레이터 기판 제조 방법
KR100527578B1 (ko) 반도체소자의 제조방법
KR100722523B1 (ko) 웨이퍼 표면 식각 방법
KR20070052909A (ko) 웨이퍼 뒷면의 파티클 제거 방법
KR100632053B1 (ko) 반도체 장치의 소자 분리막의 제조 방법
KR20010059658A (ko) 반도체장치의 게이트산화막 형성방법
KR980005805A (ko) 반도체 소자의 금속층간 절연막 형성방법
KR20100055999A (ko) 산소 이온주입을 통한 반도체 소자분리막 형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination