KR20070052909A - 웨이퍼 뒷면의 파티클 제거 방법 - Google Patents

웨이퍼 뒷면의 파티클 제거 방법 Download PDF

Info

Publication number
KR20070052909A
KR20070052909A KR1020050110704A KR20050110704A KR20070052909A KR 20070052909 A KR20070052909 A KR 20070052909A KR 1020050110704 A KR1020050110704 A KR 1020050110704A KR 20050110704 A KR20050110704 A KR 20050110704A KR 20070052909 A KR20070052909 A KR 20070052909A
Authority
KR
South Korea
Prior art keywords
wafer
back side
hydrogen ions
particle removal
removal method
Prior art date
Application number
KR1020050110704A
Other languages
English (en)
Inventor
신승아
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050110704A priority Critical patent/KR20070052909A/ko
Publication of KR20070052909A publication Critical patent/KR20070052909A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02082Cleaning product to be cleaned
    • H01L21/02087Cleaning of wafer edges
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02082Cleaning product to be cleaned
    • H01L21/0209Cleaning of wafer backside

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 베벨 식각과 더불어 웨이퍼 뒷면의 파티클을 제거하는데 적합한 웨이퍼 뒷면의 파티클 제거 방법을 제공하기 위한 것으로, 이를 위한 본 발명의 웨이퍼 뒷면의 파티클 제거 방법은 소정 공정이 진행된 웨이퍼 뒷면에 수소 이온을 주입한 후, 소정의 열처리 공정을 진행하여, 주입된 수소 이온들이 결합에 의해 보이드를 형성하게 한다. 다음에 수소 이온에 의하여 보이드가 형성된 웨이퍼 뒷면에 접착 필름을 이용하여, 이를 붙였다 떼는 공정을 통하여 웨이퍼 뒷면에 잔류하는 불순물(Particle)을 제거한다.
웨이퍼, 베벨 식각, 뒷측면부(Back side), 베벨 영역

Description

웨이퍼 뒷면의 파티클 제거 방법{METHOD FOR REMOVING PARTICLES OF WAFER BACKSIDE}
도 1은 종래 기술에 따른 웨이퍼 뒷면의 파티클 제거 방법을 도시한 단면도,
도 2는 종래 기술에 따른 문제점을 나타낸 맵도,
도 3a 내지 도 3e는 본 발명의 일실시예에 따른 웨이퍼 뒷면의 파티클 제거 방법을 도시한 단면도.
* 도면의 주요 부분에 대한 부호의 설명
31 : 웨이퍼 32 : 도전 패턴
33 : 스페이서용 절연막 34 : 접착 필름
35 : 지지대
본 발명은 반도체 제조 기술에 관한 것으로, 특히 웨이퍼 뒷면의 파티클 제 거 방법에 관한 것이다.
반도체 제조 공정에서 특히, 비트라인(Bitline) 이후 공정에서 수많은 디펙트(Defect)는 수율 향상에 장애가 되고 있다. 그 이유는 웨이퍼(Wafer)의 베벨 지역 즉, 최외곽 지역에 불필요하게 증착(Deposition)되어 있던 막(Film)들이 비트라인, 스토리지노드콘택(Storage Node Contact), 스토리지노드(Storage Node) 또는 MLM(Multi Level Metalization) 등의 식각 공정시 디펙트 소스로 작용하고 있기 때문이다.
상기와 같은 DRAM 디바이스 제조 공정을 거치면서, 웨이퍼 뒷면은 원하지 않는 불순물이나 여러가지 막질이 생기게 된다. 이는 후속 공정에서 오염원이 될 수 있다. 기존의 방법으로 비트라인 스페이서 질화막 증착 후, 베벨 식각(Bevel Etch)을 거쳐 웨이퍼 엣지(Edge)의 오염원을 제거하고 있다. 그러나, 베벨 식각만으로는 웨이퍼 뒷면에서 측면으로 이동되는 오염물들을 제거하는데 부족하다. 베벨 식각은 비스듬한 경사 식각을 말한다.
도 1은 종래 기술에 따른 웨이퍼 뒷면의 파티클 제거 방법을 도시한 단면도이다.
도 1에 도시된 바와 같이, 웨이퍼(11) 상에 다수의 도전 패턴(12)을 형성한다. 웨이퍼(11)의 측면부(13)는 베벨 식각을 실시하여 파티클을 제거할 수 있다. 베벨 식각은 일반적인 베벨 식각 장치를 이용한다.
도 2는 종래 기술에 따른 문제점을 나타낸 맵도로서, 베벨 영역에 잔류하는 파티클을 제거하기 위한 베벨 식각 후, 웨이퍼의 소정 영역(웨이퍼 뒷면)상에는 여 전히 파티클이 잔류하는 것을 알 수 있다.
그러나 상술한 바와 같이, 베벨 식각만으로 웨이퍼 엣지 영역의 파티클을 제거할 수 있으나, 웨이퍼 뒷면의 파티클을 모두 제거할 수 없고, 특히 디자인룰이 감소하면서 예전에는 간과하던 작은 사이즈의 디펙도 여러 다이(die)에 치명적인 수율 감소와 같은 문제가 발생한다.
또한, 파티클을 모두 제거하지 못하면, 웨이퍼 뒷면에 잔류하는 흐름성 파티클들이 웨이퍼 측면을 따라 전이되어, 웨이퍼 내부의 패턴들이 어택받아 결함 소스로 작용하게 되는 문제가 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 베벨 식각과 더불어 웨이퍼 뒷면의 파티클을 제거하는데 적합한 웨이퍼 뒷면의 파티클 제거 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 특징적인 본 발명의 웨이퍼 뒷면의 파티클 제거 방법은 소정 공정이 진행된 웨이퍼 뒷면에 수소 이온을 주입하는 단계; 소정의 열공정을 진행하여 상기 수소 이온의 결합에 의한 보이드를 형성하는 단계; 상기 웨이퍼 뒷면에 접착 필름을 부착하는 단계; 및 상기 접착 필름을 떼면서 상기 수소 이온이 주입된 웨이퍼 뒷면의 일부가 떼어져 상기 웨이퍼 뒷면에 잔류하는 파티클 을 제거하는 단계를 포함한다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 3a 내지 도 3e는 본 발명의 일실시예에 따른 웨이퍼 뒷면의 파티클 제거 방법을 도시한 단면도이다.
도 3a에 도시된 바와 같이, 소정의 공정이 진행된 웨이퍼(31) 상에 다수의 도전 패턴(32)을 형성한다. 여기서, 웨이퍼(31) 상에 형성된 다수의 도전 패턴(32)은 DRAM 형성에 필요한 소정의 공정이 진행된 비트라인 패턴에 대하여 설명하지만, 반도체 공정중 형성된 어느 패턴에 대하여 적용하여도 무방하다.
이렇게 웨이퍼(31) 상에 다수의 도전 패턴(32)을 형성하는 동안 웨이퍼 뒷면에도 원하지 않은 공정 잔류물들이 형성되어, 후속 공정에서 결함의 원인으로 작용한다.
도 3b에 도시된 바와 같이, 웨이퍼(31) 뒷면에 형성된 공정 잔류물들을 제거하기 위하여 웨이퍼(31) 뒷면에 이온 주입을 한다. 바람직하게는 수소 이온(H+)을 주입하는데, 이는 수소 이온이 다른 이온에 비해 그 크기가 작아 이온 주입시 웨이퍼(31)에 미치는 영향(damage)이 작고, 확산이 잘되어 블러스터링(Blustering)이 잘 일어나기 때문이다. 또한, 후속 블러스터링을 발생시키기 위하여서는 열에너지가 필요한데, 이 때 낮은 온도(약 400℃ 이상)에서 활성화가 잘되기 때문에 온도에 따른 공정 부담이 적다. 여기서, 수소 이온 주입 깊이는 60∼120Å의 거칠기를 갖도록 한다.
이렇게 적절한 깊이로 수소(H+) 이온을 주입하고, 열처리 공정을 수행하게 되면, 수소 이온들이 열에너지를 받게 되고, 이동성이 좋아져서 확산이 잘되는 상태가 된다. 이 상태에서 수소 이온들이 안정한 상태, 즉 낮은 에너지 준위를 갖는 상태가 되려고 서로 뭉치게 되면서 마이크로 보이드(Micro void)를 형성하게 된다. 실리콘은 결정 구조(Crystal)를 가지고 있어 열처리 공정에 따른 블러스터링 효과가 극히 적기 때문에 웨이퍼 상에 미치는 효과는 거의 없다.
여기서, 수소 이온을 블러스터링 시키기 위하여 수행되는 열처리 공정은 수소 이온 주입 후, 따로 수행하여도 되지만, 후속 반도체 제조 공정에서 열처리 공정을 진행하므로 따로 진행하지 않아도 무방하다.
도 3c에 도시된 바와 같이, 도전 패턴을 포함하는 웨이퍼 전면에 스페이서용 질화막(33)을 증착한다. 스페이서용 질화막(33) 증착시, 증착 온도는 710℃ 이다.
한편, 스페이서용 질화막(33) 증착시, 증착 온도 분위기로 인하여 웨이퍼(31) 뒷면에 주입된 수소 이온(H+)들의 결합 반응이 일어난다.
수소 이온을 일정 타겟의 깊이로 주입하고, 소정의 열공정을 진행하면, 열에너지를 받게되고, 이동성이 좋아져서 확산이 잘되는 상태가 된다. 이 상태에서, 수소 이온들이 낮은 에너지 준위를 가지려고 뭉치게 되면서 마이크로 보이드(Micro void)를 형성하게 된다.
이 때. 웨이퍼(31) 뒷면에 주입된 수소 이온의 블러스터링 효과 때문에 마이 크로 보이드가 형성되면, 이 부분이 위크 포인트(Weak point)를 형성하여 작은 힘에도 떨어지게 된다.
도 3d에 도시된 바와 같이, 지지대(35)로 웨이퍼(31)를 고정시킨 후, 웨이퍼(31)의 뒷면에 접착 필름(34)을 부착한다.
도 3e에 도시된 바와 같이, 테이프(34)를 떼어내어 마이크로 보이드로 인한 위크 포인트 부분의 웨이퍼(31a) 뒷면이 떨어지게 된다.
이어서, 도면에 도시하지는 않았지만 후속 공정으로 베벨 식각을 실시하여 웨이퍼 엣지의 파티클을 제거한다.
상술한 바와 같이, 베벨 식각으로 웨이퍼 엣지 측면의 파티클을 제거하였으나, 웨이퍼 뒷면의 파티클을 제거하지 못하여 발생하는 디펙트를 제거하기 위해, 웨이퍼 뒷면에 수소 이온을 주입하고, 열공정을 실시하여 수소 이온의 결합에 의한 마이크로 보이드를 형성한 후, 테이프를 이용해 웨이퍼 뒷면을 떼어냄으로써, 웨이퍼 뒷면의 파티클을 제거하고, 따라서 웨이퍼 뒷면에 잔류하는 흐름성 파티클을 제거하여 종래에 문제가 되었던 디펙트를 방지할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 웨이퍼 뒷면에 수소 이온을 주입하고, 소정의 열공정을 실시하여 수소 이온의 결합에 따른 보이드를 형성한 후, 웨이퍼 뒷면에 테이프를 부착하고, 테이프를 떼어내어, 파티클이 잔류하는 웨이퍼 뒷면의 일부를 떼어내어 베벨 식각 후 잔류하는 흐름성 파티클을 제거할 수 있는 효과를 얻을 수 있다.

Claims (5)

  1. 소정 공정이 진행된 웨이퍼 뒷면에 수소 이온을 주입하는 단계;
    소정의 열공정을 진행하여 상기 수소 이온의 결합에 의한 보이드를 형성하는 단계;
    상기 웨이퍼 뒷면에 접착 필름을 부착하는 단계; 및
    상기 접착 필름을 떼면서 상기 수소 이온이 주입된 웨이퍼 뒷면의 일부가 떼어져 상기 웨이퍼 뒷면에 잔류하는 파티클을 제거하는 단계
    를 포함하는 웨이퍼 뒷면의 파티클 제거 방법.
  2. 제1항에 있어서,
    상기 소정의 열공정은 400∼700℃의 온도 분위기에서 진행하는 웨이퍼 뒷면의 파티클 제거 방법.
  3. 제1항에 있어서,
    상기 웨이퍼 뒷면에 수소 이온을 주입하는 단계는,
    상기 수소 이온 주입 깊이는, 60∼120Å의 거칠기를 갖는 웨이퍼 뒷면의 파티클 제거 방법.
  4. 제1항에 있어서,
    상기 웨이퍼 뒷면에 잔류하는 파티클을 제거한 후,
    상기 웨이퍼 엣지를 식각하기 위한 베벨 식각을 진행하는 단계를 더 포함하는 웨이퍼 뒷면의 파티클 제거 방법.
  5. 제1항에 있어서,
    소정의 열공정은,
    상기 소정 공정시 형성되는 패턴 형성 후, 후속 공정으로 수행되어지는 열처리 공정을 이용하는 웨이퍼 뒷면의 파티클 제거 방법.
KR1020050110704A 2005-11-18 2005-11-18 웨이퍼 뒷면의 파티클 제거 방법 KR20070052909A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050110704A KR20070052909A (ko) 2005-11-18 2005-11-18 웨이퍼 뒷면의 파티클 제거 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050110704A KR20070052909A (ko) 2005-11-18 2005-11-18 웨이퍼 뒷면의 파티클 제거 방법

Publications (1)

Publication Number Publication Date
KR20070052909A true KR20070052909A (ko) 2007-05-23

Family

ID=38275414

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050110704A KR20070052909A (ko) 2005-11-18 2005-11-18 웨이퍼 뒷면의 파티클 제거 방법

Country Status (1)

Country Link
KR (1) KR20070052909A (ko)

Similar Documents

Publication Publication Date Title
KR20070116224A (ko) 접합 웨이퍼의 제조방법 및 접합 웨이퍼
US9263249B2 (en) Method and apparatus for manufacturing semiconductor device
KR101901872B1 (ko) Soi웨이퍼의 제조방법
JP2007142134A (ja) Soi基板の製造方法
KR101910100B1 (ko) Soi 웨이퍼의 제조방법
TWI601185B (zh) A semiconductor wafer cleaning tank and a method of manufacturing a bonded wafer
CN104810319A (zh) 晶圆键合的方法
KR20070052909A (ko) 웨이퍼 뒷면의 파티클 제거 방법
US7632735B2 (en) Process for manufacturing silicon-on-insulator substrate
KR100298203B1 (ko) 실리콘 온 인슐레이터 기판 제조 방법
US7338899B2 (en) Method of forming contact plug in semiconductor device
TW200525631A (en) Post plasma clean process for a hardmask
KR20090023983A (ko) 접합 웨이퍼의 제조 방법
EP3029730B1 (en) Bonded wafer manufacturing method
KR100842502B1 (ko) 실리콘 웨이퍼 제조방법
JP2005260032A (ja) 半導体装置の製造方法
KR100898434B1 (ko) 반도체 세정 공정에서의 산화막 식각 방법
KR100835407B1 (ko) 반도체 게이트 산화막 형성 공정에서의 웨이퍼 배면 질화막제거 방법
CN107393875A (zh) 制造半导体器件的方法
KR100632053B1 (ko) 반도체 장치의 소자 분리막의 제조 방법
JP2011061066A (ja) 半導体装置の製造方法およびそれを用いて作製された半導体装置
KR100713343B1 (ko) 소자 분리막 형성 공정에서의 미세 파티클 검출 및 제거방법
KR20060001044A (ko) 낸드형 플래쉬 메모리 소자의 소자분리막 형성방법
KR20110078063A (ko) 매립비트라인을 구비한 반도체장치 및 그 제조 방법
KR20030057177A (ko) 오존수를 이용한 액티브 영역의 보이드 감소 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination