KR20090012355A - 포토레지스트 박리 챔버 및 기판 상의 포토레지스트를 식각하는 방법 - Google Patents

포토레지스트 박리 챔버 및 기판 상의 포토레지스트를 식각하는 방법 Download PDF

Info

Publication number
KR20090012355A
KR20090012355A KR1020087030186A KR20087030186A KR20090012355A KR 20090012355 A KR20090012355 A KR 20090012355A KR 1020087030186 A KR1020087030186 A KR 1020087030186A KR 20087030186 A KR20087030186 A KR 20087030186A KR 20090012355 A KR20090012355 A KR 20090012355A
Authority
KR
South Korea
Prior art keywords
substrate
photoresist
plasma
coil
active region
Prior art date
Application number
KR1020087030186A
Other languages
English (en)
Other versions
KR101342779B1 (ko
Inventor
로버트 피 케비
자로슬로 더블유 위니크젝
앨런 제이 밀러
글래디스 에스 로
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20090012355A publication Critical patent/KR20090012355A/ko
Application granted granted Critical
Publication of KR101342779B1 publication Critical patent/KR101342779B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67069Apparatus for fluid treatment for etching for drying etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • H01L21/31138Etching organic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082Radio frequency generated discharge
    • H01J37/321Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32Processing objects by plasma generation
    • H01J2237/33Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334Etching
    • H01J2237/3342Resist stripping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

활성 영역을 보호하기 위해 기판을 처리하는 방법들은, 유도 결합형 플라즈마 처리 챔버 내에 기판을 배치하는 단계, 그 챔버에 처리 가스를 공급하는 단계, 그 처리 가스로부터 플라즈마를 생성하는 단계, 및 기판 표면에서 약 5 볼트 내지 15 볼트의 플라즈마 전위를 유지하고, 및/또는 기판의 활성 영역 상에 보호층을 형성하는데 효과적인 적어도 하나의 첨가제를 포함하는 시레인-프리 처리 가스를 사용하여 활성 영역을 패시베이트함으로써 활성 영역을 보호하도록, 기판을 처리하는 단계를 포함하고, 보호층은 활성 영역에 이미 존재하는 첨가제로부터 적어도 하나의 원소를 포함한다.
Figure P1020087030186
플라즈마, 챔버, 유도 코일, 보호층, 포토레지스트

Description

포토레지스트 박리 챔버 및 기판 상의 포토레지스트를 식각하는 방법{PHOTORESIST STRIPPING CHAMBER AND METHODS OF ETCHING PHOTORESIST ON SUBSTRATES}
배경
플라즈마 처리 장치들은, 플라즈마 식각, 물리 기상 증착 (physical vapor deposition), 화학 기상 증착 (CVD), 이온 주입, 및 레지스트 제거를 포함하는 공정들을 위해 사용된다.
포토레지스트 재료들은, 재료들을 패터닝하기 위한 플라즈마 처리 동작들에서 사용된다. 상용 포토레지스트들은, 폴리머성 재료와 다른 유기 재료 및 무기 재료의 배합물 (blend) 이다. 기판 상에 포토레지스트가 적용되고, 패터닝된 마스크에 방사선이 통과되어, 레지스트층에 패턴을 전사한다. 포토레지스트의 2개의 큰 분류로, 각각 네거티브 이미지 및 포지티브 이미지를 생성하는 네거티브형 레지스트 (negative-working resist) 및 포지티브형 레지스트 (positive-working resist) 가 존재한다. 현상된 후에, 포토레지스트에 패턴이 생긴다. 패터닝된 포토레지스트는, 식각에 의해 기판들의 특징들을 정의하는데 사용될 수 있을 뿐만 아니라, 기판들에 재료들을 증착하거나 또는 주입하는데 사용될 수 있다. 공동으로 양도된 미국 특허 출원 제5,968,374호, 제6,362,110호, 및 제 6,692,649호의 개시물은 본원에 참조로 통합되며, 플라즈마 포토레지스트 박리 기술들을 개시한다.
요약
기판 상의 활성 영역을 보호하는 방법은, 플라즈마 반응기의 유도 결합형 플라즈마 처리 챔버 내에 기판을 배치하는 단계로서, 플라즈마 반응기는, 기판 위에 놓인 유전 윈도우, 및 유전 윈도우를 통해 그리고 유전 윈도우와 기판 사이의 공간으로 RF 에너지를 유도적으로 결합시키는 적어도 하나의 코일을 포함하고, 기판은 활성 영역을 포함하는, 상기 기판을 배치하는 단계; 플라즈마 처리 챔버에 처리 가스를 공급하는 단계; 코일에 전력을 공급함으로써, 처리 가스로부터 플라즈마를 발생시키는 단계; 및 (a) 처리 동안 기판에 약 5 볼트 내지 15 볼트의 플라즈마 전위를 유지하는 단계, 및/또는 (b) 기판의 활성 영역 상에 보호층을 형성하는데 효과적인 적어도 하나의 첨가제를 포함하는 시레인-프리 (silane-free) 처리 가스를 사용하여 활성 영역을 패시베이트하는 단계에 의해 활성 영역을 보호하도록, 플라즈마로 기판을 처리하는 단계로서, 보호층은 활성 영역에 이미 존재하는 첨가제로부터의 적어도 하나의 원소를 포함하는, 상기 기판을 처리하는 단계를 포함한다.
도면의 간단한 설명
도 1a는, 반도체 웨이퍼 상의 활성 영역 (AA) 위의 이온-주입된 포토레지스트를 제거하는 공정을 예시하며, 도 1b는, 도 1a에 예시된 포토레지스트 박리 공정을 수행하기 위해 사용될 수 있는 유도 결합형 플라즈마 챔버를 예시한다.
도 2는, 실리콘 산화물 (SiOx) 및 실리콘 (Si) 으로의 이온 침투의 도시적인 시뮬레이션이다.
도 3은, 반도체 웨이퍼를 지원하기 위해 사용되는 하부 전극의 직류 (DC) 바이어스 전압의 함수로서의 재료 손실의 도시적인 표현이다.
도 4는, 챔버 압력의 함수로서의 재료 손실의 도시적인 표현이다.
도 5는, 4개의 처리 가스 화학물에 대한, TCP 전력의 함수로서의 실리콘 손실의 도시적인 표현이다.
도 6은, 4개의 처리 가스 화학물에 대한, TCP 전력의 함수로서의 포토레지스트 박리 레이트의 도시적인 표현이다.
도 7은, 0 sccm 내지 100 sccm의 Xe 및 350 sccm의 O2를 갖는 5개의 가스 화학물에 대한, 실리콘 손실의 도시적인 표현이다.
도 8은, 나란히 있는 막대들이 6 Å 및 12 Å의 자연 산화물을 표현하는, 4개의 화학물에 대한 실리콘 손실의 도시적인 표현이다.
도 9는, 100 초 동안의 30 sccm의 CHF3 및 350 sccm의 O2의 처리 가스의 사용 이후, 탈이온수 (deionized water; DI) 린스로부터 초래한, 바람직하지 않은 잔류물의 SEM (scanning electron micrograph) 이다.
도 10은, 100 초 동안의 30 sccm의 CF4 및 350 sccm의 O2의 처리 가스의 사용 이후, 탈이온수 (DI) 린스로부터 초래한, 기판 상의 바람직하지 않은 잔류물의 SEM이다.
도 11은, 10 초 동안의 30 sccm의 CF4 및 350 sccm의 O2의 처리 가스의 사용 이후, 100 초 동안의 10 sccm의 CH3F 및 350 sccm의 O2의 처리 가스의 사용 이후, 탈이온수 (DI) 린스로부터 초래한, 잔류물-프리 기판의 SEM이다.
도 12는, 2 초 동안의 10 sccm의 SiF4 및 350 sccm의 O2의 처리 가스의 사용 이후, 90 초 동안의 10 sccm의 CH3F 및 350 sccm의 O2의 처리 가스의 사용 이후, 탈이온수 (DI) 린스로부터 초래한, 잔류물-프리의 SEM이다.
도 13a 및 도 13b는 처리되지 않은 100 Å 산화물 웨이퍼에 대한 SIM 및 SEM 결과들을 도시한다.
도 13c 및 도 13d는, 60 초 동안, 90 mTorr의 챔버 압력, 1.2kW의 TCP 전력, 0 볼트의 하부 전극 상의 바이어스, 350 sccm의 O2 및 10 sccm의 CHF3에서 처리된 100 Å 산화물 웨이퍼에 대한 SIM 및 SEM 결과를 도시한다.
도 14는 실리콘 손실에 대한, 펄스 플라즈마를 사용한 효과를 예시한다.
도 15는 실리콘 손실 및 산화물 두께에 대한 SiF4 유량의 영향을 예시한다.
도 16은 2개의 SiF4 유량들에서 챔버 압력의 영향을 예시한다.
도 17은 실리콘 손실에 대한, 코일과 웨이퍼 사이의 공간의 영향을 예시한다.
상세한 설명
이온 주입 및 축소 디바이스 구조 (shrinking device geometries) 를 이용하 는 집적 회로 (IC) 제조 공정들에서, 증가되는 이온 주입 에너지 및 도즈, 및 새로운 재료들이 잔류물-프리 디바이스들을 생성하는 것을 점점 어렵게 한다. 식각 공정 및 애싱 (ashing) 공정로부터 남은 잔류물은, 제품 수율을 감소시키는 바람직하지 않은 전기적 효과 및 부식을 생성할 수 있다. E. Pavel, "Combining Microwave Downstream and RF Plasma Technology for Etch and Clean Applications," Electrochemical Society의 196차 회의 (1999년 10월) 를 참조한다.
플라즈마 식각 및 반응성 이온 식각 (reactive ion etching; RIE) 과 같은 플라즈마 처리 기술들에서, 그리고 이온 주입에서, 기판 상에 포토레지스트가 적용되어, 이온들 및 프리 라디칼들에 노출되는 것으로부터 기판의 선택된 구역들을 보호한다. 그러한 레지스트 애플리케이션들을 위해 유기 폴리머 화합물들이 형성되어 왔다.
포토레지스트들은, 아래 놓인 기판이 식각, 이온 주입 등에 의해 처리된 후에, 그 기판으로부터 제거되거나 또는 "박리"된다. 포토레지스트 박리 공정은, 가능한 깨끗하게, 바람직하게는 어떠한 잔류 폴리머막 또는 레지스트 재료도 없이 기판 표면을 남기는 것이 바람직하다. 포토레지스트를 제거하기 위해 습식 박리 기술들 및 건식 박리 기술들이 사용될 수 있다. 습식 박리 기술들은 유기 용매들 또는 유기산들을 함유하는 용액들을 사용한다. 건식 박리 (또는 "애싱") 기술들은 포토레지스트 제거를 위해 산소 플라즈마를 사용한다.
이온 주입 제조 기술들은, 기판의 전기적 특성들을 변화시키기 위해, 기판의 구역들을 불순물로 도핑하는데 사용된다. 이온 주입은 도핑 원자들의 소스로서 사용될 수 있거나 또는 기판에 상이한 화합물의 구역들을 도입하기 위해 사용될 수 있다. 이온 주입 동안에, 이온들은 충분히 높은 전압에서 가속되어, 소망하는 깊이로 기판 표면에 침투한다. 가속 전압의 증가는 불순물의 정점 농도 (concentration peak) 의 깊이를 증가시킨다.
주입을 바라지 않는 기판의 구역들은 포토레지스트로 보호된다. 그러나, 주입 동안 포토레지스트가 변형되고, 주입 후에, 노멀 (주입되지 않은) 포토레지스트보다 더 제거하기 어렵게 된다. 특히, 주입된 이온들이 포토레지스트의 구역들을 손상시킴으로써, 근처-표면의 C-H 결합들을 파괴하고, 탄소-탄소 단일 및 이중 결합들을 형성한다. 결과의 교차-결합된, 주입된 포토레지스트의 강인한 탄소-리치 (carbon-rich) 또는 "탄화" 층 (또는 "스킨 (skin)" 또는 "크러스트 (crust)") 은, 별개의 아래 놓인 벌크 포토레지스트를 봉입 (encapsulate) 한다. 탄소-리치층의 두께는, 주입 종 (species), 전압, 도즈, 및 전류의 함수이다. 통상적으로, 탄소-리치층은 약 200 Å 내지 약 2000 Å의 두께를 갖는다. A. Kirkpatrick 외저, "Eliminating heavily implanted resist in sub-0.25-Φm devices," MICRO, 71 (1998년 7/8월) 을 참조한다. E. Pavel에 따르면, 주입 도즈 및 에너지가 증가함에 따라, 주입된 포토레지스트가 점점 더 제거하기 어렵게 될 수 있다.
또한, 이온 주입 기술들 이외의, 포토레지스트의 이온 충격이 발생하는 플라즈마 처리 기술들 동안에도, 유기 포토레지스트에서 탄소-리치층들이 형성될 수 있 다.
산소 플라즈마 애싱 기술들은 탄소-리치층을 제거할 수 있지만, 약 500 Å/min 이하의 느린 레이트로만 제거할 수 있다. 이들 기술들의 식각 메커니즘은, H2O 및 CO2를 생성하기 위한, 포토레지스트 내의 하이드로카본들과 산소 라디칼들의 반응이다.
교차-결합된 층의 제거 레이트를 향상시키기 위해, 기판에 RF 바이어스가 인가될 수 있다는 것이 결정되었다. 인가된 RF 바이어스는 탄소-리치층에 에너지를 제공하고, 이 에너지는 탄소 단일 결합들을 파괴하여 산소 라디칼들과의 반응을 향상시킨다.
그러나, 포토레지스트 제거를 향상시키기 위해 기판에 RF 바이어스를 인가하는 것이 또한 바람직하지 않은 효과를 생성할 수 있다는 것이 또한 결정되었다. 도 1a는, 이온 주입된 기판 (10) 으로부터 유기 포토레지스트를 제거하는 공정을 개략적으로 도시한다. 기판 (10) 은, 활성 영역들 (11a) 을 형성하기 위해 이온 주입된 실리콘 (11), 및 (예컨대, Si0x와 같은 실리콘-함유층과 같은) 얇은 위에 놓인 무기층 (12) 을 포함한다. 무기층 (12) 은, CVD 또는 이온 침지, 열적 성장에 의해 형성된 실리콘 산화물 층일 수도 있거나 또는 자연 산화물일 수도 있고, 통상적으로 20 Å 이하의 두께 또는 20 Å 내지 40 Å의 두께를 갖는다. 무기층 (12) 위에 적용된 포토레지스트 (16) 는, 벌크 포토레지스트 (18), 및 이온 주입 공정에 의해 형성된 위에 놓인 탄소-리치층 (20) 을 포함한다. 통상적으로, 포토레지스트 (16) 에 의해 정의되는 특징들 (컨택트, 비아, 트렌치 등) 은, 기판 (10) 상의 약 0.25 Φm 이하의 폭이다. RF 바이어스되는 시스템에서, 고에너지 (energetic) O2 + 이온들이 무기층 (12) 의 스퍼터링 (sputtering) 을 야기할 수 있다. 통상적인 공정 사양에 대하여, 벌크 포토레지스트 (18) 및 탄소-리치층 (20) 의 제거 동안의 (예컨대, 산화물과 같은) 무기 재료 손실의 최대량이 약 2 Å 미만이기 때문에, 무기층 (12) 의 스퍼터링은 바람직하지 않다. 탄소-리치층 (20) 은 통상적으로 약 200 Å 내지 약 2000 Å의 두께를 가질 수 있고, 벌크 포토레지스트 (18) 는 통상적으로 약 수천 옹스트롬의 두께를 가질 수 있다. 또한, 스퍼터링된 무기 재료가 기판 및 포토레지스트 상에 다시 증착할 수 있고, 세정 후 기판 상에 유기 및 무기 잔류물이 존재하게 한다.
포토레지스트 제거와 같은 처리 동안 기판에 바이어스 전압을 인가하는 것의 다른 바람직하지 않은 효과는, 플라즈마의 산소 이온들이 얇은 무기층을 침투하기에 충분히 높은 에너지를 가질 수도 있고, 활성 영역 내의 아래 놓인 실리콘을 산화시킬 수도 있다. 활성 영역은, 실리콘, 갈륨 비소 등의 반도체 기판 상의 주입된 실리콘, 스트레인드 (strained) 실리콘, 및/또는 게이트 산화물을 포함한다.
상술된 발견을 고려하여, 약 5 볼트 내지 15 볼트의 기판 표면의 플라즈마 전위를 유지하면서 기판을 처리하고, 및/또는 크러스트 및 포토레지스트 제거 이전에, 선택적으로 활성 영역 상에 보호층을 형성하기 위해 적어도 하나의 첨가제를 포함하는 시레인-프리 처리 가스를 사용하여 활성 영역을 패시베이트 (passivate) 함으로써, 바람직하지 않은 실리콘 손실 및/또는 실리콘 산화물 층의 성장이 달성될 수 있다는 것이 결정되었다. 제 1 단계 동안, 산소 이온들과의 충돌로 인한 실리콘 손실로부터 활성 영역을 보호하고, 및/또는 x가 0 내지 2일 수 있고 y가 0 내지 2일 수 있고 z가 0 내지 1일 수 있는, SiOxFyCz의 빌드업 (buildup) 으로 인한 게이트 산화물의 성장을 최소화시키는 것이 바람직하다. 따라서, 제 1 단계에서, 활성 영역 상에 보호층을 형성함으로써 실리콘 손실이 최소화될 수 있고, 및/또는 다양한 챔버 설계 및/또는 공정 변형에 의해, 기판 (웨이퍼) 의 플라즈마 전위가 소망하는 값 (예컨대 20 볼트 미만, 바람직하게는 5 볼트 내지 15 볼트) 으로 감소될 수 있다. 예컨대, 유도 결합형 플라즈마 챔버가 패러데이 차폐막 (Faraday Shield) 의 사용 없이 동작될 수 있도록, 유전 윈도우 위에 놓인 하나 이상의 유도 코일들의 외주 (outermost periphery) 가 기판 지지대를 둘러싸는 챔버 벽의 안쪽으로 이격될 수 있고 (예컨대, 코일의 외측 턴과 챔버의 내벽 사이에 적어도 5 cm의 공간을 제공한다), 유전 윈도우가 증가된 두께를 가질 수 있고 (예컨대, 두께가 적어도 4 cm인 윈도우를 제공한다), 기판과 코일 사이의 거리가 증가될 수 있다 (예컨대, 기판으로부터 코일을 더 이동시키기 위해, 기판 지지대를 낮추고, 및/또는 챔버의 최상부와 유전 윈도우 사이에 스페이서를 추가한다). 플라즈마 전위를 감소시키기 위한 다른 방식은, 제 1 단계 동안 유도 코일에 인가되는 RF 전력을 펄스로 인가 (pulse) 하고, 기판을 통해 관측되는 접지 경로의 임피던스를 증가시키고, 및/또는 처리 가스에 높은 원자 번호 중성 가스 종 (예컨대, Ne, Kr, Xe) 을 포함시키는 것이다. 활성 영역 위에 보호층을 형성하는 첨가제를 포함시킴으로써 패시베이션이 달성될 수 있고, 여기서 보호층은, 활성 영역에 이미 존재하는 (예컨대, SiF4, GeF4, GeH4, AsH3, PH3, B2, H6와 같은 시레인-프리 가스의 첨가를 통한 Si, Ge, As, Sb, In, P, 또는 B와 같은) 적어도 하나의 원소를 포함한다. 원하는 경우에, 제 1 단계에 N2O, NH3, CF4, CO 등과 같은 다른 가스들이 첨가될 수 있다.
제 2 단계에서, 크러스트 및/또는 벌크 포토레지스트가 박리되는 동안, 처리 가스들은, 산소 함유 가스, 하나 이상의 하이드로카본, 플루오로카본 및 플루오로하이드로카본 (fluorohydrocarbon) 가스들, 및 제 1 단계에서 사용된 첨가제를 포함하는 다양한 성분들을 포함할 수도 있다. 무기 재료는 예컨대, 실리콘 함유 재료 (예컨대, Si, SiOx [예컨대 SiO2], SixNy [예컨대 Si3N4], SixOyNz, 하이-k 금속 산화물 게이트 (예컨대 HfSixOy) 등) 일 수 있다. 예컨대 실리콘, SiO2, Si3N4 등을 포함하는 웨이퍼들과 같은 다양한 반도체 기판 재료들 상에 포토레지스트가 존재할 수 있다.
플라즈마는, 플라즈마 처리 챔버 외부의 하나 이상의 도전성 코일들에 무선 주파수 (RF) 를 인가함으로써 처리 가스로부터 발생되는 것이 바람직하다. 기판은, 플라즈마 발생 구역 근처에 배치된 웨이퍼인 것이 바람직하다. 일 바람직한 실시형태에서, 코일은 평면 코일이고, 웨이퍼의 노출된 표면은 코일의 면을 향하고 코일의 면과 평행하다.
플라즈마 반응기는, 유도 결합형 플라즈마 반응기인 것이 바람직하고, 본원의 양수인인 램 리써치 코포레이션으로부터 이용 가능한 고밀도 TCPTM 반응기인 것이 더 바람직하다. 300 mm 및 200 mm 기판들과 같은 기판들로부터 포토레지스트를 제거하는 방법들의 실시형태들은, 도 1b에 도시된 반응기 (100) 와 같은 유도 결합형 플라즈마 반응기에서 수행될 수 있다. 반응기 (100) 는, 배출구 (outlet) (104) 에 연결된 진공 펌프에 의해 소망하는 진공 압력으로 유지되는 내부 (102) 를 포함한다. 유전 윈도우 (110) 의 하부측 근방에서 연장하는 플레넘 (108) 에 가스 공급기 (106) 로부터 가스를 공급함으로써, 샤워헤드 배열에 처리 가스가 공급될 수 있다. 반응기 (100) 의 최상부 상의 유전 윈도우 (110) 외부에 배치된, 하나 이상의 턴을 갖는 평면 나선형 코일과 같은 외부 RF 안테나 (114) 에 RF 소스 (112) 로부터 RF 에너지를 공급함으로써, 내부 (102) 에서 고밀도 플라즈마가 발생될 수 있다.
반도체 웨이퍼와 같은 기판 (116) 은 반응기 (100) 의 내부 (102) 내에서 기판 지지대 (118) 상에 지지된다. 기판 지지대 (118) 는 정전 척 (120) 과 같은 척킹 장치를 포함할 수 있고, 기판 (116) 은 유전 포커스 링 (dielectric focus ring) (122) 에 의해 둘러싸일 수 있다. 척 (120) 은, 기판 (116) 의 플라즈마 처리 동안에 기판에 RF 바이어스를 인가하기 위한 RF 바이어스 전극을 포함할 수 있다. 가스 공급기 (106) 에 의해 공급된 처리 가스는, 유전 윈도우 (110) 와 아래 놓인 가스 분배판 (124) 사이의 채널들을 통해 흐를 수 있고, 가스 분배판 (124) 내의 가스 배출구들을 통해 내부 (102) 에 진입할 수 있다. 다른 방법으로, 윈도우를 통해 연장하는 하나 이상의 가스 주입기들에 의해 가스가 공급될 수 있다. 예컨대, 공동으로 양도된 미국 특허 공보 제6,230,651호를 참조한다. 또한, 반응기는 가스 분배판 (124) 으로부터 연장하는 라이너 (126) 를 포함할 수 있다.
플라즈마를 발생시키는데 사용될 수 있는 일 예시적인 플라즈마 반응기는, 램 리써치 코포레이션으로부터 이용 가능한 2300 TCPTM 반응기이다. 플라즈마 반응기를 위한 통상적인 동작 조건들은 다음과 같고, 이들은: 패시베이션 및 포토레지스트 제거 단계들 동안의, 상부 전극 (코일) 에 인가되는 약 400 와트 내지 약 10,000 와트의 유도 전력, 약 10 mTorr 내지 약 500 mTorr의 반응기 챔버 압력, 및 약 200 sccm 내지 약 600 sccm의 총 처리 가스 유량이다.
패시베이션 및 포토레지스트 제거 단계들 동안, 탄소-리치층의 파열 (rupture) 을 방지하기 위해, 기판은 기판 지지대 (예컨대 ESC) 상에서 충분히 낮은 온도로 유지되는 것이 바람직하다. 예컨대, 포토레지스트 화합물 내의 용매들이 가열에 의해 휘발될 때, 탄소-리치층이 파열할 수도 있고, 기판 상에 증착할 수도 있는 입자들을 생성한다. 탄소-리치층의 이러한 파열을 회피하기 위해, 패시베이션 및 포토레지스트의 제거 동안, 기판 지지대는 약 150 ℃ 미만의 온도로 유지되는 것이 바람직하고, 약 -20 ℃ 내지 약 75 ℃인 것이 더 바람직하며, 약 200 mTorr 미만의 챔버 압력으로 유지되는 것이 바람직하다.
패시베이션 및 포토레지스트 제거 단계들 동안, 기판을 지지하는 하부 전극을 갖는 기판에 RF 바이어스가 인가되지 않는 것이 바람직하다. 대신, 기판 표면을 통해 관측되는 플라즈마 전위를 감소시키기 위해, 기판을 통해 관측되는 접지에 대한 임피던스 경로가 증가되는 것이 바람직하다. 다른 방법으로, 포토레지스트 제거 단계 동안 RF 바이어스가 인가될 수 있고, 그 단계 동안 RF 바이어스가 플라즈마 내의 이온들을 가속시킬 수 있고 기판에 에너지를 부가할 수 있으며, 이는 포토레지스트의 제거 레이트를 증가시킨다. 기판에 인가되는 RF 바이어스 전압은 (접지에 대하여) 약 100 볼트 미만 인것이 바람직하고, 약 20 볼트 미만인 것이 더 바람직하다.
기판 표면에 감소된 플라즈마 전위를 제공하도록 챔버가 설계될 수 있지만, 플라즈마 전위에 대한 조정은 다양한 기술들에 의해 이루어질 수 있다. 예컨대, 코일에 대한 전력 및/또는 챔버 내의 압력은 소망하는 플라즈마 전위를 달성하기 위해 조정될 수 있다. 또한, 패시베이션 및/또는 포토레지스트 제거 단계들 동안, 플라즈마 전위를 낮추기 위해 처리 가스에 Xe 및 Kr과 같은 가스들이 첨가될 수 있으며, 플라즈마 전위를 올리기 위해 처리 가스에 He와 같은 가스들이 첨가될 수 있다.
제 2 단계는 전체 포토레지스트를 제거하도록 맞춰질 수 있거나, 또는 제 2 단계는 포토레지스트 박리 스테이지 이전에 크러스트 파과 스테이지를 포함할 수 있다. 원하는 경우에, 종점 검출 기술을 사용함으로써 식각 공정 동안 탄소-리치층의 완전한 제거가 검출될 수 있고, 이는 아래 놓인 벌크 포토레지스트가 노출 될 때를 검출할 수 있다. 예컨대, 탄소-리치층 제거에 대한 종점은 광 방출 기술에 의해 결정될 수 있다 (예컨대, 광 방출 기술은 일산화 탄소 (CO) 로부터의 약 520 nm와 같은 파장의 방출을 모니터링할 수 있다). 탄소-리치층의 제거 동안에, 낮은 식각 레이트로 인해 작은 CO 신호가 생성된다. 탄소-리치층이 개방되면, 노출된 아래 놓인 벌크 포토레지스트가 탄소-리치층보다 더 빠른 레이트로 식각되고, 결국, CO 농도 및 대응하는 CO 신호가 증가한다.
탄소-리치층의 제거 후에, 상이한 포토레지스트 식각 공정을 사용하여, 아래 놓인 벌크 포토레지스트가 제거될 수 있다. 예컨대, 벌크 포토레지스트는, 탄소-리치층 식각 단계 동안에 바람직하게 사용된 온도보다 더 높은 온도로 산소 애싱에 의해 제거될 수 있다. 예컨대, 벌크 포토레지스트 식각 단계 동안에, 기판 온도는 약 150 ℃ 내지 약 300 ℃의 범위를 가질 수 있고, 200 ℃ 내지 280 ℃의 범위를 갖는 것이 바람직하다. 벌크 포토레지스트 제거 동안에, 챔버 압력은 약 500 mTorr보다 더 큰 것이 바람직하다. 또한, 산소 애싱은 벌크 포토레지스트의 높은 제거 레이트를 달성할 수 있다. 예컨대, O2/N2 플라즈마는, 약 4 미크론/분 내지 약 6 미크론/분의 레이트로 벌크 포토레지스트를 제거할 수 있다. 또한, 선택적인 오버-애시 (over-ash) 단계가 사용될 수 있다. 포토레지스트가 애싱됨에 따라, 플라즈마 처리 챔버로부터 포토레지스트 내의 휘발성 용매들이 배기될 수 있다.
기판으로부터 업스트림으로 발생된 플라즈마를 사용하여, 동일한 챔버 또는 상이한 챔버에서 벌크 포토레지스트가 제거되는 것이 바람직하다. 그러나, 벌크 포토레지스트 제거 단계는, 패시베이션 및 크러스트 제거 단계들을 위해 사용된 동일한 처리 챔버에서 수행될 수 있다. 다른 방법으로, 벌크 포토레지스트는 상이한 처리 챔버에서 제거될 수 있다. 즉, 패시베이션 및 크러스트 제거 단계들 후에, 기판은 처리 챔버로부터 제거될 수 있고, 벌크 포토레지스트를 식각하기 위해 상이한 처리 챔버에 배치될 수 있다. 상이한 처리 챔버들의 사용은, 각각 탄소-리치층의 제거 및 애싱 동안에, 가스 화학물 및/또는 기판 온도의 변화를 방지할 수 있다.
300 mm 웨이퍼에 대한 패시베이션 및/또는 포토레지스트 제거를 위한 예시적인 공정 조건들은 다음과 같고, 이들은: 약 10 mTorr 내지 500 mTorr, 바람직하게는 50 mTorr 내지 90 mTorr의 챔버 압력; 패시베이션 단계 동안의 약 400 와트 내지 10,000 와트, 바람직하게는 400 와트 내지 3500 와트의 펄스 시간 평균 전력 (pulsed time averaged power) 의 상부 전극 (코일) 에 인가된 전력; 패시베이션 단계 동안의 약 0 와트 내지 10 와트, 바람직하게는 0 와트의 바이어스 전극에 인가된 전력; 첨가제 함유 가스에 대해 약 1 sccm 내지 20 sccm (예컨대 1 sccm 내지 20 sccm의 SiF4), 산소 함유 가스에 대해 약 200 sccm 내지 500 sccm, 10 sccm 내지 50 sccm의 플루오로카본 및/또는 플루오로하이드로카본 가스 (예컨대 CF4), 100 sccm 내지 800 sccm의 비활성 가스 또는 높은 원자 번호 가스 (예컨대 Ar, Ne, Kr, Xe) 의 가스 유량; 및 75 ℃ 미만, 바람직하게는 -20 ℃ 내지 약 20 ℃의 기판 지 지대 온도이다.
제 2 단계에서 전체 포토레지스트가 제거되지 않은 경우에, 임의의 잔류물이 탈이온수에 용해 가능하여 습식 박리 기술들에 대한 필요성을 최소화시키는 것이 바람직하다. 무기층에 대하여 탄소-리치층의 선택적인 식각을 달성하기 위해, 처리 가스들의 유량들 및 그 압력들과 같은 공정 파라미터들이 조정될 수도 있고, 동일하거나 또는 상이한 처리 가스를 사용하여 벌크 포토레지스트가 제거될 수 있다.
제 2 단계 동안 전체 포토레지스트가 제거되지 않은 경우에, 다운스트림 플라즈마 박리 챔버에서, 남은 벌크 포토레지스트를 제거하기 위한 예시적인 공정 조건들은 다음과 같고, 이들은: 약 1000 mTorr의 챔버 압력, 플라즈마 소스에 인가된 약 2500 와트의 전력, 약 4400 sccm의 총 처리 가스 유량, 및 약 220 ℃의 기판 온도이다.
디바이스 구조가 65 nm 이하로 축소됨에 따라, 재료 손실과의 특정한 어려움이, 식각, 및 포스트 주입 박리 및 세정 (post implant strip and clean) 에서와 같은, 전처리 (front end of line; FEOL) 에서 조우된다. 박리 및 포스트 박리 세정들 이전에, 다양한 레벨의 주입이 기판들의 활성 영역들에 대해 행해진다. 활성 영역에 대한 건식 또는 습식 효과들은 예상되는 재료 또는 도펀트 손실로부터 유해하게 될 수 있다. 반복적인 박리 및 세정 또는 식각 공정들이 활성 영역에 대해 행해짐에 따라 재료 손실이 발생할 수 있다. 재료 손실이 증가함에 따라, 구동 전류, 누설, 저항, 및 단채널 효과를 포함하는 다양한 디바이스 특성들이 변 화한다. 디바이스 구조가 65 nm 미만으로 감소됨에 따라, 재료 손실에 대한 디바이스 민감도가 더 증가한다. 활성 영역 특성들은 최적의 성능을 위한 임의의 디바이스의 정밀 가공부이고, 따라서, 포스트 주입 박리와 같은 FEOL 처리로 인한 재료 손실은 디바이스 성능에 유해하다.
FEOL 포스트 주입 박리 처리에서, 관심사는, N 또는 P 도펀트들 및/또는 Ge를 포함할 수도 있거나 또는 포함하지 않을 수도 있는, 아래 놓인 활성 영역 실리콘 위의 임의의 노출된 유전층에 악영향을 주지 않으면서 (또는 제거하지 않으면서), 남은 벌크 PR 이전에, 경화된 포토레지스트 (PR) 층을 제거하는 것이다. 엄격한 재료 손실 목표에 부가하여, 포스트 주입 박리 습식 세정에서 제거하기 어려운 잔류층을 박리 공정이 초래하지 않는 것이 요구된다. 건식 박리 이후의 임의의 잔류물이 물에 용해 가능하거나 또는 SPM 및/또는 APM과 같은 종래 기술들에 의해 쉽게 제거 가능한 것이 바람직하다.
얇은 유전층을 통해 활성 영역에 침투하고 Si, Ge, 또는 도펀트들과 반응하는, 플라즈마로부터의 하전된 화학종으로 인해, 건식 박리 동안 재료 손실이 발생한다. 이러한 반응에 대한 예는, 활성 영역 성분들과 반응하고 산화시키기에 충분한 에너지로 얇은 유전층을 통해 이동된 산화 라디칼들이다. 이러한 행위의 결과는 활성 영역 Si 또는 Ge의 손실을 초래한다. 또한, 종 (즉 수소) 의 감소는 활성 영역 구역에 대해 파괴적일 수 있다. 건식 박리에서의 활성 영역 손상의 효과는, 포스트 박리 화학물 세정 (post strip chemical cleans) 동안 과도한 재료 손실에 의해 더 실현될 수 있다. 건식 박리 동안의 플라즈마로부터의 침투 이온들은, 활성 영역 표면, 벌크, 래티스, 또는 주기성 (periodicity) 에 충분히 파괴적이어서, 그 영역이 습식 화학 공격에 표면상으로 더 약해지게 하고, 따라서 과도한 재료 손실을 초래한다고 간주된다. 요약하자면, 이온 에너지의 효과가 올바르게 제어되거나 또는 감소되지 않는 경우에, 활성 영역 재료 손실의 범위는 건식 박리 동안 실현될 뿐만 아니라 후속 습식 세정 동안에도 실현된다.
일 실시형태에서, 플라즈마 전위 (또는 이온 에너지) 를 감소시키도록 변형된 플라즈마 반응기에서, 포스트 주입 박리가 수행된다. 그러한 변화들은: 1) 플라즈마 소스를 위한 펄스 전력 플라즈마 발생기의 사용, 2) 높은 전력의 유도성 플라즈마 소스 및/또는 높은 챔버 압력의 사용, 3) 웨이퍼 레벨에서 이온 에너지를 감소시키기 위한 반응기 구조의 최적화, 및/또는 4) 기판을 지지하기 위한 접지 하부 전극에 대한 높은 임피던스 경로의 사용을 포함하고, 이에 한정되지는 않는다. 전술한 바는, 5) 더 낮은 이온-에너지 구역들을 타게팅하는 공정 윈도우 변화, 및/또는 6) 크러스트 또는 PR 제거를 위한 임의의 시퀀스의 단계들 이전에 또는 그 동안에 활성 영역 위의 보호막의 형성을 포함하여 사용될 수 있거나 또는 포함하지 않고 사용될 수 있다.
크러스트 및 벌크 PR 박리 공정 윈도우 변화는, 활성 영역 무결성 (integrity) 에 대해 덜 파괴적이도록, 이온 에너지가 작은 볼트로 상당히 낮춰지는 박리 공정의 개발 및 특징화를 수반한다. 이들 공정의 변화는, 소망하는 결과를 달성하기 위해, 크러스트 및 벌크 제거를 위한 다양한 시퀀스들에서, 더 높은 플라즈마 전력 (1200 W 내지 10,000 W) 및 더 높은 범위의 박리 압력 (10 mT 내지 500 mT) 의 사용을 수반한다. 이들 공정 변화는, 활성 영역에 보호층을 생성하여 크러스트 및 벌크 PR 제거 동안 활성 영역을 상당히 보존하기 위한 처리 가스 성분들의 사용과 결합될 수 있다. 보호층 성분들은, Si, Ge, C, O, H, B, P, As, Sb, F, N, 및 이들의 화합물들을 포함할 수 있다. 이러한 보호층을 형성하기 위해 사용되는 처리 가스 성분들은, 활성 영역 구역을 보존하는데 가장 효과적인 결과를 생성하는 것이 바람직하다. 건식 플라즈마 박리 동안 활성 영역에 대한 파괴를 제한하거나 또는 없애기 위해, 이들은, SiF4와 같은 비-시레인 실리콘 함유 가스들, GeF4 및 GeH4와 같은 게르마늄 함유 가스들, N2O 및 NH3와 같은 질소 함유 가스들, CF4 및 CO와 같은 탄소 함유 가스들, B2H6와 같은 붕소 함유 가스들, PH3와 같은 인 함유 가스들, AsH3와 같은 비소 함유 가스들 등일 수 있다. 이론에 의해 한정되지 않기를 바라면서, 보호층은 2기능성 방식으로 활성 영역 재료 손실을 낮출 것으로 믿어지며; 그 중 하나는, 활성 영역 위에서 물리적으로 보호하는 것이고, 다른 하나는 플라즈마에 의해 희생되거나 또는 플라즈마와 반응하는 것이다. 건식 플라즈마 박리 동안, 하전된 종으로부터의 보호층의 물리적인 보호 양태들은, 이온들로부터의 차폐막 또는 버퍼를 활성 영역에 제공한다. 보호층의 희생적인 또는 반응적인 성질은, 특히 산화 또는 환원과 같은 화학 반응들을 수반하는, 임의의 플라즈마-웨이퍼 상호 작용들이 이제 활성 영역 대신 보호층에서 발생하도록, 활성 영역 내의 성분들과 유사한 성분들을 제공하는 것을 수반한다. 따라서, 이제, 활성 영역 구역이 아니라, 이러한 화학적 보호층이 웨이퍼-플라즈 마 상호 작용들로 인한 임의의 화학적 파괴도 견딜 것이다.
상술된 바와 같이, 활성 영역 구역 위의 "가공된" 보호층은 2가지 기능을 제공하고, 이는; 플라즈마와 반응하여 활성 영역 파괴를 방지하는 화학적 보호, 및 이온들의 침투로부터의 차폐막으로서 역할하는 물리적 보호이다. 보호층은, 실질적으로 낮춰진 이온 에너지를 갖는 공정 및 장치 조건들 하에서 형성될 수 있으나, 이러한 조건들에 반드시 한정될 필요는 없다. 보호층의 일례를 예시하기 위해, 개선된 디바이스 성능을 위해 활성 영역 Si가 Ge로 스트레인되어, SiGe의 B 도핑된 활성 영역을 갖는 p-형 활성 영역 (즉, B 또는 BF2가 주입됨) 을 고려한다. 활성 영역을 물리적으로 차폐하고, 활성 영역으로부터 Si, Ge, 또는 B의 어떠한 화학적 손실도 방지하기 위해, (O2 또는 N2O & CxHyFz에 부가하여) SiF4 + GeF4 + B2H6로, 얇은 보호 영역이 형성될 수 있다.
이하 설명되는 바와 같이, 활성 영역 소모의 감소는, 더 높은 플라즈마 전력 및 더 높은 압력의 사용을 통해 달성될 수 있고, 활성 영역 Si 소모의 감소는, 크러스트 제거 이전에 보호층을 형성하는 처리 가스 성분들의 사용을 통해 달성될 수 있으며, 이온 에너지를 낮추기 위해 비활성 캐리어 가스들이 사용될 수 있다.
도 2 및 도 3을 참조하여, 활성 영역 재료 손실이 기판으로의 이온들의 침투와 상관된다. 더 구체적으로, 도 2는, 침투 이온들에 의해 야기되는 활성 영역 구역에 대한 파괴의 시연으로서, FEOL 플라즈마 처리에서 통상적인, 다양한 이온 에너지들에 대한 SiO2 및 Si로의 이온 침투의 시뮬레이션 결과들을 도시한다. 도 3은 재료 손실에 대한 DC 바이어스의 관계를 도시한다. 이온 에너지가 증가함에 따라, 건식 처리만으로 인해서, 또는 파괴된 활성 영역 구역과 습식 세정 화학의 향상된 반응성으로 인해 다음 후속 습식 세정으로 인해서, 재료 손실이 증가한다. 제로 (zero) 바이어스에서도, 상당한 재료 손실이 존재한다. 이러한 경우에, 대부분의 손실은 플라즈마 전위에 의해 추가된 이온 에너지로 인한 것이다. 플라즈마 전위를 감소시킴으로써 이온 에너지가 감소될 수 있다.
도 4 및 도 5를 참조하여, 챔버 압력 및 TCP 전력의 효과들이 설명된다. TCP 반응기에서, 플라즈마 전위 및 이온들의 충돌성 느려짐을 감소시켜서 이온 에너지를 낮추기 위해, 압력의 증가가 사용될 수 있다. 도 4는 압력의 함수로서의 재료 손실을 도시한다. 또한, 처리 가스에 대한 플루오로카본 및/또는 하이드로플루오로카본 첨가는 기판의 보호를 제공할 수 있다. 재료 손실에 대한 상당한 영향을 달성하기 위해 산소 (또는 다른 산화제) 에 하나 이상의 플루오로카본 또는 하이드로플루오로카본이 첨가되는 것이 바람직하다. 도 5는, 수개의 공정들에 대한 실리콘 손실에 대한 TCP 전력의 효과를 나타낸다. 데이터는 패러데이 차폐막이 없는 TCP 반응기를 사용하여 획득되었다. 증가된 TCP와 결합된 CF4 및 CHF3의 첨가는 실리콘 손실의 감소를 초래한다. 그러나, 순수한 O2 공정 또는 CH3F의 첨가는 높은 TCP 전력에서 실리콘 손실의 감소를 초래하지 않는다. 증가된 TCP 전력은 증가된 플라즈마 전위를 초래하고, CF4 및 CHF3 첨가제들은 더 높은 TCP 전력에서 더 해리되어, CF 및 CF2와 같은 증가된 수의 중합된 종을 제공한다. 그러나, CH3F는 보호성 폴리-플루오로카본을 형성하기 위해 해리할 수 없고, 따라서 실리콘 손실의 증가를 초래한다. CH3F는 폴리-플루오로카본을 형성하지 못할뿐만 아니라, 높은 TCP 전력에서, CH3F는 과다의 불소를 형성하여 실리콘의 손실을 촉진한다. 플라즈마 내의 불소 및 플루오로카본의 존재는 식각에 의한 직접적인 산화물 손실을 초래할 수 있다. 그러나, 더 높은 TCP 전력은 실리콘 이산화물의 식각 레이트를 감소시킨다. O2 + CH3F에 대한 더 낮은 산화물 식각 레이트는, 산소에 대한 다른 플루오로카본 또는 하이드로플루오로카본 첨가제들이 실리콘 손실을 낮게 유지하면서 더 낮은 SiO2 식각 레이트를 달성할 수 있을 수도 있다는 것을 암시한다.
도 6을 참조하여, 포토레지스트 박리 레이트가 4개의 처리 가스 화학물 (O2 + CF4, O2 + CHF3, O2 + CH3F, O2) 에 대하여 TCP 전력의 증가와 함께 증가하는 것을 볼 수 있다. 더 높은 TCP 전력은 더 높은 포토레지스트 박리 레이트의 이점을 제공한다. 이는, 더 높은 박리 레이트에서, 플라즈마에 대한 기판의 노출 시간이 단축될 것이므로 이점이 있다. 단축된 시간은 더 낮은 재료 손실을 의미할 것이다.
Kr 또는 Xe와 같은 무거운 비활성 가스들의 첨가는 2개의 폴드 효과 (fold effect) 를 가질 수 있다. 먼저, 무거운 비활성 가스들은 이들의 이온화 전위 가 O2보다 더 낮으므로 플라즈마 전위를 낮출 수 있다. 이들 높은 원자 번호 가스들을 이온화하기 위해 더 적은 에너지를 요구하므로 전위가 낮춰진다. 이는, 플라즈마 전자들을 "냉각 (cool)" 시켜서 더 낮은 플라즈마 전위를 초래한다. 두번째로, 무거운 비활성 가스들의 존재는 크러스트에 추가의 충격 에너지를 제공하여 크러스트의 더 빠른 제거를 초래할 수 있다. 또한, 무거운 원자들은 잔류물을 제거하는 것을 원조할 수 있다. 도 7은, 패러데이 차폐막이 없는 TCP 반응기에서 실리콘 손실에 대하여 O2 TCP 플라즈마에 대한 Xe의 첨가의 효과를 도시한다.
도 8은, 더 낮은 플라즈마 전위 (더 낮은 이온 에너지 - 높은 TCP 전력 및 높은 압력의 사용) 의 공정 체제들과 활성 영역 위의 보호층의 구성들을 조합한다. 그 결과는 Si 손실에 대하여 현저하다. 본질적으로, 대략, 활성 영역 위의 12 Å의 자연 산화물과 SiF4를 사용한 보호층으로, 실리콘 손실이 효과적으로 없어질 수 있다.
도 9 및 도 10은, 크러스트가 확실히 제거되지 않은 것을 볼 수 있는, 불량한 잔류물 결과의 예들이다. 도 11 및 도 12는, 보호층의 조기 개발 및 잔류물 결과의 예들이다. 도 11은, 보호층의 SEM 및 SIMS 구성으로 보호층의 증거를 도시한다. 도 13은, 보호층을 갖는 더 낮은 이온 에너지 공정 윈도우를 사용하는 잔류물-프리 성능을 나타낸다.
도 14는, O2 + CH3F와 비교하여 SiF4 + Ar의 처리 가스와 함께 실리콘 손실에 대한 펄스 플라즈마를 사용하는 효과를 도시한다. TCP 반응기가, 3 또는 4.4 kW 펄스 TCP 전력, 0 볼트 바이어스, 20 ℃ 기판 지지대 온도, 5 sccm SiF4 + 250 sccm Ar, 90 mTorr 챔버 압력에서 구동되면서, 4 초 동안 활성 영역 보호가 수행된 후, 60 초 동안 포토레지스트 박리가 수행되었고, 제 2 테스트에서, TCP 반응기가, 펄스 인가 없이 3 kW TCP 전력, 0 볼트 바이어스, 20 ℃ 기판 지지대 온도, 10 sccm CH3F + 350 sccm O2, 90 mTorr 챔버 압력에서 구동되었다.
실리콘 손실 및 산화물 두께에 대한 SiF4 유량의 영향이 도 15에 도시된다. SiF4 유량이 2 sccm으로부터 20 sccm으로 증가함에 따라, 산화물 두께는 약 40 Å으로부터 약 120 Å으로 증가하고, 여기서 실리콘 손실은 약 6 Å으로부터 0 Å으로 감소한다. 산화물 두께 및 실리콘 손실의 증가를 최소화하기 위해, 약 5 sccm 내지 10 sccm의 SiF4 유량이 바람직하다.
2개의 SiF4 유량들에서의 챔버 압력의 영향이 도 16에 도시된다. 압력이 50 mTorr로부터 200 mTorr로 증가함에 따라, 실리콘 손실은, 10 sccm SiF4 유량에 대해 약 0.5 Å으로부터 약 2.5 Å으로 증가하고, 5 sccm SiF4 유량에 대해 약 1 Å으로부터 약 2.5 Å으로 증가한다. 실리콘 손실을 최소화하기 위해, 50 mTorr 내지 100 mTorr의 챔버 압력에서 약 10 sccm의 SiF4 유량이 바람직하다.
코일과 기판 사이의 공간의 영향이 도 17에 도시된다. 포토레지스트의 제거 동안, 활성 영역으로의 산소 및 불소의 침투는, 활성 영역 근처의 실리콘의 구역에서 SiOF의 층을 형성함으로써 실리콘 손실을 야기한다. 결과로서, 실제로 6 Å의 자연 산화물이 더 두껍게 되고, SiOF 층으로의 전환으로 인해 활성 영역 내의 실리콘이 손실된다. 도 17에 도시된 결과는, 코일 대 웨이퍼의 공간이 18 ㎝로부터 28 ㎝로 변화될 때, 실리콘 손실이 실질적으로 개선될 수 있다는 것을 도시한다.
실리콘 손실이 패러데이 차폐막을 사용하지 않고 최소화될 수 있다는 것이 결정되었다. TCP 전력의 증가는 플라즈마 밀도를 증가시키고, 이는 더 낮은 전자 온도를 초래한다. 더 낮은 전자 온도는, 웨이퍼를 통해 관측되는 더 낮은 플라즈마 전위를 제공하고 따라서 더 낮은 이온 에너지를 제공한다. 따라서, 플라즈마 전위의 감소는, 웨이퍼의 활성 영역으로의 더 적은 이온들의 침투를 제공할 수 있다. 패러데이 차폐막들은, 유도 결합형 플라즈마 챔버들과 함께 사용되어, 유도 코일로부터 용량성 결합을 제거한다. 코일로부터의 그러한 용량성 결합은 관련 플라즈마 전위를 올릴 수 있다. 그러나, 용량성 결합은 플라즈마 구조 변형에 의해 또한 최소화될 수 있다. 그러한 변형은, 코일 밑의 유전 윈도우의 두께, 코일과 챔버 벽들 사이의 거리, 및 기판과 코일 사이의 거리를 포함한다. 플라즈마 전위를 감소시키기 위해 챔버 구조를 조정함으로써, 유도성 코일로부터 용량성 결합을 제거하기 위해 패러데이 차폐막을 포함할 필요가 없다는 것이 결정되었다. 예컨대, 윈도우는, 적어도 4 ㎝의 두께로 이루어질 수 있고, 코일의 외주는 챔버의 내벽으로부터 적어도 5 ㎝ 이격될 수 있고, 및/또는 기판은 코일로부터 적어도 10 ㎝, 바람직하게는 적어도 20 ㎝ 내지 35 ㎝에 위치될 수 있다.
본 첨부된 청구의 범위의 범위로부터 벗어나지 않고, 특정 실시형태들을 참조한 전술한 상세한 설명에 대해, 다양한 변화물 및 변형물이 이루어질 수 있으며, 균등물이 채용될 수 있다는 것이 당업자에게 명백할 것이다.

Claims (20)

  1. 기판 상의 활성 영역을 보호하는 방법으로서,
    플라즈마 반응기의 유도 결합형 플라즈마 처리 챔버 내에 기판을 배치하는 단계로서, 상기 플라즈마 반응기는, 상기 기판 위에 놓인 유전 윈도우, 및 상기 유전 윈도우를 통해 그리고 상기 유전 윈도우와 상기 기판 사이의 공간으로 RF 에너지를 유도적으로 결합시키는 적어도 하나의 코일을 포함하고, 상기 기판은 활성 영역을 포함하는, 상기 기판을 배치하는 단계;
    상기 유도 결합형 플라즈마 처리 챔버에 처리 가스를 공급하는 단계;
    상기 코일에 전력을 공급함으로써, 상기 처리 가스로부터 플라즈마를 발생시키는 단계; 및
    (a) 처리 동안 상기 기판에 약 5 볼트 내지 15 볼트의 플라즈마 전위를 유지하는 단계, 및/또는 (b) 상기 기판의 활성 영역 상에 보호층을 형성하는데 효과적인 적어도 하나의 첨가제를 포함하는 시레인-프리 (silane-free) 처리 가스를 사용하여 상기 활성 영역을 패시베이트하는 단계에 의해 상기 활성 영역을 보호하도록, 상기 플라즈마로 상기 기판을 처리하는 단계로서, 상기 보호층은 상기 활성 영역에 이미 존재하는 첨가제로부터의 적어도 하나의 원소를 포함하는, 상기 기판을 처리하는 단계를 포함하는, 활성 영역 보호 방법.
  2. 제 1 항에 있어서,
    상기 첨가제 원소는 Si, Ge, As, Sb, In, P 및/또는 B 및 BF2를 포함하는 이들 원소들의 화합물들을 포함하는, 활성 영역 보호 방법.
  3. 제 1 항에 있어서,
    상기 패시베이트하는 단계는, 2 μsec 내지 20 μsec 동안의 파워 온 및 30 μsec 내지 100 μsec 동안의 파워 오프로 상기 코일에 전력의 공급을 펄스 인가 (pulse) 하면서 수행되는, 활성 영역 보호 방법.
  4. 제 1 항에 있어서,
    상기 패시베이트하는 단계는, 상기 코일에 400 와트 내지 10,000 와트의 전력을 공급하면서 수행되는, 활성 영역 보호 방법.
  5. 제 1 항에 있어서,
    상기 패시베이트하는 단계는, 상기 기판에 RF 바이어스를 인가하지 않고 수행되는, 활성 영역 보호 방법.
  6. 제 1 항에 있어서,
    상기 활성 영역 보호 방법은, 10 mTorr 내지 500 mTorr의 압력으로 상기 유도 결합형 플라즈마 처리 챔버를 유지하면서 수행되는, 활성 영역 보호 방법.
  7. 제 1 항에 있어서,
    상기 패시베이트하는 단계에서, 상기 처리 가스는 SiF4, O2, Ar, Ne, Kr, Xe, CxFy (x≥1 및 y≥2), CxFyHz (x≥1, y≥2 및 z≥1) 중 적어도 하나를 포함하는, 활성 영역 보호 방법.
  8. 제 1 항에 있어서,
    상기 기판으로부터 포토레지스트를 박리하는 단계를 더 포함하는, 활성 영역 보호 방법.
  9. 제 1 항에 있어서,
    상기 코일은 평면 코일 (planar coil) 이고, 상기 기판은 상기 처리하는 단계 동안 상기 코일로부터 10 ㎝ 내지 30 ㎝ 이격되는, 활성 영역 보호 방법.
  10. 제 1 항에 있어서,
    상기 처리 가스는 상기 처리하는 단계 동안 총 100 sccm 내지 800 sccm의 O2, Ar, Ne, Kr 및 Xe를 포함하는, 활성 영역 보호 방법.
  11. 제 1 항에 있어서,
    상기 유전 윈도우는 두께가 적어도 4 ㎝이고, 상기 코일은 상기 유도 결합형 플라즈마 처리 챔버의 내벽 안쪽으로 적어도 5 ㎝만큼 이격된 외주를 가지고, 상기 기판은 상기 코일로부터 적어도 10 ㎝ 이격되며, 상기 유도 결합형 플라즈마 처리 챔버는 패러데이 차폐막 (Faraday shield) 을 포함하지 않는, 활성 영역 보호 방법.
  12. 제 1 항에 있어서,
    상기 기판으로부터 이온 주입된 포토레지스트를 박리하는 단계를 더 포함하는, 활성 영역 보호 방법.
  13. 제 1 항에 있어서,
    상기 활성 영역 위에 실리콘 산화물 층이 놓여 있고, 상기 첨가제는 실리콘 함유층을 패시베이트하는데 효과적인 양으로 존재하는, 활성 영역 보호 방법.
  14. 제 1 항에 있어서,
    상기 처리하는 단계는 10 초 미만 동안 활성층을 패시베이트함으로써 수행되는, 활성 영역 보호 방법.
  15. 제 13 항에 있어서,
    상기 실리콘 산화물 층은 자연 산화물이거나, 열적으로 성장된 산화물이거 나, 또는 CVD 또는 이온 침지에 의해 형성되는, 활성 영역 보호 방법.
  16. 제 13 항에 있어서,
    상기 실리콘 산화물 층은 20 Å 내지 40 Å의 두께를 가지거나, 또는 20 Å 이하의 두께를 갖는, 활성 영역 보호 방법.
  17. 제 1 항에 있어서,
    상기 유도 결합형 플라즈마 처리 챔버 내에서 산소 플라즈마로 상기 기판 상의 포토레지스트를 박리하는 단계를 더 포함하고, 상기 기판은 상기 활성 영역 내에 실리콘을 포함하고, 상기 박리하는 단계 동안 전환 (conversion) 에 의해 상기 실리콘 중 2 Å 이하가 손실되는, 활성 영역 보호 방법.
  18. 제 1 항에 있어서,
    상기 처리하는 단계 동안, 상기 기판은 -20 ℃ 내지 75 ℃의 온도로 유지되는 기판 지지대 상에 지지되고, 상기 유도 결합형 플라즈마 처리 챔버 내의 압력은 500 mTorr 미만인, 활성 영역 보호 방법.
  19. 제 1 항에 있어서,
    상기 처리하는 단계 후에, 탈이온수 또는 다른 습식 세정 화학 작용으로 상기 기판을 세정하는 단계를 더 포함하는, 활성 영역 보호 방법.
  20. 제 1 항에 있어서,
    상기 유도 결합형 플라즈마 처리 챔버는 패러데이 차폐막을 포함하지 않는, 활성 영역 보호 방법.
KR1020087030186A 2006-05-10 2008-12-10 포토레지스트 박리 챔버 및 기판 상의 포토레지스트를 식각하는 방법 KR101342779B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/431,104 US7605063B2 (en) 2006-05-10 2006-05-10 Photoresist stripping chamber and methods of etching photoresist on substrates
US11/431,104 2006-05-10
PCT/US2007/010115 WO2007133413A2 (en) 2006-05-10 2007-04-25 Photoresist stripping chamber and methods of etching photoresist on substrates

Publications (2)

Publication Number Publication Date
KR20090012355A true KR20090012355A (ko) 2009-02-03
KR101342779B1 KR101342779B1 (ko) 2013-12-19

Family

ID=38685685

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087030186A KR101342779B1 (ko) 2006-05-10 2008-12-10 포토레지스트 박리 챔버 및 기판 상의 포토레지스트를 식각하는 방법

Country Status (5)

Country Link
US (1) US7605063B2 (ko)
KR (1) KR101342779B1 (ko)
CN (1) CN101490810B (ko)
TW (1) TWI423323B (ko)
WO (1) WO2007133413A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220082241A (ko) * 2020-12-10 2022-06-17 세메스 주식회사 플라즈마를 이용한 기판 처리 장치 및 방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090277871A1 (en) * 2008-03-05 2009-11-12 Axcelis Technologies, Inc. Plasma mediated ashing processes that include formation of a protective layer before and/or during the plasma mediated ashing process
US8043434B2 (en) * 2008-10-23 2011-10-25 Lam Research Corporation Method and apparatus for removing photoresist
US10714436B2 (en) 2012-12-12 2020-07-14 Lam Research Corporation Systems and methods for achieving uniformity across a redistribution layer
CN103058127B (zh) * 2012-12-14 2017-02-08 上海集成电路研发中心有限公司 一种微型条带的表面处理方法
US8871108B2 (en) * 2013-01-22 2014-10-28 Tel Fsi, Inc. Process for removing carbon material from substrates
CN104759753B (zh) * 2015-03-30 2016-08-31 江苏大学 多系统自动化协调工作提高激光诱导空化强化的方法
TWI697940B (zh) 2016-02-26 2020-07-01 美商得昇科技股份有限公司 使用icp剝離劑的分層植入型光阻剝離製程
US10593518B1 (en) 2019-02-08 2020-03-17 Applied Materials, Inc. Methods and apparatus for etching semiconductor structures
WO2021102661A1 (zh) * 2019-11-26 2021-06-03 重庆康佳光电技术研究院有限公司 一种光阻剥离液的隔离结构、tft阵列及其制备方法
US11373877B2 (en) 2020-04-13 2022-06-28 Applied Materials, Inc. Methods and apparatus for in-situ protection liners for high aspect ratio reactive ion etching
KR20230092176A (ko) 2021-12-17 2023-06-26 삼성전자주식회사 플라즈마 공정 챔버의 화학종을 진단하는 진단 장치, 그것을 포함하는 화학종 진단 시스템 및 그것의 동작 방법
WO2023192402A1 (en) * 2022-03-31 2023-10-05 Lam Research Corporation Radiative heat windows and wafer support pads in vapor etch reactors
US20230402286A1 (en) * 2022-06-10 2023-12-14 Applied Materials, Inc. Method and apparatus for etching a semiconductor substrate in a plasma etch chamber

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4735762A (en) * 1983-09-29 1988-04-05 The United States Of America As Represented By The United States Department Of Energy Laser or charged-particle-beam fusion reactor with direct electric generation by magnetic flux compression
US5369072A (en) * 1988-05-10 1994-11-29 University Of Washington Granular media for removing contaminants from water and methods for making the same
US5911882A (en) * 1988-05-10 1999-06-15 University Of Washington Removing contaminants from water using iron oxide coated mineral having olivine structure
US5057184A (en) * 1990-04-06 1991-10-15 International Business Machines Corporation Laser etching of materials in liquids
US5145764A (en) * 1990-04-10 1992-09-08 E. I. Du Pont De Nemours And Company Positive working resist compositions process of exposing, stripping developing
JP3038950B2 (ja) * 1991-02-12 2000-05-08 ソニー株式会社 ドライエッチング方法
JP3252518B2 (ja) * 1993-03-19 2002-02-04 ソニー株式会社 ドライエッチング方法
DE69612656T2 (de) * 1995-01-20 2001-10-18 Clariant Finance Bvi Ltd Verfahren zur entwicklung eines positiv arbeitenden fotoresists und entwicklungszusammensetzungen dafür
DE19544902A1 (de) * 1995-12-01 1997-06-05 Philips Patentverwaltung Schaltungsanordnung zum automatischen Erkennen der Zeilennorm eines Videosynchronsignals
US5965034A (en) 1995-12-04 1999-10-12 Mc Electronics Co., Ltd. High frequency plasma process wherein the plasma is executed by an inductive structure in which the phase and anti-phase portion of the capacitive currents between the inductive structure and the plasma are balanced
US6017221A (en) * 1995-12-04 2000-01-25 Flamm; Daniel L. Process depending on plasma discharges sustained by inductive coupling
US5824604A (en) * 1996-01-23 1998-10-20 Mattson Technology, Inc. Hydrocarbon-enhanced dry stripping of photoresist
US5968374A (en) * 1997-03-20 1999-10-19 Lam Research Corporation Methods and apparatus for controlled partial ashing in a variable-gap plasma processing chamber
US5786276A (en) * 1997-03-31 1998-07-28 Applied Materials, Inc. Selective plasma etching of silicon nitride in presence of silicon or silicon oxides using mixture of CH3F or CH2F2 and CF4 and O2
US6024887A (en) * 1997-06-03 2000-02-15 Taiwan Semiconductor Manufacturing Company Plasma method for stripping ion implanted photoresist layers
US6406594B1 (en) * 1997-07-18 2002-06-18 Boise Cascade Corporation Method for manufacturing paper products comprising polymerized mineral networks
AU8570998A (en) 1997-07-18 1999-02-10 Boise Cascade Corporation Paper products comprising filler materials
US6051504A (en) * 1997-08-15 2000-04-18 International Business Machines Corporation Anisotropic and selective nitride etch process for high aspect ratio features in high density plasma
US6536449B1 (en) * 1997-11-17 2003-03-25 Mattson Technology Inc. Downstream surface cleaning process
US6174451B1 (en) * 1998-03-27 2001-01-16 Applied Materials, Inc. Oxide etch process using hexafluorobutadiene and related unsaturated hydrofluorocarbons
US6203657B1 (en) * 1998-03-31 2001-03-20 Lam Research Corporation Inductively coupled plasma downstream strip module
US6380096B2 (en) * 1998-07-09 2002-04-30 Applied Materials, Inc. In-situ integrated oxide etch process particularly useful for copper dual damascene
US6494991B1 (en) * 1998-07-17 2002-12-17 Boise Cascade Corporation Paper products comprising filler materials preflocculated using starch granules and/or polymerized mineral networks
US6218640B1 (en) * 1999-07-19 2001-04-17 Timedomain Cvd, Inc. Atmospheric pressure inductive plasma apparatus
US6207583B1 (en) * 1998-09-04 2001-03-27 Alliedsignal Inc. Photoresist ashing process for organic and inorganic polymer dielectric materials
US6230651B1 (en) * 1998-12-30 2001-05-15 Lam Research Corporation Gas injection system for plasma processing
US6900138B1 (en) * 1999-03-01 2005-05-31 Micron Technology, Inc. Oxygen plasma treatment for nitride surface to reduce photo footing
WO2000074117A1 (en) 1999-05-27 2000-12-07 Matrix Integrated Systems, Inc. Rapid heating and cooling of workpiece chucks
US6767698B2 (en) * 1999-09-29 2004-07-27 Tokyo Electron Limited High speed stripping for damaged photoresist
WO2001070517A1 (en) 2000-03-20 2001-09-27 Tokyo Electron Limited High speed stripping for damaged photoresist
US20050022839A1 (en) * 1999-10-20 2005-02-03 Savas Stephen E. Systems and methods for photoresist strip and residue treatment in integrated circuit manufacturing
WO2001029879A2 (en) 1999-10-20 2001-04-26 Mattson Technology, Inc. Systems and methods for photoresist strip and residue treatment in integrated circuit manufacturing
US6805139B1 (en) * 1999-10-20 2004-10-19 Mattson Technology, Inc. Systems and methods for photoresist strip and residue treatment in integrated circuit manufacturing
US6652709B1 (en) * 1999-11-02 2003-11-25 Canon Kabushiki Kaisha Plasma processing apparatus having circular waveguide, and plasma processing method
US6451703B1 (en) * 2000-03-10 2002-09-17 Applied Materials, Inc. Magnetically enhanced plasma etch process using a heavy fluorocarbon etching gas
AU2001243246A1 (en) 2000-03-20 2001-10-03 Tokyo Electron Limited High speed photoresist stripping chamber
US6391146B1 (en) * 2000-04-11 2002-05-21 Applied Materials, Inc. Erosion resistant gas energizer
KR100458779B1 (ko) * 2000-03-27 2004-12-03 미츠비시 쥬고교 가부시키가이샤 금속막의 제작방법 및 그 제작장치
US6362110B1 (en) * 2000-03-30 2002-03-26 Lam Research Corporation Enhanced resist strip in a dielectric etcher using downstream plasma
US6362109B1 (en) * 2000-06-02 2002-03-26 Applied Materials, Inc. Oxide/nitride etching having high selectivity to photoresist
US6440864B1 (en) * 2000-06-30 2002-08-27 Applied Materials Inc. Substrate cleaning process
US6524936B2 (en) * 2000-12-22 2003-02-25 Axcelis Technologies, Inc. Process for removal of photoresist after post ion implantation
US6841483B2 (en) * 2001-02-12 2005-01-11 Lam Research Corporation Unique process chemistry for etching organic low-k materials
US6761796B2 (en) * 2001-04-06 2004-07-13 Axcelis Technologies, Inc. Method and apparatus for micro-jet enabled, low-energy ion generation transport in plasma processing
US6806038B2 (en) * 2002-07-08 2004-10-19 Lsi Logic Corporation Plasma passivation
US6777173B2 (en) * 2002-08-30 2004-08-17 Lam Research Corporation H2O vapor as a processing gas for crust, resist, and residue removal for post ion implant resist strip
CN1682353A (zh) * 2002-09-18 2005-10-12 马特森技术公司 去除材料的系统和方法
US6693043B1 (en) * 2002-09-20 2004-02-17 Novellus Systems, Inc. Method for removing photoresist from low-k films in a downstream plasma system
US7078161B2 (en) * 2003-02-11 2006-07-18 Axcelis Technologies, Inc. Plasma ashing process for removing photoresist and residues during ferroelectric device fabrication
US20040195208A1 (en) * 2003-02-15 2004-10-07 Pavel Elizabeth G. Method and apparatus for performing hydrogen optical emission endpoint detection for photoresist strip and residue removal
US20040214448A1 (en) * 2003-04-22 2004-10-28 Taiwan Semiconductor Manufacturing Co. Method of ashing a photoresist
US7083903B2 (en) 2003-06-17 2006-08-01 Lam Research Corporation Methods of etching photoresist on substrates
US7799685B2 (en) * 2003-10-13 2010-09-21 Mattson Technology, Inc. System and method for removal of photoresist in transistor fabrication for integrated circuit manufacturing
US20050136681A1 (en) * 2003-12-23 2005-06-23 Tokyo Electron Limited Method and apparatus for removing photoresist from a substrate
US20060051965A1 (en) * 2004-09-07 2006-03-09 Lam Research Corporation Methods of etching photoresist on substrates
US7235492B2 (en) * 2005-01-31 2007-06-26 Applied Materials, Inc. Low temperature etchant for treatment of silicon-containing surfaces

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220082241A (ko) * 2020-12-10 2022-06-17 세메스 주식회사 플라즈마를 이용한 기판 처리 장치 및 방법

Also Published As

Publication number Publication date
CN101490810A (zh) 2009-07-22
KR101342779B1 (ko) 2013-12-19
TW200809959A (en) 2008-02-16
US7605063B2 (en) 2009-10-20
WO2007133413A2 (en) 2007-11-22
US20070264841A1 (en) 2007-11-15
WO2007133413A3 (en) 2008-10-30
TWI423323B (zh) 2014-01-11
CN101490810B (zh) 2011-04-13

Similar Documents

Publication Publication Date Title
KR101342779B1 (ko) 포토레지스트 박리 챔버 및 기판 상의 포토레지스트를 식각하는 방법
US5628871A (en) Method of removing resist mask and a method of manufacturing semiconductor device
US20060201911A1 (en) Methods of etching photoresist on substrates
WO2006028858A2 (en) Methods of removing photoresist on substrates
US20080081483A1 (en) Pulsed plasma etching method and apparatus
KR20090094368A (ko) 건식 포토레지스트 스트립핑 프로세스 및 장치
TWI226086B (en) Two stage etching of silicon nitride to form a nitride spacer
EP0746017A2 (en) Method of forming connection hole
EP1512165A2 (en) Plasma apparatus and method for processing a substrate
EP0954877B1 (en) Method for reducing plasma-induced charging damage
KR101346897B1 (ko) 에칭 방법 및 플라즈마 처리 시스템
US20050009283A1 (en) Method for removal of a spacer
US20040214448A1 (en) Method of ashing a photoresist
JP2005537668A (ja) 高誘電率誘電体材料の除去を改良する方法及びシステム
KR19980041995A (ko) 경화층을 갖는 레지스트막을 제거하기 위한 방법 및 장치
US8093157B2 (en) Advanced processing technique and system for preserving tungsten in a device structure
Gottscho et al. Use of plasma processing in making integrated circuits and flat-panel displays
JP2000164732A (ja) 半導体装置およびその製造方法
US20090032192A1 (en) Method for Resist Strip in Presence of Low K Dielectric Material and Apparatus for Performing the Same
JP2003188151A (ja) 半導体集積回路装置の製造方法
JP3360185B2 (ja) 有機材料膜の剥離方法
KR20070036202A (ko) 반도체소자의 제조방법
TW444519B (en) Method for reducing plasma damage
JPH04304632A (ja) レジスト除去方法
KR20040080839A (ko) 반도체 소자의 액티브 영역 손상 방지방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161128

Year of fee payment: 4