KR20090012012A

KR20090012012A - 자기 검출 장치

Info

Publication number: KR20090012012A
Application number: KR1020070121261A
Authority: KR
Inventors: 히로시 사카노우에; 마사히로 요코타니; 유지 카와노; 야스요시 호리
Original assignee: 미쓰비시덴키 가부시키가이샤
Priority date: 2007-07-27
Filing date: 2007-11-27
Publication date: 2009-02-02
Also published as: JP4382838B2; JP2009031147A; US20090027046A1; DE102007061246A1; US7557567B2; KR100979354B1; DE102007061246B4

Abstract

과제

오검출하는 일 없이 자성 이동체의 이동 방향을 검출할 수 있는 자기 검출 장치를 얻는다.

해결 수단

피검출 대상의 정방향으로의 이동에 의거한, 제 1 자전 변환 출력 회로의 출력과 제 2 자전 변환 출력 회로의 출력의 상호의 위상에 의해, 제 1 신호를 출력하고, 하이레벨1과 로우레벨1의 펄스를 발생하고, 피검출 대상의 역방향으로의 이동에 의거한, 제 1 자전 변환 출력 회로의 출력과 제 2 자전 변환 출력 회로의 출력의 상호의 위상에 의해, 제 2 신호를 출력하고, 하이레벨2과 로우레벨2의 펄스를 발생하는 출력신호 처리 회로를 구비하고, 하이레벨1과 로우레벨1의 펄스가 다른쪽의 비교레벨과 교차하지 않도록 함과 함께, 하이레벨2과 로우레벨2의 펄스가 한쪽의 비교레벨과 교차하지 않도록 한다.

Description

자기 검출 장치{MAGNETIC DETECTION DEVICE}

본 발명은, 치아 형상 자성 이동체의 이동 방향을 검지하는 자기 검출 장치에 관한 것이다.

도 18은 자기 검출 소자를 이용한 종래의 자기 검출 장치의 자기 회로 구성도이다. 도 18의 (a)는 사시도, 도 18의 (b)는 정면도이다. 도 19는 종래의 자기 검출 장치의 전기 회로도, 도 20은 도 19의 전기 회로도의 각 부분의 파형과 그것을 설명하는 도면이다. 이들은 특허문헌1에 개시되어 있다. 자기 검출 장치는, 바이어스 자계을 발생하는 직육면체 형상의 자석(1)과, 이 자석(1)의 윗면에 마련되고, 자기 검출 소자(자전(磁電) 변환 소자)인 자기저항효과 소자를 3개 일체적으로 구성한 IC 칩(2)을 갖고 있다. 자석(1) 근방의 화살표는 자석(1)의 착자(着磁) 방향을 나타낸다. IC 칩(2)이 갖는 3개의 제 1, 제 2, 제 3의 자기저항효과 소자(MR소자라고 한다)(21a, 21b, 22)를 치차형상 자성 회전체(치아 형상 자성 이동체)(4)에 대향하고 접근시키고, 그 회전 방향으로 제 1, 제 3, 제 2의 MR소자(21a, 22, 21b)를 차례로 나열하여 배치한다. 5는 치차형상 자성 회전체(4)의 회전축이고, 치차형상 자성 회전체(4)의 화살표(3)는 회전 방향을 나타낸다. 제 1, 제 2 MR소 자(21a, 21b) 및 저항(8, 9)으로 브리지 회로(23)를 구성하고, 제 3 MR소자(22)와 저항(6) 및 저항(12, 13)로 브리지 회로(30)를 구성하고 있다.

자기 장치의 제 1, 제 2, 제 3의 MR소자(21a, 21b, 22)에는, 치차형상 자성 회전체(4)의 회전에 의해, 치차형상 자성 회전체(4)의 오목부와 볼록부가 교대로 접근한다. 그 때문에 자석(1)으로로부터 제 1, 제 2, 제 3의 MR소자(21a, 21b, 22)에 인가되는 자계가 변화한다. 이 자계의 변화는 제 1, 제 2, 제 3의 MR소자(21a, 21b, 22)의 저항 변화로 되고, 각각의 전압의 변화로서, 2계통의 브리지 회로 출력을 얻는 것이 가능해진다.

브리지 회로(23)의 제 1 MR소자(21a)는, 바람직하게는 정전압, 정전류의 전원(Vcc)에 접속되고, 제 2 MR소자(21b)는 접지되고, 제 1 MR소자(21a)와 제 2 MR소자(21b)의 접속점(7)은 제 1 비교 회로(29)의 반전 입력단자에 접속된다. 저항(8, 9)의 일단은 전원(Vcc)에 접속되고, 타단은 접지되고, 저항(8, 9)의 접속점(10)은 기준 전압으로서, 제 1 비교 회로(29)의 비반전 입력단자에 접속된다. 브리지 회로(30)의 제 3 MR소자(22)는 바람직하게는 정전압, 정전류의 전원(Vcc)에 접속되고, 저항(6)은 접지되고, 제 3 MR소자(22)와 저항(6)의 접속점(11)은 제 2 비교 회로(36)의 반전 입력단자에 접속된다. 저항(12, 13)의 일단은 전원(Vcc)에 접속되고, 타단은 접지되고, 저항(12, 13)의 접속점(14)은 기준 전압으로서, 제 2 비교 회로(36)의 비반전 입력단자에 접속된다.

또한, 제 1 MR소자(21a)와 제 2 MR소자(21b)로 제 1 자전 변환 소자체를 구성하고, 제 3 MR소자(22)와 저항(6)으로 제 2 자전 변환 소자체를 구성한다. 일반 적으로, 자기 검출 소자에는 자기저항효과 소자(MR소자)가 사용된다. MR소자는, 자화(磁化) 방향과 전류 방향이 이루는 각도에 의해, 저항치가 변화하는 소자이다. 이 MR소자는, 전류 방향과 자화 방향이 직각으로 교차할 때에, 저항치가 최소가 되고, 0도 즉 전류 방향과 자화 방향이 동일 또는 완전히 역방향이 될 때, 저항치가 최대가 된다.

전술한 2계통의 브리지 회로 출력을 각각 제 1, 제 2 비교 회로(제 1, 제 2 자전 변환 출력 회로)(29, 36)에서 구형파(矩形波)로 변환하고, 한쪽(제 1 비교 회로(29))의 출력신호(e)를, 오픈 컬렉터식 출력 트랜지스터(371)의 베이스와 D플립플롭 회로(D-FF)(38)의 D단자에 접속하고, 다른쪽(제 2 비교 회로(36))의 출력신호(f)를 D-FF(38)의 CL단자에 접속한다. D-FF(38)의 출력 단자를 컬렉터가 저항(391)을 통하여 전원단자(Vcc)에 접속된 출력 트랜지스터(401)의 베이스에 접속하고, 이 출력 트랜지스터(401)의 이미터를 출력 트랜지스터(371)의 이미터에 접속하고, 저항(411)을 통하여 접지하고 있다. 또한, D-FF(38)는 주지의 것으로, CL 입력이 L(로우레벨)일 때, D단자의 레벨에 관계없이, 출력은 전의 상태를 유지하고, CL 입력이 H(하이레벨)의 상승 에지 트리거로 D단자가 H이면 출력을 H로 하고 D단자가 L이면 출력을 L로 하는 것이다.

출력 트랜지스터(371)의 출력신호(h)는 컴퓨터 유닛(42)에 전달된 후, 컴퓨터 유닛(42) 내에서 저항(15)을 통하여 전원단자(Vcc)에 접속되고, 또한 2개의 제 3, 제 4 비교 회로(44, 45)의 반전 입력단자에 접속된다. 저항(16, 17)의 일단은 전원(Vcc)에 접속되고, 타단은 접지되고, 저항(16, 17)의 접속점(18)은 비교레벨 1(기준 전압)로서, 제 3 비교 회로(44)의 비반전 입력 단자에 접속된다. 마찬가지로, 저항(19, 20)의 일단은 전원(Vcc)에 접속되고, 타단은 접지되고, 저항(19, 20)의 접속점(24)은 비교레벨2(기준 전압)로서, 제 4 비교 회로(45)의 비반전 입력단자에 접속된다. 이들의 제 3, 제 4 비교 회로(44, 45)의 비교레벨1, 비교레벨2는 다른 값으로, 비교레벨1>비교레벨2로 설정되어 있기 때문에, 제 3, 제 4 비교 회로(44, 45)의 출력신호는 다른 것으로 된다.

다음에 동작에 관해 설명한다. 도 20은 도 19의 전기 회로도의 각 부분(c-j)의 파형(c-j)를 도시하고, 그 (a)는 치차형상 자성 회전체(4)가 정회전한 때, 그 (b)는 역회전한 때의 것이다. 정회전시(a)는 MR소자(21a)→MR소자(22)→MR소자(21b)의 순으로 치차형상 자성 회전체(4)가 근접하고, 그 저항이 저하되기 때문에), MR소자(21a)측 브리지 회로(23)의 신호(c)에 의한 제 1 비교 회로(29)의 출력(구형파 신호)(e)의 쪽이, MR소자(22)측 브리지 회로(30)의 신호(d)에 의한 제 2 비교 회로(36)의 출력(구형파 신호)(f)보다), 위상(발생 시기)가 빨라진다.

그 때문에, 상승 에지 트리거 타입의 D-FF(38)를 이용한 경우, D-FF(38)의 출력(g)은 항상 (하이레벨)H(제 1 신호)로 된다. D-FF(38)의 출력에 접속된 출력 트랜지스터(401)는 온 상태로 되고, 출력 트랜지스터(371)의 이미터와 그라운드 사이에 접속된 저항(411)에 전류를 공급한다. 출력 트랜지스터(371)가 오프일 때는 정회전시, 역회전시에 관계없이, 출력(h) 레벨은 컴퓨터 유닛(42) 내의 전원단자(Vcc)의 전압으로 결정되는 하이레벨로 되지만, 온 상태에서는 출력 트랜지스터(371)가 공급하는 전류와 D-FF(38)의 출력에 접속된 출력 트랜지스터(401)로부터 공급되는 전류의 합과 출력 트랜지스터(371)의 이미터와 그라운드 사이에 접속된 저항(411)의 곱으로 결정되는 로우레벨1로 된다.

이에 대해, 역회전시(b)는 MR소자(21b)→MR소자(22)→MR소자(21a)의 순으로 치차형상 자성 회전체(4)가 근접하고, 그 저항이 저하되기 때문에, MR소자(22)측 브리지 회로(30)의 신호(d)에 의한 제 2 비교 회로(36)의 출력(f)의 쪽이, MR소자(21a)측 브리지 회로(23)의 신호(c)에 의한 제 1 비교 회로(29)의 출력(e)보다, 위상(발생 시기)이 빨라진다. 이 때문에, D-FF(38)의 출력(g)은 항상 로우레벨(L)(제 2 신호)로 되고, D-FF(38)의 출력에 접속된 출력 트랜지스터(401)은 오프 상태로 되고, 출력 트랜지스터(401)를 통하여 출력 트랜지스터(371)의 이미터와 그라운드 사이에 접속된 저항(411)에 전류를 공급할 수가 없다. 따라서, 출력(h) 레벨은, 출력 트랜지스터(371)가 온 상태시는 출력 트랜지스터(371)가 공급하는 전류와 출력 트랜지스터(371)의 이미터와 그라운드 사이에 접속된 저항(411)의 곱으로 결정되는 로우레벨2로 된다. 이 때의 출력(h) 레벨은 3치(値)를 취하고, 이 대소 관계는 하이레벨>로우레벨1>로우레벨2로 된다. 또한, MR소자(21b)는 자기저항효과 소자이지만, 단순한 저항이라도 실현할 수 있다.

이상에 의해, D-FF(38)의 출력(g)은, 정회전시는 하이레벨(H)(제 1 신호)로 되고, 역회전시는 로우레벨(L)(제 2 신호)로 된다. 따라서 D-FF(38)의 출력(g)의 값에 의해, 회전 방향 검지가 가능해진다. 또한, 출력 트랜지스터(371)의 출력(h) 레벨은, 정회전시는 하이레벨과 로우레벨1의 2치(値) 신호 펄스, 역회전시는 하이레벨과 로우레벨2의 2치 신호 펄스로 되기 때문에, 로우레벨(1, 2)의 값에 의해, 회전 방향 검지가 가능해진다. 또한, 2치 신호 펄스에 의해, 치차형상 자성 회전체(4)의 회전 위치나 회전 스피드가 검지 가능해진다.

또한, 출력 트랜지스터(371)의 출력(h)을 컴퓨터 유닛(42)에 가하고, 컴퓨터 유닛(42)의 제 3 비교 회로(44)의 비교레벨1을 하이레벨과 로우레벨1 사이로 설정하고, 제 4 비교 회로(45)의 비교레벨2을 로우레벨1과 로우레벨2 사이로 설정함에 의해, 회전 방향 검지가 가능해진다. 즉, 제 4 비교 회로(45)의 출력(j)에 신호가 나타나지 않는 경우가 정회전시이고, 나타나는 경우가 역회전시이다. 또한, 제 3 비교 회로(44)의 출력(i)에는, 정회전시와 역회전시에 함께 신호가 나타난다.

또한, 도 20의 파형도로 부터 알 수 있는 바와 같이, 치차형상 자성 회전체(4)의 치아의 위치에 대응한 MR소자(21a)측 브리지 회로(23)의 신호(c)(펄스)는, 회전 방향에 관계없이 출력 트랜지스터(371)의 출력(h)의 펄스와 동기하고 있기 때문에, 출력(h)의 펄스로부터 치차형상 자성 회전체(4)의 대향 상태(돌기부가 대향하고 있는지, 비(非)돌기부가 대향하고 있는지)를 인식한 것이 가능해지고, 이와 같은 기능이 요구되는 제어 시스템에서는 유익하다. 또한, 특허문헌1에 나타낸 종래의 자기 검출 장치는, 상기한 바와 같아 하나의 구형파 신호의 상승 에지를 이용하여 치아 형상 자성 이동체의 이동 방향을 인식하고 있기 때문에, 치아 형상 자성 이동체의 이동 방향의 검출 타이밍이 지연되는 것이다.

특허문헌1 : 일본 특개2002-90181호 공보

본 발명은, 오검출(誤檢出)하는 일 없이 정확하게 치아 형상 자성 이동체의 이동 방향을 검출할 수 있는 자기 검출 장치를 얻는 것을 목적으로 한다.

본 발명에 관한 자기 검출 장치는, 바이어스 자계중에, 피검출 대상인 치아 형상 자성 이동체에 대향하고 그 이동 방향으로 나열 배치되고, 상기 피검출 대상의 이동에 응하는 바이어스 자계의 상태 변화에 의해 전기량 변화가 생기는 제 1, 제 2 자전 변환 소자체, 상기 제 1 자전 변환 소자체의 전기량 변화를 출력하는 제 1 자전 변환 출력 회로, 상기 제 2 자기 변환 소자체의 전기량 변화를 출력하는 제 2 자전 변환 출력 회로, 상기 피검출 대상의 정방향으로의 이동에 의거한, 상기 제 1 자전 변환 출력 회로의 출력과 상기 제 2 자전 변환 출력 회로의 출력의 상호의 위상에 의해, 제 1 신호를 출력하고, 이 제 1 신호 출력과 상기 자전 변환 출력 회로의 출력에 의해 하이레벨1과 로우레벨1의 펄스를 발생하고, 상기 피검출 대상의 역방향으로의 이동에 의거한, 상기 제 1 자전 변환 출력 회로의 출력과 상기 제 2 자전 변환 출력 회로의 출력의 상호의 위상에 의해, 제 2 신호를 출력하고,이 제 2 신호 출력과 상기 자전 변환 출력 회로의 출력에 의해, 상기 하이레벨1과 상기 로우레벨1의 적어도 어느 하나를 다르게 하는 하이레벨2과 로우레벨2의 펄스를 발생하는 출력신호 처리 회로, 상기 출력신호 처리 회로의 출력하는 펄스를 한쪽의 비교레벨과 비교하여 출력하는 한쪽의 비교 회로, 및, 상기 출력신호 처리 회로의 출 력하는 펄스를 상기 한쪽의 비교레벨과 다른 다른쪽의 비교레벨과 비교하여 출력하는 다른쪽의 비교 회로를 구비하는 것에 있어서,

상기 출력신호 처리 회로는, 상기 하이레벨1과 로우레벨1의 펄스가 상기 다른쪽의 비교레벨과 교차하지 않도록 함과 함께, 상기 하이레벨2과 로우레벨2의 펄스가 상기 한쪽의 비교레벨과 교차하지 않도록 구성된 것이다.

본 발명의 자기 검출 장치에 의하면, 오검출하는 일 없이 정확하게 치아 형상 자성 이동체의 이동 방향을 검출할 수 있다. 특히, 치아 형상 자성 이동체의 진동 등에 의한 정회전과 역회전의 반복 동작시에 있어서도 오인식하지 않고 양호한 검출을 할 수 있다.

발명의 기초가 되는 기술

우선, 본 발명의 기초가 되는 자기 검출 장치에 관해 설명한다. 본 발명의 기초가 되는 자기 검출 장치는, 2개의 구형파 신호의 각각의 상승 에지 및 하강 에지를 이용하여 치아 형상 자성 이동체(자성 이동체)의 이동 방향을 검출하도록 하고, 상기 종래의 자기 검출 장치와 비하여 약 4배의 속도로 자성 이동체의 이동 방향을 검출하는 것이다.

도 1은, 본 발명의 기초 기술에서의 자기 검출 장치의 전기 회로도이다. 도 2는 도 1의 제 1 논리 회로의 상세한 전기 회로도이다. 도 3, 도 4는 자성 이동체의 반전위치에 의한 도 1의 전기 회로도의 각 부분의 파형과 그것을 설명하는 도면 이다. 도 5 내지 도 8은 자성 이동체의 반전위치에 의한 도 2의 전기 회로도의 각 부분의 파형도이다. 도 9는 자성 이동체의 반전위치에 의한 도 1의 전기 회로도의 각 부분의 파형과 그것을 설명하는 도면이다. 또한, 종래의 자기 검출 장치의 도면을 포함하여, 각 도면의 동일 부호는 동일 또는 상당 부분을 나타내고, 그 설명을 원용한다.

도 1의 전기 회로도는, 도 19의 그것과 비교하여, 도 19의 D-FF(38)를, 도 1의 제 1 논리 회로(25)로 변경한 이외는 같다. 제 1 논리 회로(25)는 도 2에 그 상세를 도시하는 바와 같이, D플립플롭 회로(D-FF) 수를 4배에 하여, (구형파) 신호(e와 f)의 상승 에지, 하강 에지의 양쪽에서 자성 이동체의 이동 방향을 검지하도록 하고 있다.

도 3과 도 4를 아울러서, 도면은, 자성 이동체가 반전위치에서 정회전으로부터 역회전하는 반전 패턴(a), (b), (c), (d)에 의한 도 1의 전기 회로도의 각 부분의 파형과 그것을 설명하는 도면이다. 도 3의 상부의 도면에서, MR소자와 대향하는 자성 이동체(4)는, 반전위치에서 정회전으로부터 역회전으로 반전한다. 이 때의 각 반전 패턴(a), (b), (c), (d)에서의 도 1의 전기 회로도의 각 부분의 파형을 도 3의 (a), (b), 라고 도 4의 (c), (d)에서 도시한다. 도 3의 (a), (b)와 도 4의 (c), (d)의 신호(g)가 나타내는 바와 같이, 어느 경우에도 역회전 후의 최초의 에지(신호(e)와 신호(f)중에서 최초의 에지)에서, 신호(g)가 로우레벨(L)로 되어, 자성 이동체의 역회전을 검지하도록 하고 있다. 도 3의 상우부(上右部)의 도면은, 제 1 논리 회로(25)에 의한 논리 판정의 결과를 나타내는 것으로, 신호(e, f)의 상승 에 지, 하강 에지시에 있어서의 신호(e, f)의 하이레벨(H), 로우레벨(L)의 값에 의해, 신호(g)의 하이레벨(H)(정회전), 로우레벨(L)(역회전)이 출력되는 것을 나타내고 있다.

도 3의 (a), (b)의 반전 패턴(a), (b)에 의한 경우는, 컴퓨터 유닛(42)의 신호(j)에서도, 역회전 후의 최초의 에지에서, 역회전을 검지하고 있다. 도 4의 (c), (d)의 반전 패턴(c), (d)에 의한 경우는, 신호(j)에서, 신호(h)의 역회전 후의 최초의 로우레벨시에, 역회전을 검지하고 있다.

도 2는 도 1의 제 1 논리 회로(25)의 상세한 전기 회로도로서, 출력이 d1, d2, d3, d4인 4개의 D-FF(38-1, 38-2, 38-3, 38-4)를 갖고 있다. D-FF는 전술한 회로로서, CL 입력이 L(로우레벨)일 때, D단자의 레벨에 관계없이, 출력은 전의 상태를 유지하고, CL 입력이 H(하이레벨)의 상승 에지 트리거로 D단자가 H이면 출력을 H로 하고, D단자가 L이면 출력을 L로 하는 것이다. 그 때문에, D-FF를 상승 에지 D플립플롭 회로라고 부를 수 있다. CL단자에 N0T 회로를 접속하여 둠에 의해, N0T 회로의 입력이 하강 에지 트리거로 CL 입력이 상승하여, D단자가 H이면 출력을 H로 하고, D단자가 L이면 출력을 L로 할 수가 있다. 그 때문에, N0T 회로를 포함하여 D-FF를 하강 에지 D플립플롭 회로라고 부를 수가 있다.

출력(a1 내지 a7)을 갖는 회로는, AND 회로 또는 그 AND 회로에 O표시로 나타내는 N0T 회로를 부가한 것이다. OR4 회로는 OR 회로에 N0T 회로를 부가한 것이다. 도 5는 자성 이동체가 도 3의 반전위치에서 정회전으로부터 역회전하는 반전 패턴(a)에 의한 도 2의 전기 회로도의 각 부분의 파형도이다. 또한, 횡선의 us는 단위시간을 나타낸다. 도 6은 자성 이동체가 도 3의 반전위치에서 정회전으로부터 역회전하는 반전 패턴(b)에 의한 도 2의 전기 회로도의 각 부분의 파형도이다. 도 7은 자성 이동체가 도 3의 반전위치에서 정회전으로부터 역회전하는 반전 패턴(c)에 의한 도 2의 전기 회로도의 각 부분의 파형도이다. 도 8은 자성 이동체가 도 3의 반전위치에서 정회전으로부터 역회전하는 반전 패턴(d)에 의한 도 2의 전기 회로도의 각 부분의 파형도이다.

도 2에서는, 신호(e)와 신호(f)가 입력되고, 신호(e)와 신호(f)의 각 상승 에지와 각 하강 에지에서, 정회전이라면 신호(g)에 하이레벨(H) 신호가 출력되고, 역회전에서는 신호(g)에 로우레벨(L) 신호가 출력된다. 즉, 도 5 내지 도 8에서는 자성 이동체가 도 3의 반전위치에서 정회전으로부터 역회전하는 반전 패턴(a), (b), (c), (d)에 의한 도 2의 전기 회로도의 각 부분의 파형을 도시한다. 도 5 내지 도 8에서, 신호(e)와 신호(f)의 상호의 위상에 의해, D-FF(38-1)의 출력(d1)은 신호(e)의 상승 에지에서의 신호(f)의 상태(H 또는 L)를 유지한다. D-FF(38-2)의 출력(d2)은 신호(e)의 하강 에지에서의 신호(f)의 상태를 유지한다. 마찬가지로, D-FF(38-3)의 출력(d3)은 신호(f)의 상승 에지에서의 신호(e)의 상태를 유지한다. D-FF(38-4)의 출력(d4)은 신호(f)의 하강 에지에서의 신호(e)의 상태를 유지한다. 예를 들면, 출력(a1)을 갖는 회로는, 출력(d1)과 출력(d2)과 신호(e)의 반전 신호로부터 a1가 출력된다. a2, a3, a4, a5, a6, a7를 갖는 회로도, 마찬가지로 하여, a2, a3, a4, a5, a6, a7가 출력된다. 출력 a7, a2, a3, a6으로부터 OR4와 N0T 회로의 출력(g)이 얻어진다.

이와 같이 하여, 도 2에서는, 신호(e)와 신호(f)가 입력되고, 신호(e)와 신호(f)의 각 상승 에지와 각 하강 에지에서, 정회전이라면 신호(g)에 하이레벨(H) 신호가 출력되고, 역회전에서는 신호(g)에 로우레벨(L) 신호가 출력된다.

다음에 자성 이동체가 임의의 위치에서 정회전과 역회전을 반복하는 경우에 관해 설명한다. 도 9는 자성 이동체가 반전위치에서 정회전과 역회전을 반복하는 반복 패턴(a), (b)에 의한 도 1의 전기 회로도의 각 부분의 파형과 그것을 설명하는 도면이다. 도 9의 상부의 도면에서, MR소자와 대향하는 자성 이동체(4)는, 반전위치에서 정회전과 역회전을 반복한다. 이 때의 각 반복 패턴 (a), (b)에서의 도 1의 전기 회로도의 각 부분의 파형을 도 9의 (a), (b)에서 도시한다. 도 9의 상우부의 도면은, 제 1 논리 회로(25)에 의한 논리 판정의 결과를 나타내는 것으로, 신호(e)의 상승 에지, 하강 에지시에 있어서의 신호(f)의 H, L의 값에 의해, 신호(g)의 H(정회전), L(역회전)이 출력되는 것을 나타내고 있다.

도 9와 같이, 신호(g)에서는 정회전과 역회전을 반복하여 검출하고 있지만, 최종적으로 역회전과 정회전을 판정하는 컴퓨터 유닛(42)의 출력 파형(i와 j)에서는, 도 9의 (a)의 경우는, 정회전이라고 오판정하고, 도 9의 (b)의 경우는, 역회전이라고 오판정한다. 그것은, 출력 트랜지스터(371)가 오프일 때(신호(e)가 L일 때)는 정회전시, 역회전시에 관계없이, 출력(h)은 컴퓨터 유닛(42) 내의 전원단자(Vcc)의 전압으로 결정되는 하이레벨로 되지만, 출력 트랜지스터(371)가 온일 때(신호(e)가 H일 때), 도 9의 (a)의 경우는, 신호(g)가 H이고, 출력(h)은 로우레벨1로 된다. 그러나, 도 9의 (b)의 경우는, 신호(g)가 L이고, 출력(h)은 로우레벨2 로 된다.

이 때문에, 도 9의 (a)의 경우는, 그 정회전과 역회전의 반복시의 파형(i, j)이 도 20의 (a)의 정회전시의 파형(i, j)과 같게 되고, 정회전이라고 오판정된다. 또한, 도 9의 (b)의 경우는, 그 정회전과 역회전의 반복시의 파형(i, j)이 도 20의 (b)의 역회전시의 파형(i, j) 과 같이 되고, 역회전이라고 오판정된다. 그래서, 본 발명에서는 자성 이동체의 검출 에지 근방에서의 진동등에 의한 정회전과 역회전의 반복 동작시에도 오인식하지 않고 양호한 검출을 할 수 있도록 한 것이다.

실시의 형태 1

도 10은 실시의 형태 1에 의한 자기 검출 장치의 전기 회로도이다. 도 11, 도 12는 자성 이동체의 회전에 의한 도 10의 전기 회로도의 각 부분의 파형과 그것을 설명하는 도면이다. 도 10에서, 자성 이동체(피검출 대상)의 이동에 의해 자기 검출 소자(21a, 21b, 22)의 저항이 변화하고, 브리지 회로(23, 30)에 의해 2계통의 전압 변화(c, d)가 얻어진다. c, d은 제 1 비교 회로(제 1 자전 변환 출력 회로)(29), 제 2 비교 회로(제 2 자전 변환 출력 회로)(36)에서 구형파로 변환되고, 구형파 신호(e, f)가 얻어진다. 구형파 신호(e)와 구형파 신호(f)는 제 1 논리 회로(25)(도 2)에 입력되고, 자성 이동체의 정방향으로의 이동에 의거한, 구형파 신호(e)와 구형파 신호(f)의 상호의 위상에 의해, 신호(g)를 얻는다. 실시의 형태 1에서는, 자성 이동체의 정방향으로의 이동에 의거하여, 제 1의 신호인 (정회전 검지) 하이레벨(H) 신호(g)를 얻는다. 자성 이동체의 역방향으로의 이동에 의거한, 구형파 신호(e)와 구형파 신호(f)의 상호의 위상에 의해, 신호(g)를 얻는다. 실시의 형태 1에서는, 자성 이동체의 역방향으로의 이동에 의거하여, 제 2의 신호인 (역회전 검지) 로우레벨(L) 신호(g)를 얻는다.

또한 한쪽의 구형파 신호(e)와 신호(g)는 제 2 논리 회로(46)에 입력된다. 제 2 논리 회로(46)의 3출력은 각각 출력 트랜지스터(37, 43, 40)의 베이스 단자에 입력된다. 출력 트랜지스터(37, 43, 40)의 이미터 단자는 각각 접지된다. 출력 트랜지스터(37, 43)의 컬렉터 단자는, 각각 저항(39, 41)을 통하여, 센서 출력신호(h)를 발생하는 단자가 된다. 마찬가지로 출력 트랜지스터(40)의 컬렉터 단자도 센서 출력신호(h)를 발생하는 단자가 된다. 저항(41)은 저항(39)보다 작은 저항치이다. 센서 출력신호(h)를 발생하는 단자는 컴퓨터 유닛(42)에 전달된 후, 저항(15)을 통하여 전원(Vcc)에 접속된다. 센서 출력신호(h)는, 제 3 비교 회로(44)에 입력되고, 비교레벨1과 비교되어 신호(i)를 얻는다, 또한 센서 출력신호(h)는 제 4 비교 회로(45)에 입력되고, 비교레벨2과 비교되어 신호(j)를 얻는다.

제 1 논리 회로(25)와 제 2 논리 회로(46)와 출력 트랜지스터(37, 43, 40)로 출력신호 처리 회로(51)를 구성한다. 자성 이동체의 정방향으로의 이동에 의거하여 얻어지는 제 1의 신호인 하이레벨(H) 신호(g)와, 제 1 비교 회로(제 1 자전 변환 출력 회로)(29)의 출력에 의해 하이레벨1과 로우레벨1의 펄스를 얻는다. 즉, 하이레벨(H) 신호(g)와 제 1 비교 회로(29)의 H에 의해 AND 회로(463)로부터 H가 발생하여, 출력 트랜지스터(40)가 온 하여 센서 출력신호(h)로서 로우레벨1 신호가 발생한다(도 11의 (a) 참조). 하이레벨(H) 신호(g)와 제 1 비교 회로(29)의 L에 의해 회로(462)로부터 H가 발생하여 출력 트랜지스터(43)가 온 하여 센서 출력신호(h) 로서 하이레벨1 신호가 발생한다(도 11의 (a) 참조).

자성 이동체의 역방향으로의 이동에 의거하여 얻어지는 제 2의 신호인 로우레벨(L) 신호(g)와, 제 1 비교 회로(제 1 자전 변환 출력 회로)(29)의 출력에 의해 하이레벨2과 로우레벨2의 펄스를 얻는다. 즉, 로우레벨(L) 신호(g)와 제 1 비교 회로(29)의 H에 의해 회로(461)로부터 H가 발생하여, 출력 트랜지스터(37)가 온 하여 센서 출력신호(h)로서 로우레벨2 신호가 발생한다(도 11의 (b) 참조). 로우레벨(L) 신호(g)와 제 1 비교 회로(29)의 L에 의해 회로(461, 462, 463)가 전부 오프 하여 센서 출력신호(h)로서 하이레벨2 신호가 발생한다(도 11의 (b) 참조).

출력신호 처리 회로(51)의 출력하는 펄스(하이레벨1과 로우레벨1의 펄스 및 하이레벨2과 로우레벨2의 펄스)를 한쪽의 비교 회로(제 4 비교 회로(45))에서 한쪽의 비교레벨(비교레벨2)과 비교하고 그 대소를 신호(j)로서 출력한다. 마찬가지로 출력신호 처리 회로(51)의 출력하는 펄스(하이레벨1과 로우레벨1의 펄스 및 하이레벨2과 로우레벨2의 펄스)를 다른쪽의 비교 회로(제 3 비교 회로(44))에서 다른쪽의 비교레벨(비교레벨1)와 비교하고 그 대소를 신호(i)로서 출력한다. 또한, 출력신호 처리 회로(51)에 대해, 구형파 신호(e)와 구형파 신호(f)를 서로 교체하여 입력하는 것도 가능하다.

출력신호 처리 회로(51)에서는, 도 11의 (a), (b)의 파형(h)을 참조하여, 하이레벨1과 로우레벨1의 펄스가 다른쪽의 비교레벨(비교레벨1)과 교차하지 않도록 함과 함께, 하이레벨2과 로우레벨2의 펄스가 한쪽의 비교레벨(비교레벨2)과 교차하 지 않도록, 하이레벨1과 로우레벨1의 펄스에 대해, 하이레벨2과 로우레벨2의 펄스의 전위를 다르게 하여 구성하고 있다. 도 11의 (a)의 파형(h)으로 설명하면, 하이레벨1의 전위는 비교레벨1과 교차하지 않는다면, 로우레벨2의 전위를 초과하여 비교레벨1에 보다 접근시킬 수도 있다. 마찬가지로 도 11의 (b)의 파형(h)으로 설명하면, 로우레벨2의 전위는 비교레벨2과 교차하지 않는다면, 하이레벨1의 전위보다 낮게 하고 비교레벨2에 접근시킬 수도 있다.

다음에 동작에 관해 설명한다. 도 11, 도 12은 도 10의 전기 회로도의 각 부분(e, f, g, h, i, j)의 파형을 도시하고, 도 11의 (a)는 정회전, 도 11의 (b)는 역회전, 도 12는 정회전으로부터 역회전으로 반전하는 경우를 도시하고 있다. 도면과 같이, 신호(e와 f)의 조합에 의해, 도 11의 (a)의 정회전의 경우에는, 신호(i)가 하이레벨로 되고, 신호(j)는 자성 이동체의 요철에 대응한 신호(요철인 정회전 신호)를 출력한다. 도 11의 (b)의 역회전의 경우에는, 신호(j)는 로우레벨로 되고, 신호(i)는 자성 이동체의 요철에 대응한 신호(요철인 역회전 신호)를 출력한다. 이와 같이 신호(i, j)에 의해, 컴퓨터 유닛은 자성 이동체의 요철에 대응한 신호와 회전 방향을 검출할 수 있다. 도 12는 정회전으로부터 역회전으로 반전하는 경우의 파형을 나타내고, 센서 출력신호(h)는 도면과 같은 동작으로 된다. 도 12의 하부의 도면은, 제 1 논리 회로(25)에 의한 논리 판정의 결과를 나타내는 것으로, 신호(e, f)의 상승 에지, 하강 에지시에 있어서의 신호(e, f)의 H, L의 값에 의해, 신호(g)의 H(정회전), L(역회전)이 출력되는 것을 나타내고 있다.

도 13은 자성 이동체가 반전위치에서 정회전과 역회전을 반복하는 반복 패 턴(a), (b)에 의한 도 10의 전기 회로도의 각 부분의 파형과 그것을 설명하는 도면이다. 도 13의 상부(上部)의 도면에서, MR소자와 대향하는 자성 이동체(4)는, 반전위치에서 정회전과 역회전을 반복한다. 이 때의 각 반복 패턴(a), (b)에서의 도 10의 전기 회로도의 각 부분의 파형을 도 13의 (a), (b)로 도시한다. 도 13의 상우부의 도면은, 제 1 논리 회로(25)에 의한 논리 판정의 결과를 나타내는 것으로, 신호(e)의 상승 에지, 하강 에지시에 있어서의 신호(f)의 H, L의 값에 의해, 신호(g)의 H(정회전), L(역회전)이 출력되는 것을 나타내고 있다.

도 13의 (a), (b)에서 정회전의 시간에서는, 각 부분의 파형은 도 11의 (a)의 정회전의 경우와 같게 된다. 도 13의 (a)의 정회전과 역회전을 반복하는 시간에서는, 자성 이동체(4)의 치아부에서 정회전과 역회전을 반복하고 있고, 구형파 신호(e)는, 그 반전위치가 로우레벨(L)과 하이레벨(H)의 전환 위치이기 때문에, L과 H를 반복한다. 한편 구형파 신호(f)는, 그 반전위치가 그 전후에서 로우레벨(L)이기 때문에, L을 지속한다. 그 때문에, 신호(g)는, 도 13의 우상도(右上圖)에 따라, 구형파 신호(e)의 하강 에지와 상승 에지와 구형파 신호(f)의 로우레벨에 의해, 로우레벨(L)(역회전)과 하이레벨(H)(정회전)로 된다(파형(g) 참조). 그 때문에, 센서 출력신호(h)는, 파형(h)으로 도시하는 바와 같이, 하이레벨2(역회전)과 로우레벨1(정회전)로 되고, 신호(i)에 요철인 역회전 신호를 발생하고, 신호(j)에 요철인 정회전 신호를 발생하다. 따라서 자성 이동체(4)는, 정회전도 역회전도 아닌 상태이고, 역회전과 정회전을 반복하고 있다고 판정할 수 있다.

도 13의 (b)의 정회전과 역회전을 반복하는 시간에서는, 자성 이동체(4)의 오목부에서 정회전과 역회전을 반복하고 있고, 구형파 신호(e)는, 그 반전위치가 하이레벨(H)과 로우레벨(L)의 전환 위치이기 때문에, H와 L을 반복한다. 한편 구형파 신호(f)는, 그 반전위치가 그 전후에서 하이레벨(H)이기 때문에, H를 지속한다. 그 때문에, 신호(g)는, 도 13의 우상도에 따라, 구형파 신호(e)의 상승 에지와 하강 에지와 구형파 신호(f)의 하이레벨에 의해, 로우레벨(L)(역회전)과 하이레벨(H)(정회전)로 된다(파형(g) 참조). 그 때문에, 센서 출력신호(h)는, 파형(h)으로 도시하는 바와 같이, 로우레벨2(역회전)와 하이레벨1(정회전)로 되고, 신호(i)는 하이레벨(H) 신호로 고정되고, 신호(j)는 로우레벨(L) 신호로 고정된다. 따라서, 양 펄스 모두 출력되지 않기 때문에, 자성 이동체(4)는 회전하지 않는다고 판정할 수 있다.

이처럼 양쪽의 경우 모두 자성 이동체(4)의 위치 정보를 오인식하는 일 없이 양호한 검출이 가능해지고, 자성 이동체의 검출 에지 근방에서의 진동 등에 의한 정회전과 역회전의 반복 동작시에도 오인식하지 않고 양호한 검출을 할 수 있다. 또한, 자기 검출 소자(자전 변환 소자)으로서는, MR소자 외에, 거대자기저항효과 소자(GMR소자), 터널 자기저항효과 소자나 홀 소자를 이용할 수 있다.

또한, MR소자로서 GMR소자를 이용함에 의해, 브리지 회로 출력을 크게 할 수가 있어서, 치아 형상 자성 이동체와 자기 검출 장치 사이의 거리가 큰 경우에도 검출 가능해지고, 장치의 특성이 향상한다. MR소자의 MR 변화율은 2 내지 6%이지만, GMR소자의 그것은 약 30%이므로, 브리지 회로 출력은 5 내지 15배가 된다. 또한, 디지털 신호 외에 아날로그 신호를 이용하여도 좋다. 이상과 같이 실시의 형태 1에 의하면, 피검출 대상인 자성 이동체의 이동 방향을 검지할 수 있음과 함께, 자성 이동체의 위치 정보를 오인식하는 일 없이 검출할 수 있다. 자성 이동체의 검출 에지 근방에서의 진동 등에 의한 정회전과 역회전의 반복 동작시에 있어서도 오인식하지 않고 양호한 검출을 할 수 있다.

실시의 형태 2

도 14는 실시의 형태 2에 의한 자기 검출 장치의 전기 회로도이다. 도 15는 도 14의 전기 회로도의 각 부분(e, f, g, h, i, j)의 파형을 도시하는 도면이고, 정회전으로부터 역회전으로의 절환의 타이밍에서의 동작을 도시한다. 도 10의 자기 검출 장치와 비교하여 다른 내용을 중심으로 설명한다. 도 14에서는 제 2 논리 회로(46)의 회로(461)와 회로(462)의 2출력이 함께 출력 트랜지스터(37)의 베이스 단자에 접속되고, 회로(463)의 출력이 출력 트랜지스터(40)의 베이스 단자에 접속된다. 출력 트랜지스터(37, 40)의 이미터 단자는 접지된다.

출력 트랜지스터(37)의 컬렉터 단자는, 저항(39)를 통하여, 센서 출력신호(h)를 발생하는 단자가 된다. 마찬가지로 출력 트랜지스터(40)의 컬렉터 단자도 센서 출력신호(h)를 발생하는 단자가 된다. 센서 출력신호(h)를 발생하는 단자는 컴퓨터 유닛(42)에 전달된 후, 저항(15)을 통하여 전원(Vcc)에 접속된다. 그 후는, 도 10과 마찬가지로, 센서 출력신호(h)는, 제 3 비교 회로(44)에 입력되고, 비교레벨1 과 비교되어 신호(i)를 얻는다. 또한 센서 출력신호(h)는 제 4 비교 회로(45)에 입력되고, 비교레벨2과 비교되어 신호(j)를 얻는다.

니와 같이 함에 의해, 자성 이동체의 정방향으로의 이동에 의거하여 얻어지 는 제 1의 신호인 하이레벨(H) 신호(g)와, 제 1 비교 회로(29)의 출력에 의해 하이레벨1과 로우레벨1의 펄스를 얻는다. 즉, 하이레벨(H) 신호(g)와 제 1 비교 회로(29)의 H에 의해 AND 회로(463)로부터 H가 발생하여, 출력 트랜지스터(40)가 온 하여 센서 출력신호(h)로서 로우레벨1 신호가 발생한다(도 15 참조). 하이레벨(H) 신호(g)와 제 1 비교 회로(29)의 L에 의해 회로(462)로부터 H가 발생하여 출력 트랜지스터(37)가 온 하여 센서 출력신호(h)로서 하이레벨1 신호가 발생한다(도 15 참조).

자성 이동체의 역방향으로의 이동에 의거하여 얻어지는 제 2의 신호인 로우레벨(L) 신호(g)와, 제 1 비교 회로(29)의 출력에 의해 하이레벨2과 로우레벨2의 펄스를 얻는다. 즉, 로우레벨(L) 신호(g)와 제 1 비교 회로(29)의 H에 의해 회로(461)로부터 H가 발생하여, 출력 트랜지스터(37)가 온 하여 센서 출력신호(h)로서 로우레벨2 신호가 발생한다(도 15 참조). 로우레벨(L) 신호(g)와 제 1 비교 회로(29)의 L에 의해 회로(461, 462, 463)가 전부 오프하여 센서 출력신호(h)로서 하이레벨2 신호가 발생한다(도 15 참조).

이 때, 자성 이동체의 정방향으로의 이동에 의거한 하이레벨1 신호와, 자성 이동체의 역방향으로의 이동에 의거한 로우레벨2 신호는, 같은 출력 트랜지스터(37)가 온 한 때의 센서 출력신호(h)이고, 양 신호는 전위가 같은 레벨이 된다. 도 14의 그외의 다른 동작은 실시의 형태 1과 같다.

도 16의 (a), (b)는 자성 이동체가 반전위치에서 정회전과 역회전을 반복하는 반복 패턴(a), (b)에 의한 도 14의 전기 회로도의 각 부분의 파형과 그것을 설 명하는 도면이다. 도면과 같이 도 16의 (a)의 정회전과 역회전을 반복한 시간에서는, 자성 이동체(4)의 치아부에서 정회전과 역회전을 반복하고 있고, 센서 출력신호(h)는, 파형(h)로 도시하는 바와 같이, 하이레벨2(역회전)과 로우레벨1(정회전)로 되고, 신호(i)에 요철인 역회전 신호를 발생하고, 신호(j)에 요철인 정회전 신호를 발생하다. 따라서 자성 이동체(4)는, 정회전도 역회전도 아닌 상태이고, 역회전과 정회전을 반복하고 있다고 판정할 수 있다.

도 16의 (b)의 정회전과 역회전을 반복하는 시간에서는,, 자성 이동체(4)의 오목부에서 정회전과 역회전을 반복하고 있고, 센서 출력신호(h)는, 파형(h)으로 도시하는 바와 같이, 로우레벨2(역회전)=하이레벨1(정회전)로 되고, 신호(i)는 하이레벨 신호로 고정되고, 신호(j)는 로우레벨 신호로 고정된다. 따라서, 양 펄스 모두 출력되지 않기 때문에, 자성 이동체(4)는 회전하고 있지 않다고 판정할 수 있다. 이와 같이 양쪽의 경우 모두 자성 이동체의 위치 정보를 오인식하는 일 없이 양호한 검출이 가능해진다. 이와 같이 실시의 형태 2에서는 실시의 형태 1과 같은 동작을 얻을 수 있는 데다가, 도 14의 전기 회로도로 도시하는 바와 같이 출력 트랜지스터와 저항체를 각각 1개씩 삭감하여 비용 저감을 도모할 수 있다.

실시의 형태 3

도 17은 실시의 형태 3에서의 도 14의 전기 회로도의 각 부분(e, f, g, h, i, j)의 파형을 도시하는 도면이고, 정회전으로부터 역회전으로의 절환의 타이밍에서의 동작을 도시한다. 실시의 형태 3은 도 14의 실시의 형태 2의 전기 회로도의 저항체(39)를, 도 17에서 도시하는 신호(h)에서, 정회전시의 센서 출력신호(h)의 하이레벨을 하이레벨1, 로우레벨을 로우레벨1로 하고, 역회전시의 센서 출력신호(h)의 하이레벨을 하이레벨2, 로우레벨을 로우레벨2로 한 경우, 하이레벨1≒로우레벨2≒1/2(하이레벨2-로우레벨1)로 되도록 최적치화한 것이고, 그 밖은 실시의 형태 2와 같다. 실시의 형태 3에서, 실시의 형태 2와 마찬가지의 검출 성능을 얻을 수 있음은 물론이지만, 또한, 도 17의 신호(h)로 부터 알 수 있는 바와 같이, 컴퓨터 유닛측의 비교레벨1과 비교레벨2의 설정 여유도가 업한다. 또한, 센서 출력신호(h)를 받는 측의 컴퓨터 유닛의 비교레벨 설정의 여유도를 늘릴 수 있다.

도 1은 본 발명의 기초 기술에서의 자기 검출 장치의 전기 회로도.

도 2는 도 1의 제 1 논리 회로의 상세한 전기 회로도.

도 3은 자성 이동체의 반전 패턴(a), (b)에 의한 도 1의 전기 회로도의 각 부분의 파형과 그것을 설명하는 도면.

도 4는 자성 이동체의 반전 패턴(c), (d)에 의한 도 1의 전기 회로도의 각 부분의 파형도.

도 5는 자성 이동체의 반전 패턴(a)에 의한 도 2의 전기 회로도의 각 부분의 파형도.

도 6은 자성 이동체의 반전 패턴(b)에 의한 도 2의 전기 회로도의 각 부분의 파형도.

도 7은 자성 이동체의 반전 패턴(c)에 의한 도 2의 전기 회로도의 각 부분의 파형도.

도 8은 자성 이동체의 반전 패턴(d)에 의한 도 2의 전기 회로도의 각 부분의 파형도.

도 9는 자성 이동체의 반복 패턴(a), (b)에 의한 도 1의 전기 회로도의 각 부분의 파형과 그것을 설명하는 도면.

도 10은 실시의 형태 1에 의한 자기 검출 장치의 전기 회로도.

도 11은 자성 이동체의 회전에 의한 도 10의 전기 회로도의 각 부분의 파형과 그것을 설명하는 도면.

도 12는 자성 이동체의 반전에 의한 도 10의 전기 회로도의 각 부분의 파형과 그것을 설명하는 도면.

도 13은 자성 이동체의 반복 패턴(a), (b)에 의한 도 10의 전기 회로도의 각 부분의 파형과 그것을 설명하는 도면.

도 14는 실시의 형태 2에 의한 자기 검출 장치의 전기 회로도.

도 15는 자성 이동체의 반전에 의한 도 14의 전기 회로도의 각 부분의 파형을 도시하는 도면.

도 16은 자성 이동체의 반복 패턴(a), (b)에 의한 도 14의 전기 회로도의 각 부분의 파형과 그것을 설명하는 도면.

도 17은 실시의 형태 3에서의 자성 이동체의 반전에 의한 도 14의 전기 회로도의 각 부분의 파형을 도시하는 도면.

도 18은 종래의 자기 검출 장치의 자기 회로 구성도.

도 19는 종래의 자기 검출 장치의 전기 회로도.

도 20은 도 19의 전기 회로도의 각 부분의 파형과 그것을 설명하는 도면.

(도면의 주요 부분에 대한 부호의 설명)

1 : 자석

2 : I칩

4 : 치아 형상 자성 이동체

5 : 회전축

6, 8, 9, 12, 13, 15, 16, 17, 19, 20, 39, 41 : 저항

7, 10, 11, 14, 18, 24 : 접속점

21a, 21b, 22 : 자기 검출 소자(자전 변환 소자)

23, 30 : 브리지 회로

25 : 제 1 논리 회로

29 : 제 1 비교 회로

36 : 제 2 비교 회로

37, 40, 43 : 출력 트랜지스터

38 : D플립플롭 회로

38-1, 38-2, 38-3, 38-4 : D플립플롭 회로

42 : 컴퓨터 유닛

44 : 제 3 비교 회로

45 : 제 4 비교 회로

46 : 제 2 논리 회로

51 : 출력신호 처리 회로

411, 391 : 저항

371, 401 : 출력 트랜지스터

461, 462 : 회로

463 : AND 회로

Claims

바이어스 자계중에, 피검출 대상인 치아 형상 자성 이동체에 대향하고 그 이동 방향으로 나열 배치되고, 상기 피검출 대상의 이동에 응하는 바이어스 자계의 상태 변화에 의해 전기량 변화가 생기는 제 1, 제 2 자전 변환 소자체,

상기 제 1 자전 변환 소자체의 전기량 변화를 출력하는 제 1 자전 변환 출력 회로, 상기 제 2 자기 변환 소자체의 전기량 변화를 출력하는 제 2 자전 변환 출력 회로,

상기 피검출 대상의 정방향으로의 이동에 의거한, 상기 제 1 자전 변환 출력 회로의 출력과 상기 제 2 자전 변환 출력 회로의 출력의 상호의 위상에 의해, 제 1 신호를 출력하고, 이 제 1 신호 출력과 상기 자전 변환 출력 회로의 출력에 의해 하이레벨1과 로우레벨1의 펄스를 발생하고,

상기 피검출 대상의 역방향으로의 이동에 의거한, 상기 제 1 자전 변환 출력 회로의 출력과 상기 제 2 자전 변환 출력 회로의 출력의 상호의 위상에 의해, 제 2 신호를 출력하고, 이 제 2 신호 출력과 상기 자전 변환 출력 회로의 출력에 의해, 상기 하이레벨1과 상기 로우레벨1의 적어도 어느 하나를 다르게 하는 하이레벨2과 로우레벨2의 펄스를 발생하는 출력신호 처리 회로,

상기 출력신호 처리 회로의 출력하는 펄스를 한쪽의 비교레벨과 비교하여 출력하는 한쪽의 비교 회로,

및, 상기 출력신호 처리 회로의 출력하는 펄스를 상기 한쪽의 비교레벨과 다 른 다른쪽의 비교레벨과 비교하여 출력하는 다른쪽의 비교 회로를 구비하는 것에 있어서,

상기 출력신호 처리 회로는, 상기 하이레벨1과 로우레벨1의 펄스가 상기 다른쪽의 비교레벨과 교차하지 않도록 함과 함께, 상기 하이레벨2과 로우레벨2의 펄스가 상기 한쪽의 비교레벨과 교차하지 않도록 구성된 것을 특징으로 하는 자기 검출 장치.
제 1항에 있어서,

상기 출력신호 처리 회로는, 상기 하이레벨1과 로우레벨1의 펄스가 상기 다른쪽의 비교레벨과 교차하지 않도록 함과 함께, 상기 하이레벨2과 로우레벨2의 펄스가 상기 한쪽의 비교레벨과 교차하지 않도록, 상기 하이레벨1과 로우레벨1의 펄스 또는 상기 하이레벨2과 로우레벨2의 펄스의 전위를 변화시키도록 구성된 것을 특징으로 하는 자기 검출 장치.
제 2항에 있어서,

상기 하이레벨1과 로우레벨1의 펄스 또는 상기 하이레벨2과 로우레벨2의 펄스의 전위를 변화시키기 위해, 논리 회로와 트랜지스터를 이용하는 것을 특징으로 하는 자기 검출 장치.
제 1항에 있어서,

상기 출력신호 처리 회로는, 상기 하이레벨1과 상기 로우레벨2을 같은 전위가 되도록 구성된 것을 특징으로 하는 자기 검출 장치.
제 4항에 있어서,

상기 출력신호 처리 회로는, 각 레벨의 전위가, 상기 하이레벨1≒상기 로우레벨2≒1/2(상기 하이레벨2-상기 로우레벨1)이 되도록 구성된 것을 특징으로 하는 자기 검출 장치.
제 1항 또는 제 2항에 있어서,

상기 출력신호 처리 회로는, 상기 제 1 자전 변환 출력 회로의 출력신호의 상승 에지에 의해 트리거되는 제 1의 상승 에지 D플립플롭 회로와, 상기 제 2 자전 변환 출력 회로의 출력신호의 상승 에지에 의해 트리거되는 제 2의 상승 에지 D플립플롭 회로와, 상기 제 1 자전 변환 출력 회로의 출력신호의 하강 에지에 의해 트리거되는 제 1의 하강 에지 D플립플롭 회로와, 상기 제 2 자전 변환 출력 회로의 출력신호의 하강 에지에 의해 트리거되는 제 2의 하강 에지 D플립플롭 회로를 구비하는 것을 특징으로 하는 자기 검출 장치.