KR100817678B1

KR100817678B1 - 자기 검출 장치

Info

Publication number: KR100817678B1
Application number: KR1020060070104A
Authority: KR
Inventors: 마사히로 요코타니; 나오키 히라오카
Original assignee: 미쓰비시덴키 가부시키가이샤
Priority date: 2006-02-09
Filing date: 2006-07-26
Publication date: 2008-03-27
Also published as: US20070182405A1; KR20070081072A; DE102006041614A1; DE102006041614B4; JP2007212292A; US7265541B1

Abstract

과제

종래의 자기 검출 장치는, 상기한 바와 같이 하나의 구형파 신호의 상승 에지를 이용하여 자성 이동체의 이동 방향을 인식하고 있기 때문에, 자성 이동체의 이동 방향의 검출 타이밍이 지연된다는 과제가 있다.

해결 수단

자성 이동체(4)의 이동에 의한 자계 변화를 검출하는 검출 수단(21a, 21b, 22)과, 이 검출 수단이 검출한 자계 변화를 전기량으로 변환하는 변환 수단을 구성하는 비교 회로(29, 31), 및 D-FF 회로 장치(380)를, 전원이 공급되는 전원 단자(VB)와 접지 단자(GND)와 출력 단자(VOUT)를 구비한 센서 유닛(50)에 마련하고, 상기 자성 이동체의 이동 방향에 대응하여 상기 전원 단자와 상기 접지 단자중 적어도 한쪽에 흐르는 전류량을 변화시키는 전류 제어 수단(40)을 구비하고, 상기 전류량에 의거하여 상기 자성 이동체의 이동 방향을 판정하도록 구성된 것이다.

자기검출장치, MR

Description

자기 검출 장치{MAGNETIC DETECTION APPARATUS}

도 1은 본 발명의 기초가 되는 기술의 자성 이동체와 MR 소자의 배치를 도시한 사시도.

도 2는 본 발명의 기초가 되는 기술의 자성 이동체와 MR 소자의 배치를 도시한 설명도.

도 3은 본 발명의 기초가 되는 기술의 회로도.

도 4는 본 발명의 기초가 되는 기술의 D플립플롭 회로 장치의 회로도.

도 5는 본 발명의 기초가 되는 기술의 동작을 설명하는 설명도.

도 6은 본 발명의 제 1의 실시의 형태에 관한 장치의 회로도.

도 7은 본 발명의 제 1의 실시의 형태에 관한 장치의 동작을 설명하는 설명도.

도 8은 본 발명의 제 2의 실시의 형태에 관한 장치의 회로도.

도 9는 본 발명의 제 2의 실시의 형태에 관한 장치의 동작을 설명하는 설명도.

(도면의 주요 부분에 대한 부호의 설명)

1 : 자석 2 : IC 칩

21a, 21b, 22 : MR 소자 4 : 자성 이동체

41 : 볼록부 42 : 간극

23 : 제 1의 브리지 회로 30 : 제 2의 브리지 회로

29 : 제 1의 비교 회로 31 : 제 2의 비교 회로

44 : 제 3의 비교 회로 45 : 제 4의 비교 회로

22, 24, 25, 26, 27, 28, 38, 39, 401, 402, 403, 404, 46, 47 : 저항

380 : D플립플롭 회로 장치

381 : 제 1의 상승 에지 D플립플롭 회로

382 : 제 1의 하강 에지 D플립플롭 회로

383 : 제 2의 상승 에지 D플립플롭 회로

384 : 제 2의 하강 에지 D플립플롭 회로

343, 344, 345, 347 : N0T 회로 385 : 3입력 NAND 회로

386, 387 : 3입력 BAND 회로 388 : 4입력 NAND 회로

389 : 3입력 BNAND 회로 340, 341 : 4입력 AND 회로

342 : 4입력 0R 회로 37 : 제 1의 트랜지스터

40 : 제 2의 트랜지스터 VOUT : 출력 단자

VB : 전원 단자 GND : 접지 단자

420 : 컴퓨터 유닛 50 : 센서 유닛

기술 분야

본 발명은, 피검출체의 이동에 대응하여 이동하는 자성(磁性) 이동체를 구비하고, 해당 자성 이동체의 이동에 수반하는 자계 변화를 이용하여 피검출체의 이동, 특히 그 이동 방향을 검출할 수 있도록 한 자기 검출 장치에 관한 것이다.

배경 기술

종래, 볼록부를 갖는 자성 이동체를 피검출체의 이동에 대응하여 이동시키고, 상기 자성 이동체의 이동에 의한 자기 변화를 자기 저항 효과 소자(이하, MR 소자라고 칭한다)에 의해 검출하여, 피검출 장치의 이동 방향을 검출하도록 한 자기 검출 장치가 널리 알려져 있다.

이 종래의 자기 검출 장치로서, 예를 들면 3개의 MR 소자를 미소 공극을 두고 자성 이동체에 대향시킴과 함께, 이들의 MR 소자를 자성 이동체의 이동 방향으로 나열하여 배치하고, 각 MR 소자를 2개의 브리지 회로의 소정의 1변에 각각 삽입하고, 상기 이동체의 이동에 의한 상기 MR 소자의 저항 변화를 각 브리지 회로로부터 2계통의 전압 변화로서 빼내고, 이 전압 변화의 상태로부터 상기 자성 이동체의 이동 방향, 따라서 피검출 장치의 이동 방향을 검출하도록 구성한 것이 있다.(예를 들면 특허문헌1 참조)

특허문헌1에 나타낸 종래의 자기 검출 장치에 있어서, 브리지 회로로부터 빼낸 2계통의 전압 변화는, 제 1 및 제 2의 비교 회로에 의해 구형파(矩波) 신호로 변환되고, 그 한쪽의 구형파 신호는, 출력 트랜지스터의 베이스 단자와 D플립플롭 회로의 D단자에 입력되고, 또한쪽의 구형파 신호는 D플립플롭 회로의 CL단자에 입력된다. 상기 D플립플롭 회로의 출력은, 별도의 트랜지스터의 베이스 단자에 입력되고, 이 트랜지스터의 컬렉터 단자는 전원(VCC)으로 풀업되고, 이미터 단자는 상기 출력 트랜지스터의 이미터 단자에 접속되고, 저항을 통하여 접지되어 있다.

상기 출력 트랜지스터의 출력 신호는, 컴퓨터 유닛에 전달된 후, 전원(VCC)으로 풀업된다. 출력 트랜지스터의 출력 신호는, 제 3 및 제 4의 비교 회로에 입력되고, 비교 레벨(1) 및 비교 레벨(2)과 각각 비교되고, 그 비교 결과에 의거한 2개의 출력 신호를 얻고, 그 한쪽의 출력 신호의 상태가 로우 레벨인 경우에 상기 자성 이동체의 이동 방향은 정방향이라고 인식하고, 상기 출력 신호가 구형파인 경우에 상기 자성 이동체의 이동 방향은 역방향이라고 인식하는 것이다.

특허문헌1 : 특개2002-90181호 공보(도 4 내지 6, 명세서 제 6페이지)

특허문헌1에 나타낸 종래의 자기 검출 장치는, 상기한 바와 같이 하나의 구형파 신호의 상승 에지를 이용하여 자성 이동체의 이동 방향을 인식하고 있기 때문에, 자성 이동체의 이동 방향의 검출 타이밍이 지연된다는 과제가 있다.

본 발명은, 상기한 바와 같은 종래 장치의 과제를 해결하기 위해 이루어진 것으로서, 자성 이동체의 이동 방향을 검출하는 검출 타이밍을 앞당기고, 게다가 오검출하는 일 없이 정확하게 자성 이동체의 이동 방향을 검출할 수 있는 자기 검출 장치를 얻는 것을 목적으로 한다.

본 발명에 의한 자기 검출 장치는, 피검출체의 이동에 대응하여 이동하는 자성 이동체와, 해당 자성 이동체에 간극을 두고 대향하고 상기 자성 이동체의 이동에 의거한 상기 간극의 자계 변화를 검출하는 검출 수단과, 해당 검출 수단에 의해 검출된 상기 자계 변화를 전기량의 변화로 변환하여 출력하는 변환 수단과, 해당 변환 수단의 출력에 의거하여 상기 피검출체의 이동 방향을 판정하는 판정 수단을 구비하고, 상기 검출 수단과 상기 변환 수단이, 전원이 공급되는 전원 단자와 접지를 행하는 접지 단자와 상기 출력을 상기 판정 수단에 출력하는 출력 단자를 구비한 센서 유닛에 마련되어 이루어지는 자기 검출 장치로서, 상기 자성 이동체의 이동 방향에 대응하여 상기 전원 단자와 상기 접지 단자중 적어도 한쪽에 흐르는 전류량을 제어하는 전류 제어 수단을 구비하고, 상기 판정 수단은, 상기 전류량에 의거하여 상기 피검출체의 이동 방향을 검출하도록 구성한 것이다.

또한, 본 발명에 의한 자기 검출 장치는, 상기 전류 제어 수단을, 상기 전원 단자와 접지 단자 사이에 접속한 스위칭 수단에 의해 구성한 것이다.

발명을 실시하기 위한 최선의 형태

발명의 기초가 되는 기술

우선, 본 발명의 기초가 되는 자기 검출 장치에 관해 설명한다. 본 발명의 기초가 되는 자기 검출 장치에 의하면, 2개의 구형(矩形) 신호의 각각의 상승 에지 및 하강 에지를 이용하여 자성 이동체의 이동 방향을 검출하도록 하여, 상기 종래의 장치에 비하여 약 4배의 속도로 자성 이동체의 이동 방향을 검출한다. 그리고 자성 이동체의 이동 방향이 역회전한 시점에 있어서의 MR 소자와 자성 이동체의 대 향 위치가 특정한 위치에 있을 때는, 상기 최초의 상승 에지 또는 하강 에지에 계속되는 다음의 에지에서 자성 이동체의 역회전을 검출하도록 구성된다.

도 1은, 본 발명의 기초가 되는 기술의 자성 이동체와 MR 소자의 배치를 도시한 사시도, 도 2는 그 설명도, 도 3은 자기 검출 장치의 회로도, 도 4는 D플립플롭 회로 장치의 회로도이며 도 5는 자기 검출 장치의 동작을 설명하는 설명도이다. 도 1 및 도 2에서 바이어스 자계를 발생하는 자석(1)의 윗면에, 검출 수단을 구성하는 3개의 자기 검출 소자로서의 MR 소자(21a, 21b, 22)를 일체로 구성한 IC 칩(2)이 마련되어 있다. 자석(1)은 화살표(3)의 방향으로 착자(着磁)되어 있다. 주면(周面)에 다수의 볼록부(41)를 등간격으로 마련한 자성 이동체(4)는, 화살표(5)의 방향으로 회전하는 경우를 정회전으로 하고, 그 역방향으로 회전하는 경우를 역회전으로 한다. 이 자성 이동체(4)는, 피검출체(도시 생략)의 회전에 대응하여 회전하도록 구성되어 있다.

자성 이동체(4)는, 그 주면(周面)이 자석(1)의 측면에 미소 간극을 두고 대향하도록 배치되어 있고, 자성 이동체(4)의 회전에 의해, 그 볼록부(41)와 오목부(42)가 교대로 자석(1)에 접근하고, 이로써 자석(1)으로부터 MR 소자(21a, 21b, 22)에 인가되는 자계가 변화한다. 이 자계 변화가 각 MR 소자(21a, 21b, 22)에서의 저항 변화로 되고, 후술하는 바와 같이 전압 변화로서 검출된다. 또한, MR 소자(21a, 21b, 22)는, 거대 자기 저항 효과 소자(GMR 소자)라도 좋음은 물론이다.

도 3에서, 제 1의 브리지 회로(23)는, MR 소자(21a 및 21b)와 저항(24, 25)으로 구성되고, MR 소자(21a와 21b)와의 접속점(211)은, 제 1의 비교 수단으로서의 제 1의 비교 회로(29)의 반전 입력 단자(291)에 접속되고, 저항(24와 25)과의 접속 점(212)은 기준 전압으로서 제 1의 비교 회로(29)의 비반전 입력 단자(292)에 접속되어 있다. 제 1의 비교 회로(29)의 반전 입력 단자(291)에 입력되는 신호를 c, 출력 단자(293)의 신호를 e로 한다.

제 2의 브리지 회로(30)는, MR 소자(22)와 저항(26, 27, 28)으로 구성되고, MR 소자(22)와 저항(26)의 접속점(213)은 제 2의 비교 수단으로서의 제 2의 비교 회로(31)의 반전 입력단자(311)에 접속되고, 저항(27와 28)과의 접속점(214)은 기준 전압으로서 제 2의 비교 회로(31)의 비반전 입력 단자(312)에 접속되어 있다. 또한, 제 1 및 제 2의 브리지 회로(23, 30)에서, MR 소자(21a, 22), 및 저항(24, 27)은 전원(VCC)에 접속되고, MR 소자(21b), 저항(25, 26, 28)은 접지되어 있다. 제 2의 비교 회로(31)의 입력단자에 입력되는 신호를 d, 출력 단자(313)의 신호를 f로 한다.

D플립플롭 회로 장치(이하, D-FF 회로 장치라고 칭한다)(380)는, 도 4에 도시한 바와 같이 구성되어 있다. 즉 도 4에서, 제 1의 상승 에지 D플립플롭 회로(이하, 제 1의 상승 에지 D-FF 회로라고 칭한다)(381)와, 제 1의 하강 에지 D플립플롭 회로(이하, 제 1의 하강 에지 D-FF 회로라고 칭한다)(382)와, 제 2의 상승 에지 D플립플롭 회로(이하, 제 2의 상승 에지 D-FF 회로라고 칭한다)(383)와, 제 2의 하강 에지 D플립플롭 회로(이하, 제 2의 하강 에지 D-FF 회로라고 칭한다)(384)를 구비하고 있다.

제 1의 상승 에지 D-FF 회로(381)의 CL단자는 제 1의 비교 회로(29)의 출력 단자(293)에 접속되고, D단자는 제 2의 비교 회로(31)의 출력 단자(313)에 접속되 어 있다. 제 2의 상승 에지 D-FF 회로(383)의 CL단자는 제 2의 비교 회로(31)의 출력 단자(313)에 접속되고, D단자는 제 1의 비교 회로(29)의 출력 단자(293)에 접속되어 있다. 또한, 제 1의 하강 에지 D-FF 회로(382)의 CL단자는, N0T 회로(343)를 통하여 제 1의 비교 회로(29)의 출력 단자(293)에 접속되고, D단자는 제 2의 비교 회로(31)의 출력 단자(313)에 접속되어 있다. 제 2의 하강 에지 D-FF 회로(384)의 CL단자는 N0T 회로(344)를 통하여 제 2의 비교 회로(31)의 출력 단자(313)에 접속되고, D단자는 제 1의 비교 회로(29)의 출력 단자(293)에 접속되어 있다.

제 1, 및 제 2의 상승 에지 D-FF 회로(381, 383)는, 주지의 D플립플롭 회로이고, CL단자의 입력신호가 로우 레벨일 때, D단자에 입력되는 신호 레벨에 관계없이 출력 단자(Q)는 앞의 출력 상태를 유지하고, CL단자에 하이 레벨의 신호가 입력된 때, 그 상승 에지에서 트리거되고, D단자의 신호가 하이 레벨이면 출력 단자(Q)의 신호는 하이 레벨로 되고, D단자의 신호가 로우 레벨이면 출력 단자(Q)의 신호는 로우 레벨이 된다.

제 1, 및 제 2의 하강 에지 D-FF 회로(382, 384)는, 주지의 D플립플롭 회로이고, 각각의 CL단자에 접속된 N0T 회로(343, 344)의 입력 신호가 하이 레벨일 때, 즉 CL단자의 입력 신호가 로우 레벨일 때, D단자에 입력되는 신호 레벨에 관계없이 출력 단자(Q)는 앞의 출력 상태를 유지하고, CL단자에 접속된 N0T 회로(343, 344)의 입력단자에 로우 레벨의 신호가 입력된 때 그 하강 에지에서, 즉 CL단자에 하이 레벨의 신호가 입력된 때 그 상승 에지에서 트리거되고, D단자의 신호가 하이 레벨이면 출력 단자(Q)의 신호는 하이 레벨로 되고, D단자의 신호가 로우 레벨이면 출 력 단자(Q)의 신호는 로우 레벨이 된다.

제 1 및 제 2의 상승 에지 D-FF 회로(381, 383), 및 제 1 및 제 2의 하강 에지 D-FF 회로(382, 384)의 각각의 Q단자는, 도시한 바와 같이 3입력 NAND 회로(385), 3입력 BAND 회로(386, 387), 4입력 NAND 회로(388), 4입력 BNAND 회로(389), 및 4입력 AND 회로(340, 341)로 이루어지는 논리 회로를 통하여, 4입력 0R 회로(342)에 접속되어 있다. 4입력 0R 회로(342)의 출력 단자(346)는, 도 3에 도시한 제 2의 트랜지스터(이하, 제 2의 Tr이라고 칭한다)(40)의 베이스에 접속되어 있다. 이 4입력 0R 회로(342)의 출력 단자(346)의 신호를 g로 한다.

다음에, 도 3으로 되돌아와, 출력 트랜지스터인 제 1의 트랜지스터(이하, 제 1의 Tr이라고 칭한다)(37)는, 베이스가 제 1의 비교 회로(29)의 출력 단자(293)에 접속되고, 이미터는 저항(38)을 통하여 접지되어 있다. 제 2의 Tr(40)은, 베이스가 도 4에 도시한 4입력 0R 회로(342)의 출력 단자(346)에 접속되고, 이미터가 제 1의 Tr(37)의 이미터와 저항(38)의 접속점에 접속되고, 컬렉터는 저항(39)을 통하여 전원(VCC)에 접속되어 있다.

컴퓨터 유닛(420)은, 제 3의 비교 회로(44)와 제 4의 비교 회로(45)를 구비하고 있고, 그들의 반전 입력 단자(441, 451)는 저항(46)을 통하여 전원(VCC)에 접속되어 있다. 제 3의 비교 회로(44)의 비반전 입력 단자(442)는, 저항(401, 402)의 접속점(411)에 접속되고, 제 4의 비교 회로(45)의 비반전 입력 단자(452)는 저항(403, 404)의 접속점(421)에 접속되어 있다. 저항(401, 403)은 전원(VCC)에 접속되고, 저항(402, 404)은 접지되어 있다. 제 3 및 제 4의 비교 회로(44, 45)의 반전 입력 단자(441, 451)에 입력되는 신호를 h로 하고, 제 3의 비교 회로(44)의 출력 단자(443)의 신호를 i, 제 4의 비교 회로(45)의 출력 단자(453)의 신호를 j로 한다.

다음에 동작을 설명한다. 도 5의 (A)는, 자성 이동체(4)와 자석(1)(도 1 참조)의 중앙의 MR 소자(22)가 (a)의 위치에서 상대적으로 대향하고 있을 때, 정회전으로부터 역회전으로 전환된 경우의, 도 3 및 도 4에 도시한 회로의 각 단자의 신호(e, f, g, h, i, j)의 파형을 도시하고 있다. 마찬가지로, 도 5의 (B), (C), (D)는, 자성 이동체(4)와 자석(1)의 중앙의 MR 소자(22)가 (b), (c), (d)의 각 위치에서 상대적으로 대향하고 있을 때, 정회전으로부터 역회전으로 전환된 경우의 신호(e, f, g, h, i, j)의 파형을 도시하고 있다. 신호(h)는, 자성 이동체(4)의 정회전시에는 하이 레벨(H)과 로우 레벨(L1)의 2치 신호 펄스가 되고, 자성 이동체(4)의 역회전시에는 하이 레벨(H)과 로우 레벨(L2)의 2치 신호 펄스가 된다.

도 5의 (A)에서, 자성 이동체(4)가 정회전하고 있을 때, MR 소자(21a), MR 소자(22), MR 소자(21b)의 순서로 시간차를 가지고, 자성 이동체(4)의 볼록부(41)와 오목부(42)가 교대로 대향하고, 이로써 각 MR 소자(21a, 22, 21b)에 바이어스 자계의 변화가 주어지고 각각의 저항치가 변화한다.

이 MR 소자(21a, 22, 21b)의 저항 변화에 의해, 제 1의 비교 회로(29)의 반전 입력 단자(291), 및 제 2의 비교 회로(31)의 반전 입력 단자(311)에 입력되는 신호(c 및 d)는 정현파형상으로 변화한다. 자성 이동체(4)가 정회전하고 있을 때는, 각 MR 소자(21a, 22, 21b)가 배치되어 있는 위치 관계로부터, 신호(c)는 신 호(d)보다 소정량 선행된 위상이 된다.

도 5의 (A)에서, 지금, 시각(t1)에서 신호(e)가 하이 레벨로부터 로우 레벨로 하강하였다고 하면, 제 1의 하강 에지 D-FF 회로(382)는 트리거되고, 그 D단자에 입력되어 있는 제 2의 비교 회로(29)로부터의 신호(f)는 하이 레벨이기 때문에, 그 Q단자의 신호는 하이 레벨로 되고, 4입력 0R 회로(342)의 출력 단자(346)의 신호(g)는 하이 레벨이다.

이로써. 제 2의 Tr(40)은 도통하고, 제 1의 Tr(37)이 비도통으로 된다. 그 결과, 제 1의 Tr(37)의 컬렉터측의 신호(h)는 하이 레벨이 된다. 제 3의 비교 회로(44)의 비교 레벨(CL1)은, 신호(h)의 하이 레벨(H)과 로우 레벨(L1) 사이에 설정되어 있고, 제 4의 비교 회로(45)의 비교 레벨(CL2)은, 신호(h)의 로우 레벨(L1)과 로우 레벨(L2) 사이에 설정되어 있다. 따라서, 시점(t1)에 있어서, 제 3의 비교 회로(44)의 출력 신호(i)는 로우 레벨로 되고, 제 4의 비교 회로(45)의 출력 신호(j)는, 로우 레벨 그대로이다.

다음에, 시점(t2)에서 제 2의 비교 회로(31)의 출력 단자(313)의 신호(f)가 하이 레벨로부터 로우 레벨로 하강하고, 제 2의 하강 에지 D-FF 회로(384)는 트리거되고, 제 1의 비교 회로(29)의 출력 단자(293)의 신호(e)는, 이 시점(t2)에서는 로우 레벨이고 그 Q단자의 신호는 로우 레벨이 된다. 그러나, 제 1의 하강 에지 D-FF 회로(382)의 Q단자는 하이 레벨을 유지하고 있고, 4입력 0R 회로(342)의 출력(g)은 하이 레벨이다. 따라서, 제 3 및 제 4의 비교 회로(44, 45)의 출력 신호(i, j)는 로우 레벨 그대로이다.

시점(t3)에 이르면, 제 1의 비교 회로(29)로부터의 신호(e)가 상승하고, 제 1의 상승 에지 D-FF 회로(381)가 트리거되지만, 제 2의 비교 회로(31)의 출력 단자(313)의 신호(f)가 로우 레벨이기 때문에, 그 Q단자의 신호는 로우 레벨이 된다. 이 시점(t3)에서는, 제 1의 하강 에지 D-FF 회로(382)의 Q단자의 신호는 하이 레벨을 유지하고 있고, 4입력 0R 회로(342)의 출력 단자(346)의 신호(g)는 하이 레벨이고, 따라서, 제 2의 Tr(40)은 도통 그대로이다. 한편, 제 1의 Tr(37)은, 신호(e)가 하이 레벨로 되기 때문에 도통하고, 저항(38)에는 제 2의 Tr(40)로부터 공급되는 전류가 가산되어 흐르고, 신호(h)는 로우 레벨(L1)이 된다.

신호(h)가 로우 레벨(L1)이 됨에 의해, 비교 레벨이 제 1의 비교 레벨(CL1)로 설정되어 있는 제 3의 비교 회로(44)의 출력 신호(i)는, 하이 레벨이 된다. 제 4의 비교 회로(45)의 비교 레벨은 제 2의 비교 레벨(CL2)로 설정되어 있기 때문에, 그 출력 신호(j)는 로우 레벨 그대로이다.

다음에, 시점(t4)에서, 제 2의 비교 회로(31)의 출력 단자(313)의 신호(f)가 하이 레벨로 상승하면, 제 2의 상승 에지 D-FF 회로(383)가 트리거되고, 그 때의 D단자의 신호 레벨이 하이 레벨이기 때문에 Q단자는 하이 레벨의 신호를 출력한다. 이로써, 4입력 0R 회로(342)의 출력 신호(g)는 하이 레벨을 계속하고, 제 2의 Tr(40)은 도통을 계속한다. 따라서, 신호(h)는, 로우 레벨(L1) 그대로이고, 시점(t4)에서는, 제 3 및 제 4의 비교 회로(44, 45)의 출력 신호(i, j)는, 시점(t3)의 경우와 다르지 않다.

이와 같이, 자성 이동체(4)가 정회전하고 있을 때는, 제 3의 비교 회로(44) 의 출력 신호(i)는 하이 레벨과 로우 레벨의 2치 신호 펄스가 되지만, 제 4의 비교 회로(45)의 출력 신호(j)는 로우 레벨 그대로이다. 즉, 출력 신호(i)가 하이 레벨과 로우 레벨의 2치 신호로서 나타나는 한편, 출력 신호(j)가 로우 레벨을 계속하는 것을 가지고, 자성 이동체(4)가 정회전하고 있다고 판정하는 것이 가능하다.

지금, 자성 이동체(4)와 자석(2)에 마련된 MR 소자(22)가 (a)의 위치 관계에 있을 때, 자성 이동체(4)가 정회전으로부터 역회전으로 바뀌었다고 하면, 최초에 MR 소자(21b)가 자성 이동체(4)의 볼록부(41)에 대향하는 시점(t5)에서 제 2의 비교 회로(31)의 출력 단자(313)의 신호(f)는 로우 레벨로 바뀐다. 이로써, 4입력 0R 회로(342)의 출력 단자(346)의 신호(g)는 로우 레벨로 바뀌고, 제 2의 Tr(40)은 비도통으로 되고, 신호(h)는 로우 레벨(L2)이 된다. 이로써, 제 4의 비교 회로(45)의 출력 단자(453)의 신호(j)는 하이 레벨로 바뀐다.

자성 이동체(4)의 역회전시는, 정회전시와는 역으로, MR 소자(21b, 22, 21a)의 순서로 시간차를 가지고 자성 이동체(4)의 볼록부(41)와 오목부(42)가 교대로 대향하는 것으로 되기 때문에, 시점(t5) 이후, t6, t8, t10의 시점에서, 제 4의 비교 회로(45)의 출력 단자(453)의 신호(j)는 제 3의 비교 회로(44)의 출력 단자(443)의 신호(i)와 동기하여 로우 레벨과 하이 레벨로 교대로 변화하게 된다. 따라서, 출력 신호(j)가 로우 레벨과 하이 레벨로 교대로 변화하는 것을 가지고, 자성 이동체(4)가 역회전하고 있다고 판정하는 것이 가능해진다.

즉, 도 5의 (a)의 위치 관계에서 역회전한 경우는, 신호(f)가 최초에 변화하는 시점(t5)에서 신호(h)가 L2 레벨로 되고 신호(j)의 레벨이 로우 레벨로부터 하 이 레벨로 변화하기 때문에, 신호(f)가 최초에 변화하는 시점(t5)에서 곧바로 역회전을 검출하게 된다. 마찬가지로, (b)의 위치 관계에서 역회전한 경우는, 도 5의 (B)에 도시한 바와 같이, 신호(e)가 최초에 변화하는 시점(t61)에서 신호(h)가 L2가 되고, 이 시점(t61)에서 곧바로 역회전을 검출하고, (c)의 위치 관계에서 역회전한 경우는, 도 5의 (C)에 도시한 바와 같이, 신호(e)가 최초에 변화하는 시점(t82)에서 신호(h)가 L2가 되고, 이 시점(t82)에서 역회전을 검출할 수 있다.

그런데, (d)의 위치 관계에 있을 때 자성 이동체(4)가 역회전한 경우, 도 5의 (D)에 도시한 바와 같이, 역회전하고 나서 신호(e, f)가 최초에 변화하는 시점(t83, t93)의 어느 시점에서도 신호(h)의 레펠이 L2로 되지 않고, 따라서, 본래 역회전을 검출할 수 있는 시점(t83)에서는 오검출이 되어 역회전을 검출할 수 없고, 신호(h)의 레벨이 L2이 되는 시점(t103)까지 역회전을 검출할 수 없게 된다.

제 1의 실시의 형태

도 6은 본 발명의 제 1의 실시의 형태에 관한 자기 검출 장치의 회로도를 도시하고, 도 7은 그 동작을 설명하는 설명도이다. 도 6에서, 전술한 발명의 기초가 되는 기술과 동일 또는 상당하는 부분에는 동일 부호를 붙이고 있다. 도 6에서, D-FF 회로 장치(380)는, 도 4에 도시한 구성과 동일하고, 그 출력 단자(346)는, N0T 회로(347)를 통하여 제 2의 Tr(40)의 베이스에 접속되어 있다. 제 2의 Tr(40)의 컬렉터는, 저항(39)을 통하여 컴퓨터 유닛(420)으로부터 센서 유닛(50)에 전력을 공급하는 전원 단자(VB)에 접속되어 있다. 센서 유닛(50)의 전원(VCC2)은, 전원 단자(VB)로부터의 전압을 소정치로 레귤레이트한 것이고 전압 변동은 하지 않는다.

센서 유닛(50)은, 그 전원이 컴퓨터 유닛(420)으로부터 전원 단자(VB)를 통하여 공급되고, 센서 유닛(50)에 소비 전류(m)가 흐른다. 이 소비 전류(m)는, 센서 유닛(50)의 각 회로 요소에 흐르는 전류(m1)와, 제 2의 Tr(40)에 의해 제어되는 전류(m2)로 이루어진다. 한편, 센서 유닛(50)으로부터 GND단자를 통하여 컴퓨터 유닛(420)으로, 상기 소비 전류(m)가 흐른다.

제 1의 Tr(37)의 이미터는 접지되고, 컬렉터는 센서 유닛(50)의 출력 단자(VOUT)를 통하여 컴퓨터 유닛(42)의 제 3의 비교 회로(44)의 반전 입력 단자(441)에 접속되어 있다. 제 1의 트랜지스터(37)의 출력 신호인 신호(h)는, 컴퓨터 유닛(420)에 전달된 후, 전원(VCC)으로 풀업된다.

제 4의 비교 회로(45)의 반전 입력 단자(451)는, 전원 단자(VB)를 통하여 센서 유닛(50)의 제 2의 Tr(40)의 컬렉터에 저항(39)을 통하여 접속되어 있고, 또한, 그 반전 입력 단자(451)는, 저항(48)을 통하여 전원(VCC)에 접속되어 있다. 저항(48)의 저항치를 R1로 한다. 접지 단자(GND)는 저항을 통하지 않고 직접 접지되어 있다. 제 2의 Tr(40)이 도통하여 소비 전류(m)가 증가한 레벨에 있으면, 신호(k)는 하이 레벨로 되고, 제 2의 Tr(40)이 비도통으로 되고 소비 전류(m)가 감소하고 있는 레벨에 있을 때는, 신호(k)는 로우 레벨이 된다.

즉, 신호(k)의 하이 레벨(H)=VCC-(R1×m1)

신호(k)의 로우 레벨(L)=VCC-{R1×(m1+m2)}

이 된다.

본 발명의 제 1의 실시의 형태에서, 자기 검출 소자(21a, 21b, 22)는, 본 발명에 있어서의 검출 수단을 구성하고, 제 1 및 제 2의 브리지 회로(23, 30)와, 제 1 및 제 2의 비교 회로(29, 31)와, D플립플롭 회로 장치(380)는, 본 발명에 있어서의 변환 수단을 구성하고, 제 3 및 제 4의 비교 회로(44, 45)에 의해, 본 발명에 있어서의 판정 수단을 구성한다. 또한, 제 2의 Tr(40)은 본 발명에 있어서의 전류 제어 수단을 구성한다.

도 7은, 제 1의 실시의 형태에 관한 자기 검출 장치의 동작 설명도로서, 도 7의 (A)는, 자성 이동체(4)와 자석(1)(도 1 참조)의 중앙의 MR 소자(22)가 (a)의 위치에서 상대적으로 대향하고 있을 때, 정회전으로부터 역회전으로 전환된 경우의, 도 6 및 도 4에 도시한 회로의 각 단자의 신호(e, f, g0, h, i, j, k), 및 소비 전류(m), 전류(m1, m2)의 파형을 도시하고 있다. 마찬가지로, 도 7의 (B), (C), (D)는, 자성 이동체(4)와 자석(1)의 중앙의 MR 소자(22)가 (b), (c), (d)의 각위치에서 상대적으로 대향하고 있을 때, 정회전으로부터 역회전으로 전환된 경우의 신호(e, f, g0, h, i, j, k), 및 소비 전류(m), 전류(m1, m2)의 파형을 도시하고 있다. 신호(h)는, 자성 이동체(4)의 정회전시에는 하이 레벨(H)과 로우 레벨(L)의 2치 신호 펄스가 되고, 자성 이동체(4)의 역회전시에는 하이 레벨(H)과 로우 레벨(L)의 2치 신호 펄스가 된다. 여기서, 도 7에 도시한 바와 같이, 접지 레벨(GND)<L이다.

다음에 동작에 관해 설명한다. 도 7의 (A)에서, 자성 이동체(4)가 정회전하고 있을 때, MR 소자(21a), MR 소자(22), MR 소자(21b)의 순서로 시간차를 가지고, 자성 이동체(4)의 볼록부(41)와 오목부(42)가 교대로 대향하고, 이로써 각 MR 소 자(21a, 22, 21b)에 바이어스 자계의 변화가 주어지고 각각의 저항치가 변화한다.

이 MR 소자(21a, 22, 21b)의 저항 변화에 의해, 제 1의 비교 회로(29)의 반전 입력 단자(291), 및 제 2의 비교 회로(31)의 반전 입력 단자(311)에 입력되는 신호(c 및 d)는, 정현파형상으로 변화한다. 자성 이동체(4)가 정회전하고 있을 때는, 각 MR 소자(21a, 22, 21b)가 배치되어 있는 위치 관계로부터, 신호(c)는 신호(d)보다 소정량 선행된 위상이 된다.

도 7의 (A)에서, 지금, 시각(t1)에서 신호(e)가 하이 레벨로부터 로우 레벨로 하강하였다고 하면, 제 1의 하강 에지 D-FF 회로(382)는 트리거되고, 그 D단자에 입력되어 있는 제 2의 비교 회로(31)로부터의 신호(f)는 하이 레벨이기 때문에, 그 Q단자의 신호는 하이 레벨로 되고, 4입력 0R 회로(342)의 출력 단자(346)의 신호(g)는 하이 레벨이다. 따라서 N0T 회로(347)의 출력 단자의 신호(g0)는 로우 레벨이다.

이로써, 제 2의 Tr(40)은 비도통이고 전류(m2)는 제로이고, 소비 전류(m)는 전류(m1)와 동등한 값이다. 시점(t1)에서 신호(e)가 로우 레벨로 되기 때문에, 제 1의 Tr(37)이 비도통으로 되고, 그 결과, 제 1의 Tr(37)의 컬렉터측의 신호(h)는 하이 레벨이 된다. 제 3의 비교 회로(44)의 비교 레벨은, 신호(h)의 하이 레벨(H)과 로우 레벨(L) 사이의 제 1의 비교 레벨(CL1)로 설정되어 있고, 따라서, 시점(t1)에서, 제 3의 비교 회로(44)의 출력 신호(i)는 로우 레벨이 된다.

이 시점(t1)에서 신호(k)는 하이 레벨(H)에 있지만, 제 4의 비교 회로(45)의 비교 레벨(CL2)은 신호(k)의 하이 레벨(H)과 로우 레벨(L) 사이에 설정되어 있고, 제 4의 비교 회로(45)의 출력 신호(j)는, 로우 레벨 그대로이다.

다음에, 시점(t2)에서 제 2의 비교 회로(31)의 출력 단자(313)의 신호(f)가 하이 레벨로부터 로우 레벨로 하강하고, 제 2의 하강 에지 D-FF 회로(384)는 트리거되지만, 제 1의 비교 회로(29)의 출력 단자(293)의 신호(e)는, 이 시점(t2)에서는 로우 레벨이고 그 Q단자의 신호는 로우 레벨이 된다. 그러나, 제 1의 하강 에지 D-FF 회로(382)의 Q단자는, 하이 레벨을 유지하고 있고, 4입력 0R 회로(342)의 출력(g)은 하이 레벨이고, 따라서, N0T 회로(347)의 출력 단자의 신호(g0)는 로우 레벨 그대로이고, 제 4의 비교 회로(45)의 출력 신호(j)는 로우 레벨 그대로이다.

시점(t3)에 이르면, 제 1의 비교 회로(29)로부터의 신호(e)가 상승하고, 제 1의 상승 에지 D-FF 회로(381)가 트리거되지만, 제 2의 비교 회로(31)의 출력 단자(313)의 신호(f)가 로우 레벨이기 때문에, 그 Q단자의 신호는 로우 레벨이 된다. 이 시점(t3)에서는, 제 1의 하강 에지 D-FF 회로(382)의 Q단자의 신호는 하이 레벨을 유지하고 있고, 4입력 0R 회로(342)의 출력 단자(346)의 신호(g)는 하이 레벨이고, N0T 회로(347)의 출력 단자의 신호(g0)는 로우 레벨이다. 따라서, 제 2의 Tr(40)은 비도통 그대로이다. 한편, 제 1의 Tr(37)는, 신호(e)가 하이 레벨로 되기 때문에 도통하고, 신호(h)는 로우 레벨(L)이 된다.

신호(h)가 로우 레벨(L)로 됨에 의해, 비교 레벨(CL1)로 설정되어 있는 제 3의 비교 회로(44)의 출력 신호(i)는, 하이 레벨이 된다. 이 시점(t3)에서는 제 2의 Tr(40)은 비도통 그대로이고, 제 4의 비교 회로(45)의 출력 신호(j)는 로우 레벨 그대로이다.

다음에, 시점(t4)에서, 제 2의 비교 회로(31)의 출력 단자(313)의 신호(f)가 하이 레벨로 상승하면, 제 2의 상승 에지 D-FF 회로(383)가 트리거되고, 그 때의 D단자의 신호 레벨이 하이 레벨이기 때문에 그 Q단자는 하이 레벨의 신호를 출력한다. 이로써, 4입력 0R 회로(342)의 출력 신호(g)는 하이 레벨을 계속하고, N0T 회로(347)의 출력 단자의 신호(g0)는 로우 레벨을 유지하고, 제 2의 Tr(40)은 비도통을 계속한다. 신호(h)는, 로우 레벨(L) 그대로이고, 시점(t4)에서는, 제 3 및 제 4의 비교 회로(44, 45)의 출력 신호(i, j)는, 시점(t3)의 경우와 다르지 않다. 즉 신호(j)는 로우 레벨 그대로이다.

이와 같이, 자성 이동체(4)가 정회전하고 있을 때는, 제 3의 비교 회로(44)의 출력 신호(i)는 하이 레벨과 로우 레벨의 2치 신호 펄스가 되지만, 제 4의 비교 회로(45)의 출력 신호(j)는 로우 레벨 그대로이다. 즉, 출력 신호(i)가 하이 레벨과 로우 레벨의 2치 펄스로서 나타나는 한편, 출력 신호(j)가 로우 레벨을 계속하는 것을 가지고, 자성 이동체(4)가 정회전하고 있다고 판정하는 것이 가능하다.

지금, 자성 이동체(4)와 자석(2)에 마련된 MR 소자(22)가 도 7에 도시한 (a)의 위치 관계에 있을 때, 자성 이동체(4)가 정회전으로부터 역회전으로 바뀌었다고 하면, 최초에 MR 소자(21b)가 자성 이동체(4)의 볼록부(41)에 대향하는 시점(t5)에서 제 2의 비교 회로(31)의 출력 단자(313)의 신호(f)는 로우 레벨로 바뀐다. 이로써, 4입력 0R 회로(342)의 출력 단자(346)의 신호(g)는 로우 레벨로 바뀌고, N0T 회로(347)의 출력 단자의 신호(g0)는 하이 레벨이 된다.

이로써 제 2의 Tr(40)은 도통하고, 전류(m2)가 흐르고, 소비 전류(m)는 증가 한다. 이에 수반하여, 제 4의 비교 회로(45)의 반전 입력 단자(451)에 입력되는 신호(k)의 레벨이 H로부터 비교 레벨(CL2) 이하의 L로 변화하고, 제 4의 비교 회로(45)의 출력 단자(453)의 신호(j)는 하이 레벨로 바뀐다. 한편, 시점(t5)에서 신호(e)는 하이 레벨이고, 제 1의 Tr(37)은 도통 그대로이고, 신호(h)는 로우 레벨(L)이고, 제 1의 비교 레벨(CL1) 이하이기 때문에, 제 3의 비교 회로(44)의 출력 신호(i)는 하이 레벨 그대로이다.

다음에, 시점(t6)에서, 신호(e)는 로우 레벨(L)이 되고, 제 1의 Tr(37)은 비도통으로 된다. 그 결과, 신호(h)는 하이 레벨(H)이 되고, 제 3의 비교 회로(44)의 출력 신호(i)는 로우 레벨이 된다. 이 시점(t6)에서 제 1의 하강 에지 D-FF 회로(382)는 트리거되지만, 이 때의 신호(f)는 로우 레벨이고, 4입력 0R 회로(342)의 출력 단자(346)의 신호(g)는 로우 레벨 그대로이고, N0T 회로(347)의 출력 단자의 신호(g0)는 하이 레벨 그대로이다. 따라서, 제 4의 비교 회로(45)의 출력 신호(j)는 하이 레벨 그대로 된다.

자성 이동체(4)의 역회전시는, 정회전시와는 역으로, MR 소자(21b, 22, 21a)의 순서로 시간차를 가지고 자성 이동체(4)의 볼록부(41)와 오목부(42)가 교대로 대향하는 것으로 되기 때문에, 시점(t6) 이후, t8, t10의 시점에서, 제 3의 비교 회로(44)의 출력 단자(443)의 신호(i)는, 로우 레벨과 하이 레벨로 교대로 변화하지만, D-FF 회로 장치(380)의 출력 단자(346)의 신호(g)는 로우 레벨 그대로이고, N0T 회로(347)의 출력 단자의 신호(g0)는 하이 레벨을 유지하고, 제 2의 Tr(40)은 계속 도통하고, 소비 전류(m)는 증가한 대로 된다

이로써, 제 4의 비교 회로(45)의 출력 단자(453)의 신호(j)는, 정회전시와는 역으로 하이 레벨을 계속 유지하게 된다. 따라서, (a)의 타이밍에서 자성 이동체(4)가 역회전으로 바뀐 경우, 최초에 신호(f)의 레벨이 변화한 시점(t5)에서 신호(j)가 로우 레벨로부터 하이 레벨로 변화하고, 이후, 하이 레벨을 계속하기 때문에, 이로써 자성 이동체(4)의 역회전을 판정하는 것이 가능해진다.

마찬가지로, (b)의 위치 관계에서 역회전한 경우는, 도 7의 (B)에 도시한 바와 같이, 신호(e)가 최초에 변화하는 시점(t61)에서 신호(k)가 로우 레벨(L)이 되고, 이 시점(t61)에서 곧바로 역회전을 검출하고, (c)의 위치 관계에서 역회전한 경우는, 도 7의 (C)에 도시한 바와 같이, 신호(f)가 최초에 변화하는 시점(t72)에서 신호(k)가 로우 레벨(L)이 되고, 이 시점(t72)에서 역회전을 검출할 수 있다.

또한, (d)의 위치 관계에 있을 때 자성 이동체(4)가 역회전한 경우, 도 7의 (D)에 도시한 바와 같이, 역회전하고 나서 신호(e)가 최초에 변화하는 시점(t83)에서 신호(g0)가 로우 레벨로부터 하이 레벨로 변화하고, 제 2의 Tr(40)이 도통한다. 이로써, 소비 전류(m)는 증가하고, 제 4의 비교 회로(45)의 반전 입력 단자(451)의 신호(k)가 제 2의 비교 레벨(CL2) 이하로 되어 출력 신호(j)는 하이 레벨이 된다. 따라서, 역회전하고 나서 최초에 신호(e)의 레벨이 변화하는 시점(t83)에서 오검출하는 일 없이 역회전을 검출할 수 있게 된다.

이상과 같이, 제 1의 실시의 형태에 의한 자기 검출 장치에 의하면, 자성 이동체(4)가 MR 소자와의 어떠한 대향 위치에서 역회전하여도, 오검출하는 일 없이 역회전을 빠른 타이밍으로 검출할 수 있는 것이다. 또한, 제 3의 비교 회로(4)의 출력 신호(i)의 변화 주기에 의해 자성 이동체(4) 및 피검출체의 이동 속도를 검출할 수 있다.

제 2의 실시의 형태

도 8은 본 발명의 제 2의 실시의 형태에 관한 자기 검출 장치의 회로도를 도시하고, 도 9는 그 동작을 설명하는 설명도이다. 제 2의 Tr(40)의 이미터는 접지되고, 컬렉터는 저항(39)을 통하여 센서 유닛(50)에 전원(VCC)을 공급하는 전원 단자(VB)에 접속되어 있다. 센서 유닛(50)의 접지 단자(GND)는, 저항(47)을 통하여 컴퓨터 유닛(420)의 GND에 접속되어 있다. 저항(47)의 저항치를 R2로 한다. 센서 유닛(50)측의 전원(VCC2)은, 전원 단자(VB)로부터의 전압을 소정치로 레귤레이트한 전압으로서 전압 변동은 하지 않는다.

센서 유닛(50)은, 그 전원이 컴퓨터 유닛(49)으로부터 전원 단자(VB)를 통하여 공급되고, 센서 유닛(50)에 소비 전류(m)가 흐른다. 이 소비 전류(m)는, 센서 유닛(50)의 각 회로 요소에 흐르는 전류(m1)와, 제 2의 Tr(40)에 의해 제어되는 전류(m2)로 이루어진다. 한편, 센서 유닛(50)으로부터 GND단자를 통하여 컴퓨터 유닛(420)에, 상기 소비 전류(m)가 흐른다.

그 밖의 구성은, 제 1의 실시의 형태의 구성과 마찬가지이다.

이상의 구성에서, 자기 검출 소자(21a, 21b, 22)는, 본 발명에서의 검출 수단을 구성하고, 제 1 및 제 2의 브리지 회로(23, 31)와, 제 1 및 제 2의 비교 회로(29, 31t), D플립플롭 회로 장치(380)는, 검출 수단에 의해 검출된 자계 변화를 전기량의 변화로 변환하여 출력하는 변환 수단을 구성하고, 이들은 센서 유닛(50) 에 마련되어 있다. 제 3 및 제 4의 비교 회로(44, 45)는, 변환 수단의 출력에 의거하여 피검출체의 이동 방향을 판정하는 판정 수단을 구성하고, 컴퓨터 유닛(420)에 마련되어 있다. 또한, 제 2의 Tr(40)은, 자성 이동체(4)의 이동 방향에 대응하여 전원 단자(VB)와 접지 단자(GND)에 흐르는 전류량을 변화시키는 전류 제어 수단을 구성한다.

또한, 제 1의 비교 회로(29)의 출력 단자(293)의 신호(e)는 제 1의 신호를 구성하고, 제 2의 비교 회로(31)의 출력 단자(313)의 신호(f)는 제 2의 신호를 구성하고, D-FF 회로 장치(380)의 출력 단자(346)의 신호(g)는 제 3의 신호를 구성하고, 제 3의 비교 회로(44)의 출력 단자(441)의 신호(i)는 제 4의 신호를 구성하고, 제 4의 비교 회로(45)의 출력 단자(453)의 신호(j)는 제 5의 신호를 구성한다. 단, 이하의 설명에서는, 이들의 신호는, 단지, 신호(e, f, g, i, j)라고 칭한다.

이상과 같이 구성된 제 2의 실시의 형태에 관한 자기 검출 장치에서, 도 1 및 도 2에 도시한 자성 이동체(4)의 회전에 의해, MR 소자(21a, 21b, 22)의 저항이 변화하고, 제 1 및 제 2의 브리지 회로(23, 30)에 의해 2계통의 전압 변화가 신호(c, d)로서 얻어진다. 신호(c, d)는, 제 1 및 제 2의 비교 회로(29, 31)에 의해 구형파로 변환된 신호(e, f)가 얻어진다.

제 1의 비교 회로(29)의 출력 단자(293)로부터의 신호(e)는, 제 1의 트랜지스터(37)의 베이스와, 도 4에 도시한 제 1의 상승 에지 D-FF 회로(381)의 CL단자에 입력되고, 또한 제 1의 하강 에지 D-FF 회로(382)의 CL단자에 N0T 회로(343)를 통하여 입력된다. 또한, 신호(e)는, 제 2의 상승 에지 D-FF 회로(383)의 D단자에 입 력되고, 또한 제 2의 하강 에지 D-FF 회로(384)의 D단자에 입력된다.

다른 한편, 제 2의 비교 회로(31)의 출력 단자(313)로부터의 신호(f)는, 제 1의 상승 에지 D-FF 회로(381) 및 제 1의 하강 에지 D-FF 회로(382)의 각 D단자에 입력되고, 또한 제 2의 상승 에지 D-FF 회로(383)의 CL단자에 입력되고, 제 2의 하강 에지 D-FF 회로(384)의 CL단자에 N0T 회로(344)을 통하여 입력된다.

각각의 D-FF 회로(381, 382, 383, 384)의 Q단자로부터의 신호에 의거하여, 4입력 0R 회로(342)의 출력 단자(346)로부터 신호(g)가 출력되고, N0T 회로(347)의 입력단자에 입력된다. N0T 회로(347)의 출력 단자는, 신호(g0)를 출력한다. 제 1의 Tr(37)의 출력 신호인 신호(h)는, 제 3의 비교 회로(44)에 의해 비교 레벨(CL1)과 비교되고, 신호(i)를 얻는다. 제 3의 비교 회로(44)의 비교 레벨(CL1)은, 도 9에 도시한 바와 같이 신호(h)의 하이 레벨(H)과 로우 레벨(L2) 사이에 설정되어 있다. 제 4의 비교 회로(45)의 반전 입력 단자(451)에 입력되는 신호(k)는, 저항(47)의 양단 사이의 전압에 의존한다.

즉, 신호(k)의 하이 레벨(H)=R2×(m1+m2)2)

신호(k)의 로우 레벨(L)=R2×m1

이고, 신호(k)는 전원(VCC)의 전압에는 관계가 없고, 그 전원 전압(VCC)이 변동하여도, 신호(k)의 하이 레벨(H), 로우 레벨(L)은 변동하지 않는다. 신호(k)는, 도 9에 도시한 바와 같이, 비교 레벨(CL2)과 비교되고, 신호(j)를 얻는다.

도 9의 (A)는, 자성 이동체(4)와 자석(1)(도 1 참조)의 중앙의 MR 소자(22)가 (a)의 위치에서 상대적으로 대향하고 있을 때, 정회전으로부터 역회전으로 전환 된 경우의, 도 8 및 도 4에 도시한 회로의 각 단자의 신호(e, f, g0, h, i, j, k), 및 소비 전류(m), 전류(m1, m2)의 파형을 도시하고 있다. 마찬가지로, 도 9의 (B), (C), (D)는, 자성 이동체(4)와 자석(1)의 중앙의 MR 소자(22)가 (b), (c), (d)의 각 위치에서 상대적으로 대향하고 있을 때, 정회전으로부터 역회전으로 전환된 경우의 신호(e, f, g0, h, i, j, k), 및 소비 전류(m), 전류(m1, m2)의 파형을 도시하고 있다. 신호(h)는, 자성 이동체(4)의 정회전시에는 하이 레벨(H)과 로우 레벨(L1)의 2치 신호 펄스가 되고, 자성 이동체(4)의 역회전시에는 하이 레벨(H)과 로우 레벨(L2)의 2치 신호 펄스가 된다. 여기서, 도 9에 도시한 바와 같이 접지 레벨(GND)<L1<L2이다.

다음에 동작에 관해 설명한다. 도 9의 (A)에서, 자성 이동체(4)가 정회전하고 있을 때, MR 소자(21a), MR 소자(22), MR 소자(21b)의 순서로 시간차를 가지고, 자성 이동체(4)의 볼록부(41)와 오목부(42)가 교대로 대향하고, 이로써 각 MR 소자(21a, 22, 21b)에 바이어스 자계의 변화가 주어지고 각각의 저항치가 변화한다.

도 9의 (A)에서, 지금, 시각(t1)에서 신호(e)가 하이 레벨로부터 로우 레벨로 하강하였다고 하면, 제 1의 하강 에지 D-FF 회로(382)는 트리거되고, 그 D단자 에 입력되어 있는 제 2의 비교 회로(29)로부터의 신호(f)는 하이 레벨이기 때문에, 그 Q단자의 신호는 하이 레벨로 되고, 4입력 0R 회로(342)의 출력 단자(346)의 신호(g)는 하이 레벨이다. 따라서 N0T 회로(347)의 출력 단자의 신호(g0)는 로우 레벨이다.

이로써, 제 2의 Tr(40)은 비도통이고 전류(m2)는 제로이고, 소비 전류(m)는 m1과 동등한 값이다. 또한, 시점(t1)에서 신호(e)가 로우 레벨로 되기 때문에, 제 1의 Tr(37)이 비도통으로 되고, 그 결과, 제 1의 Tr(37)의 컬렉터측의 신호(h)는 하이 레벨이 된다. 제 3의 비교 회로(44)의 비교 레벨은, 신호(h)의 하이 레벨(H)과 로우 레벨(L2) 사이의 제 1의 비교 레벨(CL1)로 설정되어 있고, 따라서, 시점(t1)에서, 제 3의 비교 회로(44)의 출력 신호(i)는 로우 레벨이 된다.

이 시점(t1)에서의 신호(k)는 로우 레벨(L)에 있지만, 제 4의 비교 회로(45)의 비교 레벨(CL2)은, 신호(k)의 하이 레벨(H)과 로우 레벨(L) 사이에 설정되어 있고, 제 4의 비교 회로(45)의 출력 신호(j)는, 하이 레벨 그대로이다.

다음에, 시점(t2)에서 제 2의 비교 회로(31)의 출력 단자(313)의 신호(f)가 하이 레벨로부터 로우 레벨로 하강하고, 제 2의 하강 에지 D-FF 회로(384)는 트리거되지만, 제 1의 비교 회로(29)의 출력 단자(293)의 신호(e)는, 이 시점(t2)에서는 로우 레벨이고 그 Q단자의 신호는 로우 레벨이 된다. 그러나, 제 1의 하강 에지 D-FF 회로(382)의 Q단자는, 하이 레벨을 유지하고 있고, 4입력 0R 회로(342)의 출력(g)은 하이 레벨이고, 따라서, N0T 회로(347)의 출력 단자의 신호(g0)는 로우 레벨 그대로이고, 제 4의 비교 회로(45)의 출력 신호(j)는 하이 레벨 그대로이다.

시점(t3)에 이르면, 제 1의 비교 회로(29)로부터의 신호(e)가 상승하고, 제 1의 상승 에지 D-FF 회로(381)가 트리거되지만, 제 2의 비교 회로(31)의 출력 단자(313)의 신호(f)가 로우 레벨이기 때문에, 그 Q단자의 신호는 로우 레벨이 된다. 이 시점(t3)에서는, 제 1의 하강 에지 D-FF 회로(382)의 Q단자의 신호는 하이 레벨을 유지하고 있고, 4입력 0R 회로(342)의 출력 단자(346)의 신호(g)는 하이 레벨이고, N0T 회로(347)의 출력 단자의 신호(g0)는 로우 레벨이다. 따라서, 제 2의 Tr(40)은 비도통 그대로이다. 한편, 제 1의 Tr(37)는, 신호(e)가 하이 레벨로 되기 때문에 도통하고, 신호(h)는 로우 레벨(L1)이 된다.

신호(h)가 로우 레벨(L1)로 됨에 의해, 비교 레벨이 제 1의 비교 레벨(CL1)로 설정되어 있는 제 3의 비교 회로(44)의 출력 신호(i)는, 하이 레벨이 된다. 이 시점(t3)에서는 제 2의 Tr(40)은 비도통 그대로이고, 제 4의 비교 회로(45)의 출력 신호(j)는 하이 레벨 그대로이다.

다음에, 시점(t4)에서, 제 2의 비교 회로(31)의 출력 단자(313)의 신호(f)가 하이 레벨로 상승하면, 제 2의 상승 에지 D-FF 회로(383)가 트리거되고, 그 때의 D단자의 신호 레벨이 하이 레벨이기 때문에 그 Q단자는 하이 레벨의 신호를 출력한다. 이로써, 4입력 0R 회로(342)의 출력 신호(g)는 하이 레벨을 계속하고, N0T 회로(347)의 출력 단자의 신호(g0)는 로우 레벨을 계속하고, 제 2의 Tr(40)은 비도통을 계속한다. 시점(t4)에서는, 신호(h)는 로우 레벨(L1)의 채이고, 제 3 및 제 4의 비교 회로(44, 45)의 출력 신호(i, j)는, 시점(t3)의 경우와 다르지 않다. 즉 신호(j)는 하이 레벨 그대로이다.

이와 같이, 자성 이동체(4)가 정회전하고 있을 때는, 제 3의 비교 회로(44)의 출력 신호(i)는 하이 레벨과 로우 레벨과의 2치 신호 펄스가 되지만, 제 4의 비교 회로(45)의 출력 신호(j)는 하이 레벨 그대로이다. 즉, 출력 신호(i)가 하이 레벨과 로우 레벨의 2치 펄스로서 나타나는 한편, 출력 신호(j)가 하이 레벨을 계속함에 의해, 자성 이동체(4)가 정회전하고 있다고 판정하는 것이 가능하다.

지금, 자성 이동체(4)와 자석(2)에 마련된 MR 소자(22)가 (a)의 위치 관계에 있을 때, 자성 이동체(4)가 정회전으로부터 역회전으로 바뀌었다고 하면, 최초에 MR 소자(21b)가 자성 이동체(4)의 볼록부(41)에 대향하는 시점(t5)에서 제 2의 비교 회로(31)의 출력 단자(313)의 신호(f)는 로우 레벨로 바뀐다. 이로써, 4입력 0R 회로(342)의 출력 단자(346)의 신호(g)는 로우 레벨로 바끼고 N0T 회로(347)의 출력 단자의 신호(g0)는 하이 레벨이 된다.

이로써 제 2의 Tr(40)은 도통하고, 전류(m2)가 흐르고, 소비 전류(m)는 증가한다. 이에 수반하여, 제 4의 비교 회로(45)의 반전 입력 단자(451)에 입력되는 신호(k)의 레펠이 로우 레벨(L)로부터 비교 레벨(CL2) 이상의 하이 레벨(H)로 변화하고, 제 4의 비교 회로(45)의 출력 단자(453)의 신호(j)는 로우 레벨로 바뀐다. 한편, 시점(t5)에서 신호(e)는 하이 레벨이고, 제 1의 Tr(37)은 도통 그대로이지만, 소비 전류(m)의 증가에 의해, 신호(h)는 L2가 되지만, 제 1의 비교 레벨(CL1) 이하이고, 제 3의 비교 회로(44)의 출력 신호(i)는 하이 레벨 그대로이다.

다음에, 시점(t6)에서, 신호(e)는 로우 레벨로 되고, 제 1의 Tr(37)은 비도통으로 된다. 그 결과, 신호(h)는 하이 레벨(H)이 되고, 제 3의 비교 회로(44)의 출력 신호(i)는 로우 레벨이 된다. 이 시점(t6)에서 제 1의 하강 에지 D-FF 회로(382)는 트리거되지만, 이 때의 신호(f)는 로우 레벨(L)이고, 4입력 0R 회로(342)의 출력 단자(346)의 신호(g)는 로우 레벨 그대로이고, N0T 회로(347)의 출력 단자의 신호(g0)는 하이 레벨을 유지한다. 따라서, 제 4의 비교 회로(45)의 출력 신호(j)는 로우 레벨 그대로 된다.

자성 이동체(4)의 역회전시는, 정회전시와는 역으로, MR 소자(21b, 22, 21a)의 순서로 시간차를 가지고 자성 이동체(4)의 볼록부(41)와 오목부(42)가 교대로 대향하는 것으로 되기 때문에, 시점(t6) 이후, t8, t10의 시점에서, 제 3의 비교 회로(44)의 출력 단자(443)의 신호(i)는, 로우 레벨과 하이 레벨로 교대로 변화하지만, D-FF 회로 장치(380)의 출력 단자(346)의 신호(g)는 로우 레벨 그대로이고, N0T 회로(347)의 출력 단자의 신호(g0)는 하이 레벨을 유지하고, 제 2의 Tr(40)은 계속 도통하고, 소비 전류(m)는 증가한 대로 된다.

이로써, 제 4의 비교 회로(45)의 출력 단자(453)의 신호(j)는, 정회전시와는 역으로 로우 레벨을 계속 유지하게 된다. 따라서, (a)의 타이밍에서 자성 이동체(4)가 역회전으로 바뀐 경우, 최초에 신호(f)의 레벨이 변화한 시점(t5)에서 신호(j)가 하이 레벨로부터 로우 레벨로 변화하고, 이후, 로우 레벨을 계속하기 때문에, 이로써 자성 이동체(4)의 역회전을 판정하는 것이 가능해진다.

마찬가지로, (b)의 위치 관계에서 역회전한 경우는, 도 9의 (B)에 도시한 바와 같이, 신호(e)가 최초에 변화하는 시점(t61)에서 신호(k)가 하이 레벨(H)이 되고, 이 시점(t61)에서 곧바로 역회전을 검출하고, (c)의 위치 관계에서 역회전한 경우는, 도 9의 (C)에 도시한 바와 같이, 신호(f)가 최초에 변화하는 시점(t72)에서 신호(k)가 하이 레벨(H)이 되고, 이 시점(t72)에서 역회전을 검출할 수 있다.

또한, (d)의 위치 관계에 있을 때 자성 이동체(4)가 역회전한 경우, 도 9의 (D)에 도시한 바와 같이, 역회전하고 나서 신호(e)가 최초에 변화하는 시점(t83)에서 신호(g0)가 로우 레벨로부터 하이 레벨로 변화하고, 제 2의 Tr(40)이 도통한다. 이로써, 소비 전류(m)는 증가하고, 제 4의 비교 회로(45)의 반전 입력 단자(451)의 신호(k)가 제 2의 비교 레벨(CL2) 이상의 하이 레벨(H)이 되고 출력 신호(j)는 로우 레벨이 된다. 따라서, 역회전하고 나서 최초에 신호(e)의 레벨이 변화하는 시점(t83)에서 오검출하는 일 없이 역회전을 검출할 수 있다.

이상과 같이, 제 2의 실시의 형태에 의한 자기 검출 장치에 의하면, 자성 이동체(4)가 MR 소자와의 어떠한 대향 위치에서 역회전하여도, 오검출하는 일 없이 빠른 타이밍에서 그 역회전을 검출할 수 있는 것이다. 또한, 제 3의 비교 회로(4)의 출력 신호(i)의 변화 주기에 의해 자성 이동체(4) 및 피검출체의 이동 속도를 검출할 수 있다. 또한, 컴퓨터 유닛(420)으로부터 센서 유닛(50)에 공급되는 전원의 전압 변동을 고려한 경우, 제 1의 실시의 형태의 경우에서는, 신호(k)의 하이 레벨(H)도 로우 레벨(L)도 마찬가지로 변동하기 때문에 비교 레벨(CL2)의 설정이 비교적 곤란하였지만, 제 2의 실시의 형태의 경우에는, 전술한 바와 같이 신호(k)는 전원(VCC)의 전압과는 관계가 없고, 그 전원(VCC)의 전압이 변동하여도 신호(k)의 하이 레벨(H), 로우 레벨(L)은 변동하지 않기 때문에, 비교 레벨(CL2)의 설정이 용이해진다.

본 발명에 의한 자기 검출 장치에 의하면, 자성 이동체의 이동 방향에 대응하여 센서 유닛의 전원 단자와 접지 단자중 적어도 한쪽에 흐르는 전류량을 변화시키는 전류 제어 수단을 구비하고, 상기 전류량의 변화에 의거하여 상기 피검출체의 이동 방향을 판정하도록 구성되어 있기 때문에, 어떠한 타이밍에서 자성 이동체가 역회전하여도 그 이동 방향을 오인식하는 일이 없고, 신속하고 게다가 정확하게 자성 이동체의 이동 방향을 검출할 수 있는 자기 검출 장치를 얻을 수 있다.

또한, 본 발명에 의한 자기 검출 장치에 의하면, 전류 제어 수단을, 전원 단자와 접지 단자 사이에 접속된 스위칭 수단에 의해 구성하였기 때문에, 간단한 구성으로, 어떤 타이밍에서 자성 이동체가 역회전하여도 그 이동 방향을 오인식하는 일이 없고, 신속하고 게다가 정확하게 자성 이동체의 이동 방향을 검출할 수 있다.

Claims

피검출체의 이동에 대응하여 이동하는 자성 이동체와, 해당 자성 이동체에 간극을 두고 대향하고 상기 자성 이동체의 이동에 의거한 상기 간극의 자계 변화를 검출하는 검출 수단과, 해당 검출 수단에 의해 검출된 상기 자계 변화를 전기량의 변화로 변환하여 출력하는 변환 수단과, 해당 변환 수단의 출력에 의거하여 상기 피검출체의 이동 방향을 판정하는 판정 수단을 구비하고, 상기 검출 수단과 상기 변환 수단이, 전원이 공급되는 전원 단자와 접지를 행하는 접지 단자와 상기 출력을 상기 판정 수단에 출력하는 출력 단자를 구비한 센서 유닛에 마련되어 이루어지는 자기 검출 장치로서,

상기 자성 이동체의 이동 방향에 대응하여 상기 전원 단자와 상기 접지 단자중 적어도 한쪽에 흐르는 전류량을 제어하는 전류 제어 수단을 구비하고, 상기 판정 수단은, 상기 전류량에 의거하여 상기 피검출체의 이동 방향을 검출하도록 구성된 것을 특징으로 하는 자기 검출 장치.
제 1항에 있어서,

상기 판정 수단은, 상기 변환 수단의 출력에 의거하여 상기 피검출체의 이동 속도를 검출하고 상기 전류량에 의거하여 상기 피검출체의 이동 방향을 검출하도록 구성된 것을 특징으로 하는 자기 검출 장치.
제 1항에 있어서,

상기 검출 수단은, 상기 자성 이동체의 이동 방향을 따라 나열하여 배치된 복수개의 검출 소자로 이루어지고, 상기 변환 수단은, 상기 복수개의 검출 소자중 일부의 검출 소자에 의한 상기 자계 변화의 검출에 대응하여 제 1의 신호를 발생하는 제 1의 비교 수단과, 상기 복수개의 검출 소자중 다른 검출 소자에 의한 상기 자계 변화의 검출에 대응하여 제 2의 신호를 발생하는 제 2의 비교 수단과, 상기 제 1의 신호 및 상기 제 2의 신호에 의거하여 변화하는 제 3의 신호를 출력하는 회로 장치를 구비하고, 상기 판정 수단은, 상기 제 1의 신호에 의거하여 변화하는 제 4의 신호를 발생하는 제 3의 비교 회로와, 상기 전류량에 의거하여 변화하는 제 5의 신호를 발생하는 제 4의 비교 회로를 구비하고, 상기 제 5의 신호에 의거하여 상기 피검출체의 이동 방향을 검출하도록 구성된 것을 특징으로 하는 자기 검출 장치.
제 3항에 있어서,

상기 전류 제어 수단은, 상기 전원 단자와 접지 단자 사이에 접속되고 상기 회로 장치로부터의 제 3의 신호에 의거하여 제어되는 스위칭 수단에 의해 구성된 것을 특징으로 하는 자기 검출 장치.
제 3항에 있어서,

상기 회로 장치는, 상기 제 1의 신호 및 상기 제 2의 신호를 입력으로 하고 이들 신호의 상태에 대응하여 변화하는 상기 제 3의 신호를 발생하는 D플립플롭 회로 장치를 구비하고 있는 것을 특징으로 하는 자기 검출 장치.
제 3항에 있어서,

상기 회로 장치는, 상기 제 1의 신호의 상승 에지에 의해 트리거되는 제 1의 상승 에지 D플립플롭 회로와, 상기 제 2의 신호의 상승 에지에 의해 트리거되는 제 2의 상승 에지 D플립플롭 회로와, 상기 제 1의 신호의 하강 에지에 의해 트리거되는 제 1의 하강 에지 D플립플롭 회로와, 상기 제 2의 신호의 하강 에지에 의해 트리거되는 제 2의 하강 에지 D플립플롭 회로를 구비한 것을 특징으로 하는 자기 검출 장치.