KR20090003882A - 비휘발성 메모리 소자의 제조방법 - Google Patents

비휘발성 메모리 소자의 제조방법 Download PDF

Info

Publication number
KR20090003882A
KR20090003882A KR1020070067621A KR20070067621A KR20090003882A KR 20090003882 A KR20090003882 A KR 20090003882A KR 1020070067621 A KR1020070067621 A KR 1020070067621A KR 20070067621 A KR20070067621 A KR 20070067621A KR 20090003882 A KR20090003882 A KR 20090003882A
Authority
KR
South Korea
Prior art keywords
film
insulating film
trench
manufacturing
memory device
Prior art date
Application number
KR1020070067621A
Other languages
English (en)
Inventor
이창진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070067621A priority Critical patent/KR20090003882A/ko
Publication of KR20090003882A publication Critical patent/KR20090003882A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Abstract

본 발명은 STI(Shallow Trench Isolation) 공정을 통해 소자 분리막을 형성하는 비휘발성 메모리 소자의 제조방법에 있어서, 터널링 절연막의 스마일링 현상과 플로팅 게이트의 표면적 감소를 방지하여 소자의 동작 특성-프로그램 및 소거 동작 후 메모리 셀의 문턱 전압 분포 특성-을 개선시킬 수 있는 비휘발성 메모리 소자의 제조방법을 제공하기 위한 것으로, 이를 위해 본 발명은 기판 상에 터널링 절연막과 플로팅 게이트용 도전막을 형성하는 단계와, 상기 도전막, 상기 터널링 절연막 및 상기 기판의 일부를 식각하여 트렌치를 형성하는 단계와, 상기 트렌치가 일부 매립되도록 제1 절연막을 형성하는 단계와, 상기 제1 절연막 상에 산화 방지막을 형성하는 단계와, 상기 트렌치가 일부 매립되도록 상기 산화 방지막 상에 제2 절연막을 형성하는 단계와, 상기 트렌치가 매립되도록 상기 제2 절연막 상에 제3 절연막을 형성하는 단계를 포함하는 비휘발성 메모리 소자의 제조방법을 제공한다.
비휘발성 메모리 소자, 낸드 플래시 메모리 소자, 소자 분리막

Description

비휘발성 메모리 소자의 제조방법{METHOD FOR MANUFACTURING A NONVOLATILE MEMORY DEVICE}
본 발명은 반도체 제조기술에 관한 것으로, 특히 STI(Shallow Trench Isolation) 공정을 통해 소자 분리 공정이 이루어지는 비휘발성 메모리 소자의 제조방법에 관한 것이다.
비휘발성 메모리 소자인 낸드 플래시 메모리 소자(NAND type flash memory device)는 고집적을 위해 복수의 셀이 직렬 연결되어 단위 스트링(string)을 구성하며, 주로 메모리 스틱(memory stick), USB 드라이버(Universal Serial Bus driver), 하드 디스크(hard disk)를 대체할 수 있는 소자로 그 적용 분야를 넓혀 가고 있다.
낸드 플래시 메모리 소자는 기존의 LOCOS(LOCal Oxidation of Silicon) 공정 대신에 STI 공정을 적용하여 소자 분리막을 형성하고 있다. 특히, 소자의 고집적화에 따라 70nm급 이후 기술에서는 소위 SA-STI(Self Aligned-Shallow Trench Isolation) 또는 ASA-STI(Advanced Self Aligned-Shallow Trench Isolation) 공정 으로 불리어지고 있는 소자 분리 공정을 적용하여 소자 분리막과 플로팅 게이트를 함께 형성하고 있다.
하지만, SA-STI, ASA-STI 공정, 특히 ASA-STI 공정은 터널링 산화막과 플로팅 게이트용 다결정실리콘막을 먼저 증착한 후 이들과 기판을 일정 깊이로 식각하여 트렌치를 형성하기 때문에 일반적인 STI 공정에 비해 종횡비(aspect ratio)가 높다. 이에 따라 높은 종횡비를 갖는 트렌치를 매립시키는 것이 중요한 이슈가 되고 있다.
최근에는 단일막으로 소자 분리막을 형성하는 것이 아니라, HDP(High Density Plasma)막-SOD(Spin On Dielectric)막-HDP막의 적층 구조로 소자 분리막을 형성하고 있다. 즉, 복수 개의 막을 증착하여 트렌치를 매립하되, 증착공정과 화학적기계적연마(Chemical Mechanical Polishing, 이하 CMP라 함) 공정을 반복적으로 실시하여 순차적으로 트렌치를 매립하면서 종횡비를 낮추는 방법으로 소자 분리막을 형성한다.
한편, 높은 종횡비를 갖는 트렌치를 매립시키기 위해 채택된 SOD막은 매립 특성은 우수하나 HDP막에 비해 경도(hardness)가 낮기 때문에 SOD막 증착 후 실시되는 CMP 공정시 원하는 연마 특성을 확보하는데 많은 어려움이 있다. 이에 따라, 통상적으로 SOD막 증착 후 큐어링(curing) 공정을 실시하여 SOD막을 경화시키고 있다.
그러나, 도 1에 도시된 비휘발성 메모리 소자의 단면을 촬영한 SEM(Scanning Electron Microscope) 사진에도 나타난 바와 같이, SOD막 큐어링 공정시 산소(O2)에 의해 트렌치를 통해 노출된 터널링 산화막의 양측벽이 산화되어 두꺼워지는 소위 터널링 산화막의 스마일링(smiling) 현상(A 참조)이 발생된다. 또한, 플로팅 게이트의 양측벽이 산화되어 실질적으로 플로팅 게이트의 표면적이 감소되는 문제(B 참조)가 발생되는데, 플로팅 게이트의 표면적의 변화는 문턱 전압 분포를 열화시켜 소자 특성을 저하시킨다.
따라서, 본 발명은 종래기술의 문제점을 해결하기 위해 제안된 것으로서, STI 공정을 통해 소자 분리막을 형성하는 비휘발성 메모리 소자의 제조방법에 있어서, 터널링 절연막의 스마일링 현상과 플로팅 게이트의 표면적 감소를 방지하여 소자의 동작 특성-프로그램 및 소거 동작 후 메모리 셀의 문턱 전압 분포 특성-을 개선시킬 수 있는 비휘발성 메모리 소자의 제조방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 일 측면에 따른 본 발명은, 기판 상에 터널링 절연막과 플로팅 게이트용 도전막을 형성하는 단계와, 상기 도전막, 상기 터널링 절연막 및 상기 기판의 일부를 식각하여 트렌치를 형성하는 단계와, 상기 트렌치가 일부 매립되도록 제1 절연막을 형성하는 단계와, 상기 제1 절연막 상에 산화 방지막을 형성하는 단계와, 상기 트렌치가 일부 매립되도록 상기 산화 방지막 상에 제2 절연막을 형성하는 단계와, 상기 트렌치가 매립되도록 상기 제2 절연막 상에 제3 절연막을 형성하는 단계를 포함하는 비휘발성 메모리 소자의 제조방법을 제공한다.
이상에서 설명한 바와 같이, 본 발명에 의하면, STI 공정을 통해 소자 분리막을 형성하는 비휘발성 메모리 소자의 제조방법에 있어서, 소자 분리막 사이에 산 화 방지막을 형성함으로써 소자 분리막 치밀화를 위해 실시되는 큐어링 공정에 의해 터널링 산화막 및 플로팅 게이트의 측벽이 산화되는 것을 방지할 수 있으며, 이를 통해 소자의 동작 특성-프로그램 및 소거 동작 후 메모리 셀의 문턱 전압 분포 특성-을 개선시킬 수 있다.
이하에서는, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. 또한, 도면들에 있어서, 층 및 영역들의 두께와 간격은 설명의 편의와 명확성을 기하기 위하여 과장되어진 것이며, 층이 다른 층 또는 기판 '상' 또는 '상부'에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나, 또는 그들 사이에 제3의 층이 개재될 수도 있다. 또한, 명세서 전체에 걸쳐서 동일한 도면번호로 표시된 부분은 동일한 층을 나타내며, 각 도면번호에 영문을 포함하는 경우 동일층이 식각 또는 연마 공정을 통해 일부가 변형된 것을 의미한다.
실시예
도 2a 내지 도 2g는 본 발명의 실시예에 따른 비휘발성 메모리 소자의 제조방법을 설명하기 위하여 제조공정 순서대로 도시한 공정 단면도이다. 여기서는 일례로 ASA-STI 공정을 적용한 낸드 플래시 메모리 소자의 제조방법에 대해 설명하기로 한다.
먼저, 도 2a에 도시된 바와 같이, 반도체 기판(100), 예컨대 p형 기판 내에 트리플 n-웰(triple n-type well)을 형성한 후 p-웰(p-type well)을 형성한다.
이어서, 문턱전압 조절용 이온주입 공정을 실시한다.
이어서, 기판(100) 상에 실질적으로 F-N 터널링(Fouler-Nordheim Tunneling)이 일어나는 터널링 절연막(101)을 형성한다. 이때, 터널링 절연막(101)은 산화막, 예컨대 실리콘산화막(SiO2)으로 형성하거나, 실리콘산화막(SiO2)을 형성한 후 질소, 예컨대 N2 가스를 이용한 열처리 공정을 실시하여 실리콘산화막(SiO2)과 기판(100) 계면에 질화층을 형성할 수도 있다. 그 제조방법으로는 건식 산화, 습식 산화 공정 또는 라디컬 이온을 이용한 산화 공정을 이용할 수도 있으나, 특성 측면에서 라디컬 이온을 이용한 산화 공정 대신에 건식 산화, 습식 산화 공정으로 실시하는 것이 바람직하다. 한편, 질소 가스를 이용한 열처리 공정은 퍼니스(furnace) 장비를 이용하여 실시할 수 있다. 이러한 터널링 절연막(101)은 50~100Å 정도의 두께로 형성할 수 있다.
이어서, 터널링 절연막(101) 상에 플로팅 게이트로 기능하는 도전막(102)을 형성한다. 이때, 도전막(102)은 도전성을 갖는 물질은 모두 사용가능하며, 예컨대 폴리실리콘, 전이 금속 또는 희토류 금속 중 선택된 어느 하나의 물질로 형성할 수 있다. 예컨대, 다결정실리콘막은 불순물이 도핑되지 않은 언-도프트(un-doped) 다결정실리콘막 또는 불순물이 도핑된 도프트(doped) 다결정실리콘막 모두 사용가능하며, 언-도프트 다결정실리콘막의 경우 후속 이온주입공정을 통해 별도로 불순물 이온을 주입한다. 이러한 다결정실리콘막은 저압화학기상증착(Low Pressure Chemical Vapor Deposition, 이하 LPCVD라 함) 방식으로 형성한다. 이때, 소스 가스로는 실란(SiH4) 가스를 사용하고, 도핑 가스로는 포스핀(PH3), 3염화붕소(BCl3) 또는 지보란(B2H6) 가스를 사용한다. 전이 금속으로는 철(Fe), 코발트(Co), 텅스텐(W), 니켈(Ni), 팔라듐(Pd), 백금(Pt), 몰리브덴(Mo) 또는 티타늄(Ti) 등을 사용하고, 희토류 금속으로는 어븀(Er), 이터륨(Yb), 사마륨(Sm), 이트륨(Y), 란탄(La), 세륨(Ce), 테르븀(Tb), 디스프로슘(Dy), 홀뮴(Ho), 톨륨(Tm) 및 루테튬(Lu) 등을 사용한다.
이어서, 도전막(102) 상에 도전막(102)을 보호하기 위해 완충막(103)을 형성할 수도 있다. 이때, 완충막(103)은 후속 공정을 통해 형성될 하드 마스크(104) 증착 및 제거공정시 도전막(103)의 손상을 방지하기 위해 형성하며, 하드 마스크(104)와 높은 식각 선택비를 갖는 물질로 형성하는 것이 바람직하다. 예컨대, 하드 마스크(104)가 질화막, 예컨대 실리콘질화막(Si3N4)으로 형성된 경우 실리콘산화막(SiO2)으로 형성한다.
이어서, 완충막(103) 상에 하드 마스크(104)(이하, 제1 하드 마스크라 함)를 형성한다. 이때, 제1 하드 마스크(104)는 완충막(103)이 형성되지 않는 경우 도전막(102)과 높은 식각 선택비를 갖는 물질로 형성한다. 예컨대, 도전막(102)이 다결정실리콘막으로 형성된 경우 질화막, 예컨대 실리콘질화막(Si3N4)으로 형성한다. 이러한 제1 하드 마스크(104)는 증착공정시 스트레스(stress)를 최소화하기 위해 LPCVD 방식으로 형성한다.
이어서, 제1 하드 마스크(104) 상에 하드 마스크(105)(이하, 제2 하드 마스크라 함)를 더 형성할 수도 있다. 이때, 제2 하드 마스크(105)는 제1 하드 마스크(104)와 식각 선택비를 갖는 물질, 예컨대 실리콘산화막(SiO2)으로 형성한다. 이와 같이, 제1 하드 마스크(104) 상에 제2 하드 마스크(105)를 추가로 형성하는 이유는 제1 하드 마스크(104)가 질화막, 예컨대 실리콘질화막(Si3N4)으로 형성되기 때문이다.
전술한 바와 같이, 질화막은 그 특성상 산화막에 비해 증착공정시 많은 스트레스가 발생되는 한편, 제거공정시 인산(H3PO5)을 이용함에 따라 하부층, 특히 플로팅 게이트(102)의 표면 손상을 유발시킬 소지가 높다. 따라서, 가능한 질화막으로 이루어지는 제1 하드 마스크(104)의 두께를 최소화하고, 비교적 증착공정시 스트레스가 적고 제거공정이 용이한 산화막으로 이루어진 제2 하드 마스크(105)를 통해 제1 하드 마스크(104) 두께 감소를 보상하도록 한다. 이때, 총 하드 마스크의 목표치 두께-STI 식각공정과 CMP 공정을 안정적으로 진행할 수 있는 두께-에서 제2 하드 마스크(105)가 차지하는 두께는 적어도 1/2 이상이 되도록 하는 것이 바람직하다.
이어서, STI 공정을 위한 식각공정을 실시하여 제2 하드 마스크(105), 제1 하드 마스크(104), 완충막(103), 도전막(102), 터널링 절연막(101) 및 기판(100)을 일부 식각한다. 이로써, 기판(100) 내부에는 일정 깊이를 갖는 트렌치(106)가 형성 된다.
이어서, 도 2b에 도시된 바와 같이, 트렌치(106, 도 2a참조) 내부에 산화공정을 실시하여 측벽 보상막(미도시)을 형성할 수 있다. 이때, 상기 산화공정은 트렌치 형성공정시 손상된 트렌치의 측벽을 보상하기 위하여 라디컬 이온을 이용한 산화공정으로 실시하여, 실리콘산화막(SiO2)으로 27~33Å 정도의 두께로 형성할 수 있다.
이어서, 트렌치(106)가 일부 매립되도록 측벽 보호막 상에 소자 분리막용 제1 절연막(107)을 형성한다. 이때, 제1 절연막(107)은 트렌치(106)가 일부 매립되고, 트렌치(106)의 내측벽에 일정 두께로 형성되도록 라이너 형태(liner type)로 형성한다. 여기서, 라이너 형태라 함은 매립되는 물질이 트렌치(106)의 저부를 일부 매립하는 동시에 트렌치(106)의 내측벽에도 저부에 매립된 두께보다 얇은 두께로 형성된 형태를 의미한다. 즉, 트렌치(106)의 내측벽보다 저부에서 두껍게 형성된 모양을 의미한다. 예컨대, 제1 절연막(107)으로는 매립 특성이 우수한 HDP막으로 형성한다.
이어서, 도 2c에 도시된 바와 같이, 제1 절연막(107)의 단차면을 따라 산화 방지막(108)을 형성한다. 이때, 산화 방지막(108)은 후속 큐어링 공정시 산소(O2)의 침투를 방지하기 위해 질화막으로 형성하는 것이 바람직하며, 더욱이, 후속 소자 분리막용 절연막들 매립 공정시 매립 특성이 저하되지 않도록 비교적 얇게 형성하는 것이 바람직하다. 예컨대, 산화 방지막(108)은 10~20Å 정도의 두께로 형성한 다.
예컨대, 산화 방지막(108)은 증착공정으로 형성하거나, 질화처리공정(nitridation)을 실시하여 형성할 수도 있다. 증착공정의 경우에는 LPCVD 공정을 이용하여 670~710℃의 온도에서 형성한다. 질화처리공정의 경우에는 암모니아(NH3) 가스를 이용하여 제1 절연막(107)의 일부를 질화처리하여 형성한다. 더욱 구체적으로, 질화처리공정은 암모니아(NH3) 가스 분위기에서 퍼니스 어닐(furnace anneal) 공정을 실시하여 형성하거나, 급속열처리(Rapid Thermal Process, RTP) 공정을 실시하여 형성한다. 이때, 퍼니스 어닐공정은 700~850℃의 온도, 0.3~0.7Torr의 압력에서 20~40분 동안 실시한다. 급속열처리 공정은 900~1000℃의 온도에서 20~40초 동안 실시한다.
한편, 질화처리공정을 실시하여 산화 방지막(108)을 형성하는 경우에는 산화 방지막(108) 형성에 따라 감소되는 두께를 확보하기 위해 제1 절연막의 초기 증착 두께를 목표치 두께-산화 방지막(108) 형성 후 잔류되는 두께-보다 두껍게 하는 것이 바람직하다.
이어서, 도 2d에 도시된 바와 같이, 트렌치(106, 도 2a참조)가 완전히 매립되도록 산화 방지막(108)을 포함하는 기판(100) 상에 소자 분리막용 제2 절연막(109)을 형성한다. 이때, 제2 절연막(109)은 유동성이 높아 매립 특성이 우수한 SOD막으로 형성할 수 있다. 예컨대, SOD막으로는 PSZ(PoliSilaZane)막으로 형성할 수 있다.
이어서, 도 2e에 도시된 바와 같이, 제2 절연막(109A)에 대해 큐어링 공정을 실시하여 막질을 치밀화시킨다. 그 이유는 전술한 바와 같이 제2 절연막(109A)이 경도가 비교적 낮은 SOD막으로 이루어지기 때문이며, 후속 CMP 공정시 연마 특성을 확보하기 위함이다.
이어서, 제2 절연막(109A), 산화 방지막(108A), 제1 절연막(107A)을 평탄화하여 트렌치(106, 도 2a참조) 내부에 고립시킨다. 이때, 평탄화공정은 평탄화 특성이 우수한 CMP 공정으로 실시하는 것이 바람직하며, 예컨대, CMP 공정은 산화막 계열의 슬러리(slurry)를 사용하고, 제1 하드 마스크(104)를 연마 정지막으로 사용한다.
한편, CMP 공정시 제2 하드 마스크(105, 도 2d참조)는 모두 연마되어 제거되거나, 일부가 잔류될 수도 있는데, 잔류되는 제2 하드 마스크(105)는 후속 세정 또는 습식식각공정에 모두 제거됨에 따라 동도면에서는 제2 하드 마스크(105)를 도시하지 않았다.
이어서, 도 2f에 도시된 바와 같이, 제2 절연막(109B)을 일정 깊이 식각하여 트렌치(106, 도 2a참조) 내부로 후퇴(recess)시킨다. 이때, 식각공정은 건식식각공정 또는 습식식각공정 모두 가능하며, 예컨대 습식식각공정의 경우 SOD막의 식각율이 빠르기 때문에 식각 시간(etching time)을 적절히 조절하여 목표 식각(etch target)을 제어한다.
이어서, 도 2g에 도시된 바와 같이, 도 2f에서 후퇴된 제2 절연막(109B)에 의해 형성된 공간이 완전히 매립되도록 소자 분리막용 제3 절연막(110)을 형성한 다. 이때, 제3 절연막(110)은 매립 특성이 우수한 HDP막을 증착한 후 CMP 공정으로 연마하여 형성할 수 있으며, CMP 공정시 제1 하드 마스크(104)를 연마 정지막으로 사용한다.
이후, 공정은 일반적인 공정과 동일하기 때문에 그에 대한 설명은 생략하기로 한다.
한편, 상기에서, 소자 분리막용 절연막들로, HDP막을 사용하고 있으나, 이는 일례로서 매립 특성에 문제가 없다면 산화막 계열의 절연막은 모두 사용할 수 있다. 예컨대, USG(Un-doped Silicate Glass)막, 불순물 이온이 도핑된 BPSG(BoroPhoporusSilicate Glass), PSG(PhopoSilicate Glass), BSG(BoroSilicate Glass) 등을 사용할 수도 있다. 또한, SOD막에 있어서도 PSZ막에 한정되는 것은 아니며, 스핀 코팅(spin coating) 방식으로 도포할 수 있는 물질은 모두 사용할 수 있다.
본 발명의 기술 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 특히, 본 발명의 실시예에서는 ASA-STI 공정에 대해 설명하였으나, 이외에도 SA-STI 공정을 적용하는 제조방법에도 적용할 수 있다. 또한, 본 발명은 이 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예들이 가능함을 이해할 수 있을 것이다.
도 1은 종래기술에 따른 비휘발성 메모리 소자의 제조방법의 문제점을 설명하기 위해 도시한 SEM(Scanning Electron Microscope) 사진.
도 2a 내지 도 2g는 본 발명의 실시예에 따른 비휘발성 메모리 소자의 제조방법을 도시한 공정 단면도.
<도면의 주요 부분에 대한 부호의 설명>
100 : 반도체 기판 101 : 터널링 절연막
102 : 플로팅 게이트 103 : 완충막
104 : 제1 하드 마스크 105 : 제2 하드 마스크
106: 트렌치 107 : 제1 절연막
108 : 산화 방지막 109 : 제2 절연막
110 : 제3 절연막

Claims (10)

  1. 기판 상에 터널링 절연막과 플로팅 게이트용 도전막을 형성하는 단계;
    상기 도전막, 상기 터널링 절연막 및 상기 기판의 일부를 식각하여 트렌치를 형성하는 단계;
    상기 트렌치가 일부 매립되도록 제1 절연막을 형성하는 단계;
    상기 제1 절연막 상에 산화 방지막을 형성하는 단계;
    상기 트렌치가 일부 매립되도록 상기 산화 방지막 상에 제2 절연막을 형성하는 단계; 및
    상기 트렌치가 매립되도록 상기 제2 절연막 상에 제3 절연막을 형성하는 단계
    를 포함하는 비휘발성 메모리 소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 산화 방지막은 질화막으로 형성하는 비휘발성 메모리 소자의 제조방법.
  3. 제 2 항에 있어서,
    상기 질화막은 증착공정 또는 질화처리공정으로 형성하는 비휘발성 메모리 소자의 제조방법.
  4. 제 3 항에 있어서,
    상기 증착공정은 LPCVD(Low Pressure Chemical Vapor Deposition) 공정을 이용하여 670~710℃의 온도에서 실시하는 비휘발성 메모리 소자의 제조방법.
  5. 제 3 항에 있어서,
    상기 질화처리공정은 암모니아(NH3) 가스를 이용하여 실시하는 비휘발성 메모리 소자의 제조방법.
  6. 제 5 항에 있어서,
    상기 질화처리공정은 퍼니스 어닐(furnace anneal) 공정 또는 급속열처리 공정으로 실시하는 비휘발성 메모리 소자의 제조방법.
  7. 제 6 항에 있어서,
    상기 퍼니스 어닐 공정은 700~850℃의 온도, 0.3~0.7Torr의 압력에서 20~40분 동안 실시하는 비휘발성 메모리 소자의 제조방법.
  8. 제 6 항에 있어서,
    상기 급속열처리 공정은 900~1000℃의 온도에서 20~40초 동안 실시하는 비휘발성 메모리 소자의 제조방법.
  9. 제 1 항에 있어서,
    상기 제1 및 제3 절연막은 HDP(High Density Plasma)막으로 형성하고, 상기 제2 절연막은 SOD(Spin On Dielectric)막으로 형성하는 비휘발성 메모리 소자의 제조방법.
  10. 제 1 항에 있어서,
    상기 제2 절연막을 형성하는 단계는,
    상기 트렌치가 매립되도록 상기 산화 방지막 상에 상기 제2 절연막을 증착하는 단계;
    상기 제2 절연막에 대해 큐어링 공정을 실시하는 단계;
    상기 제2 절연막, 상기 산화 방지막 및 상기 제1 절연막을 연마하는 단계; 및
    상기 제2 절연막을 식각하여 일정 깊이로 후퇴시키는 단계
    를 포함하는 비휘발성 메모리 소자의 제조방법.
KR1020070067621A 2007-07-05 2007-07-05 비휘발성 메모리 소자의 제조방법 KR20090003882A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070067621A KR20090003882A (ko) 2007-07-05 2007-07-05 비휘발성 메모리 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070067621A KR20090003882A (ko) 2007-07-05 2007-07-05 비휘발성 메모리 소자의 제조방법

Publications (1)

Publication Number Publication Date
KR20090003882A true KR20090003882A (ko) 2009-01-12

Family

ID=40486441

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070067621A KR20090003882A (ko) 2007-07-05 2007-07-05 비휘발성 메모리 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR20090003882A (ko)

Similar Documents

Publication Publication Date Title
KR101050454B1 (ko) 반도체 소자의 소자 분리막 및 그 형성방법
JP2003197784A (ja) フラッシュメモリセルの製造方法
KR100799151B1 (ko) 플래시 메모리 소자의 소자 분리막 형성방법
US8803218B2 (en) Nonvolatile memory device and method for fabricating the same
KR20060112450A (ko) Ｕ자형 부유 게이트를 가지는 플래시 메모리 제조방법
KR101026382B1 (ko) 반도체 소자의 소자분리막 형성방법
US7563689B2 (en) Method for fabricating nonvolatile memory device
KR100757335B1 (ko) 불휘발성 메모리 장치 및 이를 제조하는 방법
US20080085584A1 (en) Oxidation/heat treatment methods of manufacturing non-volatile memory devices
KR100956599B1 (ko) 비휘발성 메모리 소자의 제조방법
US20080227268A1 (en) Method of forming an isolation layer in a semiconductor memory device
JP2010045239A (ja) 不揮発性半導体記憶装置の製造方法
KR20090003882A (ko) 비휘발성 메모리 소자의 제조방법
KR100909798B1 (ko) 비휘발성 메모리 소자의 제조방법
KR20060135221A (ko) 플래시 메모리 소자의 셀 제조방법
KR20090012831A (ko) 비휘발성 메모리 소자의 제조방법
KR100864629B1 (ko) 반도체 소자의 소자 분리막 및 그 형성방법
KR20090053036A (ko) 플래시 메모리 소자의 제조 방법
KR100967098B1 (ko) 비휘발성 메모리 소자의 제조방법
KR20080099463A (ko) 반도체 소자, 비휘발성 메모리 소자 및 그 제조방법
KR20080079002A (ko) 반도체 메모리 소자의 소자 분리막 형성 방법
KR20090044917A (ko) 비휘발성 메모리 소자의 제조방법
KR100871642B1 (ko) 비휘발성 메모리 소자의 제조방법
KR20100077275A (ko) 비휘발 메모리 소자의 제조 방법
KR20090012832A (ko) 비휘발성 메모리 소자 및 그 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid