KR20090003744A - 비휘발성 메모리 소자 및 그 제조방법 - Google Patents
비휘발성 메모리 소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR20090003744A KR20090003744A KR1020070066664A KR20070066664A KR20090003744A KR 20090003744 A KR20090003744 A KR 20090003744A KR 1020070066664 A KR1020070066664 A KR 1020070066664A KR 20070066664 A KR20070066664 A KR 20070066664A KR 20090003744 A KR20090003744 A KR 20090003744A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- charge trap
- layer
- tunneling insulating
- insulating film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 10
- 230000005641 tunneling Effects 0.000 claims abstract description 41
- 230000000903 blocking effect Effects 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 claims abstract description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract 2
- 238000009826 distribution Methods 0.000 description 6
- 239000002784 hot electron Substances 0.000 description 6
- 229910000449 hafnium oxide Inorganic materials 0.000 description 3
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910001928 zirconium oxide Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000005288 electromagnetic effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000004380 ashing Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 전하 트랩막내의 전자와 정공간 분포 차이를 방지하고, 프로그램 바이어스 전압을 줄이기 위한 비휘발성 메모리 소자 및 그 제조방법을 제공하기 위한 것으로, 이를 위해 본 발명은 기판과, 기판에 일정 간격을 갖고 이격되어 형성된 소오스 및 드레인과, 소오스와 드레인 사이의 기판에 형성된 채널 영역과, 채널 영역상에 형성된 터널링 절연막과, 소오스측 터널링 절연막상에 국부적으로 형성되는 전하 트랩막과, 전하 트랩막을 포함한 터널링 절연막상에 형성되는 블록킹 절연막과, 블록킹 절연막상에 형성되는 게이트 전극을 포함하는 비휘발성 메모리 소자를 제공한다.
SONOS, 전자, 정공, 분포, 유효 게이트 두께, 프로그램 전압
Description
본 발명은 반도체 기술에 관한 것으로, 특히, 비휘발성 메모리 소자 및 그 제조방법에 관한 것이다.
데이터를 저장하기 위해 사용되는 반도체 메모리 소자들은, 일반적으로 휘발성(volatile) 또는 비휘발성(non-volatile) 메모리 소자로 구별될 수 있다.
휘발성 메모리 소자는 전원 공급이 중단됨에 따라 저장된 데이터가 소실되지만, 비휘발성 메모리 소자는 전원 공급이 중단되더라도 저장된 데이터를 유지한다. 따라서, 이동 전화 시스템, 음악 및 영상 데이터를 저장하기 위한 메모리 카드 및 그 밖의 다른 응용 장치에서와 같이 전원을 항상 사용할 수 없거나, 종종 중단되거나, 낮은 파워 사용이 요구되는 상황에서는 비휘발성 메모리 소자가 폭넓게 사용되고 있다.
이러한 비휘발성 메모리 소자는 종래에 플로팅 게이트(floating gate)형이 주로 사용되었으나, 최근 들어 플로팅 게이트형 비휘발성 메모리 소자와 구동방식이 비슷하고 폴리실리콘막으로 된 플로팅 게이트 대신에 질화막을 전하 저장층으로 이용하는 SONOS(Silicon-Oxide-Nitride-Oxide-Silicon)형 비휘발성 메모리 소자가 주목받고 있다.
SONOS형 비휘발성 메모리 소자는 전하 저장층으로 질화막을 사용하여, 비휘발성 메모리 소자의 수직 두께를 낮추어 집적도를 향상시킬 수 있는 장점이 있다.
도 1은 일반적인 SONOS형 비휘발성 메모리 소자를 나타낸 단면도이다.
도 1에 도시된 바와 같이, 기판(10)상에 게이트 스택(100)이 형성되고, 게이트 스택(100) 양측 기판(10)에는 드레인 및 소오스(15, 16)가 형성되어 있다.
게이트 스택(100)은 터널링 절연막(11), 전하 트랩막(12), 블록킹 절연막(13) 및 게이트 전극(14)이 순차적으로 적층된 구조를 갖는다. 전하 트랩막(12)은 소정 밀도의 차지 트랩 사이트(charge trap site)를 가지며, 블록킹 절연막(13)은 전하 트랩막(12)에 전하가 트랩될 때, 게이트 전극(14)으로 전하가 이동하는 것을 방지한다.
게이트 스택(100) 하부의 드레인(15)과 소오스(16) 사이의 기판(10)에는 채널 영역(200)이 형성된다.
프로그램시에는, 게이트 전극(14)에 프로그램을 위한 바이어스 전압, 예를 들어 양(+)의 전압을 인가하고, 드레인 및 소오스(15, 16)에 소정의 프로그램 전압을 인가한다. 그러면, 소오스(16) 근처의 채널 영역(200)에서 열전자들(hot electrons)이 발생되며, 이 열전자들이 터널링 절연막(11)을 통과하여 전하 트랩 막(12) 안으로 트랩(trap)됨에 따라 셀의 문턱전압이 상승한다.
소거시에는, 게이트 전극(14)에 소거를 위한 소정의 바이어스 전압, 예를 들어 음(-)의 바이어스 전압을 인가하고, 드레인 및 소오스(15, 16)에 소정의 소거 전압을 인가한다. 그러면, 소오스(16) 근처의 채널 영역(200)에서 홀들(holes)이 발생되고, 이 홀들이 터널링 절연막(11)을 통해 전하 트랩막(12)으로 주입된다. 전하 트랩막(12)으로 주입된 홀들은 전하 트랩막(12)의 트랩 사이트에 이미 트랩되어 있는 전자들과 재결합하게 되며, 이에 따라 셀의 문턱전압이 하강한다.
그러나, 전술한 종래의 비휘발성 메모리 소자에서는, 기판(10)과 게이트 전극(14) 사이에 터널링 절연막(11), 전하 트랩막(12) 및 블록킹 절연막(13)으로 된 적층막이 구성됨에 따라, 게이트 절연막의 유효 두께가 매우 크며, 이에 따라 높은 프로그램 전압이 요구된다.
또한, 전하 트랩막(12)의 트랩 사이트에 트랩된 전자는 전하 트랩막(12)의 수평방향을 따라 이동 가능하여 전하 트랩막(12)의 수평 방향을 따라 넓게 분포하는 반면, 정공은 전자기적 효과에 의해 소오스(16) 부근의 전하 트랩막(12)에만 분포한다. 이러한 전하 트랩막(12)내의 전자와 정공간 분포 차이로 인하여 소거가 불완전하게 이루어지고(erase fail), 이에 따라 데이터 신뢰성(data retention)이 저하된다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 프로그램 바이어스 전압을 낮출 수 있고, 전하 트랩막내의 전자와 정공간 분포 차이를 방지할 수 있는 비휘발성 메모리 소자 및 그의 제조방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 일측면에 따른 본 발명은, 기판과, 상기 기판에 일정 간격을 갖고 이격되어 형성된 소오스 및 드레인과, 상기 소오스와 상기 드레인 사이의 상기 기판에 형성된 채널 영역과, 상기 채널 영역상에 형성된 터널링 절연막과, 상기 소오스측 상기 터널링 절연막상에 국부적으로 형성되는 전하 트랩막과, 상기 전하 트랩막을 포함한 상기 터널링 절연막상에 형성되는 블록킹 절연막과, 상기 블록킹 절연막상에 형성되는 게이트 전극을 포함하는 비휘발성 메모리 소자를 제공한다.
상기한 목적을 달성하기 위한 다른 측면에 따른 본 발명은, 기판상에 터널링 절연막을 형성하고 상기 터널링 절연막의 일부분 상에 전하 트랩막을 형성하는 단계와, 상기 전하 트랩막을 포함한 상기 터널링 절연막상에 블록킹 절연막과 게이트용 도전막을 적층하여 형성하는 단계와, 상기 전하 트랩막이 일측에 포함되도록 상기 게이트용 도전막과 상기 블록킹 절연막과 상기 터널링 절연막을 패터닝하여 게 이트를 형성하는 단계를 포함하는 비휘발성 메모리 소자의 제조방법을 제공한다.
본 발명에 의하면, 다음과 같은 효과가 있다.
첫째, 전하 트랩막을 채널 영역의 일부분에만 형성하여 유효 게이트 두께를 줄일 수 있으므로, 프로그램시 게이트 전극에 인가하는 바이어스 전압을 낮출 수 있다.
둘째, 전하 트랩막을 소오스 부근 채널 영역에 국부적으로 형성하여 전하 트랩막내에 전자와 정공간 분포 차이를 방지할 수 있으므로, 전하 트랩막내의 전자와 정공간 분포 차이로 인해 발생된 문제점(불완전한 소거, 데이터 신뢰성 저하)을 해결할 수 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. 또한, 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이며, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판상에 직접 형성될 수 있거나, 또는 그들 사이에 제3의 층이 개재될 수도 있다. 또한 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분은 동일한 구성요소들을 나타 낸다.
실시예
도 2는 본 발명의 실시예에 따른 비휘발성 메모리 소자의 단면도이다.
도 2에 도시된 바와 같이, 본 발명의 실시예에 따른 비휘발성 메모리 소자는 채널 영역(300)을 갖는 기판(30)과, 기판(30)에 형성되며 채널 영역(300)을 사이에 두고 분리된 드레인 및 소오스(36, 37)와, 소오스(37)에 인접한 채널 영역(300) 상부에 국부적으로 형성된 전하 트랩막(32)과, 전하 트랩막(32)을 포함한 채널 영역(300) 상부에 형성된 게이트 전극(35A)을 포함한다.
전하 트랩막(32)은 열전자들이 트랩되는 막으로, 실리콘질화막으로 형성함이 바람직하다. 이 외에도, 산화질화막, 지르코늄 산화막, 알루미늄 산화막, 하프늄 산화막 중 어느 하나 또는 둘 이상을 적층하여 형성할 수도 있다.
채널 영역(300)과 전하 트랩막(32) 사이에는 터널링 절연막(31)이 형성되고, 전하 트랩막(32)과 게이트 전극(35A) 사이에는 블록킹 절연막(34)이 형성된다.
전하 트랩막(32)은 열전자들이 트랩되는 막으로, 실리콘질화막으로 형성함이 바람직하다. 이 외에도, 산화질화막, 지르코늄 산화막, 알루미늄 산화막, 하프늄 산화막 중 어느 하나 또는 둘 이상을 적층하여 형성할 수도 있다.
전하 트랩막(32) 하부의 터널링 절연막(31)은 전하가 터널링되는 부분이고, 전하 트랩막(32) 상부의 블록킹 절연막(34)은 전하 트랩막(32)에 전하가 트랩될 때 게이트 전극(35A)으로 전하가 이동하는 것을 방지한다.
터널링 절연막(31)과 블록킹 절연막(34)은 전하 트랩막(32)이 형성되지 않은 채널 영역(300) 상부로 확장되어 서로 맞닿아 있으며, 이들은 실질적인 게이트 절연막으로 기능한다. 따라서, 게이트 절연막의 유효 두께는 터널링 절연막(31)과 블록킹 절연막(34)의 두께를 합한 값이 되며, 종래에 비해 전하 트랩막의 두께만큼 감소된다.
전하 트랩막(32)은 소오스(37) 부근 터널링 절연막(31)상에 상부에 국부적으로 배치된다. 따라서, 프로그램시 전하 트랩막(32)에 주입된 전자가 전하 트랩막(32)의 수평 방향으로 이동하더라도 그 이동 길이가 짧기 때문에, 결국 전자는 소오스(37) 부근의 전하 트랩막(32)에 분포하게 된다. 그리고, 소거시 전하 트랩막(32)에 주입된 정공은 전자기적 효과에 의해 소오스(37) 부근의 전하 트랩막(32)에 분포하게 되므로, 전하 트랩막(32)내의 전자와 정공간 분포 차이가 발생하지 않는다.
도 3a 내지 도 3f는 본 발명의 실시예에 따른 비휘발성 메모리 소자의 제조방법을 설명하기 위한 공정 단면도들이다.
먼저, 도 3a에 도시된 바와 같이, 기판(30)상에 터널링 절연막(31)과 전하 트랩막(32)과 버퍼막(33)을 순차적으로 형성한다.
터널링 절연막(31)은 프로그래밍시 기판(30)으로부터 열전자들이 터널링되는 막으로서, 산화질화막과 실리콘산화막 중 하나 이상을 포함하는 것이 바람직하다.
전하 트랩막(32)은 열전자들이 트랩되는 막으로, 실리콘질화막으로 형성함이 바람직하다. 이 외에도, 산화질화막, 지르코늄 산화막, 알루미늄 산화막, 하프늄 산화막 중 어느 하나 또는 둘 이상을 적층하여 형성할 수도 있다.
버퍼막(33)은 이후 전하 트랩막(32) 식각시 마스크로 사용된 포토레지스트(미도시)를 제거하는 에싱(ashing) 공정에서 전하 트랩막(32)의 손상을 방지하기 위한 완충 역할을 하는 막으로, 실리콘 산화막 또는 실리콘질화막 중 어느 하나로 형성하거나 이들을 적층하여 형성할 수 있다.
이어서, 도 3b에 도시된 바와 같이, 버퍼막(33)상에 포토레지스트(미도시)를 도포하고 채널 영역 예정 부위의 일부에 남도록 포토레지스트를 패터닝한 다음, 패터닝된 포토레지스트를 마스크로 버퍼막(33)과 전하 트랩막(32)을 식각한다.
상기 식각은 비등방성 식각이 가능한 플라즈마 식각 공정을 이용하여 수행함이 바람직하다.
상기 식각시 전하 트랩막(32)이 불완전하게 식각되지 않게 하기 위해서, 터널링 절연막(31)이 노출되도록 메인 식각(main etch)을 실시한 다음에, 메인 식각시 불완전하게 식각된 전하 트랩막(32)을 제거하기 위하여 일정 시간 동안 오버 식각(over etch)을 진행하도록 함이 바람직하다.
식각 결과, 전하 트랩막(32)은 채널 영역(300) 일측에 국부적으로 남겨지며, 전하 트랩막(32)이 제거됨에 따라 하부의 터널링 절연막(31)이 노출되게 된다.
이후, 남아있는 포토레지스트 및 버퍼막(33)을 제거한다.
이어서, 도 3c에 도시된 바와 같이, 프리크리닝(pre-cleaning) 공정을 실시하고, 전하 트랩막(32)을 포함하여 노출된 터널링 절연막(31)상에 블록킹 절연막(34)을 형성한다. 블록킹 절연막(34)은 열산화방법 또는 화학기상증착법으로 형 성된 실리콘 산화막을 사용하는 것이 바람직하다.
이어서, 도 3d에 도시된 바와 같이, 블록킹 절연막(34)상에 게이트 전극용 도전막(35)을 형성한다.
게이트 전극용 도전막(35)은 폴리실리콘막으로 형성함이 바람직하다. 이 외에도, 폴리실리콘막, 금속막 또는 금속실리사이드막 중 어느 하나로 된 단일막 또는 둘 이상으로 된 적층막으로 형성할 수도 있다.
이어서, 도 3e에 도시된 바와 같이, 사진 식각 공정으로 채널 예정 부위에 남도록 게이트 전극용 도전막(35)과 블록킹 절연막(34)과 터널링 절연막(31)을 패터닝하여, 터널링 절연막(31), 터널링 절연막(31)의 일측 일부분상에 국부적으로 형성된 전하 트랩막(32), 전하 트랩막(32)을 포함한 터널링 절연막(31)상에 형성된 블록킹 절연막(34) 및 게이트 전극(35A)이 적층된 구조의 게이트를 형성한다.
이어서, 도 3f에 도시된 바와 같이, 게이트 전극(35A)을 마스크로 기판(30)에 불순물 이온을 주입하여 드레인 및 소오스(36, 37)를 형성한다. 여기서, 전하 트랩막(32)에 인접하여 형성되는 것은 소오스(37)이며, 드레인 및 소오스(36, 37) 사이의 기판(30)에는 채널 영역(300)이 된다.
이상으로, 본 발명의 실시예에 따른 비휘발성 메모리 소자 제조를 완료한다.
본 발명에 따른 전하 트랩막(32)은 채널 영역(300)의 일부분에만 형성된다. 따라서, 전하 트랩막(32)이 형성되지 않은 채널 영역(300)상에는 터널링 절연막(31)과 블록킹 절연막(34)이 적층되어 지며, 이들이 실질적인 게이트 절연막으로 기능함에 따라서, 게이트 절연막의 유효 두께는 터널링 절연막(31)과 블록킹 절연 막(34)의 두께를 합한 값이 되며, 종래에 비해 전하 트랩막의 두께만큼 감소된다.
또한, 본 발명에 따른 전하 트랩막(32)은 소오스(37)측 채널 영역(300) 상부에 국부적으로 형성된다. 따라서, 프로그램시 전하 트랩막(32)에 주입된 전자가 전하 트랩막(32)의 수평 방향으로 이동하더라도 그 이동 길이가 짧기 때문에, 결국 전자는 소오스(37) 부근의 전하 트랩막(32)에 분포하게 된다. 그리고, 소거시 전하 트랩막(32)에 주입된 정공은 전자기적 효과에 의해 소오스(37) 부근의 전하 트랩막(32)에 분포하게 된다. 따라서, 전하 트랩막(32)내의 전자와 정공간 분포 차이가 없게 된다.
본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1은 종래 기술에 따른 비휘발성 메모리 소자를 나타낸 단면도.
도 2는 본 발명의 실시예에 따른 비휘발성 메모리 소자를 나타낸 단면도.
도 3a 내지 도 3f는 본 발명의 실시예에 따른 비휘발성 메모리 소자의 제조방법을 나타낸 공정 단면도들.
〈도면의 주요 부분에 대한 부호의 설명〉
30 : 기판
31 : 터널링 절연막
32 : 전하 트랩막
33 : 버퍼막
34 : 블록킹 절연막
35 : 게이트 전극용 도전막
35A : 게이트 전극
36 : 드레인
37 : 소오스
Claims (4)
- 기판;상기 기판에 일정 간격을 갖고 이격되어 형성된 소오스 및 드레인;상기 소오스와 상기 드레인 사이의 상기 기판에 형성된 채널 영역;상기 채널 영역상에 형성된 터널링 절연막;상기 소오스측 상기 터널링 절연막상에 국부적으로 형성되는 전하 트랩막;상기 전하 트랩막을 포함한 상기 터널링 절연막상에 형성되는 블록킹 절연막;상기 블록킹 절연막상에 형성되는 게이트 전극을 포함하는 비휘발성 메모리 소자.
- 기판상에 터널링 절연막을 형성하고 상기 터널링 절연막의 일부분상에 전하 트랩막을 형성하는 단계;상기 전하 트랩막을 포함한 상기 터널링 절연막상에 블록킹 절연막과 게이트용 도전막을 적층하여 형성하는 단계;상기 전하 트랩막이 일측에 포함되도록 상기 게이트용 도전막과 상기 블록킹 절연막과 상기 터널링 절연막을 패터닝하여 게이트를 형성하는 단계를 포함하는 비휘발성 메모리 소자의 제조방법.
- 제 2항에 있어서,상기 터널링 절연막의 일부분상에 전하 트랩막을 형성하는 단계는,상기 터널링 절연막상에 전하 트랩막 및 버퍼막을 순차적으로 형성하는 단계;상기 버퍼막의 일부분상에 포토레지스트 패턴을 형성하는 단계;상기 포토레지스트 패턴을 마스크로 상기 버퍼막과 상기 전하 트랩막을 식각하여 상기 전하 트랩막을 상기 터널링 절연막의 일부분상에 남기는 단계;상기 포토레지스트 패턴 및 상기 버퍼막을 제거하는 단계를 포함하는 비휘발성 메모리 소자의 제조방법.
- 제 3항에 있어서,상기 버퍼막을 실리콘 산화막 또는 실리콘질화막 중 어느 하나로 형성하거나 이들을 적층하여 형성하는 비휘발성 메모리 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070066664A KR20090003744A (ko) | 2007-07-03 | 2007-07-03 | 비휘발성 메모리 소자 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070066664A KR20090003744A (ko) | 2007-07-03 | 2007-07-03 | 비휘발성 메모리 소자 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20090003744A true KR20090003744A (ko) | 2009-01-12 |
Family
ID=40486322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070066664A KR20090003744A (ko) | 2007-07-03 | 2007-07-03 | 비휘발성 메모리 소자 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20090003744A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109994488A (zh) * | 2017-12-30 | 2019-07-09 | 苏州诺存微电子有限公司 | 一种nor型存储组、存储装置及制作方法 |
-
2007
- 2007-07-03 KR KR1020070066664A patent/KR20090003744A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109994488A (zh) * | 2017-12-30 | 2019-07-09 | 苏州诺存微电子有限公司 | 一种nor型存储组、存储装置及制作方法 |
| CN109994488B (zh) * | 2017-12-30 | 2021-09-28 | 苏州诺存微电子有限公司 | 一种nor型存储组、存储装置及制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5590353B2 (ja) | 半導体装置 | |
| US5610091A (en) | Method for manufacturing a non-volatile memory cell | |
| US8110461B2 (en) | Flash memory device and manufacturing method of the same | |
| KR101038873B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| US20090090962A1 (en) | Nonvolatile semiconductor memory and method of manufacturing the same | |
| JP4287217B2 (ja) | 局部的ｓｏｎｏｓ構造を有する不揮発性メモリの製造方法 | |
| US7049189B2 (en) | Method of fabricating non-volatile memory cell adapted for integration of devices and for multiple read/write operations | |
| US6844589B2 (en) | Non-volatile SONOS memory device and method for manufacturing the same | |
| JP2012186438A (ja) | 不揮発性メモリ及びその製造方法 | |
| KR100442883B1 (ko) | 측벽 게이트와 ｓｏｎｏｓ 셀 구조를 갖는 불휘발성메모리 소자의 제조 방법 | |
| KR100634162B1 (ko) | 스플리트 게이트 메모리 장치 및 그 제조방법 | |
| KR100606928B1 (ko) | 비휘발성 메모리 장치 및 그 제조방법 | |
| KR100660283B1 (ko) | 스플리트 게이트형 비휘발성 기억 장치 및 그 제조방법 | |
| TWI543303B (zh) | 非揮發性記憶體以及其製作方法 | |
| KR20090003744A (ko) | 비휘발성 메모리 소자 및 그 제조방법 | |
| KR100609067B1 (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| US20060292798A1 (en) | Flash memory device and method for manufacturing the same | |
| KR100642383B1 (ko) | 개선된 소거효율을 갖는 플래시 메모리소자 및 그 제조방법 | |
| KR20110033492A (ko) | 반도체 소자 및 그 제조 방법 | |
| TWI493660B (zh) | 非揮發性記憶體及其製作方法 | |
| US8138044B2 (en) | Method for manufacturing semiconductor flash memory and flash memory cell | |
| KR100253582B1 (ko) | 플레쉬 메모리 소자의 제조방법 | |
| KR100503368B1 (ko) | 비휘발성 반도체 메모리 소자의 제조 방법 | |
| KR101546301B1 (ko) | 비휘발성 메모리 소자 제조 방법 | |
| JP5363004B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |