KR20090001075A - 임프린트용 스탬프 및 이를 이용한 반도체 소자의 패턴형성 방법 - Google Patents

임프린트용 스탬프 및 이를 이용한 반도체 소자의 패턴형성 방법 Download PDF

Info

Publication number
KR20090001075A
KR20090001075A KR1020070065174A KR20070065174A KR20090001075A KR 20090001075 A KR20090001075 A KR 20090001075A KR 1020070065174 A KR1020070065174 A KR 1020070065174A KR 20070065174 A KR20070065174 A KR 20070065174A KR 20090001075 A KR20090001075 A KR 20090001075A
Authority
KR
South Korea
Prior art keywords
resist
stamp
pattern
layer
imprint
Prior art date
Application number
KR1020070065174A
Other languages
English (en)
Inventor
박준택
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070065174A priority Critical patent/KR20090001075A/ko
Publication of KR20090001075A publication Critical patent/KR20090001075A/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00444—Surface micromachining, i.e. structuring layers on the substrate
    • B81C1/0046—Surface micromachining, i.e. structuring layers on the substrate using stamping, e.g. imprinting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 임프린트용 스탬프 및 이를 이용한 반도체 소자의 패턴 형성 방법에 관한 것으로, 투명 기판 양측 에지부에 차광층이 구비된 임프린트용 스탬프를 이용하여 상기 스탬프 에지부에 발생한 레지스트 레지듀에 자외선이 투사되는 것을 방지함으로써, 상기 레지스트 레지듀가 하드닝되지 않도록하고, 상기 하드닝되지 않은 상기 레지스트 레지듀를 제거하여 원하는 미세 패턴을 형성하며, 디펙트를 방지하여 소자의 특성을 향상시키는 기술을 개시한다.

Description

임프린트용 스탬프 및 이를 이용한 반도체 소자의 패턴 형성 방법{STAMP FOR IMPRINT AND METHOD FOR FORMING THE PATTERN USING THE SAME}
도 1a 내지 도 1d는 종래 기술에 따른 임프린트용 스탬프 및 이를 이용한 패턴 형성 방법을 도시한 단면도.
도 2a 내지 도 2e는 본 발명에 따른 임프린트용 스탬프 및 이를 이용한 패턴 형성 방법을 도시한 단면도.
< 도면의 주요 부분에 대한 부호 설명 >
100, 200 : 웨이퍼 110, 210 : 레지스트층
120, 220 : 임프린트용 스탬프 110a, 210a : 미세 패턴
110b : 레지듀 패턴 210b : 레지스트 레지듀
225 : 차광층
본 발명은 임프린트용 스탬프 및 이를 이용한 반도체 소자의 패턴 형성 방법에 관한 것으로, 투명 기판 양측 에지부에 차광층이 구비된 임프린트용 스탬프를 이용하여 상기 스탬프 에지부에 발생한 레지스트 레지듀에 자외선이 투사되는 것을 방지함으로써, 상기 레지스트 레지듀가 하드닝되지 않도록하고, 상기 하드닝되지 않은 상기 레지스트 레지듀를 제거하여 원하는 미세 패턴을 형성하며, 디펙트를 방지하여 소자의 특성을 향상시키는 기술을 개시한다.
리소그래피(Lithography) 기술은 웨이퍼 상에 집적회로를 정의하는 복잡한 패턴을 인쇄하여 형성하는 기술로서, 리소그래피 기술의 발전은 오늘날 집적회로의 고 집적도를 가능하게 하였다.
기존에 널리 사용되던 광학 리소그래피는 레지스트층이 도포된 반도체 웨이퍼 상에 고정밀 광학계를 이용하여 축소된 마스크 상의 패턴을 이미지화한다.
이러한 광학 리소그래피는, g-line(435㎚), i-line(365㎚)을 거쳐서 현재 248㎚ DUV(Deep Ultraviolet)를 생성하는 KrF(Krypton Fluoride) 엑시머 레이저를 광원으로 사용한다.
그러나, 기존의 광학 리소그래피는 70㎚ 이하의 초극미세 패턴형성은 한계가 있다.
이러한 광학 리소그래피의 한계를 극복하기 위해, 이른바 차세대 리소그래피(Next-Generation Lithographies, NGLs)라고 불리는 기술들이 개발되고 있다.
이러한 기술로는 EUV 리소그래피(EUVL), X-ray 리소그래피, Ion-beam Projection 리소그래피, Electron-Beam 리소그래피, Dip pen 리소그래피, AFM(Atomic Force Microscope) 및 STM(Scanning Tunneling Microscope)을 이용한 Proximal Probe 리소그래피 등이 제안되고 있다.
이와 같이, 상기한 리소그래피 방법은, 최대 패터닝 면적이 작고, 패터닝 속 도 및 처리량이 너무 낮을 뿐만 아니라 비용이 과도히 소모된다는 문제점을 갖고 있어 나노패턴의 경제적인 대량생산이라는 측면에 문제가 있다.
또한, 적용하기 위해서 다단계의 전처리 과정을 거치거나 복잡한 장치를 필요로 하거나, 패턴의 높이가 마스크로 사용될 수 없을 정도로 작다는 등의 이유로 실제 나노패턴 공정에서의 적용은 지극히 비현실적이다.
이러한 리소그래피 방법들의 문제를 극복하기 위해 제안된 나노 임프린트 리소그래피 방법은, 나노 구조물 및 나노 소자의 경제적인 대량생산을 위한 기술로 각광받고 있다.
여기서, 나노 임프린트 리소그래피 방법이란, PMMA(Polymethylmethacrylate) 등의 자외선 경화성 또는 열가소성 폴리머 등으로 코팅한 기판표면을 나노 크기의 구조물(100㎚이하)을 갖는 스탬프(stamp)로 압착하여 기판 상의 폴리머 레지스트(resist) 표면 위에 스탬프의 패턴을 옮기는 방법이다.
이때, 레지스트에 각인된 나노구조는 스탬프의 형상과 동일하게 형성되며, 스탬프는 주로 나노 크기의 패턴을 가진 실리콘, 실리콘 산화물 등으로 제작된다.
도 1a 내지 도 1d는 종래기술에 따른 임프린트용 스탬프 및 이를 이용한 반도체 소자의 패턴 형성 방법을 도시한 단면도들이다.
도 1a 및 도 1b를 참조하면, 웨이퍼(100) 상에 레지스트층(110)을 형성한다.
여기서, 레지스트층(110)은 자외선 경화성이나 열경화성 고분자 수지와 같은 레지스트를 사용한다.
다음에, 미세 패턴을 정의하는 요철부가 구비된 임프린트용 스탬프(120)로 레지스트층(110) 표면을 압착시켜 임프린트용 스탬프(120)의 미세 패턴이 임프린트되도록 한다.
여기서, 상기 임프린트 공정은 직접 압력을 가하여 찍어내는 방법도 있고, 임프린트용 스탬프와 레지스트층 간에 작용하는 흡착력을 이용하는 방법도 있다.
이때, 레지스트층(110)의 도포량을 적절히 조절하는 것이 바람직하나, 적절하게 도포되지 않았을 경우, 스탬프(120) 에지부에 흡착된 레지스트층(110)에 'A'와 같이 레지스트 레지듀가 발생하게 된다.
도 1c를 참조하면, 임프린트용 스탬프(120)에 의해 임프린트된 레지스트층(110)에 자외선을 투사하여 레지스트층(110)이 하드닝(Hardening)되도록 한다.
이때, 자외선을 투과하는 방법 이외에도 웨이퍼(100) 하부에 레지스트층(110)의 유리전이온도 이상의 열을 가하여 레지스트층(110)이 하드닝되도록 할 수 도 있다.
여기서, 레지스트층(110)이 자외선 경화성 고분자 수지를 사용한 경우에는 자외선으로 노광하고, 레지스트층(110)이 열경화성 고분자 수지일 경우에는 열을 가하여 레지스트를 경화시키는 것이 바람직하다.
도 1d를 참조하면, 임프린트용 스탬프(120)를 레지스트층(110)으로부터 분리시켜 미세 패턴(110a)을 형성한다.
이때, 'A'와 같이 상기 레지스트 레지듀도 하드닝되어 'A''와 같이 원치않는 레지듀 패턴(110b)이 형성되거나, 레지듀 패턴(110b)이 떨어져나가 후속 공정 시 디펙트를 유발시키는 문제가 있다.
상술한 종래 기술에 따른 임프린트용 스탬프 및 이를 이용한 반도체 소자의 패턴 형성 방법에서, 임프린트용 스탬프 에지부에서 발생하는 레지스트 레지듀가 미세 패턴이 형성되는 레지스트층과 같이 하드닝되어 상기 미세 패턴 에지부에 원치 않는 레지듀 패턴이 형성되거나 상기 레지듀 패턴이 떨어져나가 후속 공정 시 디펙트를 유발하는 문제점이 있다.
상기 문제점을 해결하기 위하여, 본 발명은 투명 기판 양측 에지부에 차광층이 구비된 임프린트용 스탬프를 이용하여 상기 스탬프 에지부에 발생한 레지스트 레지듀(Resist Residue)에 자외선이 투사되는 것을 방지함으로써, 상기 레지스트 레지듀가 하드닝되지 않도록하고, 상기 하드닝되지 않은 상기 레지스트 레지듀를 제거하여 원하는 미세 패턴을 형성하며, 디펙트(Defect)를 방지하여 소자의 특성을 향상시키는 임프린트용 스탬프 및 이를 이용한 반도체 소자의 패턴 형성 방법을 제공하는 것을 목적으로 한다.
본 발명에 따른 임프린트용 스탬프 및 이를 이용한 반도체 소자의 패턴 형성 방법은
하부면보다 큰 면적을 가지는 상부면으로 이루어지고, 상기 상부면 및 하부면 사이에 단차가 구비된 투명 기판과,
상기 투명 기판 하부면의 패턴 예정 영역에 요철형태로 구비된 미세 패턴과,
상기 단차를 포함하는 상기 투명 기판 양측 에지부 표면을 따라 형성된 차광 층을 포함하는 것을 특징으로 하며,
상기 차광층은 크롬층으로 형성하는 것을 특징으로 한다.
또한, 상기 임프린트용 스탬프를 사용한 반도체 소자의 패턴 형성 방법은
웨이퍼 상에 레지스트층을 도포하는 단계와,
에지부 표면에 차광층이 형성된 임프린트용 스탬프의 미세 패턴을 상기 레지스트층에 임프린트하되, 상기 임프린트용 스탬프 에지부에 레지스트 레지듀가 발생하는 단계와,
상기 임프린트용 스탬프에 의해 임프린트된 상기 레지스트층에 자외선을 투사하여 상기 레지스트 레지듀를 제외한 레지스트층을 하드닝시키는 단계와,
상기 레지스트 레지듀를 제거하여 미세 패턴을 형성하는 단계를 포함하는 것을 특징으로 하고,
상기 차광층은 크롬층으로 형성하는 것과,
상기 레지스트층은 자외선 경화성 물질로 형성하는 것과,
상기 레지스트 레지듀를 제거하는 공정은 씨너(Thinner)를 사용하여 수행하는 것을 특징으로 한다.
이하에서는 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다.
도 2a 및 도 2b를 참조하면, 웨이퍼(200) 상에 레지스트층(210)을 도포한다.
여기서, 레지스트층(210)은 자외선 경화성 폴리머(Polymer) 및 모노머(Monomer)인 것이 바람직하다.
다음에, 미세 패턴을 정의하는 요철부가 구비된 임프린트용 스탬프(220)를 레지스트층(210)에 접촉시키고, 압력을 가해 레지스트층(210)에 반복적인 미세 패턴을 임프린트(Imprint)시킨다.
여기서, 임프린트용 스탬프(220)는 투명 기판으로 구성되어 있으며, 상기 투명 기판은 상부면이 하부면보다 넓은 면적으로 형성되어 있고, 상부면과 하부면 사이에 단차가 구비된 것이 바람직하다.
그리고, 상기 단차를 포함하는 상기 투명 기판의 양측 에지부 표면에 차광층(225)이 코팅되어 있다.
또한, 임트린트용 스탬프(220) 하부면 패턴 예정 영역은 요철 형태의 미세 패턴이 구비되어 있다.
여기서, 상기 투명 기판은 후속 공정 시 자외선을 투과시킬 수 있는 물질인 쿼츠(Quartz) 또는 유리(Pyrex glass)등을 사용한다.
그리고, 투광층(225)은 레지스트층(210)을 하드닝시키기 위한 후속 공정인 자외선 투사 공정 시 임프린트용 스탬프(220) 에지부에 자외선이 투사되지 않도록 하기 위해 형성한다.
이때, 레지스트층(210)의 도포량을 적절히 조절하는 것이 바람직하나, 레지스트층(210)의 도포량 조절이 정확하게 이루어지지 않았을 경우에는 임프린트용 스탬프(220) 에지부에 'B'와 같이 레지스트 레지듀(Resist Residue)가 발생하게 된다.
도 2c를 참조하면, 임프린트용 스탬프(220)에 의해 임프린트된 레지스트 층(210)에 자외선을 투사하여 상기 임프린트된 레지스트층(210)이 하드닝(Hardening)되도록 한다.
이때, 임프린트용 스탬프(220) 양측 에지부에 발생된 상기 레지스트 레지듀에는 임프린트용 스탬프(220) 에지부 표면에 코팅되어 있는 차광층(225)에 의해 자외선이 투사되지 않으며, 이로 인해 상기 레지스트 레지듀는 하드닝되지 않고 유체상태로 남겨지게 된다.
도 2d를 참조하면, 임프린트용 스탬프(220)를 상기 임프린트된 레지스트층(210)으로부터 분리시킨다.
여기서, 임프린트용 스탬프(220)를 분리시키는 공정은 공기압이나 진공을 이용하여 수행하는 것이 바람직하다.
이때, 임프린트용 스탬프(220) 에지부 표면에 코팅된 차광층(225)에 의해 레지스트층(210)의 외각부분만 자외선이 차단되어 'B''와 같이 하드닝되지 않은 상태로 남겨진 것을 알 수 있다.
도 2e를 참조하면, 상기 하드닝되지 않은 레지스트 레지듀(210b)를 제거하여 미세 패턴(210a)을 형성한다.
여기서, 레지스트 레지듀(210b)의 제거는 씨너(Thinner)를 사용하여 제거하는 것이 바람직하며, 레지스트 레지듀(210b)가 유체 상태이므로 씨너에 의해서 쉽게 제거가 가능하다.
본 발명에 따른 임프린트용 스탬프 및 이를 이용한 반도체 소자의 패턴 형성 방법은 투명 기판 양측 에지부에 차광층이 구비된 임프린트(Imprint)용 스탬프를 이용하여 상기 스탬프 에지부에 발생한 레지스트 레지듀(Resist Residue)에 자외선이 투사되는 것을 방지함으로써, 상기 레지스트 레지듀가 하드닝(Hardening)되지 않도록하고, 상기 하드닝되지 않은 상기 레지스트 레지듀를 제거하여 원하는 미세 패턴을 형성하며, 디펙트를 방지하여 소자의 특성이 향상되는 효과를 제공한다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (6)

  1. 하부면보다 큰 면적을 가지는 상부면으로 이루어지고, 상기 상부면 및 하부면 사이에 단차가 구비된 투명 기판;
    상기 투명 기판 하부면의 패턴 예정 영역에 요철형태로 구비된 미세 패턴; 및
    상기 단차를 포함하는 상기 투명 기판 양측 에지부 표면을 따라 형성된 차광층;
    을 포함하는 것을 특징으로 하는 임프린트용 스탬프.
  2. 제 1 항에 있어서,
    상기 차광층은 크롬층으로 형성하는 것을 특징으로 하는 임프린트용 스탬프.
  3. 웨이퍼 상에 레지스트층을 도포하는 단계;
    에지부 표면에 차광층이 형성된 임프린트용 스탬프의 미세 패턴을 상기 레지스트층에 임프린트하되, 상기 임프린트용 스탬프 에지부에 레지스트 레지듀가 발생하는 단계;
    상기 임프린트용 스탬프에 의해 임프린트된 상기 레지스트층에 자외선을 투사하여 상기 레지스트 레지듀를 제외한 레지스트층을 하드닝시키는 단계; 및
    상기 레지스트 레지듀를 제거하여 미세 패턴을 형성하는 단계;
    것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
  4. 제 3 항에 있어서,
    상기 차광층은 크롬층으로 형성하는 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
  5. 제 3 항에 있어서,
    상기 레지스트층은 자외선 경화성 물질로 형성하는 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
  6. 제 3 항에 있어서,
    상기 레지스트 레지듀를 제거하는 공정은 씨너(Thinner)를 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
KR1020070065174A 2007-06-29 2007-06-29 임프린트용 스탬프 및 이를 이용한 반도체 소자의 패턴형성 방법 KR20090001075A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070065174A KR20090001075A (ko) 2007-06-29 2007-06-29 임프린트용 스탬프 및 이를 이용한 반도체 소자의 패턴형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070065174A KR20090001075A (ko) 2007-06-29 2007-06-29 임프린트용 스탬프 및 이를 이용한 반도체 소자의 패턴형성 방법

Publications (1)

Publication Number Publication Date
KR20090001075A true KR20090001075A (ko) 2009-01-08

Family

ID=40484187

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070065174A KR20090001075A (ko) 2007-06-29 2007-06-29 임프린트용 스탬프 및 이를 이용한 반도체 소자의 패턴형성 방법

Country Status (1)

Country Link
KR (1) KR20090001075A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101105249B1 (ko) * 2009-11-17 2012-01-17 (재)나노소자특화팹센터 임프린트 기법을 이용한 그래핀 패턴 형성방법
US9911615B2 (en) 2014-07-18 2018-03-06 Industry-Academic Cooperation Foundation, Yonsei University Apparatus and method for etching substrate, stamp for etching substrate and method for manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101105249B1 (ko) * 2009-11-17 2012-01-17 (재)나노소자특화팹센터 임프린트 기법을 이용한 그래핀 패턴 형성방법
US9911615B2 (en) 2014-07-18 2018-03-06 Industry-Academic Cooperation Foundation, Yonsei University Apparatus and method for etching substrate, stamp for etching substrate and method for manufacturing the same

Similar Documents

Publication Publication Date Title
JP4942657B2 (ja) 液体凝固の酸素阻害を減衰させる重合技術及びそのための組成物
EP1942374B1 (en) Imprint method for producing structure
Pease et al. Lithography and other patterning techniques for future electronics
JP4514754B2 (ja) 毛管作用によるインプリント技術
US8616873B2 (en) Micro-conformal templates for nanoimprint lithography
US20050064344A1 (en) Imprint lithography templates having alignment marks
JP4246174B2 (ja) ナノインプリント方法及び装置
Lan et al. Nanoimprint lithography
JP2007313880A (ja) インプリントリソグラフィ
JP2010141064A (ja) 微細パターン転写用スタンパ及びその製造方法
EP1795958A1 (en) Method of fabricating nanoimprint mold
JP2007253577A (ja) インプリント用型部材、インプリント用型部材の製造方法、及びインプリント方法
US9588422B2 (en) Imprint lithography
KR100755007B1 (ko) 나노 임프린트 리소그래피 방법 및 장치
KR20090001075A (ko) 임프린트용 스탬프 및 이를 이용한 반도체 소자의 패턴형성 방법
JP5481000B2 (ja) インプリントリソグラフィ方法
KR100710851B1 (ko) 나노 임프린트 리소그래피 방법 및 장치
KR100532828B1 (ko) 나노 임프린팅 리소그라피에 사용되는 투명 스탬프 제조방법
Schift et al. Nanoimprint lithography
KR101051163B1 (ko) 반도체 소자의 패턴 형성 방법
JP6996333B2 (ja) ブランクス基材、インプリントモールド、インプリントモールドの製造方法及びインプリント方法
JP4858030B2 (ja) インプリント用モールド、インプリント用モールド製造方法およびパターン形成方法
Bailey et al. Step and Flash Imprint Lithography: A low-pressure, Room-Temperature Nanoimprint Pattering Process
JP2007251108A (ja) ナノインプリントリソグラフィの原版から転写された凹凸パターンの欠損欠陥修正方法
KR100760340B1 (ko) 토크 제어를 이용한 기판 평형도 제어 방법 및 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application