KR101051163B1 - 반도체 소자의 패턴 형성 방법 - Google Patents

반도체 소자의 패턴 형성 방법 Download PDF

Info

Publication number
KR101051163B1
KR101051163B1 KR1020070140862A KR20070140862A KR101051163B1 KR 101051163 B1 KR101051163 B1 KR 101051163B1 KR 1020070140862 A KR1020070140862 A KR 1020070140862A KR 20070140862 A KR20070140862 A KR 20070140862A KR 101051163 B1 KR101051163 B1 KR 101051163B1
Authority
KR
South Korea
Prior art keywords
resist layer
pattern
resist
semiconductor device
imprint
Prior art date
Application number
KR1020070140862A
Other languages
English (en)
Other versions
KR20090072673A (ko
Inventor
구선영
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070140862A priority Critical patent/KR101051163B1/ko
Publication of KR20090072673A publication Critical patent/KR20090072673A/ko
Application granted granted Critical
Publication of KR101051163B1 publication Critical patent/KR101051163B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/708—Mark formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 반도체 소자의 패턴 형성 방법에 관한 것으로, 오버레이 버니어 또는 얼라인먼트 키의 단차를 임프린트용 스탬프의 임프린트 정지막으로 적용함으로써, 레지스트층에서 패턴이 형성된 부분 사이에 남겨진 레지스트 레지듀층의 두께를 일정하게 하여 후속 식각 공정 시 패턴의 CD 균일도 및 식각 속도를 일정하게 제어하여 소자의 특성을 향상시키는 기술을 개시한다.

Description

반도체 소자의 패턴 형성 방법{METHOD FOR FORMING A PATTERN OF SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 패턴 형성 방법에 관한 것이다. 특히, 나노 임프린트 리소그래피(Nano Imprint Lithography)를 적용한 패턴 형성 방법에 관한 것이다.
리소그래피(Lithography) 기술은 웨이퍼 상에 집적회로를 정의하는 복잡한 패턴을 인쇄하여 형성하는 기술로서, 리소그래피 기술의 발전은 오늘날 집적회로의 고 집적도를 가능하게 하였다.
기존에 널리 사용되던 광학 리소그래피는 레지스트층이 도포된 반도체 웨이퍼 상에 고정밀 광학계를 이용하여 축소된 마스크 상의 패턴을 이미지화한다.
이러한 광학 리소그래피는, g-line(435㎚), i-line(365㎚)을 거쳐서 현재 248㎚ DUV(Deep Ultraviolet)를 생성하는 KrF(Krypton Fluoride) 엑시머 레이저를 광원으로 사용한다.
그러나, 기존의 광학 리소그래피는 70㎚ 이하의 초극미세 패턴형성은 한계가 있다.
이러한 광학 리소그래피의 한계를 극복하기 위해, 이른바 차세대 리소그래피(Next-Generation Lithographies, NGLs)라고 불리는 기술들이 개발되고 있다.
이러한 기술로는 EUV 리소그래피(EUVL), X-ray 리소그래피, Ion-beam Projection 리소그래피, Electron-Beam 리소그래피, Dip pen 리소그래피, AFM(Atomic Force Microscope) 및 STM(Scanning Tunneling Microscope)을 이용한 Proximal Probe 리소그래피 등이 제안되고 있다.
이와 같이, 상기한 리소그래피 방법은, 최대 패터닝 면적이 작고, 패터닝 속도 및 처리량이 너무 낮을 뿐만 아니라 비용이 과도히 소모된다는 문제점을 갖고 있어 나노패턴의 경제적인 대량생산이라는 측면에 문제가 있다.
또한, 적용하기 위해서 다단계의 전처리 과정을 거치거나 복잡한 장치를 필요로 하거나, 패턴의 높이가 마스크로 사용될 수 없을 정도로 작다는 등의 이유로 실제 나노패턴 공정에서의 적용은 지극히 비현실적이다.
이러한 리소그래피 방법들의 문제를 극복하기 위해 제안된 나노 임프린트 리소그래피 방법은, 나노 구조물 및 나노 소자의 경제적인 대량생산을 위한 기술로 각광받고 있다.
여기서, 나노 임프린트 리소그래피 방법이란, PMMA(Polymethylmethacrylate) 등의 자외선 경화성 또는 열가소성 폴리머 등으로 코팅한 기판표면을 나노 크기의 구조물(100㎚이하)을 갖는 스탬프(stamp)로 압착하여 기판상의 폴리머 레지스트(resist) 표면 위에 스탬프의 패턴을 옮기는 방법이다.
이때, 레지스트에 각인된 나노구조는 스탬프의 형상과 동일하게 형성되며, 스탬프는 주로 나노 크기의 패턴을 가진 실리콘, 실리콘 산화물 등으로 제작된다.
도 1a 내지 도 1e는 종래기술에 따른 임프린트 리소그래피를 이용한 반도체 소자의 패턴 형성 방법을 도시한 단면도들이다.
도 1a 및 도 1b를 참조하면, 웨이퍼(100) 상에 레지스트층(110)을 형성한다.
여기서, 레지스트층(110)은 자외선 경화성이나 열경화성 고분자 수지와 같은 레지스트를 사용한다.
다음에, 라인/스페이스 패턴을 정의하는 요철부가 구비된 임프린트용 스탬프(120)로 레지스트층(110) 표면을 압착시켜 임프린트용 스탬프(120)의 패턴이 임프린트되도록 한다.
여기서, 상기 임프린트 공정은 직접 압력을 가하여 찍어내는 방법도 있고, 임프린트용 스탬프와 레지스트층 간에 작용하는 흡착력을 이용하는 방법도 있다.
도 1c를 참조하면, 임프린트용 스탬프(120)에 의해 임프린트된 레지스트층(110)에 자외선을 투사하여 레지스트층(110)이 하드닝(Hardening)되도록 한다.
이때, 자외선을 투과하는 방법 이외에도 웨이퍼(100) 하부에 레지스트층(110)의 유리전이온도 이상의 열을 가하여 레지스트층(110)이 하드닝되도록 할 수 도 있다.
여기서, 레지스트층(110)이 자외선 경화성 고분자 수지를 사용한 경우에는 자외선으로 노광하고, 레지스트층(110)이 열경화성 고분자 수지일 경우에는 열을 가하여 레지스트를 경화시키는 것이 바람직하다.
도 1d 및 도 1e를 참조하면, 임프린트용 스탬프(120)를 레지스트층(110)으로 부터 분리시킨다. 이때, 웨이퍼(100) 표면까지 압력이 가해지지 않고, 레지스트층(110) 내에서만 압력이 가해지기 때문에 패턴이 형성되는 부분의 레지스트층 사이에 일정 두께의 레지스트 레지듀층이 남겨지게 된다.
다음에, 전면 식각을 수행하여 패턴 사이의 레지스트 레지듀층을 제거하여 패턴(110a)을 형성한다.
도 2a 및 도 2b는 종래 기술에 따른 임프린트 리소그래피 방법을 이용한 반도체 소자의 패턴 형성 방법의 문제점을 도시한 단면도이다.
도 2a를 참조하면, 웨이퍼(200) 상부에 레지스트층을 형성한 후 패턴을 정의하는 요철부가 구비된 임프린트용 스탬프(220)로 레지스트층(210) 표면을 압착시킨다.
이때, 웨이퍼(200) 또는 임프린트용 스탬프(220)가 약간이라도 기울게 되면 패턴이 형성되는 부분 사이에 남겨지는 레지스트 레지듀층의 두께가 일정하지 않게 되는 문제가 발생한다.
또한, 도 2b를 참조하면, 패턴이 형성되는 부분 사이의 레지스트 레지듀층의 두께가 상기 패턴이 형성되는 부분의 두께와 비교하여 상대적으로 두껍게 형성되는 경우, 후속 식각 공정 시 상기 패턴이 마스크 역할을 하지 못하여 패턴의 CD 균일도(Critical Dimension Uniformity)가 저하되거나, 상기 패턴 사이가 낫 오픈(Not- Open)되는 문제가 발생한다.
상술한 종래 기술에 따른 반도체 소자의 패턴 형성 방법에서, 임프린트 시 패턴 사이에 남겨지는 레지스트 레지듀층의 두께가 균일하지 않게 형성되거나, 상 기 패턴의 두께에 비해 상대적으로 두껍게 형성되는 경우, 후속 식각 공정 시 패턴의 CD 균일도가 저하되거나, 낫 오픈 현상이 발생하여 소자의 특성이 저하되는 문제가 있다.
본 발명은 오버레이 버니어 또는 얼라인먼트 키의 단차를 임프린트용 스탬프의 임프린트 정지막으로 사용함으로써, 레지스트층에서 패턴이 형성된 부분 사이에 남겨진 레지스트 레지듀층의 두께를 일정하게 하며 후속 식각 공정 시 패턴의 CD 균일도 및 식각 속도를 일정하게 제어하여 소자의 특성을 향상시키는 반도체 소자의 패턴 형성 방법을 제공하는 것을 목적으로 한다.
본 발명에 따른 반도체 소자의 패턴 형성 방법은
정렬 마크를 포함하는 웨이퍼 상부에 레지스트층을 도포하는 단계와,
임프린트용 스탬프의 패턴을 상기 레지스트층에 임프린트하되, 상기 임프린트용 스탬프가 상기 정렬 마크에 접촉되면 임프린트가 정지되는 단계와,
상기 임프린트용 스탬프에 의해 임프린트된 상기 레지스트층을 하드닝(Hardening)시키는 단계와,
상기 임프린트용 스탬프를 분리하는 단계와,
상기 임프린트된 레지스트층의 패턴 형성 부분 사이에 형성된 레지스트 레지듀층을 제거하여 패턴을 형성하는 단계를 포함하는 것과,
상기 정렬 마크는 오버레이 버니어(Overlay Vernier) 또는 얼라인먼트 키(Alignment Key)를 포함하는 것과,
상기 정렬 마크의 두께를 조절할 수 있는 것과,
상기 레지스트층은 자외선 경화성 또는 열경화성 고분자 수지인 것과,
상기 임프린트용 스탬프는 실리콘(Silicon), 쿼츠(Quartz) 또는 니켈(Nikel)으로 형성되는 것과,
상기 레지스트 레지듀층을 제거하는 단계는 에치백 공정으로 진행하는 것을 특징으로 한다.
본 발명에 따른 반도체 소자의 패턴 형성 방법은 오버레이 버니어 또는 얼라인먼트 키의 단차를 임프린트용 스탬프의 임프린트 정지막으로 사용함으로써, 레지스트층에서 패턴이 형성된 부분 사이에 남겨진 레지스트 레지듀층의 두께를 일정하게 하며 후속 식각 공정 시 패턴의 CD 균일도 및 식각 속도를 일정하게 제어하여 소자의 특성을 향상시킬 수 있다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시 예에 대해 상세히 설명하고자 한다.
도 3a 내지 도 3c는 본 발명에 따른 반도체 소자의 제조 방법을 도시한 단면도이다.
도 3a 및 도 3b를 참조하면, 정렬 마크(310)가 구비된 웨이퍼(300) 상에 레지스트층(320)을 형성한다.
여기서, 웨이퍼(300)에는 정렬 마크(310)를 포함하고 있으며, 레지스트층(320)은 자외선 경화성이나 열경화성 고분자 수지와 같은 레지스트를 사용한다.
이때, 정렬 마크(310)는 오버레이 버니어(Overlay Vernier) 또는 얼라인먼트 키(Alignment Key)를 포함하는 것이 바람직하다. 상기 오버레이 버니어는 필드(Field)의 가장자리 코너부에 형성되어 있으며, 하나의 필드(Filed)당 최소 4개의 오버레이 버니어가 형성되어 있다.
다음에, 라인/스페이스 패턴을 정의하는 요철부가 구비된 임프린트용 스탬프(330)로 레지스트층(320) 표면을 압착시켜 임프린트용 스탬프(330)의 패턴이 임프린트(Imprint)되도록 한다.
이때, 임프린트용 스탬프(330)는 실리콘(Silicon), 쿼츠(Quartz) 또는 니켈(Nikel)으로 형성되는 것이 바람직하다.
그리고, 상기 임프린트 공정은 직접 압력을 가하여 찍어내는 방법도 있고, 임프린트용 스탬프와 레지스트층 간에 작용하는 흡착력을 이용하는 방법도 있다.
여기서, 상기 임프린트 공정 시 정렬 마크(310)의 단차를 임프린트용 스탬프(330)의 정지막으로 사용하여 상기 임프린트된 레지스트층(320)에서 패턴이 형성된 부분 사이에 남겨지는 레지스트 레지듀층의 두께를 일정하게 한다. 이때, 정렬 마크(310) 형성 시 그 두께를 조절하여 상기 레지스트 레지듀층의 두께를 조절할 수 있다.
다음에, 임프린트용 스탬프(330)에 의해 임프린트된 레지스트층(320)에 자외선을 투사하여 레지스트층(320)이 하드닝(Hardening)되도록 한다.
이때, 자외선을 투과하는 방법 이외에도 웨이퍼(300) 하부에 레지스트층(320)의 유리전이온도 이상의 열을 가하여 레지스트층(320)이 하드닝되도록 할 수 도 있다.
여기서, 레지스트층(320)이 자외선 경화성 고분자 수지를 사용한 경우에는 자외선으로 노광하고, 레지스트층(320)이 열경화성 고분자 수지일 경우에는 열을 가하여 레지스트를 경화시키는 것이 바람직하다.
도 3c를 참조하면, 임프린트용 스탬프(330)를 상기 임프린트된 레지스트층(320)으로부터 분리시킨다.
여기서, 임프린트용 스탬프(330)를 분리시키는 공정은 공기압이나 진공을 이용하여 수행하는 것이 바람직하다.
도 3d를 참조하면, 상기 임프린트된 레지스트층(320)은 패턴이 형성된 부분과 상기 패턴 사이에 레지스트 레지듀층이 남겨지게 된다.
이때, 정렬마크(320)에 의해 임프린트가 정지되었으므로, 남겨지는 레지스트 레지듀층의 두께는 일정하게 된다.
다음에, 전면 식각 공정을 수행하여 상기 패턴이 형성된 부분 이외의 레지스트 레지듀층을 식각하여 패턴(320a)을 형성한다.
상기와 같이 오버레이 버니어나 얼라인먼트 키의 단차를 이용하여 이를 임프린트 공정의 식각 정지막으로 사용함으로써, 레지스트 레지듀층의 두께를 일정하게 하여 패턴의 CD 균일도(Critical Dimension Uniformity) 저하, 낫 오픈(Not Open) 현상 및 식각 타겟(Etch Target) 부족 등과 같은 문제를 방지할 수 있다.
도 1a 내지 1e는 종래 기술에 따른 반도체 소자의 패턴 형성 방법을 도시한 단면도.
도 2a 및 도 2b는 종래 기술에 따른 반도체 소자의 패턴 형성 방법 시 발생되는 문제점을 도시한 단면도.
도 3a 내지 도 3d는 본 발명에 따른 반도체 소자의 패턴 형성 방법을 도시한 단면도.
< 도면의 주요 부분에 대한 부호 설명 >
300 : 웨이퍼 310 : 정렬 마크
320 : 레지스트층 330 : 임프린트용 스탬프
320a : 패턴

Claims (6)

  1. 정렬 마크가 형성된 웨이퍼 상부에 레지스트층을 도포하는 단계;
    임프린트용 스탬프가 상기 정렬 마크에 접촉될 때까지 상기 레지스트층에 임프린트를 진행하는 단계;
    상기 임프린트용 스탬프에 의해 임프린트된 상기 레지스트층을 하드닝(Hardening)시키는 단계;
    상기 임프린트용 스탬프를 분리하는 단계; 및
    상기 임프린트된 레지스트층의 패턴 형성 부분 사이에 형성된 레지스트 레지듀층을 제거하여 상기 웨이퍼 상부를 노출시키는 패턴을 형성하는 단계
    를 포함하는 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
  2. 청구항 2은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 정렬 마크는 오버레이 버니어(Overlay Vernier) 또는 얼라인먼트 키(Alignment Key)를 포함하는 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
  3. 청구항 3은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 정렬 마크의 두께를 조절할 수 있는 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
  4. 청구항 4은(는) 설정등록료 납부시 포기되었습니다.
    상기 레지스트층은 자외선 경화성 또는 열경화성 고분자 수지인 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
  5. 청구항 5은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 임프린트용 스탬프는 실리콘(Silicon), 쿼츠(Quartz) 또는 니켈(Nikel)으로 형성되는 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
  6. 청구항 6은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 레지스트 레지듀층을 제거하는 단계는 에치백 공정으로 진행하는 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
KR1020070140862A 2007-12-28 2007-12-28 반도체 소자의 패턴 형성 방법 KR101051163B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070140862A KR101051163B1 (ko) 2007-12-28 2007-12-28 반도체 소자의 패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070140862A KR101051163B1 (ko) 2007-12-28 2007-12-28 반도체 소자의 패턴 형성 방법

Publications (2)

Publication Number Publication Date
KR20090072673A KR20090072673A (ko) 2009-07-02
KR101051163B1 true KR101051163B1 (ko) 2011-07-21

Family

ID=41329869

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070140862A KR101051163B1 (ko) 2007-12-28 2007-12-28 반도체 소자의 패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR101051163B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040034133A (ko) * 2002-10-21 2004-04-28 주식회사 하이닉스반도체 반도체 소자의 오버레이 버니어
KR20070005421A (ko) * 2005-07-06 2007-01-10 엘지전자 주식회사 컨택 프린팅용 스탬프 및 이를 이용한 컨택 프린팅 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040034133A (ko) * 2002-10-21 2004-04-28 주식회사 하이닉스반도체 반도체 소자의 오버레이 버니어
KR20070005421A (ko) * 2005-07-06 2007-01-10 엘지전자 주식회사 컨택 프린팅용 스탬프 및 이를 이용한 컨택 프린팅 방법

Also Published As

Publication number Publication date
KR20090072673A (ko) 2009-07-02

Similar Documents

Publication Publication Date Title
Sreenivasan Nanoimprint lithography steppers for volume fabrication of leading-edge semiconductor integrated circuits
US8865046B2 (en) Imprinting of partial fields at the edge of the wafer
JP4514754B2 (ja) 毛管作用によるインプリント技術
US7922960B2 (en) Fine resist pattern forming method and nanoimprint mold structure
US7419764B2 (en) Method of fabricating nanoimprint mold
CN103843112A (zh) 使用定向自组装技术形成半导体器件精细图案的方法
JP2007313880A (ja) インプリントリソグラフィ
JP4262267B2 (ja) モールド、インプリント装置及びデバイスの製造方法
US9588422B2 (en) Imprint lithography
JP2005159358A (ja) ナノインプリントリソグラフィ方法および基板
KR100755007B1 (ko) 나노 임프린트 리소그래피 방법 및 장치
JP5481000B2 (ja) インプリントリソグラフィ方法
US8454849B2 (en) Imprint lithography
KR100670835B1 (ko) 나노임프린트 몰드 제작 방법
KR100532828B1 (ko) 나노 임프린팅 리소그라피에 사용되는 투명 스탬프 제조방법
KR101051163B1 (ko) 반도체 소자의 패턴 형성 방법
US20220057710A1 (en) Method and apparatus for stamp generation and curing
KR100710851B1 (ko) 나노 임프린트 리소그래피 방법 및 장치
KR20090001075A (ko) 임프린트용 스탬프 및 이를 이용한 반도체 소자의 패턴형성 방법
JP2007095859A (ja) リソグラフィ方法
Qin et al. Nanotechnology: a top–down approach
Sasaki et al. Photomask process development for next generation lithography
KR101990595B1 (ko) 특정 영역에 나노 패턴을 가진 나노 임프린트 복제 몰드의 제작 방법 및 방법 및 상기 방법에 의해 제작된 나노 임프린트 복제 몰드
KR100760340B1 (ko) 토크 제어를 이용한 기판 평형도 제어 방법 및 장치
Gatzen et al. Lithography

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee