KR20080102429A - 클래스 l 증폭기 - Google Patents

클래스 l 증폭기 Download PDF

Info

Publication number
KR20080102429A
KR20080102429A KR1020087024849A KR20087024849A KR20080102429A KR 20080102429 A KR20080102429 A KR 20080102429A KR 1020087024849 A KR1020087024849 A KR 1020087024849A KR 20087024849 A KR20087024849 A KR 20087024849A KR 20080102429 A KR20080102429 A KR 20080102429A
Authority
KR
South Korea
Prior art keywords
positive
rail
power rail
amplifier
power
Prior art date
Application number
KR1020087024849A
Other languages
English (en)
Inventor
케리 엘. 델라노
Original Assignee
리디스 테크놀로지 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 리디스 테크놀로지 인코포레이티드 filed Critical 리디스 테크놀로지 인코포레이티드
Publication of KR20080102429A publication Critical patent/KR20080102429A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0244Stepped control
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3081Duplicated single-ended push-pull arrangements, i.e. bridge circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/516Some amplifier stages of an amplifier use supply voltages of different value

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Saccharide Compounds (AREA)

Abstract

새로운 클래스 L 증폭기는 다수의 전력 레일쌍들 간에 동적으로 스위칭하고, 증폭기에서 전력 손실의 최소화를 위해 가장 유익한 레일 결합을 선택할 수 있는 능력을 가진다. 브리지 증폭기 시스템은 부하를 구동하기 위해 두 클래스 L 증폭기를 사용한다.
클래스 L, 증폭기, 전력 레일,

Description

클래스 L 증폭기{CLASS L AMPLIFIER}
본 발명은 일반적으로 전자 증폭기에 관한 것으로, 특히 다수의 전력 레일(power rails)을 가지며 전력 효율성을 개선하기 위해 레일을 선택하는 개선된 방법을 사용하는 차동 (브리지(bridged)) 증폭기에 관한 것이다.
클래스 A 및 AB 증폭기는 상당히 비효율적이다. 클래스 D 증폭기는 조금 더 효율적이지만, 선형성이 감소되고 비용이 증가되는 트레이드오프를 가진다. 또한 클래스 D 증폭기는 입력 신호가 제공되지 않을 때의 전력 손실(power dissipation)인 높은 정지 손실(quiescent dissipation)을 가진다. 클래스 D는 또한 전형적으로, 구성요소 총수 및 비용을 증가시키는 출력 저역 통과 필터를 요구한다. 클래스 A, AB 및 D 증폭기는 전형적으로 VCC와 VSS, 또는 VCC와 GND로 언급되는 단일 전력 레일쌍을 사용한다.
ST 마이크로일렉트로닉스 TDA7563은 브리지 부하(load)의 단부를 구동하기 위해 두개의 클래스 AB 증폭기를 사용하는 카 오디오 증폭기칩이다. 소정의 임의의 시간에, 두 증폭기중 단지 한 증폭기만이 온(on)되고, 다른 한 증폭기는 오프(off)된다. 온 증폭기는 부하의 한 단부에 전체 신호(full signal)를 구동하고, 오프 증폭기는 단순히 GND로 스위칭(switching)된다. 출력 신호가 극성을 변경함 에 따라, 두 증폭기는 상태를 교번한다. 이는 종래의 클래스 AB 구성에 비해 전력 손실을 대략 절반이 되게 한다.
클래스 G 증폭기는 일부 애플리케이션에서 클래스 A, AB, D 증폭기에 대한 상당히 양호한 대안이 되고 있다. 클래스 G 증폭기는 효율성을 개선하기 위해 두 쌍 이상의 전력 레일쌍을 사용한다. 그들은 임의의 소정의 순간에 입력 신호를 수용할 (출력 장치를 위한) 최저 전력 레일을 사용하여 전력 레일들 간을 신속하게 스위칭한다. 일부는 그들의 스위칭 성능을 개선하기 위해 디지털 룩어헤드(digital lookahead) 기법을 사용한다. 이론적으로는 전력 레일의 수가 무한대에 근접하므로 100%에 근접하게 전력 레일의 수가 증가함에 따라 클래스 G 증폭기의 이론상 최대 효율성은 증가한다. 불행히도, 전력 레일의 수가 증가하게 되면 더 많은 전력 공급 회로 및 공급 천이 회로(supply transition circuit)를 추가할 것을 요구하여, 시스템 비용, 복잡도 및 크기를 증가시킨다. 그 결과, 클래스 G 증폭기는 단지 몇몇 시장에서만 채택되어 왔다.
일부 애플리케이션에서, 부하는 두 브리지 클래스 G 증폭기에 의해 구동된다. 이 구성에서, 부하의 두 단자는 차동 방식으로 구동된다. 부하 공통 모드는 보통 최고 공급 전압(VCC)이 2로 제산되는 정지점(quiescent point) 주위에서 센터링(centered)된다.
효율성을 개선시에 주된 목표는 시간상 임의의 소정의 순간에 임의의 증폭기 출력과, 그 출력 단자로 전류를 공급중인 전력 공급 레일 간의 전위 강하를 최소화하는 것이다. 이는 증폭기의 출력 스테이지(들)에 의한 P=VI 손실을 감소시킨다.
도 1은 부하를 구동하는 두 브리지 클래스 G 증폭기(A0, A1)의 예를 도시한다. 본 예에서, VCC4-0 > VCC3-0 > VCC2-0 > VCC0-0와 VCC4-1 > VCC3-1 > VCC1-1 > VCC0-1이다. 본 예에서, 부하는 저항성이며, 신호는 부하가 공급 전압 VCC3-0와 VCC1-1 사이에서 바이어스되도록 공급된다. 4개의 전력 레일들은 예를 들면 VCC0 = 0v, VCC1 = 1v, VCC3 = 3v, VCC4 = 4v일 수도 있지만, 임의의 다른 상승 값집합(any other ascending set of values)이 대신 사용될 수 있다. 용어 VCC2는 증폭기를 위한 2v 공통 모드점과 혼동되지 않도록 본 예에서는 사용되지 않는다. 전력 레일상의 -0 또는 -1 접미사(suffix)는 전력 레일이 제1 증폭기 A0 또는 제2 증폭기 A1인지를 표시한다.
도 1의 예인 경우, 부하에 걸친 전압은 VCC3-0에서 VCC1-1을 감산한 것보다 작다. 본 예에서 부하를 통해 흐르는 전류가 공급원 VCC3-0과 VCC1-1 사이에 흐른다.
도 2는 종래 기술에 따른 다른 증폭기 시스템을 도시한다. 증폭기 시스템은 부하를 구동하기 위해 각각 연결된 제1 보수쌍(complementary pair) NPN0, PNP0과, 제2 보수쌍, NPN1, PMP1을 포함한다.
NPN0 트랜지스터의 콜렉터(collector)는 제1 스위치 SW1을 통해 VCC4-0 레일에 연결되고, 제1 다이오드 D1을 통해 VCC3-0 레일에 연결된다. PNP0 트랜지스터의 콜렉터는 제2 스위치 SW2를 통해 VCC0-0 레일에 연결되고, 제2 다이오드 D2를 통해 VCC1-0 레일에 연결된다. NPN1 트랜지스터의 콜렉터는 제3 스위치 SW3를 통해 VCC4-1 레일에 연결되고, 제3 다이오드 D3를 통해 VCC3-1에 연결된다. PNP1 트 랜지스터의 콜렉터는 스위치 SW4를 통해 VCC0-1 레일에 연결되고, 제4 다이오드 D4를 통해 VCC1-1 레일에 연결된다.
제1 구동기 논리부(Driver 0)는 입력 신호를 수신하고, 입력 신호를 기반으로 제1 보수쌍에 게이트 신호를 제공한다. 제2 구동기(Driver 1)는 입력 신호를 수신하고, 입력 신호를 기반으로 제2 보수쌍에 게이트 신호를 제공한다. 입력 신호가 외부 레일을 사용해야만할 정도로 충분히 큰 경우, 구동기는 보수쌍에 외부 레일을 연결하기 위해 스위치를 활성화한다. 스위치가 활성일 때, 다이오드는 내부 레일이 외부 레일로 단락되지 않도록 막는다. 입력 신호가 내부 레일만을 필요로 할 정도록 충분히 작은 경우, 구동기는 스위치를 활성화 해제하고, 보수쌍은 (다이오드를 통한 접합 강하만큼 작은) 내부 레일에 의해 파워링(powered)된다.
도 3은 도 2의 구현 부분에서 사용될 수 있는 바와 같이, 종래 기술에 따른 다른 증폭기 시스템을 도시한다. 증폭기 시스템은 점선 박스에 의해 각각 표시된 증폭기 출력 장치, 구동기 및 레일 선택기를 포함한다.
출력 장치는 증폭기의 출력 노드를 구동하는 이미터를 가진 보수쌍을 포함한다. 보수쌍의 콜렉터는 스위칭된 포지티브 공급원 및 스위칭된 네거티브 공급원에 각각 연결된다.
레일 선택기는 출력 노드에서의 신호와, Delta V1 강하만큼 작은 VCC3-0 내부 레일을 비교하고, 제1 스위치(도 2에서 SW1)를 폐쇄하는 신호를 생성하는 제1 비교기(Comp 1)를 포함한다. 레일 선택기는 출력 노드에서 신호와, Delta V2 강하만큼 더한 VCC1-0 내부 레일을 비교하고, 제2 스위치(도 2에서 SW2)를 폐쇄하는 신 호를 생성하는 제2 비교기(Comp 2)를 포함한다. Delta V1 및 Delta V2는 각각 출력 전압이 레일과 충돌하지 않게 보장하기 위해 출력 전압의 값과 VCC3 및 VCC1 레일 간에 적당한 마진(margine)을 제공한다.
도 4A-B는, 도 1에서와 같이, 두 브리지 클래스 G 증폭기(증폭기 0 및 증폭기1)가 부하를 구동하는데 사용될 때에 사용될 수 있는 보다 포괄적인 다양한 전류 경로 집합을 도시한다. 이 경우에 도 1에 도시된 전류 경로는 도 1에서 라인 VCC3-0로부터 VCC1-1까지의 라인과 동일하다. 4-레일 클래스 G 증폭기는 도시된 예에서 VCC3로부터 VCC1에 연결된 증폭기 및 VCC4로부터 VCC0에 연결된 증폭기인 2개의 클래스 AB 증폭기들간의 스위칭이였던 것처럼 생각될 수 있다.
본 예에서 4가지 가능한 전류 경로가 있다: VCC4-0 ~ VCC0-1, VCC3-0 ~ VCC1-1, VCC4-1 ~ VCC0-0, VCC3-1 ~ VCC1-0. VCC3로부터 VCC1으로의 결합은 VCC4로부터 VCC0으로의 결합보다 적은 전력을 손실하지만, 단지 보다 제한된 진폭의 신호 스윙(signal swing)을 수용할 수 있다. 입력 신호가 VCC2 공통모드점으로부터 멀리 스윙하지 않을 때(특히 부하에 걸친 전압이 VCC3 마이너스 VCC1 보다 작을 때), 브리지 클래스 G 증폭기는 VCC3 ~ VCC1 결합을 사용할 것이다. 입력 신호가 적당한 전압을 공급하기 위해 VCC3 ~ VCC1 결합을 위해 VCC2로부터 너무 멀리 스윙할 때, 증폭기는 VCC4 ~ VCC0 결합을 사용하도록 천이할 것이다.
최저 전원 레일은 바람직하다면 GND일 수 있다. 이 대신에, 레일의 하위 절반은 GND에 설정된 공통 모드와 함께 네거티브일 수 있다. 공지된 바와 같이, 다른 설정이 또한 사용될 수 있다.
소신호 동작의 주기 동안에, 증폭기는 "상태 1"로서 도시된 도 4A에 도시된 그의 내부 레일을 사용할 수 있다. 포지티브측 증폭기(증폭기 0)는 레일 VCC3-0 및 VCC1-0을 사용하는 반면에, 네거티브측 증폭기(증폭기 1)는 레일 VCC3-1 및 VCC1-1을 사용한다. 점선 박스는 사용되는 레일을 나타낸다. 부하를 통과하는 실선은 부하를 통한 전류의 흐름을 나타낸다. 포지티브 입력 신호가 제공될 때, 전류는 레일 VCC3-0으로부터 부하를 통해 레일 VCC1-1로 흐르고, 네거티브 입력 신호가 제공될 때, 전류는 VCC3-1로부터 부하를 통해 레일 VCC1-0으로 흐른다.
대신호 동작의 주기 동안에, 증폭기는 그의 내부 레일을 사용할 수 없고, "상태 2" 및 "상태 3"으로 도 4B에 도시된 그의 외부 레일로 시프트해야만 한다. 포지티브측 증폭기(증폭기 0)는 레일 VCC4-0 및 VCC0-0을 사용하지만, 네거티브측 증폭기(증폭기 1)는 VCC4-1 및 VCC0-1을 사용한다. 포지티브측 입력 신호가 제공될 때, 전류는 VCC4-0으로부터 부하를 통해 레일 VCC0-1로 흐르고, 네거티브측 입력 신호가 제공될 때, 전류는 레일 VCC4-1로부터 부하를 통해 레일 VCC0-0으로 흐른다.
도 11은 도 2 및/또는 도 3과 같은 종래 기술 시스템에 의한 실제 포지티브 출력 및 네거티브 출력 신호에 응답하여 결정되는 바와 같은, 포지티브측 상부 스위칭된 레일, 네거티브측 상부 스위칭된 레일, 포지티브측 하부 스위칭된 레일, 그리고 네거티브측 하부 스위칭된 레일의 행동을 도시하는 신호 파형 그래프이다. 본 예에서, 출력 신호는 삼각 또는 "톱니(sawtooth)" 파를 구성한다. 레일 접미사 -0 및 -1은 명료성을 위해 생략되고, 판독자는 포지티브 스위칭된 레일이 예를 들 면 VCC3에 있을시에는 VCC3-0을 암시하고, 네거티브 스위칭된 레일이 예를 들면 VCC3에 있다고 말할 때에는 VCC3-1을 암시한다는 것을 알아야 한다. 판독자는 신호들간에, 예를 들면 시간 t3와 t4사이의 아주 작은 수직 오프셋은 무시해야만 하는데, 이것들은 오버랩을 피해 모든 선을 시각적으로 만들기 위한 단지 도시를 위한 것으로 회로의 임의의 실제 행동을 나타내려는 것은 아니다.
시간 t0에서, 포지티브 및 네거티브 출력은 "제로 크로싱(zero crossing)" 점(다수 시스템에서 종종 VCC/2, 또는 본 예에서 VCC4/2)에 있고, 포지티브측 상부 스위칭된 레일은 VCC3에 있고, 네거티브측 하부 스위칭된 레일은 VCC1(내부 레일)에 있다. 시간 t1에서, 포지티브 출력은 VCC3에 근접하였으므로, 포지티브측 상부 스위칭된 레일은 VCC4로 스위칭되고, 네거티브 출력은 VCC1에 근접하였으므로, 네거티브측 하부 스위칭된 레일은 VCC0으로 스위칭된다. 포지티브측 하부 스위칭된 레일은 VCC1에서 유지되고, 네거티브측 상부 스위칭된 레일은 VCC3에서 유지된다. 시간 t2에서, 삼각파는 피크가 된다. 시간 t3에서, 포지티브 출력은 VCC3 아래로 충분히 떨어지고, 포지티브측 상부 스위칭된 레일은 VCC3로 다시 스위칭되며, 네거티브 출력은 VCC1 위로 충분히 상승하고, 네거티브측 하부 스위칭된 레일은 다시 VCC1으로 스위칭된다.
시간 t4에서, 포지티브 출력은 VCC1에 충분히 근접하게 떨어지고, 포지티브측 하부 스위칭된 레일은 VCC0으로 스위칭되고, 네거티브 출력은 VCC3에 충분히 근접하도록 상승하고, 네거티브측 상부 스위칭된 레일은 VCC4로 스위칭된다. 시간 t5에서, 삼각파의 피크가 된다. 시간 t6에서, 포지티브 출력은 VCC1 위로 충분히 상승하고, 포지티브측 하부 스위칭된 레일은 VCC1으로 다시 스위칭되며, 네거티브 출력은 VCC3 아래로 충분히 떨어지고, 네거티브측 상부 스위칭된 레일은 VCC3로 다시 스위칭된다.
그 후, 사이클은 도시된 바와 같이 계속된다.
도 11은 또한 증폭기가 상태 1, 상태 2 또는 상태 3에서 동작할 때 주기를 식별한다. 다수 레일(이 경우에 동시에 두 레일)이 상태 2 또는 상태 3에 들어가거나 또는 벗어날 때에 동시에 스위칭한다는 데에 주목해야 한다. 레일 스위칭 이벤트가 이와 같은 방식으로 동시 작동될 때, 총 레일 결합의 수는 비교적 적어서, 전력 효율성을 최대화하기 위해 탐색시에 선택사양을 제한한다.
종래 기술 시스템은 단지 시간 t3와 t4 사이, t6과 t7 사이에 내부 레일 VCC3 및 VCC1에서만 동작할 수 있다. 이는 도시된 특정 예에서 톱니파 및 균일하게 이격된 전력 레일을 사용하여 항상 VCC4 및 VCC0에서 단순히 동작하는 것에 비하여 큰 전력 절감을 제공하지 못한다.
효율성을 개선하는 개선된 레일 선택방법을 사용하는 개선된 클래스 G 유형 증폭기가 필요하다.
도 1은 종래 기술에 따른 브리지 클래스 G 증폭기의 예 및 하나의 가능한 전류 경로를 도시하는 도면.
도 2는 종래 기술에 따른 증폭기 시스템의 다른 예를 도시하는 도면.
도 3은 종래 기술에 따른 증폭기 시스템의 또 다른 예를 도시하는 도면,
도 4A-C는 종래 기술에 따라서 부하를 구동하기 위해 두 브리지 클래스 G 증폭기를 사용하는 시스템에서 가능한 전력 레일 연결 및 전류 경로를 도시하는 도면.
도 5는 부하를 구동하기 위해 두 브리지 클래스 L 증폭기를 사용하는 시스템에서 가능한 전력 레일 연결 및 전류 경로의 한 집합을 도시하는 도면.
도 6A-E는 부하를 구동하기 위해 두 브리지 클래스 L 증폭기를 사용하는 시스템에서 가능한 전력 레일 결합 및 전류 경로의 다른 집합을 도시하는 도면.
도 7은 부하를 구동하기 위해 두 브리지 클래스 L을 사용하는 시스템에서 가능한 전력 레일 결합 및 전류 경로의 또 다른 집합을 도시하는 도면.
도 8은 클래스 AB, 클래스 D, 클래스 L 증폭기에서 전력 손실의 고레벨 시뮬레이션을 도시하는 도면.
도 9는 본 발명의 일 실시예에 따른 레일 선택기를 도시하는 도면.
도 10은 도 9의 레일 선택기를 사용하여 본 발명의 일 실시예에 따른 증폭기 시스템을 도시하는 도면.
도 11은 종래 기술에 의해 생성될 수 있는 바와 같은 신호 파형의 일 예를 도시하는 도면.
도 12는 본 발명에 의해 생성될 수 있는 바와 같은 신호 파형의 다른 예를 도시하는 도면.
본 발명은 후술되는 상세한 설명 및, 본 발명의 실시예의 첨부 도면으로부터 보다 잘 이해될 것이지만, 본 발명을 기술된 특정 실시예로 제한하려는 것이 아니라 단지 설명 및 이해를 위한 것이다.
본 발명의 증폭기 시스템은 효율성을 더 개선하기 위하여 클래스 G에 비하여 개선된 전력 레일 선택 기법을 사용한다. 이는 실시간 신호 자체에 따라서 출력 신호의 공통 모드를 조정함으로써 행해지고, 이로써 부하는 클래스 G보다 더 많은 레일 결합을 사용하도록 최적으로 위치한다. 부하는 차별적으로 구동되므로, 공통 모드 전압에서의 동적 변동은 부하에 대한 영향이 없거나 또는 부하에서 응답이 없다. 레일들간의 스위칭은 싱크 대 소스 전류로의 각 전력 공급 능력을 고려하여 임의의 소정의 순간에 입력 신호마다 부하를 구동하는 데 적당한 최소 레일 결합 차동 장치를 사용한다는 점에서 클래스 G와 유사한 방식으로 행해진다. 클래스 L 시스템은 다양한 전류 경로에 연결된 몇몇 클래스 AB 증폭기들을 사용하는 것처럼, 그리고 출력 신호의 순간 크기에 따라 그들간에 교번하는 것처럼 생각될 수 있다. 실제, 이는 전체 피드백 루프는 천이에 의해 생성된 임의의 왜곡을 교정할 수 있도록 둘 이상의 스테이지 증폭기의 최종 스테이지에서 주로 행해진다.
본 발명은 도시된 바와 같이 새롭게 선택된 레일들간에 부하를 위치시키기 위하여 출력 공통 모드 전압을 조정함으로써 부가적인 전류 경로가 추가될 수 있게 한다. 공통 모드의 조정으로 더 많은 다수의 레일 결합이 활용될 수 있고, 따라서 효율성이 증가된다. 차동 신호의 공통 모드를 조정하기 위한 기법은 잘 알려져 있으므로, 이에 대한 논의는 여기서 다루지 않는다.
도 5는 부하를 구동하는데 두 브리지 클래스 L 증폭기(증폭기 0 및 증폭기 1)가 사용될 때에 사용될 수 있는 다양한 전류 경로를 도시한다. 도시된 예에서는 가능한 6 전류 경로가 있다: VCC4-0 ~ VCC3-1, VCC4-0 ~ VCC1-1, VCC4-0 ~ VCC0-1, VCC4-1 ~ VCC3-0, VCC4-1~ VCC1-0, VCC4-1 ~ VCC0-0. 본 예에서, 공통 모드는 두 전압 신호(증폭기 0을 위한 신호 또는 증폭기 1을 위한 신호)중에 보다 높은 신호가 항상 최상부 레일 부근에 있도록 조정되었다.
도 6A-E는 부하를 구동하는데 두 브리지 클래스 L 증폭기(증폭기 0 및 증폭기 1)가 사용될 때에 사용될 수 있는 다양한 전류 경로의 또 다른 집합을 도시한다. 본 예에서는 6개의 가능한 전류 경로들이 있다: VCC4-0 ~ VCC0-1, VCC3-0 ~ VCC0-1, VCC1-0 ~ VCC0-1, VCC1-1 ~ VCC0-0, VCC3-1~ VCC0-0, VCC4-1 ~ VCC0-0. 본 예에서, 공통 모드는 두 전압 신호(증폭기 0을 위한 신호 또는 증폭기 1을 위한 신호)중에 보다 낮은 신호가 항상 최하부 레일 부근에 있도록 조정되었다.
작은 입력 신호 동작의 주기 동안에, 증폭기는, "상태 1"로서 도 6A에 도시된 바와 같이, 그의 최저 레일을 사용할 수 있다. 포지티브측 증폭기(증폭기 0)는 레일 VCC1-0 및 VCC0-0을 사용하지만, 네거티브측 증폭기(증폭기 1)는 레일 VCC1-1 및 VCC0-1을 사용한다. 점선박스는 사용되는 레일을 표시한다. 부하를 통과하는 실선은 부하를 통한 전류의 흐름을 나타낸다. 포지티브 입력 신호가 제공될 때, 전류는 레일 VCC1-0으로부터 부하를 통해 레일 VCC0-1로 흐르고, 네거티브 입력 신호가 제공될 때, 전류는 VCC1-1로부터 부하를 통해 VCC0-0으로 흐른다.
최저 레일 결합이 부적당할 때, 증폭기는 다음의 보다 더 높은 레일쌍을 사용할 수 있다. 그리고 종래 기술과 달리, 증폭기의 두 절반(포지티브 및 네거티 브)에서 독립적으로 행할 수 있다. 도 6B 및 도 6C는 각 측을 위한 다음의 더 높은 레일 결합을 도시한다. 포지티브 입력 신호가 상태 1 레일 결합을 위해 너무 큰 경우에, 포지티브측 증폭기(증폭기 0)는 상태 2로 스위칭되고, 여기서 레일 VCC3-0 및 VCC0-0을 사용하고, 전류는 레일 VCC3-0으로부터 부하를 통해 레일 VCC0-1로 흐른다. 네거티브 입력 신호가 상태 1 레일 결합을 위해 너무 큰 경우에, 네거티브측 증폭기(증폭기 1)는 상태 4로 스위칭되고, 여기서 레일 VCC3-1 및 VCC0-1을 사용하고, 전류는 VCC3-1로부터 부하를 통해 레일 VCC0-0으로 흐른다.
도 6D 및 도 6E는 각 측을 위한 다음의 보다 더 높은 레일 결합을 도시한다. 포지티브 입력 신호가 상태 2 레일 결합을 위해 너무 큰 경우, 포지티브측 증폭기(증폭기 0)는 상태 3으로 스위칭되고, 여기서 레일 VCC4-0 및 VCC0-0을 사용하고, 전류는 레일 VCC4-0으로부터 부하를 통해 레일 VCC0-1으로 흐른다. 네거티브 입력 신호가 상태 4 레일 결합을 위해 너무 큰 경우에, 네거티브측 증폭기(증폭기 1)는 상태 5로 스위칭하고, 여기서 레일 VCC4-1 및 VCC0-1을 사용하고, 전류는 레일 VCC4-1로부터 부하를 통해 레일 VCC0-0으로 흐른다.
물론, 이러한 증폭기는 측면당 단지 4 레일을 가지는 것으로 제한되지 않는다. 3 만큼 적게 가지거나 또는 5이상 가질 수 있다. 두 측면은 동일한 수의 레일을 반드시 가질 필요는 없다. 두 측면상의 레일의 수, 간격 및 전압 레벨은 바로 애플리케이션의 필요에 따라서 선택될 수 있다. 그들은 예견된 전형적 입력 신호 또는 사용 모델의 애플리케이션 동안에 증폭기에서의 전력 손실을 최소화하기 위하여 선택될 수 있는데, 이는 유익하지만 필수적인 것은 아니다.
증폭기 설계분야의 당업자라면 보다 많거나 또는 보다 적은 레일을 사용하기 위해 도 3 및 도 4의 설계를 쉽게 조정할 수 있다.
도 4, 도 5 및 도 6에서, 브리지 증폭기로서 함께 동작하는 두 증폭기가 있었다. 도 5 및 도 6의 개념은 당업자에 의해 3 위상 모터 구동기와 같은 애플리케이션에 사용하기 위해 셋 이상의 증폭기로 확장될 수 있다.
도 5 및 도 6에서, 증폭기 0 및 증폭기 1은 하나의 차동 출력 또는 "채널"을 생성하는 브리지 증폭기로서 동작한다. 둘 이상의 채널이 함께 그룹화될 수 있고, 동일한 전원 회로로부터 동작될 수 있다. 이러한 시나리오에서, 채널이 동시에 동일한 존(zones)에서 동작하지 않는 경우에 유익할 수 있다. 예를 들면, 이는 한 채널이 도 5 모드에서 동작하고, 다른 채널은 도 6 모드에서 동작하는 2채널 시스템에서 유익하다. 이는 채널이 상이한 존에 있을 때에 일부 공급원으로부터 요구되는 전류가 적기 때문이다.
도 7은 3 전압 공급원을 가진 이러한 경우의 예를 도시한다. 작은 차동 출력 전압의 경우, 채널 1은 VCC3-0 ~ VCC1-1 또는 VCC3-1 ~ VCC1-0 간에 동작한다. 이 시간 동안에, 채널 1을 위한 공급 전류는 VCC3으로부터 VCC1으로 온다. 동시에, 소신호를 위한 채널 2가 VCC1-0 ~ VCC0-1, VCC1-1 ~ VCC0-0 사이에 동작중이다. 이 시간 동안에, 채널 2로부터 공급 전류는 VCC1 ~ VCC0으로부터 온다. VCC1으로부터 싱크/소스되는데 필요한 네트 전류(net current)는 VCC1으로부터 전류 요건을 감소시키는 2 채널의 공급 전류의 크기들간의 단지 차이이다. 이는 특히 좌 및 우측 채널이 주로 강하게 상관되는(correlated) 오디오에서 유용할 수 있다.
다른 실시예에서, 공통 모드를 단순히 조정하는 대신에, 소정의 레일로 브리지의 한 단자를 하드 스위칭(hard swithcing)하고, 차동 출력 신호가 예를 들면 포지티브일 때 전체 신호로써 브리지의 다른 절반을 구동하고, 신호가 네거티브일 때 역으로 행하는 것이 가능하다.
또 다른 실시예는 고주파 애플리케이션에서 특히 유용하다. 이들 경우, 신호 주파수는 너무 높아서 신호가 레일을 통과하는 모든 경우에 레일쌍들간을 스위칭할 수가 없다. 따라서 엔벨로프 신호(envelope signal)가 고주파 신호를 위해 식별된다. 이 엔벨로프는 레일을 선택하는데 사용된다. 이들 경우에, 사용할 전력 레일을 고려시에 포지티브 엔벨로프 및 네거티브 엔벨로프 둘 다를 모니터링해야 한다.
룩어헤드 기법은 천이에 의해 생긴 왜곡을 감소시키기 위하여 레일들간에 보다 지능적인 천이를 위해 클래스 G 증폭기에 종종 사용된다. 이들 룩어헤드 신호는 사실상 디지털 또는 아날로그일 수 있다. 이러한 기법은 선택적이지만 유익하게 본 발명의 새로운 클래스 L 증폭기에 의해 사용될 수 있다.
이 증폭기 시스템은 오디오 증폭기, 효율적인 RF 증폭을 위한 엔벨로프 생성 신호, DSL 증폭기, 캐이블 모뎀 구동기, 모터 구동기 등과 같은 다양한 애플리케이션에서 사용될 수 있다. 이러한 일부 애플리케이션에서, 부하는 절연된 변환기(transformer)이고, 이러한 경우에, 본 발명의 증폭기 시스템은 밸룬(balun)인 변환기를 사용하여 단일 단부 출력 부하를 구동하는데 사용될 수 있다.
도 8은 클래스 AB, 클래스 D 및 클래스 L 증폭기를 사용하는 카 무선 증폭기 의 전력 손실의 고레벨 시뮬레이션 결과를 도시하는 차트이다. 클래스 L 증폭기는 (도 3에 도시된 단지 4개인 전력 레일에 비하여) 5개의 전력 레일을 가진 것으로 시뮬레이트되었다. 전력 레일을 제공하는데 사용된 DC-DC 컨버터의 전형적인 비효율성이 시뮬레이션에 포함되었다. 적용된 입력 신호는 X축상의 전력을 증가시키는 수단으로 각 시뮬레이션점에서 증가된 표준 편차를 가진 가우스 노이즈 신호(Gaussian noise signal)였다. 물론 모든 영향이 완벽하게 시물레이션에 모델링된 것은 아니지만, 새 클래스 L 증폭기는 클래스 D 또는 클래스 AB 증폭기보다 더 효율적이라는 것은 분명하다. 특히, 소신호를 위한 정지 전력 및 전력 손실이 상당히 개선된다(감소된다).
도 3 및 도 4에서 논의된 바와 같은 일부 실시예에서, 전력 레일은 균일하게(선형적으로) 이격되어, 균일하게 이격된 "존(zones)"을 생성한다. 예를 들면, VCC4는 3v일 수 있고, VCC3는 2v일 수 있고, VCC1은 1v일 수 있고, VCC0은 GND일 수 있다. 이는 가능한 6개의 별개의 구성을 도출해 내고, 도 5 및 도 6으로부터의 여섯 경우는 표 1에서 주어진다:
표 1 - 균일하게 이격된 전력 레일
증폭기0 - 증폭기1 레일 증폭기1 - 증폭기0 레일 총 가능한 차동 출력 전압 "존"(증폭기0에서 증폭기1 감산)
1 VCC4 - VCC0 3v
2 VCC4 - VCC1 또는 VCC3 - VCC0 2v
3 VCC1 - VCC0 1v
4 VCC1 - VCC0 -1v
5 VCC4 - VCC1 또는 VCC3 - VCC0 -2v
6 VCC4 -VCC0 -3v
다른 실시예에서, 존은 불균일하게 이격된다. 불균일한 존 간격은 특정 애플리케이션을 위해 존을 최적화함으로써 효율성을 개선할 수 있다. 예를 들면, 특정 시스템은 사전결정된 좁은 진폭 범위에서 발진하고 단지 그 범위 외부에서는 아주 가끔 벤처링하는 것으로 알려진 입력 신호를 증폭하는 시간의 거의 모든 시간을 소비하도록 설계 및 사용될 수 있다. 이러한 경우에, 전력 레일은 증폭기가 해당 범위 외부로 나가도록 요구되는 드문 경우 동안에는 효율성이 저조할 수 있다는 트레이드오프와 함께, 전력 레일은 증폭기가 방대한 시간을 소비하는 범위내 가능한 최상의 효율성을 제공하도록 선택될 수 있다. 불균일하게 이격된 존이 유용한 또 다른 시스템은 신호의 확률 밀도 함수가 대체로 상당히 작고 가끔씩만 크게 되도록 신호에 제공되는 곳이다. 이들 경우에, 많은 작은 존들을 가지도록 평균 전력 손실을 절감할 수 있다.
또 다른 실시예에서, 레일 전압은 더 많은 레일 결합을 생성하기 위해 비선형으로 이격된다. 예를 들어, VCC4는 5v일 수 있고, VCC3은 4v일 수 있으며, VCC1은 2v일 수 있고, VCC0는 GND일 수 있다. 이는 표 2에 소정의 10 레일 결합을 도출한다:
표 2 - 불균일하게 이격된 전력 레일
증폭기0 - 증폭기1 레일 증폭기1 - 증폭기0 레일 차동 출력 전압 "존"(증폭기0으로부터 증폭기1 감산) Vcm
1 VCC4 - VCC0 5v 2.5v
2 VCC3 - VCC0 4v 2.0v
3 VCC4 - VCC1 3v 3.5v
4 VCC3 - VCC1 또는 VCC1 - VCC0 2v 3.0v 또는 1.0v
5 VCC4 - VCC3 1v 1.0v
6 VCC4 - VCC3 -1v 4.5v
7 VCC3 - VCC1 또는 VCC1 - VCC0 -2v 4.5v 또는 1.0v
8 VCC4 - VCC1 -3v 3.5v
9 VCC3 - VCC0 -4v 2.0v
10 VCC4 - VCC0 -5v 2.5v
표 2에서, Vcm은 공통 모드 전압으로, 해당 존의 두 전력 레일간의 통로이고, 일부 존은 둘 이상의 레일쌍에 의해 성취될 수 있으므로 리스트된 둘 이상의 Vcm을 가질 수 있음을 주지하라.
생성된 여분 레일을 이용하는 새 기술은 브리지 출력 신호의 공통 모드를 급격하게 변경한다는 것을 이 예로부터 알 수 있다. 이는 VCC4-VCC1 존으로부터 VCC3-VCC0 존으로 변경하는데 필요하였던 바와 같이 수회 표 2에서 발생된다. 그러나, (단지 부하로의 결과 신호인) 차동 신호는 항상 차동 피드백에 의해 성취되는 관심 대역폭에서 입력 신호를 정확하게 따른다.
출력 공통 모드에서 상이한 점프를 가진 불균일하게 이격된 다른 레일 결합이 가능하다(일부 단계는 공통 모드 점프를 요구하지 않는다). 표 2의 예는 균일하게 이격된 존의 네트 집합을 생성하였지만 불균일 존 간격을 생성하기 위해 존을 선택할 수 있다.
도 9는 본 발명을 실행시에 사용될 수 있는 바와 같은 레일 선택기(90)의 일 실시예를 도시한다. 레일 선택기는 (도시되지 않은) 증폭기 스테이지의 포지티브 및 네거티브 출력을 단일 단부 신호로 변환하고, 제1 중간 결과 신호 IRes1을 생성하는 제1 증폭기 AL1을 포함한다. 제1 비교기 C1은 제1 중간 결과 신호를 VCC3-0 포지티브 상부 내부 레일(Delta V3 강하만큼 작음)과 비교하고, 증폭기를 위해 VCC4-0 및 VCC1-1 레일을 선택하는 제2 중간 결과 신호 IRes2를 생성한다. 제2 비교기 C2는 제1 중간 결과 신호를 VCC1-0 포지티브 하부 내부 레일(Delta V4 강하만큼 작음)과 비교하고, 증폭기를 위해 VCC3-0 및 VCC1-1 레일을 선택하는 제3 중간 결과 신호 IRes3를 생성한다.
레일 선택기는 증폭기의 포지티브 및 네거티브 출력을 단일 단부 신호로 변환하고, 제4 중간 결과 신호 IRes4를 생성하는 제2 증폭기 AL2를 포함한다. 제3 비교기 C3는 제4 중간 결과 신호를 VCC1-0 네거티브 하부 내부 레일(Delta V3 강하만큼 작음)과 비교하고, 증폭기를 위해 VCC1-0 및 VCC3-1 레일을 선택하는 제5 중간 결과 신호를 생성한다. 제4 비교기 C4는 제4 중간 결과 신호를 VCC3-0 네거티브 상부 내부 레일(Delta V4 강하만큼 작음)과 비교하고, 증폭기를 위해 VCC1-0 및 VCC4-1 레일을 선택하는 제6 중간 결과 신호 IRes6를 생성한다.
NOR 게이트는 제2, 제3, 제5 및 제6 중간 결과 신호를 수신하고, 그들 중의 어느 것도 활성이 아닌 경우, 증폭기를 위한 VCC1-0 및 VCC1-1을 선택하는 결과 신호 Res7을 발생한다.
도 10은 본 발명의 일 실시예에 따른 증폭기 시스템을 도시한다. 시스템은 포지티브측 증폭기로부터의 포지티브 출력 신호에 의해, 네거티브측 증폭기로부터의 네거티브 출력 신호에 의해 파워링된 부하를 포함한다. 도 9의 레일 선택기(90)와 같은 레일 선택기는 적어도 포지티브 내부 레일 VCC3-0 및 VCC1-0, 네거티브 내부 레일 VCC3-1 및 VCC1-1을 수신하고, 또한 포지티브 외부레일 VCC4-0 및 VCC0-0, 네거티브 외부레일 VCC4-1 및 VCC0-1을 수신한다. 레일 선택기는 또한 포지티브 및 네거티브 출력 신호를 수신한다. 레일 선택기는 하나 이상의 포지티브측 레일 선택신호 및 하나 이상의 네거티브측 레일 선택신호를 제공하여,(증폭기 내에 통합되어 도시되거나 혹은 도시되지 않은) 구동기에서 (도시되지 않은) 스위치를 활성화시킨다.
도 12는 본 발명의 동작을 도시하는 신호 파형으로, 특히 도 9의 레일 선택기에 따라서 삼각파에 응답하여 포지티브 출력 스위칭된 레일 및 네거티브 출력 스위칭된 레일의 동작을 도시한다. 다시, 판독자는 오버랩을 방지하고 모든 선을 볼 수 있도록 하기 위한 아주 작은 수직 오프셋은 무시해야 한다.
시간 t0에서, 포지티브 출력이 상승중이고, 포지티브 출력 스위칭된 레일은 VCC1에 있다. 시간 t1에서, 포지티브 출력은 VCC1에 가깝게 충분히 근접하였고, 포지티브 출력 스위칭된 레일은 VCC3로 스위칭된다. 시간 t2에서, 포지티브 출력은 VCC3에 근접하였고, 포지티브 출력 스위칭된 레일은 VCC4로 스위칭된다. 시간 t3에서, 삼각파는 피크가 된다. 네거티브 출력 신호는 여전히 VCC0에 있고, 네거티브 출력 스위칭된 레일은 여전히 VCC1에 있다. 시간 t4에서, 포지티브 출력은 VCC3 아래로 충분히 떨어지고, 포지티브 출력 스위칭된 레일은 VCC3로 스위칭된다. 시간 t5에서, 포지티브 출력은 VCC1 아래로 충분히 떨어지고, 포지티브 출력 스위칭된 레일은 VCC1으로 다시 스위칭된다.
시간 t6는 "제로 크로싱"을 나타내고, 포지티브 출력은 VCC0로 가고, 네거티브 출력은 VCC1을 향해 상승하기 시작한다. VCC4가 네거티브 증폭기측상의 VCC0보다 더 네거티브이고, 따라서 그래프에서 네거티브 신호의 "상승"이란 것은 실제로는 실제 차동 전압에서 "강하(drop)"를 의미한다는 점에 주목한다. 시간 t7에서, 네거티브 출력은 VCC1에 충분히 근접하였고, 따라서 네거티브 출력 스위칭된 레일은 VCC3로 스위칭된다. 시간 t8에서, 네거티브 출력은 VCC3에 근접하였고, 네거티브 출력 스위칭된 레일은 VCC4로 스위칭된다. 시간 t9에서, 삼각파는 피크가 된다. 시간 t10에서, 네거티브 출력은 VCC3 아래로 충분히 떨어지고, 네거티브 출력 스위칭된 레일은 다시 VCC3로 스위칭된다. 시간 t11에서, 네거티브 출력은 VCC1 아래로 충분히 떨어지고, 네거티브 출력 스위칭된 레일은 VCC1으로 다시 스위칭된다. 시간 t12에서, "제로 크로싱"이 다시 나타나고, 사이클은 도시된 바와 같이 반복된다.
종래 기술에 비하여, 본 발명은 선택된 레일과, 각각이 전류를 공급중인 증폭기 출력 단자 간의 전압차가 최소화되어 레일 결합시에 상당히 개선된 시간 소비 능력을 가짐으로써, 종래 기술에서 얻은 것에 비하여 전력 절감이 상당히 개선된다. 예를 들면 t5로부터 t7까지, 레일의 최저 결합이 사용된다. 시간 t4로부터 t5까지, 시간 t7로부터 t8까지, 중간 레일 결합이 사용된다.
도 6 및 도 12로부터 알 수 있는 바와 같이, 본 발명은 증폭기의 포지티브 및 네거티브측에서 독립적인 레일 선택, 증폭기의 포지티브 및 네거티브측의 각각에서 셋 이상의 레일 결합, 그리고 결합하여 또는 개별적으로 이들 기회를 사용할 가능성과 같이, 수개의 상이한 방식으로 종래 기술에 비해 전력 절감 기회를 제공한다.
일 구성요소가 다른 구성요소에 "인접"하다고 말할 때, 이는 두 구성요소들간에 절대적으로 아무것도 없다는 의미로 해석해서는 안되며, 단지 표시된 순서로 있다는 것이다.
도면에 도시된 다양한 특징은 다수의 방식으로 결합될 수 있고, 설명 및 도시된 특정 실시예로 제한하는 것처럼 해석해서는 안된다.
본 개시물의 이점을 가진 당업자는 본 발명의 범주내에서 전술한 설명 및 도면으로부터 다수의 다른 변경을 행할 수 있다는 것을 알 것이다. 진실로, 본 발명은 전술한 상세 한 설명으로 제한되지 않는다. 오히려, 이는 본 발명의 범주를 정의하는 임의의 보정을 포함한 후속된 특허청구범위이다.

Claims (13)

  1. 입력 신호를 수신하고 제1 출력 신호를 제공하기 위해 연결된 제1 증폭 장치와,
    제1 임계치보다 낮은 상기 출력 신호에 응답하여 상기 제1 증폭 장치를 제1 전력 레일(power rail) 및 제2 전력 레일에 연결하고, 상기 제1 임계치보다 높고 제2 임계치보다 낮은 상기 입력 신호에 응답하여 상기 제1 증폭 장치를 제3 전력 레일 및 상기 제1 전력 레일에 연결하고, 상기 제2 임계치보다 높은 상기 입력 신호에 응답하여 상기 제1 증폭 장치를 제4 전력 레일 및 상기 제1 전력 레일에 연결하기 위하여, 상기 제1 증폭 장치에 연결된 제1 레일 선택기
    를 포함하는 증폭기 시스템.
  2. 제1항에 있어서,
    입력 신호를 수신하고 제2 출력 신호를 제공하기 위해 연결된 제2 증폭 장치와,
    제3 임계치보다 낮은 상기 출력 신호에 응답하여 상기 제2 증폭 장치를 제5 전력 레일 및 제6 전력 레일에 연결하고, 상기 제3 임계치보다 높고 제4 임계치보다 낮은 상기 입력 신호에 응답하여 상기 제2 증폭 장치를 제7 전력 레일 및 상기 제5 전력 레일에 연결하고, 상기 제4 임계치보다 높은 상기 입력 신호에 응답하여 상기 제2 증폭기 장치를 제8 전력 레일 및 상기 제5 전력 레일에 연결하기 위하여, 상기 제2 증폭 장치에 연결된 제2 레일 선택기
    를 더 포함하는 증폭기 시스템.
  3. 제2항에 있어서,
    상기 제1 입력 신호는 포지티브(positive) 입력 신호를 포함하고,
    상기 제1 증폭 장치는 포지티브 증폭 장치를 포함하고,
    상기 제2 입력 신호는 네거티브(negative) 입력 신호를 포함하고,
    상기 제2 증폭 장치는 네거티브 증폭 장치를 포함하는 증폭기 시스템.
  4. 제3항에 있어서,
    상기 제1, 제2, 제3 및 제4 전력 레일은 사실상 균일하게 이격된 포지티브 전압을 포함하고,
    상기 제5, 제6, 제7 및 제8 전력 레일은 사실상 균일하게 이격된 네거티브 전압을 포함하는 증폭기 시스템.
  5. 제2항에 있어서,
    상기 제1 레일 선택기는 상기 제1 증폭 장치를 M개의 가능한 레일 결합들에 연결시키는데 적합하고,
    상기 제2 레일 선택기는 상기 제2 증폭 장치를 N개의 가능한 레일 결합들에 연결시키는데 적합하며,
    여기서, M 및 N은 양수(positive integers)이고, N> 인 증폭기 시스템.
  6. 제2항에 있어서,
    상기 제1 레일 선택기는,
    제1 중간 결과 신호(intermediate result signal)를 생성하기 위해, 상기 제1 및 제2 출력 신호를 수신하고 이에 응답하도록 연결된 제3 증폭 장치와,
    제2 중간 결과 신호를 생성하기 위해, 상기 제1 중간 결과 신호 및 상기 제3 전력 레일을 수신하고 이에 응답하도록 연결된 제1 비교기와,
    제3 중간 결과 신호를 생성하기 위해, 상기 제1 중간 결과 신호 및 상기 제2 전력 레일을 수신하고 이에 응답하도록 연결된 제2 비교기와,
    제4 중간 결과 신호를 생성하기 위해, 상기 제1 및 제2 출력 신호를 수신하고 이에 응답하도록 연결된 제4 증폭 장치와,
    제5 중간 결과 신호를 생성하기 위해, 상기 제4 중간 결과 신호 및 상기 제6 전력 레일을 수신하고 이에 응답하도록 연결된 제3 비교기와,
    제6 중간 결과 신호를 생성하기 위해, 상기 제4 중간 결과 신호 및 상기 제7 전력 레일을 수신하고 이에 응답하도록 연결된 제4 비교기와,
    제7 결과 신호를 발생하기 위해, 상기 제2, 제3, 제5 및 제6 중간 결과 신호 를 수신하고 이에 응답하도록 연결된 NOR 장치
    를 포함하고,
    상기 제2 중간 결과 신호는 상기 제1 증폭 장치를 위한 상기 제4 및 제1 전 력 레일과, 상기 제2 증폭 장치를 위한 상기 제6 및 제5 전력 레일을 선택하고,
    상기 제3 중간 결과 신호는 상기 제1 증폭 장치를 위한 상기 제3 및 제1 전력 레일과, 상기 제2 증폭 장치를 위한 상기 제6 및 제5 전력 레일을 선택하고,
    상기 제5 중간 결과 신호는 상기 제1 증폭 장치를 위한 상기 제2 및 제1 전력 레일과, 상기 제2 증폭 장치를 위한 상기 제7 및 제5 전력 레일을 선택하고,
    상기 제6 중간 결과 신호는 상기 제1 증폭 장치를 위한 상기 제2 및 제1 전력 레일과, 상기 제2 증폭 장치를 위한 상기 제8 및 제5 전력 레일을 선택하고,
    상기 제7 결과 신호는 상기 제1 증폭 장치를 위한 상기 제2 및 제1 전력 레일과, 상기 제2 증폭 장치를 위한 상기 제6 및 제5 전력 레일을 선택하는
    증폭기 시스템.
  7. 제6항에 있어서,
    상기 제1, 제2, 제3 및 제4 전력 레일은 상기 제4 전력 레일이 상기 제3 전력 레일보다 크고, 상기 제3 전력 레일이 상기 제2 전력 레일보다 크고, 상기 제2 전력 레일이 상기 제1 전력 레일보다 크도록 구성되고,
    상기 제5, 제6, 제7 및 제8 전력 레일은 상기 제8 전력 레일이 상기 제7 전력 레일보다 크고, 상기 제7 전력 레일이 상기 제6 전력 레일보다 크고, 상기 제6 전력 레일이 상기 제5 전력 레일보다 크도록 구성되는 증폭기 시스템.
  8. 제7항에 있어서,
    상기 제1 및 제5 전력 레일은 접지(ground)를 포함하는 증폭기 시스템.
  9. 제7항에 있어서,
    상기 제1, 제2, 제3, 제4 전력 레일은 사실상 동일하게 이격된 전압을 포함하고,
    상기 제5, 제6, 제7, 제8 전력 레일은 사실상 동일하게 이격된 전압을 포함하는 증폭기 시스템.
  10. 제1항에 있어서,
    상기 제1, 제2, 제3, 제4 전력 레일은 사실상 동일하게 이격된 포지티브 전압을 포함하는 증폭기 시스템.
  11. 입력 신호를 수신하고 출력 신호를 제공하는 증폭기를 작동시키기 위한 방법으로서,
    상기 입력 신호 및 상기 출력 신호 중의 하나를 포함하는 신호를 결정하는 단계와,
    제1 임계치보다 낮은 결정 신호에 응답하여, 제1 전력 레일 및 제2 전력 레일로 상기 증폭기를 파워링(powering)하는 단계와,
    상기 제1 임계치보다 높고 제2 임계치보다 낮은 상기 결정 신호에 응답하여, 제3 전력 레일 및 상기 제1 전력 레일로 상기 증폭기를 파워링하는 단계와,
    상기 제2 임계치보다 높은 상기 결정 신호에 응답하여, 제4 전력 레일 및 상기 제1 전력 레일로 상기 증폭기를 파워링하는 단계를 포함하며,
    상기 제4 전력 레일은 상기 제3 전력 레일보다 크고, 상기 제3 전력 레일은 상기 제2 전력 레일보다 크고, 상기 제2 전력 레일은 상기 제1 전력 레일보다 큰 증폭기 작동 방법.
  12. 제11항에 있어서,
    상기 증폭기는 포지티브 증폭기 및 네거티브 증폭기를 포함하고,
    포지티브이며 제1 포지티브 임계치보다 낮은 상기 결정 신호에 응답하여, 제1 포지티브 전력 레일 및 제2 포지티브 전력 레일로 상기 포지티브 증폭기를 파워링하는 단계와,
    포지티브이며 상기 제1 포지티브 임계치보다 높고 제2 포지티브 임계치보다 낮은 상기 결정 신호에 응답하여, 제3 포지티브 전력 레일 및 상기 제1 포지티브 전력 레일로 상기 포지티브 증폭기를 파워링하는 단계와,
    포지티브이며 상기 제2 포지티브 임계치보다 높은 상기 결정 신호에 응답하여, 제4 포지티브 전력 레일 및 상기 제1 포지티브 전력 레일로 상기 포지티브 증폭기를 파워링하는 단계와,
    네거티브이며 제1 네거티브 임계치보다 낮은 상기 결정 신호에 응답하여, 제5 포지티브 전력 레일 및 제6 포지티브 전력 레일로 상기 네거티브 증폭기를 파워링하는 단계와,
    상기 제1 네거티브 임계치보다 더 네거티브이고 제2 네거티브 임계치보다는 덜 네거티브인 상기 결정 신호에 응답하여, 제7 포지티브 전력 레일 및 상기 제5 포지티브 전력 레일로 상기 네거티브 증폭기를 파워링하는 단계와,
    상기 제2 네거티브 임계치보다 더 네거티브인 상기 결정 신호에 응답하여, 제8 포지티브 전력 레일 및 상기 제5 포지티브 전력 레일로 상기 네거티브 증폭기를 파워링하는 단계
    를 더 포함하는 증폭기 작동 방법.
  13. 제11항에 있어서,
    상기 제1 및 제5 포지티브 전력 레일은 사실상 동일한 전압이고,
    상기 제2 및 제6 포지티브 전력 레일은 상기 제1 및 제5 포지티브 전력 레일보다 더 포지티브인 사실상 동일한 전압이고,
    상기 제3 및 제7 포지티브 전력 레일은 상기 제2 및 제6 포지티브 전력 레일보다 더 포지티브인 사실상 동일한 전압이고,
    상기 제4 및 제8 포지티브 전력 레일은 상기 제3 및 제7 포지티브 전력 레일보다 더 포지티브인 사실상 동일한 전압인
    증폭기 작동 방법.
KR1020087024849A 2006-03-21 2007-03-21 클래스 l 증폭기 KR20080102429A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US78463806P 2006-03-21 2006-03-21
US60/784,638 2006-03-21
US11/688,833 US7498880B2 (en) 2006-03-21 2007-03-20 Class L amplifier
US11/688,833 2007-03-20

Publications (1)

Publication Number Publication Date
KR20080102429A true KR20080102429A (ko) 2008-11-25

Family

ID=38523294

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087024849A KR20080102429A (ko) 2006-03-21 2007-03-21 클래스 l 증폭기

Country Status (7)

Country Link
US (2) US7498880B2 (ko)
EP (1) EP2002538B1 (ko)
JP (1) JP2009530996A (ko)
KR (1) KR20080102429A (ko)
AT (1) ATE483272T1 (ko)
DE (1) DE602007009506D1 (ko)
WO (1) WO2007109738A2 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8081777B2 (en) * 2006-03-21 2011-12-20 Fairchild Semiconductor Corporation Volume-based adaptive biasing
US8081785B2 (en) * 2006-03-21 2011-12-20 Fairchild Semiconductor Corporation High efficiency converter providing switching amplifier bias
US8278904B2 (en) * 2009-07-23 2012-10-02 Quantance, Inc. High bandwidth power supply system with high efficiency and low distortion
EP2302851B1 (en) * 2009-09-29 2012-04-18 Alcatel Lucent Power supply arrangement for line termination units
US8330541B2 (en) * 2011-03-01 2012-12-11 Maxim Integrated Products, Inc. Multilevel class-D amplifier
US10254811B2 (en) * 2016-09-23 2019-04-09 Advanced Micro Devices, Inc. On-chip power sequence validator and monitor
US11750164B2 (en) * 2020-11-17 2023-09-05 Harman International Industries, Incorporated Controlled rail-voltage decay for boost power supply output protection
DE102022212327A1 (de) 2022-11-18 2024-05-23 Robert Bosch Gesellschaft mit beschränkter Haftung Verstärkervorrichtung und Schallerzeugungssystem

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US636103A (en) * 1899-01-06 1899-10-31 Judson L Thomson Mfg Company Riveting-machine.
US4030045A (en) 1976-07-06 1977-06-14 International Telephone And Telegraph Corporation Digital double differential phase-locked loop
US4324950A (en) 1977-06-06 1982-04-13 Strickland James C Amplifier for driving electrostatic loudspeakers
US5072171A (en) 1990-01-23 1991-12-10 Hughes Aircraft Company High efficiency power converter employing a synchronized switching system
US5038325A (en) 1990-03-26 1991-08-06 Micron Technology Inc. High efficiency charge pump circuit
US5115203A (en) 1990-06-25 1992-05-19 Rockwell International Corporation Digital power amplifier
IT1243920B (it) * 1990-11-20 1994-06-28 Sgs Thomson Microelectronics Amplificatore audio di potenza ad alta efficienza composto da due amplificatori con unica alimentazione.
US5491839A (en) 1991-08-21 1996-02-13 L. S. Research, Inc. System for short range transmission of a plurality of signals simultaneously over the air using high frequency carriers
US5347171A (en) 1992-10-15 1994-09-13 United Memories, Inc. Efficient negative charge pump
WO1994011799A1 (en) * 1992-11-10 1994-05-26 Motorola, Inc. Switching regulator and amplifier system
US5694072A (en) 1995-08-28 1997-12-02 Pericom Semiconductor Corp. Programmable substrate bias generator with current-mirrored differential comparator and isolated bulk-node sensing transistor for bias voltage control
WO1997023005A1 (en) 1995-12-04 1997-06-26 Robert Bosch Corporation Resonant coupled transducer drive
JPH10173444A (ja) * 1996-12-11 1998-06-26 Matsushita Electric Ind Co Ltd 増幅器の電源電圧切換回路
US6256482B1 (en) 1997-04-07 2001-07-03 Frederick H. Raab Power- conserving drive-modulation method for envelope-elimination-and-restoration (EER) transmitters
JP3881448B2 (ja) 1998-03-31 2007-02-14 株式会社東芝 電力増幅回路
US6208542B1 (en) 1998-06-30 2001-03-27 Sandisk Corporation Techniques for storing digital data in an analog or multilevel memory
DE69833635T2 (de) * 1998-12-14 2007-01-18 Alcatel Verstärkungsanordnung mit Spannungsverstärkung und reduziertem Leistungsverbrauch
DE69935198T2 (de) * 1999-01-29 2007-10-31 Alcatel Lucent Leistungsverstärkervorrichtung
EP1120901A1 (en) * 2000-01-24 2001-08-01 Telefonaktiebolaget Lm Ericsson Line driver
US6304138B1 (en) * 2000-03-17 2001-10-16 National Semiconductor Corporation Audio-frequency power amplifier that utilizes a bridged amplified configuration
US6373340B1 (en) * 2000-08-14 2002-04-16 K. S. Waves, Ltd. High-efficiency audio power amplifier
US6417736B1 (en) * 2000-11-01 2002-07-09 Lewyn Consulting, Inc. Multiple-voltage supply power amplifier with dynamic headroom control
US6486733B2 (en) * 2000-12-27 2002-11-26 Motorola, Inc. Method and apparatus for high efficiency power amplification
US6504426B2 (en) * 2001-03-28 2003-01-07 Guy Picha Methods and systems for power amplifying of signals
US6636103B2 (en) * 2001-04-18 2003-10-21 Analog Devices, Inc. Amplifier system with on-demand power supply boost
WO2002095934A1 (en) * 2001-05-22 2002-11-28 Elantec Semiconductor, Inc. A compensation method in a class-g amplifier output stage
CN100407579C (zh) 2001-08-16 2008-07-30 Nxp股份有限公司 电荷泵、含该电荷泵的时钟恢复电路及含该电路的接收器
WO2003017493A2 (en) 2001-08-16 2003-02-27 Koninklijke Philips Electronics N.V. Differential charge pump
US6614310B2 (en) * 2001-10-31 2003-09-02 Texas Instruments Incorporated Zero-overhead class G amplifier with threshold detection
US6993302B2 (en) * 2002-01-15 2006-01-31 Igor Bausov Class-L power-output amplifier
EP1401095A1 (en) * 2002-09-20 2004-03-24 Alcatel Operational amplifier arrangement
JP4277544B2 (ja) * 2003-03-12 2009-06-10 株式会社安川電機 可変電源サーボ増幅器および電源電圧制御方法
US6987417B2 (en) * 2003-06-24 2006-01-17 Northrop Grumman Corpoation Polar and linear amplifier system
US6853244B2 (en) * 2003-06-24 2005-02-08 Northrop Grumman Corproation Multi-mode multi-amplifier architecture
US7043213B2 (en) * 2003-06-24 2006-05-09 Northrop Grumman Corporation Multi-mode amplifier system
US6838942B1 (en) * 2003-07-17 2005-01-04 Standard Microsystems Corporation Efficient class-G amplifier with wide output voltage swing
US7026868B2 (en) * 2003-11-20 2006-04-11 Northrop Grumman Corporation Variable supply amplifier system
US6998914B2 (en) * 2003-11-21 2006-02-14 Northrop Grumman Corporation Multiple polar amplifier architecture
US7034614B2 (en) * 2003-11-21 2006-04-25 Northrop Grumman Corporation Modified polar amplifier architecture
US6982600B2 (en) * 2004-03-02 2006-01-03 Elantec Semiconductor, Inc. Class G-amplifiers
US7106135B2 (en) * 2004-08-26 2006-09-12 Creative Technology Ltd Amplifier system and method
US20080068079A1 (en) * 2006-09-14 2008-03-20 Leadis Technology, Inc. Efficient Narrow Band Amplification Using Phase Amplifier

Also Published As

Publication number Publication date
EP2002538B1 (en) 2010-09-29
ATE483272T1 (de) 2010-10-15
JP2009530996A (ja) 2009-08-27
US7649415B2 (en) 2010-01-19
EP2002538A4 (en) 2009-12-09
US20070236294A1 (en) 2007-10-11
WO2007109738A3 (en) 2008-05-08
US7498880B2 (en) 2009-03-03
EP2002538A2 (en) 2008-12-17
US20080315955A1 (en) 2008-12-25
WO2007109738A2 (en) 2007-09-27
DE602007009506D1 (de) 2010-11-11

Similar Documents

Publication Publication Date Title
KR20080102429A (ko) 클래스 l 증폭기
US7339425B2 (en) Class-D audio amplifier with half-swing pulse-width-modulation
KR101369277B1 (ko) 분산 클래스 g형 증폭기 스위칭방법
JP5493019B2 (ja) デジタルアンプのポップアップノイズ防止回路
US7884671B2 (en) Low power operational amplifier
US7242250B2 (en) Power amplifier
US8279004B2 (en) System for driver amplifier
US7271653B2 (en) Amplifier with a voltage-controlled quiescent current and output current
US7119600B2 (en) Wide common mode high-speed differential receiver using thin and thick gate oxide MOSFETS in deep-submicron technology
CN111934669A (zh) 电容耦合的电平移位器及相关的系统
US6388477B1 (en) Switchable voltage follower and bridge driver using the same
US7071752B2 (en) Amplifiers
JP2011142402A (ja) 出力回路
KR100712500B1 (ko) 소비 전류를 감소시킬 수 있는 차동 증폭 회로
US20020060605A1 (en) Amplifiers
JP4351882B2 (ja) デジタル電力増幅器
CN113141164A (zh) 声频驱动电路及其方法
KR100796319B1 (ko) 하프 스윙 펄스폭 변조를 이용한 d급 오디오 증폭기
US7449948B2 (en) Amplifier
US6946890B1 (en) Low noise level shifting circuits and methods and systems using the same
US20140184340A1 (en) Integrated circuit for use in a hybrid output stage
US11309853B1 (en) Common mode output voltage biasing in class-D audio amplifiers having selectable differential or dual single-ended operation
EP0600816A2 (en) Low voltage BICMOS logic switching circuit
JP2021177592A (ja) D級増幅器
KR20170062217A (ko) 클래스 d 증폭기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application