KR20080100906A

KR20080100906A - 데이터 전송 장치 및 방법

Info

Publication number: KR20080100906A
Application number: KR1020070046914A
Authority: KR
Inventors: 남장진; 김태진
Original assignee: 삼성전자주식회사
Priority date: 2007-05-15
Filing date: 2007-05-15
Publication date: 2008-11-21
Also published as: US20080315914A1; TW200910763A; CN101350805A; KR100901394B1

Abstract

데이터 전송 장치는 데이터를 송신하는 송신 칩, 복수개의 수신 칩들 및 한 쌍의 전송 라인들을 포함한다. 복수개의 수신칩들은 송신 칩으로부터 송신되는 데이터를 수신하고 데이터가 수신되는 수신칩에서만 종단 저항을 제공한다. 한 쌍의 전송 라인들은 상기 데이터를 상기 송신 칩으로부터 상기 복수개의 수신칩들로 전달하고 데이지 체인 형태의 구조를 갖는다.

Description

데이터 전송 장치 및 방법{Data transmission device and data transmission method}

도 1은 종래의 멀티 드롭 방식의 데이터 전송 장치의 구조를 나타내는 블록도이다.

도 2는 종래의 다른 구조의 멀티 드롭 방식의 데이터 전송 장치를 나타내는 블록도이다.

도 3은 본 발명의 일 실시예에 따른 데이터 전송 장치의 구조를 나타내는 블록도이다.

도 4는 도 1의 종래의 데이터 전송 장치를 시뮬레이션 하기 위하여 2개의 수신단을 구비하는 데이터 전송 장치를 나타내는 블록도이다.

도 5는 도 1의 종래의 데이터 전송 장치와 비교하기 위하여 도 3의 본 발명의 일 실시예에 다른 데이터 수신 장치를 시뮬레이션하기 위하여 2개의 수신칩을 구비하는 데이터 전송 장치를 나타내는 블록도이다.

도 6은 도 4의 간략화된 종래의 데이터 전송 장치에서 패키지 인덕턴스의 변화에 따라 제1 수신단과 제2 수신단의 출력 전압의 특성을 나타내는 시뮬레이션도이다.

도 7은 도 5의 간략화된 본 발명의 일 실시예에 따른 데이터 전송 장치에서 패키지 인덕턴스의 변화에 따라 제1 수신칩과 제2 수신칩의 출력 전압의 특성을 나타내는 시뮬레이션도이다.

도 8a 내지 도 8c는 도 4와 도 5의 데이터 전송 장치에서 전송 속도의 증가에 제1 수신단과 제1 수신칩, 제2 수신단과 제2 수신칩의 출력 전압의 아이-패턴(eye-pattern)을 비교하기 위한 시뮬레이션도이다.

도 9는 본 발명의 다른 실시예에 따른 멀티 드롭 구조의 데이터 전송 장치를 나타내는 블록도이다.

본 발명은 데이터 전송 장치 및 그 방법에 관한 것으로 보다 상세하게는 데이지 체인 형태의 전송 라인을 구비하는 데이터 전송 장치 및 그 방법에 관한 것이다.

평판 표시 장치 등의 데이터 전송 장치는 데이터 용량을 증가시키기 위해 한 채널에 여러 개의 칩이 동시에 연결되는 멀티 드롭(multi drop)을 채용하고 있다.

도 1을 참조하면 종래의 멀티 드롭 방식의 데이터 전송 장치는 송신단(10), 커넥터(20), 복수개의 전송 선로들(30), 및 복수개의 수신단들(21, 22, 23, 24, 25, 26, 27, 28)을 포함한다. 수신단(21)은 전송 라인들(30)과 비아(50)와 스터 브(50)를 통하여 연결되어 있다.

도 1과 같은 구조의 데이터 전송 장치에서 복수개의 수신단들(21, 22, 23, 24, 25, 26, 27, 28) 자체의 데이터 수신 대역폭은 수백 Mbps로 넓으나, 전송 선로들(30)의 대역폭에 의하여 데이터 수신 장치의 시스템 대역폭이 결정된다. 도 1에서 전송 채널의 대역폭을 제한하는 주요 원인들중의 하나는 전송 선로들(30)의 특성 임피던스 부정합(mismatch)이다. 전송 선로(30)의 특성 임피던스(Z0)가 종단저항(Rt)과 동일하게 설계되어도, 수신단들(21, 22, 23, 24, 25, 26, 27, 28)의 입력 커패시턴스에 의하여 종단 저항(Rt)의 유효 임피던스 값은 Z0보다 작아지게 된다. 또 다른 원인으로는 종단 저항(Rt)를 PCB 상에 구현하므로 고속 신호에서 종단 효과가 약해지는 점을 들수 있다.

또한 종단 저항(Rt)이 마지막 수신단(28)에 가장 가깝게 위치하므로, 종단 저항(Rt)에서 떨어진 수신단은 멀어진 거리에 비례하여 반사파에 의한 노이즈가 증가하게 된다.

또한 전송 선로(30)와 수신단들(21, 22, 23, 24, 25, 26, 27, 28)을 연결하는 비아(40)에 의한 불연속성 문제가 있다. 또한 비아(40)에서 수신단(21)까지의 스터브(50)의 길이에 따른 문제가 있다.

도 2를 참조하면, 종래의 다른 구조의 멀티 드롭 방식의 데이터 전송 장치는 송신칩들(112, 114)을 포함하는 송신단(110), 커넥터(120), 송신칩(112)을 수신단 들(121, 124)에 연결하는 전송 라인(130), 송신칩(114)을 수신단들(123, 124)에 연결하는 전송 라인(135)을 포함한다. 수신단(121)은 비아(140)와 스터브(150)를 통하여 전송 라인(135)에 연결된다. 다른 수신단들도 마찬가지이다.

멀티드롭 버스 구조에서 데이터 대역폭을 증가시키기 위해서는 크게 두 가지 방식이 사용되는데, 첫째는, 데이터 선 수를 증가시키는 방법이며, 두 번째는 멀티드롭 버스에 연결되는 칩의 수를 감소시키는 방법이다.

첫 번째 방법은 데이터 라인당 전송속도는 증가하지 않지만 데이터 선 수를 증가시켜, 전체 시스템의 유효 데어터 전송 대역폭을 증가시키게 된다. 도 2에 보인 두 번째 방식은 동일 버스에 연결되는 칩의 수를 두 개로 제한함으로써 한 개의 데이터 라인당 전송속도를 증가시켜 전체 시스템의 유효 데이터 전송 대역폭을 증가시키는 방식이다. 그러나 두 번째 방식 역시, 종단 저항 방식, via 및 stub의 존재 등으로 인해 채널 대역폭을 증가시키는데 어려움이 따른다.

상기 문제점을 해결하기 위한 본 발명의 목적은 데이터를 수신하는 수신칩에서만 종단 저항을 제공하는 데이터 전송 장치를 제공하는 것이다.

본 발명의 다른 목적은 데이터를 수신하는 수신칩에서만 종단 저항을 제공하는 데이터 전송 방법을 제공하는 것이다.

상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 데이터 전송 장치는 데이터를 송신하는 송신 칩, 복수개의 수신 칩들 및 한 쌍의 전송 라인들을 포함한 다. 상기 복수개의 수신칩들은 상기 송신 칩으로부터 송신되는 데이터를 수신하고 상기 데이터가 수신되는 수신칩에서만 종단 저항을 제공한다. 상기 한 쌍의 전송 라인들은 상기 데이터를 상기 송신 칩으로부터 상기 복수개의 수신칩들로 전달하고 데이지 체인 형태의 구조를 갖는다.

실시예에 있어서, 상기 복수개의 수신 칩들 각각은 상기 한 쌍의 전송 라인들로부터 분기되는 한 쌍의 입력 라인들, 상기 한 쌍의 입력 라인들 사이에 연결되는 종단 저항 제공부, 상기 한 쌍의 입력 라인들로부터 상기 데이터를 수신하는 버퍼 및 상기 복수개의 수신칩들 각각을 인접한 수신칩과 연결하는 연결 스위치를 포함할 수 있다.

실시예에 있어서, 상기 종단 저항 제공부는 상기 한 쌍의 입력 라인들 중 하나에 일단자가 연결되는 제1 종단 저항, 상기 한 쌍의 입력 라인들 중 다른 하나에 일단자가 연결되는 제2 종단 저항 및 상기 제1 종단 저항과 상기 제2 종단 저항을 연결하는 종단 스위치를 포함할 수 있다. 상기 제1 종단 저항 및 제2 종단 저항의 저항 값은 서로 같을 수 있다. 상기 제1 종단 저항 및 상기 제2 종단 저항과 상기 종단 스위치의 온 저항의 직렬 합성 저항값은 상기 한 쌍의 전송 라인들의 특성 임피던스 값을 2배한 것과 동일할 수 있다.

실시예에 있어서, 상기 종단 스위치와 상기 연결스위치는 서로 상보적으로 개폐될 수 있다.

실시예에 있어서, 상기 복수개의 수신칩들 중 토큰(token)을 보유한 수신 칩에서만 데이터를 수신할 수 있다. 상기 토큰은 상기 송신 칩으로부터 상기 복수개 의 수신칩들로 순차적으로 제공될 수 있다. 상기 복수개의 수신칩들 중 상기 토큰을 현재 소유하고 있는 칩과 상기 토큰을 머저 소유 했었던 칩은 서로 연결을 유지할 수 있다. 상기 복수개의 수신칩들 중 상기 토큰을 현재 소유하고 있는 칩과 상기 토큰을 다음에 소유하게 될 칩은 서로 단절될 수 있다.

실시예에 있어서, 상기 복수개의 수신칩들 각각은 상기 토큰을 제어하기 위한 타이머를 더 포함할 수 있다.

실시예에 있어서, 상기 송신 칩과 상기 수신칩들은 포인트-투-포인트(point-to-point) 방식으로 연결될 수 있다.

실시예에 있어서, 상기 데이터 전송 장치는 상기 수신칩과 상기 한 쌍의 전송 라인들 사이에 상기 데이터를 분배하기 위한 커넥터를 더 포함할 수 있다.

실시예에 있어서, 상기 전송 라인들은 멀티 드롭 방식일 수 있다.

상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 송신칩과 상기 송신칩과 데이지 체인 형태의 한 쌍의 전송 라인들로 연결되는 복수개의 수신칩을 포함하는 데이터 전송 장치의 데이터 전송 방법은 상기 송신칩으로부터 데이터를 송신하는 단계, 및 상기 한 쌍의 전송 라인들을 통하여 상기 데이터를 수신하는 단계를 포함한다. 상기 데이터를 수신하는 수신칩에서만 종단저항을 제공한다.

실시예에 있어서, 상기 복수개의 수신칩들 중 토큰을 소유한 수신칩만이 상기 데이터를 수신할 수 있다. 상기 토큰은 상기 송신 칩으로부터 상기 복수개의 수신칩들로 순차적으로 제공될 수 있다. 상기 복수개의 수신칩들 중 상기 토큰을 현재 소유하고 있는 칩과 상기 토큰을 먼저 소유했었던 칩은 서로 연결을 유지할 수 있다. 상기 복수개의 수신칩들 중 상기 토큰을 현재 소유하고 있는 칩과 상기 토큰을 다음에 소유하게 될 칩은 서로 단절될 수 있다.

상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 멀티 드롭 구조의 데이터 전송 장치는 한 쌍의 입력 단자와 한 쌍의 출력 단자를 구비하고 전송될 데이터를 제공하는 송신칩, 상기 송신칩으로부터 제공되는 데이터를 수신한 칩에서만 선택적으로 종단저항을 제공하는 복수개의 수신칩들, 상기 송신칩과 상기 복수개의 수신칩들을 연결하는 데이지 체인 형태의 제1 및 제2 전송라인을 포함하는 한 쌍의 전송 라인 및 상기 한 쌍의 출력 단자와 상기 제1 및 제2 전송 라인을 연결하는 커넥터를 포함한다. 상기 수신칩들 각각은 상기 제1 및 제2 전송 라인들로부터 분기되는 제1 및 제2 입력 라인들, 상기 제1 및 제2 입력 라인들과 연결되어 상기 한 쌍의 전송 라인들부터 제공되는 데이터를 수신하는 드라이버, 상기 제1 및 제2 입력 라인들 사이에 연결되고 상기 데이터 수신여부에 따라 선택적으로 연결되어 종단 저항을 제공하는 제1 스위칭 회로, 및 상기 데이터의 수신여부에 따라 해당 수신칩을 인접한 수신칩과 선택적으로 연결하는 제2 스위칭 회로를 포함한다.

실시예에 있어서, 상기 제1 스위칭 회로는 상기 제1 입력 라인에 일단자가 연결되는 제1 저항, 상기 제2 입력 라인에 일단자가 연결되는 제2 저항, 및 상기 데이터의 수신 여부에 따라 상기 제1 및 제2 저항을 선택적으로 연결하는 종단 스 위치를 포함할 수 있다. 상기 종단 스위치와 상기 제2 스위칭 회로는 서로 상보적으로 연결될 수 있다. 상기 제1 저항과 상기 제2 저항의 저항값은 서로 같고, 상기 종단 스위치가 연결될 때 상기 제1 스위칭 회로에서 제공되는 전체 저항값은 상기 제1 및 제2 전송 라인의 특성 임피던스 값의 합과 동일할 수 있다. 상기 송신칩과 상기 데이터를 수신하는 수신칩은 포인트-투-포인트(point-to-point) 방식으로 연결될 수 있다. 상기 복수개의 수신칩들 중 토큰(token)을 보유한 칩에서만 상기 송신칩에서 제공되는 데이터를 수신할 수 있다.

따라서 본 발명의 실시예들에 따른 데이터 전송 장치는 비아와 스터브를 구비하지 않고 일정한 종단 저항을 제공할 수 있고, 전송 속도를 향상시킬 수 있다.

본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르 게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

한편, 어떤 실시예가 달리 구현 가능한 경우에 특정 블록 내에 명기된 기능 또는 동작이 순서도에 명기된 순서와 다르게 일어날 수도 있다. 예를 들어, 연속하는 두 블록이 실제로는 실질적으로 동시에 수행될 수도 있고, 관련된 기능 또는 동작에 따라서는 상기 블록들이 거꾸로 수행될 수도 있다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 구성요소를 나타낸다.

도 3을 참조하면, 본 발명의 일 실시예에 따른 데이터 전송 장치(300)는 송신칩(310), 복수개의 수신 칩들(340, 350, 360) 및 한 쌍의 전송 라인(330)을 포함한다. 데이터 전송 장치는 송신 칩(310)과 전송 라인(330)을 연결하는 커넥터(320)를 더 포함할 수도 있다.

송신칩(310)은 전송될 데이터를 송신한다. 복수개의 수신칩들(340, 350, 360)은 송신칩(310)에서 전송된 데이터를 전송 라인(330)을 통하여 수신한다. 전송 라인(310)은 데이지 체인 형태로 구성되어 있다.

복수개의 수신칩들(340, 350, 360) 각각은 전송 라인으로부터 분기되는 한 쌍의 입력 라인들(342, 352, 362), 입력 라인들(342, 352, 362) 사이에 연결되는 종단 저항 제공부(344, 354, 364), 입력 라인들(342, 352, 362)에 연결되어 전송되는 데이터를 수신하는 버퍼들(346, 356, 366) 및 수신칩들(340, 350, 360) 각각을 인접한 수신칩과 연결하는 연결 스위치들(348, 358, 368)을 포함한다.

종단 저항 제공부(344) 입력 라인(342) 중 하나에 일단자가 연결되는 제1 종단 저항(347), 입력 라인(342) 중 다른 하나에 일단자가 연결되는 제2 종단 저항(349) 및 제1 및 제2 종단 저항을 연결하는 종단 스위치(343)를 포함한다. 종단 저항 제공부들(354, 364)도 종단 저항 제공부(344)와 동일한 구조를 갖는다. 실시예에서, 제1 종단 저항(347)과 제2 종단 저항(349)의 저항 값은 서로 동일할 수 있다. 실시예에서, 종단저항 제공부(344)의 전체 저항값은 전송 라인(330)의 특성 임피던스 값의 2배와 같을 수 있다.

복수개의 수신칩들(340, 350, 360) 중 데이터를 수신하는 칩은 송신칩으로부 터 제공되는 토큰(token)에 의하여 결정될 수 있다. 예를 들면 복수개의 수신칩들(340, 350, 360) 중 토큰을 보유한 수신칩에서만 데이터를 수신할 수 있다. 예를 들면, 데이터를 수신하는 수신칩에서만 종단 스위치가 연결되어 종단 저항을 제공할 수 있다.

토큰은 송신칩(310)에서 복수개의 수신칩들(340, 350, 360)로 순차적으로 제공될 수도 있고, 복수개의 수신칩들(340, 350, 360) 내부에 토큰을 제어하기 위한 카운터 형식의 타이머(미도시)를 포함할 수도 있다.

예를 들어, 복수개의 수신칩들(340, 350, 360) 중 토큰을 현재 소유하고 있는 칩과 토큰을 직전에 소유했던 칩은 서로 연결을 유지할 수 있다. 예를 들어, 복수개의 수신칩들(340, 350, 360) 중 토큰을 현재 소유하고 있는 칩과 토큰을 다음에 소유하게 될 칩은 서로 단절될 수 있다.

예를 들어 종단 스위치(343)와 연결 스위치(348)는 서로 상보적으로 개폐된다.

도 3에서 수신칩(340)이 현재 토큰을 보유하고 있고, 수신칩(350)이 다음에 토큰을 보유하게 될 칩이라고 가정하자. 종단 저항 제공부(344)의 종단 스위치는 연결되어 종단 저항 제공부에서는 2Rs + Rsw의 종단 저항을 제공하고, 이는 전송 라인의 특성 임피던스의 크기의 2배와 동일하게 된다. 이 때 연결스위치(348)는 오픈되므로 추가적인 임피던스가 발생하지 않게 된다. 예를 들어 도 3에서 수신칩(350)이 현재 토큰을 보유하고 있고, 수신칩(340)이 직전에 토큰을 보유한 칩이고 수신칩(360)이 다음에 토큰을 보유하게 될 칩이라고 가정하자. 이 경우에 종단 저항 제공부(354) 종단 스위치(353)는 연결되고, 연결스위치(358)는 오픈되고, 수신칩(340)에서는 연결 스위치(348)만이 연결되므로 데이터 전송 장치(300)에서 제공되는 전체 종단 저항은 2Rs + Rsw이 된다. 이는 어느 수신칩이 선택되더라도 마찬가지이다. 즉 본 발명의 일 실시예에 따른 데이터 전송 장치(300)는 비아나 스터브를 구비하지 않고 전송 라인의 특성 임피던스와 동일한 종단 저항을 일정하게 제공할 수 있다.

도 4를 참조하면, 간략화된 종래의 데이터 전송 장치(400)는 송신단(410), 커넥터(420), 전송 라인(L1, L2, L3, L5), 비아(430), 스터브(L4), 제1 수신단(440) 및 제2 수신단(450)을 포함한다. 제1 수신단(440) 및 제2 수신단(450)은 평판 표시 장치에서 소스 드라이버일 수 있다.

도 5를 참조하면, 간략화된 본 발명의 일 실시예에 따른 데이터 전송 장치(500)는 송신칩(510), 커넥터(520), 전송 라인(L1, L2, L3), 제1 수신칩(530), 및 제2 수신칩(540)을 포함한다. 제1 수신칩(530)은 입력 라인쌍(534), 종단 저항 제공부(536) 및 버퍼(538) 및 연결 스위치(532)를 포함한다. 종단 저항 제공부(536)는 제1 종단 저항(531), 제2 종단 저항(533), 및 종단 스위치(535)를 포함 한다. 제2 수신칩(540)은 입력 라인쌍(544), 종단 저항 제공부(546) 및 버퍼(548) 및 연결 스위치(542)를 포함한다. 종단 저항 제공부(546)는 제1 종단 저항(541), 제2 종단 저항(543), 및 종단 스위치(545)를 포함한다. 각 구성요소의 기능은 도 3의 데이터 전송 장치의 각 구성요소의 기능과 동일하므로 이에 대한 상세한 설명은 생략한다.

도 4와 도 5에서 L1은 0.5cm, L2는 37cm, L3는 7.4cm, L4는 1.5cm L5는 1cm로 하였다.

도 6은 도 4의 간략화된 종래의 데이터 전송 장치에서 패키지 인덕턴스의 변화에 따라 제1 수신단(440)과 제2 수신단(450)의 출력 전압의 특성을 나타내는 시뮬레이션도이다.

도 6을 참조하면, 패키지 인덕턴스가 증가함에 따라서 종단저항(Rt)으로부터 거리가 먼 제1 수신단(440)의 출력 특성이 더욱 악화됨을 알 수 있다. 또한 인덕턴스가 증가할수록 출력 전압의 라이징 현상이 더욱 심해짐을 알 수 있다.

도 7은 도 5의 간략화된 본 발명의 일 실시예에 따른 데이터 전송 장치에서 패키지 인덕턴스의 변화에 따라 제1 수신칩(540)과 제2 수신칩(550)의 출력 전압의 특성을 나타내는 시뮬레이션도이다.

도 7을 참조하면, 패키지 인덕턴스가 증가하여도 제1 수신칩(540)과 제2 수신칩(550)에서 동일한 종단저항이 제공되고 제2 수신칩(550)의 전송 선로 길이가 더 증가하기 때문에 제1 수신칩(540)의 출력 전압 특성이 제2 수신칩(550)의 출력 전압 특성보다 더 양호함을 알 수 있다. 또한 인덕턴스가 증가하여도 출력 전압의 라이징 현상이 변화없이 거의 동일함을 알 수 있다.

도 8a 내지 도 8c는 도 4와 도 5의 데이터 전송 장치에서 전송 속도의 증가에 제1 수신단(440)과 제1 수신칩(540), 제2 수신단(450)과 제2 수신칩(550)의 출력 전압의 아이-패턴(eye-pattern)을 비교하기 위한 시뮬레이션도이다. 도 8c는 도 5의 데이터 전송 장치만을 시뮬레이션하였다.

도 8a 내지 도 8c를 참조하면, 전송 속도가 증가할 수록 제2 수신칩(550)의 아이-패턴이 제1 수신칩(540)의 아이-패턴보다 열화 정도가 심하지만, 전송 속도가 280MHz까지 증가하여도 도 5의 본 발명의 일 실시예에 따른 데이터 전송 장치는 50%이상의 아이패턴이 확보됨을 알 수 있다.

도 9를 참조하면, 본 발명의 다른 실시예에 따른 멀티 드롭 구조의 데이터 전송 장치(600)는 송신칩(610), 커넥터(620), 제1 전송 라인(625), 제2 전송 라인(630), 복수개의 수신칩들(640, 650, 660)을 포함한다.

송신칩(610)은 한 쌍의 입력 단자(612)와 한 쌍의 출력 단자(614)를 구비한다.

커넥터(620)는 한 쌍의 출력 단자(614)와 제1 전송 라인(625)과 제2 전송 라인(630)을 연결한다.

수신칩(640)은 제1 전송 라인(625)으로부터 분기되는 제1 입력 라인(641), 제2 전송 라인(630)으로부터 분기되는 제2 입력 라인(642), 제1 스위칭 회로(643), 제2 스위칭 회로(647) 및 드라이버(648)를 포함한다.

제1 스위칭 회로(643)는 제1 입력 라인(641)과 제2 입력 라인(642) 사이에 연결된다. 제1 스위칭 회로(643)는 제1 저항(644), 제2 저항(645) 및 종단 스위치(646)를 포함한다. 제1 저항(644)은 제1 입력 라인(641)에 연결되고, 제2 저항(645)은 제2 입력 라인(642)에 연결되고, 종단 스위치(646)는 제1 저항(644)과 제2 저항(645)을 연결한다. 종단 스위치(646)는 해당 수신칩(640)이 데이터를 수신하는 경우에 연결된다. 제1 저항(644)과 제2 저항(645)의 저항값은 각각 Rs로서 서로 같을 수 있다.

제2 스위칭 회로(647)는 해당 수신칩(640)의 데이터 선택여부에 따라 해당 수신칩(640)을 인접한 수신칩(650)과 선택적으로 연결한다. 즉, 제2 스위칭 회로는 해당 수신칩(640)이 데이터를 수신한 경우에 인접한 수신칩(650)과의 연결을 단절한다. 즉, 종단 스위치(646)와 제2 스위칭 회로(647)는 상보적으로 개폐된다. 수신칩들(650, 660))의 구조와 동작은 수신칩(640)의 구조 및 동작과 동일하므로 이에 대한 자세한 설명은 생략한다.

예를 들어, 수신칩(640)이 토큰을 보유하여 데이터를 수신하는 경우에 종단 스위치(646)는 연결되고, 제2 스위칭 회로(647)는 단절된다. 따라서 제1 스위칭회로(643)에서 제공되는 종단저항은 2Rs + Rsw(스위치의 온 저항)가 된다. 이 종단저항을 전송 라인의 특성 임핀던스와 동일하게 설계하면 반사파 없이 전송 속도를 높일 수 있다. 이 종단저항의 크기는 수신칩들(640, 650, 660) 중 어느 수신칩이 데이터를 수신하더라도 변화 없이 일정하다.

송신칩(610)과 수신칩들(640, 650, 660) 중 데이터를 수신하는 수신칩은 포인트-투-포인트(point-to-point) 방식으로 연결될 수 있다. 수신칩들(640, 650, 660) 중 토큰을 소유한 수신칩만이 데이터를 수신할 수 있다. 토큰은 송신칩(610)으로부터 수신칩들(640, 650, 660)로 순차적으로 제공될 수 있다.

상술한 바와 같이, 본 발명의 일 실시예에 따른 데이터 전송 장치는 데이지 체인 형태의 전송 라인들로 송신칩과 복수개의 수신칩들을 연결하고 데이터를 수신하는 송신칩에서만 종단 저항을 제공한다. 종단 저항을 온/오프 할 수 있는 스위치를 송신칩 내부에 구비하여 토큰을 보유한 송신칩에서만 종단 저항을 온 하고 데이터를 수신한다. 따라서 본 발명의 일 실시예에 따른 데이터 전송 장치는 송신칩과 수신칩사이를 포인트-투-포인트 연결할 수 있고, 동작 속도를 향상시켜 전송 라인 개수의 감소와 함께 PCB의 면적을 감소시킬 수 있고, 송신칩의 출력 핀수를 감소시킬 수 있다.

이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims

데이터를 송신하는 송신 칩;

상기 송신 칩으로부터 송신되는 데이터를 수신하고 상기 데이터가 수신되는 수신칩에서만 종단 저항을 제공하는 복수개의 수신 칩들; 및

상기 데이터를 상기 송신 칩으로부터 상기 복수개의 수신칩들로 전달하는 데이지 체인 형태의 한 쌍의 전송 라인들을 포함하는 것을 특징으로 하는 데이터 전송 장치.
제1항에 있어서, 상기 복수개의 수신 칩들 각각은,

상기 한 쌍의 전송 라인들로부터 분기되는 한 쌍의 입력 라인들;

상기 한 쌍의 입력 라인들 사이에 연결되는 종단 저항 제공부;

상기 한 쌍의 입력 라인들로부터 상기 데이터를 수신하는 버퍼; 및

상기 복수개의 수신칩들 각각을 인접한 수신칩과 연결하는 연결 스위치를 포함하는 것을 특징으로 하는 데이터 전송 장치.
2항에 있어서, 상기 종단 저항 제공부는,

상기 한 쌍의 입력 라인들 중 하나에 일단자가 연결되는 제1 종단 저항;

상기 한 쌍의 입력 라인들 중 다른 하나에 일단자가 연결되는 제2 종단 저항; 및

상기 제1 종단 저항과 상기 제2 종단 저항을 연결하는 종단 스위치를 포함하는 것을 특징으로 하는 데이터 전송 장치.
제3항에 있어서, 상기 제1 종단 저항 및 제2 종단 저항의 저항 값은 서로 같은 것을 특징으로 하는 데이터 전송 장치.
제4항에 있어서, 상기 제1 종단 저항 및 상기 제2 종단 저항과 상기 종단 스위치의 온 저항의 직렬 합성 저항값은 상기 한 쌍의 전송 라인들의 특성 임피던스 값을 2배한 것과 동일한 것을 특징으로 하는 데이터 전송 장치.
제3항에 있어서, 상기 종단 스위치와 상기 연결스위치는 서로 상보적으로 개폐되는 것을 특징으로 하는 데이터 전송 장치.
제3항에 있어서, 상기 복수개의 수신칩들 중 토큰(token)을 보유한 수신 칩에서만 데이터를 수신하는 것을 특징으로 하는 데이터 전송 장치.
제7항에 있어서, 상기 토큰은 상기 송신 칩으로부터 상기 복수개의 수신칩들로 순차적으로 제공되는 것을 특징으로 하는 데이터 전송 장치.
제8항에 있어서, 상기 복수개의 수신칩들 중 상기 토큰을 현재 소유하고 있 는 칩과 상기 토큰을 먼저 소유했었던 칩은 서로 연결을 유지하는 것을 특징으로 하는 데이터 전송 장치.
제8항에 있어서, 상기 복수개의 수신칩들 중 상기 토큰을 현재 소유하고 있는 칩과 상기 토큰을 다음에 소유하게 될 칩은 서로 단절되는 것을 특징으로 하는 데이터 전송 장치.
제7항에 있어서, 상기 복수개의 수신칩들 각각은 상기 토큰을 제어하기 위한 타이머를 더 포함하는 것을 특징으로 하는 데이터 전송 장치.
제3항에 있어서, 상기 송신 칩과 상기 수신칩들은 포인트-투-포인트(point-to-point) 방식으로 연결되는 것을 특징으로 하는 데이터 전송 장치.
제1항에 있어서, 상기 수신칩과 상기 한 쌍의 전송 라인들 사이에 상기 데이터를 분배하기 위한 커넥터를 더 포함하는 것을 특징으로 하는 데이터 전송 장치.
제1항에 있어서, 상기 전송 라인들은 멀티 드롭 방식인 것을 특징으로 하는 데이터 전송 장치.
송신칩과 상기 송신칩과 데이지 체인 형태의 한 쌍의 전송 라인들로 연결되 는 복수개의 수신칩을 포함하는 데이터 전송 장치의 데이터 전송 방법으로서,

상기 송신칩으로부터 데이터를 송신하는 단계; 및

상기 한 쌍의 전송 라인들을 통하여 상기 데이터를 수신하는 단계를 포함하며, 상기 데이터를 수신하는 수신칩에서만 종단 저항을 제공하는 것을 특징으로 하는 데이터 전송 방법.
제15항에 있어서, 상기 복수개의 수신칩들 중 토큰을 소유한 수신칩만이 상기 데이터를 수신하는 것을 특징으로 하는 데이터 전송 방법.
제16항에 있어서, 상기 토큰은 상기 송신 칩으로부터 상기 복수개의 수신칩들로 순차적으로 제공되는 것을 특징으로 하는 데이터 전송 방법.
제17항에 있어서, 상기 복수개의 수신칩들 중 상기 토큰을 현재 소유하고 있는 칩과 상기 토큰을 먼저 소유 했었던 칩은 서로 연결을 유지하는 것을 특징으로 하는 데이터 전송 방법.
제17항에 있어서, 상기 복수개의 수신칩들 중 상기 토큰을 현재 소유하고 있는 칩과 상기 토큰을 다음에 소유하게 될 칩은 서로 단절되는 것을 특징으로 하는 데이터 전송 방법.
제15항에 있어서, 상기 송신 칩과 상기 수신칩들은 포인트-투-포인트(point-to-point) 방식으로 연결되는 것을 특징으로 하는 데이터 전송 방법.
제15항에 있어서, 상기 전송 라인들은 멀티 드롭 방식인 것을 특징으로 하는 데이터 전송 방법.
한 쌍의 입력 단자와 한 쌍의 출력 단자를 구비하고 전송될 데이터를 제공하는 송신칩;

상기 송신칩으로부터 제공되는 데이터를 수신한 칩에서만 선택적으로 종단저항을 제공하는 복수개의 수신칩들;

상기 송신칩과 상기 복수개의 수신칩들을 연결하는 데이지 체인 형태의 제1 및 제2 전송라인을 포함하는 한 쌍의 전송 라인; 및

상기 한 쌍의 출력 단자와 상기 제1 및 제2 전송 라인을 연결하는 커넥터를 포함하고,

상기 수신칩들 각각은,

상기 제1 및 제2 전송 라인들로부터 분기되는 제1 및 제2 입력 라인들;

상기 제1 및 제2 입력 라인들과 연결되어 상기 한 쌍의 전송 라인들부터 제공되는 데이터를 수신하는 드라이버;

상기 제1 및 제2 입력 라인들 사이에 연결되고 상기 데이터 수신여부에 따라 선택적으로 연결되어 종단 저항을 제공하는 제1 스위칭 회로; 및

상기 데이터의 수신여부에 따라 해당 수신칩을 인접한 수신칩과 선택적으로 연결하는 제2 스위칭 회로를 포함하는 것을 특징으로 하는 멀티 드롭 구조의 데이터 전송 장치.
제22항에 있어서, 상기 제1 스위칭 회로는,

상기 제1 입력 라인에 일단자가 연결되는 제1 저항;

상기 제2 입력 라인에 일단자가 연결되는 제2 저항; 및

상기 데이터의 수신 여부에 따라 상기 제1 및 제2 저항을 선택적으로 연결하는 종단 스위치를 포함하는 것을 특징으로 하는 멀티 드롭 구조의 데이터 전송 장치.
제23항에 있어서, 상기 종단 스위치와 상기 제2 스위칭 회로는 서로 상보적으로 연결되는 것을 특징으로 하는 멀티 드롭 구조의 데이터 전송 장치.
제23항에 있어서, 상기 제1 저항과 상기 제2 저항의 저항값은 서로 같고, 상기 종단 스위치가 연결될 때 상기 제1 스위칭 회로에서 제공되는 전체 저항값은 상기 제1 및 제2 전송 라인의 특성 임피던스 값의 합과 동일한 것을 특징으로 하는 멀티 드롭 구조의 데이터 전송 장치.
제25항에 있어서, 상기 송신칩과 상기 데이터를 수신하는 수신칩은 포인트- 투-포인트(point-to-point) 방식으로 연결되는 것을 특징으로 하는 멀티 드롭 구조의 데이터 전송 장치.
제22항에 있어서, 상기 복수개의 수신칩들 중 토큰(token)을 보유한 칩에서만 상기 송신칩에서 제공되는 데이터를 수신하는 것을 특징으로 하는 멀티 드롭 구조의 데이터 전송 장치.