CN101350805A - 数据传输装置及其方法 - Google Patents
数据传输装置及其方法 Download PDFInfo
- Publication number
- CN101350805A CN101350805A CNA2008101611280A CN200810161128A CN101350805A CN 101350805 A CN101350805 A CN 101350805A CN A2008101611280 A CNA2008101611280 A CN A2008101611280A CN 200810161128 A CN200810161128 A CN 200810161128A CN 101350805 A CN101350805 A CN 101350805A
- Authority
- CN
- China
- Prior art keywords
- receiving
- chip
- data
- receiving chip
- transmission device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0278—Arrangements for impedance matching
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种数据传输装置可包括传输芯片、多个接收芯片和/或一对传输线。该传输芯片可传输数据且该接收芯片可接收来自该传输芯片的数据。多个接收芯片中的一个可在其接收数据时提供相应的终端电阻。传输线可耦接在该传输芯片和该接收芯片之间,并且所述传输线可具有菊花链结构。因此,数据传输装置可提供符合阻抗匹配的固定终端电阻并增加传输速度。
Description
技术领域
本发明涉及数据传输装置及其方法。
背景技术
例如平板显示装置的数据传输装置可使用多转接(multi-drop)结构,其中几个芯片同时连接到公共信道中以增加数据传输容量。
图1是说明多转接结构的传统数据传输装置的框图。
参考图1,该传统的数据传输装置可包括传输单元10、连接器20、多条传输线30、多个接收单元21至28和终端(termination)单元60。该接收单元21可以通过通孔连接点40和柱脚(stub)50连接到该传输线30。该终端单元60可包括一个或多个终端电阻器Rt并可连接到该多条传输线30。
即使该接收单元21到28的数据接收带宽可以有每秒几百兆比特(Mbps),数据接收装置的带宽仍可被该传输线30的带宽限制。
该传输线30的特征阻抗不匹配也可限制传输信道的带宽。即使该传输线30的特征阻抗(Zo)可被设计成等于该终端电阻器Rt,由于该接收单元21到28的输入电容该终端电阻器Rt的有效阻抗可能小于该特征阻抗(Zo)。由于印刷电路板上的该终端电阻器Rt的实现造成的终端效果的降低也可能限制该传输通道的带宽。
由于当该终端电阻器Rt靠近最后的接收单元28时的反射波,远离该终端电阻器Rt的接收单元的噪声可能和该接收单元与该终端电阻器Rt之间的距离成比例地增加。
该通孔连接点40的不连通(discontinuity)以及该柱脚50的长度变化也可能限制该传输信道的带宽。
图2是说明另一个多转接结构的传统数据传输装置的框图。
参考图2,该传统数据传输装置可包括传输单元110,连接器120,传输线130和135,以及终端单元170。该传输单元110可包括传输芯片112和114,其中该传输线130可将该传输芯片112与接收单元121和122相连,并且该传输线135可将该传输芯片114与接收单元123和124相连。该接收单元121可通过通孔连接点140和柱脚150连接到该传输线130。该接收单元122、123和124可通过与该接收单元121连接方式一样的结构连接到相应的传输线130和135。该终端单元170可包括一个或多个终端电阻器Rt并可连接到相应的传输线130和135。
在多转接总线中,可以采用两个方法来增加数据带宽。第一个方法是增加数据线的数目而第二个方法可减少连接到该多转接总线的芯片的数目。
该第一个方法可通过增加该数据线的数目来增加系统的有效数据传输带宽,即使每根数据线的传输速度没有增加。该第二个方法可通过限制连接到相同总线的芯片的数目并增加每根数据线的传输速度来增加系统的有效数据传输带宽。然而,该第二方法也可导致终端电阻器、通孔连接点和柱脚的阻抗匹配的问题。
发明内容
因此,可提供示范实施例来消除由于相关技术的限制和劣势而造成的一个或多个问题。
示范实施例可提供数据传输装置,其仅在接收数据的接收芯片中包括终端电阻。
示范实施例可提供包括仅在接收数据的接收芯片中的终端电阻的数据传输装置。
根据示范实施例,数据传输装置可包括传输芯片、多个接收芯片和/或一对传输线。该传输芯片可配置成传输数据。多个接收芯片可配置成接收来自该传输芯片的数据并提供终端(terminal)电阻。当该终端芯片中的一个接收数据时,该接收芯片中的一个可提供该终端电阻。传输线可耦接在该传输芯片和该接收芯片之间,并且该传输线可具有菊花链结构。
接收芯片中的每一个可包括一对输入线、终端电阻、缓冲器和/或连接开关。输入线可分别从传输线分出。终端电阻提供单元可连接在输入线之间。该缓冲器可接收来自输入线的数据。该连接开关可连接该接收芯片到相邻的接收芯片。
该终端电阻提供单元可包括第一终端电阻器、第二终端电阻器和/或终端开关。该第一终端电阻器可连接到输入线的第一根线。该第二终端电阻器可连接到输入线的第二根线。该终端开关可连接该第一终端电阻器和该第二终端电阻器。
该第一终端电阻器的电阻可等于该第二终端电阻器的电阻。
该第一终端电阻器、该第二终端电阻器和该终端开关的导通电阻器的串联电阻可等于传输线的特征阻抗。
该终端开关和该连接开关可能相互间互补地断开或闭合。
多个接收芯片中仅有一个可当前包括令牌,该多个接收芯片中的一个被配置成接收来自传输芯片的数据。
该令牌可从该传输芯片连续地提供给所述多个接收芯片。
当多个接收芯片中的第二接收芯片当前包括该令牌并且该第一接收芯片先于该第二接收芯片包括该令牌时,多个接收芯片中的第一接收芯片可电连接到该第二接收芯片。
当接收芯片中的第一接收芯片当前包括该令牌并且多个接收芯片中的第二接收芯片将在该第一接收芯片之后包括该令牌时,该第一接收芯片可与该第二接收芯片电断开。
接收芯片中的每一个可进一步包括配置用来控制该令牌的定时器。
该传输芯片可以点对点的结构与接收芯片连接。
传输线可具有多转接结构。
根据示范实施例,该数据传输装置可进一步包括配置成将该传输芯片的输出端与第一和第二传输线相连的连接器。该传输芯片可包括一对输入端和一对输出端。多个接收芯片可配置成有选择地提供终端电阻。传输线可包括成菊花链结构的第一传输线和第二传输线。
接收芯片中的每一个可包括第一输入、第二输入线、驱动器、第一开关电路、和/或第二开关电路。该第一和第二输入线可分别从该第一和该第二传输线分出。该驱动器可连接到该第一和该第二输入线。该驱动器可配置成接收来自传输线的数据。该第一开关电路可连接在该第一和该第二输入线之间。该第一开关电路可配置成基于该接收芯片的数据接收来有选择地闭合来提供该终端电阻。该第二开关电路可配置成基于该接收芯片的数据接收来有选择地连接该接收芯片到相邻的接收芯片
该第一开关电路可包括第一电阻器、第二电阻器和终端开关。该第一电阻器可连接到该第一输入线。该第二电阻器可连接到该第二输入线。该终端开关可基于该接收芯片的数据接收来有选择地连接该第一电阻器和第二电阻器。
该终端开关和第二开关电路可彼此互补地断开和闭合。
根据示范实施例,传输数据的方法可包括:在多个接收芯片之一接收数据,仅在接收数据的接收芯片激活终端电阻,和/或解除接收数据的接收芯片和相邻接收芯片之间的连接。
因此,数据传输装置可提供阻抗匹配中的固定终端电阻并增加传输速度。
附图说明
与附图相结合,根据下面的对示范实施例的详细描述,上述和/或其它方面和优点将变得更加明显和更加容易领会,其中:
图1是说明多转接结构的传统数据传输装置的框图;
图2是另一个说明多转接结构的传统数据传输装置的框图;
图3是说明根据示范实施例的数据传输装置的框图;
图4是说明包括两个接收单元的传统数据传输装置的框图;
图5是说明根据示范实施例的包括两个接收芯片的数据传输装置的框图;
图6是说明在传统数据传输装置中的第一接收单元和第二接收单元的输出电压特性的仿真图;
图7是说明根据示范实施例的数据传输装置中的第一接收芯片和第二接收芯片的输出电压特性的仿真图;
图8A到图8C是说明用于对比根据传输速度的增加的输出电压的眼孔图样(eye-pattern)的仿真图;并且
图9是另一个说明根据示范实施例的多转接结构的数据传输装置的框图。
具体实施方式
将参考附图对示范实施例进行更加详细的描述。然而,示范实施例能以许多不同的形式实现并且不应该解释为限制在此处所提出的实施例。相反,示范实施例被提供用来使本公开彻底而完整,并完全地传达该范围给那些本领域的技术人员。贯穿本申请中相似的参考数字指代相似的元件。
可以理解,尽管术语第一,第二等可被用在此处以描述不同的元件,这些元件不应该被这些术语所限制。这些术语用来区分一个元件和另一个元件。例如,在不背离示范实施例范围的条件下,第一元件可以称作第二元件,并且类似地,第二元件可以称作第一元件。如此处所用的,术语“和/或”包括一个或多个相关列出的项目的任何以及所有的组合。
可以理解当说到元件被“连接”或“耦接”到另一个元件时,它可以直接连接或耦接到该另一个元件或者可能存在介于其间的元件。相反,当说到元件被“直接连接”或“直接耦接”到该另一个元件时,则不存在介于其间的元件。其它的用来描述元件间关系的词应该以类似的方式解释(例如,“在......之间”对“直接在......之间”,“相邻”对“直接相邻”,等)。
此处所用的术语是用于描述特定实施例的目的而并非意在限制示范实施例。如此处所用的,单数形式的“一个(a)”,“一个(an)”和“该(the)”意在也包括了复数形式,除非文中明确指出不是这样。进一步可理解,术语“包括(comprises)”,“包括(comprising)”,“包含(includes)”和/或“包含(including)”当在此处使用时,指定所说的特征、整数、步骤、操作、元件和/或组件的存在,而并非排除了一个或多个其它的特征、整数、步骤、操作、元件、组件和/或它们的组合的存在或增加。
除非另外说明,所有的用于此处的术语(包括技术和科学术语)具有与示范实施例所属领域的普通技术人员通常所理解的相同的意思。进一步可以理解术语,例如那些定义在常用的字典里的,应该解释为具有和它们在该相关领域的上下文中意思一致的意思,并且不应解释为理想化的或过分正式的意思,除非在此处明确的这样说明。
图3是说明根据示范实施例的数据传输装置的框图。
参考图3,数据传输装置300可包括传输芯片310;多个接收芯片340、350和360;和一对传输线330。该数据传输装置300可进一步包括连接该传输芯片310和传输线330的连接器320。
该传输芯片310可传输数据,并且该接收芯片340、350和360可通过传输线330接收来自于该传输芯片310的数据。传输线330可以是菊花链结构的。
接收芯片340、350和360的每一个可包括:一对输入线342、352和362;终端电阻提供单元344、354和364;缓冲器346、356、366;和连接开关348、358和368。如果该接收芯片360是最后的芯片则该连接开关368可以省略。
输入线342、352和362的每一个可以分别从该传输线330分出。终端电阻提供单元344、354和364的每一个可以连接在输入线342、352和362之间。缓冲器346、356和366的每一个可以通过连接到输入线342、352和362来接收数据。连接开关348、358和368中的每一个可以连接接收芯片中的每一个到相邻的接收芯片。
该终端电阻提供单元344可包括第一终端电阻器347、第二终端电阻器349和终端开关343。该第一终端电阻器347可连接到该输入线342的第一根线,该第二终端电阻器349可连接到该输入线342的第二根线,并且该终端开关343可连接该第一终端电阻器347和该第二终端电阻器349。其它终端电阻提供单元354和364的每一个的结构可以与该终端电阻提供单元344的结构类似。
该第一终端电阻器347的电阻可等于该第二终端电阻器349的电阻。该终端电阻提供单元344的电阻可等于该传输线330的特征阻抗。
在接收芯片340、350和360中,决定哪个接收芯片接收数据可通过从该传输芯片310提供的令牌来决定。
例如,仅仅一个接收芯片可包括该令牌,并且从而接收数据。同样,仅仅该接收数据的接收芯片可通过闭合相应的终端开关343、353和363来激活终端电阻。
该令牌可从该接收芯片310连续地提供给接收芯片340、350和360,并且接收芯片340、350和360中的每一个可包括用于控制该令牌的定时器。该定时器可以是计数器结构。
接收芯片340、350和360的第一接收芯片可以电连接到接收芯片340、350和360的第二接收芯片,此时该第二接收芯片当前包括该令牌并且该第一接收芯片先于该第二接收芯片先前已经包括了该令牌。
第二接收芯片可与接收芯片340、350和360中的第三接收芯片电断开,此时该第二接收芯片当前包括该令牌并且该第三接收芯片将在该第二接收芯片之后包括该令牌。
终端开关343和连接开关348可互补地断开或闭合。
当该接收芯片340当前包括该令牌并且该接收芯片350将在该接收芯片340之后包括该令牌时,该终端开关343可闭合,并且从而该终端电阻提供单元344将提供2Rs+Rsw(这里Rsw是该终端开关343的导通电阻)的终端电阻,其等于传输线330的特征阻抗。除了该终端电阻提供单元344的阻抗之外的其它阻抗可能不会产生,因为该连接开关348是断开的。
当该终端电阻提供单元354的终端开关353是闭合的,并且该接收芯片350的连接开关358是断开的时候,该数据传输装置300的终端电阻可以是2Rs+Rsw。当该接收芯片350接收数据时,该接收芯片340的连接开关348可以是闭合的并且该终端电阻提供单元344的终端开关343可以是断开的。即,当接收芯片340、350和360的任何一个接收数据时,该数据传输装置300的该终端电阻可以是2Rs+Rsw。因此,数据传输装置300能提供等于传输线330的特征阻抗的终端电阻,因为终端电阻仅提供在接收数据的接收芯片中。
图4是说明包括两个接收单元的传统数据传输装置的框图。
参考图4,传统数据传输装置400可包括:传输单元410;连接器420;传输线L1、L2、L3和L5;通孔连接点430;柱脚L4;第一接收单元440;第二接收单元450;和终端单元460。该终端单元460可包括终端电阻器Rt。该第一接收单元440和该第二接收单元450可以是平板显示装置的源极驱动器。
图5是说明根据示范实施例的包括两个接收芯片的数据传输装置的框图。
参考图5,数据传输装置500可包括:传输芯片510;连接器520;传输线L1、L2和L3;第一接收芯片530;和第二接收芯片540。
该第一接收芯片530可包括一对输入线534、终端电阻提供单元536、缓冲器538和连接开关532。该终端电阻提供单元536可包括第一终端电阻器531、第二终端电阻器533和终端开关535。该第二接收芯片540可包括一对输入线544、终端电阻提供单元546、缓冲器548和连接开关542。该终端电阻提供单元546可包括第一终端电阻器541、第二终端电阻器543和终端开关545。该数据传输装置500中的每个组件的操作可与该数据传输装置300的对应组件的操作一致。
下文中,将描述仿真结果,其中该传输线L1的长度是0.5厘米,该传输线L2的长度是37厘米,该传输线L3的长度是7.4厘米,该传输线L4的长度是1.5厘米,并且该传输线L5的长度是1厘米。
图6是说明在该传统数据传输装置400中的第一接收单元440和第二接收单元450的输出电压特性的仿真图。
参考图6,远离终端电阻器R1的该第一接收单元440的该输出电压特性是降级的(degrated)。振铃噪声可能根据封装电感的增加而增加。
图7是说明根据示范实施例的数据传输装置500中的第一接收芯片530和第二接收芯片540的输出电压特性的仿真图。
参考图7,尽管该封装电感增加,该第一接收芯片530的终端电阻可基本上等于该第二接收芯片540的终端电阻。该第一接收芯片530的输出电压特性可相对于该第二接收芯片540的输出电压特性得到改进,因为连接到该第二接收芯片540的传输线的长度可比连接到该第一接收芯片530的传输线的长度更长。尽管该封装电感增加,振铃噪声不会增加。
图8A到图8C是用于对比根据传输速度的增加的该第一接收单元440和该第一接收芯片530与该第二接收单元450和该第二接收芯片540的输出电压的眼孔图样的仿真图。在图8C中,仅描绘了图5中的该数据传输装置的仿真图。
参考图8A到图8C,当传输速度增加,该第二接收芯片540的眼孔图样可比该第一接收芯片530的眼孔图样更糟。然而,尽管传输速度在图8A中是大约150MHz,在图8B中是大约200MHz,而在图8C中是大约280MHz,该数据传输装置500可提供大约50%或更高的眼孔图样。
图9是另一个说明根据示范实施例的多转接结构的数据传输装置的框图。
参考图9,数据传输装置600可包括:传输芯片610;连接器620;第一传输线625;第二传输线630;和多个接收芯片640、650和660。
该传输芯片可包括一对输入端612和一对输出端614。
该连接器620可连接该输出端614到该第一传输线625和该第二传输线630。
该接收芯片640可包括第一输入线641、第二输入线642、第一开关电路643、第二开关电路647和驱动器648。该第一输入线641可从该第一传输线625分出并且该第二输入线642可从该第二传输线630分出。
该第一开关电路643可连接在该第一输入线641和该第二输入线642之间。该第一开关电路643可包括第一电阻器644、第二电阻器645和终端开关646。该第一电阻器644可连接到该第一输入线641并且该第二电阻器645可连接到该第二输入线642。当接收芯片640接收数据时,该终端开关646可连接该第一电阻器644和该第二电阻器645。该第一电阻器644的电阻等于电阻为Rs的该第二电阻器645。
基于接收芯片640的数据接收,该第二开关电路647可选择性地连接该接收芯片640和邻近的接收芯片650。即,当该接收芯片640接收数据时,该第二开关电路647可将接收芯片640与邻近的接收芯片650电断开。因此,该终端开关646和该第二开关电路647可彼此互补地断开或闭合。换句话说,如果一个开关闭合,那么该另一个开关可断开。
接收芯片650和660的结构和操作可以与接收芯片640的结构和操作类似。
当该接收芯片640当前包括令牌并接收数据时,该终端开关646闭合并且该第二开关电路647可断开。因此,终端电阻可大约为2Rs+Rsw(其中Rsw是该终端开关646的导通电阻)。通过这种阻抗匹配,反射波可被避免,并且当该终端电阻等于传输线625和630的特征阻抗时,传输速度可增加。尽管接收芯片640、650和660中的任何一个接收芯片可接收数据,该终端电阻可确定为基本上同样的值。
该传输芯片610可以点对点的结构连接到接收数据的接收芯片。包括令牌的接收芯片可以接收数据并且该令牌可从传输芯片610连续地提供给接收芯片640、650和660。
如上描述的,数据传输装置可以菊花链的结构连接传输芯片和多个接收芯片,其中仅仅多个接收芯片中的接收数据的一个接收芯片能提供终端电阻。接收芯片中的每一个可包括用于控制该终端电阻的开关,并且仅仅包括令牌的接收芯片可接收数据并提供该终端电阻。根据示范实施例的数据传输装置可以点对点的结构连接该传输芯片和接收芯片,并增加操作速度。因此该数据传输装置可减少传输线的数目、印刷电路板的尺寸和/或传输芯片的输出针脚。
如此已经描述了示范实施例,可以理解附加的权利要求所定义的示范实施例不被在上面描述中所阐述的特定细节所限制,因为它的许多明显的变化在没有背离下文中所要求的权利的精神或范围的情况是可能的。
优先权声明
本申请要求在2007年5月15日向韩国知识产权局(KIPO)提出的韩国专利申请NO.2007-0046914的优先权,其的公开内容在此作为参考全文引入。
Claims (21)
1、一种数据传输装置,包括:
传输芯片,其配置成传输数据;
多个接收芯片,其配置成接收来自所述传输芯片的数据并提供终端电阻,当所述多个接收芯片中的一个在接收数据时,所述多个接收芯片中的这一个提供终端电阻;以及
一对传输线,其耦接在所述传输芯片和所述接收芯片之间,所述传输线具有菊花链结构。
2、权利要求1的数据传输装置,其中所述多个接收芯片中的每一个包括,
一对输入线,其分别从所述传输线分出;
终端电阻提供单元,其连接在所述输入线之间;
缓冲器,其配置成接收来自所述输入线的数据;以及
连接开关,其配置成连接所述接收芯片到相邻接收芯片。
3、权利要求2的数据传输装置,其中所述终端电阻提供单元包括:
第一终端电阻器,其连接到所述输入线的第一根线;
第二终端电阻器,其连接到所述输入线的第二根线;以及
终端开关,其配置为连接所述第一终端电阻器和所述第二终端电阻器。
4、权利要求3的数据传输装置,其中所述第一终端电阻器的电阻等于所述第二终端电阻器的电阻。
5、权利要求4的数据传输装置,其中所述第一终端电阻器、所述第二终端电阻器和所述终端开关的导通电阻的串联电阻等于所述传输线的特征阻抗。
6、权利要求3的数据传输装置,其中所述终端开关和所述连接开关是彼此互补地断开或闭合。
7、权利要求3的数据传输装置,其中所述多个接收芯片的仅有一个当前包括令牌,所述多个接收芯片的所述一个被配置成接收来自所述传输芯片的数据。
8、权利要求7的数据传输装置,其中所述令牌从所述传输芯片连续地提供给所述多个接收芯片。
9、权利要求8的数据传输装置,其中当所述多个接收芯片中的第二接收芯片当前包括所述令牌并且所述多个接收芯片中的第一接收芯片先于所述第二接收芯片包括所述令牌时,所述第一接收芯片电连接到所述第二接收芯片。
10、权利要求8的数据传输装置,其中当所述接收芯片中的第一接收芯片当前包括所述令牌并且所述接收芯片中的第二接收芯片将在所述第一接收芯片之后包括所述令牌时,所述第一接收芯片与所述第二接收芯片电断开。
11、权利要求7的数据传输装置,其中所述接收芯片中的每一个进一步包括配置成控制所述令牌的定时器。
12、权利要求3的数据传输装置,其中所述传输芯片以点对点的结构连接所述多个接收芯片。
13、权利要求1的数据传输装置,其中所述传输线具有多转接结构。
14、权利要求13的数据传输装置,进一步包括:
连接器,其配置成将所述接收芯片的输出端与第一和第二传输线相连,其中
所述传输芯片包括一对输入端和一对输出端;
所述多个接收芯片配置成选择性地提供终端电阻;和
所述传输线包括以菊花链结构的所述第一传输线和所述第二传输线。
15、权利要求14的数据传输装置,其中所述接收芯片中的每一个包括,
第一和第二输入线,其分别从所述第一和第二传输线分出;
驱动器,其连接到所述第一和第二输入线,所述驱动器被配置成接收来自所述传输线的数据;
第一开关电路,其连接在所述第一和第二输入线之间,所述第一开关电路被配置成基于所述接收芯片的数据接收来有选择地闭合以提供所述终端电阻;以及
第二开关电路,其配置成基于所述接收芯片的数据接收有选择地连接所述接收芯片到邻近的接收芯片。
16、权利要求15的数据传输装置,其中所述第一开关电路包括,
第一电阻器,其连接到所述第一输入线;
第二电阻器,其连接到所述第二输入线;以及
终端开关,其配置成基于所述接收芯片的数据接收有选择地连接所述第一电阻器和所述第二电阻器。
17、权利要求16的数据传输装置,其中所述终端开关和第二开关电路彼此互补地断开和闭合。
18、权利要求16的数据传输装置,其中当传输开关是闭合的时候,所述第一电阻器的电阻等于所述第二电阻器的电阻,并且所述第一开关电路的电阻等于所述第一和第二传输线的特征阻抗。
19、权利要求18的数据传输装置,其中所述传输芯片以点对点的结构与所述接收芯片相连接。
20、权利要求14的数据传输装置,其中所述多个接收芯片中的仅有一个当前包括令牌,所述多个接收中的所述一个被配置成接收来自所述传输芯片的数据。
21、一种传输数据的方法,包括:
在多个接收芯片中的一个接收数据;
仅在接收数据的接收芯片中激活终端电阻;以及
解除接收数据的所述接收芯片和相邻接收芯片之间的连接。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070046914A KR100901394B1 (ko) | 2007-05-15 | 2007-05-15 | 데이터 전송 장치 및 방법 |
KR46914/07 | 2007-05-15 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101350805A true CN101350805A (zh) | 2009-01-21 |
Family
ID=40135846
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2008101611280A Pending CN101350805A (zh) | 2007-05-15 | 2008-05-15 | 数据传输装置及其方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20080315914A1 (zh) |
KR (1) | KR100901394B1 (zh) |
CN (1) | CN101350805A (zh) |
TW (1) | TW200910763A (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI403937B (zh) * | 2010-06-03 | 2013-08-01 | Au Optronics Corp | 觸控顯示器及其觸控顯示基板 |
US9374174B1 (en) * | 2015-01-22 | 2016-06-21 | Infineon Technologies Ag | Pulse width modulated (PWM) sensor interface using a terminated symmetrical physical layer |
CN110808774B (zh) * | 2018-11-16 | 2022-04-15 | 中国船舶重工集团公司第七一九研究所 | 兼容LoRa的多模式散射通信系统 |
WO2022039063A1 (ja) * | 2020-08-21 | 2022-02-24 | 株式会社村田製作所 | 蓄電システム |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5422885A (en) * | 1992-06-01 | 1995-06-06 | Motorola, Inc. | Contention free local area network |
KR0119915B1 (ko) * | 1994-12-07 | 1997-10-30 | 양승택 | 백플레인을 통한 신호 전송에서 변화하는 선로 특성 임피던스에 정합되는 가변 종단 장치 |
JP3605204B2 (ja) * | 1995-11-22 | 2004-12-22 | アイホン株式会社 | 監視テレビカメラ装置 |
JP4052697B2 (ja) * | 1996-10-09 | 2008-02-27 | 富士通株式会社 | 信号伝送システム、および、該信号伝送システムのレシーバ回路 |
US5953540A (en) * | 1997-06-26 | 1999-09-14 | Compaq Computer Corporation | SCSI cable with two cable segments having a first resistor coupled to a Y-connection from each segment and a second resistor coupled to one corresponding conductor |
KR100241125B1 (ko) * | 1997-09-25 | 2000-02-01 | 고제섭 | 자동차 시분할 직렬다중 통신장치 |
US6308232B1 (en) * | 1999-09-01 | 2001-10-23 | Rambus Inc. | Electronically moveable terminator and method for using same in a memory system |
US6687780B1 (en) * | 2000-11-02 | 2004-02-03 | Rambus Inc. | Expandable slave device system |
US6934785B2 (en) * | 2000-12-22 | 2005-08-23 | Micron Technology, Inc. | High speed interface with looped bus |
US6653893B2 (en) * | 2001-06-29 | 2003-11-25 | Intel Corporation | Voltage margin testing of a transmission line analog signal using a variable offset comparator in a data receiver circuit |
KR100389928B1 (ko) * | 2001-07-20 | 2003-07-04 | 삼성전자주식회사 | 액티브 터미네이션 제어를 위한 반도체 메모리 시스템 |
US6930904B2 (en) * | 2002-11-22 | 2005-08-16 | Sun Microsystems, Inc. | Circuit topology for high-speed memory access |
US7355438B2 (en) * | 2003-09-26 | 2008-04-08 | Moore Industries-International, Inc. | Electronic circuit |
US7106094B2 (en) * | 2004-05-14 | 2006-09-12 | International Business Machines Corporation | Method and topology for improving signal quality on high speed, multi-drop busses |
JP4301079B2 (ja) | 2004-05-20 | 2009-07-22 | パナソニック電工株式会社 | インターホンシステム |
KR100691583B1 (ko) * | 2004-12-31 | 2007-03-09 | 학교법인 포항공과대학교 | 다중 종단 저항들을 갖는 멀티 드롭 버스 구조의 메모리시스템 |
US7558980B2 (en) * | 2007-01-04 | 2009-07-07 | Montage Technology Group Limited | Systems and methods for the distribution of differential clock signals to a plurality of low impedance receivers |
-
2007
- 2007-05-15 KR KR1020070046914A patent/KR100901394B1/ko not_active IP Right Cessation
-
2008
- 2008-05-09 US US12/149,885 patent/US20080315914A1/en not_active Abandoned
- 2008-05-14 TW TW097117708A patent/TW200910763A/zh unknown
- 2008-05-15 CN CNA2008101611280A patent/CN101350805A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
US20080315914A1 (en) | 2008-12-25 |
TW200910763A (en) | 2009-03-01 |
KR100901394B1 (ko) | 2009-06-05 |
KR20080100906A (ko) | 2008-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970009693B1 (ko) | 고속 신호 전송에 적합한 신호 전송 장치, 회로 블럭 및 집적 회로 | |
AU596383B2 (en) | Variable length backplane bus | |
US6480409B2 (en) | Memory modules having integral terminating resistors and computer system boards for use with same | |
KR980006296A (ko) | 적응성 입력-출력 포트를 갖는 집적 회로 칩과 이의 전기적 시스템 | |
CN102157863B (zh) | 控制器局域网有源总线终端连接器 | |
EP0289560B1 (en) | Terminator for a transceiver device | |
CN101350805A (zh) | 数据传输装置及其方法 | |
KR100923825B1 (ko) | 고속 동작에 적합한 메모리 모듈 및 메모리 시스템 | |
KR20030071008A (ko) | 고속 메모리 시스템 | |
CN101331723B (zh) | 差动信号传送装置和差动信号接收装置 | |
US6842037B1 (en) | Shared transmission line communication system and method | |
US20020130680A1 (en) | Method and apparatus for terminating emitter coupled logic (ECL) transceivers | |
US6744779B1 (en) | Data processing system | |
CN111543010B (zh) | 通信系统和发送器 | |
US20020156960A1 (en) | Computer system, and expansion board and connector used in the system | |
US6650144B2 (en) | Line driver for supplying symmetrical output signals to a two-wire communication bus | |
US8670245B2 (en) | Communication circuit for driving a plurality of devices | |
JPH1065744A (ja) | バスインターフェース回路 | |
JP7503620B2 (ja) | データ送信装置 | |
JP5305717B2 (ja) | マルチポイント接続信号伝送回路 | |
KR20030044879A (ko) | 반도체 메모리 장치 | |
US6320475B1 (en) | Printed circuit board suppressing ringing in signal waveforms | |
US7970971B2 (en) | Tapping systems and methods | |
JP2003163617A (ja) | データ伝送システム及びケーブル | |
US20190121763A1 (en) | Method for communicating with another electronic device and associated electronic device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20090121 |