KR20080092812A - 엠에프엠아이에스 구조를 갖는 전계효과 트랜지스터 및강유전체 메모리 장치와 그 제조방법 - Google Patents

엠에프엠아이에스 구조를 갖는 전계효과 트랜지스터 및강유전체 메모리 장치와 그 제조방법 Download PDF

Info

Publication number
KR20080092812A
KR20080092812A KR1020070058184A KR20070058184A KR20080092812A KR 20080092812 A KR20080092812 A KR 20080092812A KR 1020070058184 A KR1020070058184 A KR 1020070058184A KR 20070058184 A KR20070058184 A KR 20070058184A KR 20080092812 A KR20080092812 A KR 20080092812A
Authority
KR
South Korea
Prior art keywords
ferroelectric
layer
electrode layer
memory device
forming
Prior art date
Application number
KR1020070058184A
Other languages
English (en)
Other versions
KR100876136B1 (ko
Inventor
박병은
Original Assignee
서울시립대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울시립대학교 산학협력단 filed Critical 서울시립대학교 산학협력단
Priority to PCT/KR2007/002887 priority Critical patent/WO2008126961A1/en
Publication of KR20080092812A publication Critical patent/KR20080092812A/ko
Application granted granted Critical
Publication of KR100876136B1 publication Critical patent/KR100876136B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 MFMIS(Metal-Ferroelectric-Metal-Insulator-Semiconductor) 구조를 갖는 전계효과 트랜지스터 및 강유전체 메모리 장치와 그 제조방법에 관한 것이다. 본 발명에 따른 강유전체 메모리 장치 또는 전계효과 트랜지스터는 기판과(1), 상기 기판(1)에 형성되는 트랜지스터 및, 상기 트랜지스터 상측에 형성되는 강유전체 캐패시터를 포함하여 구성되고, 상기 강유전체 캐패시터는 하부 전극층(42) 및 상부 전극층과(44), 상기 하부 및 상부 전극층 사이에 형성되는 강유전체층(43)을 포함하여 구성된 것을 특징으로 한다.
강유전체, 메모리, MFMIS

Description

엠에프엠아이에스 구조를 갖는 전계효과 트랜지스터 및 강유전체 메모리 장치와 그 제조방법{MFMIS-FET, MFMIS-ferroelectric memory device, and methods of manufacturing the same}
도 1은 종래의 MFS(Metal-Ferroelectric-Semiconductor)형 강유전체 메모리 장치의 구조를 나타낸 단면도.
도 2는 종래의 MFIS(Metal-Ferroelectric-Insulator-Semiconductor)형 강유전체 메모리 장치의 구조를 나타낸 단면도.
도 3은 종래의 MFMIS(Metal-Ferroelectric-Metal-Semiconductor)형 강유전체 메모리 장치의 구조를 나타낸 단면도.
도 4는 본 발명의 일실시예에 따른 MFMIS 구조를 갖는 전계효과 트랜지스터와 강유전체 메모리 장치의 구조를 나타낸 단면도.
*** 도면의 주요 부분에 대한 간단한 설명 ***
1 : 기판, 2 : 소오스 영역,
3 : 드레인 영역, 4 : 채널영역,
41 : 절연층 42 : 하부전극층,
43 : 강유전체층, 44 : 상부전극층.
본 발명은 구조가 간단하고 데이터 유지특성이 우수한 MFMIS(Metal-Ferroelectric-Metal-Insulator-Semiconductor)형 전계효과 트랜지스터 및 강유전체 메모리 장치와 이들의 제조방법에 관한 것이다.
현재 강유전물질을 이용하여 트랜지스터 또는 메모리 장치를 구현하고자 하는 연구가 많이 이루어지고 있다. 도 1은 강유전체를 이용한 MFS(Metal-Ferroelectric-Semiconductor)형 메모리 장치의 전형적인 구조를 나타낸 단면도이다.
도 1에서 실리콘 기판(1)의 소정 영역에는 소오스 및 드레인 영역(2, 3)이 형성되고, 이 소오스 및 드레인 영역(2, 3) 사이의 채널영역(4)상에는 강유전체막 또는 강유전체층(5)이 형성된다. 이때 강유전체층(5)으로서는 예컨대 PZT(PbZrxTi1-xO3), SBT(SrBi2Ta2O9), BLT((Bi, La)4Ti3O12) 등의 강유전특징을 갖는 무기물이 이용된다. 그리고, 상기 소오스 및 드레인 영역(2, 3)과 강유전체층(5)의 상측에는 각각 금속재질의 소오스전극(6), 드레인전극(7) 및 게이트전극(8)이 형성된다.
상기한 구조로 된 강유전체 메모리는 게이트 전극(8)을 통해 인가되는 전압에 따라 강유전층(5)이 분극특성을 나타내고, 이러한 분극특성에 의해 소오스영역(2) 및 드레인영역(3)간에 도전채널이 형성되어 소오스전극(6)과 드레인전극(7)간에 전류가 흐르게 된다. 특히, 상기 구조에서는 게이트 전극(8)을 통해 인가되는 전압을 차단하는 경우에도 강유전체층(5)의 분극특성이 지속적으로 유지된다. 따라서, 상기한 구조는 별도의 캐패시터를 구비하지 않고서도 단지 하나의 트랜지스터만으로 비휘발성 메모리를 구성할 수 있는 구조로서 주목받고 있다.
그러나, 상기한 구조로 된 강유전체 메모리에 있어서는 다음과 같은 문제가 있게 된다. 즉, 실리콘 기판(1)상에 강유전체층(5)을 직접적으로 형성하게 되면 강유전체층(5)의 형성시에 강유전체층(5)과 실리콘 기판(1)과의 경계면에 저품질의 천이층이 형성되고, 강유전체층(5) 중의 Pb, Bi와 같은 원소가 실리콘 기판(1)중에 확산됨으로써 고품질의 강유전체층을 형성하기 어렵게 된다. 그러므로, 강유전체층(5)의 분극특성, 다시 말하면 강유전체 메모리의 데이터 유지시간이 매우 짧아지는 문제가 발생하게 된다.
따라서, 상기한 문제점을 고려하여 최근에는 도 2에 나타낸 바와 같이 실리콘 기판(1)과 강유전체층(5)의 사이에 주로 산화물로로 이루어진 버퍼층(20)을 형성하는 이른 바 MFIS(Metal-Ferroelectric-Insulator-Semiconductor)구조가 제안된 바 있다.
그러나, 상기한 MFIS형 강유전체 메모리는 우선 버퍼층(20)의 생성을 위해 추가적인 제조공정이 필요하고, 또한 그 데이터 유지효과도 크지 못하여 현재 실험실수준에 만들어진 우수한 결과물의 경우에도 데이터 유지시간이 30일을 넘지 못하고 있는 실정이다.
또한, 강유전체 메모리로서 MFMIS(Metal-Ferroelectric-Metal-Insulator-Semiconductor) 구조가 제안된 바 있다. 도 3은 전형적인 MFMIS형 강유전체 메모리 장치의 구조를 나타낸 것이다. 도 3에서 도 2와 실질적으로 동일한 부분에는 동일한 참조번호가 부가되어 있다. 도 3에서 MFMIS형 강유전체 메모리는 실리콘 기판(1)에 소오스영역(2), 드레인영역(3) 및 채널영역(4)이 형성되고, 상기 채널영역(4)상에 예컨대 게이트 산화막으로서의 절연층(31), 플로팅게이트(32), 강유전체층(33) 및 제어게이트(34)를 순차적으로 적층한 구조를 갖는다.
상기 MFMIS형 강유전체 메모리는 플로팅게이트(32)를 이용하여 강유전체층(33)의 실효면적을 변화시킴으로써 비교적 낮은 전압에서 강유전체층(33)의 분극을 포화시킬 수 있도록 한 것이다.
그러나, 종래의 MFMIS형 강유전체 메모리에 있어서는 강유전체층(33) 또는 절연층(31)을 통해서 플로팅게이트(32)에 전하 주입이 발생되면 그 주입된 전하는 플로팅게이트(32) 전체에 영향을 미치게 되고, 이로 인한 누설전류의 영향으로 메모리 특성이 열화되는 문제가 있게 된다.
본 발명은 상기한 사정을 감안해서 창출한 것으로서, 구조가 간단하고 데이터 유지특성이 우수한 MFMIS형 강유전체 메모리 장치 및 그 제조방법을 제공함에 그 목적이 있다.
또한, 본 발명은 MFMIS구조를 갖는 전계효과 트랜지스터 및 그 제조방법을 제공함에 다른 목적이 있다.
상기 목적을 실현하기 위한 본 발명의 제1 관점에 따른 MFMIS형 강유전체 메 모리 장치는 기판과, 상기 기판에 형성되는 트랜지스터 및, 상기 트랜지스터 상측에 형성되는 강유전체 캐패시터를 포함하여 구성되고, 상기 강유전체 캐패시터는 하부 전극층 및 상부 전극층과, 상기 하부 및 상부 전극층 사이에 형성되는 강유전체층을 포함하여 구성됨과 더불어, 상기 하부 전극층이 데이터 전극, 상부 전극층이 접지 전극인 것을 특징으로 한다.
또한, 본 발명의 제2 관점에 따른 MFMIS형 강유전체 메모리 장치는 기판과, 상기 기판에 형성되는 트랜지스터 및, 상기 트랜지스터 상측에 형성되는 강유전체 캐패시터를 포함하여 구성되고, 상기 강유전체 캐패시터는 하부 전극층 및 상부 전극층과, 상기 하부 및 상부 전극층 사이에 형성되는 강유전체층을 포함하여 구성됨과 더불어, 상기 하부 전극층이 접지 전극, 상부 전극층이 데이터 전극인 것을 특징으로 한다.
또한, 상기 트랜지스터는 기판에 형성되는 드레인 및 소오스 영역과, 상기 드레인 및 소오스 영역 사이에 형성되는 채널영역 및, 상기 채널영역 상측에 형성되는 절연층을 포함하여 구성되는 것을 특징으로 한다.
본 발명의 제3 관점에 따른 MFMIS형 강유전체 메모리 장치는 소오스 및 드레인 영역과 그 사이에 채널영역이 형성되는 기판과, 상기 채널영역상에 형성되는 절연층, 상기 절연층 상측에 형성되는 하부전극층, 상기 하부전극층상에 형성되는 강유전체층 및, 상기 강유전체층상에 형성되는 상부전극층을 포함하여 구성되고, 상기 하부 전극층이 데이터 전극, 상부 전극층이 접지 전극으로 설정되는 것을 특징으로 한다.
또한, 본 발명의 제4 관점에 따른 MFMIS형 강유전체 메모리 장치는 소오스 및 드레인 영역과 그 사이에 채널영역이 형성되는 기판과, 상기 채널영역상에 형성되는 절연층, 상기 절연층 상측에 형성되는 하부전극층, 상기 하부전극층상에 형성되는 강유전체층 및, 상기 강유전체층상에 형성되는 상부전극층을 포함하여 구성되고, 상기 하부 전극층이 접지 전극, 상부 전극층이 데이터 전극으로 설정되는 것을 특징으로 한다.
본 발명의 제5 관점에 따른 MFMIS형 전계효과 트랜지스터는 소오스 및 드레인 영역과 그 사이에 채널영역이 형성되는 기판과, 상기 채널영역상에 형성되는 절연층, 상기 절연층 상측에 형성되는 하부전극층, 상기 하부전극층상에 형성되는 강유전체층 및, 상기 강유전체층상에 형성되는 상부전극층을 포함하여 구성되고, 상기 하부 전극층이 데이터 전극, 상부 전극층이 접지 전극으로 설정되는 것을 특징으로 한다.
또한, 본 발명의 제6 관점에 따른 MFMIS형 전계효과 트랜지스터는 소오스 및 드레인 영역과 그 사이에 채널영역이 형성되는 기판과, 상기 채널영역상에 형성되는 절연층, 상기 절연층 상측에 형성되는 하부전극층, 상기 하부전극층상에 형성되는 강유전체층 및, 상기 강유전체층상에 형성되는 상부전극층을 포함하여 구성되고, 상기 하부 전극층이 접지 전극, 상부 전극층이 데이터 전극으로 설정되는 것을 특징으로 한다.
본 발명의 제7 관점에 따른 MFMIS형 강유전체 메모리 장치의 제조방법은 강유전체 메모리 장치를 제조하는 방법에 있어서, 기판에 소스 및 드레인 영역을 형 성하는 단계와, 상기 소스 및 드레인 영역 사이에 채널영역을 형성하는 단계, 상기 채널영역 상측에 절연층을 형성하는 단계, 상기 절연층 상에 데이터 전극층을 형성하는 단계, 상기 데이터 전극층 상에 강유전체층을 형성하는 단계, 상기 강유전체층 상에 접지 전극층을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 한다.
본 발명의 제8 관점에 따른 MFMIS형 강유전체 메모리 장치의 제조방법은 강유전체 메모리 장치를 제조하는 방법에 있어서, 기판에 소스 및 드레인 영역을 형성하는 단계와, 상기 소스 및 드레인 영역 사이에 채널영역을 형성하는 단계, 상기 채널영역 상측에 절연층을 형성하는 단계, 상기 절연층 상에 접지 전극층을 형성하는 단계, 상기 접지 전극층 상에 강유전체층을 형성하는 단계, 상기 강유전체층 상에 데이터 전극층을 형성하는 단계를 포함하여 구성되는 것을 특징으로 한다.
본 발명의 제9 관점에 따른 MFMIS형 전계효과 트랜지스터의 제조방법은 전계효과 트랜지스터를 제조하는 방법에 있어서, 기판에 소스 및 드레인 영역을 형성하는 단계와, 상기 소스 및 드레인 영역 사이에 채널영역을 형성하는 단계, 상기 채널영역 상측에 절연층을 형성하는 단계, 상기 절연층 상에 데이터 전극층을 형성하는 단계, 상기 데이터 전극층 상에 강유전체층을 형성하는 단계, 상기 강유전체층 상에 접지 전극층을 형성하는 단계를 포함하여 구성되는 것을 특징으로 한다.
본 발명의 제10 관점에 따른 MFMIS형 전계효과 트랜지스터의 제조방법은 전계효과 트랜지스터를 제조하는 방법에 있어서, 기판에 소스 및 드레인 영역을 형성하는 단계와, 상기 소스 및 드레인 영역 사이에 채널영역을 형성하는 단계, 상기 채널영역 상측에 절연층을 형성하는 단계, 상기 절연층 상에 접지 전극층을 형성하는 단계, 상기 접지 전극층 상에 강유전체층을 형성하는 단계, 상기 강유전체층 상에 데이터 전극층을 형성하는 단계를 포함하여 구성되는 것을 특징으로 한다.
또한, 상기 기판이 종이 또는 유기물을 포함하여 구성되는 것을 특징으로 한다.
또한, 상기 강유전체층이 강유전 무기물로 이루어지는 것을 특징으로 한다.
또한, 상기 강유전체층이 강유전 유기물로 이루어지는 것을 특징으로 한다.
또한, 상기 강유전체층이 강유전 무기물과 유기물을 포함하는 혼합물로 구성되는 것을 특징으로 한다.
또한, 상기 강유전체층이 강유전 무기물과 강유전 유기물의 혼합물로 구성되는 것을 특징으로 한다.
또한, 상기 강유전체층이 강유전 무기물의 고용체와 유기물의 혼합물로 구성되는 것을 특징으로 한다.
또한, 상기 강유전체층이 강유전 무기물의 고용체와 강유전 유기물의 혼합물로 구성되는 것을 특징으로 한다.
또한, 상기 혼합물에 실리사이트, 실리케이트 또는 다른 금속이 추가로 혼합되어 있는 것을 특징으로 한다.
또한, 상기 하부 전극층 및 상부전극층이 금, 은, 알루미늄, 플라티늄, 인듐주석화합물(ITO), 스트론튬티타네이트화합물(SrTiO3)이나, 그 밖의 전도성 금속 산 화물과 이것들의 합금 및 화합물, 또는 전도성 중합체를 기재로 하는 예컨대 폴리아닐린, 폴리(3, 4-에틸렌디옥시티오펜)/폴리스티렌술포네이트(PEDOT:PSS) 등의 혼합물이나 화합물 또는 다층물 등을 포함하는 모든 도전성 금속 및 금속 산화물과 도전성 유기물중 하나인 것을 특징으로 한다.
또한, 상기 하부전극층과 상부전극층은 상호 직교하는 방향으로 연장되면서 배설되는 것을 특징으로 한다.
이하, 도면을 참조하여 본 발명에 따른 실시예를 설명한다.
우선, 본 발명의 기본 개념을 설명한다.
도 3에 나타낸 MFMIS 구조에 있어서는 제어게이트(34)를 통해 소정의 전압을 인가하여 강유전체층(33)에 분극전압을 설정하는 구조로 되어 있다. 따라서, 종래의 구조에 있어서는 강유전체층(33)과 절연층(31)의 캐패시턴스값, 즉 유전률, 층두께 및 층면적을 고려할 필요가 있게 된다. 그리고, 이러한 이유에 의해 상술한 바와 같이 플로팅게이트(32)가 요구되고, 이에 따라 플로팅게이트(32)에 의한 누설전류에 의해 메모리 특성이 열화되는 문제가 발생하게 된다.
본 발명에 있어서는 강유전체층(33)만을 선택적으로 분극시키는 방법을 통하여 상술한 문제를 제거한다.
도 4는 본 발명의 일실시예에 따른 MFMIS형 전계효과 트랜지스터 또는 강유전체 메모리 장치의 구조를 나타낸 단면도이다. 또한, 도 4에서 상술한 도 3과 실질적으로 동일한 부분에는 동일한 참조번호를 붙이고 그 상세한 설명은 생략한다.
도 4에서 실리콘 기판(1)의 소정 영역에는 소오스 및 드레인 영역(2, 3)이 형성되고, 이 소오스 및 드레인 영역(2, 3) 사이의 채널영역(4)상에는 절연층(41)을 통해서 강유전체 캐패시터가 형성된다. 이 강유전체 캐패시터는 하부 전극(42) 및 상부 전극(44)과 그 사이에 구비된 강유전체층(43)을 구비하여 구성된다.
여기서, 상기 하부 전극(42)은 예컨대 데이터 전극으로서 설정되고, 상부 전극(44)은 접지 전극으로서 설정된다. 또한, 이 경우 하부 전극(42)을 접지 전극으로 하면서 상부 전극(44)을 데이터 전극으로 설정하는 것도 가능하다.
상기 하부 전극(42) 및 상부 전극(44)은 강유전체층(43)에 분극 전압을 형성하기 위한 것이다. 예컨대 하부 전극(42)으로 소정의 데이터 전압을 인가하면서 상부 전극(44)을 접지 시키는 방법을 통해 강유전체층(43)을 분극화 시키게 된다.
이와 같이 하게 되면, 우선 종래와 달리 강유전체층(43)과 절연층(41)의 캐패시턴스값을 고려할 필요가 없어지게 된다. 도 3에 나타낸 종래의 구조에 있어서는 강유전체층(33)의 분극을 포화시키기 위하여 절연층(31)과 강유전체층(33)의 면적비를 적절하게 조정하는 방안이 검토되었고, 이러한 조정 작업에 대한 필요성은 MFMIS 구조를 갖는 강유전체 메모리를 실용화 하는데 큰 걸림돌이 되어 왔다.
본 발명에 있어서는 소오스 영역(2), 드레인 영역(3) 및 채널 영역(4)과 이채널영역 상에 형성되는 절연층(41), 즉 게이트 절연막을 포함하는 트랜지스터(MIS) 상에 강유전체층(43)을 포함하는 강유전체 캐패시터가 형성된 구조로 구성된다. 본 발명에 따른 구조에 있어서는 우선 데이터를 기록할 때 하부 전극(42)과 상부 전극(44)을 이용하여 강유전체층(43)을 분극화 시키게 된다. 상기 강유전체층(43)이 분극화 되면 그 분극값에 의해 하부 트랜지스터가 온 또는 오프 상태로 설정된다. 따라서, 이러한 트랜지스터의 온/오프 상태를 근거로 기록 데이터 "0" 또는 "1"을 독출하게 된다. 또한, 상기 강유전체층(43)은 그 분극상태가 지속적으로 유지되므로, 상기한 구조는 훌륭한 비휘발성 메모리로서 기능하게 된다.
따라서, 본 발명에 의하면 1T(one-transistor) 구조를 갖는 비휘발성 메모리가 제공된다.
이어, 상기한 구조로 된 본 발명의 제조방법을 설명한다.
우선, 통상적인 방법을 통해 기판(1)에 소오스 및 드레인 영역(2, 3)과 채널영역(4)을 형성하고, 상기 채널영역(4)의 상측에 게이트 절연막으로서 절연층(41)을 형성한다. 이때, 절연층(41)으로서는 예컨대 SiO2 등의 일반적으로 주지된 어떠한 형태의 절연물질을 사용할 수 있다.
또한, 여기서 상기 기판(1)으로는 일반적인 실리콘이나 화합물 반도체로 이루어진다. 또한, 상기 기판(1)으로는 종이나 파릴렌(Parylene) 등의 코딩재가 도포된 종이, 유연성을 갖는 플라스틱 등의 유기물 또는 금속 등의 도전성 물질로 구성될 수 있다. 이때 이용가능한 유기물로서는 폴리이미드(PI), 폴리카보네이트(PC), 폴리에테르설폰(PES), 폴리에테르에테르케톤(PEEK), 폴리부틸렌테레프탈레이트(PBT), 폴리에틸렌테레프탈레이트(PET), 폴리염화비닐(PVC), 폴리에틸렌(PE), 에틸렌 공중합체, 폴리프로필렌(PP), 프로필렌 공중합체, 폴리(4-메틸-1-펜텐)(TPX), 폴리아릴레이트(PAR), 폴리아세탈(POM), 폴리페닐렌옥사이드(PPO), 폴리설폰(PSF), 폴리페닐렌설파이드(PPS), 폴리염화비닐리덴(PVDC), 폴리초산비닐(PVAC), 폴리비닐 알콜(PVAL), 폴리비닐아세탈, 폴리스티렌(PS), AS수지, ABS수지, 폴리메틸메타크릴레이트(PMMA), 불소수지, 페놀수지(PF), 멜라민수지(MF), 우레아수지(UF), 불포화폴리에스테르(UP), 에폭시수지(EP), 디알릴프탈레이트수지(DAP), 폴리우레탄(PUR), 폴리아미드(PA), 실리콘수지(SI) 또는 이것들의 혼합물 및 화합물을 이용할 수 있다.
이어, 상기 절연층(41)의 상측에 하부 전극(42)을 형성한다. 이때 하부 전극(42)으로서는 예컨대 금, 은, 알루미늄, 플라티늄, 인듐주석화합물(ITO), 스트론튬티타네이트화합물(SrTiO3)이나, 그 밖의 전도성 금속 산화물과 이것들의 합금 및 화합물, 또는 전도성 중합체를 기재로 하는 예컨대 폴리아닐린, 폴리(3, 4-에틸렌디옥시티오펜)/폴리스티렌술포네이트(PEDOT:PSS) 등의 혼합물이나 화합물 또는 다층물 등을 포함하는 모든 도전성 금속 및 금속 산화물과 도전성 유기물이 이용된다.
상기 하부 전극(42)상에는 강유전체층(43)이 형성되고, 이 강유전체층(43)상에는 예컨대 상기 하부 전극(42)과 직교하는 방향으로 상부 전극(44)이 형성된다. 이 상부 전극(44)은 하부 전극(42)과 마찬가지로 예컨대 금, 은, 알루미늄, 플라티늄, 인듐주석화합물(ITO), 스트론튬티타네이트화합물(SrTiO3)이나, 그 밖의 전도성 금속 산화물과 이것들의 합금 및 화합물, 또는 전도성 중합체를 기재로 하는 예컨대 폴리아닐린, 폴리(3, 4-에틸렌디옥시티오펜)/폴리스티렌술포네이트(PEDOT:PSS) 등의 혼합물이나 화합물 또는 다층물 등을 포함하는 모든 도전성 금속 및 금속 산 화물과 도전성 유기물이 이용된다.
한편, 상기 강유전체층(43)으로서는 무기물 강유전 물질과 유기물 강유전 물질이 이용될 수 있고, 무기물 강유전 물질이나 그 고용체와 유기물 또는 유기물 강유전 물질의 혼합물이 이용될 수 있다.
현재 강유전 특성을 나타내는 물질로서는 다양한 것이 알려져 있다. 이들 물질로서는 크게 무기물과 유기물로 구분된다. 무기물 강유전체로서는 산화물 강유전체, BMF(BaMgF4) 등의 불화물 강유전체, 강유전체 반도체 등이 있고, 유기물 강유전체로서는 고분자 강유전체가 있다.
상기, 산화물 강유전체로서는 예컨대 PZT(PbZrxTi1-xO3), BaTiO3, PbTiO3 등의 페로브스카이트(Perovskite) 강유전체, LiNbO3, LiTaO3 등의 수도 일메나이트(Pseudo-ilmenite) 강유전체, PbNb3O6, Ba2NaNb5O15 등의 텅스텐-청동(TB) 강유전체, SBT(SrBi2Ta2O9), BLT((Bi,La)4Ti3O12), Bi4Ti3O12 등의 비스무스 층구조의 강유전체 및 La2Ti2O7 등의 파이로클로어(Pyrochlore) 강유전체와 이들 강유전체의 고용체(固溶體)를 비롯하여 Y, Er, Ho, Tm, Yb, Lu 등의 희토류 원소(R)를 포함하는 RMnO3과 PGO(Pb5Ge3O11), BFO(BiFeO3) 등이 있다.
또한, 상기 강유전체 반도체로서는 CdZnTe, CdZnS, CdZnSe, CdMnS, CdFeS, CdMnSe 및 CdFeSe 등의 2-6족 화합물이 있다.
또한, 상기 고분자 강유전체로서는 예컨대 폴리비닐리덴 플로라이드(PVDF) 나, 이 PVDF를 포함하는 중합체, 공중합체, 또는 삼원공중합체가 포함되고, 그 밖에 홀수의 나일론, 시아노중합체 및 이들의 중합체나 공중합체 등이 포함된다.
일반적으로 산화물 강유전체, 불화물 강유전체 및 강유전체 반도체 등의 무기물 강유전체는 유기물 강유전체에 비하여 유전률이 매우 높다. 따라서, 현재 일반적으로 제안되고 있는 강유전성 전계효과 트랜지스터나 강유전체 메모리의 경우에는 강유전층의 재료로서 무기물 강유전체를 채용하고 있다.
본 발명자가 연구한 바에 따르면 무기물 강유전 물질의 경우에는 유전율이 높은 반면에 그 형성온도가 높게 형성된다. 또한, 유기물 강유전 물질을 포함하는 유기물의 경우에는 유전율이 낮은 반면에 그 형성온도가 매우 낮다. 따라서, 무기물 강유전 물질과 유기물 또는 유기물 강유전 물질을 혼합하게 되면 일정 이상의 유전율을 가지면서 형성온도가 매우 낮은 강유전 물질을 얻을 수 있게 된다.
여기서 무기물 강유전 물질과 유기물 또는 유기물 강유전 물질을 혼합하는 방법으로는 다음과 같은 방법을 사용할 수 있다.
1. 무기물 파우더와 유기물 파우더를 혼합한 후, 이를 용매에 녹여서 혼합 용액을 생성.
2. 무기물 용액에 유기물 파우더를 용해시켜 혼합 용액을 생성.
3. 유기물 용액에 무기물 파우더를 용해시켜 혼합 용액을 생성.
4. 무기물 용액과 유기물 용액을 혼합하여 혼합 용액을 생성.
또한, 무기물 강유전 물질과 유기물을 혼합하는 방식에 있어서도 다음과 같은 방식을 채용하는 것이 가능하다.
1. 강유전 무기물과 유기물을 혼합.
2. 강유전 무기물과 강유전 유기물을 혼합.
3. 강유전 무기물의 고용체와 유기물을 혼합.
4. 강유전 무기물의 고용체와 강유전 유기물을 혼합.
5. 제1 내지 제4 방식에 따른 혼합물에 실리사이트, 실리케이트 또는 다른 금속을 혼합.
물론, 여기서 상기 무기물과 유기물의 혼합 방법 및 방식을 특정한 것에 한정되지 않고, 무기물과 유기물을 적절하게 혼합할 수 있는 어떤 임의의 방법을 채용할 수 있다.
또한, 상기 강유전 무기물과 혼합되는 유기물로서는 일반적인 모노머(monomer), 올리고머(oligomer), 폴리머(polymer), 코폴리머(copolymer), 바람직하게는 유전율이 높은 유기물 재료가 사용될 수 있다.
이들 재료로서는 예컨대 PVP(polyvinyl pyrrolidone), PC(poly carbonate), PVC(polyvinyl chloride), PS(polystyrene), 에폭시(epoxy), PMMA(polymethyl methacrylate), PI(polyimide), PE(polyehylene), PVA(polyvinyl alcohol), 나일론 66(polyhezamethylene adipamide), PEKK(polytherketoneketone) 등이 있다.
또한, 상기 유기물로서는 불화 파라-자일렌(fluorinated para-xylene), 플루오로폴리아릴에테르(fluoropolyarylether), 불화 폴리이미드(fluorinated polyimide), 폴리스티렌(polystyrene), 폴리(α-메틸 스티렌)(poly(α-methyl styrene)), 폴리(α-비닐나프탈렌)(poly(α-vinylnaphthalene)), 폴리(비닐톨루 엔)(poly(vinyltoluene)), 폴리에틸렌(polyethylene), 시스-폴리부타디엔(cis-polybutadiene), 폴리프로필렌(polypropylene), 폴리이소프렌(polyisoprene), 폴리(4-메틸-1-펜텐)(poly(4-methyl-1-pentene)), 폴리(테트라플루오로에틸렌)(poly(tetrafluoroethylene)), 폴리(클로로트리플루오로에틸렌)(poly(chlorotrifluoroethylene), 폴리(2-메틸-1,3-부타디엔)(poly(2-methyl-1,3-butadiene)), 폴리(p-크실릴렌)(poly(p-xylylene)), 폴리(α-α-α'-α'-테트라플루오로-p-크실릴렌)(poly(α-α-α'-α'-tetrafluoro-p-xylylene)), 폴리[1,1-(2-메틸 프로판)비스(4-페닐)카보네이트](poly[1,1-(2-methyl propane)bis(4-phenyl)carbonate]), 폴리(시클로헥실 메타크릴레이트)(poly(cyclohexyl methacrylate)), 폴리(클로로스티렌)(poly(chlorostyrene)), 폴리(2,6-디메틸-1,4-페닐렌 에테르)(poly(2,6-dimethyl-1,4-phenylene ether)), 폴리이소부틸렌(polyisobutylene), 폴리(비닐 시클로헥산)(poly(vinyl cyclohexane)), 폴리(아릴렌 에테르)(poly(arylene ether)) 및 폴리페닐렌(polyphenylene) 등의 비극성 유기물이나, 폴리(에틸렌/테트라플루오로에틸렌)(poly(ethylene/tetrafluoroethylene)), 폴리(에틸렌/클로로트리플루오로에틸렌)(poly(ethylene/chlorotrifluoroethylene)), 불화 에틸렌/프로필렌 코폴리머(fluorinated ethylene/propylene copolymer), 폴리스티렌-코-α-메틸 스티렌(polystyrene-co-α-methyl styrene), 에틸렌/에틸 아크릴레이트 코폴리머(ethylene/ethyl acrylate copolymer), 폴리(스티렌/10%부타디엔)(poly(styrene/10%butadiene), 폴리(스티렌/15%부타디엔 )(poly(styrene/15%butadiene), 폴리(스티렌/2,4-디메틸스티렌)(poly(styrene/2,4-dimethylstyrene), Cytop, Teflon AF, 폴리프로필렌-코-1-부텐(polypropylene-co-1-butene) 등의 저유전율 코폴리머 등이 사용될 수 있다.
그리고, 그 밖에 폴리아센(polyacene), 폴리페닐렌(polyphenylene), 폴리(페닐렌 비닐렌) (poly(phenylene vinylene)), 폴리플루오렌(polyfluorene)과 같은 공액 탄화수소 폴리머, 및 그러한 공액 탄화수소의 올리고머; 안트라센(anthracene), 테트라센(tetracene), 크리센(chrysene), 펜타센(pentacene), 피렌(pyrene), 페릴렌(perylene), 코로넨(coronene)과 같은 축합 방향족 탄화수소 (condensed aromatic hydrocarbons); p-쿼터페닐(p-quaterphenyl)(p-4P), p-퀸쿼페닐(p-quinquephenyl)(p-5P), p-섹시페닐(p-sexiphenyl)(p-6P)과 같은 올리고머성 파라 치환 페닐렌 (oligomeric para substituted phenylenes); 폴리(3-치환 티오펜) (poly(3-substituted thiophene)), 폴리(3,4-이치환 티오펜) (poly(3,4-bisubstituted thiophene)), 폴리벤조티오펜 (polybenzothiophene)), 폴리이소티아나프텐 (polyisothianaphthene), 폴리(N-치환 피롤) (poly(N-substituted pyrrole)), 폴리(3-치환 피롤) (poly(3-substituted pyrrole)), 폴리(3,4-이치환 피롤) (poly(3,4-bisubstituted pyrrole)), 폴리퓨란(polyfuran), 폴리피리딘(polypyridine), 폴리-1,3,4-옥사디아졸 (poly-1,3,4-oxadiazoles), 폴리이소티아나프텐(polyisothianaphthene), 폴리(N-치환 아닐린) (poly(N-substituted aniline)), 폴리(2-치환 아닐린) (poly(2-substituted aniline)), 폴리(3-치환 아닐린) (poly(3-substituted aniline)), 폴리(2,3-치환 아닐린) (poly(2,3- bisubstituted aniline)), 폴리아줄렌 (polyazulene), 폴리피렌 (polypyrene)과 같은 공액 헤테로고리형 폴리머; 피라졸린 화합물 (pyrazoline compounds); 폴리셀레노펜 (polyselenophene); 폴리벤조퓨란 (polybenzofuran); 폴리인돌 (polyindole); 폴리피리다진 (polypyridazine); 벤지딘 화합물 (benzidine compounds); 스틸벤 화합물 (stilbene compounds); 트리아진 (triazines); 치환된 메탈로- 또는 메탈-프리 포르핀 (substituted metallo- or metal-free porphines), 프탈로시아닌 (phthalocyanines), 플루오로프탈로시아닌 (fluorophthalocyanines), 나프탈로시아닌 (naphthalocyanines) 또는 플루오로나프탈로시아닌 (fluoronaphthalocyanines); C60 및 C70 풀러렌(fullerenes); N,N'-디알킬, 치환된 디알킬, 디아릴 또는 치환된 디아릴-1,4,5,8-나프탈렌테트라카르복실릭 디이미드 (N,N'-dialkyl, substituted dialkyl, diaryl or substituted diaryl-1,4,5,8-naphthalenetetracarboxylic diimide) 및 불화 유도체; N,N'-디알킬, 치환된 디알킬, 디아릴 또는 치환된 디아릴 3,4,9,10-페릴렌테트라카르복실릭 디이미드 (N,N'-dialkyl, substituted dialkyl, diaryl or substituted diaryl 3,4,9,10-perylenetetracarboxylic diimide); 배쏘페난쓰롤린 (bathophenanthroline); 디페노퀴논 (diphenoquinones); 1,3,4-옥사디아졸 (1,3,4-oxadiazoles); 11,11,12,12-테트라시아노나프토-2,6-퀴노디메탄 (11,11,12,12-tetracyanonaptho-2,6-quinodimethane); α,α'-비스(디티에노[3,2-b2',3'-d]티오펜) (α,α'-bis(dithieno[3,2-b2',3'-d]thiophene)); 2,8-디알킬, 치환된 디알킬, 디아릴 또는 치환된 디아릴 안트라디티오펜 (2,8-dialkyl, substituted dialkyl, diaryl or substituted diaryl anthradithiophene); 2,2'-비벤조[1,2-b:4,5-b']디티오펜 (2,2'-bibenzo[1,2-b:4,5-b']dithiophene) 등의 유기 반-전도성(semi-conducting) 재료나 이들의 화합물, 올리고머 및 화합물 유도체 등이 사용될 수 있다.
상기한 방식에서 무기물과 유기물의 혼합비는 필요에 따라 적절하게 설정하는 것이 가능하다. 만일 강유전 무기물의 혼합비가 높아지게 되면 혼합물의 유전율은 높아지는 반면에 형성온도가 높아지게 되고, 강유전 무기물의 혼합비가 낮아지게 되면 혼합물의 유전율은 낮아지는 반면에 형성온도가 낮아지게 된다.
본 발명에 있어서는 강유전체층(43)만을 선택적으로 분극화 시키는 구조를 채택하므로 사용가능한 강유전 물질에 제한을 받지 않는다.
상술한 바와 같이 본 발명에 있어서는 트랜지스터상에 강유전체 캐패시터를 형성한 구조를 갖게 되고, 특히 이때 강유전체 캐패시터에 대하여 독립적으로 데이터 기록 동작이 이루어지게 된다.
따라서, 본 발명에 있어서는 다음과 같은 기술적 효과가 얻어진다. 즉,
1. 본 발명에 있어서는 강유전체층의 분극 전계에 대한 절연층의 감분극 전계가 제거되므로 매우 우수한 데이터 유지 특성이 제공된다.
2. 본 발명에 있어서는 선택된 메모리 셀의 강유전체 캐패시터에 대하여만 데이터 독출 및 기록 동작이 실행되므로 데이터 디스터브(data disturb)현상이 방지된다.
3. 본 발명에 있어서는 강유전체층(43)만 선택적으로 분극시키게 되므로, 강 유전 물질과 절연층(41)의 절연 물질로서 특정한 것이 요구되지 않는다. 즉, 메모리 장치의 설계 자유도가 대폭 증가된다.
4. 본 발명에 있어서는 강유전체층(43)의 분극값에 의해 트랜지스터가 온/오프 되고, 또한 강유전체층(43)의 분극값은 이후의 재기록시까지 유지되므로 1T 구조를 갖는 비휘발성 메모리가 구현된다.
5. 본 발명에 있어서는 강유전체(43)층을 분극 시키는 방법으로 트랜지스터를 온/오프 제어할 수 있게 된다. 따라서, 본 발명에 따른 구조는 전계효과 트랜지스터로서 사용될 수 있다.
이상으로 본 발명에 따른 실시예를 설명하였다. 그러나, 상술한 실시예는 본 발명의 하나의 바람직한 구현예를 나타낸 것으로, 이는 본 발명의 권리범위를 제한하기 위한 것이다. 본 발명은 그 기술적 사상을 벗어나지 않는 범위내에서 다양하게 실시할 수 있다.
이상 설명한 바와 같이 본 발명에 의하면, 구조가 간단하고 데이터 유지특성이 우수한 MFMIS형 강유전체 메모리 장치 및 그 제조방법을 구현할 수 있게 된다.
또한, 본 발명에 의하면 MFMIS구조를 갖는 전계효과 트랜지스터를 구현할 수 있다.

Claims (43)

  1. 기판과,
    상기 기판에 형성되는 트랜지스터 및,
    상기 트랜지스터 상측에 형성되는 강유전체 캐패시터를 포함하여 구성되고,
    상기 강유전체 캐패시터는 하부 전극층 및 상부 전극층과, 상기 하부 및 상부 전극층 사이에 형성되는 강유전체층을 포함하여 구성됨과 더불어, 상기 하부 전극층이 데이터 전극, 상부 전극층이 접지 전극인 것을 특징으로 하는 MFMIS형 강유전체 메모리 장치.
  2. 제1항에 있어서,
    상기 트랜지스터는 기판에 형성되는 드레인 및 소오스 영역과,
    상기 드레인 및 소오스 영역 사이에 형성되는 채널영역 및,
    상기 채널영역 상측에 형성되는 절연층을 포함하여 구성되는 것을 특징으로 하는 MFMIS형 강유전체 메모리 장치.
  3. 기판과,
    상기 기판에 형성되는 트랜지스터 및,
    상기 트랜지스터 상측에 형성되는 강유전체 캐패시터를 포함하여 구성되고,
    상기 강유전체 캐패시터는 하부 전극층 및 상부 전극층과, 상기 하부 및 상 부 전극층 사이에 형성되는 강유전체층을 포함하여 구성됨과 더불어, 상기 하부 전극층이 접지 전극, 상부 전극층이 데이터 전극인 것을 특징으로 하는 MFMIS형 강유전체 메모리 장치.
  4. 제3항에 있어서,
    상기 트랜지스터는 기판에 형성되는 드레인 및 소오스 영역과,
    상기 드레인 및 소오스 영역 사이에 형성되는 채널영역 및,
    상기 채널영역 상측에 형성되는 절연층을 포함하여 구성되는 것을 특징으로 하는 MFMIS형 강유전체 메모리 장치.
  5. 소오스 및 드레인 영역과 그 사이에 채널영역이 형성되는 기판과,
    상기 채널영역상에 형성되는 절연층,
    상기 절연층 상측에 형성되는 하부전극층,
    상기 하부전극층상에 형성되는 강유전체층 및,
    상기 강유전체층상에 형성되는 상부전극층을 포함하여 구성되고,
    상기 하부 전극층이 데이터 전극, 상부 전극층이 접지 전극으로 설정되는 것을 특징으로 하는 MFMIS형 강유전체 메모리 장치.
  6. 제5항에 있어서,
    상기 기판이 종이 또는 유기물을 포함하여 구성되는 것을 특징으로 하는 MFMIS형 강유전체 메모리 장치.
  7. 제5항에 있어서,
    상기 강유전체층이 강유전 무기물로 이루어지는 것을 특징으로 하는 MFMIS형 강유전체 메모리 장치.
  8. 제5항에 있어서,
    상기 강유전체층이 강유전 유기물로 이루어지는 것을 특징으로 하는 MFMIS형 강유전체 메모리 장치.
  9. 제5항에 있어서,
    상기 강유전체층이 강유전 무기물과 유기물을 포함하는 혼합물로 구성되는 것을 특징으로 하는 MFMIS형 강유전체 메모리 장치.
  10. 제5항에 있어서,
    상기 강유전체층이 강유전 무기물과 강유전 유기물의 혼합물로 구성되는 것을 특징으로 하는 MFMIS형 강유전체 메모리 장치.
  11. 제5항에 있어서,
    상기 강유전체층이 강유전 무기물의 고용체와 유기물의 혼합물로 구성되는 것을 특징으로 하는 MFMIS형 강유전체 메모리 장치.
  12. 제5항에 있어서,
    상기 강유전체층이 강유전 무기물의 고용체와 강유전 유기물의 혼합물로 구성되는 것을 특징으로 하는 MFMIS형 강유전체 메모리 장치.
  13. 제5항에 있어서,
    상기 강유전체층에 실리사이트, 실리케이트 또는 다른 금속이 추가로 혼합되어 있는 것을 특징으로 하는 MFMIS형 강유전체 메모리 장치.
  14. 제5항에 있어서,
    상기 하부 전극층 및 상부전극층이 금, 은, 알루미늄, 플라티늄, 인듐주석화합물(ITO), 스트론튬티타네이트화합물(SrTiO3)이나, 그 밖의 전도성 금속 산화물과 이것들의 합금 및 화합물, 또는 전도성 중합체를 기재로 하는 예컨대 폴리아닐린, 폴리(3, 4-에틸렌디옥시티오펜)/폴리스티렌술포네이트(PEDOT:PSS) 등의 혼합물이나 화합물 또는 다층물 등을 포함하는 모든 도전성 금속 및 금속 산화물과 도전성 유기물중 하나인 것을 특징으로 하는 강유전체 메모리 장치.
  15. 제5항에 있어서,
    상기 하부전극층과 상부전극층은 상호 직교하는 방향으로 연장되면서 배설되는 것을 특징으로 하는 MFMIS형 강유전체 메모리 장치.
  16. 소오스 및 드레인 영역과 그 사이에 채널영역이 형성되는 기판과,
    상기 채널영역상에 형성되는 절연층,
    상기 절연층 상측에 형성되는 하부전극층,
    상기 하부전극층상에 형성되는 강유전체층 및,
    상기 강유전체층상에 형성되는 상부전극층을 포함하여 구성되고,
    상기 하부 전극층이 접지 전극, 상부 전극층이 데이터 전극으로 설정되는 것을 특징으로 하는 MFMIS형 강유전체 메모리 장치.
  17. 제16항에 있어서,
    상기 기판이 종이 또는 유기물을 포함하여 구성되는 것을 특징으로 하는 MFMIS형 강유전체 메모리 장치.
  18. 제16항에 있어서,
    상기 강유전체층이 강유전 무기물로 이루어지는 것을 특징으로 하는 MFMIS형 강유전체 메모리 장치.
  19. 제16항에 있어서,
    상기 강유전체층이 강유전 유기물로 이루어지는 것을 특징으로 하는 MFMIS형 강유전체 메모리 장치.
  20. 제16항에 있어서,
    상기 강유전체층이 강유전 무기물과 유기물을 포함하는 혼합물로 구성되는 것을 특징으로 하는 MFMIS형 강유전체 메모리 장치.
  21. 제16항에 있어서,
    상기 강유전체층이 강유전 무기물과 강유전 유기물의 혼합물로 구성되는 것을 특징으로 하는 MFMIS형 강유전체 메모리 장치.
  22. 제16항에 있어서,
    상기 강유전체층이 강유전 무기물의 고용체와 유기물의 혼합물로 구성되는 것을 특징으로 하는 MFMIS형 강유전체 메모리 장치.
  23. 제16항에 있어서,
    상기 강유전체층이 강유전 무기물의 고용체와 강유전 유기물의 혼합물로 구성되는 것을 특징으로 하는 강유전체 메모리 장치.
  24. 제16항에 있어서,
    상기 강유전체층에 실리사이트, 실리케이트 또는 다른 금속이 추가로 혼합되어 있는 것을 특징으로 하는 MFMIS형 강유전체 메모리 장치.
  25. 제16항에 있어서,
    상기 하부 전극층 및 상부전극층이 금, 은, 알루미늄, 플라티늄, 인듐주석화합물(ITO), 스트론튬티타네이트화합물(SrTiO3)이나, 그 밖의 전도성 금속 산화물과 이것들의 합금 및 화합물, 또는 전도성 중합체를 기재로 하는 예컨대 폴리아닐린, 폴리(3, 4-에틸렌디옥시티오펜)/폴리스티렌술포네이트(PEDOT:PSS) 등의 혼합물이나 화합물 또는 다층물 등을 포함하는 모든 도전성 금속 및 금속 산화물과 도전성 유기물중 하나인 것을 특징으로 하는 강유전체 메모리 장치.
  26. 제16항에 있어서,
    상기 절연층이 SiO2로 형성되는 것을 특징으로 하는 강유전체 메모리 장치.
  27. 제16항에 있어서,
    상기 하부전극층과 상부전극층은 상호 직교하는 방향으로 연장되면서 배설되는 것을 특징으로 하는 MFMIS형 강유전체 메모리 장치.
  28. 소오스 및 드레인 영역과 그 사이에 채널영역이 형성되는 기판과,
    상기 채널영역상에 형성되는 절연층,
    상기 절연층 상측에 형성되는 하부전극층,
    상기 하부전극층상에 형성되는 강유전체층 및,
    상기 강유전체층상에 형성되는 상부전극층을 포함하여 구성되고,
    상기 하부 전극층이 데이터 전극, 상부 전극층이 접지 전극으로 설정되는 것을 특징으로 하는 MFMIS형 전계효과 트랜지스터.
  29. 소오스 및 드레인 영역과 그 사이에 채널영역이 형성되는 기판과,
    상기 채널영역상에 형성되는 절연층,
    상기 절연층 상측에 형성되는 하부전극층,
    상기 하부전극층상에 형성되는 강유전체층 및,
    상기 강유전체층상에 형성되는 상부전극층을 포함하여 구성되고,
    상기 하부 전극층이 접지 전극, 상부 전극층이 데이터 전극으로 설정되는 것을 특징으로 하는 MFMIS형 전계효과 트랜지스터.
  30. 강유전체 메모리 장치를 제조하는 방법에 있어서,
    기판에 소스 및 드레인 영역을 형성하는 단계와,
    상기 소스 및 드레인 영역 사이에 채널영역을 형성하는 단계,
    상기 채널영역 상측에 절연층을 형성하는 단계,
    상기 절연층 상에 데이터 전극층을 형성하는 단계,
    상기 데이터 전극층 상에 강유전체층을 형성하는 단계,
    상기 강유전체층 상에 접지 전극층을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 MFMIS형 강유전체 메모리 장치의 제조방법.
  31. 제30항에 있어서,
    상기 기판이 종이 또는 유기물을 포함하여 구성되는 것을 특징으로 하는 MFMIS형 강유전체 메모리 장치의 제조방법.
  32. 제30항에 있어서,
    상기 강유전체층이 무기물, 유기물, 또는 무기물과 유기물을 포함하는 혼합물 중 적어도 하나를 포함하여 구성되는 것을 특징으로 하는 MFMIS형 강유전체 메모리 장치의 제조방법.
  33. 제32항에 있어서,
    상기 강유전체층에 실리사이트, 실리케이트 또는 다른 금속이 추가로 혼합되어 있는 것을 특징으로 하는 MFMIS형 강유전체 메모리 장치의 제조방법.
  34. 제30항에 있어서,
    상기 하부 전극층 및 상부전극층이 금, 은, 알루미늄, 플라티늄, 인듐주석화 합물(ITO), 스트론튬티타네이트화합물(SrTiO3)이나, 그 밖의 전도성 금속 산화물과 이것들의 합금 및 화합물, 또는 전도성 중합체를 기재로 하는 예컨대 폴리아닐린, 폴리(3, 4-에틸렌디옥시티오펜)/폴리스티렌술포네이트(PEDOT:PSS) 등의 혼합물이나 화합물 또는 다층물 등을 포함하는 모든 도전성 금속 및 금속 산화물과 도전성 유기물중 하나인 것을 특징으로 하는 강유전체 메모리 장치의 제조방법.
  35. 제30항에 있어서,
    상기 하부전극층과 상부전극층은 상호 직교하는 방향으로 연장되면서 배설되는 것을 특징으로 하는 MFMIS형 강유전체 메모리 장치의 제조방법.
  36. 강유전체 메모리 장치를 제조하는 방법에 있어서,
    기판에 소스 및 드레인 영역을 형성하는 단계와,
    상기 소스 및 드레인 영역 사이에 채널영역을 형성하는 단계,
    상기 채널영역 상측에 절연층을 형성하는 단계,
    상기 절연층 상에 접지 전극층을 형성하는 단계,
    상기 접지 전극층 상에 강유전체층을 형성하는 단계,
    상기 강유전체층 상에 데이터 전극층을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 MFMIS형 강유전체 메모리 장치의 제조방법.
  37. 제36항에 있어서,
    상기 기판이 종이 또는 유기물을 포함하여 구성되는 것을 특징으로 하는 MFMIS형 강유전체 메모리 장치의 제조방법.
  38. 제36항에 있어서,
    상기 강유전체층이 무기물, 유기물 또는 무기물과 유기물을 포함하는 혼합물 중 적어도 하나를 포함하여 구성되는 것을 특징으로 하는 MFMIS형 강유전체 메모리 장치의 제조방법.
  39. 제38항에 있어서,
    상기 강유전체층에 실리사이트, 실리케이트 또는 다른 금속이 추가로 혼합되어 있는 것을 특징으로 하는 MFMIS형 강유전체 메모리 장치의 제조방법.
  40. 제36항에 있어서,
    상기 하부 전극층 및 상부전극층이 금, 은, 알루미늄, 플라티늄, 인듐주석화합물(ITO), 스트론튬티타네이트화합물(SrTiO3)이나, 그 밖의 전도성 금속 산화물과 이것들의 합금 및 화합물, 또는 전도성 중합체를 기재로 하는 예컨대 폴리아닐린, 폴리(3, 4-에틸렌디옥시티오펜)/폴리스티렌술포네이트(PEDOT:PSS) 등의 혼합물이나 화합물 또는 다층물 등을 포함하는 모든 도전성 금속 및 금속 산화물과 도전성 유 기물중 하나인 것을 특징으로 하는 강유전체 메모리 장치의 제조방법.
  41. 제36항에 있어서,
    상기 하부전극층과 상부전극층은 상호 직교하는 방향으로 연장되면서 배설되는 것을 특징으로 하는 MFMIS형 강유전체 메모리 장치의 제조방법.
  42. 전계효과 트랜지스터를 제조하는 방법에 있어서,
    기판에 소스 및 드레인 영역을 형성하는 단계와,
    상기 소스 및 드레인 영역 사이에 채널영역을 형성하는 단계,
    상기 채널영역 상측에 절연층을 형성하는 단계,
    상기 절연층 상에 데이터 전극층을 형성하는 단계,
    상기 데이터 전극층 상에 강유전체층을 형성하는 단계,
    상기 강유전체층 상에 접지 전극층을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 MFMIS형 전계효과 트랜지스터의 제조방법.
  43. 전계효과 트랜지스터를 제조하는 방법에 있어서,
    기판에 소스 및 드레인 영역을 형성하는 단계와,
    상기 소스 및 드레인 영역 사이에 채널영역을 형성하는 단계,
    상기 채널영역 상측에 절연층을 형성하는 단계,
    상기 절연층 상에 접지 전극층을 형성하는 단계,
    상기 접지 전극층 상에 강유전체층을 형성하는 단계,
    상기 강유전체층 상에 데이터 전극층을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 MFMIS형 전계효과 트랜지스터의 제조방법.
KR1020070058184A 2007-04-12 2007-06-14 엠에프엠아이에스 구조를 갖는 전계효과 트랜지스터 및강유전체 메모리 장치와 그 제조방법 KR100876136B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/KR2007/002887 WO2008126961A1 (en) 2007-04-12 2007-06-14 Mfmis-fet, mfmis-ferroelectric memory device, and methods of manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070036205 2007-04-12
KR20070036205 2007-04-12

Publications (2)

Publication Number Publication Date
KR20080092812A true KR20080092812A (ko) 2008-10-16
KR100876136B1 KR100876136B1 (ko) 2008-12-29

Family

ID=40153715

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070058184A KR100876136B1 (ko) 2007-04-12 2007-06-14 엠에프엠아이에스 구조를 갖는 전계효과 트랜지스터 및강유전체 메모리 장치와 그 제조방법

Country Status (1)

Country Link
KR (1) KR100876136B1 (ko)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120069157A (ko) * 2010-12-20 2012-06-28 서울시립대학교 산학협력단 종이를 기판으로 하는 트랜지스터와 메모리 장치 및 이들의 제조방법
KR20160116604A (ko) * 2015-03-30 2016-10-10 서울시립대학교 산학협력단 아조벤젠 결합 pvdf필름을 이용하는 트랜지스터 및 그 제조방법
KR20190034706A (ko) * 2014-10-07 2019-04-02 마이크론 테크놀로지, 인크 강유전체 재료를 함유하는 리세스된 트랜지스터들
US10553595B2 (en) 2014-06-16 2020-02-04 Micron Technology, Inc. Memory cell and an array of memory cells
US10622556B2 (en) 2015-07-24 2020-04-14 Micron Technology, Inc. Methods of forming an array of cross point memory cells
US10727336B2 (en) 2014-04-24 2020-07-28 Micron Technology, Inc. Ferroelectric field effect transistors, pluralities of ferroelectric field effect transistors arrayed in row lines and column lines, and methods of forming a plurality of ferroelectric field effect transistors
US10741567B2 (en) 2015-02-17 2020-08-11 Micron Technology, Inc. Memory cells
US10741755B2 (en) 2015-07-24 2020-08-11 Micron Technology, Inc. Array of cross point memory cells
KR20210088395A (ko) * 2020-01-03 2021-07-14 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 캐패시턴스 매칭을 위한 3D 구조물의 FeFET
US11170834B2 (en) 2019-07-10 2021-11-09 Micron Technology, Inc. Memory cells and methods of forming a capacitor including current leakage paths having different total resistances
KR102467857B1 (ko) * 2021-07-28 2022-11-17 인하대학교 산학협력단 강유전체 메모리 소자 및 그 제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022216371A2 (en) * 2021-02-24 2022-10-13 The Regents Of The University Of California Ferroelectric field-effect transistor with high permittivity interfacial layer

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4887566B2 (ja) * 2001-03-27 2012-02-29 独立行政法人産業技術総合研究所 半導体不揮発性記憶素子及びその製造方法
JP3939250B2 (ja) * 2001-05-10 2007-07-04 シメトリックス・コーポレーション 強誘電性複合材料、その製造方法、およびそれを用いたメモリ
US7008833B2 (en) 2004-01-12 2006-03-07 Sharp Laboratories Of America, Inc. In2O3thin film resistivity control by doping metal oxide insulator for MFMox device applications

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120069157A (ko) * 2010-12-20 2012-06-28 서울시립대학교 산학협력단 종이를 기판으로 하는 트랜지스터와 메모리 장치 및 이들의 제조방법
US10727336B2 (en) 2014-04-24 2020-07-28 Micron Technology, Inc. Ferroelectric field effect transistors, pluralities of ferroelectric field effect transistors arrayed in row lines and column lines, and methods of forming a plurality of ferroelectric field effect transistors
US10553595B2 (en) 2014-06-16 2020-02-04 Micron Technology, Inc. Memory cell and an array of memory cells
KR20190034706A (ko) * 2014-10-07 2019-04-02 마이크론 테크놀로지, 인크 강유전체 재료를 함유하는 리세스된 트랜지스터들
US10784374B2 (en) 2014-10-07 2020-09-22 Micron Technology, Inc. Recessed transistors containing ferroelectric material
US11244951B2 (en) 2015-02-17 2022-02-08 Micron Technology, Inc. Memory cells
US10741567B2 (en) 2015-02-17 2020-08-11 Micron Technology, Inc. Memory cells
US11706929B2 (en) 2015-02-17 2023-07-18 Micron Technology, Inc. Memory cells
KR20160116604A (ko) * 2015-03-30 2016-10-10 서울시립대학교 산학협력단 아조벤젠 결합 pvdf필름을 이용하는 트랜지스터 및 그 제조방법
US10622556B2 (en) 2015-07-24 2020-04-14 Micron Technology, Inc. Methods of forming an array of cross point memory cells
US11393978B2 (en) 2015-07-24 2022-07-19 Micron Technology, Inc. Array of cross point memory cells
US10741755B2 (en) 2015-07-24 2020-08-11 Micron Technology, Inc. Array of cross point memory cells
US11170834B2 (en) 2019-07-10 2021-11-09 Micron Technology, Inc. Memory cells and methods of forming a capacitor including current leakage paths having different total resistances
KR20210088395A (ko) * 2020-01-03 2021-07-14 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 캐패시턴스 매칭을 위한 3D 구조물의 FeFET
US11289602B2 (en) 2020-01-03 2022-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. FeFET of 3D structure for capacitance matching
US11715798B2 (en) 2020-01-03 2023-08-01 Taiwan Semiconductor Manufacturing Company, Ltd. FeFET of 3D structure for capacitance matching
KR102467857B1 (ko) * 2021-07-28 2022-11-17 인하대학교 산학협력단 강유전체 메모리 소자 및 그 제조 방법

Also Published As

Publication number Publication date
KR100876136B1 (ko) 2008-12-29

Similar Documents

Publication Publication Date Title
KR100876136B1 (ko) 엠에프엠아이에스 구조를 갖는 전계효과 트랜지스터 및강유전체 메모리 장치와 그 제조방법
US20080128682A1 (en) Ferrodielectric Memory Device And Method For Manufacturing The Same
KR100966301B1 (ko) 강유전체 메모리장치의 제조방법
WO2008126961A1 (en) Mfmis-fet, mfmis-ferroelectric memory device, and methods of manufacturing the same
KR100893764B1 (ko) 강유전 물질과, 이를 이용한 강유전체층 형성방법
KR100876135B1 (ko) 메모리 장치 및 그 제조방법
KR20090042747A (ko) 엠에프엠에스형 전계효과 트랜지스터 및 강유전체 메모리 장치와 이들의 제조방법
KR100851538B1 (ko) 전계효과 트랜지스터와 강유전체 메모리 장치 및 그제조방법
KR20080097977A (ko) 강유전체 메모리 장치와 전계효과 트랜지스터 및 그 제조방법
KR20130021884A (ko) 엠에프엠아이에스 구조를 갖는 전계효과 트랜지스터 및 강유전체 메모리 장치와 그 제조방법
KR20130021836A (ko) 강유전체 메모리 장치와 전계효과 트랜지스터 및 그 제조방법
KR101449755B1 (ko) 강유전 물질과, 이를 이용한 강유전체층 형성방법
KR101703417B1 (ko) 아조벤젠 결합 pvdf필름을 이용하는 트랜지스터 및 그 제조방법
KR20100005627A (ko) 비에프오를 주성분으로 하는 강유전 물질과, 그 제조방법
KR20070036243A (ko) 강유전체 반도체장치를 위한 유기물
KR100877428B1 (ko) 전계효과 트랜지스터 및 강유전체 메모리 장치와 그제조방법
KR100877429B1 (ko) 강유전체 메모리 장치
WO2008082047A1 (en) Fet, ferroelectric memory device, and methods of manufacturing the same
KR20080108960A (ko) 강유전 물질과, 이를 이용한 강유전체층 형성방법
KR20080095232A (ko) 강유전체 메모리 장치와 그 제조방법
WO2008082046A1 (en) Ferroelectric memory device, fet, and methods of manufacturing the same
WO2008082045A1 (en) Memory device and method of manufacturing the same
KR20140107151A (ko) 강유전 물질과, 이를 이용한 강유전체층 형성방법
WO2008082044A1 (en) Fet, ferroelectric memory device, and methods of manufacturing the same
US20130277729A1 (en) Floating gate transistor memory with an organic semiconductor interlayer

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121212

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131203

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141209

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161111

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20171211

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181203

Year of fee payment: 11