KR20080075825A - 플라즈마 디스플레이 패널의 구동 방법 - Google Patents

플라즈마 디스플레이 패널의 구동 방법 Download PDF

Info

Publication number
KR20080075825A
KR20080075825A KR1020080074229A KR20080074229A KR20080075825A KR 20080075825 A KR20080075825 A KR 20080075825A KR 1020080074229 A KR1020080074229 A KR 1020080074229A KR 20080074229 A KR20080074229 A KR 20080074229A KR 20080075825 A KR20080075825 A KR 20080075825A
Authority
KR
South Korea
Prior art keywords
display
cells
discharge
cell
electrode
Prior art date
Application number
KR1020080074229A
Other languages
English (en)
Other versions
KR100902712B1 (ko
Inventor
야스노부 하시모또
하지메 이노우에
요시호 세오
나오끼 이또까와
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20080075825A publication Critical patent/KR20080075825A/ko
Application granted granted Critical
Publication of KR100902712B1 publication Critical patent/KR100902712B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/298—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels
    • G09G3/2983—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels using non-standard pixel electrode arrangements
    • G09G3/2986—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels using non-standard pixel electrode arrangements with more than 3 electrodes involved in the operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G09G3/2932—Addressed by writing selected cells that are in an OFF state
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/298—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels
    • G09G3/2983—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels using non-standard pixel electrode arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G09G2310/021—Double addressing, i.e. scanning two or more lines, e.g. lines 2 and 3; 4 and 5, at a time in a first field, followed by scanning two or more lines in another combination, e.g. lines 1 and 2; 3 and 4, in a second field
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0224—Details of interlacing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/04—Partial updating of the display screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0228—Increasing the driving margin in plasma displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/025—Reduction of instantaneous peaks of current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/298—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels
    • G09G3/299—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels using alternate lighting of surface-type panels

Abstract

인터레이스형 PDP의 구동 방법의 개량에 의해 그 동작 마진, 해상도, 휘도 등을 개선한다. 기판 위에 한 방향으로 배치된 복수의 전극 중의 인접하는 전극에 협지되어 방전을 발생시키는 방전 갭과 방전을 발생시키지 않은 비방전 갭을 구비하며, 방전 갭과 비방전 갭이 교대로 배치됨과 함께, 비방전 갭을 협지하는 전극쌍의 각각이 전기적으로 연결되고, 또한 방전 갭은 복수의 방전용 셀로 구분되어 이루어지는 PDP에 대하여 홀수 프레임과 짝수 프레임의 2 종류의 프레임을 이용하여 화상의 표시를 행하도록 플라즈마 디스플레이 패널을 구동하는 방법에 있어서, 전극쌍과 교차하는 방향으로 상호 인접하는 2개 또는 3개의 셀을 하나의 그룹으로서 조합하고, 상기 그룹 단위로 각각의 셀의 점등 상태를 제어하고, 또한 상기 셀의 조합은, 한 종류의 프레임에서 각 그룹에 조합된 상기 2개 또는 3개 셀의 위치가, 다른 종류의 프레임에서 함께 조합된 셀들의 위치로부터 상기 전극쌍과 교차하는 방향으로 하나의 셀만큼 시프트되도록, 짝수 프레임과 홀수 프레임에 있어서 다르게 수행되는 것을 특징으로 하는 PDP의 구동 방법이 개시된다.
PDP, 방전 갭, 프레임, 인터레이스, 방전용 셀

Description

플라즈마 디스플레이 패널의 구동 방법{METHOD OF DRIVING A PLASMA DISPLAY PANEL}
본 발명은 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 디스플레이 장치에 관한 것으로, 특히 인터레이스형의 플라즈마 디스플레이 패널 및 인터레이스 방식의 구동 기술의 개량에 관한 것이다.
플라즈마 디스플레이 패널(이후 PDP라고 함)을 인터레이스 구동하는 기술이 일본 특개평 9-160525호 공보에 기재되어 있다. 이 공보에는 X 전극(표시 전극) 및 Y 전극(주사 전극)으로 이루어지는 전극군 중의 모든 전극의 간극을 동일 폭으로 하여 모든 방전 간극에서 방전이 생기도록 한 PDP를 이용하여, 홀수번째의 전극의 간극(방전 갭)의 방전을 사용한 표시와, 짝수번째의 전극의 간극(방전 갭)의 방전을 사용한 표시를 교대로 행하여, 인터레이스 표시를 행하는 기술이 개시되어 있다. 이 기술을 이용함으로써, 통상의 PDP에 비해 표시 해상도를 개선함과 함께 표시 휘도를 향상시킬 수 있다.
도 1 및 도 2는 이 인터레이스형 PDP의 패널 구조를 도시한다. 도 1 및 도 2에서, X1, X2, X3은 표시 전극(11)을 나타내고, Y1, Y2, Y3은 주사 전극(12)을 나타내고, A1∼A6은 어드레스 전극(21)을 나타낸다. 표시 전극(11) 및 주사 전극(12)은 각각 투명 전극(11i, 12i) 및 버스 전극(11b, 12b)으로 구성되어 있다. 그리고 L1∼L5가 방전 갭이고 각각의 표시 라인을 구성한다. 또한, 표시 전극(11)과 주사 전극(12)과의 사이의 면 방전을 복수의 면 방전(즉 복수의 셀)으로 구획하기 위해서 격벽(25)이 배치되고, 각각의 격벽(25) 사이에는 적·녹·청으로 발광하는 형광체층(26R, 26G, 26B)이 형성되어 있다.
도 3에 상기한 PDP에 대한 표시 기간의 구동 파형을 도시한다.
표시 방전을 행하기 위한 표시 기간에, 도 3에 도시한 바와 같이, 홀수 필드(홀수 프레임이라고도 함)에서는 홀수 X 전극 Xodd과 홀수 Y 전극 Yodd의 조합과, 짝수 X 전극 Xeven과 짝수 Y 전극 Yeven의 조합이 역상의 파형이 되고, 홀수 표시 라인 Lodd(도 1의 L1, L3, L5)에서 방전이 일어나고 Lodd가 표시 라인이 된다. 한편, 짝수 필드(짝수 프레임이라고도 함)에서는 Xodd와 Yeven의 조합과, Xeven과 Yodd의 조합이 역상의 파형이 되어, 짝수 표시 라인 Leven(도 1의 L2, L4)에서 방전이 일어나고 Leven이 표시 라인이 된다.
이와 같이 하여, 홀수 필드(홀수 프레임)와 짝수 필드(짝수 프레임)에서 구동 파형을 변화시킴으로써, 표시 전극(11)과 주사 전극(12)이 등간격으로 형성된 PDP의 모든 전극의 간극을 표시 라인으로서 이용할 수 있기 때문에, 고정밀 고휘도의 표시를 행하는 PDP를 실현할 수 있다.
종래의 인터레이스형 PDP(도 1 및 도 2)에서는 등간격으로 형성된 모든 전극의 간극을 표시 라인(방전 갭)으로서 이용할 수 있지만, 각각의 전극의 간극은 홀수 필드(홀수 프레임) 또는 짝수 필드(짝수 프레임)의 어느 한쪽의 필드(프레임)를 방전 갭(표시 방전을 행하는 전극의 간극)으로 할 때, 다른 쪽 필드(프레임)는 비방전 갭(표시에 사용하지 않는 전극의 간극)이 되어야 한다.
그런데, 각 전극의 간극 폭은, 한쪽 필드(프레임)만으로 방전 갭으로서 기능하기에 적합한 정도로 좁게 설정되어 있다. 그러나, 그 전극의 간극이 다른 쪽의 필드(프레임)에서 비방전 갭으로 되는 경우, 즉 셀 간의 분리를 위한 갭으로서 기능하는 경우, 상기한 바와 같이 설정된 전극의 간극은 비방전 갭으로서 사용하기에 충분하지 않다.
그래서, 일본 특개평 9-160525호 공보 기재의 발명에 있어서는 비방전 갭을 협지하는 전극 사이에는 동상의 전압 파형을 인가하여, 비방전 갭에 인가되는 전압이 낮아지도록(또는 0이 되도록) 고안하고 있다. 이러한 구동 방법에 의해, 상기한 인터레이스형 PDP의 구동이 행해지고 있지만, 동작 마진을 상기한 종래 기술보다도 더 크게 하기 위해서는 한계가 있었다.
이러한 상황 하에서 동작 마진을 더욱 크게 하기 위해서, PDP 자체의 구조의 개선이나, 구동 방법 및 구동 파형 등의 개선이 요구된다.
그래서, 본 발명은 동작 마진을 더 크게 하기 위한 인터레이스형 PDP의 구조와 그 구동 방법의 제공, 및 그 PDP의 표시 해상도나 휘도를 향상시키기 위한 구동 방법의 제공을 목적으로 한다.
상기한 과제를 해결하기 위해서, 인터레이스형 PDP의 개선된 구조를 개시한다. 상기한 종래의 인터레이스형 PDP는 방전 갭이 연속하여 배열된 구성으로 되어 있지만, 본 발명의 인터레이스형 PDP는 각각의 방전 갭 사이에 비방전 갭을 협지하여 배열한 구성으로 한다. 즉, 본 발명에서는 인접하는 2개의 셀을, 그 사이에 비방전 갭을 협지함으로써 분리하고 있다. 그리고, 방전 갭은 방전의 발생에 적합하게 좁은 폭으로 구성함과 함께, 비방전 갭은 방전의 분리(즉, 방전시키지 않은 것)에 적합하게 넓은 폭으로 구성한다.
이러한 인터레이스형 PDP을 이용함으로써, 기본적으로 동작 마진을 크게 할 수 있지만, 그 반면, 각각의 방전 갭의 사이에 비방전 갭을 추가한 것에 의해 PDP의 표시 휘도나 해상도가 저하한다. 그래서, 제2 포인트로서, 상기한 PDP에 대하여 이용하는 구동 방법이나 구동 파형을 고안하여, 방전 갭과 교차하는 방향으로 인접하는 2개 또는 3개 셀을 하나의 그룹으로 하여 각각의 셀의 표시 상태를 제어하고, 또한 동시에 2개의 셀을 점등시킴으로써, 휘도의 저하를 방지함과 함께 표시 해상도의 향상을 도모한다.
또한, 다른 인터레이스형의 PDP로서, 비방전 갭을 이용하지 않은 구조(방전 갭이 연속하여 배열된 구조)의 PDP도, 다음과 같은 연구를 하면 사용할 수 있다. 즉, 전극 구조 또는 격벽 구조 중 적어도 한쪽의 구조를, 인접하는 셀 사이의 결합이 작아지도록, 또한 그 결합이 적절히 존재하도록 변경하는 것이다.
비방전 갭을 이용하지 않은 구조를 가짐과 함께 이러한 연구를 실시한 인터레이스형 PDP을 이용함으로써, 인접하는 셀 사이의 결합이 작아지도록 한 것에 기초하여 동작 마진을 크게 할 수 있지만, 그 반면, 상기한 바와 같은 구조로 변경함으로써, PDP의 표시 휘도 등이 저하한다. 그래서, 또한 구동 방법이나 구동 파형을 고안하여, 방전 갭과 교차하는 방향으로 인접하는 2개 또는 3개 셀을 하나의 그룹으로 하여 각각의 셀의 표시 상태를 제어하고, 또한 동시에 2개의 셀을 점등시킨다고 하는 연구에 의해, 휘도의 저하 등을 방지한다.
이와 같이 PDP나 그 구동 방법을 개량하기 위한 구체적인 해결 수단(PDP의 구동 방법 및 PDP 장치)에 관한 것으로, 이하에 구체적으로 설명한다.
본 발명의 제1 태양에 따른 플라즈마 디스플레이 패널의 구동 방법은, 기판 위에 한 방향으로 배치된 복수의 전극과, 상기 복수의 전극 중 2개의 인접하는 전극에 협지되어 방전을 발생시키는 방전 갭과 방전을 발생시키지 않은 비방전 갭을 구비하며, 상기 방전 갭과 상기 비방전 갭이 교대로 배치되며, 상기 비방전 갭을 협지하는 각 전극쌍의 2개의 전극은 서로 전기적으로 연결되며, 상기 방전 갭은 복수의 방전용 셀로 구분되어 이루어지는 플라즈마 디스플레이 패널의 구동 방법에 있어서, 상기 구동 방법은 홀수 프레임과 짝수 프레임의 2 종류의 프레임을 이용하여 화상의 표시를 행하는 단계를 포함하며, 상기 구동 방법은, 상기 전극쌍과 교차 하는 방향으로 상호 인접하는 2개 또는 3개 셀을 하나의 그룹으로서 조합하는 단계; 및 상기 그룹 단위로 각 셀의 점등 상태를 제어하는 단계를 더 포함하며, 상기 셀의 조합은, 한 종류의 프레임에서 각 그룹에 조합된 상기 2개 또는 3개 셀의 위치가, 다른 종류의 프레임에서 함께 조합된 셀들의 위치로부터 상기 전극쌍과 교차하는 방향으로 하나의 셀만큼 시프트되도록, 짝수 프레임과 홀수 프레임에 있어서 다르게 수행되는 것을 특징으로 한다.
전술한 PDP의 구동 방법에 있어서, 각각의 프레임은 복수의 서브 프레임으로 분할할 수 있으며, 각 셀에서의 점등 상태의 제어는 다음과 같이 수행한다. 상기 셀을 조합함에 있어서, 각 셀의 그룹이 2개의 셀을 포함하는 경우에는 하나의 서브 프레임 내의 적어도 일부의 표시 기간에서 상기 2개의 셀을 함께 온 상태로 하는 한편, 각 셀의 그룹이 3개의 셀을 포함하는 경우에는 하나의 서브 프레임 내의 적어도 일부의 표시 기간에서 상기 3개 셀 내의 인접하는 2개의 셀을 함께 온 상태로 하는 것을 특징으로 한다.
본 발명의 제2 태양에 따른 플라즈마 디스플레이 장치는, 라인형의 복수의 셀을 갖는 방전 갭과 방전용 셀을 갖지 않은 비방전 갭과, 상기 복수의 셀을 구분하는 격벽과, 상기 비방전 갭을 협지하는 2개의 전극이 전기적으로 접속되어 이루어지는 전극쌍을 갖고, 복수의 상기 전극쌍은 주사 전극쌍과 표시 전극쌍을 포함하며, 상기 주사 전극쌍과 상기 표시 전극쌍이 교대로 배치되도록 구성된 플라즈마 디스플레이 패널과, 상기 플라즈마 디스플레이 패널에 대하여, 홀수 프레임과 짝수 프레임의 2 종류의 프레임을 이용하여 화상의 표시를 행하도록 구동함에 있어서, 상기 전극쌍과 교차하는 방향으로 상호 인접하는 2개 또는 3개 셀을 하나의 그룹으로서 각각의 셀의 점등 상태를 제어하는 구동 회로를 포함하며, 상기 셀의 조합은, 한 종류의 프레임에서 각 그룹에 조합된 상기 2개 또는 3개 셀의 위치가, 다른 종류의 프레임에서 함께 조합된 셀들의 위치로부터 상기 전극쌍과 교차하는 방향으로 하나의 셀만큼 시프트되도록, 짝수 프레임과 홀수 프레임에 있어서 다르게 수행되는 것을 특징으로 한다.
전술한 바와 같이, 본 발명에 따른 PDP의 구동 방법 및/또는 PDP 장치를 이용함으로써, 구동 마진이 넓고 고휘도 및 고해상도의 인터레이스형의 플라즈마 디스플레이를 실현할 수 있다.
<실시예>
(제1 실시예)
이하, 도 4 내지 도 14를 참조하여, 본 발명의 제1 실시예에 따른 PDP의 구조와 그 구동 방법을 설명한다.
도 4 및 도 5는 각각, 본 실시예의 PDP의 구조를 도시하는 평면도 및 분해 사시도이다.
도 4 및 도 5에서, X1∼X3 및 Y1∼Y3은 각각 표시 전극쌍(11) 및 주사 전극쌍(12)을 나타내고, A1∼A6 및 21(도 5)은 어드레스 전극을 나타낸다. 여기서, 각 전극쌍의 수는 편의적인 수로, 실제의 PDP는 다수의 전극쌍을 갖는다. 표시 전극쌍(11) 및 주사 전극쌍(12)은 각각 2개의 전극으로 구성되어 있다. 도 5에서는 부호 11α 및 11β의 2개의 전극으로 X1의 전극쌍을 구성하고, 부호 12α 및 12β의 2개의 전극으로 Y1의 전극쌍을 구성하고 있다. 하나의 전극쌍의 각 전극은, 종래의 도 1 및 도 2의 전극과 같이 하여, 투명 전극과 버스 전극으로 구성되어 있지만, 도 4 및 도 5에서는 그 도시를 생략하였다. 이들 투명 전극과 버스 전극의 조합 구조의 상세는 제4 실시예로서 후술한다.
또한, 종래의 도 2의 PDP와 마찬가지로, 표시 전극쌍(11)과 주사 전극쌍(12)과의 사이의 라인형의 면 방전을 복수의 도트형 면 방전(즉, 복수의 방전용 셀; 이하 셀이라 함)으로 구획하기 위해서, 이들의 전극쌍과 교차하는 방향(어드레스 전극과 평행한 방향)으로 복수의 격벽(25)이 배치되어, 각각의 격벽(리브라고도 함)(25) 사이에는 적·녹·청으로 발광하는 형광체층(26R, 26G, 26B)이 형성되게 된다.
도 4에서, 참조 부호 L1∼L5는 표시 라인으로서 기능하는 방전 갭(즉, 방전을 발생시키는 전극의 간극)을 나타내며, 참조 부호 NG1∼NG5는 비방전 갭(즉, 방전을 발생시키지 않는 전극의 간극)을 나타낸다.
인접하는 셀 사이의 간섭을 억제하여 동작 마진의 확대를 도모하기 위하여, 비방전 갭의 폭을 방전 갭의 폭보다도 넓게 하도록 구성한다. 그리고, 비방전 갭을 협지하는 2개의 인접하는 전극은 기본적으로는 표시 에리어 밖의 영역에서 전기 적으로 결합되어, 동 전위가 인가된다. 이러한 구성은 도 1 및 도 2에 도시한 종래의 PDP의 각 전극을 각각 2개의 전극으로 분할하여 얻을 수 있다. 각 전극쌍의 2개의 전극은 표시 영역 외측에서는 전기적으로 결합되어 있지만, 표시 영역 내에서는 전기적으로 연결되어 있지 않다. 보다 자세히 말하면, 적어도 방전이 발생하는 영역(셀 영역)에서는 전기적으로 연결되어 있지 않다. 이것은, 전극과 교차하는 방향으로 인접하는 셀 사이의 방전의 양호한 분리를 달성함에 있어서 중요하다.
도 4의 PDP를 이용하여 표시 방전을 행하기 위한 표시 기간에서의 구동 펄스의 파형을 도 6에 도시한다. 도 3에 도시한 종래의 구동 펄스의 파형과는 달리, 도 6의 구동 펄스의 파형에서는 모든 X 전극군 및 모든 Y 전극군에 동일한 파형을 인가함과 함께, X 전극군과 Y 전극군과의 사이에 역상의 교번 펄스를 인가하고 있다. 이와 같이 구동함으로써, 모든 방전 갭으로 동시에 표시 방전을 일으킬 수 있다. 이 점이 도 3에 도시된 종래 기술과 다른 특징이다.
도 6에 도시된 바와 같은 구동 펄스를 인가하여 표시 방전을 행하기 전에, 미리 표시하는 셀을 선택하기 위한 구동 방법을 도 7 내지 도 12에 도시한다.
도 7은, 구동 펄스의 파형의 프레임 구성을 도시하는 도면이다.
본 실시예에서는 도 7의 (a)에 도시한 홀수 프레임과 도 7의 (b)에 도시한 짝수 프레임의 2 종류의 프레임을 이용하여 표시의 제어를 행한다. 각각의 프레임은, 홀수 프레임 및 짝수 프레임의 표시 신호(표시 데이터)에 대응하는 프레임이다. 통상, 홀수 프레임의 표시 신호(표시 데이터)는 홀수번째의 표시 라인의 표시 신호에 대응하는 것이고, 짝수 프레임의 표시 신호(표시 데이터)는 짝수번째의 표 시 라인의 표시 신호에 대응하는 것이다. 이 짝수, 홀수의 관계가 반대로 되더라도 좋다. 이와 같이, "홀수 프레임"과 "짝수 프레임"은, 2 종류의 표시 신호에 대응하는 연속하는 2 종류의 프레임을 구별하기 위한 호칭이고, 다른 특별한 의미는 없다(홀수 프레임과 짝수 프레임은 다른 실시예에서도 이와 유사한 방식으로 기재된다).
도 7의 (a)에 도시한 바와 같이, 홀수 프레임은 복수의 서브 프레임에서 이루어지며, 각각의 서브 프레임은 리세트 기간, 어드레스 기간, 표시 기간으로 구성되고, 각 표시 기간은 각 서브 프레임에 대응하여 웨이팅되어 있다. 또한, "리세트 기간, 어드레스 기간, 표시 기간"을, 도면 중에서는 "리세트, 어드레스, 표시" 등과 같이 "기간"을 생략하여 기재하고 있고, 이 점은 이하의 도면도 마찬가지다.
한편, 도 7의 (b)에 도시한 바와 같이, 짝수 프레임은, 어드레스 기간과 표시 기간 사이에 전사 기간을 포함하고 있다. 이 전사 기간에 대해서는 후술한다.
그리고, 홀수 프레임에서는 Y 전극쌍을 협지하여 인접하는 2개의 셀에 동일한 데이터를 기입하고, 짝수 프레임에서는 X 전극쌍을 협지하여 인접하는 2개의 셀에 동일한 데이터를 기입한다. 보다 구체적으로, 예를 들면, 도 4에 도시한 바와 같이, 홀수 프레임에서는 Y 전극(Y1)을 협지하는 셀 201 및 202에 데이터를 기입하고, 짝수 프레임에서는 X 전극(X2)을 협지하는 셀 301 및 302이나 X 전극(X3)을 협지하는 셀 311 및 312에 데이터를 기입한다.
도 7의 (a)의 홀수 프레임 중의 하나의 서브 프레임에서의 구동 펄스의 파 형(즉, 예를 들면 상기한 부호 201 및 202의 셀에 데이터를 기입하기 위한 구동 펄스의 파형)을 도 8에 도시한다.
도 8의 구동 펄스의 파형은, 기본적으로는 종래의 통상의 PDP의 구동 펄스의 파형과 마찬가지이다. 그러나, 도 4에 도시한 바와 같이 전극쌍의 양측에 방전 갭이 있기 때문에, 전극쌍의 양측의 2개 셀(도 4의 부호 201 및 202의 셀에 대응)이 동시에 어드레스 방전을 발생하는 점에 특징이 있다. 또한, 도 8의 구동 펄스의 파형의 리세트 기간 동안에는 램프 신호 RP1 및 RP2를 전극쌍에 인가하여, 셀에 미약 방전을 행함으로써 셀을 리세트하고 있다. 그러나, 리세트 기간에 사용되는 구동 신호의 파형은 도 8에 도시한 것에 한정되는 것은 아니다.
도 8에 도시한 구동 펄스의 파형으로 구동한 경우의 PDP의 셀 내에서의 동작 상태를, 도 9를 이용하여 설명한다. 도 9는 어드레스 전극 A에 따른 선상에서 절단한 PDP의 단면도 상에, 복수의 셀의 유전체층 표면의 대전 상태를 도시한 것이다. 여기서, X 및 Y의 전극쌍의 개개의 전극으로서, 부호 Yn의 전극쌍으로서 2개의 전극을 나타내고 있지만, 부호 Xn 및 Xn +1의 전극쌍은 편측의 하나의 전극만을 도시하였다.
도 9 중 참조 부호 a∼d는 도 8에 도시된 부호 a∼d에 대응하는 단계를 나타낸다. 또한 도 9에는 점등 셀의 상태와 비점등 셀의 상태를 각각 (a) 및 (b)에 도시하고 있다. 아래에서는, 도 9의 셀 내의 동작 상태를, 도 8의 구동 펄스의 파형과 대응하여 설명한다.
우선, 도 8의 리세트 기간 중에는, 제1 램프파 RP1을 인가하여 모든 셀에 벽 전압을 축적한다(단계 a). 다음에, 제2 램프파 RP2를 인가하여 그 벽 전압을 어드레스 방전용에 적합한 레벨로 조절한다(단계 b).
그 결과, 도 9의 단계 a 및 단계 b에서는 모든 셀에, 균일하게 초기화된 벽전하가 형성되게 된다.
도 8의 어드레스 기간에는, Y 전극에 주사 펄스 SP(전압 -VY)를 인가하고, 어드레스 전극에 어드레스 펄스 AP를 인가함으로써, 어드레스 방전의 강도를 선택한다(단계 c). 보다 구체적으로, 점등 셀에 대해서는 전압 VA의 어드레스 펄스 AP를 인가하여, 전압 -VY의 주사 펄스 SP와 어드레스 펄스 AP의 조합에 의해 강한 어드레스 방전을 일으킴으로써, 부호 361 및 362의 2개의 셀(Yn 전극쌍을 협지하여 인접하는 2개의 셀)의 유전체층 표면에, 표시 기간에 표시 방전이 일어나기에 충분한 정도의 벽 전압을 형성한다. 도 9의 (c)에서, 부호 361 및 362의 2개의 셀은 도 4의 부호 201 및 202의 셀에 대응한다.
한편, 비점등 셀에 대해서는 전압 VA의 어드레스 펄스 AP를 인가하지 않는다. 이 경우, 약한 어드레스 방전이 일어나며, 표시 기간 동안에 표시 방전이 일어나지 않을 정도의 벽 전압 상태로 한다. 여기서 "약한 어드레스 방전"이라 함은, 어드레스 방전이 약한 경우뿐만 아니라 어드레스 방전이 일어나지 않는 경우도 포함한다.
따라서, 도 9의 (a)에 나타낸 바와 같이, 단계 c에서, 점등 셀 361 및 362에 는 다량의 벽전하가 형성되어 있는 한편, 도 9의 (b)의 비점등 셀 측의 벽전하는 낮은 레벨에 머물러 있다.
또한, 어드레스 방전은, 전술한 바와 같이 Y 전극쌍을 협지하여 인접하는 2개의 셀 361 및 362에 대하여 동시에 행해진다.
계속되는 표시 방전 기간 동안에는, 서스테인 펄스(유지 펄스)의 군이 인가되어, 강한 어드레스 방전이 행해진 셀에서만 표시 방전이 행해진다.
따라서, 점등 셀의 상태(도 9의 (a))와 비점등 셀의 상태(도 9의 (b))는 단계 c 및 d에서 서로 다르게 된다. 즉, 점등 셀에는 다량의 벽전하가 형성되어 셀을 온시키는 한편, 비점등 셀에는 소량의 벽전하가 형성되어 셀이 오프 상태에 머물러 있다.
다음에, 짝수 프레임에서의 서브 프레임에 인가되는 구동 펄스의 파형이나 이 구동 펄스에 응답하여 발생하는 동작에 대하여, 도 10 내지 도 12를 참조하여 설명한다.
도 10은 짝수 프레임에서의 서브 프레임에 인가되는 구동 펄스의 파형을 도시한다. 도 11 및 도 12는, 그 서브 프레임에서의 셀 내의 동작 상태를 도시한다.
홀수 프레임에서는 Y 전극쌍의 양측의 셀을 동시에 어드레스하였지만, 짝수 프레임에서는 홀수 프레임의 경우와 달리, 어드레스 방전이 Y 전극쌍의 편측의 셀에서만 발생되도록 구동 펄스를 인가한다.
예를 들면, 도 4의 Y1 전극쌍의 하류측의 셀(301)이나 Y2 전극쌍의 하류측의 셀(311) 등의 어드레스를 행한다. 여기서 "하류측"이라 함은, 전극쌍의 양측 중에서, 주사 시간 방향에서의 후측을 나타낸다. 도 4의 실시예에서, 전극쌍의 하측이 하류측에 상당한다("상류측"은 그 반대측에 상당하며, 이들 용어의 의미는 이하 마찬가지이다).
도 10에서, Y 전극쌍의 편측만의 셀을 어드레스할 수 있도록 하기 위해서, 표시 전극쌍을 짝수 X 전극쌍의 군 Xeven과 홀수 X 전극쌍의 군 Xodd로 그룹화한다.
그리고, 어드레스 기간의 전반부에서 홀수번째의 Y 전극쌍 Yodd 각각(Y1∼Y2N-1)을 순차 어드레스할 때에는, Y 전극쌍의 상류측에서 어드레스 방전이 일어나지 않도록 Xodd의 전위를 하강시킴과 함께, 하류측에서 어드레스 방전이 일어나도록 Xeven의 전위를 상승시킨다. 마찬가지로, 어드레스 기간의 후반부에서 짝수번째의 Y 전극쌍 Yeven의 각각(Y2∼Y2N)을 순차 어드레스할 때에는, Y 전극쌍의 상류측에서 어드레스 방전이 일어나지 않도록 Xeven의 전위를 하강시킴과 함께, 하류측에서 어드레스 방전이 일어나도록 Xodd의 전위를 상승시킨다.
그리고, 짝수 프레임의 표시 기간에는, X 전극쌍을 협지하여 인접하는 2개의 셀을 하나의 그룹으로 하여 이 조의 단위로 표시를 행한다. 보다 구체적으로, 어드레스 기간에 강한 어드레스 방전을 행한 하나의 셀과 X 전극을 협지하여 인접하는 셀에 대하여, 상기 강한 어드레스 방전을 행한 하나의 셀의 방전을 전사함으로써, 그 셀과 방전을 전사한 셀과의 2개의 셀을 함께 방전시키도록 구동한다. 이와 같이 방전의 전사를 행하기 위해, 어드레스 기간과 표시 기간 사이에 전사 기간을 갖는다.
전사 기간에는, 어드레스한 셀의 하류측의 셀(예를 들면, 도 4의 302 또는 312)에 방전 개시 전압보다 조금 낮은 전압(VMY+VMX)(구체적으로는, Y 전극의 전압 VMY와 X 전극의 전압 -VMX와의 차)을 인가함으로써, 상류측의 셀(예를 들면, 도 4의 301 또는 311)의 방전을 트리거로서, 하류측의 셀(예를 들면, 도 4의 302 또는 312)에 방전을 일으킨다.
상류측의 셀(예를 들면, 도 4의 301 또는 311)에 어드레스 기간 동안에 충분한 벽 전압이 형성되어 있으면(즉, 강한 어드레스 방전이 일어나면), 전사 기간 동안에 트리거가 되는 방전이 일어나, 하류측의 셀(예를 들면 도 4의 302 또는 312)의 방전이 유기된다. 반대로, 상류측의 셀에 어드레스 기간 동안에 충분한 벽 전압이 형성되어 있지 않으면(즉, 약한 어드레스 방전 또는 비방전이면), 전사 기간 동안에 방전이 일어나지 않고, 하류측의 셀의 방전도 유기되지 않는다.
또한, 어드레스한 셀의 하류측의 셀(예를 들면, 도 4의 302 또는 312)의 방전만을 유기하고, 어드레스한 셀의 상류측의 셀(예를 들면, 도 4의 303 또는 313)에는 방전을 유기시키지 않기 위하여, 전사 기간에도 어드레스 기간의 경우와 마찬가지로 X 전극쌍을 홀수 X 전극쌍의 군 Xodd와 짝수 X 전극쌍의 군 Xeven으로 나누어서, Y 전극을 협지하여 인접하는 셀(여기서는 상류측의 셀)에는 높은 전압이 인가되지 않도록 구동한다.
보다 구체적으로는, 단계 d에서, Xeven에 전사용 마이너스 펄스(401)(전압 -VMX)를 인가하고, Xodd에 전사를 억제하기 위한 플러스 펄스(411)를 인가한다(이 펄스는 어드레스 기간의 펄스와 연속한 펄스로 되어 있다). 또한, 단계 e에서, Xodd에 전사용 마이너스 펄스(402)(전압 -VMX)를 인가하고, Xeven에 전사를 억제하기 위한 플러스 펄스(412)를 인가한다.
이상과 같이 구동함으로써, 우선, 어드레스 기간 동안에 Y 전극쌍을 협지하는 2개의 셀의 편측의 셀의 어드레스를 행한다. 다음에, 전사 기간 동안에, 그 셀의 방전을, 그 셀에 대하여 X 전극쌍을 협지하여 인접하는 셀 외의 셀(여기서는 하류측의 셀)에 전사한다. 그리고, 표시 기간에서 어드레스한 셀과 전사한 셀과의 2개의 셀을 하나의 그룹으로서(즉, X 전극쌍을 협지하여 인접하는 2개의 셀을 하나의 그룹으로서) 표시 방전을 행한다.
이러한 구동이 행해질 때의 PDP 내의 셀의 동작 상태를, 도 11 및 도 12를 참조하여 설명한다.
도 11 및 도 12 중의 부호 a∼f의 단계는 도 10 중에 도시된 부호 a∼f의 단계에 대응하며, 부호 a∼f의 단계에 대응하는 점등 셀의 상태를 도 11에, 비점등 셀의 상태를 도 12에 도시하고 있다. 아래에서는, 도 11 및 도 12의 셀 내의 동작 상태를, 도 10의 구동 펄스의 파형과 대응하여 설명한다.
우선, 도 10의 리세트 기간 동안, 제1 램프파 RP1을 인가하여 모든 셀에 적당한 벽 전압을 축적한다(단계 a). 계속하여, 제2 램프파 RP2를 인가하여 그 벽 전 압을 어드레스 방전용에 적합한 레벨로 조절한다(단계 b).
그 결과, 도 11 및 도 12의 단계 a 및 단계 b에서는 모든 셀에, 균일하게 초기화된 벽전하가 형성되게 된다.
도 10의 어드레스 기간에는, Y 전극에 주사 펄스(전압 -VY)를 인가하여, 어드레스 전극의 펄스에 의해, 어드레스 방전의 강도를 선택한다(단계 c). 점등 셀에서는, 전압 VA의 어드레스 펄스 AP를 인가하여, 전압 -VY의 주사 펄스 SP와의 조합에 의해 강한 어드레스 방전을 일으켜, 표시 기간 동안에 표시 방전이 일어나는 정도의 벽 전압을 형성한다. 한편, 비점등 셀에서는 전압 VA의 어드레스 펄스 AP를 인가하지 않음으로써 약한 어드레스 방전을 일으키고(또는 어드레스 방전을 발생시키지 않고), 표시 기간 동안에 표시 방전이 일어나지 않을 정도의 벽 전압 상태로 한다. 그리고, 이 어드레스 기간 동안에는, 홀수 X 전극군이나 짝수 X 전극군에 선택 레벨의 전압(고전압)이나 비선택 레벨의 전압(저전압)을 도 10에 도시한 바와 같이 인가함으로써, Y 전극쌍을 협지하여 인접하는 2개의 셀(도 11의 부호 461 및 462의 셀) 내의 한쪽의 셀(도 11의 부호 462의 셀)만을 어드레스한다(단계 c).
이에 대응하여 도 11의 단계 c에 있어서, 부호 462의 셀에 다량의 벽전하가 축적되고, 부호 461의 셀에 소량의 벽전하가 축적되게 된다. 또한, 이 부호 461 및 462의 셀은, 각각 도 4의 부호 303 및 301의 셀(또는, 부호 313 및 311의 셀)에 대응하는 것이다.
다음에, 도 11의 단계 d 또는 단계 e(전사 기간)에 있어서, 부호 462의 셀의 방전을 부호 463의 셀에 전사한다. 즉, 부호 462a의 면 방전을 부호 463a의 면 방전으로 전사한다.
이 면 방전의 전사를 행할 때에, 어드레스 전극 A와 X2n의 전극쌍 사이의 대향 방전을 이용함으로써, 전사 동작을 한층 촉진할 수 있다. 구체적으로는, 도 11의 단계 d에 있어서, 부호 462a의 면 방전을 발생시킬 때에 거의 동시에 부호 462b의 대향 방전을 발생시킨다. 그리고, 방전이 전사되는 측의 부호 463의 셀에서도, 면 방전(463a)과 같이 대향 방전(463b)이 발생 가능한 파형을 인가한다. 이러한 상태에서 전사의 조작을 행함으로써, 면 방전(462a)과 대향 방전(462b)을 트리거 방전으로 하여, 이웃의 셀(463)에 부호 463b의 대향 방전을 유기함과 함께, 이와 거의 동시에 부호 463a의 면 방전을 발생시킬 수 있다. 또한, 전사 동작 시의 인가 전압이 작은 경우에는 부호 462b의 대향 방전이 발생해도, 부호 463b의 대향 방전이 발생하지 않는 경우도 있다. 이러한 경우에도, 부호 462b의 대향 방전은, 방전의 전사를 촉진할 수 있다.
여기서, 2개의 대향 방전(462b, 463b)의 간격은 2개의 면 방전(462a, 463a)의 간격보다도 작기 때문에, 방전의 전사를 한층 촉진할 수 있다.
그리고, 이러한 전사용 대향 방전을 발생시키기 위해서, 도 10의 부호 421에 도시한 바와 같이, 어드레스 전극 A에 전사 보조 펄스를 인가한다. 이 전사 보조 펄스(421)를 상승시키는 타이밍은 전사용 펄스(401)와 동시이거나 또는 그것보다도 빠르게 되도록 한다. 또한, 이 전사 보조 펄스(421)를 이용하지 않더라도 전사를 행할 수 있지만, 이 펄스를 이용하는 편이 전사 동작을 한층 확실한 것으로 할 수 있다. 즉, 전사 시의 동작 마진을 크게 할 수 있다.
이러한 전사 기간 중에는 도 10의 부호 d 및 e에서 도시한 바와 같이 2개의 전사 단계가 있으며, 이들 단계는 각각 도 11의 단계 d 및 단계 e에 대응하고 있다. 도 11의 단계 e는 전극을 나타내는 부호를 괄호 ()를 한 경우의 전극 배열, 즉 부호 (X2n)∼(Y2n +1)의 전극 배열인 경우에 대응하는 것으로서 도시하였다. 그리고, 도 11의 괄호 ()를 하지 않은 부호로 나타낸 전극 배열이 단계 d에 대응하고 있다.
그리고, 도 11에 도시한 바와 같이, 단계 d에 있어서는 홀수 Y 전극쌍 Y2n -1로 어드레스한 셀을 짝수 X 전극쌍 X2n에 인접하는 셀에 전사한다. 한편, 단계 e에서는 짝수 Y 전극쌍 Y2n에서 어드레스한 셀을 홀수 X 전극쌍 X2n +1에 인접하는 셀에 전사한다.
도 12는 짝수 프레임 내의 서브 프레임에서의 비점등 셀의 동작 상태를 나타내고 있다. 도 12에서, 단계 a 및 단계 b(리세트 기간)는 도 11의 경우와 마찬가지이다. 그러나, 단계 c(어드레스 기간)에서는 도면 중의 모든 셀이 비점등 상태이기 때문에, 모든 셀의 벽전하량이 적은 상태로 되어 있다. 그리고, 도 12 중에는 방전 셀(점등 상태의 셀)이 없기 때문에, 단계 d∼f(전사 기간∼표시 기간)에서 도, 모든 셀의 벽전하량이 적은 상태 그대로 이다.
도 7 내지 도 12에 기초하여 전술한 바와 같이, 홀수 및 짝수 양방의 프레임 에서, 세로 방향(매트릭스 화면의 열 방향)으로 인접하는 2개의 라인에 배열된 셀은 표시 화면의 1 라인에 대응하고, 또한 짝수 프레임과 홀수 프레임에서는 그 라인의 위치가 하나의 셀만큼, 즉 표시 라인으로서 1/2 피치만큼 시프트됨으로써, 인터레이스 표시가 가능하게 된다.
인터레이싱 기술에 대해서는, 도 13 및 도 14을 참조하여 보다 상세히 설명하기로 한다.
도 13의 (a)는 화면의 1개 열의 표시를 위한 셀의 조를 도시하는 도면으로서, 이들 셀은 어드레스 전극의 1 라인 상의 표시용 셀의 조에 상당하는 것이다. X 전극쌍 X1∼X6이나 Y 전극쌍 Y1∼Y6 각각은 2개의 전극을 포함한다. 도 13의 (a)에서, 실선의 원으로 표시된 부분은 인접하는 X와 Y의 전극 사이에 형성된 셀을 나타낸다. 그리고, 이들 셀 중에서 인접하는 2개의 셀을 하나의 그룹으로 하여 표시를 행한다. 예를 들면 도 13의 (a)에 도시한 부호 501 및 502의 2개의 셀을, 부호 511의 파선의 원 표시와 같이 조로 하여 표시를 행한다. 그리고, 도 13의 (b)는 도 13의 (a)를 간략화하여 나타낸 도면이다. 도 13의 (a)의 부호 511의 셀의 조는 도 13의 (b)의 부호 521과 같이 나타내고, 도 13의 (a)의 X 전극쌍 X1∼X6이나 Y 전극쌍 Y1∼Y6 각각 2개의 라인은, 도 13의 (b)에서 각각 하나의 라인으로 간략화하여 나타낸다(이하, 동일함).
도 14는 제1 실시예의 표시 기간에서의 표시용 셀의 조를 도시한다. 도 14로부터, 홀수 프레임의 표시용 셀의 조와 짝수 프레임의 표시용 셀의 조에서는, 세 로 방향으로 셀 하나 분, 즉 표시 라인의 1/2 피치만큼 시프트되어 표시되는 것을 알 수 있다. 따라서, 전극 단자수에 대한 수직 해상도는 도 2 및 도 3에 도시한 종래예와 마찬가지의 고해상도를 실현할 수 있으며, 화상을 고해상도로 표시할 수 있다.
또한, 전술한 제1 실시예에서는 홀수 프레임의 표시용 셀의 조와 짝수 프레임의 표시용 셀의 조에서는, 하류측으로 셀 하나만큼 시프트된 표시로 되어 있지만, 그 시프트되는 방향은 하류측에 한정되지 않고, 상류측으로 시프트되어 수행될 수도 있다. 이 경우에는, 상기한 구동 펄스의 파형을 조합하는 방법을 적절하게 변경하면 된다.
(제2 실시예)
전술한 바와 같이, 제1 실시예는 통상의 표시 패턴의 표시를 행할 때에는, 충분히 높은 해상도로 표시를 행할 수 있다. 그러나, 특수한 패턴을 표시할 때에는, 그 해상도가 열화되는 경우가 있다. 본 실시예는 이러한 특수한 표시 패턴에 대해서도, 충분히 높은 해상도로 표시할 수 있도록 하는 구동 방법을 제공한다.
먼저, 특수한 패턴에 대한 제1 실시예의 해상도에 대하여, 도 15 및 도 16을 참조하여 설명한다.
도 15는 제1 실시예의 점등 방법을 도시하는 도면이고, 세로 방향으로 인접하는 2개의 셀을 조로 하고, 이 2개의 셀을 동시에 점등 또는 비점등으로 하여, 도 15의 (a)의 짝수 프레임과 도 15의 (b)의 홀수 프레임에서 2개의 셀을 세로 방향으로 하나의 셀만큼 시프트되도록 구동한다.
도 15에 도시한 제1 실시예에 따른 구동 방법을 이용하여, 도 16의 (a)에 도시한 표시 데이터를 표시할 때, 짝수 프레임 및 홀수 프레임에서의 점등 셀의 상태는, 각각 도 16의 (b) 및 (c)에 도시된 바와 같다.
여기서 도 16의 (a)에 도시한 표시 데이터는, 하나의 로우 레벨 도트를 사이에 두고 2개의 하이 레벨 도트를 포함한다. 그러나, 이 표시 데이터를 제1 실시예의 구동 방법을 이용하여 표시하려고 하면, 도 16의 (b)에 도시한 바와 같이 짝수 프레임의 연속한 4개의 셀만이 점등하고, 도 16의 (c)에 도시한 바와 같이 홀수 프레임의 셀은 전혀 점등하지 않는다.
또한, 여기서 말하는 "도트"란 표시 데이터의 하나의 점(picture element)을 나타내는 것이며, "셀"이란 PDP의 표시 단위(display element)로서의 방전 셀을 도시하는 것으로 한다. 또한, 도 16 중의 흑색의 사각형은 하이 레벨의 도트를 나타내고, 흑색의 원은 점등 상태의 셀을 나타낸다(이하 동일함).
이와 같이, 하나의 로우 레벨 도트를 사이에 두고 2개의 하이 레벨 도트를 포함하는 표시 데이터를 표시하는 경우, 도 16의 (b)에 도시한 바와 같이, 2개의 하이 레벨 도트 사이에 존재해야 되는 로우 레벨의 도트가 사라지게 된다. 즉, 제1 실시예의 구동 방법에 있어서는, 이러한 특수한 표시 패턴에 대한 표시 해상도가 열화된다고 하는 문제가 있다.
이러한 과제는, 도 17의 (a)에 도시한 바와 같이, 표시 데이터의 도트의 위치를 2개의 셀의 중간의 위치에 대응시키는 것, 즉 표시 데이터의 1 도트와 인접하는 2개의 셀을 대응시키고, 또한 이 2개의 셀을 동일한 레벨의 휘도로 점등시키는 것에 기인한다.
본 발명의 제2 실시예에서는, 도 17의 (b)에 도시한 바와 같이, 1 도트를 3개 셀에서 표시하고, 양측 셀의 휘도를 중앙 셀의 휘도보다 낮게 점등한다. 또한, 표시 데이터의 1 도트를 그룹화된 3개 셀 중의 중앙의 셀에 대응시킨다. 이와 같이 구동함으로써, 하나의 로우 레벨의 도트를 사이에 두고 2개의 하이 레벨의 도트를 포함하는 표시 데이터를 표시할 때, 도 18의 (b)에 도시한 바와 같이, 2개의 도트가 정확하게 분리되게 된다.
따라서, 제2 실시예에서는, 제1 실시예에서는 분해할 수 없는 특수한 표시 패턴도 정확하게 분해할 수 있다. 또한, 인접 셀을 점등하고 있기 때문에, 일본 특개평 9-160525호 공보 기재의 발명에 비교하여 휘도의 저하도 억제할 수 있다.
제1 실시예와 제2 실시예의 장점과 단점은 다음과 같다.
제1 실시예에서는, 통상의 표시 패턴에 있어서는 충분히 고해상도의 표시를 실현할 수 있지만, 도 16에 도시한 바와 같은 특수한 표시 패턴에 대해서는 그 해상도가 열화되는 경우가 있다.
한편, 제2 실시예에서는, 특수한 경우를 포함해서 모든 표시 패턴에 대하여 고해상도 표시를 할 수 있다. 그러나, 이러한 성능을 실현하기 위해서는, 이하에 설명하는 고도의 구동 방법을 채용하는 것이 필요하다.
제1 실시예의 구동 방법의 장점은 이러한 제2 실시예의 경우에 비하여 매우 간단하다는 것이다. 또한, 도 16에 도시한 바와 같은 특수한 표시 패턴은, 통상의 TV 표시 등에서는 거의 문제가 되지 않은 경우가 많다.
즉, 제1 실시예와 제2 실시예는, 각각 일장일단이 있다. 통상의 표시를 간단한 구동 방법으로 실현하기 위해서는 제1 실시예가 적당하고, 한편 구동 방법이 복잡하더라도, 매우 고해상도인 성능을 실현하려는 경우에는, 제2 실시예가 적합하다고 생각된다.
다음에, 휘도 레벨의 제어에 대하여 설명한다. 도 17의 (b)에 도시한 제2 실시예의 일례에서는 표시 데이터의 1 도트에 대응하는 중앙의 셀의 휘도를 L로 하고, 그 양측에 인접하는 2개의 셀의 휘도를 L/4로 한다. 한편, 제1 실시예에서는 표시 데이터의 1 도트에 대응하는 2개 셀의 휘도를 모두 L로 한다. 이와 같이 휘도를 설정하여 1 도트마다의 표시 데이터를 표시한 경우, 제2 실시예의 일례에서는 도 18의 (b)에 도시한 바와 같이, 표시하여야 할 2 도트에 대응하는 2개 셀의 휘도는 L, 그 2개 셀의 사이의 하나의 셀의 휘도는 L/2, 그 2개 셀의 외측의 2개 셀의 휘도는 L/4가 된다. 한편, 제1 실시예에서는 도 18의 (a)에 도시한 바와 같이, 표시하여야 할 2 도트에 대응하는 4개 셀의 휘도는 전부 L이 된다. 이상 설명한 것으로부터, 제2 실시예의 경우는 제1 실시예의 경우보다도 고해상도화할 수 있다는 것을 알 수 있다. 또한, 도 17의 (b)에서 중앙의 셀의 양측에 있는 셀의 휘도를 L/4로 하였지만, 이것은 일례로서, 이 값에 한정되는 것은 아니다.
도 17의 (b)에 도시한 3개 셀의 점등 상태는, 구체적으로는 도 19에 도시한 바와 같이 실현된다. 우선, 도트 위치에 대응하는 셀(도 19 중 부호 p1의 셀)(상기 3개 셀 중의 중앙의 셀)과 그 셀의 편측에 인접하는 셀(도 19 중 부호 p2의 셀)로 2개의 셀의 조를 만든다. 그리고, 서브 프레임의 표시 기간을 제1 표시 기간과 제2 표시 기간의 둘로 나누어서, 전반(제1 표시 기간)에서는 조로 한 2개의 셀 중에서, 도 19의 (a1)에 도시한 바와 같이, 도트 위치에 대응하는 셀(도 19 중 부호 p1의 셀)만을 점등시키고, 후반(제2 표시 기간)에서는 도 19의 (a2)에 도시한 바와 같이 조로 한 2개의 셀(도 19 중 부호 p1 및 p2의 셀)을 함께 점등시킨다.
이러한 2개 셀의 조합은 2개의 상이한 모드로 이루어진다. 예를 들면, 도 19에 도시한 바와 같이, p1 및 p2의 셀은 제1 모드로 조합되며, q1 및 q2의 셀은 제2 모드로 조합된다. 제1 모드에서는, 도트 위치에 대응하는 셀(상기 3개 셀 중의 중앙의 셀)과 그 셀의 상류측에 인접하는 셀이 조합되는 한편, 제2 모드에서는 도트 위치에 대응하는 셀(상기 3개 셀 중의 중앙의 셀)과 그 셀의 하류측에 인접하는 셀이 조합된다. 그리고, 도 19에서 부호 p1의 셀과 부호 q1의 셀은 동일한 셀(상기 3개 셀 중의 중앙의 셀)이다.
그리고, 제1 모드에서의 2개 셀의 조합을 타입 A라고 하고, 제2 모드에서의 조합을 타입 B라고 한다(그러나, 상기한 조합 방법에 한정되는 것은 아니다).
셀들은 각 프레임에서 제1 모드(타입 A의 조합) 및 제2 모드(타입 B의 조합)로 조합된다. 구체적으로는, 타입 A 및 타입 B의 조합을 각각 다른 서브 프레임에 대응시키며, 여기서, 전자를 타입 A의 서브 프레임, 후자를 타입 B의 서브 프레임이라고 한다.
전술한 바와 같이(즉, 도 19에 도시한 바와 같이) 표시 데이터의 처리와 PDP 셀의 구동을 행함으로써, 3개 셀 중의 중앙의 셀의 휘도를 높게 점등함과 함께, 이 중앙의 셀의 양측의 2개의 셀의 휘도를 낮게 점등하는 상태, 즉 도 17의 (b)에 도 시한 상태를 실현할 수 있다.
제2 실시예의 PDP의 구조를 도 20(평면도) 및 도 5(사시도)에 도시되어 있으며, 본 실시예의 구동 방법을 설명하기 위해서 몇 개의 셀을 기입하였다. 이 PDP의 구조는, 기본적으로 도 4(평면도) 및 도 5(사시도)에 도시한 제1 실시예의 PDP의 구조와 유사하며, 전극 및 방전 갭 등의 유사한 부재에 대해서 동일한 부호를 사용하여 표기하였다.
다음에, 구체적인 구동 방법에 대하여 설명한다.
도 21에 도시한 바와 같이, 각 서브 프레임은 리세트 기간, 어드레스 기간, 표시 기간을 구비하고, 또한 표시 기간은 전사 기간을 사이에 두고 제1 표시 기간(전반 표시 기간)과 제2 표시 기간(후반 표시 기간)으로 분할되어 있다.
제1 표시 기간에는, 짝수 프레임에서는 짝수 라인의 셀을 점등시키고, 홀수 프레임에서는 홀수 라인의 셀을 점등시킨다(일반적으로는, 홀수 프레임에서 짝수 라인의 셀을 점등시키고, 짝수 프레임에서 홀수 라인의 셀을 점등시키도록 할 수도 있다). 짝수 또는 홀수 프레임에서 점등할 셀의 선택은 어드레스 기간 동안에 행해진다.
예를 들면 도 21의 짝수 프레임의 어드레스 기간 및 제1 표시 기간에는, 도 20의 부호 602나 604의 셀을 점등시키고, 도 21의 홀수 프레임의 어드레스 기간 및 제1 표시 기간에는 도 20의 부호 613나 615의 셀을 점등시킨다.
다음에, 도 21의 제2 표시 기간 동안에, 타입 A의 서브 프레임에서는 제1 표시 기간에 점등한 셀의 상류측의 셀을 점등시키고, 타입 B의 서브 프레임에서는 제 1 표시 기간에 점등한 셀의 하류측의 셀을 점등시킨다. 그리고, 이와 같이 2개의 셀을 조합하는 처리는 전사 기간에서의 전사 처리에 의해서 행한다.
예를 들면, 도 21의 짝수 프레임의 타입 A의 서브 프레임의 전사 기간 및 제2 표시 기간에는, 도 20의 부호 601 및 602의 2개의 셀 및 부호 603 및 604의 2개의 셀을 동시에 점등시킨다. 한편, 도 21의 짝수 프레임의 타입 B의 서브 프레임의 전사 기간 및 제2 표시 기간에는, 도 20의 부호 602 및 603의 2개의 셀 및 부호 604 및 605의 2개의 셀을 동시에 점등시킨다.
그리고, 도 21의 홀수 프레임의 타입 A의 서브 프레임의 전사 기간 및 제2 표시 기간에는, 도 20의 부호 612 및 613의 2개의 셀 및 부호 614 및 615의 2개의 셀을 동시에 점등시키는 한편, 도 21의 홀수 프레임의 타입 B의 서브 프레임의 전사 기간 및 제2 표시 기간에는, 도 20의 부호 613 및 614의 2개의 셀 및 부호 615 및 616의 2개의 셀을 동시에 점등시킨다.
상기한 바와 같은 셀의 조합 및 점등 상태를 도 22 내지 도 25에 도시하였다.
우선, 제1 표시 기간에서의 셀의 조합 및 점등 상태에 대하여 설명한다. 제1 표시 기간의 짝수 프레임에 있어서는, 도 22 및 도 23의 각각의 (a)에 도시한 바와 같이, 짝수번째의 셀을 어드레스하여 그 셀을 제1 표시 기간에 점등 상태로 한다. 여기서는 4번째의 셀을 선택한 예를 나타내고 있다.
한편, 제1 표시 기간의 홀수 프레임에 있어서는, 도 24 및 도 25의 각각의 (a)에 도시한 바와 같이, 홀수번째의 셀을 어드레스하여 그 셀을 제1 표시 기간에 점등 상태로 한다. 여기서는 3번째의 셀을 선택한 예를 나타내고 있다.
다음에, 제2 표시 기간에서의 셀의 조합 및 점등 상태에 대하여 설명한다. 제2 표시 기간의 타입 A의 서브 프레임에 있어서는, 도 22 및 도 24의 각각의 (b)에 도시한 바와 같이, 제1 표시 기간에 점등한 셀과 이 셀에 인접하는 상류측의 셀을 동시에 점등한다. 도 22의 (b)에서는 4번째의 셀과 그 상측의 셀을, 도 24의 (b)에서는 3번째의 셀과 그 상측의 셀을 점등한 예를 나타내고 있다.
한편, 제2 표시 기간의 타입 B의 서브 프레임에 있어서는, 도 23 및 도 25의 각각의 (b)에 도시한 바와 같이, 제1 표시 기간에 점등한 셀과 그 하류측의 셀을 동시에 점등한다. 도 23의 (b)에서는 4번째의 셀과 그 하측의 셀을, 도 25의 (b)로서는 3번째의 셀과 그 하측의 셀을 점등한 예를 나타내고 있다.
상기한 도 22 내지 도 25에 도시한 바와 같은 셀의 조합 및 점등 상태를 실현하기 위하여, 도 26, 도 28, 도 30 및 도 32에 나타낸 파형을 갖는 구동 펄스를 4 종류의 서브 프레임에 각각 인가한다. 이 구동 펄스를 인가함에 따른 각각의 서브 프레임에서의 PDP 내의 셀의 상태는 도 27, 도 29, 도 31 및 도 33에 도시한 바와 같다.
도 26은 제1 종류의 서브 프레임으로서, 짝수 프레임 타입 A의 서브 프레임의 구동 펄스의 파형을 나타내고, 도 27은 그 서브 프레임에서의 점등 셀의 동작 상태를 나타낸다.
도 26의 구동 펄스의 파형에 있어서, 2 종류의 램프 전압 RP1, RP2를 인가함으로써 모든 셀 내의 벽전하의 상태가 초기화(균일화)된다.
다음에, 어드레스 기간 동안에, Y 전극쌍의 편측만의 셀을 순차 어드레스하기 위해서, 표시 전극쌍을 짝수 X 전극쌍의 군 Xeven과 홀수 X 전극쌍의 군 Xodd로 그룹화한다. 그리고, 어드레스 기간의 전반부에서, 홀수번째의 Y 전극쌍 Yodd 각각(Y1∼Y2N-1)을 순차 어드레스할 때에는, Y 전극쌍의 상류측에서 어드레스 방전이 일어나지 않도록 Xodd의 전위를 하강시킴과 함께, 하류측에서 어드레스 방전이 일어나도록 Xeven의 전위를 상승시킨다. 마찬가지로, 어드레스 기간의 후반부에서, 짝수번째의 Y 전극쌍 Yeven 각각 (Y2∼Y2N)을 순차 어드레스할 때에는, Y 전극쌍의 상류측에서 어드레스 방전이 일어나지 않도록 Xeven의 전위를 하강시킴과 함께, 하류측에서 어드레스 방전이 일어나도록 Xodd의 전위를 상승시킨다.
그리고, 어드레스 기간 다음의 제1 표시 기간 동안에는, 어드레스 기간에 어드레스한 각각의 Y 전극쌍의 편측의 셀(하류측의 셀)에 표시 방전을 행하기 위해서, 서스테인 펄스를 인가한다.
제1 표시 기간 다음의 전사 기간 동안에는, 어드레스한 셀(예를 들면 도 20의 602 또는 604)의 상류측의 셀(예를 들면 도 20의 601 또는 603)에 방전 개시 전압보다 조금 낮은 전압(VM+VS)(Y 전극쌍의 전압 -VM과 X 전극쌍의 전압 VS와의 차)을 인가함으로써, 하류측의 셀(예를 들면, 도 20의 602 또는 604)의 방전을 트리거로서, 상류측의 셀(예를 들면, 도 20의 601 또는 603)에 방전을 일으킨다. 그 결 과, 어드레스한 셀에서 그 상류측의 셀로의 방전의 전사가 행해진다.
전술한 방식으로 방전의 전사를 행하기 위해, 전사 기간의 전반(단계 d)에서 Yodd의 전극쌍의 군에 부호 701의 전사 펄스(전압 -VM)를 인가하고, 후반(단계 e)에서 Yeven의 전극쌍의 군에 부호 702의 전사 펄스(전압 -VM)을 인가한다. 이 단계 d에서 Yodd의 전극쌍의 군으로 어드레스한 셀로부터의 방전의 전사를 행하고, 단계 e에서 Yeven의 전극쌍의 군으로 어드레스한 셀에서의 방전의 전사를 행한다. 이 단계 d 및 e에서, Xodd 및 Xeven에는 전사용 플러스 펄스(전압 Vs)를 인가한다.
또한, 상류측의 셀의 방전만을 유기하고 하류측의 셀에는 방전을 유기시키지 않기 위해서, 전사 기간 동안에는 Y 전극쌍을 홀수 Y 전극쌍의 군 Yodd와 짝수 Y 전극쌍의 군 Yeven으로 그룹화하여, 대응하는 X 전극을 협지하여 인접하는 셀(여기서는 상류측의 셀)에는 높은 전압이 인가되지 않도록 구동한다.
구체적으로는, 단계 d에서, 홀수 Y 전극쌍의 군 Yodd에 부호 701의 전사용 마이너스 펄스(전압 -VM)을 인가할 때에, 짝수 Y 전극쌍의 군 Yeven에 전사를 억제하기 위한 플러스 펄스(711)를 인가한다. 마찬가지로, 단계 e에서, 짝수 Y 전극쌍의 군 Yeven에 부호 702의 전사용 마이너스 펄스(전압 -VM)을 인가할 때에, 홀수 Y 전극쌍의 군 Yodd에 전사를 억제하기 위한 플러스 펄스(712)를 인가한다.
또한, 이러한 전사를 행할 때에, 어드레스 전극 A에 부호 721로 나타낸 펄스 를 인가하여, 어드레스 전극 A와 주사 전극 Y와의 사이에 대향 방전을 발생시켜, 전사 동작을 한층 촉진할 수 있다. 이 동작의 상세는 도 27의 단계 d와 관련하여 아래에서 설명하기로 한다.
그리고, 이 전사 기간 다음의 제2 표시 기간 동안에는, 어드레스 기간 동안에 어드레스한 셀(즉, 제1 표시 기간에 표시 방전을 행한 셀)과, 전사 기간 동안에 그 셀의 상류측에 전사한 셀과의 2개의 셀을 하나의 그룹으로 하여, 표시 방전을 행하기 위해서, 서스테인 펄스가 인가된다.
짝수 프레임 타입 A의 서브 프레임에 있어서, 상기한 도 26의 구동 펄스의 파형에 도시한 바와 같이 구동했을 때의 점등 셀의 동작 상태를 도 27에 도시한다. 도 27의 부호 a∼f의 단계는 도 26의 부호 a∼f의 단계에 대응하고 있다.
또한, 도 27에서는 2가지 방식으로 2 종류의 전극을 표기하고 있다. 즉, X2n-1∼Y2n은 단계 d에 대응하고, (X2n)∼(Y2n +1)은 단계 e에 대응하며, 이들의 d 및 (e) 이외의 단계에서는 2 종류의 전극을 공통의 부호로써 표기하였다.
또한, 셀을 도시하는 부호에 있어서, 부호 601 및 602는 X2n -1∼Y2n의 부호의 전극 및 단계 d에 대응하며, 부호 (603) 및 (604)은 (X2n)∼(Y2n +1)의 부호의 전극 및 단계 (e)에 대응하도록 나타내었다.
다른 도면에서도, 이와 유사한 방식으로, 전극, 셀 및 단계를 표기하여, 부호에 ()를 붙여서 표시한 것들은 서로 대응하며, 부호에 ()를 붙이지 않고 표시한 것들은 서로 대응하도록 표기한다.
도 27의 부호 a는 리세트 기간의 셀의 상태를 나타내고, 모든 셀의 벽전하의 상태가 균일화되어 있다.
도 27의 부호 b는 어드레스 기간의 셀의 상태를 나타낸다. 이 부호 b의 상태에서는, Y 전극쌍에 인접하는 2개의 셀 중의 편측의 셀(여기서는, 하류측의 셀)(부호 602 또는 604의 셀)이 어드레스된 상태(ON 상태)를 나타내고 있다. 여기서는 상류측의 셀(부호 601 또는 603의 셀)은 어드레스되어 있지 않다(OFF 상태).
도 27에서, 이들 부호 601∼605의 셀은 도 20의 동일 부호의 셀에 대응하는 것이다(이하 마찬가지임).
도 27의 부호 c는 제1 표시 기간의 셀의 상태를 도시한다. 이 부호 c의 상태에서는, 단계 b에서 어드레스된 부호 602 또는 604의 셀에 표시를 위한 유지 방전을 행한다.
도 27의 부호 d 또는 부호(e)는 전사 기간의 셀의 상태를 나타낸다. 이 부호 d의 상태에서는, 어드레스된 부호 602(또는 604)의 셀에서 그 상류측의 부호 601(또는 603)의 셀에 방전을 전사할 때의 동작 상태를 나타내고 있다. 이 방전의 전사는 부호 652a의 면 방전을 부호 651a의 면 방전에 전사된다. 그러나, 이 전사의 경우에 부호 652b 및 651b에서 도시한 대향 방전을 발생시킴으로써, 전사의 동작을 한층 용이하게 행할 수 있다. 보다 구체적으로, 트리거가 되는 방전으로서, 부호 652a의 면 방전을 발생시킴과 함께 부호 652b의 대향 방전을 발생시키며, 전사되는 측의 셀에서도, 면 방전과 대향 방전이 동시에 발생 가능한 구동 펄스를 인 가한다. 그 결과, 미시적으로 보면, 부호 652a의 면 방전의 발생과 거의 동시에 부호 652b의 대향 방전이 발생하고, 그 직후에 부호 651b의 대향 방전 및 부호 651a의 면 방전이 거의 동시에 발생한다. 물론, 이러한 대향 방전은 방전의 전사에 반드시 필요한 것은 아니지만, 대향 방전을 사용하게 되면 전사 동작을 한층 촉진할 수 있다. 이것은, 2개의 셀(602, 601)의 사이에서는 부호 652a 및 651a의 면 방전의 간격보다도, 부호 652b 및 651b의 대향 방전의 간격이 더 짧기 때문에, 대향 방전끼리쪽이 방전 사이의 결합이 발생하기 쉬운 것에 기인한다.
또한, 전술한 대향 방전의 경우, 상기 2개의 대향 방전(652b, 651b)의 양쪽을 발생시키는 것이 바람직하지만, 부호 652b의 방전만을 발생시킬 수도 있다. 인가 전압이 낮을 때에는 편측의 대향 방전이 일어날 수 있다.
여기서, 단계 d는 홀수 Y 전극쌍의 하류측의 셀(예를 들면, 부호 602)로부터 그 상류측의 셀(예를 들면, 부호 601)에 대한 전사 동작을 도시하며, 단계 e는 짝수 Y 전극쌍의 하류측의 셀(예를 들면, 부호 604)로부터 그 상류측의 셀(예를 들면, 부호 603)에 대한 전사 동작을 나타내고 있다.
도 27의 부호 f는 제2 표시 기간의 셀의 상태를 도시한다. 도 27의 부호 f의 상태에서는, 부호 d 또는 (e)의 단계에서 점등시킨 2개의 셀(601 및 602 또는 603 및 604)이, 표시를 위한 유지 방전을 행했을 때의 상태를 나타내고 있다.
도 28은 제2 종류의 서브 프레임으로서, 짝수 프레임 타입 B의 서브 프레임의 구동 펄스의 파형을 나타내고, 도 29는 그 서브 프레임에서의 점등 셀의 동작 상태를 나타낸다.
이 제2 종류의 서브 프레임(짝수 프레임, 타입 B의 서브 프레임)은, 상기한 제1 종류의 서브 프레임(짝수 프레임, 타입 A의 서브 프레임)과는 전사 기간에서의 전사의 방향이 다를 뿐이고, 그 이외에는 동일하다. 즉, 제2 종류의 서브 프레임에서의 전사 방향은 하류측을 향하는 방향이고, 제1 종류의 서브 프레임에서의 전사 방향은 상류측을 향하는 방향이다.
이 때문에, 제2 종류의 서브 프레임(짝수 프레임, 타입 B의 서브 프레임)의 구동 펄스의 파형(도 28)은, 상기한 제1 종류의 서브 프레임(짝수 프레임, 타입 A의 서브 프레임)의 구동 펄스의 파형(도 26)과는, 기본적으로 전사 기간의 구동 펄스의 파형이 다르며, 그 결과, 제1 표시 기간의 말단 부분과 제2 표시 기간의 선두부분의 구동 펄스의 파형이 조금 다르게 된다.
하류측의 셀에 전사를 행하기 위한 전사 펄스(701'(단계 d), 702'(단계 e))는 각각 Xeven 및 Xodd의 X 전극쌍의 군에 인가된다(도 26에서는 부호 701 및 702의 전사 펄스가 Y 전극쌍의 군에 인가된다). 그리고, 이와 동시에, 상류측의 셀에의 전사를 억제하기 위한 부호 711'(단계 d) 및 712'(단계 e)의 펄스도, 각각 Xodd 및 Xeven의 X 전극쌍의 군에 인가된다(도 26에서는 부호 711 및 712의 전사 억제 펄스가 Y 전극쌍의 군에 인가된다).
또한, 이러한 전사를 행할 때에, 어드레스 전극 A에 부호 721'로 도시한 펄스를 인가하여, 어드레스 전극 A와 주사 전극 Y와의 사이에 대향 방전을 발생시켜, 전사 동작을 한층 촉진할 수 있다. 이 동작에 대해서는, 도 29의 단계 d와 관련하 여 아래에서 설명하기로 한다.
다음에, 제2 종류의 서브 프레임(짝수 프레임, 타입 B의 서브 프레임)의 점등 셀의 동작 상태(도 29)는, 상기한 제1 종류의 서브 프레임(짝수 프레임, 타입 A의 서브 프레임)의 점등 셀의 동작 상태(도 27)와는, 기본적으로 전사 기간[부호 d 또는(e)의 단계]의 동작 상태가 다르고, 그 결과, 제2 표시 기간[부호 f의 단계]의 점등 셀의 동작 상태가 다른 것으로 된다. 그 밖의 부호 a∼c의 단계의 각 셀의 동작 상태는 도 27의 경우와 동일하다.
단계 b에서 어드레스를 행함과 함께 단계 c에서 표시 방전을 행한 셀(부호 602 또는 604의 셀)의 방전을, 하류측의 셀(부호 603 또는 605의 셀)에 전사할 때의 각 셀의 상태는 도 29의 부호 d 또는 (e)의 단계와 같이 된다. 부호 662a의 면 방전으로부터 부호 663a의 면 방전에의 전사를 행할 때에, 도 27의 경우와 같이 하여, 2개의 대향 방전(662b, 663b), 또는 적어도 그 편측의 대향 방전(662b)을 이용하는 것이 바람직하다.
도 27의 부호 f의 단계는, 부호 d 또는 (e)의 단계에서 점등 상태로 한 2개의 셀(부호602 및 603의 셀, 또는 부호 604 및 605의 셀)에서 모두 표시 방전이 유지되고 있는 상태를 나타내고 있다.
도 30은 제3 종류의 서브 프레임으로서, 홀수 프레임, 타입 A의 서브 프레임의 구동 펄스의 파형을 나타내고, 도 31은 그 서브 프레임에서의 점등 셀의 동작 상태를 나타낸다.
이 제3 종류의 서브 프레임(홀수 프레임, 타입 A의 서브 프레임)은, 상기한 제1 종류의 서브 프레임(짝수 프레임, 타입 A의 서브 프레임)은 어드레스하는 셀의 종류가 다르고, 그 밖의 동작은 마찬가지다. 보다 구체적으로, 제3 종류의 서브 프레임에서는 어드레스 기간에 도 20에 도시한 전극 구성의 PDP의 홀수번째의 표시 라인의 셀을 어드레스하는데 대하여, 제1 종류의 서브 프레임에서는 짝수번째의 표시 라인의 셀을 어드레스한다.
이와 같이 홀수번째의 표시 라인의 셀을 어드레스하기 위해서, 도 30에 도시한 어드레스 기간의 전반부에서 홀수 Y 전극쌍의 각각을 순차 어드레스할 때에는, 짝수 X 전극쌍의 군 Xeven에 비선택 레벨의 전압(저전압)을 인가함과 함께, 홀수 X 전극쌍의 군 Xodd에 선택 레벨의 전압(고전압)을 인가한다. 또한, 어드레스 기간의 후반부에서 짝수 Y 전극쌍의 각각을 순차 어드레스할 때에는, 홀수 X 전극쌍의 군 Xodd에 비선택 레벨의 전압(저전압)을 인가함과 함께, 짝수 X 전극쌍의 군 Xeven에 선택 레벨의 전압(고전압)을 인가한다.
전사 기간 동안에는, 도 20에 도시한 전극 구성의 PDP의 홀수번째의 표시 라인의 셀을 어드레스하는 것에 응답하여, 어드레스한 셀에서 그 상류측의 셀에 방전을 전사하기 위해서, 그 구동 펄스의 파형을 도 30에 도시한 바와 같이 인가한다. 이 전사 기간의 구동 펄스의 파형은 도 28에 도시한 것과 동일하다. 전사 방향은 도 28에서는 하류측, 도 30에서는 상류측으로 하여 서로 다르지만, 어드레스 기간에 어드레스하는 셀의 종류(즉, 어드레스에 이용하는 전극쌍이 조합하는 방법)가 다르기 때문에, 도 28 및 도 30의 전사 기간의 구동 펄스의 파형에는 차이가 없다.
다음에, 도 17 및 도 31로부터 알 수 있는 바와 같이, 제3 종류의 서브 프레임(홀수 프레임, 타입 A의 서브 프레임)의 점등 셀의 동작 상태(도 31)와, 상기한 제1 종류의 서브 프레임(짝수 프레임, 타입 A의 서브 프레임)의 점등 셀의 동작 상태(도 27)는, 도면 내의 벽전하의 패턴이 동일하다. 다른 점은 각종 전극을 조합하는 방법에 있다. 제3 종류의 서브 프레임에서는 도 20에 도시한 전극 구성의 PDP의 홀수번째의 표시 라인을 어드레스하고, 제1 종류의 서브 프레임에서는 짝수번째의 표시 라인을 어드레스하도록, 적절한 전극을 선택하여 조합한다.
도 32는 제4 종류의 서브 프레임으로서, 홀수 프레임, 타입 B의 서브 프레임의 구동 펄스의 파형을 도시하며, 도 33은 그 서브 프레임에서의 점등 셀의 동작 상태를 도시한다.
이 제4 종류의 서브 프레임(홀수 프레임, 타입 B의 서브 프레임)은, 상기한 제2 종류의 서브 프레임(짝수 프레임, 타입 B의 서브 프레임)과는 어드레스하는 셀의 종류가 다르고, 그 밖의 동작은 마찬가지다. 제4 종류의 서브 프레임에서는 어드레스 기간에 도 20에 도시한 전극 구성의 PDP의 홀수번째의 표시 라인의 셀을 어드레스하는 데 대하여, 제1 종류의 서브 프레임에서는 짝수번째의 표시 라인의 셀을 어드레스한다.
이와 같이 홀수번째의 표시 라인의 셀을 어드레스하기 위해서, 도 32에 도시한 어드레스 기간의 전반부에서 홀수 Y 전극쌍의 각각을 순차 어드레스할 때에는, 짝수 X 전극쌍의 군 Xeven에 비선택 레벨의 전압(저전압)을 인가함과 함께, 홀수 X 전극쌍의 군 Xodd에 선택 레벨의 전압(고전압)을 인가한다. 또한, 어드레스 기간의 후반부에서 짝수 Y 전극쌍의 각각을 순차 어드레스할 때에는, 홀수 X 전극쌍의 군 Xodd에 비선택 레벨의 전압(저전압)을 인가함과 함께, 짝수 X 전극쌍의 군 Xeven에 선택 레벨의 전압(고전압)을 인가한다.
전사 기간 동안에는, 도 20에 도시한 전극 구성의 PDP의 홀수번째의 표시 라인의 셀을 어드레스하는 것에 응답하여, 어드레스한 셀에서 그 상류측의 셀에 방전을 전사하기 위해서, 그 구동 펄스의 파형을 도 32에 도시한 바와 같이 인가한다. 이 전사 기간의 구동 펄스의 파형은 도 26에 도시한 것과 동일하다. 전사 방향은 도 26에서는 상류측, 도 32에서는 하류측으로 하여 서로 다르지만, 어드레스 기간에 어드레스하는 셀의 종류(즉, 어드레스에 이용하는 전극쌍이 조합하는 방법)가 다르기 때문에, 도 26 및 도 32의 전사 기간의 구동 펄스의 파형에는 차이가 없다.
도 29 및 도 33으로부터 알 수 있는 바와 같이, 제4 종류의 서브 프레임(홀수 프레임, 타입 B의 서브 프레임)의 점등 셀의 동작 상태(도 33)와, 상기한 제2 종류의 서브 프레임(짝수 프레임, 타입 B의 서브 프레임)의 점등 셀의 동작 상태(도 29)는, 도면 내의 벽전하의 패턴이 동일하다. 다른 점은, 각종의 전극을 조합하는 방법에 있다. 제4 종류의 서브 프레임에서는 도 20에 도시한 전극 구성의 PDP의 홀수번째의 표시 라인을 어드레스하여, 제1 종류의 서브 프레임에서는 짝수번째의 표시 라인을 어드레스하도록, 적절한 전극을 선택하여 조합한다.
또 본 실시예에서는, 모든 서브 프레임에 있어서 제1 표시 기간과 제2 표시 기간의 길이의 비를 대략 일정하도록 하여, 휘도 웨이트의 순서로 타입 A와 타입 B를 교대로 분류한다. 이 타입 A와 타입 B의 분류는 반드시 교대가 아니어도 되고, 랜덤하여도 된다. 또한, 제1 표시 기간과 제2 표시 기간의 길이의 비가 1:1일 때에, 도 17의 (b)나 도 18의 (b)에 도시한 바와 같은 휘도 레벨이 된다. 이 비율은 PDP 장치의 종류에 대응하여 적절하게 선택하는 것이 바람직하다.
또한, 각 서브 프레임의 휘도 웨이트는 제2 표시 기간에 점등하는 인접 셀의 휘도도 고려하여 조절하는 것이 바람직하다.
이상의 제1 실시예나 제2 실시예의 설명의 중에서, 전극쌍을 홀수(번째)나 짝수(번째)에 따라서 구별하고, 표시 라인을 홀수(번째)나 짝수(번째)에 따라서 구별하고 있다. 이들 홀수(번째)나 짝수(번째)의 구별은, 어디까지나 도 4 또는 도 20의 전극 구성의 경우에 국한된다. 이 전극 구성이 다른 PDP(예를 들면, X 전극쌍과 Y 전극쌍의 관계가 반대로 된 PDP)에서는, 전극쌍 및 표시 라인을 달리 취급하여 예컨대 반대되는 방식으로 취급해야 한다.
제1 실시예에 따른 전사 동작에서는, 전사 동작이 표시 기간의 직전에 수행된다. 이와 대조적으로, 제2 실시예에 따른 전사 동작에서는, 전사 동작이 표시 기간의 도중에 수행된다. 그러나, 전술한 제1 및 제2 실시예에 대한 설명으로부터 알 수 있는 바와 같이, 양자의 전사 동작은 전사 동작이 수행되는 시기를 제외하고는 기본적으로는 동일하다.
(제3 실시예)
제1 실시예 및 제2 실시예에서는, 표시 기간의 구동 펄스의 파형은, X 전극 쌍과 Y 전극쌍 사이에서는 역 위상의 구동 펄스의 파형을 이용함과 함께, X 전극쌍들 사이, 및 Y 전극쌍들 사이에서는 동일 위상의 파형을 이용하고 있다. 따라서, 표시 방전이 전 셀에서 동시에 발생하게 되기 때문에, 방전 전류의 피크치가 높아지게 된다. 이는 동작 마진의 관점뿐만 아니라 구동 드라이버의 부하의 관점에서도 바람직하지 않다. 또한, 방전 전류가 크기 때문에, 전자 복사가 커진다는 문제도 있다.
상기한 문제를 피하기 위해서, 도 34에 도시한 바와 같은 구동 펄스의 파형을 이용한다. 도 34에 나타낸 바와 같이, 4종류의 전극쌍 Xodd, Yodd, Xeven, Yeven에 대해 4종류의 상이한 구동 파형을 인가한다. 방전이 일어나는 장소를 보다 쉽게 이해할 수 있도록 하기 위하여, 도면의 하단에 홀수의 X 전극쌍 Xodd에 인가되는 구동 펄스를 추가하여 도시하였다. 도 34에서, Xodd와 Xeven과의 사이, Yodd와 Yeven과의 사이에 인가되는 구동 펄스를 역 위상으로 한다. 한편, 인접하는 X 전극쌍과 Y 전극쌍 사이에서는 1/4 위상 변이되도록 구동 펄스를 인가한다. 이와 같이 복수 종류의 상이한 구동 파형을 이용함으로써, 셀들의 구동이 분산화되기 때문에 피크 전류를 하강시킬 수 있다. 또한 역방향의 전류에 의해 전자 복사도 저감된다.
도 34에서, 표시 방전이 발생하는 타이밍을 a∼h의 부호로써 표기한다. 1 주기의 표시 방전은 부호 a∼h에 도시한 서로 다른 타이밍에서 분산되는 방식으로 발생한다. 이 분산에 의해 동일 시점 및 동일 방향의 방전의 전류값이 거의 절반으로 감소되게 된다. 또한, 개개의 방전 전류에는, 역방향의 방전 전류가 존재하 기 때문에, 전자 복사를 저감하는 효과도 있다. 도 34에 도시한 바와 같이, 방전 전류는 a와 g', b와 h', c와 e, d와 f 사이에서 서로 반대이다.
(PDP 장치의 구성)
제1 실시예∼제3 실시예 등에 이용할 수 있는 PDP 장치의 구성을 도 35에 도시한다.
도 35에 도시한 PDP 장치는 도 4, 도 20의 평면도나 도 5의 사시도에 도시한 구성의 PDP(도 35의 부호 1)와, 이 PDP의 X 전극쌍의 군 및 Y 전극쌍의 군을 각각 구동하기 위한 X 전극쌍 구동 회로(101) 및 Y 전극쌍 구동 회로(111)와, 어드레스 전극의 군을 구동하기 위한 어드레스 전극 구동 회로(121)와, 이들의 구동 회로를 제어하기 위한 제어 회로(131)와, 외부로부터 입력하는 신호 S를 처리하여 제어 회로(131)로 보내기 위한 신호 처리 회로(141)를 구비한다.
도 35에 나타낸 바와 같이, X 전극쌍과 Y 전극쌍을 구비한 PDP1에서는, 제1 실시예∼제3 실시예에 대응하여, 구동 회로(101, 111)에 의해 이들 전극쌍을 구동하고 있다. 이 PDP 장치는 후술하는 제5 실시예에서도 채용될 수 있다. 그러나, 제5 실시예에서는 전극쌍으로 구성되는 것이 아니라, 각각의 전극이 하나의 전극을 구성한다. 따라서, 제5 실시예의 PDP 장치에서는, 도 35의 PDP 장치에서, X나 Y의 "전극쌍"을 "전극"이라고 하고, "X 전극쌍 구동 회로(101)" 및 "Y 전극쌍 구동 회로(111)"를 각각 "X 전극 구동 회로(101)" 및 "Y 전극 구동 회로(111)"라고 하기로 한다.
(제4 실시예)
제4 실시예에서는, PDP의 전극, 격벽, 차광막 등의 구성을 개량하는 방법에 대하여 설명한다. 도 4이나 도 20에 도시한 구조의 PDP 대신에, 이하의 제1∼제6 PDP 구조를 갖는 패널을 이용함으로써, PDP 장치로서의 특성이나 성능 등을 더욱 개량할 수 있다.
도 36는 제1 PDP 구조를 도시한다.
이 구조는 X 전극쌍(11)이나 Y 전극쌍(12)을 구성하는 2개의 구성 요소, 즉 투명 전극(11i, 12i)과 버스 전극(11b, 12b)의 구조를 개량한 것이다.
구체적으로는, 쌍을 이루는 2개의 전극의 각각의 2개의 버스 전극(11b, 12b)은, 표시 영역 외측에서 전기적으로 연결되어 있다. 또한, 표시 영역 내에서 격벽(25)에 중첩되는 위치에 연결부(connecting bar)를 형성하고 있다. 버스 전극은 격벽(25)에 중첩되는 부분에 형성되어 있기 때문에, 세로 방향으로 인접하는 셀 사이의 분리를 악화시키지 않게 된다. 또한 이 구성에 의해, 버스 전극을 병렬로 접속하는 회로가 가능하기 때문에, 전극쌍의 전기 저항을 저감할 수 있다. 또한, 버스 전극의 물리적으로 단선되더라도 전기적인 단선은 일어나지 않게 된다.
또한, 투명 전극(11i, 12i)은 인접하는 격벽 사이에서 대응하는 버스 전극으로부터 외측으로 연장하여 배치된 복수의 반도형(island-shaped)의 형상으로 분리되어 있다. 이러한 구조를 채용함으로써, 비방전 갭(2개의 인접한 버스 전극에 협지되어 배치됨)에 의한 방전의 분리를 한층 양호한 것으로 할 수 있다.
도 37은 제2 PDP 구조를 도시한다.
이 구조는, 격벽(25)의 폭이 비방전 갭에 대응하는 부분에서 크다는 점을 제 외하고는 도 36의 PDP 구조와 유사하다. 이 구조에 의해, 셀 사이의 결합이 약해지기 때문에, 비방전 갭의 폭을 보다 좁게 할 수 있다. 따라서, 고정밀화(고해상도화)가 가능하게 된다.
도 38은 제3 PDP 구조를 도시한다.
이 구조는, 도 4이나 도 20에 도시한 구조의 PDP의 비방전 갭의 부분에 차광 부재(50)를 추가로 설치한 것이다. 이에 따라 PDP에 입사하는 외광에 대한 반사율을 저감할 수 있기 때문에, 표시의 콘트라스트를 향상시킬 수 있다.
도 39는 제4 PDP 구조를 도시한다.
이 구조는, 도 36의 PDP 구조에, 그 버스 전극(11b, 12b)에 둘러싸인 부분에 차광 부재(50)를 추가로 구비한 것이다. 이에 따라 도 36의 PDP보다도, PDP에 입사하는 외광에 대한 반사율을 저감하고 표시 콘트라스트를 향상시킬 수 있다.
도 40은 제5 PDP 구조를 도시한다.
이 구조는, 도 37의 PDP 구조에, 그 버스 전극(11b, 12b)에 둘러싸인 부분에 차광 부재(50)를 추가로 설치한 것이다. 이에 따라 도 37의 PDP보다도, PDP에 입사하는 외광에 대한 반사율을 저감하고 표시 콘트라스트를 향상시킬 수 있다.
도 41은 제6 PDP 구조를 도시한다.
이 PDP 구조에서는, 도 41에 나타낸 바와 같이, X 전극쌍 X1의 2개의 전극이 양측의 단부에서 연결부 B1, B2를 개재하여 서로 접속되어 있다. 다른 X 전극쌍 X2∼X4 및 Y 전극쌍 Y1∼Y3도 동일한 방식으로 그들의 2개의 전극 사이에서 접속되어 있다. 이러한 구조로 함으로써, 각 전극쌍을 형성하는 2개의 전극 중 어느 하나에 단선 장해가 발생한 경우에도, 양측의 연결부 B1, B2에 의해 전기적 접속이 유지될 수 있다.
(제5 실시예)
상기한 제1 실시예∼제3 실시예에서는, 비방전 갭을 이용한 구조의 PDP를 대상으로 한 발명에 대하여 설명하였다.
아래에서 설명하는 바와 같이, 전극 구조 및/또는 격벽 구조를, 인접하는 셀 사이의 결합을 감소시켜, 원하는 정도의 작은 결합이 일어나는 적절하게 낮은 레벨이 되도록 한다면, 비방전 갭을 이용하지 않은 구조(방전 갭이 연속하여 배열된 구조)의 PDP에도 본 발명을 적용할 수 있다.
비방전 갭이 없는 PDP에서, 인접하는 방전 갭으로(즉, X 전극이나 Y 전극과 교차하는 방향으로 인접하는 2개의 셀의 사이에서) 동시에 유지 방전을 일으키고자 하면, 통상은 방전의 간섭에 의한 문제가 있어, 본 발명의 구동 방법을 PDP 구조에 적용하는 것은 곤란하다. 도 42는 이러한 방전 간섭(또는 방전 결합)의 예를 도시하고 있다.
도 42에 도시한 PDP는 도 1에 도시한 종래의 인터레이스형 PDP의 X 전극이나 Y 전극의 투명 전극의 형상을 일부 변경한 것이다. 보다 구체적으로, 각 셀의 방전을 작게 하여, 인접하는 셀 사이의 방전 결합(또는 방전 간섭)을 감소시키기 위하여, 부호 11iv, 12iv로 나타낸 바와 같이, 셀 중에 버스 전극(11b, 12b)과 교차 하는 방향(세로 방향)의 투명 전극을 형성한 것이다. 그리고, 세로 방향의 투명 전극의 양측의 단부는, 각각 가로 방향(매트릭스 화면의 라인과 평행한 방향으로 연장하는 방향으로서, 이하 "세로 방향"은 동일한 의미임)의 투명 전극에 접속되어 있다. 이와 같이 투명 전극 형상을 개선한 PDP에서도, 인접하는 2개의 셀 D1, D2 사이의 방전은, 부호 K에서 도시한 바와 같이 중첩하여, 여전히 방전의 결합이 생기게 된다. 이러한 상태에서는, 이들 2개의 셀의 유지 방전을 안정적으로 발생시킬 수 없다.
도 42의 PDP 구조를 개량함으로써, 방전이 일어나는 면적을 줄여, 방전 결합(또는 방전 간섭)을 작게(또는 제거) 할 수 있다.
이를 달성하기 위한 제1의 개량 방법은, 도 43에 도시한 바와 같이, 세로 방향의 투명 전극(11iv, 12iv)의 폭을 더 좁게 하는 것이다. 이러한 개량에 의해, 방전 셀 및 유지 방전은 각각 부호 Cell(셀) 및 부호 Eo로 나타낸 바와 같이 크기가 작아지게 된다. 그 결과, 인접하는 셀 사이의 방전은 도면 중 부호 E1, E2로 나타낸 바와 같이 분리되게 된다. 또한, 도 43에서는 세로 방향의 투명 전극(11iv, 12iv)을, 인접하는 격벽(25) 사이에 1개만 형성하고 있지만, 세로 방향의 투명 전극을 복수 형성해도 된다.
이를 달성하기 위한 제2의 개량 방법은, 유지 방전을 발생시키기 위한 유지 방전 펄스의 전압(즉, 유지 전압)을 낮게 하는 것이다. 이에 의해, 도 42의 PDP의 경우라도, 인접하는 셀 사이의 유지 방전을 분리할 수 있다.
상기한 제1 및 제2의 개량 방법을 병용함으로써, PDP에서의 방전 간섭(방전 결합)을 적게(또는 제거) 할 수 있다.
이와 같이 방전이 분리된 상태를 "자발 분리"라고 한다. 그리고, 이와 같이 자발 분리된 유지 방전을 발생 가능한 PDP를 이용하면, 상기한 제1 실시예∼제3 실시예에 도시한 바와 같은 구동 방법을 적용할 수 있다.
이와 같이 유지 방전의 자발 분리가 가능한 PDP의 구조로서, 도 43에 도시한 구조를 제1 PDP 구조라고 부른다. 마찬가지로 하여, 유지 방전의 자발 분리가 가능하고 적절한 방전 결합을 발생시키기 위한 PDP의 구조를, 제2∼제7 PDP 구조로서 이하에 설명한다.
도 44는 제2 PDP 구조를 도시한다.
제2 PDP 구조는, 상기 제1 PDP 구조(도 43)의 격벽(25)의 형상을 변경한 것이다. 보다 구체적으로는, 인접하는 셀 사이, 즉 버스 전극(11b, 12b)이 연장하는 선 상에서, 격벽의 폭을 넓게 형성하는 것이다. 즉, 격벽은 좁은 폭 부분(25n)과 광폭 부분(25w)으로 이루어지고, 광폭 부분(25w)은 좁은 폭 부분(25n)으로부터 반도 형상으로 연장된 구조로 되어 있다. 이에 의해, 도 43(제1 PDP 구조)의 경우보다도 방전 결합(방전 간섭)의 정도를 작게 할 수 있게 된다.
도 45는 제3 PDP 구조를 도시한다.
제3 PDP 구조는 투명 전극(11i, 12i)의 형상을 변경한 것이다. 이 구조에서는, 투명 전극(11i, 12i)이 도 43(제1 PDP 구조)의 경우와 달리, 가로 방향의 버스 전극 Bh와 평행한 방향으로 복수 형성됨과 함께, 가로 방향의 버스 전극 Bh에서 떨 어져 있는 위치에 형성되게 된다. 또한, 버스 전극(11b, 12b) 각각은 1개의 가로 방향 버스 전극 Bh와, 복수의 세로 방향 버스 전극 Bv를 구비하고, 세로 방향 버스 전극 Bv는 격벽(25)과 중첩되는 위치에 형성됨과 함께, 양자는 전기적으로 결합되어 있다. 그리고, 세로 방향 버스 전극 Bv와 복수의 가로 방향의 투명 전극과는 전기적으로 결합되어 있다.
도 45에 나타낸 PDP 구조(제3 PDP 구조)의 경우에는 도 43에 나타낸 PDP 구조(제1 PDP 구조)의 경우보다도 방전 결합(방전 간섭)의 정도를 작게 할 수 있게 된다.
도 46은 제4 PDP 구조를 도시한다.
제4 PDP 구조는 도 45(제3 PDP 구조)의 투명 전극(11i, 12i)의 구조를 변경한 것으로, 가로 방향의 투명 전극 11i를 버스 전극의 양측에 하나씩 형성하고 있다. 이 구조에 의해, 도 45에 나타낸 PDP 구조(제3 PDP 구조)의 경우보다도 투명 전극의 구조를 간략화할 수 있다.
도 47은 제5 PDP 구조를 도시한다.
제5 PDP 구조는 격벽(25)의 형상의 변경예를 나타낸 것으로, 도 47의 (a)∼(c)는 이들의 변경예의 평면도를 도시한 것이다. 이 중에서 (a)의 형상은, 도 44의 제2 PDP 구조에서 채용된 형상과 동일하다.
도 47의 (b) 및 (c)는, (a)의 경우보다도 인접 셀 사이의 방전 결합(방전 간섭)의 정도를 더욱 작게 하기 위한 격벽의 구조를 도시한다. 도 47의 (b) 및 (c)에 나타낸 구조에서는, 세로 방향으로 신장하는 띠상의 격벽(25v)과 교차하는 방향 으로, 그 세로 방향(화면의 열 방향)의 격벽(25v) 사이를 연결하도록 가로 방향(화면의 행 방향)으로 신장하는 격벽(25h2, 25h)을 형성하고 있다. 이 가로 방향의 격벽(25h2, 25h)은 그 중간부에 간극(61)을 구비하고 있다.
만일 그 사이에 간극(61)이 없다면, 인접하는 셀 사이의 방전 결합(방전 간섭)은 거의 완전하게 제거될 것이다. 즉, 도 47의 (b) 및 (c)에 도시한 바와 같이 작은 간극(61)을 형성함으로써 적절한 방전 결합을 얻을 수 있게 된다. 방전 결합의 정도는, 그 간극(61)의 크기를 가변시킴으로써 조절할 수 있다.
또한, 가로 방향의 격벽의 형상은, 도 47의 (b)의 부호 25h1, 25h2나 도 47의 (c)의 부호 25h와 같은 형상을 적용할 수 있지만, 이들의 형상으로 한정되는 것은 아니고, 인접하는 세로 방향의 격벽(25v)의 사이를 연결함과 함께 그 중간부에 간극을 갖는 가로 방향의 격벽이면 된다.
도 48은 제6 PDP 구조를 도시한다.
제6 PDP 구조는 도 47에 나타낸 PDP 구조(제5 PDP 구조)에 사용된 가로 방향의 격벽(25h)의 단면 형상의 변경예를 나타낸 것이다.
도 48의 (a)는 가로 방향의 격벽의 구조를 도시하는 평면도이다. 이 평면도에서 나타낸 바와 같이, 이 구조는 도 47의 (c)(제 5 PDP 구조)에 나타낸 것과 유사하다. 도 48의 (b1)∼(b3)은 도 48의 (a)의 AA'선에서 격벽(25h, 25v)의 단면 형상을 화살표 Ad의 방향으로부터 본 단면도이다.
도 48의 (b1)에 나타낸 구조에서, 인접하는 2개의 세로 방향의 격벽(25v) 사이에 위치하는 가로 방향의 격벽(25h)은 그 중간부에 작은 간극(61)을 구비한다. 그 간극(61)의 크기를 가변시킴으로써 인접하는 셀 간의 방전 결합의 정도를 조절할 수 있다. 인접하는 2개의 세로 방향의 격벽(25v) 사이에 위치하는 가로 방향의 격벽(25h)에는 복수의 간극(61)을 구비할 수도 있다.
도 48의 (b2)에 나타낸 구조에서는, 가로 방향의 격벽(25h)을, 세로 방향의 격벽(25v)보다도 낮게 형성함으로써, 그 단차부에 형성되는 간극에 의해 인접하는 셀 사이의 알맞은 방전 결합을 가능하게 한다. 또한 이 단차부는 상하 양측에 형성할 수도 있다.
도 48의 (b3)의 구조에서는, 인접하는 2개의 세로 방향의 격벽(25v) 사이에 배치된 가로 방향의 격벽(25h)의 상부 또는 하부의 단부면의 중간부에 작은 절취부(62)(recess)를 형성하여, 그 절취부(62)에 의해 인접하는 셀 사이의 알맞은 방전 결합을 가능하게 한다. 또한, 복수의 절취부(62)를 인접하는 2개의 세로 방향의 격벽(25v)의 사이에 형성할 수도 있다. 또한, 이 절취부(62)는 가로 방향의 격벽(25h)의 상하 양쪽의 단부면에 형성할 수도 있다.
도 49의 (a)는 제7 PDP 구조를 도시한다.
제7 PDP 구조에서는 격벽으로서 도 47의 (b)에 도시한 구조의 것을 이용하며, 도 49의 (a)의 X 전극 X1, X2 및 Y 전극 Y1, Y2로서, 도 49의 (b)에 도시한 구조의 것을 이용한다.
여기서, 도 49의 (b)는 X 전극 X1의 구성을 도시한 것으로서, 도 1의 X 전극 X1의 구성과 기본적으로 동일하다. 도 49의 (b)에서는 X 전극 X1의 구성만을 도시 하고 있지만, 다른 X 전극이나 Y 전극의 구조도 동일하다.
도 49의 (a)에 도시한 바와 같은 구조의 인터레이스형 PDP를 채용함으로써, 세로 방향으로 인접하는 셀 사이의 방전 간섭의 정도를 조절할 수 있게 된다. 따라서, 도 49의 (a)에 나타낸 구조를 갖는 PDP를 이용함으로써, 제1 실시예∼제3 실시예에 도시한 본 발명의 구동 방법을 적용할 수 있다.
또한, 도 49의 (a)에 도시한 바와 같은 구조의 인터레이스형 PDP에서는, 도 43 내지 도 46에 도시한 구조의 PDP보다도, 전극의 구조가 간단한 반면, 격벽의 구조는 복잡하게 되어 있다. 즉, 각각의 PDP 구조에는 일장일단이 있기 때문에, 이들의 PDP의 구조는 요구 성능 등에 대응하여 적절하게 선택되어야 한다.
전술한 문제를 해결하기 위하여, 본 발명에서는, 화면을 구성하는 복수의 셀을 열 방향으로 배열하고, 또한 인접하는 2개를 1개의 조로 하는 복수의 조로 나누어서, 부분 어드레싱, 전사 준비, 전사 및 점등 유지를 순서대로 행함으로써, 2개의 셀의 조를 발광 단위로 하는 매트릭스 표시를 실현한다.
여기서, 부분 어드레싱은, 상기 복수의 조 각각에서의 한쪽의 셀만을 대상으로 하여 행하는 어드레싱이다. 이 어드레싱은 점등 유지를 행하는 기간 동안에 점등할 셀의 대전 상태와 점등하지 않은 셀의 대전 상태를 다르게 한 조작이다. 또한, 전사 준비는, 부분 어드레싱의 대상인 어드레스 셀 중에서 점등할 셀에만 표시 전극 간의 방전을 발생시키는 조작이다. 이 전사 준비에 의해, 면 방전으로 벽전하를 형성하는 경우와 동일한 벽전하 분포가 되도록 점등할 셀의 표시 전극쌍의 벽전하량을 균등하게 제어한다.
또한, 전사는 모든 점등할 셀의 벽전하량을 다른 셀(점등하지 않은 셀)의 벽전하량보다도 많게 하기 위해, 어드레스 셀 중에서 점등할 셀 및 이들 셀의 각각과 조가 되는 셀에서 표시 전극 간의 방전을 발생시키는 조작이다. 이 전사에 의해, 점등하여야 할 셀의 대전 상태는 점등 유지 기간에 방전이 생기는 상태가 된다. 또한, 점등 유지는, 모든 점등할 셀에서 표시할 밝기에 따른 회수의 표시 방전을 발생시키는 조작이다.
발광 단위가 2개의 셀의 조이기 때문에, 휘도는 셀을 발광 단위로 하는 경우와 비교하여 거의 2배가 된다.
전사를 행함으로써 각 그룹의 셀의 한쪽의 어드레싱과 다른 쪽의 어드레싱을 행하는 경우와 비교하여, 어드레싱의 소요 시간이 짧아진다.
전사는 표시 전극쌍의 한쪽의 표시 전극만을 스캔 전극으로 하는 구동 회로에서, 발광 단위와 스캔 전극과의 위치 관계의 제한을 완화한다.
전사에 앞서서 전사 준비를 행함으로써, 전사의 신뢰성이 높아진다. 그리고, 프레임을 2개의 필드로 나누어서, 필드 사이에서 발광 단위의 위치가 열 방향으로 하나의 셀만큼 시프트되어 필드마다 상기 조 분리를 행하여, 적어도 한쪽의 필드에서 상기 어드레싱과 상기 전사 준비와 상기 전사와 상기 점등 유지를 행하면, 셀 배열 피치와 동일한 행 피치의 고휘도 매트릭스 표시가 실현된다.
다음으로, 상기 문제를 해결하기 위하여, 본 발명에서는, 모든 셀 각각에 대하여 열 방향의 이웃 셀과의 사이에서 열 방향의 전극 위치 관계가 반대가 되도록, 표시 전극을 제1 전극과 제2 전극으로 분류하고, 2 전극 동시 주사를 포함하는 어 드레싱 및 점등 유지를 순서대로 행함으로써, 2개의 셀의 조를 발광 단위로 하는 매트릭스 표시를 실현한다. 2 전극 동시 주사는, 서로 간에 적어도 1개의 상기 제1 전극을 개재하여 인접하는 2개의 상기 제2 전극을 공통의 타이밍에서 일시적으로 바이어스하는 조작을 바이어스 대상을 전환하여 반복하는 조작이다.
(제6 실시예)
제6 실시예는 전사를 행하는 구동 방법으로서, 열 방향에서의 셀 간의 방전 간섭이 발생할 수 있는 구조의 플라즈마 디스플레이 패널에 적용된다.
도 50은 제6 실시예에 따른 표시 장치의 구성을 나타낸다.
표시 장치(900)는 매트릭스 표시의 행 및 열을 구성하는 다수의 셀을 갖는 AC형 플라즈마 디스플레이 패널(PDP)(901)과, 셀의 발광을 제어하는 드라이브 유닛(970)으로 구성된다.
플라즈마 디스플레이 패널(901)에서, 면 방전 형식의 표시 방전을 발생시키기 위한 전극쌍을 구성하는 표시 전극 X, Y는 평행하게 배열되어 있다. 또한, 이들 표시 전극 X, Y와 교차하도록 어드레스 전극 A가 배열되고 있다. 표시 전극 X, Y는 도 50에서 수평 방향으로 연장되고, 어드레스 전극 A는 열 방향(즉, 수직 방향)으로 연장되어 있다. 표시 전극 X, Y의 총 수는 1열의 셀 수에 1을 더한 수 2n으로 되어 있다. 또한, 어드레스 전극 A의 총수는 열의 수와 동일한 수 m이다. 표시 전극 X, Y 및 어드레스 전극 A의 참조 부호의 첨자는 배열 순위를 나타낸다.
드라이브 유닛(970)은 구동 제어를 담당하는 제어 회로(971), 구동 전력을 출력하는 전원 회로(973), 표시 전극 X의 전위를 제어하기 위한 X 드라이버(976), 표시 전극 Y의 전위를 제어하기 위한 Y 드라이버(977) 및 어드레스 전극 A의 전위를 제어하기 위한 A 드라이버(978)를 갖고 있다.
Y 드라이버(977)는 n개의 표시 전극 Y에 대한 개별 전위 제어를 가능하게 하는 스캔 회로를 포함한다. 드라이브 유닛(970)에는 TV 튜너, 컴퓨터 등의 화상 출력 장치로부터 R, G, B 3색의 휘도 레벨을 나타내는 프레임 데이터 Df가 각종 동기 신호와 함께 입력된다. 프레임 데이터 Df는 제어 회로(971) 중 프레임 메모리에 일시적으로 기억된다. 제어 회로(971)는 프레임 데이터 Df를 계조 표시하기 위한 서브 필드 데이터 Dsf로 변환하여 A 드라이버(978)로 직렬 전송한다. 서브 필드 데이터 Dsf는 하나의 셀당 1비트의 표시 데이터로서, 그 각 비트의 값은 해당하는 1개의 서브 필드에서의 셀의 발광의 필요 여부, 엄밀하게는 어드레스 방전의 필요 여부를 나타낸다.
도 51은 플라즈마 디스플레이 패널(901)의 셀 구조를 도시한다. 도 51에서는 플라즈마 디스플레이 패널(901)에서의 3×2개의 셀에 대응한 부분을, 내부 구조를 잘 알아 볼 수 있도록 하기 위하여, 한쌍의 기판 구조체(910, 920)(base plates)를 분리시켜 나타내고 있다.
플라즈마 디스플레이 패널(901)은 한쌍의 기판 구조체(910, 920)로 이루어진다. 기판 구조체는, 화면 크기 이상의 크기의 유리 기판과 다른 적어도 한 종류의 패널 구성 요소로 이루어진 구조체를 의미한다. 전면측의 기판 구조체(910)는 유리 기판(911), 전극 X', Y', 유전체층(917) 및 보호막(918)으로 구성된다. 전극 X', Y' 각각은 면 방전 갭을 형성하는 굵은 띠상의 투명 도전막과 전기 저항을 떨 어뜨리는 버스 도체로서의 가는 띠상의 금속막으로 구성되어 있다. 인접하는 한쌍의 전극 X', X'에 의해 1개의 표시 전극 X가 구성되며, 인접하는 한쌍의 전극 Y', Y'에 의해 1개의 표시 전극 Y가 구성된다. 표시 전극 X, Y는 유전체층(917) 및 보호막(918)에 의해서 피복되어 있다. 배면측의 기판 구조체(920)는 유리 기판(921), 어드레스 전극 A, 절연층(24), 복수의 격벽(929) 및 형광체층(928R, 928G, 928B)으로 구성된다. 격벽(929)은 평면 형상이 곧은 띠상의 구조체로, 어드레스 전극 배열의 전극의 간극마다 하나씩 형성되어 있다. 격벽(929)에 의해 방전 가스 공간이 매트릭스 표시의 열마다 구획되고, 각 열에 대응한 열 공간(931)이 형성된다. 열 공간(931)은 모든 행에 걸쳐서 연속되어 있다. 형광체층(928R, 928G, 928B)은, 방전 가스에 의해 발생된 자외선에 의해서 여기되어 발광한다. 도 51 중의 이탤릭 알파벳 R, G, B는 형광체의 발광색을 나타낸다.
도 52는 전극 배열의 모식도이다. 인접하는 2개의 전극 X', X'는 간극 G2를 사이에 두고 배열되며, 셀(960)로 이루어진 화면(951)의 외측에서 연결되고, 표시 전극 X로서 전기적으로 일체화되어 있다. 마찬가지로, 인접하는 2개의 전극 Y', Y'는 간극 G2를 사이에 두고 배열되며, 화면(951)의 외측에서 연결되고, 표시 전극 Y로서 전기적으로 일체화되어 있다. 표시 전극 X, Y 각각의 연결 부위는 드라이버와의 접속을 용이하게 하기 위해, 화면(951)의 일단과 타단으로 분류되어 있다. 표시 전극 X, Y 각각은 화면(951) 내부에서는 2개의 전극으로 분리되어 있다. 표시 전극 X 및 표시 전극 Y는 XYXY…XY의 순서대로 하나씩 교대로 배열된다. 이들 전극 X 및 Y는 방전 갭 G1을 사이에 두고 면 방전을 위한 전극쌍을 형성하며, 이들 전극쌍은 양극 및 음극의 쌍을 구성한다. 전극쌍의 총수는 열의 셀 수와 동일한 수이다.
이하, 표시 장치(900)에서의 플라즈마 디스플레이 패널(901)의 구동 방법을 설명한다.
도 53은 프레임의 구조 및 그 분할의 개념도이다. 입력 화상인 시계열의 프레임 F는 홀수 필드 F1과 짝수 필드 F2로 구성된다. 프레임 F가 프로그레시브 형식인 경우에는 인터레이스 형식으로 변환된다. 홀수 필드 F1 및 짝수 필드 F2 각각에는 휘도의 웨이트를 한 q개의 서브 필드 SF1, SF2, …SFq(이하, 표시 순서를 나타내는 첨자를 생략한다)로 치환된다. 휘도의 웨이트 [W1, W2, …Wq] 표시 방전의 회수를 규정한다. 서브 필드 배열은 웨이트 순이나 다른 순서라도 된다. 홀수 필드 F1을 구성하는 q개의 서브 필드 SF의 표시에는 화면의 홀수 행 L1, L3, L5…가 이용되고, 짝수 필드 F2를 구성하는 q개의 서브 필드 SF의 표시에는 짝수 행 L2, L4, L6…이 이용된다. 여기서 주의할 것은 휘도를 높이기 위해서 각 행 L이 열 수 m의 2배의 개수의 셀로 구성되어 있다는 것이다.
표시 장치(900)가 행하는 매트릭스 표시의 발광 단위는 열 방향으로 배열된 인접하는 2개의 셀의 조이다. 도 54의 (a)와 같이, 홀수 필드에서의 발광 단위 U1은, 1개의 표시 전극 Y를 공용하는 2개의 셀로 이루어진다. 도 54의 (b)와 같이, 짝수 필드에서의 발광 단위 U2는 1개의 표시 전극 X를 공용하는 2개의 셀로 이루어 진다. 홀수 필드와 짝수 필드 간의 행의 편차량은 열 방향의 셀 피치 P와 동일하기 때문에, 1개의 셀을 발광 단위로 하는 종래의 인터레이스 표시와 동일한 해상도의 표시가 가능하다.
도 55는 서브 필드의 상세를 도시한다. 홀수 필드의 표시에서, 1개의 서브 필드에 할당되는 서브 필드 기간 Tsf는 리세트 기간 TR, 어드레스 기간 TA 및 서스테인 기간 TS로 나누어진다. 짝수 필드의 표시에 있어서, 서브 필드 기간 Tsf는 리세트 기간 TR, 부분 어드레스 기간 TP, 전사 준비 기간 TU, 전사 기간 TM 및 서스테인 기간 TS로 나누어진다. 부분 어드레스 기간 TP, 전사 준비 기간 TU 및 전사 기간 TM은 본 발명에 특유한 것이다.
리세트 기간 TR은 모든 셀에 대하여 벽전하를 균등하게 하는 어드레싱 준비(일반적으로 "초기화"라고 함)를 위한 기간이다. 어드레스 기간 TA는 점등할 셀의 벽전하량을 다른 셀보다도 많게 하기 위한 어드레싱을 위한 기간이다. 서스테인 기간 TS는, 표시할 밝기에 따른 회수의 표시 방전을 발생시키는 점등 유지를 위한 기간이다.
부분 어드레스 기간 TP는 발광 단위 U2의 한쪽 셀만을 대상으로 하는 어드레싱인 부분 어드레싱을 위한 기간이다. 전사 준비 기간 TU는 부분 어드레싱의 대상인 어드레스 셀 중에서 점등할 셀에서의 표시 전극 간의 벽전하의 기울기를 저감시키기 위한 전사 준비를 위한 기간이다. 그리고, 전사 기간 TM은 어드레스 셀의 정보로서 벽전하량을 각 어드레스 셀과 조를 이루는 셀에 제공하는 전사를 위한 기간이다.
도 56은 제6 실시예의 홀수 필드의 구동 전압 파형을 도시한다. 이하에 있어서, 표시 전극 X에만 주목한 전극 배열의 홀수번째의 표시 전극 X(X1, X3, X5, …)를 표시 전극 Xodd라고 하고, 짝수번째의 표시 전극 X(X2, X4, X6, …)를 표시 전극 Xeven이라고 한다. 마찬가지로, 홀수번째의 표시 전극 Y(Y1, Y3, Y5, …)를 표시 전극 Yodd라고 하고, 짝수번째의 표시 전극 Y(Y2, Y4, Y6, …)를 표시 전극 Yeven이라고 한다.
리세트 기간 TR에서는 표시 전극 Y에 대하여 플러스의 램프 전압 펄스가 인가된다. 즉, 표시 전극 Y의 전위를 0 내지 Vr1로 단조 증가시키는 바이어스 제어가 행해진다. 계속해서, 표시 전극 Y에 대하여 마이너스의 램프 전압 펄스가 인가된다. 즉, 표시 전극 Y의 전위를 -Vr2로 단조 감소시키는 바이어스 제어가 행해진다. 바이어스 제어가 행해지는 동안, 유지 전극 사이에 인가되는 전압의 크기를 증대시킬 필요가 있는 경우에는, 플러스의 오프셋 바이어스(Vrx)가 인가된다.
2회째의 마이너스 램프 전압 펄스의 인가로 생기는 미소 방전은 벽 전압을 방전 개시 전압과 인가 전압의 진폭과의 차에 상당하는 값으로 조정한다.
어드레스 기간 TA에서는 표시 전극 Y에 대하여 하나씩 순서대로 진폭이 -Vy의 스캔 펄스가 인가된다. 즉, 행 선택이 행해진다. 행 선택에 동기하여, 선택 행 중 선택 셀에 대응한 어드레스 전극 A에 어드레스 펄스가 인가된다. 표시 전극 Y 및 어드레스 전극 A에 의해 선택된 선택 셀에서 어드레스 방전이 생겨서 소정의 벽전하량이 변화된다. 선택 셀은 기입 형식인 경우에는 점등할 셀이고, 소거 형식 인 경우는 점등하지 않은 셀이다. 이하의 설명에서는 어드레싱을 기입 형식으로 한다.
서스테인 기간 TS에서는 표시 전극 Y와 표시 전극 X에 교대로 진폭이 Vs의 플러스의 서스테인 펄스가 인가된다. 펄스의 인가시마다 적당량의 벽전하가 존재하는 점등할 셀의 표시 전극 사이에서 표시 방전이 생긴다.
도 56에 나타낸 바와 같이, 홀수 필드에서는 표시 전극 Xodd 및 표시 전극 Xeven의 파형은 동일 내지 유사하다. 표시 전극 Yodd 및 표시 전극 Yeven에 대해서 보면, 리세트 기간 TR 및 서스테인 기간 TS의 파형은 동일 내지 유사하다.
도 57은 제6 실시예의 짝수 필드의 구동 전압 파형을 도시한다. 리세트 기간 TR 및 서스테인 기간 TS의 파형은 홀수 필드의 파형과 마찬가지이기 때문에, 그 설명을 생략한다.
부분 어드레스 기간 TP는 전반 기간 TP1과 후반 기간 TP2로 분리된다.
전반 기간 TP1에서는 표시 전극 Xeven이 전위 VaX로 바이어스되고, 표시 전극 Yodd에 대하여 하나씩 순서대로 진폭이 -Vy의 스캔 펄스가 인가된다. 즉, 화면의 각 열에서의 홀수번째의 발광 단위 U2의 상류측(도 54의 상측)의 셀이 선택된다. 이 선택에 동기하여, 선택된 어드레스 셀 중에서 점등할 셀에 대응한 어드레스 전극 A에 어드레스 방전을 발생시키는 어드레스 펄스가 인가된다. 이러한 전반 기간 TP1의 조작(부분 어드레싱의 일부)을 "전반 어드레싱"이라고 한다.
후반 기간 TP에서는, 표시 전극 Xodd가 전위 VaX로 바이어스되고, 표시 전극 Yeven에 대하여 하나씩 순서대로 진폭이 -Vy의 스캔 펄스가 인가된다. 즉, 화면의 각 열에서의 짝수번째의 발광 단위 U2의 상류측의 셀이 선택된다. 이 선택에 동기하여, 선택된 어드레스 셀 중에서 점등할 셀에 대응한 어드레스 전극 A에 어드레스 펄스가 인가된다. 이러한 후반 기간 TP2의 조작을 "후반 어드레싱"이라고 한다.
전사 준비 기간 TU에서는 전반 어드레싱의 대상인 전반 어드레스 셀 중에서, 어드레스 방전에 의해 벽전하가 형성된 셀(점등할 셀)만으로 표시 전극 간의 방전을 2회 발생시키고, 그 후에 후반 어드레싱의 대상인 후반 어드레스 셀 중에서, 점등할 셀만으로 표시 전극 간의 방전을 2회 발생시키도록, 전극의 전위가 제어된다. 표시 전극 X는 일시적으로 전위 VuX로 바이어스되고, 표시 전극 Y는 일시적으로 전위 VuY로 바이어스된다.
전사 준비에서는 어드레스 셀에서는 방전이 발생하고 또한 전사 셀에서는 방전이 발생하지 않도록 할 필요가 있다. 이 조건은 다음과 같이 전위 관계를 설정함으로써 만족된다. 즉, 전반 어드레스 셀에 대한 전사 준비에서는 표시 전극 Yodd를 하이 레벨, 표시 전극 Xeven을 방전을 발생시키기 위해 로우 레벨, 표시 전극 Xodd를 후반 전사 셀에 인가되는 전압을 낮게 하기 위해 하이 레벨, 표시 전극 Yeven을 로우 레벨로 한다. 후반 어드레스 셀에 대한 전사 준비에서는 표시 전극 Yeven을 전 반 전사 셀에 인가되는 전압을 낮게 하기 위해 하이 레벨, 표시 전극 Xodd를 방전을 발생시키기 위해 로우 레벨, 표시 전극 Xeven을 후반 전사 셀에 인가되는 전압을 낮게 하기 위해 하이 레벨, 표시 전극 Yodd를 전반 전사 셀에 인가되는 전압을 낮게 하기 위해 로우 레벨로 한다.
전사 기간 TM에서는, 우선 전반 어드레스 셀 중에서 점등하여야 할 셀에서 표시 전극 간의 방전이 생기고, 또한 그 방전에 유발되어 이웃 셀에서도 표시 전극 간의 방전이 생기도록 전극의 전위가 제어된다. 여기서, 이웃 셀이라 함은, 전반 어드레스 셀과 조를 이루는 셀인 전반 전사 셀 중에서 점등할 셀이다. 전반 어드레스 셀 중에서 점등하지 않은 셀, 즉 벽전하가 형성되어 있지 않은 셀은 방전이 생기지 않도록 제어된다. 다음에, 후반 어드레스 셀 중에서 점등할 셀에서 표시 전극 간의 방전이 생기고, 또한 그 방전에 유발되어 이웃 셀에서도 표시 전극 간의 방전을 발생시키도록 전극의 전위가 제어된다. 여기서, 인접 셀이라 함은, 후반 어드레스 셀과 조를 이루는 셀인 후반 전사 셀 중에서 점등할 셀이다. 방전을 발생시키는 셀의 표시 전극 X는 전위 VmX 또는 전위 -VmX로 바이어스되어, 표시 전극 Y는 전위 VmY 또는 전위 -VmY로 바이어스된다.
도 58은 전사의 방향을 나타낸다. 이 전사의 방향은 전반 어드레스 셀로부터 전반 전사 셀로, 후반 어드레스 셀로부터 후반 전사 셀로, 도면의 위에서 아래로 어드레싱의 내용이 복사된다. 어드레스 셀이 점등할 셀이면, 전사 셀에 어드레 스 셀과 같은 정도의 벽전하가 형성된다. 반대로, 어드레스 셀이 점등하지 않은 셀이면, 어드레스 셀에서 방전이 생기지 않기 때문에, 전사 셀에서도 방전이 생기지 않고, 벽전하가 적은 상태가 유지된다. 즉, 전사는 어드레스 셀이 갖는 점등해야 할지의 여부 등의 정보를 전사 셀에 반영시킨다.
도 59는 전사 및 전사 준비의 개념을 도시한다. 여기서는 대표로서 도시된 전반 어드레스 셀 및 전반 전사 셀에 주목하여 본 발명의 특유한 조작을 설명한다.
도 59의 (a)와 같이, 전반 어드레싱에서는 표시 전극 Yodd와 어드레스 전극 A 와의 사이의 소위 대향 방전(991)을 발생시키고, 그것을 트리거로서 표시 전극 간의 면 방전(992)을 일으킨다. 대향 방전(991)을 긍정적으로(positively) 일으키기 때문에, 어드레싱의 종료 시점의 전반 어드레스 셀의 표시 전극 간에 주목하면, 도 59의 (b)와 같이 벽전하의 기울기가 생기기 쉽다. 따라서, 표시 전극쌍의 대전량이 불균등한 경우가 많다. 벽전하의 기울기는 전사를 불확실하게 한다. 또한, 표시 전극 Yodd의 전사 셀측에도 벽전하가 형성되어 있기 때문에, 전반 어드레스 셀의 상태가 후반 전사 셀에 전사되기 쉬워지고 표시 불량이 발생하기 쉽다. 이들 문제의 대책으로서, 전사 준비는 전반 어드레스 셀만으로 표시 전극 간의 면 방전을 일으키도록 행해진다. 이 전사 준비에 의해, 도 59의 (d)와 같이 해당 전반 어드레스 셀의 표시 전극쌍의 대전량이 균등하게 된다. 본 실시예에서는 전사 준비의 방전 회수가 2이기 때문에, 전사 준비 종료 시의 벽전하의 극성은 전사 준비 개시 시의 극성과 동일하다. 도 59의 (e)와 같이 전사에서는 전반 어드레스 셀에서 면 방 전이 발생하고, 그것을 트리거로서 전반 전사 셀에서도 면 방전이 발생한다. 이들 면 방전은 도 59의 (f)와 같이 전반 어드레스 셀 및 전반 전사 셀에 같은 정도의 벽전하를 형성한다.
(제7 실시예)
도 60은 제7 실시예의 짝수 필드의 구동 전압 파형을 도시한다. 제7 실시예의 파형 중 전사 기간 TM의 빗금 표시한 파형은 제6 실시예의 파형과 서로 다르다.
제7 실시예에서는 전사에 있어서 어드레스 셀에는 고전압이 인가되지 않고, 전사 셀에만 고전압이 인가되도록 전극의 전위가 제어된다. 제6 실시예의 전사 동작에서는, 예를 들면 표시 전극 Yodd 및 표시 전극 Yeven의 양쪽을 전위 VmY로 바이어스하고, 표시 전극 Xeven을 마이너스의 전위 -VmX로 바이어스함으로써, 전사 셀에 인가되는 전압을 방전 개시 전압 이하, 유지 전압 이상으로 조정한다. 이러한 조정에 있어서, 어드레스 셀의 방전을 트리거로서 전사 셀을 방전시킨다. 이 경우, 어드레스 셀에 대해서도 고전압이 인가되어 있기 때문에, 방전이 쉽게 확장되어 전사 셀로의 트리거 효과가 커진다. 그러나, 표시 전극 Y를 협지하는 전사 셀(후반 전사 셀)로 향하는 방향으로도 방전이 확장되어 전사 동작이 불안정하게 된다. 이 문제는 제7 실시예에 의해 해결된다.
(제8 실시예)
도 61은 제8 실시예에서의 서브 필드의 상세를 도시한다. 홀수 필드 및 짝수 필드의 양쪽에서, 리세트 기간 TR, 부분 어드레스 기간 TP, 전사 준비 기간 TU, 전사 기간 TM 및 서스테인 기간 TS로 분리된다.
제8 실시예에서는, 홀수 필드의 표시에서도, 1개의 표시 전극 Y에서 그 양측의 셀을 선택하는 제6 실시예의 어드레싱을 대신하여, 전사를 포함하는 어드레싱이 행해진다. 이에 의해, 필요 이상으로 방전이 확장되어 어드레싱이 불안정하게 되는 문제가 해결된다.
도 62는 제8 실시예의 홀수 필드의 구동 전압 파형을 도시한 것으로서, 짝수 필드에는 제6 실시예 또는 제7 실시예의 구동 펄스의 파형이 적용된다. 제8 실시예의 파형 중 부분 어드레스 기간 TP로부터 전사 기간 TM까지의 부분은 제6 실시예의 파형과 다르다. 제8 실시예에서는, 표시 전극 Yodd와 표시 전극 Xodd가 쌍을 이루는 셀이 전반 어드레스 셀이고, 표시 전극 Yeven과 표시 전극 Xeven이 쌍을 이루는 셀이 후반 어드레스 셀이다. 또한, 표시 전극 Yodd와 표시 전극 Xeven이 쌍을 이루는 셀이 전반 전사 셀이고, 표시 전극 Yeven과 표시 전극 Xodd가 쌍을 이루는 셀이 후반 전사 셀이다.
(제9 실시예)
도 63은 제9 실시예에서의 전사의 방향을 도시한다. 제9 실시예에서는, 홀수 필드 및 짝수 필드 양쪽에서 전사가 행해지고, 각 필드에서의 전사의 방향이 서로 다르다. 홀수 필드에서는 상류측으로부터 하류측으로의 전사가 행해지고, 짝수 필드에서는 하류측으로부터 상류측으로 전사가 행해진다. 양 필드 모두, 표시 전 극 Yeven과 표시 전극 Xeven이 쌍을 이루는 셀이 전반 어드레스 셀이고, 표시 전극 Yodd와 표시 전극 Xodd가 쌍을 이루는 셀이 후반 어드레스 셀이다.
각 셀은 어드레스 셀이 전사 셀 중에서 한쪽으로 고정되기 때문에, 각 셀의 구조를 어드레스 셀 또는 전사 셀로서 바람직한 것으로 설계함으로써, 구동 전압 설정의 허용 범위를 확대할 수 있게 된다. 예를 들면, 도 64와 같이 어드레스 전극의 구조를, 어드레스 셀 내의 부분이 국부적으로 굵은 띠상으로 패터닝함으로써, 어드레스 셀의 대향 방전 개시 전압을 감소시킬 수 있게 된다. 어드레스 셀에서는 전사 셀과 비교하여 어드레스 방전이 발생하기 쉽게 되기 때문에, 어드레싱의 신뢰성이 높아진다.
전술한 실시예들과 함께, 본 발명의 목적을 달성하기 위한 바람직한 방법 및 장치의 예를 아래에 기재한다.
(부기 1) 기판 위에 한 방향으로 배치된 복수의 전극 중의 인접하는 전극에 협지되어 방전을 발생시키는 방전 갭과 방전을 발생시키지 않은 비방전 갭을 구비하며, 상기 방전 갭과 상기 비방전 갭이 교대로 배치됨과 함께, 상기 비방전 갭을 협지하는 전극쌍의 각각이 전기적으로 연결되며, 또한 상기 방전 갭은 복수의 셀로 구분되어 이루어지는 플라즈마 디스플레이 패널에 대하여, 홀수 프레임과 짝수 프레임의 2 종류의 프레임을 이용하여 화상의 표시를 행하도록 플라즈마 디스플레이 패널을 구동하는 방법에 있어서,
상기 전극쌍과 교차하는 방향으로 상호 인접하는 2개 또는 3개 셀을 하나의 그룹으로서 조합하고, 상기 그룹 단위로 각각의 셀의 점등 상태를 제어하고,
상기 셀의 조합은, 한 종류의 프레임에서 각 그룹에 조합된 상기 2개 또는 3개 셀의 위치가, 다른 종류의 프레임에서 함께 조합된 셀들의 위치로부터 상기 전극쌍과 교차하는 방향으로 하나의 셀만큼 시프트되도록, 짝수 프레임과 홀수 프레임에 있어서 다르게 수행되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
(부기 2) 상기 프레임을 복수의 서브 프레임으로 분할하고,
각 셀의 그룹이 2개의 셀을 포함하는 경우에는 하나의 서브 프레임 내의 적어도 일부의 표시 기간에서 상기 2개의 셀을 함께 온 상태로 하는 한편, 각 셀의 그룹이 3개의 셀을 포함하는 경우에는 하나의 서브 프레임 내의 적어도 일부의 표시 기간에서 상기 3개 셀 내의 인접하는 2개의 셀을 함께 온 상태로 하는 부기 1에 기재된 플라즈마 디스플레이 패널의 구동 방법.
(부기 3) 복수의 상기 전극쌍은 소정의 셀을 선택하기 위한 주사에 이용하는 주사 전극쌍과, 그 주사 전극쌍과 결합하여 상기 소정의 셀의 표시를 행하기 위한 표시 전극쌍을 포함하고,
홀수 프레임 및 짝수 프레임 내의 한쪽의 프레임에 있어서, 상기 주사 전극쌍에 인접하는 2개의 셀을 하나의 그룹으로 하여 선택 또는 비선택의 조작을 행하는 것을 특징으로 하는 부기 1에 기재된 플라즈마 디스플레이 패널의 구동 방법.
(부기 4) 상기 홀수 프레임 및 짝수 프레임 내의 다른 쪽의 프레임에 있어서, 상기 주사 전극쌍에 인접하는 2개의 셀 중의 한쪽의 셀에 선택 또는 비선택의 조작을 행함과 함께, 선택한 해당 셀의 상태를, 그 셀에 인접하는 표시 전극쌍을 협지하는 2개의 셀 내의 해당 셀과는 다른 셀에 전사하도록 제어하는 것을 특징으로 하는 부기 3에 기재된 플라즈마 디스플레이 패널의 구동 방법.
(부기 5) 라인형의 복수의 셀을 갖는 방전 갭과 방전용 셀을 갖지 않은 비방전 갭이 교대로 배치되며, 상기 비방전 갭은 2개의 전극이 전기적으로 접속된 전극쌍에 의해 협지되고, 그 전극쌍은, 소정의 셀을 선택하기 위한 주사 전극쌍과, 그 주사 전극쌍과 결합하여 상기 소정의 셀의 표시를 행하기 위한 표시 전극쌍을 포함하고, 또한 상기 주사 전극쌍과 상기 표시 전극쌍이 교대로 배치된 플라즈마 디스플레이 패널에 대하여, 소정의 상기 셀을 선택하기 위한 어드레스 기간과, 선택한 복수의 셀을 동시에 방전시키기 위한 표시 기간을 이용하여 화상의 표시를 행함에 있어서,
상기 어드레스 기간에 있어서, 소정의 주사 전극쌍에 주사 펄스를 인가할 때에, 그 주사 전극쌍에 인접하는 2개의 표시 전극쌍 중의 한쪽의 표시 전극쌍에 선택 바이어스 전압을 인가함과 함께, 다른 쪽의 표시 전극쌍에 비선택 바이어스 전압을 인가함으로써, 그 주사 전극쌍에 인접하는 2개의 셀 중의 한쪽의 셀을 점등 또는 비점등 상태로 하는 플라즈마 디스플레이 패널의 구동 방법.
(부기 6) 상기 표시 기간의 직전 부분 또는 중간 부분에 전사 기간을 마련하여, 상기 전사 기간에 있어서, 상기 어드레스 기간에 점등시킨 상기 셀의 방전을 방전 전사의 트리거로 하여, 그 셀에 대하여 상기 전극쌍과 교차하는 방향으로 인접하는 셀에 상기 셀의 방전의 전사를 행하도록 구동하는 부기 5에 기재된 플라즈 마 디스플레이 패널의 구동 방법.
(부기 7) 상기 전사 기간에 있어서, 상기 선택 바이어스 전압을 인가한 표시 전극쌍과, 그 표시 전극쌍에 인접하는 2개의 주사 전극쌍 사이에, 방전 개시 전압보다도 낮고 또한 방전 유지 전압보다도 높은 전압을 인가함으로써, 상기 선택 바이어스 전압을 인가한 표시 전극쌍에 인접하는 2개의 셀의 내에서 상기 어드레스 기간에 점등시킨 셀의 방전을 방전 전사의 트리거로 하여 다른 쪽의 셀에 상기 방전의 전사를 행하는 부기 6에 기재된 플라즈마 디스플레이 패널의 구동 방법.
(부기 8) 상기 방전 갭에 대응하는 표시 라인의 각각을 순차 스캔하여 원하는 셀을 선택하기 위한 상기 어드레스 기간에 있어서,
홀수 표시 라인군과 짝수표시 라인군 내의 한쪽의 표시 라인군 중의 각각의 표시 라인을 순차 스캔한 후,
다른 쪽의 표시 라인군 중의 각각의 표시 라인을 순차 스캔하는 부기 5에 기재된 플라즈마 디스플레이 패널의 구동 방법.
(부기 9) 부기 7에 기재된 방전의 전사는,
홀수 표시 라인군과 짝수표시 라인군 내의 한쪽의 표시 라인군의 셀의 방전을 동시에 전사하는 단계와,
다른 쪽의 표시 라인군의 셀의 방전을 동시에 전사하는 단계를 포함하는 플라즈마 디스플레이 패널의 구동 방법.
(부기 10) 상기 선택 바이어스는, 홀수번째의 표시 전극쌍의 군과 짝수번째의 표시 전극쌍의 군 내의 한쪽의 표시 전극쌍의 군에 인가하며,
상기 비선택 바이어스는, 다른 쪽의 표시 전극쌍의 군에 인가하는 부기 5에 기재된 플라즈마 디스플레이 패널의 구동 방법.
(부기 11) 기판 위에 한 방향으로 배치된 복수의 전극 중의 인접하는 전극에 협지되어 방전을 발생시키는 방전 갭과 방전을 발생시키지 않은 비방전 갭을 구비하며, 상기 방전 갭과 상기 비방전 갭이 교대로 배치됨과 함께, 상기 비방전 갭을 협지하는 복수의 전극쌍의 각각이 전기적으로 연결되며, 또한 상기 방전 갭은 복수의 셀로 구분되어 이루어지는 플라즈마 디스플레이 패널의 구동 방법에 있어서,
하나의 전극쌍에 인접하는 2개의 셀 중의 한쪽의 셀이 미리 온 상태로 설정되어 있을 때에,
상기 한쪽의 셀에 인접하고 상기 하나의 전극쌍과는 반대측에 있는 전극쌍을 전사 전극쌍으로서, 그 전사 전극쌍과, 그 전사 전극쌍에 인접하는 2개의 전극쌍 사이에, 방전 개시 전압보다도 낮고 방전 유지 전압보다도 높은 전압을 인가함으로써, 미리 온 상태로 설정된 셀의 방전을 방전 전사의 트리거로 하여, 상기 전사 전극쌍을 개재하여 상기 미리 온 상태로 설정된 셀에 인접하는 셀에 방전의 전사를 행하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
(부기 12) 상기 플라즈마 디스플레이 패널은, 상기 전극쌍과 교차하는 복수의 어드레스 전극을 구비하고,
상기 전사 전극쌍에 상기 방전의 전사를 행하기 위한 펄스를 인가할 때에, 상기 어드레스 전극에 소정의 펄스를 인가하여, 상기 전사 전극쌍과 상기 어드레스 전극과의 사이에 대향 방전을 발생시킴으로써 상기 트리거가 되는 방전을 보강하는 부기 11에 기재된 플라즈마 디스플레이 패널의 구동 방법이다.
(부기 13) 상기 어드레스 전극에 인가하는 펄스는, 상기 전사를 행하기 위한 펄스보다도 빠른 타이밍에서 상승시키는 부기 12에 기재된 플라즈마 디스플레이 패널의 구동 방법.
(부기 14) 기판 위에 한 방향으로 배치된 복수의 전극 중의 인접하는 전극에 협지되어 방전을 발생시키는 방전 갭과, 방전을 발생시키지 않은 비방전 갭과, 상기 비방전 갭을 협지하는 전극쌍의 각각의 전극을 전기적으로 연결하기 위한 연결부와, 상기 방전 갭을 복수의 셀로 구분하기 위한 격벽을 갖고, 상기 방전 갭과 상기 비방전 갭이 교대로 배치되어 이루어지는 플라즈마 디스플레이 패널과,
상기 플라즈마 디스플레이 패널에 대하여, 홀수 프레임과 짝수 프레임의 2 종류의 프레임을 이용하여 화상의 표시를 행하도록 구동함과 함께, 상기 전극쌍과 교차하는 방향으로 상호 인접하는 2개 또는 3개 셀을 하나의 그룹으로서 조합하고, 상기 그룹 단위로 각각의 셀의 점등 상태를 제어하고, 또한 상기 셀의 조합은, 한 종류의 프레임에서 각 그룹에 조합된 상기 2개 또는 3개 셀의 위치가, 다른 종류의 프레임에서 함께 조합된 셀들의 위치로부터 상기 전극쌍과 교차하는 방향으로 하나의 셀만큼 시프트되도록, 짝수 프레임과 홀수 프레임에 있어서 다르게 수행되기 위한 구동 회로를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
(부기 15) 라인형의 복수의 셀을 갖는 방전 갭과 방전용 셀을 갖지 않은 비방전 갭과, 상기 복수의 셀을 구분하는 격벽과, 상기 비방전 갭을 협지하는 2개의 전극이 전기적으로 접속되어 이루어지는 전극쌍을 갖고, 복수의 상기 전극쌍은 주 사 전극쌍과 표시 전극쌍을 포함하며, 상기 주사 전극쌍과 상기 표시 전극쌍이 교대로 배치되도록 구성된 플라즈마 디스플레이 패널과,
소정의 상기 셀을 선택하기 위한 어드레스 기간과, 선택한 복수의 셀을 동시에 방전시키기 위한 표시 기간을 이용하여 화상의 표시를 행함에 있어서, 상기 어드레스 기간에 있어서, 소정의 주사 전극쌍에 주사 펄스를 인가할 때에, 그 주사 전극쌍에 인접하는 2개의 표시 전극쌍 중의 한쪽의 표시 전극쌍에 선택 바이어스 전압을 인가함과 함께, 다른 쪽의 표시 전극쌍에 비선택 바이어스 전압을 인가함으로써, 그 주사 전극쌍에 인접하는 2개의 셀 중의 한쪽의 셀을 점등 또는 비점등으로 하도록 구동하는 구동 회로를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
(부기 16) 기판 위에 한 방향으로 배치된 복수의 전극 중의 인접하는 전극에 협지되어 방전을 발생시키는 방전 갭과 방전을 발생시키지 않은 비방전 갭을 구비하며, 상기 방전 갭과 상기 비방전 갭이 교대로 배치됨과 함께, 상기 비방전 갭을 협지하는 복수의 전극쌍의 각각이 전기적으로 연결되며, 또한 상기 방전 갭을 복수의 셀로 구분하기 위한 격벽을 갖는 플라즈마 디스플레이 패널과,
상기 플라즈마 디스플레이 패널의 하나의 전극쌍에 인접하는 2개의 셀 중의 한쪽의 셀이 미리 온 상태로 설정되어 있을 때에, 상기 한쪽의 셀에 인접하고 상기 하나의 전극쌍과는 반대측에 있는 전극쌍을 전사 전극쌍으로서, 그 전사 전극쌍과, 그 전사 전극쌍에 인접하는 2개의 전극쌍 사이에, 방전 개시 전압보다도 낮고 방전 유지 전압보다도 높은 전압을 인가함으로써, 미리 온 상태로 설정된 셀의 방전을 방전 전사의 트리거로 하여, 상기 전사 전극쌍을 개재하여 상기 미리 온 상태로 설정된 셀에 인접하는 셀에 방전의 전사를 행하도록 구동하는 구동 회로를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
(부기 17) 방전 갭과 비방전 갭이 교대로 배치되며, 비방전 갭을 협지하는 전극쌍이 전기적으로 연결됨과 함께, 복수의 셀로 구분된 방전 갭이 표시 라인에 대응하도록 구성된 플라즈마 디스플레이 패널을, 각각 복수의 서브 프레임을 갖는 짝수 프레임 및 홀수 프레임의 2 종류의 프레임을 이용하여 구동할 때에,
상기 서브 프레임을 어드레스 기간과 표시 기간으로 분할함과 함께, 그 표시 기간을 제1 표시 기간과 제2 표시 기간으로 분할하고,
상기 제1 표시 기간에는, 짝수 프레임 및 홀수 프레임 내의 한쪽의 프레임에서 짝수번째의 표시 라인의 셀만을 점등시킴과 함께, 다른 쪽의 프레임에서 홀수번째의 표시 라인의 셀만을 점등시키고, 또한 상기 제2 표시 기간에는, 제1 표시 기간에 점등한 셀과, 그 셀에 대하여 상기 전극쌍과 교차하는 방향으로 인접하는 2개의 셀 중의 한쪽의 셀을 동시에 점등시키는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
(부기 18) 상기 제1 표시 기간과 제2 표시 기간 사이에 방전을 전사하기 위한 전사 기간을 마련하여,
상기 전사 기간에 있어서, 상기 제1 표시 기간에 점등한 셀의 방전을 방전 전사의 트리거로 하여, 그 셀에 대하여 상기 전극쌍과 교차하는 방향으로 인접하는 2개의 셀 중의 한쪽의 셀에 방전의 전사를 행하는 부기 17에 기재된 플라즈마 디스 플레이 패널의 구동 방법.
(부기 19) 각각의 상기 서브 프레임에 있어서, 상기 제1 표시 기간과 상기 제2 표시 기간의 비율을 대략 일정하게 하는 부기 17에 기재된 플라즈마 디스플레이 패널의 구동 방법.
(부기 20) 상기 제2 표시 기간에 있어서, 제1 표시 기간에 점등한 셀과 동시에 점등시키는 셀로서, 상기 점등한 셀에 인접하는 2개의 셀의 각각을, 프레임 내의 각각의 서브 프레임에 있어서 그 휘도의 웨이트의 순으로 교대로 선택하는 부기 17에 기재된 플라즈마 디스플레이 패널의 구동 방법이다.
(부기 21) 복수의 상기 전극쌍을 갖는 상기 플라즈마 디스플레이 패널의 중의 미리 선택한 복수의 상기 셀을, 동시에 방전시키기 위한 표시 기간에 있어서,
하나의 전극쌍을 사이에 두고 인접하는 2개의 전극쌍의 사이에는 상호 역상의 교번 펄스를 인가하여, 상호 인접하는 2개의 전극쌍의 사이에는 1/4 위상 변이된 교번 펄스를 인가하는 부기 1, 11 또는 17에 기재된 플라즈마 디스플레이 패널의 구동 방법.
(부기 22) 짝수 프레임과 홀수 프레임의 2 종류의 프레임을 이용하여, 복수의 셀을 갖는 표시 라인이 복수 라인 형성된 플라즈마 디스플레이 패널을 구동할 때에,
하나의 셀에 대응하는 표시 데이터를, 그 하나의 셀과, 그 셀을 사이에 두고 상기 표시 라인과 교차하는 방향으로 인접하는 2개의 셀을 포함하는 3개 셀의 온 상태가 조합하러 대응하도록 구동하는 플라즈마 디스플레이 패널의 구동 방법.
(부기 23) 상기 3개 셀의 휘도 레벨에 있어서, 중앙의 셀은 하이 레벨로 함과 함께, 상기 중앙의 셀에 인접하는 2개의 셀은 상기 하이 레벨보다도 작은 로우 레벨로 하는 부기 22에 기재된 플라즈마 디스플레이 패널의 구동 방법.
(부기 24) 상기 프레임을 복수의 서브 프레임으로 분할하고,
하나의 서브 프레임의 중의 적어도 일부의 표시 기간에 있어서, 상기3개 셀 내의 인접하는 2개의 셀을, 함께 온 상태로 하는 부기 22에 기재된 플라즈마 디스플레이 패널의 구동 방법.
(부기 25) 상기 각각의 프레임은 복수의 서브 프레임으로 분할되며,
상기 중앙의 셀에 인접하는 2개의 셀은, 각각 다른 서브 프레임에 있어서 온 상태로 하는 부기 22에 기재된 플라즈마 디스플레이 패널의 구동 방법.
(부기 26) 각각의 상기 서브 프레임의 중의 표시 기간을, 제1 표시 기간과 제2 표시 기간으로 분할하여,
상기 제1 표시 기간에는, 상기 하나의 셀을 온 상태로 하고,
상기 제2 표시 기간에는, 상기 하나의 셀과, 그 셀에 인접함과 함께 양 이웃의 표시 라인에 있는 2개의 셀 중의 한쪽의 셀을 온 상태로 하는 부기 24에 기재된 플라즈마 디스플레이 패널의 구동 방법.
(부기 27) 방전 갭과 비방전 갭이 교대로 배치되며, 비방전 갭을 협지하는 전극쌍이 전기적으로 연결됨과 함께, 상기 방전 갭을 복수의 셀로 구분하기 위한 격벽을 갖는 플라즈마 디스플레이 패널과,
프레임 내의 각 서브 프레임의 표시 기간을 제1 표시 기간과 제2 표시 기간 으로 나누어서, 상기 제1 표시 기간에는, 짝수 프레임에서는 짝수 라인 및 홀수 라인 내의 한쪽의 라인의 셀을 점등시키고, 홀수 프레임에서는 다른 쪽의 라인의 셀을 점등시킴과 함께, 상기 제2 표시 기간에는, 제1 표시 기간에 점등한 셀과, 그 셀의 상측 또는 하측으로 인접하는 셀을 동시에 점등시키도록 구동하는 구동 회로를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
(부기 28) 상기 플라즈마 디스플레이 패널의 상기 비방전 갭의 폭은, 상기 방전 갭의 폭보다도 넓게 형성되어 있는 부기 14, 15, 16 또는 27에 기재된 플라즈마 디스플레이 장치.
(부기 29) 상기 플라즈마 디스플레이 패널의 상기 연결부는 상기 플라즈마 디스플레이 패널의 표시 영역의 밖에 설치되어 있는 부기 14, 15, 16 또는 27에 기재된 플라즈마 디스플레이 장치.
(부기 30) 상기 플라즈마 디스플레이 패널의 상기 연결부는 평면에서 보아한 경우에 상기 격벽과 중첩되는 위치에 설치되어 있는 부기 14, 15, 16 또는 27에 기재된 플라즈마 디스플레이 장치.
(부기 31) 상기 플라즈마 디스플레이 패널의 상기 격벽은, 상기 비방전 갭의 부분의 폭이 상기 방전 갭의 부분의 폭보다도 넓게 형성되어 있는 부기 14, 15, 16 또는 27에 기재된 플라즈마 디스플레이 장치.
(부기 32) 상기 플라즈마 디스플레이 패널은, 상기 비방전 갭의 부분에 차광 부재를 구비하고 있는 부기 14, 15, 16 또는 27에 기재된 플라즈마 디스플레이 장치.
(부기 33) 상기 플라즈마 디스플레이 패널의 상기연결부는, 상기 전극쌍의 양단부에 설치되어 있는 부기 14, 15, 16 또는 27에 기재된 플라즈마 디스플레이 장치.
(부기 34) 기판 위에 한 방향으로 배치된 복수의 제1 전극과, 상기 복수의 제1 전극의 각각의 전극 사이에 배치된 복수의 제2 전극과, 인접하는 상기 전극 사이의 각각의 갭으로 복수의 면 방전을 발생하도록 구분되어 이루어지는 복수의 셀을 가짐과 함께,
각각의 상기 전극을 협지하여 상호 인접하는 복수의 셀의 유지 방전을 동시에 발생 가능하게 하고, 또한 상기 인접하는 셀 사이의 방전을 결합하기 위한 패스를 갖도록 구성한 플라즈마 디스플레이 패널에 대하여,
홀수 프레임과 짝수 프레임의 2 종류의 프레임을 이용하여 화상의 표시를 행하도록 플라즈마 디스플레이 패널을 구동하는 방법에 있어서,
상기 전극과 교차하는 방향으로 상호 인접하는 2개 또는 3개 셀을 하나의 그룹으로서 조합하고, 상기 그룹 단위로 각각의 셀의 점등 상태를 제어하고, 또한 상기 셀의 조합은, 한 종류의 프레임에서 각 그룹에 조합된 상기 2개 또는 3개 셀의 위치가, 다른 종류의 프레임에서 함께 조합된 셀들의 위치로부터 상기 전극과 교차하는 방향으로 하나의 셀만큼 시프트되도록, 짝수 프레임과 홀수 프레임에 있어서 다르게 수행되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
(부기 35) 기판 위에 한 방향으로 배치된 복수의 제1 전극과, 상기 복수의 제1 전극의 각각의 전극 사이에 배치된 복수의 제2 전극과, 인접하는 상기 전극 간 의 각각의 갭으로 복수의 면 방전을 발생하도록 구분하기 위한 격벽을 가짐과 함께, 각각의 상기 전극을 협지하여 상호 인접하는 복수의 셀의 유지 방전을 동시에 발생 가능하게 하고, 또한, 상기 인접하는 셀 사이의 방전을 결합하기 위한 패스를 갖 도록 구성한 플라즈마 디스플레이 패널과,
상기 플라즈마 디스플레이 패널을 홀수 프레임과 짝수 프레임의 2 종류의 프레임을 이용하여 화상의 표시를 행하도록 플라즈마 디스플레이 패널을 구동하는 방법에 있어서, 상기 전극과 교차하는 방향으로 상호 인접하는 2개 또는 3개 셀을 하나의 그룹으로서 조합하고, 상기 그룹 단위로 각각의 셀의 점등 상태를 제어하고, 또한 상기 셀의 조합은, 한 종류의 프레임에서 각 그룹에 조합된 상기 2개 또는 3개 셀의 위치가, 다른 종류의 프레임에서 함께 조합된 셀들의 위치로부터 상기 전극쌍과 교차하는 방향으로 하나의 셀만큼 시프트되도록, 짝수 프레임과 홀수 프레임에 있어서 다르게 수행되기 위한 구동 회로를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
(부기 36) 상기 플라즈마 디스플레이 패널의 상기 전극은, 상기한 방향으로 형성된 버스 전극과, 그 버스 전극에 교차하는 방향으로 형성된 복수의 제1 투명 전극을 구비하고, 상기 버스 전극과 상기 제1 투명 전극이란 교차 부분이 전기적으로 접속되어 있는 부기 35에 기재된 플라즈마 디스플레이 장치.
(부기 37) 상기 제1 투명 전극은 그 양단부의 각각이, 상기 버스 전극과 평행한 방향으로 형성된 2개의 띠상의 제2 투명 전극의 각각과 접속되어 있는 부기 36에 기재된 플라즈마 디스플레이 장치.
(부기 38) 상기 버스 전극은, 상기 전극의 길이 방향의 중앙선상에 배치되어 하는 부기 36에 기재된 플라즈마 디스플레이 장치.
(부기 39) 상기 플라즈마 디스플레이 패널의 상기 전극은, 상기한 방향으로 형성된 제1 버스 전극과, 그 제1 버스 전극에 교차하는 방향으로 형성된 복수의 제2 버스 전극과, 상기 제1 버스 전극과 떨어진 위치에 상기 제1 버스 전극과 평행하게 형성됨과 함께, 상기 제2 버스 전극과 전기적으로 접속된 제3 투명 전극을 구비하는 부기 35에 기재된 플라즈마 디스플레이 장치.
(부기 40) 상기 플라즈마 디스플레이 패널의 상기 격벽은, 상기한 방향으로 교차하는 방향으로 형성된 띠상의 제1 격벽부와, 상기한 방향으로 평행한 방향으로 상기 제1 격벽부로부터 돌출되도록 형성된 제2 격벽부를 구비하고 있는 부기 35에 기재된 플라즈마 디스플레이 장치.
(부기 41) 상기 플라즈마 디스플레이 패널의 상기 격벽은, 상기한 방향으로 교차하는 방향으로 형성된 띠상의 제1 격벽부와, 상기한 방향으로 평행한 방향으로 상기 제1 격벽부로부터 돌출되도록 형성된 제2 격벽부를 구비함과 함께,
상기 제2 격벽부는, 부기 36에 기재된 버스 전극 또는 부기 39에 기재된 제1 버스 전극과 중첩되는 위치에 형성되어 있는 부기 36또는 39에 기재된 플라즈마 디스플레이 장치.
(부기 42) 부기 39에 기재된 플라즈마 디스플레이 패널의 격벽은, 상기한 방향으로 교차하는 방향으로 형성된 띠상의 제1 격벽부와, 상기한 방향으로 평행한 방향으로 상기 제1 격벽부로부터 돌출되도록 형성된 제2 격벽부를 구비하고,
상기 제2 버스 전극은 상기 제1 격벽부와 중첩되는 위치에 생성되어 있는 플라즈마 디스플레이 장치.
(부기 43) 상기 플라즈마 디스플레이 패널의 상기 격벽은, 상기한 방향으로 교차하는 방향으로 형성된 띠상의 제1 격벽부와, 상기한 방향으로 평행한 방향으로 형성된 띠상의 제3 격벽부를 구비하고,
상기 제1 격벽부와 제3 격벽부는, 교차 부분이 접속됨과 함께,
상기 제3 격벽부는, 인접하는 상기 제1 격벽부의 사이의 부위에 공극부를 갖는 부기 35에 기재된 플라즈마 디스플레이 장치.
(부기 44) 상기 플라즈마 디스플레이 패널의 상기 격벽은, 상기한 방향으로 교차하는 방향으로 형성된 띠상의 제1 격벽부와, 상기한 방향으로 평행한 방향으로 형성된 띠상의 제3 격벽부를 구비하고,
상기 제1 격벽부와 제3 격벽부는, 교차 부분이 접속됨과 함께,
상기 제3 격벽부는, 인접하는 상기 제1 격벽부의 사이의 부위에 절취부를 갖는 부기 35에 기재된 플라즈마 디스플레이 장치.
(부기 45) 상기 플라즈마 디스플레이 패널의 상기 격벽은, 상기한 방향으로 교차하는 방향으로 형성된 띠상의 제1 격벽부와, 상기한 방향으로 평행한 방향으로 형성된 띠상의 제3 격벽부를 구비하고,
상기 제1 격벽부와 제3 격벽부는, 교차 부분이 접속됨과 함께,
상기 제3 격벽부는 인접하는 상기 제1 격벽부의 사이의 부위가 상기 제1 격벽부보다도 낮게 형성되어 있는 부기 35에 기재된 플라즈마 디스플레이 장치.
(부기 46) 상기 플라즈마 디스플레이 패널의 상기 전극은, 띠상의 투명 전극과 그 중앙선상에 형성된 버스 전극을 구비하고,
상기 격벽은 상기한 방향으로 교차하는 방향으로 형성된 띠상의 제1 격벽부와, 상기한 방향으로 평행한 방향으로 형성된 띠상의 제3 격벽부를 구비함과 함께, 상기 제3 격벽부는, 인접하는 상기 제1 격벽부의 사이의 부위에 공극부 또는 절취부를 지니고 상기 버스 전극과 상기 제3 격벽부와는 서로 중첩되도록 배치되어 있는 부기 35에 기재된 플라즈마 디스플레이 장치.
(부기 47) 상기 플라즈마 디스플레이 패널의 상기 제1 및 제2 전극의 각각은, 상기한 방향으로 평행하게 인접하는 2개의 전극을 전기적으로 접속한 전극쌍이고, 상기 2개의 전극에 협지된 전극 사이의 갭은, 방전을 발생하지 않도록 구성된 비방전 갭인 부기 35에 기재된 플라즈마 디스플레이 장치.
도 1은 종래의 인터레이스형 PDP의 구조를 도시하는 평면도.
도 2는 종래의 인터레이스형 PDP의 구조를 도시하는 분해 사시도.
도 3은 종래의 인터레이스형 PDP에 대한 표시 기간의 구동 파형을 도시하는 도면.
도 4는 제1 실시예의 PDP의 구조를 도시하는 평면도.
도 5는 제1 내지 제4 실시예에서의 PDP의 구조를 도시하는 분해 사시도.
도 6는 도 4의 PDP 에서의 표시 기간의 구동 파형을 도시하는 도면.
도 7은 제1 실시예의 구동 파형의 프레임 구성을 도시하는 도면.
도 8은 제1 실시예에서의 홀수 프레임 내의 서브 프레임의 구동 파형을 도시하는 도면.
도 9는 제1 실시예에서의 홀수 프레임 내의 서브 프레임에서의 PDP의 동작 상태를 도시하는 도면.
도 10은 제1 실시예에서의 짝수 프레임 내의 서브 프레임의 구동 파형을 도시하는 도면.
도 11은 제1 실시예에서의 짝수 프레임 내의 서브 프레임에서의 점등 셀의 동작 상태를 도시하는 도면.
도 12는 제1 실시예에서의 짝수 프레임 내의 서브 프레임에서의 비점등 셀의 동작을 도시하는 도면.
도 13은 표시용 셀의 조를 도시하는 도면.
도 14는 제1 실시예에서의 표시용 셀의 조를 도시하는 도면.
도 15는 제1 실시예의 점등 방법을 도시하는 도면.
도 16은 특수한 표시 패턴에 대한 제1 실시예의 표시 해상도를 도시하는 도면.
도 17은 인터레이스 구동에서의 1 도트의 표시 데이터와 셀의 점등 상태와의 대응을 도시하는 도면.
도 18은 1 도트마다의 표시 데이터와 셀의 점등 상태와의 대응을 도시하는 도면.
도 19는 제2 실시예에서의 표시 기간의 점등 상태를 도시하는 도면.
도 20은 제2 실시예의 PDP의 구조를 도시하는 도면.
도 21은 제2 실시예의 구동 파형의 프레임 구성을 도시하는 도면.
도 22는 짝수 프레임, 타입 A의 서브 프레임에서의 셀의 조합 및 점등 상태를 도시하는 도면.
도 23은 짝수 프레임, 타입 B의 서브 프레임에서의 셀의 조합 및 점등 상태를 도시하는 도면.
도 24는 홀수 프레임, 타입 A의 서브 프레임에서의 셀의 조합 및 점등 상태를 도시하는 도면.
도 25는 홀수 프레임, 타입 B의 서브 프레임에서의 셀의 조합 및 점등 상태를 도시하는 도면.
도 26은 짝수 프레임, 타입 A의 서브 프레임의 구동 파형을 도시하는 도면.
도 27은 짝수 프레임, 타입 A의 서브 프레임에서의 점등 셀의 동작 형태를 도시하는 도면.
도 28은 짝수 프레임, 타입 B의 서브 프레임의 구동 파형을 도시하는 도면.
도 29는 짝수 프레임, 타입 B의 서브 프레임에서의 점등 셀의 동작 형태를 도시하는 도면.
도 30은 홀수 프레임, 타입 A의 서브 프레임의 구동 파형을 도시하는 도면.
도 31은 홀수 프레임, 타입 A의 서브 프레임에서의 점등 셀의 동작 형태를 도시하는 도면.
도 32는 홀수 프레임, 타입 B의 서브 프레임의 구동 파형을 도시하는 도면.
도 33은 홀수 프레임, 타입 B의 서브 프레임에서의 점등 셀의 동작 형태를 도시하는 도면.
도 34는 제1 실시예의 표시 기간의 구동 파형을 도시하는 도면.
도 35는 본 발명의 각 실시예에서의 PDP 장치의 구성을 도시하는 도면.
도 36은 제4 실시예의 제1 PDP 구조를 도시하는 도면.
도 37은 제4 실시예의 제2 PDP 구조를 도시하는 도면.
도 38은 제4 실시예의 제3 PDP 구조를 도시하는 도면.
도 39는 제4 실시예의 제4 PDP 구조를 도시하는 도면.
도 40은 제4 실시예의 제5 PDP 구조를 도시하는 도면.
도 41은 제4 실시예의 제6 PDP 구조를 도시하는 도면.
도 42는 제5 실시예에서의 PDP의 방전 간섭(또는 방전 결합)을 도시하는 도면.
도 43은 제5 실시예의 제1 PDP 구조와 방전 상태를 도시하는 도면.
도 44는 제5 실시예의 제2 PDP 구조를 도시하는 도면.
도 45는 제5 실시예의 제3 PDP 구조를 도시하는 도면.
도 46은 제5 실시예의 제4 PDP 구조를 도시하는 도면.
도 47은 제5 실시예의 제5 PDP 구조(리브 구조)를 도시하는 도면.
도 48은 제5 실시예의 제6 PDP 구조(리브 구조)를 도시하는 도면.
도 49는 제5 실시예의 제7 PDP 구조를 도시하는 도면.
도 50은 제6 실시예에 따른 표시 장치의 구성을 도시하는 도면.
도 51은 제6 내지 제9 실시예의 플라즈마 디스플레이 패널의 셀 구조를 도시하는 도면.
도 52는 전극, 격벽 및 스크린의 배열 구조를 나타낸 도면.
도 53은 필드 분할의 개념도.
도 54는 셀의 조 분리를 도시하는 도면.
도 55는 서브 필드의 상세를 도시하는 도면.
도 56은 제6 실시예의 홀수 필드의 구동 전압 파형을 도시하는 도면.
도 57은 제6 실시예의 짝수 필드의 구동 전압 파형을 도시하는 도면.
도 58은 제6 실시예의 전사의 방향을 도시하는 도면.
도 59는 전사 준비 및 전사의 개념을 도시하는 도면.
도 60은 제7 실시예의 짝수 필드의 구동 전압 파형을 도시하는 도면.
도 61은 제8 실시예에서의 서브 필드의 상세를 도시하는 도면.
도 62는 제8 실시예의 홀수 필드의 구동 전압 파형을 도시하는 도면.
도 63은 제9 실시예에서의 전사의 방향을 도시하는 도면.
도 64는 어드레스 셀 구조의 일례를 도시하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
1 : 플라즈마 디스플레이 패널, PDP
10 : 전면 기판
11 : X 전극, 표시 전극, X 전극쌍, 표시 전극쌍
12 : Y 전극, 주사 전극, Y 전극쌍, 주사 전극쌍
13, 23 : 유전체층
14 : 보호층
20 : 배면 기판
21 : 어드레스 전극, A 전극
25 : 격벽(리브)
26 : 형광체층
26R, 26G, 26B : 적, 녹, 청의 형광체층
101 : X 전극쌍 구동 회로, X 전극 구동 회로
111 : Y 전극쌍 구동 회로, Y 전극 구동 회로
121 : 어드레스 전극 구동 회로
131 : 제어 회로
141 : 신호 처리 회로
Xi : (i 번째의) X 전극쌍, (i 번째의) X 전극
Yj : (j 번째의) Y 전극쌍, (j 번째의) Y 전극
Xodd : 홀수 X 전극쌍(의 군), 홀수 X 전극(의 군)
Xeven : 짝수 X 전극쌍(의 군), 짝수 X 전극(의 군)
Yodd : 홀수 Y 전극쌍(의 군), 홀수 Y 전극(의 군)
Yeven : 짝수 Y 전극쌍(의 군), 짝수 Y 전극(의 군)

Claims (7)

  1. 복수의 방전 셀이 복수의 행과 복수의 열로 배열된 표시 화면을 갖는 플라즈마 디스플레이 패널의 상기 화면 상에, 복수의 서브 필드로 이루어지는 화상 프레임을 표시하는 방법이며,
    적어도 1개의 서브 필드의 어드레스 기간에서는, 홀수행(또는 짝수행)과 그 한 쪽의 측에 인접하는 짝수행(또는 홀수행)의 2개의 행의 열 방향으로 인접하는 2개의 셀을 표시 단위로 하여, 어드레스가 행해지고, 계속하여,
    상기 적어도 1개의 서브 필드의 표시 기간에서는, 해당 표시 기간을 2개로 분할하고, 분할 표시 기간의 한 쪽에 있어서는 상기 표시 단위가 되는 2개의 인접 셀 중 한 쪽만에 의한 표시가 행해지고, 분할 표시 기간의 다른 쪽에 있어서는 상기 표시 단위가 되는 2개의 인접 셀의 양쪽에 의한 표시가 행해지는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  2. 복수의 방전 셀이 복수의 행과 복수의 열로 배열된 표시 화면을 갖는 플라즈마 디스플레이 패널의 상기 화면 상에, 복수의 서브 필드로 이루어지는 화상 프레임을 연속해서 표시하는 방법이며,
    각 홀수행(또는 짝수행)과 그 한 쪽의 측에 인접하는 짝수행(또는 홀수행)의 2개의 행을 페어로 하여 열 방향으로 인접하는 2개의 셀에 동일한 데이터를 소정 시간 표시하는 타입 A의 서브 필드로 이루어지는 프레임 A와,
    각 홀수행(또는 짝수행)과 그 다른 쪽의 측에 인접하는 짝수행(홀수행)의 2개의 행을 페어로 하여 열 방향으로 인접하는 2개의 셀에 동일한 데이터를 표시하는 타입 B의 서브 필드로 이루어지는 프레임 B
    를 교대로 인터레이스 표시하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  3. 복수의 방전 셀이 복수의 행과 복수의 열로 배열된 표시 화면을 갖는 플라즈마 디스플레이 패널의 상기 화면 상에, 복수의 서브 필드로 이루어지는 화상 프레임을 연속해서 표시하는 방법이며,
    홀수 프레임을 구성하는 서브 필드에서는, 각 홀수행(또는 짝수행)과 그 한 쪽의 측에 인접하는 짝수행(홀수행)의 2개의 행의 열 방향으로 인접하는 2개의 셀을 표시 단위로 하고, 또한 페어가 되는 홀수행과 짝수행의 셀이 서로 다른 표시 시간을 갖도록 구동하고,
    짝수 프레임을 구성하는 서브 필드에서는, 각 홀수행(또는 짝수행)과 그 다른 쪽의 측에 인접하는 짝수행(또는 홀수행)의 2개의 행의 열 방향으로 인접하는 2개의 셀을 표시 단위로 하고, 또한 페어가 되는 홀수행과 짝수행의 셀이 서로 다른 표시 시간을 갖도록 구동하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  4. 제3항에 있어서,
    상기 서브 필드에 있어서의 표시 기간의 각각이 제1 표시 기간과 제2 표시 기간으로 분리되고, 인접하여 페어가 되는 2개의 표시 라인 상의 표시 단위가 되는 2개의 셀 중 한 쪽이 상기 제1 및 제2 표시 기간 중 한 쪽의 표시 기간에 대응한 표시 시간을 갖고, 다른 쪽의 셀이 양쪽의 표시 기간에 대응한 표시 시간을 갖도록 구동되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  5. 복수의 표시 라인의 각각에 대응해서 횡방향으로 연장되는 제1 및 제2 표시 전극의 쌍과, 상기 표시 전극의 쌍과 교차하는 방향으로 배열된 복수의 어드레스 전극을 갖고, 표시 전극 쌍과 어드레스 전극과의 교차부에 방전 셀이 획정되어 이루어지는 PDP에 화상 프레임을 표시하는 방법이며,
    상기 화상 프레임은,
    각 홀수(또는 짝수) 표시 라인과 그 한 쪽의 측에 인접하는 짝수(또는 홀수) 표시 라인을 페어로 하여 어드레스 전극 방향으로 인접하는 2개의 셀에 1개의 도트의 표시 데이터를 대응시켜서 표시하는 타입 A의 서브 필드와,
    각 짝수(또는 홀수) 표시 라인과 그 한 쪽의 측에 인접하는 홀수(또는 짝수) 표시 라인을 페어로 하여 어드레스 전극 방향으로 인접하는 2개의 셀에 1개의 도트의 표시 데이터를 대응시켜서 표시하는 타입 B의 서브 필드
    를 포함해서 표시되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  6. 제5항에 있어서,
    상기 타입 A 및 B의 각각의 서브 필드에 있어서의 1개의 도트의 표시 데이터에 대응하는 인접한 2개의 방전 셀은 공통인 표시 기간 중에서 한 쪽만이 방전 발광하는 제1 표시 기간과 양쪽이 방전 발광하는 제2 표시 기간을 갖는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  7. 제6항에 있어서,
    상기 제1 표시 기간과 제2 표시 기간이 1개의 서브 필드 중에서 동일한 시간을 가지는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
KR1020080074229A 2002-08-30 2008-07-29 플라즈마 디스플레이 패널의 구동 방법 KR100902712B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002253654A JP4144665B2 (ja) 2002-08-30 2002-08-30 プラズマディスプレイパネルの駆動方法
JPJP-P-2002-00253654 2002-08-30

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020030060321A Division KR20040020806A (ko) 2002-08-30 2003-08-29 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20080075825A true KR20080075825A (ko) 2008-08-19
KR100902712B1 KR100902712B1 (ko) 2009-06-15

Family

ID=31492649

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020030060321A KR20040020806A (ko) 2002-08-30 2003-08-29 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마디스플레이 장치
KR1020080074229A KR100902712B1 (ko) 2002-08-30 2008-07-29 플라즈마 디스플레이 패널의 구동 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020030060321A KR20040020806A (ko) 2002-08-30 2003-08-29 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마디스플레이 장치

Country Status (6)

Country Link
US (3) US7170471B2 (ko)
EP (1) EP1394764A3 (ko)
JP (1) JP4144665B2 (ko)
KR (2) KR20040020806A (ko)
CN (3) CN1278293C (ko)
TW (1) TWI230368B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4144665B2 (ja) * 2002-08-30 2008-09-03 株式会社日立プラズマパテントライセンシング プラズマディスプレイパネルの駆動方法
JP4410997B2 (ja) * 2003-02-20 2010-02-10 パナソニック株式会社 表示パネルの駆動装置
CN100437687C (zh) * 2004-07-21 2008-11-26 中华映管股份有限公司 等离子显示面板及其驱动方法
JP5017550B2 (ja) * 2005-03-29 2012-09-05 篠田プラズマ株式会社 ガス放電表示装置の駆動方法およびガス放電表示装置。
CN101185111A (zh) 2005-07-06 2008-05-21 富士通日立等离子显示器股份有限公司 等离子体显示模块及其驱动方法和等离子体显示装置
KR20070011741A (ko) * 2005-07-21 2007-01-25 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
KR100778474B1 (ko) * 2005-09-08 2007-11-21 엘지전자 주식회사 플라즈마 디스플레이 패널
JP2007094107A (ja) * 2005-09-29 2007-04-12 Pioneer Electronic Corp プラズマディスプレイパネルの駆動方法、プラズマディスプレイパネル及びプラズマ表示装置
JP2007199683A (ja) * 2005-12-28 2007-08-09 Canon Inc 画像表示装置
CN100463019C (zh) * 2006-04-12 2009-02-18 乐金电子（南京）等离子有限公司 包含格栅的等离子显示器及等离子显示器的驱动方法
EP2077545A4 (en) * 2007-04-25 2011-03-30 Panasonic Corp PLASMA DISPLAY DEVICE
KR20080103419A (ko) * 2007-05-23 2008-11-27 삼성에스디아이 주식회사 플라즈마 표시 장치
JP2008292932A (ja) * 2007-05-28 2008-12-04 Funai Electric Co Ltd 画像表示装置および液晶テレビジョン
KR20090023037A (ko) * 2007-08-28 2009-03-04 가부시키가이샤 히타치세이사쿠쇼 플라즈마 디스플레이 장치
WO2010021183A1 (ja) 2008-08-19 2010-02-25 シャープ株式会社 データ処理装置、液晶表示装置、テレビジョン受像機、およびデータ処理方法
CN102105928B (zh) * 2008-09-16 2013-05-22 夏普株式会社 数据处理装置、液晶显示装置、电视接收机以及数据处理方法

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5237734B2 (ko) * 1972-06-22 1977-09-24
US4700181A (en) * 1983-09-30 1987-10-13 Computer Graphics Laboratories, Inc. Graphics display system
JPH01113789A (ja) * 1987-10-28 1989-05-02 Hitachi Ltd 中間調表示装置
JPH052993A (ja) 1991-06-26 1993-01-08 Fujitsu Ltd 面放電型プラズマデイスプレイパネル及びその駆動方法
JP2801893B2 (ja) * 1995-08-03 1998-09-21 富士通株式会社 プラズマディスプレイパネル駆動方法及びプラズマディスプレイ装置
JPH10274959A (ja) 1997-03-31 1998-10-13 Mitsubishi Electric Corp プラズマディスプレイパネルの駆動回路
US6369782B2 (en) * 1997-04-26 2002-04-09 Pioneer Electric Corporation Method for driving a plasma display panel
JP3750889B2 (ja) * 1997-07-02 2006-03-01 パイオニア株式会社 ディスプレイパネルの中間調表示方法
JP3331918B2 (ja) 1997-08-27 2002-10-07 日本電気株式会社 放電表示パネルの駆動方法
US6288788B1 (en) * 1997-10-21 2001-09-11 Eastman Kodak Company Printer using liquid crystal display for contact printing
JP3420938B2 (ja) * 1998-05-27 2003-06-30 富士通株式会社 プラズマディスプレイパネル駆動方法および駆動装置
JP2000047634A (ja) * 1998-07-29 2000-02-18 Pioneer Electron Corp プラズマディスプレイ装置の駆動方法
JP2000047635A (ja) * 1998-07-29 2000-02-18 Pioneer Electron Corp プラズマディスプレイ装置の駆動方法
CN100367330C (zh) * 1998-09-04 2008-02-06 松下电器产业株式会社 等离子体显示板驱动方法及离子体显示板装置
JP2000148084A (ja) * 1998-11-09 2000-05-26 Matsushita Electric Ind Co Ltd プラズマディスプレイの駆動方法
WO2000057396A1 (fr) * 1999-03-19 2000-09-28 Hitachi, Ltd. Afficheur et procede d'affichage d'images
JP2001013909A (ja) * 1999-06-16 2001-01-19 Lg Electronics Inc プラズマディスプレイパネルの駆動方法
KR100472997B1 (ko) * 1999-11-09 2005-03-07 미쓰비시덴키 가부시키가이샤 교류형 플라즈마 디스플레이 패널
JP3933831B2 (ja) * 1999-12-22 2007-06-20 パイオニア株式会社 プラズマ表示装置
JP2001228822A (ja) * 2000-02-17 2001-08-24 Ttt:Kk ２電極面放電型表示装置の駆動方法
JP3587118B2 (ja) * 2000-02-24 2004-11-10 日本電気株式会社 プラズマディスプレイパネル
JP2002006801A (ja) * 2000-06-21 2002-01-11 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイパネルおよびその駆動方法
JP3485874B2 (ja) * 2000-10-04 2004-01-13 富士通日立プラズマディスプレイ株式会社 Ｐｄｐの駆動方法および表示装置
US6956546B1 (en) * 2000-10-10 2005-10-18 Mitsubishi Denki Kabushiki Kaisha Method of driving AC plasma display panel, plasma display device and AC plasma display panel
CN1231880C (zh) * 2000-10-17 2005-12-14 友达光电股份有限公司 等离子体显示面板的驱动方法和装置
JP4498597B2 (ja) * 2000-12-21 2010-07-07 パナソニック株式会社 プラズマディスプレイパネル及びその駆動方法
WO2002059865A2 (en) * 2001-01-25 2002-08-01 Koninklijke Philips Electronics N.V. Method and device for displaying images with subfields
JP2002298742A (ja) * 2001-04-03 2002-10-11 Nec Corp プラズマディスプレイパネル、その製造方法及びプラズマ表示装置
JP2002305352A (ja) * 2001-04-05 2002-10-18 Fuji Photo Film Co Ltd 半導体レーザ素子
JP2003114640A (ja) * 2001-10-04 2003-04-18 Nec Corp プラズマディスプレイパネル及びその駆動方法
JP2003131615A (ja) * 2001-10-30 2003-05-09 Sharp Corp プラズマディスプレイ装置及びその駆動方法
JP2003233346A (ja) * 2002-02-13 2003-08-22 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置
JP2003331730A (ja) * 2002-05-14 2003-11-21 Fujitsu Ltd 表示装置
JP4299497B2 (ja) * 2002-05-16 2009-07-22 日立プラズマディスプレイ株式会社 駆動回路
JP2004079524A (ja) * 2002-08-02 2004-03-11 Nec Corp プラズマディスプレイパネル
JP4144665B2 (ja) * 2002-08-30 2008-09-03 株式会社日立プラズマパテントライセンシング プラズマディスプレイパネルの駆動方法
US7151510B2 (en) * 2002-12-04 2006-12-19 Seoul National University Industry Foundation Method of driving plasma display panel
JP2004212645A (ja) * 2002-12-27 2004-07-29 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイパネルの駆動方法およびプラズマ表示装置
JP2005031479A (ja) * 2003-07-08 2005-02-03 Nec Plasma Display Corp プラズマディスプレイ装置及びその駆動方法
US7209151B2 (en) * 2003-12-16 2007-04-24 Aimtron Technology Corp. Display controller for producing multi-gradation images
JP2006023397A (ja) * 2004-07-06 2006-01-26 Hitachi Plasma Patent Licensing Co Ltd Ｐｄｐの駆動方法
KR100658316B1 (ko) * 2004-09-21 2006-12-15 엘지전자 주식회사 어드레스 전극을 포함한 플라즈마 디스플레이 패널
JP2006234984A (ja) * 2005-02-22 2006-09-07 Fujitsu Hitachi Plasma Display Ltd 駆動回路及びプラズマディスプレイ装置
JP2006267655A (ja) * 2005-03-24 2006-10-05 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置

Also Published As

Publication number Publication date
TW200405250A (en) 2004-04-01
EP1394764A3 (en) 2009-06-03
US20070120771A1 (en) 2007-05-31
CN101266747B (zh) 2010-07-07
KR100902712B1 (ko) 2009-06-15
CN1804971A (zh) 2006-07-19
CN1278293C (zh) 2006-10-04
US20070290948A1 (en) 2007-12-20
CN100458891C (zh) 2009-02-04
US7737917B2 (en) 2010-06-15
KR20040020806A (ko) 2004-03-09
CN101266747A (zh) 2008-09-17
US20040051470A1 (en) 2004-03-18
CN1487489A (zh) 2004-04-07
JP2004093811A (ja) 2004-03-25
TWI230368B (en) 2005-04-01
EP1394764A2 (en) 2004-03-03
US7170471B2 (en) 2007-01-30
JP4144665B2 (ja) 2008-09-03

Similar Documents

Publication Publication Date Title
KR100902712B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
US6903709B2 (en) Plasma display panel and method of driving the same
US7123218B2 (en) Method for driving plasma display panel
KR100295455B1 (ko) 플라즈마 디스플레이 패널의 전압분리 구동방법 및 장치
US7116288B2 (en) Driving method of plasma display panel and display device
US20030001801A1 (en) Plasma display and method of driving the same
KR20030068386A (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마디스플레이 장치
US20030234750A1 (en) Method of driving plasma display panel and plasma display device
US8009124B2 (en) Plasma display and driving method thereof
US7379032B2 (en) Plasma display device
US7639212B2 (en) Ac-type gas-discharge display device
KR20020059737A (ko) 지속 전극을 갖는 디스플레이 패널
KR100349923B1 (ko) 플라즈마 표시패널의 구동방법
KR101028630B1 (ko) 플라즈마 디스플레이 장치
JP4215815B2 (ja) プラズマディスプレイパネルの駆動方法
US20090225007A1 (en) Driving method of plasma display panel and plasma display apparatus
US20090289929A1 (en) Plasma display device and driving method thereof
US20090027308A1 (en) Method for driving plasma display panel, and plasma display device
KR20070031874A (ko) 플라즈마 디스플레이 장치
JP2005010424A (ja) プラズマディスプレイパネルの駆動方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee