KR20080071570A - 반도체 표면 처리제 - Google Patents

반도체 표면 처리제 Download PDF

Info

Publication number
KR20080071570A
KR20080071570A KR1020087012679A KR20087012679A KR20080071570A KR 20080071570 A KR20080071570 A KR 20080071570A KR 1020087012679 A KR1020087012679 A KR 1020087012679A KR 20087012679 A KR20087012679 A KR 20087012679A KR 20080071570 A KR20080071570 A KR 20080071570A
Authority
KR
South Korea
Prior art keywords
acid
dielectric constant
high dielectric
semiconductor surface
insulating material
Prior art date
Application number
KR1020087012679A
Other languages
English (en)
Other versions
KR101275448B1 (ko
Inventor
카즈요시 야구치
켄지 시마다
코지로 아베
Original Assignee
미츠비시 가스 가가쿠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미츠비시 가스 가가쿠 가부시키가이샤 filed Critical 미츠비시 가스 가가쿠 가부시키가이샤
Publication of KR20080071570A publication Critical patent/KR20080071570A/ko
Application granted granted Critical
Publication of KR101275448B1 publication Critical patent/KR101275448B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Weting (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

불소 화합물과 수용성 유기용매와 무기산을 함유하고, 잔부가 물로 이루어진 반도체 표면 처리제 및 상기 반도체 표면 처리제를 사용하여 고유전율 절연 재료를 에칭하는 반도체 디바이스 제조 방법을 제공한다. 본 발명에 의하면, 반도체 디바이스 제조의 트랜지스터 형성 공정에 사용되는 고유전율 절연 재료를 선택적이고 효율적으로 에칭하고, 또한 에칭이 곤란한 고유전율 절연 재료에 대해서도 단시간에 용이하게 에칭할 수 있다.

Description

반도체 표면 처리제{SEMICONDUCTOR SURFACE TREATMENT AGENT}
본 발명은 반도체 소자 제조에 있어서, 트랜지스터 형성 공정에 사용되는 고유전율 절연 재료의 에칭액으로서, 리소그래피 공정에서 사용되는 레지스터의 현상액이나 박리액으로서, 나아가 에싱 후의 세정액으로서 사용되는 반도체 표면 처리제 및 그것을 사용한 반도체 디바이스 제조 방법에 관한 것이다.
반도체 소자 제조에서의 반도체 표면 처리제로서, 종래부터 불소 화합물을 함유하는 조성물이 사용되고 있다(특허 문헌 1).
그런데 근래의 반도체 디바이스에서의 고집적화 및 게이트 절연층의 박층화에 따라, 트랜지스터에 게이트 전압을 바이어스했을 때의 절연층을 끼운 터널 전류의 증가가 문제가 되고 있다. 이 터널 전류 증가 문제를 억제하기 위해서, 유전율 3.9인 실리콘의 산화물 대신에, 유전율 10 이상을 가지는 고유전율 절연 재료를 채용하는 방법이 있다. 이와 같은 고유전율 절연 재료로는 Al2O3, HfO2, Y2O3 및 ZrO2 등의 희토류 원소 산화물이나 란타노이드계 원소의 산화물이 후보 재료로서 검토되고 있다. 이들 고유전율 절연 재료를 사용하면, 게이트 길이를 미세하게 해도 스케일링 측에 따른 게이트 절연 재료 용량을 유지하면서, 게이트 절연층으로서 터널 전류를 막을 수 있는 두께로 할 수 있다.
이와 같은 고유전율 절연 재료를 사용한 트랜지스터 형성에는 고유전율 절연 재료를 선택적으로 에칭하는 공정이 필수이다. 이 공정에 종래의 플라즈마 가스를 사용한 드라이 에칭 방법을 적용했을 경우에는 실리콘의 산화물, 질화물 및 폴리실리콘 등의 절연 재료나 금속 재료가 에칭되어 버려, 정밀한 가공이 곤란해진다. 그 때문에, 실리콘의 산화물, 질화물 및 폴리실리콘 등의 절연 재료나 금속 재료에 대한 부식성이 적고, 고유전율 절연 재료만을 선택적이고 효율적으로 에칭하는 성능을 가진 약액에 의한 습식 에칭법이 주목받아 왔다.
이 습식 에칭법을 적용하는 경우, 성막온도가 낮고 또는 성막시간이 짧은 고유전율 절연 재료보다도 성막온도가 높고 또는 성막시간이 긴 고유전율 절연 재료 쪽이 에칭이 곤란해지는 것이 분명해지고 있다.
일반적으로 고유전율 절연 재료를 에칭하는 반도체 표면 처리제로서, 예를 들면 불화 수소와 헤테로 원자를 가지는 유기용매 및 유기산으로부터 선택되는 적어도 1종과 물로 이루어지고, 물의 농도가 40 중량% 이하인 에칭액 및 에칭 방법이 제안되고 있다(특허 문헌 2).
상기 약액은 고유전율 절연 재료의 에칭력이 작아, 고유전율 절연 재료에 대한 에칭 능력이 충분하다고는 말할 수 없다. 또 그 외에도, 고유전율 절연 재료의 반도체 표면 처리제에 관한 특허가 출원되고 있지만, 성막온도가 높거나 성막시간이 긴 고유전율 절연 재료가 주류가 되고 있는 가운데, 이와 같은 고유전율 절연 재료에 대한 에칭 능력이 충분히 충족되고 있는 반도체 표면 처리제는 아직도 개발 되어 있지 않다.
이로부터, 에칭이 곤란한 고유전율 절연 재료에 대해서도 단시간에 용이하게 에칭하기 위해서, 고유전율 절연 재료에 대한 에칭력을 향상시킨 반도체 표면 처리제의 개발이 절실히 요망되고 있었다.
특허 문헌 1: 일본 특개평 7-201794호 공보
특허 문헌 2: 일본 특개 2003-332297호 공보
발명이 해결하려고 하는 과제
본 발명은 반도체 제조 공정에 적응한 반도체 표면 처리제를 제공하는 것이다. 특히, 트랜지스터의 터널 전류 억제 기술에 불가결한 고유전율 절연 재료를 사용한 반도체 디바이스 제조에 있어서, 실리콘의 산화물, 질화물 및 폴리실리콘 등의 절연 재료나 금속 재료에 대해 부식성이 적고, 선택적이고 효율적으로 고유전율 절연 재료를 에칭하며, 또한 에칭이 곤란한 고유전율 절연 재료에 대해서도 단시간에 용이하게 에칭할 수 있는 반도체 표면 처리제 및 이를 사용한 반도체 소자의 제조 방법을 제공하는 것이다.
과제를 해결하기 위한 수단
본 발명자들은 상기 과제를 해결하기 위하여 열심히 연구를 실시한 결과, 불소 화합물과 수용성 유기용매와 무기산을 함유하고, 잔부가 물로 이루어진 것을 특징으로 하는 반도체 표면 처리제에 있어서, 고유전율 절연 재료의 미세한 가공이 가능하여 실리콘의 산화물, 질화물 및 폴리실리콘 등의 절연 재료나 금속 재료에 대한 부식성이 적다고 하는 매우 뛰어난 특성이 있는 것과, 에칭이 곤란한 막에 대해서도 단시간에 용이하게 에칭할 수 있는 것을 찾아내어, 본 발명을 완성하기에 이르렀다.
즉, 본 발명은 불소 화합물과 수용성 유기용매와 무기산을 함유하고, 잔부가 물로 이루어진 것을 특징으로 하는 반도체 표면 처리제에 관한 것이다. 또, 본 발명은 상기 반도체 표면 처리제를 사용하여 고유전율 절연 재료를 에칭하는 것을 특징으로 하는 반도체 디바이스 제조 방법에 관한 것이다.
발명의 효과
본 발명의 반도체 표면 처리제를 사용하여 고유전율 절연 재료를 에칭함으로써, 종래의 플라즈마 가스를 사용한 에칭 방법만으로는 곤란한 고유전율 절연 재료의 선택적 에칭이 가능하여 실리콘의 산화물, 질화물 및 폴리실리콘 등의 절연 재료나 금속 재료에 대한 부식을 억제할 수 있다. 또한 종래의 수법으로는 에칭이 곤란했던 성막 조건이 엄격한 고유전율 절연 재료에 대해서도, 단시간에 용이하게 에칭할 수 있다.
발명을 실시하기 위한 바람직한 형태
본 발명에 사용하는 불소 화합물은 불화 수소산, 불화 암모늄, 산성 불화 암모늄, 불화 세륨, 사불화 규소, 불화 규소산, 불화 질소, 불화 인, 불화 비닐리덴, 삼불화 붕소, 붕불화 수소산, 불화 붕소산 암모늄, 모노에탄올아민 불화 수소염, 메틸아민 불화 수소염, 에틸아민 불화 수소염, 프로필아민 불화 수소염, 불화 테트라메틸 암모늄, 불화 테트라에틸 암모늄, 불화 트리에틸메틸 암모늄, 불화 트리메틸 히드록시에틸 암모늄, 불화 테트라에톡시 암모늄, 불화 메틸트리에톡시 암모늄 등의 불소 화합물염 또는 불화 리튬, 불화 나트륨, 산성 불화 나트륨, 불화 칼륨, 산성 불화 칼륨, 불화 규소산 칼륨, 육불화 인산 칼륨, 불화 마그네슘, 불화 칼슘, 불화 스트론튬, 불화 바륨, 불화 아연, 불화 알루미늄, 불화 제일주석, 불화 납, 삼불화 안티몬 등의 금속 불소 화합물을 들 수 있다. 그 중에서도 바람직한 불소 화합물은 불화 수소산, 불화 암모늄, 산성 불화 암모늄, 불화 테트라메틸 암모늄, 불화 나트륨 및 불화 칼륨이다.
반도체 표면 처리제 중의 불소 화합물 농도는 0.001~10 중량%, 바람직하게는 0.05~8 중량%의 범위이다. 0.001 중량% 이상으로 함으로써 바람직한 고유전율 절연 재료의 에칭 속도를 얻을 수 있고, 10 중량% 이하로 함으로써, 실리콘의 산화물, 질화물 및 폴리실리콘 등의 절연 재료나 금속 재료에 대한 부식이 생기지 않는다.
본 발명에 사용되는 상기 불소 화합물은 단독으로도, 2 종류 이상 조합하여 사용해도 된다. 또 상기 불소 화합물의 농도를 크게 함으로써, 고유전율 절연 재료의 에칭 비율을 크게 할 수 있는 것으로부터, 실리콘의 산화물, 질화물 등의 절연 재료나 금속 재료를 부식하지 않는 정도까지 불소 화합물의 농도를 크게 하는 것이 바람직하다.
본 발명에 사용하는 수용성 유기용매는 예를 들면 γ-부티로락톤 등의 락톤류, 디메틸술폭시드 등의 술폭시드류, 아세토니트릴, 벤조니트릴 등의 니트릴류, 메탄올, 에탄올, 이소프로판올 등의 알코올류, 아세트산메틸, 아세트산에틸 등의 에스테르류, 디에틸렌글리콜 모노메틸에테르, 디프로필렌글리콜 모노메틸에테르 등의 글리콜 에테르류, 디메틸포름아미드, 디메틸아세트아미드 등의 아미드류를 들 수 있다. 그 중에서도 바람직한 수용성 유기용매는 글리콜 에테르류 및 알코올류이다.
반도체 표면 처리제 중의 수용성 유기용매 농도는 1~99 중량%, 바람직하게는 30~95 중량%의 범위이다. 1 중량% 이상으로 함으로써 수용성 유기용매의 첨가 효과를 얻을 수 있고, 99 중량% 이하로 함으로써 고유전율 절연 재료의 에칭력이 작아지는 것이 회피된다.
본 발명에 사용되는 상기 수용성 유기용매는 단독으로도, 2 종류 이상 조합하여 사용해도 된다. 또 상기 수용성 유기용매를 첨가함으로써, 실리콘의 산화물, 질화물 등의 절연 재료나 금속 재료를 부식하는 일 없이 고유전율 절연 재료를 선택적으로 에칭할 수 있다.
본 발명에 사용하는 무기산은 황산, 질산, 염산, 인산, 차아인산, 탄산, 술파민산, 붕산, 포스폰산, 포스핀산, 아질산, 아미도 황산 등을 들 수 있고 이 중에서는 황산, 질산, 염산, 인산, 술파민산, 아질산 또는 아미도 황산이 바람직하다.
무기산의 농도는 포함되는 물에 대한 용해도에 의해 적절히 결정되지만, 바람직하게는 50 중량% 이하, 더욱 바람직하게는 1~15 중량%의 범위이다. 50 중량% 이하로 함으로써, 에칭 대상이 되는 고유전율 절연 재료 이외에 본래 에칭에 의한 손상을 주고 싶지 않은 재료가 에칭되는 것이 회피된다.
본 발명에 사용되는 상기 무기산은 단독으로도, 2 종류 이상 조합하여 사용해도 된다. 또, 상기 무기산을 첨가함으로써, 실리콘의 산화물, 질화물 등의 절연 재료가 부식하기 어려워져, 보다 더 효율적으로 고유전율 절연 재료를 에칭할 수 있다. 이로부터, 에칭이 곤란했던 성막 조건이 엄격한 고유전율 절연 재료에 대해서도 단시간에 용이하게 에칭할 수 있다.
또, 본 발명의 반도체 표면 처리제 중에 포함되는 산은 무기산이 바람직하다. 무기산 대신에 유기산을 포함한 불소 화합물, 수용성 유기용매, 유기산의 조성에서는 고유전율 절연 재료의 에칭력이 작거나, 혹은 상기 절연 재료의 에칭력이 큰 경우에도 에칭해서는 안 되는 실리콘의 산화물, 질화물 등의 절연 재료나 금속 재료를 부식해 버려, 선택적인 고유전율 절연 재료의 에칭을 할 수 없다.
본 발명의 반도체 표면 처리제는 불소 화합물, 수용성 유기용매, 무기산을 조합한 것이지만, 유기산을 조합한 조성물에 비해, 실리콘의 산화물, 질화물 등의 절연 재료나 금속 재료를 완전히 부식하는 일 없이 고유전율 절연 재료를 매우 고선택적으로 에칭할 수 있다.
또, 본 발명의 반도체 표면 처리제는 에칭 대상인 고유전율 절연 재료를 모두 에칭하는 공정에서 사용되지만, 종래의 플라즈마 가스를 사용한 드라이 에칭 방법으로 산화물, 질화물 등의 절연 재료에 대해서 손상을 주지 않는 정도까지 에칭한 후, 미에칭부의 고유전율 절연 재료의 제거에 사용할 수도 있다.
또한, 본 발명의 반도체 표면 처리제에는 습윤성을 향상시키거나, 또는 웨이퍼를 처리한 후에 웨이퍼에 부착하는 파티클, 혹은 금속 오염을 억제하거나 또는 절연 재료에 대한 손상을 억제하는 등의, 에칭 성능을 향상시킬 목적으로 종래부터 사용되고 있는 첨가제를 배합해도 된다. 이와 같은 첨가제로는 계면활성능을 가지는 화합물, 킬레이트능을 가지는 화합물, 수용성 고분자 등을 들 수 있다. 또 이들 첨가제는 반도체 표면 처리제에 용해하면 사용 가능하고, 단독으로도, 2 종류 이상 조합하여 사용해도 된다.
또, 본 발명의 반도체 표면 처리제의 pH는 특별히 제한은 없고, 에칭 조건, 사용되는 반도체 기재의 종류 등에 따라 선택하면 된다. 알칼리성으로 사용하는 경우에는, 예를 들면 암모니아, 아민, 테트라메틸 암모늄 수산화물 등의 제4급 암모늄 수산화물 등을 첨가하면 되고, 산성으로 사용하는 경우에는 무기산, 유기산 등을 첨가하면 된다.
본 발명의 반도체 표면 처리제의 사용온도는 에칭 대상이 되는 고유전율 절연 재료의 종류나 필요한 에칭량에 의해, 사용시간과 함께 적절히 결정된다. 또 세정 방식으로는, 예를 들면 배치식에 의한 침지 세정, 혹은 매엽식에 의한 스프레이 또는 분무 세정 등을 채용할 수 있다.
고유전율 절연 재료는 A1203, Ce03, Dy203, Er203, Eu203, Gd203, Hf02, Ho2O3, La2O3, Lu2O3, Nb2O5, Nd2O3, Pr2O3, ScO3, Sm2O3, Ta2O5, Tb2O3, TiO2, Tm2O3, Y2O3, Yb2O3 혹은 ZrO2로부터 선택되는 적어도 1종을 포함하고 있으면 되고, 보다 바람직하게는 Al2O3, HfO2, Ta2O5, ZrO2이다. 또, 이들에 규소 원자 및 질소 원자를 포함한 재료 또는 이들에 규소 원자, 질소 원자 양쪽 모두를 포함한 재료여도 적용할 수 있다. 또한 상기 재료 중 2개의 재료가 혼합되어 있어도, 적층 상태여도 된다.
실시예 및 비교예에 의해 본 발명을 더욱 구체적으로 설명하지만, 본 발명은 이들 실시예에 의해 전혀 제한되는 것은 아니다.
실시예 1~13, 비교예 1~8
실리콘 웨이퍼 기판상에 절연 재료인 th-SiO2, 또한 고유전율 절연 재료인 HfO2를 형성한 웨이퍼 샘플을 사용하여 에칭 성능 확인을 실시했다. 그 결과를 표 1에 나타냈다.
또한, th-SiO2는 열산화(thermal oxidation)에 의해 형성된 실리콘 산화막을 나타낸다.
고유전율 절연 재료인 HfO2의 평가 기준은 다음과 같다.
○: HfO2의 에칭 정도가 컸다(30 Å/분 이상)
×: HfO2의 에칭 정도가 작았다(30 Å/분 이하)
또, 실리콘 웨이퍼 기판상에 절연 재료인 th-SiO2를 형성한 웨이퍼 샘플을 사용하여 th-SiO2의 에칭 성능 확인을 실시했다. 또 th-SiO2의 에칭 성능과 HfO2의 에칭 성능 비교를 실시하여, 상기 HfO2와 th-SiO2의 에칭 선택비(HfO2/th-SiO2)를 판단 기준으로 했다. 그 결과도 마찬가지로 표 1에 나타냈다.
또한, 평가 기준은 다음과 같다.
○: HfO2와 th-SiO2의 에칭 선택비가 1보다도 컸다
×: HfO2와 th-SiO2의 에칭 선택비가 1보다도 작았다
실시예 14~26, 비교예 9~16
표 2에 나타낸 조성의 반도체 표면 처리제로 처리를 실시해서, 고유전율 절연 재료인 Al2O3의 확인을 실시했다. 또, 절연 재료인 th-SiO2의 에칭 성능 확인을 실시하여, Al2O3의 에칭 성능과의 비교를 실시했다. 그 결과를 표 2에 나타냈다.
실시예 27~39, 비교예 17~24
표 3에 나타낸 조성의 반도체 표면 처리제로 처리를 실시해서, 고유전율 절연 재료인 HfSiON의 확인을 실시했다. 또, 절연 재료인 th-SiO2의 에칭 성능 확인을 실시하여, HfSiON의 에칭 성능과의 비교를 실시했다. 그 결과를 표 3에 나타냈다.
표 1, 2 및 3에 있어서, 본 발명의 반도체 표면 처리제를 적용함으로써, 원하는 고유전율 절연 재료의 에칭이 가능하고 실리콘의 산화물 등을 부식하는 일 없이 고유전율 절연 재료를 선택적이고 효율적으로 에칭하는 것이 확인되었다.
또, 본 발명의 반도체 표면 처리제를 적용함으로써, TiN 등의 금속 재료에 대한 부식성이 적은 것이 확인되었다.
이와 같이 본 발명의 반도체 표면 처리제를 사용하여 고유전율 절연 재료 또는 실리콘의 산화물, 질화물 및 폴리실리콘 등의 절연 재료를 에칭하면, 실리콘의 산화물, 질화물 및 폴리실리콘 등의 절연 재료나 금속 재료에 대한 부식성이 적고, A1203, Hf02, HfSiON, Ta205, Zr02 등의 고유전율 절연 재료를 선택적이고 효율적으로 에칭할 수 있는 것이 분명해졌다.
불소 화합물 산 수용성 유기용매 처리온도 고유전율 절연재료 고유전율 절연재료와 절연재료의 에칭 선택비
종류 농도 중량 % 종류 농도 중량 % 종류 농도 중량 % ℃ Hf02 HfO2/th-SiO2
실시예 1 불화 수소산 2.0 염산 1.0 디프로필렌 글리콜 모노메틸에테르 90 25 ○ ○
2 불화 수소산 1.5 황산 6.0 디메틸 술폭시드 30 30 ○ ○
3 불화 수소산 0.5 질산 2.0 γ-부티로락톤 3.0 40 ○ ○
4 불화 수소산 1.0 아미도 황산 1.0 이소프로판올 50 25 ○ ○
5 테트라 메틸 암모늄 불산염 5.0 염산 3.0 디에틸렌 글리콜 모노부틸에테르 45 25 ○ ○
6 테트라 메틸 암모늄 불산염 7.5 황산 12 벤조니트릴 30 30 ○ ○
7 테트라 메틸 암모늄 불산염 2.5 질산 6.0 아세트산 에틸 3.0 40 ○ ○
8 테트라 메틸 암모늄 불산염 5.0 아미도 황산 3.0 메탄올 50 25 ○ ○
9 불화 나트륨 1.0 염산 1.0 디에틸렌글리콜 모노메틸에테르 45 25 ○ ○
10 불화 나트륨 1.5 황산 6.0 디메틸아세트 아미드 30 30 ○ ○
11 불화 나트륨 0.5 질산 2.0 테트라히드로 푸란 3.0 40 ○ ○
12 불화 나트륨 1.0 아미도 황산 1.0 에탄올 50 25 ○ ○
13 불화 수소산 1.0 염산 황산 1.5 6.0 글리세린 50 25 ○ ○
비교예 1 테트라 메틸 암모늄 불산염 7.5 - - - - 50 × ×
2 불화 수소산 15 - - - - 40 ○ ×
3 - - 염산 36 - - 50 × ×
4 - - - - 디메틸아세트 아미드 30 30 × ×
5 불화 나트륨 2.0 - - 에탄올 50 25 × ×
6 - - 아미도 황산 1.0 이소프로판올 50 25 × ×
7 테트라 메틸 암모늄 불산염 5.0 프로피온산 3.0 메탄올 20 25 ○ ×
8 불화 수소산 5.0 아세트산 6.0 디프로필렌 글리콜 모노메틸에테르 70 50 ○ ×
(주) 잔부는 주로 물
불소 화합물 산 수용성 유기용매 처리온도 고유전율 절연재료 고유전율 절연재료와 절연재료의 에칭 선택비
종류 농도 중량% 종류 농도 중량% 종류 농도 중량 % ℃ A1203 A1203/th-SiO2
실시예 14 산성 불화 암모늄 2.0 염산 1.5 디프로필렌 글리콜 모노메틸에테르 90 25 ○ ○
15 산성 불화 암모늄 1.5 황산 4.0 디메틸포름 아미드 30 30 ○ ○
16 산성 불화 암모늄 0.5 질산 2.0 γ-부티로락톤 3.0 40 ○ ○
17 산성 불화 암모늄 1.0 아미도 황산 3.0 이소프로판올 50 25 ○ ○
18 불화 암모늄 1.0 염산 3.0 디에틸렌 글리콜 모노부틸에테르 45 25 ○ ○
19 불화 암모늄 1.5 황산 8.0 N-메틸 피롤리돈 30 30 ○ ○
20 불화 암모늄 0.5 질산 4.0 아세트산 에틸 3.0 40 ○ ○
21 불화 암모늄 1.0 아미도 황산 6.0 메탄올 50 25 ○ ○
22 불화 칼륨 3.0 염산 1.5 디에틸렌글리콜 모노메틸에테르 45 25 ○ ○
23 불화 칼륨 4.5 황산 4.0 디메틸아세트 아미드 30 30 ○ ○
24 불화 칼륨 1.5 질산 2.0 테트라히드로 푸란 3.0 40 ○ ○
25 불화 칼륨 3.0 아미도 황산 3.0 에탄올 50 25 ○ ○
26 산성 불화 암모늄 1.0 질산 염산 4.0 1.5 글리세린 50 25 ○ ○
비교 예 9 산성 불화 암모늄 5.0 - - - - 50 ○ ×
10 불화 암모늄 1.0 - - - - 40 × ×
11 - - 질산 10 - - 50 × ×
12 - - - - 디메틸포름 아미드 30 30 × ×
13 불화 칼륨 3.0 - - 에탄올 50 25 × ×
14 - - 아미도 황산 6.0 메탄올 50 25 × ×
15 불화 칼륨 4.5 시트르산 3.0 디메틸아세트 아미드 20 25 ○ ×
16 불화 암모늄 0.5 프로피온산 6.0 아세트산 에틸 70 50 × ×
(주) 잔부는 주로 물
불소 화합물 산 수용성 유기용매 처리온도 고유전율 절연재료 고유전율 절연재료와 절연재료의 에칭 선택비
종류 농도 중량 % 종류 농도 중량 % 종류 농도 중량 % ℃ HfSiON HfSiON/ th-SiO2
실시예 27 산성 불화 암모늄 2.0 염산 1.5 디프로필렌 글리콜 모노메틸에테르 90 25 ○ ○
28 산성 불화 암모늄 1.5 황산 6.0 디메틸포름 아미드 30 30 ○ ○
29 산성 불화 암모늄 0.5 질산 2.0 γ-부티로락톤 3.0 40 ○ ○
30 산성 불화 암모늄 1.0 아미도 황산 3.0 이소프로판올 50 25 ○ ○
31 테트라 메틸 암모늄 불산염 7.5 염산 3.0 디에틸렌 글리콜 모노부틸에테르 45 25 ○ ○
32 테트라 메틸 암모늄 불산염 5.0 황산 12 N-메틸 피롤리돈 30 30 ○ ○
33 테트라 메틸 암모늄 불산염 2.5 질산 4.0 아세트산 에틸 3.0 40 ○ ○
34 테트라 메틸 암모늄 불산염 5.0 아미도 황산 6.0 메탄올 45 25 ○ ○
35 불화 칼륨 3.0 염산 1.5 디에틸렌 글리콜 모노메틸에테르 45 25 ○ ○
36 불화 칼륨 4.5 황산 6.0 디메틸아세트아미드 30 30 ○ ○
37 불화 칼륨 1.5 질산 2.0 테트라히드로 푸란 3.0 40 ○ ○
38 불화 칼륨 3.0 아미도 황산 3.0 에탄올 50 25 ○ ○
39 불화 수소산 1 질산 아미도 황산 2.0 3.0 글리세린 50 25 ○ ○
비교 예 17 테트라 메틸 암모늄 불산염 7.5 - - - - 50 × ×
18 불화 수소산 15 - - - - 40 ○ ×
19 - - 아미도 황산 5.0 - - 50 × ×
20 - - - - 아세트산 에틸 3.0 40 × ×
21 산성 불화 암모늄 1.5 - - 디메틸포름 아미드 30 30 × ×
22 - - 아미도 황산 1.5 디에틸렌 글리콜 모노메틸에테르 45 25 × ×
23 산성 불화 암모늄 0.5 말론산 3.0 메탄올 20 25 × ×
24 불화 칼륨 3.0 숙신산 6.0 에탄올 70 50 ○ ×
(주) 잔부는 주로 물

Claims (6)

  1. 불소 화합물과 수용성 유기용매와 무기산을 함유하고, 잔부가 물로 이루어진 것을 특징으로 하는 반도체 표면 처리제.
  2. 청구항 1에 있어서,
    불소 화합물 0.001~10 중량%, 수용성 유기용매 1~99 중량%, 무기산 0.01~50 중량%인 반도체 표면 처리제.
  3. 청구항 1 또는 청구항 2에 있어서,
    불소 화합물이 불화 수소산, 불화 암모늄, 산성 불화 암모늄, 불화 테트라메틸 암모늄, 불화 나트륨 및 불화 칼륨으로부터 선택되는 적어도 1종인 반도체 표면 처리제.
  4. 청구항 1 또는 청구항 2에 있어서,
    수용성 유기용매가 락톤류, 술폭시드류, 니트릴류, 알코올류, 글리콜 에테르류 및 아미드류로부터 선택되는 적어도 1종인 반도체 표면 처리제.
  5. 청구항 1 또는 청구항 2에 있어서,
    무기산이 황산, 질산, 염산, 인산, 술파민산, 아질산 및 아미도 황산으로부 터 선택되는 적어도 1종인 반도체 표면 처리제.
  6. 청구항 1 내지 청구항 5 중 어느 한 항에 기재된 반도체 표면 처리제를 사용하여 고유전율 절연 재료를 에칭하는 것을 특징으로 하는 반도체 디바이스 제조 방법.
KR1020087012679A 2005-12-01 2008-05-27 반도체 표면 처리제 KR101275448B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00348105 2005-12-01
JP2005348105A JP4826235B2 (ja) 2005-12-01 2005-12-01 半導体表面処理剤
PCT/JP2006/323939 WO2007063942A1 (ja) 2005-12-01 2006-11-30 半導体表面処理剤

Publications (2)

Publication Number Publication Date
KR20080071570A true KR20080071570A (ko) 2008-08-04
KR101275448B1 KR101275448B1 (ko) 2013-06-14

Family

ID=38092276

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087012679A KR101275448B1 (ko) 2005-12-01 2008-05-27 반도체 표면 처리제

Country Status (7)

Country Link
US (1) US20090246967A1 (ko)
EP (1) EP1956644A4 (ko)
JP (1) JP4826235B2 (ko)
KR (1) KR101275448B1 (ko)
CN (1) CN101313391A (ko)
TW (1) TW200731394A (ko)
WO (1) WO2007063942A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180039225A (ko) * 2016-10-07 2018-04-18 삼성전자주식회사 습식 식각 방법 및 이를 이용한 반도체 소자의 제조방법

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4326928B2 (ja) * 2003-12-09 2009-09-09 株式会社東芝 フォトレジスト残渣除去液組成物及び該組成物を用いる半導体回路素子の製造方法
JP4998337B2 (ja) * 2008-03-11 2012-08-15 Ｔｄｋ株式会社 誘電体素子の製造方法
SG176188A1 (en) * 2009-05-21 2011-12-29 Stella Chemifa Corp Cleaning liquid and cleaning method
US8859411B2 (en) * 2010-08-20 2014-10-14 Mitsubishi Gas Chemical Company, Inc. Method for producing transistor
US20130045597A1 (en) * 2010-11-19 2013-02-21 Mitsubishi Gas Chemical Company, Inc. Liquid composition for cleaning semiconductor substrate and method of cleaning semiconductor substrate using the same
CN102586780B (zh) * 2012-02-21 2014-01-15 上海正帆科技有限公司 一种酸性蚀刻液及其制备方法和应用
US9012318B2 (en) 2012-09-21 2015-04-21 Micron Technology, Inc. Etching polysilicon
WO2015103146A1 (en) * 2013-12-31 2015-07-09 Advanced Technology Materials, Inc. Formulations to selectively etch silicon and germanium
JP6402007B2 (ja) * 2014-11-14 2018-10-10 野村マイクロ・サイエンス株式会社 レジスト剥離液及びレジスト剥離方法
US10957547B2 (en) 2015-07-09 2021-03-23 Entegris, Inc. Formulations to selectively etch silicon germanium relative to germanium
CN107759816B (zh) * 2017-08-31 2020-08-28 中国石油大学(华东) 一种碳纤维复合材料的表面处理方法
KR20240137719A (ko) * 2019-01-23 2024-09-20 샌트랄 글래스 컴퍼니 리미티드 드라이 에칭 방법, 드라이 에칭제, 및 그 보존 용기
CN111019659B (zh) * 2019-12-06 2021-06-08 湖北兴福电子材料有限公司 一种选择性硅蚀刻液
WO2024048269A1 (ja) * 2022-08-29 2024-03-07 東京エレクトロン株式会社 基板処理方法、および基板処理装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3264405B2 (ja) 1994-01-07 2002-03-11 三菱瓦斯化学株式会社 半導体装置洗浄剤および半導体装置の製造方法
US6562726B1 (en) * 1999-06-29 2003-05-13 Micron Technology, Inc. Acid blend for removing etch residue
TW580736B (en) * 2000-04-27 2004-03-21 Hitachi Ltd Fabrication method for semiconductor device
US6656852B2 (en) * 2001-12-06 2003-12-02 Texas Instruments Incorporated Method for the selective removal of high-k dielectrics
JP4010819B2 (ja) * 2002-02-04 2007-11-21 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP2003332297A (ja) 2002-05-10 2003-11-21 Daikin Ind Ltd エッチング液及びエッチング方法
US20040188385A1 (en) * 2003-03-26 2004-09-30 Kenji Yamada Etching agent composition for thin films having high permittivity and process for etching
US7132370B2 (en) * 2003-08-01 2006-11-07 Interuniversitair Microelektronica Centrum (Imec) Method for selective removal of high-k material
JP2005097715A (ja) * 2003-08-19 2005-04-14 Mitsubishi Chemicals Corp チタン含有層用エッチング液及びチタン含有層のエッチング方法
WO2005019499A1 (ja) * 2003-08-20 2005-03-03 Daikin Industries, Ltd. 金属変質層の除去液及び金属変質層の除去方法
JP2005079316A (ja) * 2003-08-29 2005-03-24 Semiconductor Leading Edge Technologies Inc エッチング方法及び半導体装置の製造方法
WO2005053004A1 (en) * 2003-11-19 2005-06-09 Honeywell International Inc. Selective removal chemistries for sacrificial layers methods of production and uses thereof
JP2005167087A (ja) * 2003-12-04 2005-06-23 Tokyo Electron Ltd クリーニング方法及び半導体製造装置
JP2005189463A (ja) * 2003-12-25 2005-07-14 Mitsubishi Gas Chem Co Inc レジスト剥離液組成物
JP2005209953A (ja) * 2004-01-23 2005-08-04 Tokyo Ohka Kogyo Co Ltd 剥離洗浄液、該剥離洗浄液を用いた半導体基板洗浄方法および金属配線形成方法
US8030263B2 (en) * 2004-07-01 2011-10-04 Air Products And Chemicals, Inc. Composition for stripping and cleaning and use thereof
US20070012662A1 (en) * 2005-07-18 2007-01-18 Audrey Dupont Solution for wet treatment of hafnium containing materials, use of the solution and a wet treatment process

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180039225A (ko) * 2016-10-07 2018-04-18 삼성전자주식회사 습식 식각 방법 및 이를 이용한 반도체 소자의 제조방법

Also Published As

Publication number Publication date
CN101313391A (zh) 2008-11-26
EP1956644A4 (en) 2009-05-20
TW200731394A (en) 2007-08-16
JP4826235B2 (ja) 2011-11-30
US20090246967A1 (en) 2009-10-01
WO2007063942A1 (ja) 2007-06-07
KR101275448B1 (ko) 2013-06-14
JP2007157839A (ja) 2007-06-21
EP1956644A1 (en) 2008-08-13

Similar Documents

Publication Publication Date Title
KR101275448B1 (ko) 반도체 표면 처리제
EP3447791B1 (en) Etching solution for selectively removing silicon-germanium alloy from a silicon-germanium/ silicon stack during manufacture of a semiconductor device
JP5050850B2 (ja) メタル材料用エッチング剤組成物およびそれを用いた半導体デバイスの製造方法
EP3447109B1 (en) Etching solution for selectively removing silicon over silicon-germanium alloy from a silicon-germanium/ silicon stack during manufacture of a semiconductor device
EP3684887B1 (en) Etching solution for simultaneously removing silicon and silicon-germanium alloy from a silicon-germanium/silicon stack during manufacture of a semiconductor device
EP3602606B1 (en) Surface treatment methods and compositions therefor
JP2009200506A (ja) 高誘電率薄膜エッチング剤組成物
US8105998B2 (en) Liquid composition for removing photoresist residue and polymer residue
US20090212021A1 (en) Compositions and methods for selective removal of metal or metal alloy after metal silicide formation
CN115044375A (zh) 蚀刻组合物
JP2007005656A (ja) メタル材料用エッチング剤組成物及びそれを用いた半導体デバイスの製造方法
CN111225965A (zh) 蚀刻组合物
KR20150053212A (ko) 식각 조성물 및 이를 이용한 반도체 소자의 제조방법
TWI504726B (zh) 矽蝕刻液及利用矽蝕刻液之電晶體之製造方法
JP4362714B2 (ja) 高誘電率薄膜エッチング剤組成物及びエッチング方法
TWI816379B (zh) 於製造一半導體裝置時用於從一矽-鍺/矽堆疊選擇性移除矽-鍺合金的蝕刻溶液
WO2023172378A2 (en) Etching compositions
JP2007150118A (ja) 微細加工処理剤、及びそれを用いた微細加工処理方法
JP4189651B2 (ja) 高誘電率薄膜エッチング剤組成物
JP4396267B2 (ja) エッチング剤
KR20160101301A (ko) 세정용 조성물
KR20240158916A (ko) 에칭 조성물

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180516

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 7