KR20080067963A - 고체 상태 촬상 장치 및 촬상 장치 - Google Patents

고체 상태 촬상 장치 및 촬상 장치 Download PDF

Info

Publication number
KR20080067963A
KR20080067963A KR1020080002117A KR20080002117A KR20080067963A KR 20080067963 A KR20080067963 A KR 20080067963A KR 1020080002117 A KR1020080002117 A KR 1020080002117A KR 20080002117 A KR20080002117 A KR 20080002117A KR 20080067963 A KR20080067963 A KR 20080067963A
Authority
KR
South Korea
Prior art keywords
unit
addition
signal
pixel
count
Prior art date
Application number
KR1020080002117A
Other languages
English (en)
Other versions
KR101439227B1 (ko
Inventor
시주노리 마츠모토
야수아키 히사마츠
Original Assignee
소니 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼가이샤 filed Critical 소니 가부시끼가이샤
Publication of KR20080067963A publication Critical patent/KR20080067963A/ko
Application granted granted Critical
Publication of KR101439227B1 publication Critical patent/KR101439227B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 발명에 있어서, 고체 상태 촬상 장치가 제공되며, 상기 장치는: 복수의 화소로부터 얻어지는 아날로그의 화소 신호의 소정 레벨과, 상기 소정 레벨을 디지털 데이터로 변환하기 위해 사용되며 점진적으로 변화하는 참조 신호를 순차적으로 비교하는 비교부와; 상기 비교부에서의 상기 소정 레벨에 대한 비교 처리와 병행해서 카운트 처리를 행하고, 비교 처리가 완료한 시점의 카운트값을 보존유지(保持; holding)함으로써, 상기 복수의 화소 신호를 가산하여 획득된 값을 나타내는 디지털 데이터를 취득하는 카운터부와; 상기 비교부에서의 처리 대상으로 되는 복수의 화소의 공간적인 위치를 선택하는 선택 동작과 가산 동안의 가중값(重付値; weight value)의 비를 제어함으로써, 가산 후의 화소의 공간 위치를 조정하는 가산 공간 위치 조정부를 포함한다.
고체 상태 촬상 장치, 화소 어레이부, 카운트모드 전환부, 카운트클럭 전환부, 촬상 장치, 카메라 제어부.

Description

고체 상태 촬상 장치 및 촬상 장치{SOLID-STATE IMAGING DEVICE AND IMAGING APPARATUS}
본 발명은, 물리량 분포 검출의 반도체 장치의 1예인 고체 상태 촬상 장치 및 촬상 장치에 관한 것이다. 보다 상세하게는, 예를 들면 광이나 방사선 등의 외부로부터 입력되는 전자파(電磁波)에 대해서 감응성(感應性; sensitivity)을 가지는 복수의 단위 구성요소가 배열되어 이루어지고, 단위 구성요소에 의해서 전기신호(電氣信號)로 변환된 물리량 분포를 아날로그의 전기신호로서 판독출력(讀出; read out)하고, 디지털 데이터로 변환하고 나서, 외부로 출력하는 구조(mechanism)에 관한 것이다.
최근에는, 고체 상태 촬상 장치의 1예로서 전하 결합 소자(Charge Coupled Device:CCD) 이미지 센서가 가지는 각종 문제를 극복할 수 있는 금속 산화물 반도체(MOS)나 상보적 금속 산화물 반도체(CMOS)형의 이미지 센서가 주목을 모으고 있다.
예를 들면, CMOS 이미지 센서는, 화소마다 플로팅 확산 증폭기(floating diffusion amplifier) 등과 같은 증폭 회로를 가지고 있으며, 화소 신호의 판독출 력시에 있어서는, 어드레스 제어의 1예로서 화소 어레이부 중의 임의의(어떤, 소정의, 일정의) 1행을 선택하고, 그 1행분을 동시에 액세스해서 행단위로, 다시말해 1행분의 전체화소에 대해서 동시 병렬적으로, 화소 신호를 화소 어레이부로부터 판독출력하는, 이른바 열병렬(column parallel: 列竝列) 출력형 또는 컬럼형이라고 칭해지는 방식이 많이 이용되고 있다.
또, 고체 상태 촬상 장치에서는, 화소 어레이부로부터 판독출력된 아날로그의 화소 신호를, 아날로그-디지털 변환 장치(A/D 변환장치；Analog Digital Converter)에 의해 디지털 데이터로 변환하고 나서 외부로 출력하는 방식이 채택되는 경우도 있다.
이 점에 대해서는, 열병렬 출력형의 이미지 센서에 대해서도 마찬가지이며, 그의 신호 출력 회로에 대해서는 다양한 것이 고안되고 있지만, 그 중의 가장 진보된 형태의 1예로서, 열마다 A/D 변환 장치를 구비하고, 디지털 데이터로서 화소 신호를 외부로 출력(取出; output)하는 방식이 제안되어 있다(예를 들면, 일본공개특허공보 특개(特開)2005-278135호 참조).
또, A/D 변환 방식으로서도, 회로 규모나 처리 속도나 해상도 등의 관점에서 여러가지 방식이 생각되고 있지만, 1예로서, 아날로그의 단위 신호와 디지털 데이터로 변환하기 위한 램프형상의 참조 신호와 비교함과 동시에, 이 비교 처리와 병행해서 카운트 처리를 행하고, 비교 처리가 완료한 시점(時点)의 카운트값에 의거해서 단위 신호의 디지털 데이터를 취득하는, 이른바 싱글슬로프 적분형(single-slope-integrating) 또는 램프 신호 비교형(ramp-singnal-comparision)이라고 불리 우는 A/D 변환 방식이 있다. 전술한 특허 문헌에서도, 이 방식을 채택하고 있다.
여기서, 디지털 스틸 카메라 등 광을 전기신호로 변환해서 화상 신호를 출력하는 장치로서 이용되고 있는 고체 상태 촬상 장치에 있어서, 가산 처리를 행하는 구조가 생각되고 있다. 1예로서, 정지화상(靜止畵) 촬영시에 전체 화소를 판독출력하고, 동화상 촬영시에는 화소수를 가산, 또는 간인(間引; thinning; 솎아냄)하여 줄여서 고속으로 판독출력을 행한다고 하는 바와 같이 경우에 따라서 화소수를 줄이는 처리를 위해서 가산 처리가 이용된다.
CMOS 이미지 센서는 화소 신호를 화소마다 전기신호로 변환하기 때문에 이와 같은 가산 처리 기능을 내장(組入; incorporate)시키는 것도 용이하며, 전술한 특허 문헌에 기재된 고체 상태 촬상 장치에서도, 이 가산 처리 방식을 채택하고 있다.
그렇지만, 가산 대상 화소의 계수(係數)를 균등하게 하는 단순한 가산 처리에서는, 가산후의 화소의 공간 위치의 관계에 기인해서, 반드시 높은 해상도의 가산 화상이 얻어질 수는 없다. 그의 전형적인 원인은, 가산 후의 공간적 위치가 등간격으로 되지 않는 점에 있다.
본 발명은, 상기 상황을 감안해서 이루어진 것이며, 높은 해상도의 가산 화상이 얻어지는 구조를 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 고체 상태 촬상 장치에 있어서는, 먼저, 화소로부터 얻어지는 아날로그 화소 신호의 소정 레벨(예를 들면, 리셋 레벨이나 신호 레벨)과, 이 소정 레벨을 디지털 데이터로 변환하기 위한 점진적으로 변화하는 참조 신호를 비교하는 비교부와; 상기 비교부에 의한 비교 처리와 병행해서 카운트 처리를 행하고, 비교 처리가 완료한 시점의 카운트값을 보존유지(保持; holding)하는 것에 의해 소정 레벨의 디지털 데이터를 취득하는 카운터부를 구비하는 것으로 한다. 다시 말해, 화소 신호에 대한 A/D 변환의 구조로서, 이른바 싱글슬로프 적분형 또는 램프 신호 비교형이라고 불리우는 A/D 변환 방식을 채택한다.
그리고, 본 발명의 실시예에 따른 구조에 있어서, 비교부에서의 처리 대상으로 되는 복수의 화소의 공간적인 위치의 선택 동작과 가산시의 가중값(重付値; weight value)의 비율을 제어함으로써, 가산후의 화소의 공간 위치를 조정하는 가산 공간 위치 조정부를 구비한다.
여기서, "가산시의 가중값의 비율을 제어함으로써, 가산후의 화소의 공간 위치를 조정한다"라는 것은, 가산 대상 화소의 각 가중값을 균등하게 하는 단순 가산에 비해, 가산 화상의 해상도가 보다 고해상도로 되도록 가산후의 화소의 공간 위치를 조정하는 것을 의미한다. 그러한 목적으로, 바람직하게는, 가산 공간 위치 조정부는, 가산 후의 각 화소의 공간 위치가 균등하게 되도록 가산시의 가중값의 비율을 제어한다.
또, 화소가 컬러 화상을 생성하기 위한 색필터가 설치되어 있는 것인 경우, 가산 공간 위치 조정부는, 같은 색(同色)의 화소끼리 가산되도록 비교부에서의 처 리 대상으로 되는 복수의 화소의 공간적인 위치의 선택 동작을 제어함과 동시에, 가산후의 각 색의 화소의 공간 위치가 균등하게 되도록 가산시의 가중값의 비를 제어한다.
가중값의 적정한 설정에 의해서 가산후의 각 화소의 공간 위치를 조정하면, 가산후의 화소 위치가 최적 상태로 균등하게 배열될 수 있다. 그 결과, 단순 가산에 의한 가산 화상의 경우, 때로는 해상도가 저하되는 반면, 확실하게 해상도 저하나 감소를 방지하도록 할 수가 있다.
또한, 고체 상태(solid-state) 촬상 장치는 원칩(one-chip)으로서 형성된 형태이더라도 좋고, 촬상부와 신호 처리부 또는 광학계가 패키징된, 촬상 기능을 가지는 모듈형상의 형태이더라도 좋다.
또, 본 발명은, 고체 상태 촬상 장치 뿐만 아니라, 촬상 장치에도 적용가능하다. 이 경우, 촬상 장치로서, 고체 상태 촬상 장치와 마찬가지 효과를 얻을 수 있다. 여기서, 촬상 장치는, 예를 들면 카메라나 촬상 기능을 가지는 휴대 기기를 가리킨다. 또, "촬상"은, 통상의 카메라 촬영시의 일반적인 화상(像)의 촬영 뿐만 아니라, 광의(廣義)의 의미로서, 지문 검출 등도 포함하는 것이다.
본 발명에 따르면, 가산 대상 화소의 선택 동작에 연동(連動)해서 가중값을 적정하게 설정할 수 있으므로, 해상도 저하가 작아지도록, 가중값의 적정 설정에 의해서 가산후의 화소 위치를 조정할 수가 있다. 그 결과, 높은 해상도가 있는 가산 화상 취득이 가능해진다.
본 발명의 그 밖의 다른 목적, 특징 및 이점은, 이하에서 첨부 도면을 참조하면서 행하는 실시예의 상세한 설명으로부터 명확하게 될 것이다.
이하, 도면을 참조해서 본 발명의 실시예에 대해서 상세하게 설명한다. 또한, 이하에서는, X-Y 어드레스형의 고체 상태 촬상 장치의 1예인, CMOS 고체 상태 촬상 장치를 디바이스로서 사용했을 경우를 예로 들어 설명한다. 또, CMOS 고체 상태 촬상 장치에서 모든 화소가 NMOS로 이루어진다.
단, 이것은 1예에 불과하며, 대상으로 되는 디바이스는 MOS형의 고체 상태 촬상 장치에 한정되지 않는다. 광이나 방사선 등의 외부로부터 입력되는 전자파에 대해서 감응성을 가지는 단위 구성요소를 라인형상 또는 매트릭스형상으로 복수개 배열해서 이루어지는 물리량 분포 검출용의 반도체 장치의 모두에, 후술하는 모든 실시예를 마찬가지로 적용할 수가 있다.
[고체 상태 촬상 장치의 개요]
도 1은, 본 발명의 일 실시예에 따른 CMOS 고체 상태 촬상 장치(CMOS이미지 센서)의 개략 구성도이다.
고체 상태 촬상 장치(1)는, 입사 광량에 따른 신호를 출력하는 수광 소자(전하 생성부의 1예)를 포함하는 복수개의 화소가 행(行; row) 및 열(列; column)로 배열된(즉, 2차원 매트릭스형상의) 화소부를 가지고, 각 화소로부터의 신호 출력이 전압 신호이며, CDS(Correlated Double Sampling; 상관 이중 샘플링) 처리 기능부나 아날로그 디지털 변환부(ADC；Analog Digital Converter) 등이 열병렬(列竝列; column-parallel manner)로 설치되어 있는 것이다.
"열병렬로 CDS 처리 기능부나 ADC가 설치되어 있다"라는 것은, 수직열의 수직 신호선(열 신호선의 1예)(19)에 대해서 실질적으로 병렬로 복수의 CDS 처리 기능부나 ADC가 설치되어 있다는 것을 의미한다.
복수의 각 기능부는, 디바이스를 평면으로 보았을 때(平面視), 모두(공히) 화소 어레이부(10)에 대해서 열방향의 한쪽 단부측(端緣側; one end side)(도면의 하측에 배치되어 있는 출력측)에만 배치되어 있는 형태의 것이더라도 좋고, 화소 어레이부(10)에 대해서 열방향의 한쪽의 단부측(도면의 하측에 배치되어 있는 출력측)과 그의 반대측인 다른쪽 단부측(도면의 상측)에 나누어 배치되어 있는 형태의 것이더라도 좋다. 후자의 경우, 행방향의 판독출력 주사(수평 주사)를 행하는 수평 주사부도, 상기 화소부(10)의 양 단부측에 나누어 배치하여, 각각이 독립적으로 동작가능하게 구성하는 것이 좋다.
예를 들면, 열병렬로 CDS 처리 기능부나 ADC가 설치되어 있는 전형예는, 촬상부의 출력측에 배치한 컬럼 영역이라고 불리우는 부분에, CDS 처리 기능부나 디지털 변환부를 수직열마다 설치되며, 신호가 출력측으로 순차적으로 판독출력되는, 컬럼형이다. 대안적으로, 컬럼형(열 병렬형) 뿐만 아니라, 하나의 CDS 처리 기능부와 하나의 ADC가 복수의(예를 들면, 2개분) 인접 수직 신호선(19)(수직열)에 대해할당되거나, 또는 하나의 CDS 기능부 및 하나의 ADC가 N개 걸러(in N other lines)(N은 양의 정수) N개의 수직 신호선에 대해 할당될 수 있는데, 즉, 두 라인 사이에 (N-1)개 선이 존재한다.
컬럼형을 제외한 것은, 어떠한 형태라도, 복수의 수직 신호선(19)(수직열)이 1개의 CDS 처리 기능부나 디지털 변환부를 공통으로 사용하는 구성으로 되므로, 화소 어레이부(10) 측으로부터 공급되는 복수열분의 화소 신호를 1개의 CDS 처리 기능부나 디지털 변환부에 공급하는 전환(切替; switching) 회로(스위치)를 설치한다. 또한, 출력 신호를 보존유지하는 메모리는 후속 단에서의 처리에 따라 필요할 수 있다.
어느 경우이든, 복수의 수직 신호선(19)(수직열)에 대해서 1개의 CDS 처리 기능부나 디지털 변환부를 할당하는 형태 등을 채택하는 것에 의해, 각 화소 신호의 신호 처리를 화소열 단위로 판독출력한 후에 행함으로써, 마찬가지 신호 처리를 각 단위 화소내에서 행하는 것에 비해, 각 단위 화소내의 구성을 간소화하여, 이미지 센서의 다화소화(多畵素化), 소형화, 저비용화 등을 실현할 수가 있다.
또, 열병렬로 배치된 복수의 신호 처리부에 의해 1행분의 화소 신호를 동시에 병행해서 처리할 수 있으므로, 출력 회로측이나 디바이스의 외부에서 1개의 CDS 처리 기능부나 디지털 변환부에 의해 처리를 행하는 경우에 비해, 신호 처리부를 저속으로 동작시킬 수 있어, 소비 전력이나 대역(帶域) 성능이나 잡음 등의 면에서 유리하다. 거꾸로 말하면, 소비 전력이나 대역 성능 등을 동일하게 하는 경우, 센서 전체의 고속 동작이 가능해진다.
또한, 컬럼형의 구성인 경우, 저속으로 동작시킬 수 있어 소비 전력이나 대역 성능이나 잡음 등의 면에서 유리함과 동시에 전환 회로(스위치)가 불필요하다는 이점도 있다. 이하의 실시예에서는, 특별히 언급하지 않는 한, 이 컬럼형으로 설명 한다.
도 1에 도시하는 바와 같이, 본 발명의 실시예에 따른 고체 상태 촬상 장치(1)는, 복수의 단위 화소(3)가 행 및 열로 배열된 화소부나 촬상부 등이라고도 칭해지는 화소 어레이부(10)와, 화소 어레이부(10)의 외측에 설치된 구동 제어부(7)와, 화소 어레이부(10)의 단위 화소(3)에 화소 신호 판독출력을 위한 동작 전류(판독출력 전류)를 공급하는 판독출력 전류원부(24)와, 수직열마다 배치된 컬럼 A/D 회로(25)를 가지는 컬럼 처리부(26)와, 컬럼 처리부(26)에 A/D 변환용의 참조 신호 Vslop를 공급하는 참조 신호 생성부(27)와, 출력부(29)를 구비하고 있다. 이들의 각 기능부는, 동일한 반도체 기판상에 설치되어 있다.
또한, 참조 신호 Vslop는, 전체적으로 소정의 기울기를 가지고 선형으로 변화하는 파형을 가지는 것이면 좋고, 그 파형 변화가 매끄러운 슬로프형상을 나타내는 것이더라도 좋으며, 레벨을 순차적으로 변경시키는 계단형상 파형이 사용될 수 있다.
본 실시예의 컬럼 A/D 회로(25)는, 화소 신호 So의 기준 레벨인 리셋 레벨 Srst와 신호 레벨 Ssig를 독립해서 디지털 데이터로 변환하는 A/D 변환부와, 리셋 레벨 Srst의 A/D 변환 결과와 신호 레벨 Ssig의 A/D 변환 결과 사이에서 차동(差分) 처리를 실행함으로써, 리셋 레벨 Srst와 신호 레벨 Ssig의 차(差)로 나타내어지는 신호 성분의 디지털 데이터를 취득하는 차동(差分) 처리부의 기능을 가지고 있다.
또한, 컬럼 처리부(26)의 전단(前段) 또는 후단에는, 필요에 따라서 신호 증 폭 기능을 가지는 자동 이득 제어(AGC) 회로 등을 컬럼 처리부(26)와 동일한 반도체 영역에 설치하는 것도 가능하다. 컬럼 처리부(26)의 전단에서 AGC를 행하는 경우에는 아날로그 증폭, 컬럼 처리부(26)의 후단에서 AGC를 행하는 경우에는 디지털 증폭으로 된다. n비트의 디지털 데이터를 단순하게 증폭해 버리면, 계조(階調)가 손상되어 버릴 가능성이 있기 때문에, 어느 쪽인가 하면 아날로그형태로 증폭한 후에 디지털 변환하는 것이 바람직하다고 생각된다.
구동 제어부(7)는, 화소 어레이부(10)의 신호를 순차 판독출력하기 위한 제어 회로 기능을 가지고 있다. 예를 들면, 구동 제어부(7)로서는, 열 어드레스나 열 주사를 제어하는 수평 디코더(12a) 및 수평 구동부(12b)를 가지는 수평 주사 회로(열주사 회로)(12)와, 행 어드레스나 행 주사를 제어하는 수직 디코더(14a) 및 수직 구동부(14b)를 가지는 수직 주사 회로(행주사 회로)(14)와, 내부 클럭을 생성하는 기능을 가지는 통신/타이밍 제어부(20)를 구비하고 있다.
또한, 도 1에 있어서, 통신/타이밍 제어부(20) 근방에 점선으로 나타내는 바와 같이, 고속 클럭 생성부의 1예로서, 입력된 클럭 주파수보다 고속인 클럭 주파수의 펄스를 생성하는 클럭 변환부(23)를 설치하도록 해도 좋다. 통신/타이밍 제어부(20)는, 단자(5a)를 거쳐서 입력되는 입력 클럭(마스터클럭) CLK0이나 클럭 변환부(23)에서 생성된 고속 클럭에 의거해서 내부 클럭을 생성한다.
클럭 변환부(23)에서 생성된 고속 클럭을 근원(源; base)으로 하는 신호를 이용하는 것에 의해, A/D 변환 처리 등을 고속으로 동작시킬 수 있게 된다. 또, 고속 클럭을 이용해서, 고속의 계산을 필요로 하는 움직임 추출(motion extraction) 이나 압축처리(compression)를 행할 수가 있다. 또, 컬럼 처리부(26)로부터 출력되는 패러렐 데이터를 시리얼 데이터화해서 디바이스 외부로 영상 데이터 D1을 출력할 수도 있다. 이렇게 함으로써, A/D 변환된 디지털 데이터의 비트분보다도 적은 단자로 고속 동작 출력하는 구성을 채택할 수가 있다.
클럭 변환부(23)는, 입력된 클럭 주파수보다도 고속의 클럭 주파수의 펄스를 생성하는 체배(遞倍; multiplier) 회로를 내장(內藏; built-in)하고 있다. 이 클럭 변환부(23)는, 통신/타이밍 제어부(20)로부터 저속 클럭 CLK2를 수신하고, 그것을 기초(元)로 해서 2배 이상 높은 주파수의 클럭을 생성한다. 클럭 변환부(23)의 체배 회로로서는, k1을 저속 클럭 CLK2의 주파수의 배수로 했을 때에 k1 체배 회로를 설치하면 좋고, 다양한 알려진 각종 회로를 이용할 수가 있다.
도 1에서는, 간단하게 하기 위해서 행 및 열의 일부를 생략해서 도시하고 있지만, 현실적로는, 각 행이나 각 열에는, 수십 내지 수천의 단위 화소(3)가 각 행 또는 각 열로 배치되어 화소 어레이 단위를 형성한다. 이 단위 화소(3)는, 전형적으로는, 수광 소자(전하 생성부)로서의 포토다이오드와 증폭용의 반도체 소자(예를 들면, 트랜지스터(TR))를 가지는 화소내(in-pixel) 증폭기로 구성된다.
화소내 증폭기로서는, 단위 화소(3)의 전하 생성부에서 생성 및 축적된 신호 전하를 전기 신호로서 출력할 수 있는 것이면 좋고, 여러 가지 구성을 사용할 수 있지만, 일반적으로는, 플로팅 확산 증폭기 구조가 이용된다. 1예로서는, 단일 전하 생성기에 제공되는 네 개의 트랜지스터를 포함하는 플로팅 확산 증폭기는 CMOS형 센서에서 범용으로 사용되며, 이들 네 개의 트랜지스터는, 전하 판독 출력부(전 송(轉送) 게이트부/판독출력 게이트부)의 1예인 판독출력 선택용 트랜지스터, 리셋 게이트부의 1예인 리셋 트랜지스터, 수직 선택용 트랜지스터 및, 플로팅 확산의 전위 변화를 검출하는 검출 소자의 1예인 소스 폴로워(source follower) 구성의 증폭용 트랜지스터이다.(예를 들면, 후술하는 도 2 참조).
또는, 전하 생성부에 의해 생성된 신호 전하에 대응하는 신호 전압을 증폭하기 위한, 드레인선(DRN)에 접속된 증폭용 트랜지스터와, 전하 생성부를 리셋하기 위한 리셋 트랜지스터와, 수직 시프트 레지스터로부터 전송 배선(TRF)을 거쳐서 주사되는 판독출력 선택용 트랜지스터(전송 게이트부)를 가지는, 3개의 트랜지스터로 이루어지는 구성의 것을 사용할 수도 있다.
또한, 고체 상태 촬상 장치(1)는, 색분리 필터를 사용함으로써, 화소 어레이부(10)를 컬러 촬상을 수행하도록 만들어질 수 있다. 가장 특정하게는, 화소 어레이부(10)에서의 각 전하 생성부(포토다이오드 등)의 전자파(본 예에서는, 광)가 입사되는 수광면에, 컬러 화상을 촬상하기 위한 복수색의 색필터의 조합으로 이루어지는 색분해 필터의 어느 하나의 색필터를, 예를 들면 이른바 베이어(Bayer) 배열 등으로 해서 설치함으로써, 컬러 화상 촬상 대응으로 한다.
베이어 배열로 하는 경우, 도시하는 바와 같이, 동일행의 화소에는, G(Green)및 R(Red)의 컬러 필터 또는 B(Blue) 및 G의 컬러 필터가 배치되고, 그들이 2차원 격자형상으로 배열되게 된다.
단위 화소(3)는, 행 선택을 위한 행 제어선(15)을 거쳐서 수직 주사부(14)와, 또 수직 신호선(19)을 거쳐서 컬럼 A/D 회로(25)가 수직열마다 설치되어 있는 컬럼 처리부(26)와 각각 접속되어 있다. 여기서, 행 제어선(15)은 수직 주사부(14)로부터 화소에 들어가는(entering) 배선 전반(全般; 모두)을 나타낸다.
수평 주사 회로(12)는, 컬럼 처리부(26)로부터 카운트값을 수평 신호선(18)에 판독출력하는 판독출력 주사부의 기능을 가진다. 수평 신호선(18)의 후단(출력측)에는, 출력 회로(28)가 설치되어 있다.
또한, 필요에 따라서, 출력 회로(28)의 전단에, 디지털 연산부(29)를 설치해도 좋다. 여기서, "필요에 따라서"라는 말은, 수평 방향에 관한 가산 처리를 필요로 하는 경우를 의미한다. 따라서, 디지털 연산부(29)는, 기본적으로는, 수평 방향에 대해서, 복수열의 데이터를 가산 처리하는 기능을 가진다. 또, 수평 신호선(18)과의 결선 양태(結線態樣)에 따라서, 가산 대상의 복수열의 데이터를 기억(記憶; store)하는 메모리를 구비하도록 한다. 예를 들면, 가산 대상의 복수열을 개별 시스템의 수평 신호선(18)을 거쳐서 디지털 연산부(29)에 전달하는 결선 양태로 할 때에는 메모리가 불필요하지만, 1개의 시스템의 수평 신호선(18)을 거쳐서 전달할 때에는, 피가산(被加算; 가산 대상) 열의 데이터를 보존유지해 두는 메모리가 필요하게 된다.
수평 주사부(12)는, 저속 클럭 CLK2와 동기해서 컬럼 처리부(26)의 컬럼 A/D 회로(25)를 순번대로(순차) 선택하고, 그 신호를 수평 신호선(18)에 인도(lead)하는 것이다. 예를 들면, 수평 방향의 판독출력 열을 규정하는(컬럼 처리부(26)내의 개개의 컬럼 A/D 회로(25)를 선택하는) 수평 디코더(12a)와, 수평 디코더(12a)에 의해 규정된 판독출력 어드레스에 따라서, 컬럼 처리부(26)의 각 신호를 수평 신호 선(18)에 인도하는 수평 구동부(12b)를 가진다. 또한, 수평 신호선(18)은, 예를 들면 컬럼 A/D 회로(25)가 취급하는 비트수n(n은 양의 정수)분, 예를 들면 10(=n)비트라면, 그 비트수 분에 대응해서 10개 배치된다.
수평 주사부(12)나 수직 주사 회로(14) 등의 구동 제어부(7)의 각 요소는, 화소 어레이부(10)와 함께, 반도체 집적회로 제조 기술과 마찬가지 기술을 이용해서 단결정 실리콘 등의 반도체 영역에 일체적으로(integrally) 형성되고, 반도체 시스템의 1예인 고체 상태 촬상 장치로서 구성된다.
이들의 각 기능부는, 반도체 집적회로 제조 기술과 마찬가지 기술을 이용해서 단결정 실리콘 등의 반도체 영역에 일체적으로 형성된 이른바 1칩의 것(동일한 반도체 기판상에 설치되어 있는 것)으로서, 반도체 시스템의 1예인 CMOS 이미지 센서로서, 본 실시예의 고체 상태 촬상 장치(1)의 일부를 이루도록 구성된다.
또한, 고체 상태 촬상 장치(1)는, 이와 같이 각 부가 동일한 반도체 영역에 일체적으로 형성된 1칩으로서 형성된 형태이더라도 좋고, 도시를 생략하지만, 화소 어레이부(10), 구동 제어부(7), 컬럼 처리부(26) 등의 각종 신호 처리부 이외에, 촬영 렌즈, 광학 저역통과 필터, 또는 적외광 컷 필터 등의 광학계도 포함하는 상태에서, 이들을 하나로 합쳐서 패키징된 촬상 기능을 가지는 모듈형상의 형태로 해도 좋다.
수평 주사부(12)나 수직 주사부(14)는, 예를 들면 디코더를 구비해서 구성되고, 통신/타이밍 제어부(20)로부터 부여(공급)되는 제어 신호 CN1, CN2에 응답해서 시프트 동작(주사)을 개시하도록 되어 있다. 이 때문에, 예를 들면 행 제어선(15) 에는, 단위 화소(3)를 구동하기 위한 각종 펄스 신호(예를 들면, 화소 리셋 펄스 RST, 전송 펄스 TRG, 수직 선택 펄스 VSEL 등)가 포함된다.
통신/타이밍 제어부(20)는, 도시하지 않지만, 각 부의 동작에 필요한 클럭이나 소정 타이밍의 펄스 신호를 공급하는 타이밍 생성기 TG(판독출력 어드레스 제어 장치의 1예)의 기능 블록과, 단자(5a)를 거쳐서 외부의 주제어부로부터 공급되는 마스터클럭 CLK0을 수취하고, 또 단자(5b)를 거쳐서 외부의 주제어부로부터 공급되는 동작 모드 등을 지령(指令)하는 데이터 DATA를 수취하고, 또 고체 상태 촬상 장치(1)의 정보를 포함하는 데이터를 외부의 주제어부에 출력하는 통신 인터페이스의 기능 블록을 구비한다.
예를 들면, 통신/타이밍 제어부(20)는수평 어드레스 신호를 수평 디코더(12a)에, 또 수직 어드레스 신호를 수직 디코더(14a)에 출력하며, 각 디코더(12a, 14a)는, 그 신호를 받아서 대응하는 행 또는 열을 선택한다.
이 때, 단위 화소(3)를 2차원 매트릭스형상으로 배치하고 있으므로, 화소 신호 생성부(5)에서 생성되고 수직 신호선(19)을 거쳐서 열방향으로 출력되는 아날로그의 화소 신호를 행 단위로(열병렬로) 액세스해서 취입(取入; loading, taking, acquiring)하는 (수직) 주사 판독(scan reading)을 행하고, 그 후에, 수직열의 배열 방향인 행방향으로 액세스해서 화소 신호(본 예에서는 디지털 화된 화소 데이터)를 출력측으로 판독출력하는 (수평) 주사 판독을 행하도록 함으로써, 화소 신호나 화소 데이터의 판독출력의 고속화를 도모하는 것이 좋다. 물론, 주사 판독에 한정되지 않고, 판독출력하고 싶은 단위 화소(3)를 직접 어드레스 지정함으로써, 필 요한 단위 화소(3)의 정보만을 판독출력하는 랜덤 액세스도 가능하다.
또, 통신/타이밍 제어부(20)에서는, 단자(5a)를 거쳐서 입력되는 마스터클럭(마스터클럭) CLK0와 동일한 주파수의 클럭 CLK1이나, 그것을 2분주한 클럭이나 더 분주한 저속의 클럭을 디바이스내의 각 부, 예를 들면 수평 주사부(12), 수직 주사부(14), 컬럼 처리부(26) 등에 공급한다. 이하, 2분주한 클럭이나 그 이하의 주파수의 클럭 전반을 한데 합쳐서, 저속 클럭 CLK2라고도 지칭한다.
수직 주사부(14)는, 화소 어레이부(10)의 행을 선택하고, 그 행에 필요한 펄스를 공급하는 것이다. 예를 들면, 수직 방향의 판독출력 행을 규정하는(화소 어레이부(10)의 행을 선택하는) 수직 디코더(14a)와, 수직 디코더(14a)에 의해 규정된 판독출력 어드레스상(행방향)의 단위 화소(3)에 대한 행 제어선(15)에 펄스를 공급해서 구동하는 수직 구동부(14b)를 가진다. 또한, 수직 디코더(14a)는, 신호를 판독출력하는 행 이외에, 전자 셔터용의 행 등도 선택한다.
또, 본 실시예에서는, 모든 단위 화소(3)의 정보를 판독출력하는 순차 주사(progressive scanning) 방식으로의 통상 프레임율 모드와, 통상 프레임율 모드시에 비해서, 프레임율을 N배, 예를 들면 2배로 올리는 고속 프레임율 모드와의 각 동작 모드에 대응한 A/D 변환 동작을 선택적으로 행할 수 있는 구성으로 되어 있다.
수평 주사 회로(12)나 수직 주사 회로(14)에서는, 수평 디코더(12a)나 통상 프레임율 모드시의 순차 주사(sequential scanning) 뿐만 아니라, 고속 프레임율 모드시에, 가산 판독출력 동작이나 간인 판독출력 동작을 가능하게 할 수 있도록, 처리 대상의 행이나 열을 임의로(arbitrarily) 선택할 수 있도록 어드레스 디코더에 의해서 구성하는 것이 바람직하다.
특히, 컬러 화상 촬상용의 색분리 필터가 화소 어레이부(10)의 각 단위 화소(3)에 설치되는 경우에 있어서, 가산 판독출력 동작과의 관계에 있어서는, 적어도 수직 주사 회로(14)에 관해, 같은 색의 단위 화소(3)끼리의 가산 처리를 실현할 수 있도록 하는 것이 바람직하고, 수직 방향의 가산 처리를 A/D 변환 처리와 병행해서 행하도록 할 수 있도록, 적어도 수직 주사 회로(14)에 대해서는, 임의의 행 제어선(15)을 선택할 수 있도록 하는 수직 디코더(14a)를 구비하고 있는 것이 바람직하다.
컬러 화상 촬상시에 다른 컬러 필터 요소를 가지는 화소끼리의 가산을 행하면 혼합색을 일으킨다. 반면, 예를 들면 베이어 배열에 있어서 홀수행끼리 및 짝수행끼리의 화소 가산을 행하는 등, 같은 색끼리의 가산 연산을 행하면, 화소 가산에 수반하는 혼합색이 발생하는 일은 없다.
여기서, "수직 방향의 가산 처리를 A/D 변환 처리와 병행해서 행한다"라는 것은, 가산 처리의 대상으로 되는 복수행 중의 최후의 처리 대상 행에 대한 A/D 변환 처리 결과로서 얻어지는 카운터값이, 가산 처리의 대상으로 되는 복수행의 단위 화소(3)의 화소 신호의 A/D 변환 결과를 가산한 상태를 나타내는 것을 의미한다. 특히, 카운터부(254)에서 CDS 처리를 A/D 변환과 함께 실행하는 경우이면, 신호 성분끼리의 가산 결과를 나타내는 것을 의미한다. 다시 말해, 컬럼 A/D 회로(25)내에서 A/D 변환 처리와 함께 수직 방향의 가산 처리를 실행하는 것을 의미한다.
물론, 원리적으로는, 이것은 필수가 아니며, 판독출력 행을 임의로 선택가능한 수직 디코더(14a) 대신에 판독출력 행을 순번대로 선택해 가는 단순한 주사 회로를 사용하고, 수직 방향으로 순차 주사로 판독출력한 후에, 디지털 연산 처리에 의해 가산 처리를 실행해도 좋다. 단, 이 경우, 가산 처리의 대상으로 되는 복수행 분의 데이터를 보존유지해 두는 외부 메모리(복수행 분의 라인 메모리)가 필요하게 된다.
또는, 가산 처리의 대상으로 되는 복수행의 각각에 대해서 독립해서 판독출력하고 나서 가산 처리를 컬럼 처리부(26)의 외부에서 디지털 연산 처리에 의해서 가산 처리를 실행하는 것도 생각된다. 이 경우, 외부 메모리(복수행 분의 라인메모리)는 불필요하지만, 컬럼 처리부(26)(컬럼 A/D 회로(25)), 참조 신호 생성부(27), 수평 주사 회로(12) 및, 수직 주사 회로(14)를, 그 복수행의 계통만큼 배치할 필요가 있어, 회로 규모가 증가하는 난점이 있다. 예를 들면, 2행분의 가산 처리를 실행하도록 하는 경우라면, 화소 어레이부(10)를 사이에 두도록 해서 두 개의 회로를 배치하게 된다.
그것에 대해, 컬럼 A/D 회로(25)내에서 A/D 변환 처리와 함께 수직 방향의 가산 처리를 실행해 버리면, 외부 메모리나 복수 계통의 컬럼 처리부(26) 등을 배치하는 것이 필요하지 않는다는 이점이 있다. 이 점에 주목해서, 본 실시예에서는, 컬럼 A/D 회로(25)내에서 A/D 변환 처리와 함께 수직 방향의 가산 처리를 실행하는 구조를 채택한다.
한편, 같은 색의 단위 화소(3)끼리의 수평 방향의 가산 처리에 관해서는, 출 력 회로(28)측으로의 판독출력 열을 임의로 선택가능한 수평 디코더(12a)를 사용하는 것 대신에 판독출력 열을 순번대로 선택해 가는 단순 순차 주사 회로를 사용하며, 수평 방향으로 순차 주사에 의해 판독출력한 후에, 디지털 연산 처리에 의해 가산 대상의 같은 색의 단위 화소(3)를 선택해서 가산 처리를 실행해도 좋다. 또는, 수평 디코더(12a)에 의해서, 가산 대상의 같은 색의 단위 화소(3)의 성분이 순번대로 보내지도록(공급되도록) 판독출력 행의 선택 순서를 적당히 전환(switching)할 수 있도록 하면서, 수평 방향으로 선택순으로 판독출력한 후에, 디지털 연산 처리(예를 들면, 디지털 연산부(29)를 이용한다)에 의해, 순번대로 보내져 오는 같은 색의 단위 화소(3)의 성분을 가산 처리해도 좋다.
또, 일본공개특허공보 특개2005-278135호, 특히 상기 공보의 제4 실시예나 제5 실시예에 기재된 바와 같이, 판독출력 대상 열을 전환하는 선택 스위치를 화소 어레이부(10)와 컬럼 A/D 회로(25) 사이에 선택 스위치를 설치함과 동시에, 컬럼 처리부(26)(컬럼 A/D 회로(25)), 참조 신호 생성부(27), 수평 주사 회로(12) 및, 수직 주사 회로(14)를, 화소 어레이부(10)를 사이에 두도록 해서 각각 1쌍씩을 배치하도록 하여, 예를 들면 홀수열끼리(예를 들면, 1번째 열와 3번째 열)나 짝수열끼리(예를 들면, 2번째 열와 4번째 열)의 화소 가산을 실현가능하게 하는, 또는 화소 가산하는 열의 조합을 임의로 전환가능하게 하는 구성을 채택해도 좋다.
이와 같은 구성의 고체 상태 촬상 장치(1)에 있어서, 단위 화소(3)로부터 출력된 화소 신호는, 수직열마다, 수직 신호선(19)을 거쳐서, 컬럼 처리부(26)의 컬럼 A/D 회로(25)에 공급한다.
컬럼 처리부(26)의 각 컬럼 A/D 회로(25)는, 1열분의 화소의 아날로그 신호 So를 받아서, 그 아날로그 신호 So를 처리한다. 예를 들면, 각 컬럼 A/D 회로(25)는, 아날로그 신호를, 예를 들면 저속 클럭 CLK2를 이용하여, 예를 들면 10비트의 디지털 신호에 아날로그 디지털 변환기(ADC) 회로를 가진다.
컬럼 처리부(26)에서의 A/D 변환 처리로서는, 행 단위로 병렬로 보존유지된 아날로그 신호를, 열마다 설치된 컬럼 A/D 회로(25)를 사용해서, 행마다 병렬로 A/D 변환하는 방법을 채택한다. 이 때에는, 싱글슬로프 적분형(또는 램프 신호 비교형)의 A/D 변환 방법을 사용한다. 이 방법은, 간단한 구성으로 A/D 변환기를 실현할 수 있기 때문에, 병렬로 설치해도 회로 규모가 커지지 않는 특징을 가진다.
싱글슬로프 적분형의 A/D 변환시에는, 변환 개시로부터 참조 신호 Vslop와 처리 대상 신호 전압이 일치할 때까지의 시간에 의거해서, 아날로그 처리 대상 신호를 디지털 신호로 변환한다. 이것을 위한 구조로서는, 원리적으로는, 콤퍼레이터(전압 비교기)에 램프형상의 참조 신호 Vslop를 공급함과 동시에, 클럭 신호로의 카운트(계수; counting)를 개시하고, 수직 신호선(19)을 거쳐서 입력된 아날로그의 화소 신호를 참조 신호 Vslop와 비교하는 것에 의해서 비교 결과를 나타내는 펄스 신호가 얻어질 때까지의 클럭수를 카운트함으로써 A/D 변환을 행한다.
또, 이 때, 회로 구성을 궁리(연구, 개발)함으로써, A/D 변환과 함께, 수직 신호선(19)을 거쳐서 입력된 전압 모드의 화소 신호에 대해서, 화소 리셋 직후의 신호 레벨(잡음 레벨 또는 리셋 레벨이라고 칭한다)과 진짜(수광 광량에 따른) 신호 레벨 Vsig와의 차동을 취하는 처리(이른바 CDS 처리와 등가)를 행할 수가 있다. 이것에 의해, 고정 패턴 잡음(FPN；Fixed Pattern Noise)나 리셋 잡음라고 불리우는 잡음 신호 성분을 없앨(제거할) 수가 있다.
[참조 신호 생성부와 컬럼 A/D 회로와의 상세]
참조 신호 생성부(27)는, 디지털-아날로그 변환 회로(DAC；Digital Analog Converter)(27a)를 구비해서 구성되어 있으며, 통신/타이밍 제어부(20)로부터의 제어 데이터 CN4로 나타내어진 초기값으로부터 카운트클럭 CKdac와 동기해서, 계단형(階段狀; stepped-shape) 톱니 파형 또는 램프 파형(이하, 참조 신호 Vslop라고도 칭한다) 신호를 생성해서, 컬럼 처리부(26)의 개개의 컬럼 A/D 회로(25)에, 이 생성한 계단형의 톱니 파형 참조 신호 Vslop를 A/D 변환용의 참조 전압(ADC 기준 신호)으로서 공급하도록 되어 있다. 또한, 미도시되었지만, 잡음 방지용 필터를 설치하면 좋다.
또한, 이 참조 신호 Vslop는, 클럭 변환부(23)의 체배 회로에서 생성되는 체배 클럭(고속 클럭)을 기준으로 해서 생성함으로써, 단자(5a)를 거쳐서 입력되는 마스터클럭 CLK0에 의거해서 생성하는 것보다도 고속으로 변화시킬 수가 있다.//
통신/타이밍 제어부(20)로부터 참조 신호 생성부(27)의 DA 변환 회로(27a)에 공급되는 제어 데이터 CN4는, 비교 처리마다의 참조 신호 Vslop가 기본적으로는 같은 변화율로 되도록, 시간에 대한 디지털 데이터의 변화율을 동일하게 하는 정보도 포함하고 있다. 구체적으로는, 카운트클럭 CKdac와 동기해서, 단위 시간마다 1씩 카운트값을 변화시키고, 그 카운트값을 전류 가산형의 DA 변환 회로에 의해 전압 신호로 변환하도록 한다.
여기서, 본 실시예의 DA 변환 회로(27a)는, 통신/타이밍 제어부(20)의 제어하에서 참조 신호 Vslop의 변화 특성(구체적으로는, 기울어)을, 전압 비교부(252)에서의 비교 처리 도중(途中)에 변경가능하게 되어 있다(구체적으로는, 보다 더 커지도록 할 수 있다).
참조 신호 Vslop의 기울기 조정은, 예를 들면 카운트클럭 CKdac의 주파수(클럭 주기)를 변경하는 방법을 채택할 수가 있다. 예를 들면, DA 변환 회로(27a)에 공급되는 카운트클럭 CKdac를, 당초는(처음에는, 초기에는) 카운트클럭 CK0과 동일하게 해 두지만, 소정 회수(回數)의 카운트가 완료했을 때 카운트클럭 CK0에 대해서 2배속으로 하고, 또 소정 회수의 카운트가 완료했을 때 카운트클럭 CK0에 대해서 4배속으로 하는 등, 카운트클럭 CK0에 대해서 2^m배속으로 하면 좋다.
또한, 여기서 설명한 참조 신호 Vslop의 기울기 변경 방법은 1예에 불과하며, 이와 같은 방법에 한정되지 않는다. 예를 들면, 참조 신호 생성부(27)에 부여하는(공급하는) 카운트클럭 CKdac의 주기를 일정하게 하면서, 카운터값을 x, 초기값을 α, 제어 데이터 CN4에 포함되어 있는 참조 신호 Vslop의 기울기(변화율) β로 해서 y=α-β*x에 의해서 산출되는 전위를 출력하는 등, 제어 데이터 CN4에 포함되어 있는 램프 전압의 기울기(변화율)를 지시하는 정보에 의해, 1개의 카운트클럭 CKdac마다의 전압 변화분 ΔSLP를 조정하는 등, 임의의 회로를 이용할 수가 있다. 참조 신호 Vslop의 기울기 조정은, 예를 들면 클럭 주기를 바꾸는 것 이외에, 단위 전류원(電流源)의 전류량을 바꾸는 것에 의해서, 클럭 당 ΔSLP를 조정하는 것에 의해서도 실현할 수가 있다.
컬럼 A/D 회로(25)는, 참조 신호 생성부(27)의 DA 변환 회로(27a)에서 생성되는 참조 신호 Vslop와, 행 제어선(15)(V0, V1, …)마다 단위 화소(3)로부터 수직 신호선(19)(H0, H1, …)을 경유해서 공급되는 아날로그 화소 신호를 비교하는 전압 비교부(252)와, 전압 비교부(252)가 비교 처리를 완료할 때까지의 시간을 카운트하고, 그 결과를 보존유지하는 카운터부(254)를 구비해서 구성되고 n비트 A/D 변환 기능을 가지고 있다.
여기서, 본 실시예에서는, 열마다 배치된 전압 비교부(252)에 DA 변환 회로(27a)로부터 참조 신호 Vslop가 공통으로 공급되고, 각 전압 비교부(252)가 처리를 담당하는 화소 신호 전압 Vx에 대해서, 공통의 참조 신호 Vslop를 사용해서 비교 처리를 행하도록 되어 있다.
통신/타이밍 제어부(20)는, 전압 비교부(252)가 화소 신호의 리셋 레벨 Vrst과 신호 성분 Vsig의 어느것에 대해서 비교 처리를 행하고 있는지에 따라 카운터부(254)에서의 카운트 처리의 모드를 전환하는 제어부의 기능을 가진다. 이 통신/타이밍 제어부(20)로부터 각 컬럼 A/D 회로(25)의 카운터부(254)에는, 카운터부(254)가 다운카운트 모드에서 동작하는지 업카운트 모드에서 동작하는지를 지시하기 위한 제어 신호 CN5가 입력되고 있다.
전압 비교부(252)의 한쪽의 입력 단자 RAMP에는, 다른 전압 비교부(252)의 입력 단자 RAMP와 공통으로, 참조 신호 생성부(27)에서 생성되는 계단형상의 참조 신호 Vslop가 입력되고, 다른쪽의 입력 단자에는, 각각 대응하는 수직열의 수직 신호선(19)이 접속되고, 화소 어레이부(10)로부터의 화소 신호 전압이 개개로(개별적 으로) 입력된다. 전압 비교부(252)의 출력 신호는 카운터부(254)에 공급된다.
카운터부(254)의 클럭 단자 CK에는, 다른 카운터부(254)의 클럭 단자 CK와 공통으로, 통신/타이밍 제어부(20)로부터 카운트클럭 CK0이 입력되고 있다.
카운트클럭 CK0도, 참조 신호 Vslop와 마찬가지로, 클럭 변환부(23)의 체배 회로에서 생성되는 체배 클럭(고속 클럭)을 사용할 수 있으며, 이 경우, 단자(5a)를 거쳐서 입력되는 마스터클럭 CLK0을 사용하는 것보다도 더 높은 해상도를 달성할 수 있다.
여기서, 카운터부(254)는, 비록 그 구성이 미도시되었지만, 카운트 모드에 관계없이 공통의 업다운 카운터(U/D　CNT)를 이용해서, 다운카운트 동작과 업카운트 동작을 전환해서(구체적으로는, 번갈아(교대로)) 카운트 처리를 행하는 것이 가능하게 구성되어 있는 점에 특징을 가진다.
카운터부(254)는, 그 구성에 대해서는 도시를 생략하지만, 래치로 구성된 데이터 기억부(256)의 배선 형태를 동기 카운터 형식으로 변경함으로써 실현할 수 있으며, 1개의 카운트클럭 CK0의 입력으로 내부 카운트를 행하도록 할 수가 있다.
단, 본 실시예의 카운터부(254)로서는, 카운트 출력값이 카운트클럭 CK0와 동기하지 않고 출력되는 비동기 카운터를 사용하는 것이 바람직하다. 기본적으로는, 동기 카운터를 사용할 수도 있지만, 동기 카운터의 경우, 모든 플립 플롭(카운터 기본 요소)의 동작이 카운트클럭 CK0으로 제한된다. 따라서, 보다 더 고주파수 동작이 요구되는 경우에는, 카운터부(254)로서는, 그의 동작 제한 주파수가 최초의 플립 플롭(카운터 기본 요소)의 제한 주파수로만 결정되기 때문에 고속 동작에 적 합한 비동기 카운터의 사용이 보다 바람직한 것이다.
여기서, 본 실시예의 컬럼 처리부(26)(특히, 컬럼 A/D 회로(25))와 참조 신호 생성부(27)는, 자세한 것은 후술하겠지만, 가산 판독출력 동작을 이용한 고속 프레임율 모드시에, 각 비트에 대한 카운트클럭의 주파수(카운트 주기라고 칭한다) 및/또는 각 열의 컬럼 A/D 회로(25)에 공급되는 참조 신호 Vslop의 기울기를 적당히 전환함으로써, 행별(行別)로 다른 가중치를 부가해서 수직 방향의 가산 처리를 행하도록 하며, 이것에 의해서 가산후의 각 색의 수직 방향의 공간 위치가 보다 고해상도의 화상이 얻어지는 바와 같은 간격으로 되도록 조정하는 점에 특징을 가진다. 또한, 바람직하게는, 수직 방향 뿐만 아니라, 수평 방향에 대해서도, 디지털 연산부(29)에 의해 가중 가산(重付加算; weighted addition)을 행함으로써, 가산후의 각 색의 수평 방향의 공간 위치가 보다 고해상도의 화상이 얻어지도록 적당한 간격으로 조정한다.
보다 자세하게 말하면, 가산 처리시에, 가산 대상 화소의 가중치를 불균등하게 하는 가중 디지털 가산 처리를 실행함으로써, 가산후의 화소 중심(centroid:中心)이, 가산시의 수직 방향이나 수평 방향의 무게중심(重心)으로 되지 않고, 보다 큰 가중을 가한 측으로 시프트하도록 하는 것을 특징으로 한다.
여기서, "가산 대상 화소의 가중을 불균등으로 한다"는 것은, 수직 방향이나 수평 방향의 각각에 있어서, 가산 대상 화소 중의 적어도 1화소는, 다른 화소와 가중이 다른 것을 의미한다. 예를 들면, 2화소에서의 가산 처리의 경우라면, 1대 n(n은 1을 넘는 값)으로 한다. 바람직하게는, n은, 2, 3, 4, …와 같이 2이상의 양의 정수 또는 임의의 값으로 하며, 더 바람직하게는, 2, 4, 8, …과 같이 2의 누승(累乘; power)으로 한다.
또, 디지털 가산 처리시에는, 특히 처리 시간이나 동적 범위(dynamic range)의 관점에서, 바람직하게는, 복수의 가산 처리 대상 행에 대해서는 참조 신호 Vslop의 기울기를 동일한 상태로 유지하면서, 카운터 클럭의 주파수를 전환하는 방법을 채택한다. 더 바람직하게는, 각 비트용 플립플롭의 고속화 대응을 고려해서, 카운터 회로의 모든 비트의 플립플롭을 고속 동작시키는 것이 아니라, 상위 비트측 또는 하위 비트측의 플립플롭만을 고속 동작시키는 구조를 채택한다.
카운터부(254)에는, 수평 주사 회로(12)로부터 제어선(12c)을 거쳐서 제어 펄스가 입력된다. 카운터부(254)는, 카운트 결과를 보존유지하는 래치 기능을 가지고 있으며, 제어선(12c)을 거친 제어 펄스에 의한 지시가 있을 때까지는, 카운터값을 보존유지한다.
개개의 컬럼 A/D 회로(25)의 출력측은, 예를 들면 카운터부(254)의 출력을 수평 신호선(18)에 접속할 수가 있다. 또는, 도시하는 바와 같이, 카운터부(254)의 후단에, 이 카운터부(254)에 보존유지된 카운트 결과를 보존유지하는 n비트의 메모리 장치로서의 데이터 기억부(256)와, 카운터부(254)와 데이터 기억부(256) 사이에 배치된 스위치(258)를 구비하는 구성을 채택할 수도 있다.
데이터 기억부(256)를 구비하는 구성을 채택하는 경우, 스위치(258)에는, 다른 수직열의 스위치(258)와 공통으로, 통신/타이밍 제어부(20)로부터, 소정의 타이밍에서, 제어 펄스로서의 메모리 전송 지시 펄스 CN8이 공급된다. 스위치(258)는, 메모리 전송 지시 펄스 CN8이 공급되면, 대응하는 카운터부(254)의 카운트값을 데이터 기억부(256)에 전송한다. 데이터 기억부(256)는, 전송된 카운트값을 보존유지/기억한다.
또한, 카운터부(254)의 카운트값을 소정의 타이밍에서 데이터 기억부(256)에 보존유지시키는 구조는, 양자 사이에 스위치(258)를 배치하는 구성에 한정되지 않고, 예를 들면 카운터부(254)와 데이터 기억부(256)를 직접 접속하면서, 카운터부(254)의 출력 인에이블을 메모리 전송 지시 펄스 CN8로 제어함으로써 실현할 수도 있으며, 데이터 기억부(256)의 데이터 취입(취득) 타이밍(data acquiring timing)을 결정하는 래치 클럭으로서 메모리 전송 지시 펄스 CN8을 이용하는 것도 실현할 수 있다.
데이터 기억부(256)에는, 수평 주사 회로(12)로부터 제어선(12c)을 거쳐서 제어 펄스가 입력된다. 데이터 기억부(256)는, 제어선(12c)을 거친 제어 펄스에 의한 지시가 있을 때까지는, 카운터부(254)로부터 취입한(취득한) 카운트값을 보존유지한다.
수평 주사 회로(12)는, 컬럼 처리부(26)의 각 전압 비교부(252)와 카운터부(254)가, 각각이 담당하는 처리를 행하는 것과 병행해서, 각 데이터 기억부(256)가 보존유지하고 있던 카운트값을 판독출력하는 판독출력 주사부의 기능을 가진다.
데이터 기억부(256)의 출력은, 수평 신호선(18)에 접속되어 있다. 수평 신호선(18)은, 컬럼 A/D 회로(25)의 비트폭인 n비트폭 분의 신호선을 가지고, 도시하지 않은 각각의 출력선에 대응한 n개의 센스 회로를 경유해서 출력 회로(28)에 접속된 다.
특히, 데이터 기억부(256)를 구비한 구성으로 하면, 카운터부(254)에 보존유지된 카운트 결과를, 데이터 기억부(256)에 전송할 수 있기 때문에, 카운터부(254)의 카운트 동작 즉 A/D 변환 처리와, 카운트 결과의 수평 신호선(18)에의 판독출력 동작을 독립해서(개별적으로) 제어가능하며, A/D 변환 처리와 외부에의 신호의 판독출력 동작을 병행해서 행하는 파이프라인 동작을 실현할 수가 있다.
이와 같은 구성에 있어서, 컬럼 A/D 회로(25)는, 수평 블랭킹(blanking) 기간에 상당하는 화소 신호 판독출력 기간에 있어서, 카운트 동작을 행하고, 소정의 타이밍에서 카운트 결과를 출력한다. 즉, 먼저, 전압 비교부(252)에서는, 참조 신호 생성부(27)로부터의 램프 파형 전압과, 수직 신호선(19)을 거쳐서 입력되는 화소 신호 전압을 비교하고, 쌍방의 전압이 동일하게 되면, 전압 비교부(252)의 비교기(비교) 출력이 반전된다. 예를 들면, 전압 비교부(252)는, 전원 전위 등의 H레벨을 인액티브(inactive) 상태로 해서, 화소 신호 전압과 참조 신호 Vslop가 일치했을 때에, L레벨(액티브 상태)로 시프트한다.
카운터부(254)는, 참조 신호 생성부(27)로부터 공급되는 램프 파형 전압과 동기해서 다운카운트 모드 또는 업카운트 모드에서 카운트 동작을 개시하고 있으며, 비교기 출력의 반전된 정보가 카운터부(254)에 통지되면, 카운트 동작을 정지하고, 그 시점의 카운트값을 화소 데이터로서 래치(보존유지/기억)함으로써 A/D 변환을 완료한다.
그 후, 카운터부(254)는, 소정의 타이밍에서 수평 주사 회로(12)로부터 제어 선(12c)을 거쳐서 입력되는 수평 선택 신호 CH(i)에 의한 시프트 동작에 의거해서, 기억/보존유지한 화소 데이터를, 순차적으로, 컬럼 처리부(26) 외부나 화소 어레이부(10)를 가지는 칩 외부에 출력 단자(5c)로부터 출력한다.
또한, 본 실시예의 설명으로서는 직접 관련되지 않기 때문에 특별히 도시하지는 않지만, 그 밖의 각종 신호 처리 회로 등도, 고체 상태 촬상 장치(1)의 구성요소에 포함되는 경우가 있다.
[화소부]
도 2는, 도 1에 도시한 고체 상태 촬상 장치(1)에 사용되는 단위 화소(3)의 구성예와, 구동부와 구동 제어선과 화소 트랜지스터의 접속 양태를 도시하는 도면이다. 화소 어레이부(10)내의 단위 화소(화소 셀)(3)의 구성은, 통상의 CMOS 이미지 센서와 마찬가지이며, 본 실시예에서는, CMOS 센서로서 범용적인 4트랜지스터(4TR) 구성의 것이나, 3개의 트랜지스터로 이루어지는 3TR 구성의 것을 사용할 수가 있다. 물론, 이들 화소 구성은 1예에 불과하며, 통상의 CMOS 이미지 센서의 어레이 구성이라면, 어떠한 것이라도 사용할 수가 있다.
화소 내(in-pixel) 증폭기로서는, 예를 들면 플로팅 확산 증폭기가 사용될 수 있다. 1예로서는, 전하 생성부에 대해서, 전하 판독출력부(전송 게이트부/판독출력 게이트부)의 1예인 판독출력 선택용 트랜지스터, 리셋 게이트부의 1예인 리셋 트랜지스터, 수직 선택용 트랜지스터 및, 플로팅 확산의 전위 변화를 검출하는 검출 소자의 1예인 소스폴로워 구성의 증폭용 트랜지스터를 가지는, CMOS 센서로서 범용적인 4개의 트랜지스터로 이루어지는 구성(이하, 4TR 구성이라고도 말한다)의 것을 사용할 수가 있다.
예를 들면, 도 2에 도시하는 4TR 구성의 단위 화소(3)는, 광을 수광해서 전하로 변환하는 광전(photoelectric) 변환 기능과 함께, 그 전하를 축적하는 전하 축적 기능의 각 기능을 겸비한 전하 생성부(32)와, 전하 생성부(32)에 대해서, 전하 판독출력부(전송 게이트부/판독출력 게이트부)의 1예인 판독출력 선택용 트랜지스터(전송 트랜지스터)(34), 리셋 게이트부의 1예인 리셋 트랜지스터(36), 수직 선택용 트랜지스터(40) 및, 플로팅 확산(38)의 전위 변화를 검출하는 검출 소자의 1예인 소스폴로워 구성의 증폭용 트랜지스터(42)를 가진다.
이 단위 화소(3)는, 전하 축적부의 기능을 가진 전하 주입부의 1예인 플로팅 확산(38)으로 이루어지는 FDA(Floating Diffusion Amp) 구성의 화소 신호 생성부(5)를 가지는 것으로 되어 있다. 플로팅 확산(38)은 기생 용량을 가진 확산층이다.
판독출력 선택용 트랜지스터(제2 전송부)(34)는, 전송 신호 φTRG가 공급되는 전송 구동 버퍼 BF1에 의해 전송 배선(판독출력 선택선TX)(55)을 거쳐서 구동되도록 되어 있다. 리셋 트랜지스터(36)는, 리셋 신호 φRST가 공급되는 리셋 구동 버퍼 BF2에 의해 리셋 배선(RST)(56)을 거쳐서 구동된다. 수직 선택용 트랜지스터(40)는, 수직 선택 신호 φVSEL이 공급되는 선택 구동 버퍼 BF3에 의해 수직 선택선(SEL)(52)을 거쳐서 구동된다. 각 구동 버퍼는, 수직 주사부(14)의 수직 구동부(14b)에 의해서 구동가능하다.
화소 신호 생성부(5)에서의 리셋 트랜지스터(36)는, 소스가 플로팅 확산(38) 에, 드레인이 전원 VRD(전원 Vdd와 공통이라도 좋다)에 각각 접속되고, 게이트(리셋 게이트 RG)에는 화소 리셋 펄스 RST가 리셋 구동 버퍼로부터 입력된다.
수직 선택용 트랜지스터(40)는, 1예로서 드레인이 증폭용 트랜지스터(42)의 소스에, 소스가 화소선(51)에 각각 접속되고, 게이트(특히, 수직 선택 게이트 SELV라고 한다)가 수직 선택선(52)에 접속되어 있다. 또한, 이와 같은 접속 구성에 한정되지 않고, 드레인이 전원 Vdd에, 소스가 증폭용 트랜지스터(42)의 드레인에 각각 접속되고, 수직 선택 게이트 SELV가 수직 선택선(52)에 접속되도록 해도 좋다.
수직 선택선(52)에는, 수직 선택 신호 φVSEL이 인가된다. 증폭용 트랜지스터(42)는, 게이트가 플로팅 확산(38)에 접속되고, 드레인이 수직 선택용 트랜지스터(40)를 거쳐서 전원 Vdd에, 소스는 화소선(51)에 접속되며, 또 수직 신호선(53(19))에 접속되도록 되어 있다.
또, 수직 신호선(53)은, 그의 일단(一端)이 컬럼 처리부(26) 측으로 연장(延在; extend)함과 동시에, 그의 경로에 있어서, 판독출력 전류원부(24)가 접속되고, 증폭용 트랜지스터(42)와의 사이에서, 거의 일정한 동작 전류(판독출력 전류)가 공급되는 소스폴로워 구성이 채택되도록 되어 있다.
구체적으로는, 판독출력 전류원부(24)는, 각 수직열에 설치된 NMOS형의 트랜지스터(특히, 부하 MOS 트랜지스터라고 한다)(242)와, 전체 수직열에 대해서 공유되는 전류 생성부(245) 및 게이트와 드레인이 공통으로 접속되고 소스가 소스선(248)에 접속되며, NMOS형의 트랜지스터(246)를 가지는 기준 전류원부(244)를 구비하고 있다.
각 부하 MOS 트랜지스터(242)는, 드레인이 대응하는 열의 수직 신호선(53)에 접속되고, 소스가 접지선으로 동작하는 소스선(248)에 공통으로 접속되어 있다. 이것에 의해, 각 수직열의 부하 MOS 트랜지스터(242)는 기준 전류원부(244)의 트랜지스터(246)와의 사이에서 게이트끼리가 접속되어 전류 미러 회로를 구성하며, 수직 신호선(19)에 대해 전류원으로서 기능하도록 접속되어 있다.
소스선(248)은, 수평 방향의 단부(端部)(도 1의 좌우의 수직열)에서 기판 바이어스인 접지(GND)에 접속되고, 부하 MOS 트랜지스터(242)의 접지에 대한 동작전류(판독출력 전류)가, 칩의 좌우 양단(兩端)으로부터 공급되는 바와 같은 구성으로 되어 있다.
전류 생성부(245)에는, 필요시에만 소정 전류를 출력하도록 하기 위한 부하 제어 신호 SFLACT가, 도시하지 않은 부하 제어부로부터 공급되도록 되어 있다. 전류 생성부(245)는, 신호 판독출력시에는, 부하 제어 신호SFLACT의 액티브 상태가 입력됨으로써, 각 증폭용 트랜지스터(42)에 접속된 부하 MOS 트랜지스터(242)에 의해서, 미리 정해진 정전류(定電流)를 계속 흐르게 하도록 되어 있다. 다시말해, 부하 MOS 트랜지스터(242)는, 선택행의 증폭용 트랜지스터(42)와 함께 소스폴로워를 형성해서 판독출력 전류를 증폭용 트랜지스터(42)에 공급함으로써 수직 신호선(53)에의 신호 출력을 시킨다.
이와 같은 4TR 구성에서는, 플로팅 확산(38)은 증폭용 트랜지스터(42)의 게이트에 접속되어 있으므로, 증폭용 트랜지스터(42)는 플로팅 확산(38)의 전위(이하, FD 전위라고 한다)에 대응한 신호를 전압 모드에서, 화소선(51)을 거쳐서 수직 신호선(53)(19)에 출력한다.
리셋 트랜지스터(36)는, 플로팅 확산(38)을 리셋한다. 판독출력 선택용 트랜지스터(전송 트랜지스터)(34)는, 전하 생성부(32)에서 생성된 신호 전하를 플로팅 확산(38)에 전송한다. 수직 신호선(19)에는 다수의 화소가 접속되어 있지만, 화소를 선택하려면, 선택 화소만 수직 선택용 트랜지스터(40)를 온한다. 그러면, 선택 화소만이 수직 신호선(19)과 접속되고, 수직 신호선(19)에는 선택 화소의 신호가 출력된다.
[전압 비교부와 카운터부와의 인터페이스예]
도 3은, 전압 비교부(252) 및 카운터부(254) 주변의 접속 인터페이스예를 설명하는 도면이다.
각 수직 신호선(19)에 대응하는 각 열의 전압 비교부(252)는, 화소 어레이부(10)로부터 판독출력된 화소 신호 전압 Vx와 참조 신호 생성부(27)로부터 공급된 참조 신호 Vslop가 일치했을 때에, 비교기 출력 Comp를 인액티브 상태(예를 들면, 하이레벨)에서 액티브 상태(예를 들면, 로우레벨)로 반전한다.
카운터부(254)는, 전압 비교부(252)로부터의 비교기 출력 Comp에 의거해서 카운트클럭 CK0의 출력을 제어(게이트)하는 게이트부(502)와, 게이트부(502)로부터의 카운트클럭 CIN에 의거해서 카운트 동작을 하는 카운트 실행부(504)를 구비한다.
참조 신호 생성부(27)에는 기울기 변경 지시 신호 CHNG가, 또 카운트 실행부(504)에는 카운트 모드 제어 신호 UDC, 리셋 제어 신호 CLR, 데이터 보존유지 제 어 펄스 HLDC 및, 카운트클럭 제어 신호 TH가, 각각 통신/타이밍 제어부(20A)로부터 공급된다.
또한, 기울기 변경 지시 신호 CHNG로서는, DA 변환 회로(27a)가 어떠한 형태로 참조 신호 Vslop의 기울기를 변경하는 구성인지에 따라서 적합한 것이 사용된다. 1예로서는, 주파수(클럭 주기)가 적당히 전환되는 카운트클럭 CKdac이더라도 좋고, 참조 신호 Vslop의 기울기(변화율) β로서 제어 데이터 CN4에 포함하도록 해도 좋다.
통신/타이밍 제어부(20)는, 참조 신호 Vslop의 기울기를 변화시키는 타이밍과, 카운터부(254)(카운트 실행부(504))의 카운트 주기를 변화시키는 타이밍을 독립적으로 조정할 수 있도록 되어 있으며, 전압 비교부(252)에서의 처리 대상으로 되는 복수의 화소의 공간적인 위치의 선택 동작을 수직 주사 회로(14)를 제어함으로써 제어함과 동시에, 복수의 가산 대상 행에 걸친 처리에 있어서, 분주 속도의 조정에 의해서 가산시의 가중치를 제어하는 것에 의해, 가산후의 화소의 공간 위치를 조정하는 가산 공간 위치 조정부의 기능을 가진다.
예를 들면, 후술하는 제1 실시예의 가산 처리 동작에 있어서는, 복수의 가산 대상에 대한 처리에 있어서, 어느 행이나(각 행에 대해서) 참조 신호 Vslop의 기울기를 같은 상태로 하면서, 가중값에 따라서 카운트 주기(분주 속도)를 전환한다. 1예로서, 전행(前行; previous row)(피가산 행)보다도 후속행(後行; subsequent row)(가산행) 쪽의 가중을 크게 하는 경우라면, 상위 비트측의 플립플롭이 보다 더 고속으로 분주 동작을 하도록 카운트 주기를 보다 고속측으로 되도록, 카운트 모드 제어 신호 UDC, 리셋 제어 신호 CLR, 데이터 보존유지 제어 펄스 HLDC 및, 카운트클럭 제어 신호 TH를 카운터부(254)의 카운트 실행부(504)에 공급해서, 카운트 실행부(504)에서의 각 비트 출력의 분주 동작을 L배로 변경한다. 참조 신호 Vslop의 기울기를 동일하게 한 채로(상태에서) 분주 동작을 L배로 변경하면, 사실상, A/D 변환 이득을 L배로 해서 A/D 변환을 실행하게 된다. 그 결과, L배의 가중을 해서 가산 처리를 실행할 수가 있다.
또, 후술하는 제2 실시예의 가산 처리 동작에 있어서는, 제1 실시예의 가산 처리 동작에 부가해서, 또 1개의 행내의 처리에 있어서도, 신호 레벨 Ssig에 대한 처리시에는, 전압 비교부(252)에서의 비교 처리 과정에서 비교 처리가 완료하기 전에, 기울기 변경 지시 신호 CHNG를 참조 신호 생성부(27)에 공급해서 참조 신호 Vslop의 기울기를 J배로 변경함과 동시에, 카운트 모드 제어 신호 UDC, 리셋 제어 신호 CLR, 데이터 보존유지 제어 펄스 HLDC 및, 카운트클럭 제어 신호 TH를 카운터부(254)의 카운트 실행부(504)에 공급해서, 카운트 실행부(504)에서의 각 비트 출력의 분주 동작을 그 이전 동작에 대해서 K배(바람직하게는, K배=J배)로 변경한다.
참조 신호 Vslop의 기울기를 J배로 하고, 분주 동작을 K배로 변경하면, 사실상, A/D 변환 처리 시간을 1/J배로 단축시키면서 A/D 변환 이득을 K/J배로 해서 A/D 변환을 실행하게 된다. K배=J배로 함으로써, 사실상, A/D 변환 처리 시간을 1/J배로 단축시키면서, A/D 변환 이득을 일정하게 할 수 있어, A/D 변환 결과의 선형성(線形性)을 무너뜨리는 일이 없어진다.
상술한 제1 실시예의 가산 처리 동작에 있어서의 가산행에 대한 L배로 조합 하면, A/D 변환 처리 시간을 1/J배(=1/K배)로 단축시키면서, 2행 분의 화소 신호 Vsig1, Vsig2에 대해서, 각각의 선형성을 무너뜨리는 일없이, "Vsig1+K·Vsig2”의 A/D 변환 결과를 취득할 수가 있다.
통신/타이밍 제어부(20)는, 기울기 변경 지시 신호 CHNG, 카운트 모드 제어 신호 UDC, 리셋 제어 신호 CLR, 데이터 보존유지 제어 펄스 HLDC 및, 카운트클럭 제어 신호 TH의 온/오프 타이밍을, 외부의 주제어부로부터 공급되는 데이터 DATA에 따라서 결정한다.
이들의 온/오프 타이밍은, 제1 실시예의 가산 처리 동작에 있어서는, 가중의 설정에 따라 결정된다. 또, 제2 실시예의 가산 처리 동작에 있어서는 또, 포톤 샷 노이즈(photon shot noise)와 양자화(quantization) 잡음과의 관계에 의거해서 보다 고정밀도를 요구하거나 고속성을 요구하는 바와 같은 목적에 따라서 결정된다.
게이트부(502)는, 비교기 출력이 인액티브 상태에 있을 때에는 입력된 카운트클럭 CK0을 변경없이 카운트클럭 CIN으로서 카운트 실행부(504)에 전달(傳達; transfer)하지만, 비교기 출력이 액티브 상태로 반전되었을 때에는, 카운트클럭 CK0의 전달을 정지한다.
카운트클럭 CK0의 전달이 정지되는 것에 의해, 카운트 실행부(504)는, 카운터의 동작을 정지하고, 그 시점의 화소 신호 전압 Vx를 반영한 카운트값을 보존유지하게, 즉 카운트 실행부(504)는, 화소 신호 전압 Vx를 디지털 데이터로 변환해서 보존유지하게 된다.
[카운터부]
도 4 및 도 5는, 카운터부(254)의 카운트 실행부(504)의 1구성예를 도시하는 도면이다. 여기에서는, 12비트에 대응한 구성으로 도시하고 있다.
각 수직 신호선(19)에 대응하는 각 열의 카운트 실행부(504)는, 기본 구성으로서는, D형의 플립플롭(FF)을 종속접속(縱續接續; cascade)하고, 전단의 카운트 출력을 후단의 클럭 단자 CK에 입력하는 비동기 카운터의 구성을 채택하고 있다.
또, 본 실시예의 특징점으로서 플립플롭의 각각은, 자신의 반전 출력 NQ를 D입력 단자에 되돌려보낼 때에, 반전 출력 NQ에 대한 홀드 기능의 온/오프를 플립플롭 별로(개별적으로) 제어가능한 구성을 채택한다. 이것에 부가해서, 단 사이에는, 카운트 모드를 업카운트와 다운카운트의 어느 한쪽으로 전환하는 기능부와, 카운트클럭을 전단의 카운트 출력에 의거하는 펄스로 할 것인지 게이트부(502)로부터의 카운트클럭 CIN로 할것인지를 전환하는 기능부를 가진다.
구체적으로는, 카운트 실행부(504)는, 먼저, 플립플롭(FF)(510_00 내지 510_11)(이후, 통합해서(510)이라고 기재한다)을 가진다. 또, 카운트 실행부(504)는, 플립플롭(510)의 반전 출력단 NQ(도면에서는 Q 위에 바(bar)를 부가해서 도시한다)와 D입력단 사이에, 반전 출력단 NQ의 데이터를 보존유지가능한 데이터 보존유지부(HOLD)(512_00 내지 512_11)(이후, 통합해서(512)라고 기재한다)를 가진다. 각 데이터 보존유지부(512)는, 각기 다른 데이터 보존유지 제어 펄스 HLDC(HLDC00 내지 HLDC11)에 의해서 제어되도록 되어 있다. 데이터 보존유지부(512)는, 플립플롭(510)의 입력 상태를 불문하고 카운트 출력을 보존유지하는 기능을 가지고, 예를 들면 배타적 OR(exclusive OR)으로 실현할 수가 있다.
예를 들면, 데이터 보존유지부(512)는, 데이터 보존유지 제어 펄스 HLDC가 액티브 H(H: 하이레벨)일 때에 입력 데이터(플립플롭(510)의 반전 출력 NQ)를 보존유지하고, 인액티브 L(L: 로우레벨)일 때에는 보존유지 동작을 해제하여, 입력 데이터(플립플롭(510)의 반전 출력 NQ)를 그대로 플립플롭(510)의 D입력단에 전달한다.
플립플롭(510) 각각의 리셋단(reset terminal) R에는, 리셋 제어 신호 CLR이 공통으로 입력되도록 되어 있다. 플립플롭(510)은, 예를 들면 리셋 제어 신호 CLR이 액티브 H일 때에는 비반전 출력 Q를 L레벨로, 반전 출력단 NQ를 H레벨로 세트한다.
또, 카운트 실행부(504)는, 각 플립플롭(510)의 단 사이에, 카운트 모드를 업카운트와 다운카운트의 어느 한쪽의 카운트 모드로 전환하는 카운트 모드 전환부(U/D)(514_00 내지 514_10)를 가진다. 카운트 모드 전환부(514)는, 전단의 플립플롭(510)의 반전 출력단 NQ의 데이터를 그대로 출력할 것인지 반전해서 출력할 것인지를, 카운트 모드 제어 신호 UDC에 의거해서 전환한다. 이 카운트 모드 전환부(514)는, 예를 들면 배타적 OR로 실현할 수가 있다.
예를 들면, 카운트 모드 전환부(514)는, 카운트 모드 제어 신호 UDC가 하이레벨일 때에는 카운트 실행부(504)가 업카운트 동작을 하고, 로우레벨일 때에는 카운트 실행부(504)가 다운카운트 동작을 하도록, 플립플롭(510)의 반전 출력단 NQ의 데이터의 반전/비반전을 전환한다.
또, 카운트 실행부(504)는, 각 플립플롭(510)의 단 사이에 있어서, 카운트 모드 전환부(514)의 후단에, 카운트 모드 전환부(514)의 출력 펄스와 게이트부(502)로부터의 카운트클럭 CIN을 카운트클럭 제어 신호 TH00 내지 TH10(이후, 통합해서 TH라고 기재한다)에 의거해서 전환하여 후단의 플립플롭(510)의 클럭단 CK에 공급하는 카운트클럭 전환부(SEL)(516_00 내지 516_10)(이후, 통합해서(516)이라고 기재한다)를 가진다.
각 카운트클럭 전환부(516)는, 각기 다른 카운트클럭 제어 신호 TH에 의해서 제어되도록 되어 있다. 카운트클럭 제어 신호 TH는, 전단측이 먼저 액티브로 되고,소정의 지연된(delayed) 타이밍에서 후단측이 순차적으로 액티브로 되도록 되어 있다(자세한 것은 후술한다).
예를 들면, 카운트클럭 전환부(516)는, 카운트클럭 제어 신호 TH가 인액티브 L일 때에는 카운트 모드 전환부(514)의 출력을 전달하고, 카운트클럭 제어 신호 TH가 액티브 H로 전환되면 게이트부(502)로부터의 카운트클럭 CIN을 전달한다.
여기서, 카운트클럭 전환부(516)는, 게이트부(502)로부터의 카운트클럭 CIN을 다음 방식으로 취한다. 도 4에 도시하는 제1 예에서는, 컬럼마다, 전단의 플립플롭(510)에 입력되는 클럭 펄스를 취급하도록 배선하고 있는 한편, 도 5에 도시하는 제2 예에서는, 각 단용의 카운트클럭선(517_00 내지 517_11)(이후, 통합해서(517)이라고 기재한다)을 설치하고, 게이트부(502)로부터의 카운트클럭 CIN을, 각 컬럼에 대해서 공통으로 또한 각 플립플롭(510)의 단 사이에도 배선해 두고, 그 카운트클럭선(517)으로부터 취입하도록(받아들이도록) 하고 있다.
도 4에 도시하는 제1 예에서는, 카운트클럭 CIN에 대한 배선이 도 5에 도시 하는 제2 예보다도 더 적게 요구되지만, 카운트클럭 CIN을 순차 상위 비트측의 플립플롭(510)에 전달할 때, 하위측의 플립플롭(510)의 데이터 출력 자체는 무효한 것으로서 취급된다 할지라도, 실제로는 동작된다.
반면, 도 5에 도시하는 제2 예에서는, 카운트클럭 CIN의 배선이 도 4에 도시하는 제1 예보다도 많아지지만, 예를 들면 클럭 정지부(STOP)(518_00 내지 518_10)를 게이트부(502)와 각 단용의 카운트클럭선(517) 사이에 설치해서 플립플롭(510)에의 카운트클럭 공급을 카운트클럭 제어 신호 TH에 의거해서 정지가능하게 구성하는 등, 전환후에는 전단측(하위 비트측)의 플립플롭(510)에의 카운트 동작을 정지시킬 수 있으므로, 저소비 전력화를 도모할 수 있다는 이점이 있다.
제1 예 및 제2 예의 어느 구성을 채택해도, 카운트 실행부(504)로서는, 비동기 이진 카운터로서 동작하도록 되어 있고, 또 카운트클럭 전환부(516)를 카운트클럭 제어 신호 TH에 의거해서 동작시키는 것에 의해, 각 단의 플립플롭(510) 각각의 클럭 입력을 후단측(상위 비트측)의 플립플롭(510)의 클럭 입력에 전달하는 기능을 가진다. 바꾸어말하면, 하위 비트 출력에 사용되고 있던 보다 고속의 클럭을 순차 소정의 타이밍에서 후단측(상위 비트측)에 전달해 가는 것에 의해, 카운트클럭 CIN에 대한 상위 비트 출력의 분주 동작을 순차 고속으로 해 가도록 되어 있다. 예를 들면, 전환전에 카운트클럭 CIN에 대해서 1/4 분주 동작을 하고 있던 것을, 전환후에는 카운트클럭 CIN에 대해서 1/2 분주 동작을 하도록 변경할 수가 있다.
카운트클럭의 전환후에는, 지금까지의 클럭보다도 고속의 클럭으로 카운트 동작(분주 동작)을 하게 되므로, 참조 신호 Vslop의 기울기와의 관계를 조정하는 것에 의해, A/D 변환의 선형성을 보존유지하면서 고속의 A/D 변환이 가능해진다. 이 점에 대해서는, 나중에 자세하게 설명한다.
[고체 상태 촬상 장치의 동작; 기본 동작]
도 6은, 도 1에 도시한 고체 상태 촬상 장치(1)의 컬럼 A/D 회로(25)에서의 기본 동작인 신호 취득 차동(differential) 처리를 설명하기 위한 타이밍차트이다.
화소 어레이부(10)의 각 단위 화소(3)에 의해 검출된 아날로그의 화소 신호를 디지털 신호로 변환하는 구조로서는, 예를 들면 소정의 기울기로 하강하는 램프 파형형상의 참조 신호 Vslop와 단위 화소(3)로부터의 화소 신호에서의 기준 성분이나 신호 성분의 각 전압이 일치하는 점을 찾아내고, 이 비교 처리에서 이용되는 참조 신호 Vslop의 생성 시점으로부터, 화소 신호에서의 기준 성분이나 신호 성분에 따른 전기신호와 참조 신호가 일치한 시점까지를 카운트클럭에 의해 카운트(계수)함으로써, 기준 성분이나 신호 성분의 각 크기에 대응한 화소 신호 레벨의 카운트값을 얻는 방법을 채택한다.
다시말해, 수직 신호선(19)에 판독출력한 아날로그의 화소 신호 전압 Vx를, 열마다 배치한 컬럼 A/D 회로(25)의 전압 비교부(252)에 의해 참조 신호 Vslop와 비교한다. 이 때, 전압 비교부(252)와 마찬가지로 열마다 배치된 카운터부(254)를 동작시켜 두고, 참조 신호 Vslop의 특정 전위와 카운터부(254)를 1대 1의 대응을 취하면서 변화시키는 것에 의해, 수직 신호선(19)의 화소 신호 전압 Vx를 디지털 데이터로 변환한다. 여기서, 참조 신호 Vslop의 변화는 전압의 변화를 시간의 변화로 변환하는 것이며, 그 시간을 임의의 주기(클럭)로 양자화하면서 카운터부(254) 에 의해 카운트하여, 디지털 데이터로 변환한다. 참조 신호 Vslop의 임의의 시간 Δt 동안에 ΔV 만큼 변화한다고 가정하면, Δt의 주기로 카운터부(254)를 동작시키면 참조 신호 Vslop가 N×ΔV 변화했을 때의 카운터값은 N으로 된다.
여기서, 수직 신호선(19)으로부터 출력되는 화소 신호 So(화소 신호 전압 Vx)는, 시계열적으로(time-sequentially), 기준 레벨로서의 화소 신호의 잡음을 포함하는 리셋 레벨 Srst뒤에 신호 레벨 Ssig가 출현하는 것이다. 1회째의 처리를 기준 레벨(리셋 레벨 Srst, 사실상 리셋 레벨 Vrst와 등가)에 대해서 행하는 경우, 2회째의 처리는 리셋 레벨 Srst에 신호 성분 Vsig를 더함으로써 획득된 신호 레벨 Ssig에 대한 처리로 된다. 이하, 구체적으로 설명한다.
1회째의 처리시, 다시 말해 리셋 레벨 Srst에 대한 A/D 변환 기간 Trst에 있어서는, 먼저 통신/타이밍 제어부(20)는, 리셋 제어 신호 CLR을 액티브 H로 설정하고, 카운터부(254)의 각 플립플롭(510)의 비반전 출력단 Q로부터 출력되는 카운트값을 초기값 "0”으로 리셋시킴과 동시에, 카운터부(254)를 다운카운트 모드로 설정한다(t1). 이 때, 통신/타이밍 제어부(20)는, 데이터 보존유지 제어 펄스 HLDC를 액티브 H로, 또 카운트 모드 제어 신호 UDC를 로우레벨(다시말해, 다운카운트 모드)로 설정해 둔다.
또, 이 때, 단위 화소(3)에서는, 판독출력 대상 행 Vn의 수직 선택 신호 φVSEL을 액티브 H로 설정해서 화소 신호 So의 수직 신호선(19)에의 출력을 허가하고, 거의 동시에 리셋 신호 φRST를 액티브 H로 설정해서 플로팅 확산(38)을 리셋 전위로 설정한다(t1 내지 t2). 이 리셋 전위가 화소 신호 So로서 수직 신호선(19) 에 출력된다. 이것에 의해, 화소 신호 전압 Vx로서, 리셋 레벨 Srst가 수직 신호선(19)에 나타난다. 또한, 이 때, 각각의 단위 화소(3)에 대한 화소내 증폭기(화소 신호 생성부(5))의 편차(variations; 변동)에 의해, 수렴(converged)되는 리셋 레벨 Srst의 전위는 변경된다.
그리고, 판독출력 대상 행 Vn의 단위 화소(3)로부터 대응하는 수직 신호선(19)(H0, H1, …)까지 첫번째 판독출력이 안정된 후, 다시말해, 리셋 레벨 Srst가 수렴되었으면, 통신/타이밍 제어부(20)는, 참조 신호 Vslop 생성용의 제어 데이터 CN4를 참조 신호 생성부(27)에 공급한다. 여기에서는, 카운터부(254)에서의 카운트 동작 개시와 동시에 참조 신호 Vslop가 변화하기 시작하도록, 제어 데이터 CN4로서는 데이터 보존유지 제어 펄스 HLDC를 사용하고, 이 데이터 보존유지 제어 펄스 HLDC를 인액티브 L로 설정한다(t10).
이것에 의해, 참조 신호 생성부(27)는, 전압 비교부(252)의 한쪽의 입력 단자 RAMP에의 비교 전압인 참조 신호 Vslop로서, 초기 전압 SLP_ini를 시작점(始点)으로 하는, 시간에 대해 전체적으로 톱니형상(RAMP형상)으로 변하는 계단형상 또는 선형상의 전압 파형을 입력한다. 전압 비교부(252)는, 이 참조 신호 Vslop와 화소 어레이부(10)로부터 공급되는 수직 신호선(19)의 화소 신호 전압 Vx를 비교한다.
전압 비교부(252)의 입력 단자 RAMP에의 참조 신호 Vslop의 입력과 동시에, 전압 비교부(252)에서의 비교 기간은, 참조 신호 생성부(27)로부터 공급되는 참조 신호 Vslop와 동기해서, 행마다 배치된 카운터부(254)에 의해 측정된다. 실제로는, 참조 신호 Vslop의 생성을 위해서 데이터 보존유지 제어 펄스 HLDC가 인액티브 L로 설정되어 있으며, 이것에 의해서 데이터 보존유지부(512)의 보존유지 동작이 해제되므로, 카운터부(254)는, 1회째의 카운트 동작으로서, 초기값 "0”부터 다운카운트를 개시한다. 즉, 부(負)의 방향으로 카운트 동작이 개시된다.
전압 비교부(252)는, 참조 신호 생성부(27)로부터의 램프형상의 참조 신호 Vslop와 수직 신호선(19)을 거쳐서 입력되는 화소 신호 전압 Vx를 비교하고, 쌍방의 전압이 동일하게 되었을 때에, 비교기 출력을 H레벨에서 L레벨로 반전시킨다. 다시말해, 리셋 레벨 Vrst에 대응하는 전압 신호(리셋 레벨 Srst)와 참조 신호 Vslop를 비교하고, 리셋 레벨 Vrst의 크기에 대응한 시간축 방향으로 크기를 가지고 있는 액티브 로우(L)의 펄스 신호를 생성해서, 카운터부(254)에 공급한다.
이것의 결과로서, 카운터부(254)는, 비교기 출력의 반전과 거의 동시에 카운트 동작을 정지하고, 그 시점의 카운트값을 화소 데이터로서 래치시키는 것으로써 A/D 변환을 완료한다. 다시 말해, 전압 비교부(252)에서의 비교 처리에 의해서 얻어지는 시간축 방향으로 크기를 가지고 있는 액티브 로우(L)의 펄스 신호의 폭을 카운트클럭 CK0으로 카운트함으로써, 리셋 레벨 Vrst의 크기에 대응한 디지털값 Drst를 나타내는(부호를 추가하면 -Drst를 나타낸다) 카운트값을 얻는다.
통신/타이밍 제어부(20)는, 소정의 다운카운트 기간을 경과하면, 데이터 보존유지 제어 펄스 HLDC를 액티브 H로 설정한다(t14). 따라서, 상기 통신/타이밍 제어부(20)는, 램프형상의 참조 신호 Vslop의 생성을 정지하고(t14), 초기 전압 SLP_ini로 되돌아간다.
1회째의 처리시에는, 화소 신호 전압 Vx에서의 리셋 레벨 Vrst를 전압 비교 부(252)에 의해 검출하고 카운터부(254)에 의해 카운트 동작을 행하고 있으므로, 단위 화소(3)의 리셋 레벨 Vrst를 판독출력해서 리셋 레벨 Vrst의 A/D 변환을 실시하게 된다.
이 리셋 레벨 Vrst 내에는, 단위 화소(3)마다 변동하는(편차가 생기는) 잡음이 오프셋으로서 포함되어 있다. 그러나, 이 리셋 레벨 Vrst의 편차는 일반적으로 작고, 또 리셋 레벨 Srst는 대체로(generally) 전체화소 공통이므로, 임의의 수직 신호선(19)의 화소 신호 전압 Vx에서의 리셋 레벨 Vrst의 출력값은 대체로 기지(旣知; known)이다.
따라서, 리셋 레벨 Vrst의 1회째의 판독출력 및 A/D 변환시에는, 참조 신호 Vslop를 조정하는 것에 의해, 다운카운트 기간(비교 기간)을 짧게 하는 것이 가능하다. 예를 들면, 리셋 레벨 Srst에 대한 비교 처리의 최장 기간(다시말해, 리셋 성분용의 A/D 변환 기간)을, 7비트분의 카운트 기간(128클럭)으로 설정해서, 리셋 레벨 Srst(리셋 레벨 Vrst)의 비교를 행한다.
계속되는 2회째의 처리시, 다시말해 신호 레벨 Ssig에 대한 A/D 변환 기간 Tsig에 있어서는, 리셋 레벨 Vrst에 부가해서, 단위 화소(3)마다의 입사 광량에 따른 신호 성분 Vsig를 판독출력하고, 1회째의 판독출력과 마찬가지 동작을 행한다. 즉, 먼저 통신/타이밍 제어부(20)는, 카운트 모드 제어 신호 UDC를 하이레벨로 성정해서 카운터부(254)를 업카운트 모드로 설정한다(t16).
또, 이 때, 단위 화소(3)에서는, 판독출력 대상 행 Vn의 수직 선택 신호 φVSEL를 액티브 H로 한 채로 전송 신호 φTRG를 액티브 H로 설정해서 수직 신호 선(19)에 신호 레벨 Ssig를 판독출력한다(t18 내지 t19).
그리고, 판독출력 대상 행 Vn의 단위 화소(3)로부터 수직 신호선(19)(H0, H1, …)에의 2회째의 판독출력이 안정된 후, 통신/타이밍 제어부(20)는, 참조 신호 생성부(27)를 향해서, 참조 신호 Vslop 생성용의 제어 데이터 CN4를 공급한다. 여기에서도, 카운터부(254)에서의 카운트 동작 개시와 동시에 참조 신호 Vslop가 변화하기 시작하도록 할 수 있도록, 제어 데이터 CN4로서는 데이터 보존유지 제어 펄스 HLDC를 사용하고, 이 데이터 보존유지 제어 펄스 HLDC를 인액티브 L로 설정한다(t20).
상기에 대한 응답으로, 참조 신호 생성부(27)는, 전압 비교부(252)의 한쪽의 입력 단자 RAMP에의 비교 전압인 참조 신호 Vslop로서, 초기 전압 SLP_ini를 시작점으로 해서 1회째와 동일한 기울기를 가진 전체적으로 톱니형상(RAMP형상)으로 시간 변화시킨 계단형상 또는 선형상의 전압 파형을 입력한다. 전압 비교부(252)는, 이 참조 신호 Vslop와 화소 어레이부(10)로부터 공급되는 수직 신호선(19)의 화소 신호 전압 Vx를 비교한다.
전압 비교부(252)의 입력 단자 RAMP에의 참조 신호 Vslop의 입력과 동시에, 전압 비교부(252)에서의 비교 기간을, 참조 신호 생성부(27)로부터 공급되는(보내지는) 참조 신호 Vslop와 동기해서, 행마다 배치된 카운터부(254)에 의해 측정한다. 여기에서도, 실제로는, 참조 신호 Vslop의 생성을 위해서 데이터 보존유지 제어 펄스 HLDC가 인액티브 L로 설정되어 있으며, 이것에 의해서 데이터 보존유지부(512)의 보존유지 동작이 해제되므로, 카운터부(254)는, 2회째의 카운트 동작으 로서, 1회째의 판독출력 및 A/D 변환시에 취득된 화소 신호 전압 Vx의 리셋 레벨 Srst의 디지털 값Drst(여기에서는, 부의 값으로 되어 있다)로부터, 1회째와는 반대로 업카운트를 개시한다. 즉, 정의 방향으로 카운트 처리를 개시한다.
전압 비교부(252)는, 참조 신호 생성부(27)로부터의 램프형상의 참조 신호 Vslop와 수직 신호선(19)을 거쳐서 입력되는 화소 신호 전압 Vx를 비교하고, 쌍방의 전압이 동일하게 되었을 때에, 비교기 출력을 H레벨에서 L레벨로 반전시킨다(t22). 다시 말해, 신호 성분 Vsig에 따른 전압 신호(화소 신호 전압 Vx의 신호 레벨 Ssig)와 참조 신호 Vslop를 비교하고, 신호 성분 Vsig의 크기에 대응한 시간축 방향으로 크기를 가지고 있는 액티브 로우(L)의 펄스 신호를 생성하여, 카운터부(254)에 공급한다.
이 결과를 받아서, 카운터부(254)는, 비교기 출력의 반전과 거의 동시에 카운트 동작을 정지하고, 그 시점의 카운트값을 화소 데이터로서 래치시킴으로써 A/D 변환을 완료한다. 다시 말해, 전압 비교부(252)에서의 비교 처리에 의해 얻어지는 시간축 방향으로 크기를 가지고 있는 액티브 로우(L)의 펄스 신호의 폭을 카운트클럭 CK0으로 카운트함으로써, 화소 신호 전압 Vx에서의 신호 레벨 Ssig에 대응한 카운트값을 얻는다.
소정의 업카운트 기간을 경과하면, 단위 화소(3)에서는, 판독출력 대상 행 Vn의 수직 선택 신호 φVSEL을 인액티브 L로 설정해서 화소 신호 So의 수직 신호선(19)에의 출력을 금지하고, 다음의 판독출력 대상 행 Vn+1에 대해서, 수직 선택 신호 φVSEL을 액티브 H로 설정한다(t26). 이 때, 통신/타이밍 제어부(20)는, 다음 의 판독출력 대상 행 Vn+1에 대한 처리에 대비한다. 예를 들면, 카운트 모드 제어 신호 UDC를 로우 레벨로 설정해서 카운터부(254)를 다운 카운트 모드로 설정한다.
이 2회째의 동작시에는, 화소 신호 전압 Vx에서의 신호 레벨 Ssig를 전압 비교부(252)에 의해 검출하여 카운트 동작을 행하고 있으므로, 단위 화소(3)의 신호 성분 Vsig를 판독출력해서 신호 레벨 Ssig의 A/D 변환을 실시하게 된다.
여기서, 신호 레벨 Ssig는, 리셋 레벨 Srst에 신호 성분 Vsig를 더한 레벨이므로, 신호 레벨 Ssig의 A/D 변환 결과의 카운트값은, 기본적으로는 "Drst+Dsig”이지만, 업카운트의 개시점을, 리셋 레벨 Srst의 A/D 변환 결과인 "-Drst”로 하고 있으므로, 실제로 보존유지되는 카운트값은, "-Drst+(Dsig+Drst)=Dsig”로 된다.
리셋 레벨 Srst에 대한 A/D 변환 기간 Trst와 신호 레벨 Ssig에 대한 A/D 변환 기간 Tsig의 1digit 당의 전압값(변환 계수)을 α[V/digit]로 설정해서 A/D 변환 결과의 카운트값 Dsig를 전압값으로 변환하면, 신호 성분 Vsig의 전압값은 α·Dsig로 된다.
예를 들면, 도 6에서는, 화소 신호 전압 Vx 부분에 괄호 쓰기에 의해 디지털 값을 나타내는 바와 같이, 수직 신호선(19)의 화소 신호 전압 Vx의 리셋 레벨 Srst가 "10"이고, 신호 성분 Vsig가 "60"이며, 신호 레벨 Ssig가 디지털 값으로 "70"인 경우를 도시하고 있다.
리셋 레벨 Srst에 대한 A/D 변환 기간 Trst에서는, 카운터값 Drst가 "-10"으로 되었을 때, 참조 신호 Vslop와 화소 신호 전압 Vx가 일치(크로스)하고, 전압 비교부(252)의 비교기 출력이 액티브 L로 반전됨으로써, 카운터부(254)는 다운카운트 동작을 정지한다. 따라서, 리셋 레벨 Srst의 A/D 변환 결과는 "-10"으로 되며, 이 값은, 다음의 화소 신호 판독출력 기간인 신호 레벨 Ssig에 대한 A/D 변환 기간 Tsig까지 보존유지된다.
다음에, 신호 레벨 Ssig에 대한 A/D 변환 기간 Tsig에서는, 단위 화소(3)로부터 신호 레벨 Vsig를 판독출력해서, 카운터부(254)에서 업카운트를 개시한다. 참조 신호 Vslop가 A/D 변환 기간 Trst일 때의 화소 신호 전압 Vx의 전위와 동일해졌을 때에(도면에서 점P), 카운트값은 제로로 되고, 참조 신호 Vslop와 화소 신호 전압 Vx의 신호 레벨 Ssig가 일치했을 때에, 전압 비교부(252)의 비교기 출력이 액티브 L로 반전됨으로써, 카운터부(254)는 업카운트 동작을 정지한다.
이 때, 카운터부(254)가 실제로 업카운트한 회수는 "70"이지만, 카운터부(254)는 부의 값의 "-10"부터 업카운트를 개시하고 있으므로, 실제의 카운터값은, "-10+70=60"으로 되어, 신호 성분 Vsig의 디지털 값 Dsig=60과 동일해진다.
다시말해, 본 실시예에서는, 카운터부(254)에서의 카운트 동작을, 1회째의 처리시에는 다운카운트, 2회째의 처리시에는 업카운트로 하고 있으므로, 카운터부(254)내에서 자동적으로, 리셋 레벨 Srst의 A/D 변환 결과인 카운트값 "-Drst"와 신호 레벨 Ssig의 A/D 변환 결과인 카운트값 "Drst+Dsig"와의 사이에서의 차동 처리(감산 처리)가 자동적으로 행해지고, 이 차동 처리 결과에 따른 카운트값 Dsig가 카운터부(254)에 보존유지된다. 이 차동 처리 결과에 따른 카운터부(254)에 보존유지되는 카운트값 Dsig는 신호 성분 Vsig에 따른 것으로 된다.
상술한 바와 같이, 리셋 레벨 Srst(=사실상 리셋 성분 Vrst)와 신호 레벨 Ssig에 대한 2회에 걸친 비교 처리와 그 비교 처리와 연동한 다운카운트 동작 및 업카운트 동작의 실행에 의해서, "(2회째의 비교 기간의 카운트값)-(1회째의 비교 기간의 카운트값)”의 감산 처리 결과에 따른 카운트값이 보존유지된다. 이 때, 실제로는, 컬럼 A/D 회로(25)의 오프셋 성분도 고려할 필요가 있다.
따라서, (2회째의 비교 기간의 카운트값)-(1회째의 비교 기간의 카운트값)=(리셋 레벨 Srst+신호 성분 Vsig +컬럼 A/D 회로(25)의 오프셋 성분)-(리셋 레벨 Srst+컬럼 A/D 회로(25)의 오프셋 성분)=(신호 성분 Vsig)이 달성되며, 이상 2회의 판독출력 동작과 카운터부(254) 내에서의 자동적인 차동 처리에 의해, 단위 화소(3)마다의 편차를 포함하는 리셋 성분 Vrst에 부가해서, 컬럼 A/D 회로(25)마다의 오프셋 성분도 제거되기 때문에, 단위 화소(3)마다의 입사 광량에 따른 신호 성분 Vsig만의 A/D 변환 결과를 취득할 수가 있다.
따라서, 본 실시예의 컬럼 A/D 회로(25)는, 아날로그의 화소 신호를 디지털의 화소 데이터로 변환하는 디지털 변환부로서 뿐만 아니라, CDS 처리 기능부로서도 동작하게 된다.
여기서, 2회째의 처리시에는, 입사 광량에 따른 신호 성분 Vsig를 판독출력해서 A/D 변환을 행하므로, 광량(光量)의 대소(大小)를 넓은 범위에서 판정하기 위해서, 업카운트 기간(t20 내지 t24; 비교 기간)을 넓게 취하고, 전압 비교부(252)에 공급하는 참조 신호 Vslop를 크게 변화시킬 필요가 있다.
그래서, 본 실시예에서는, 신호 레벨 Ssig에 대한 비교 처리의 최장 기간을, 예를 들면 12비트분의 카운트 기간(4096 클럭)으로 해서, 신호 레벨 Ssig의 비교를 행한다. 다시말해, 리셋 레벨 Srst(리셋 레벨 Vrst/기준 성분)에 대한 비교 처리의 최장 기간(리셋 성분용의 A/D 변환 기간)을, 신호 레벨 Ssig에 대한 비교 처리의 최장 기간(다시말해 신호 성분용의 A/D 변환 기간)보다도 짧게 한다. 리셋 레벨 Srst와 신호 레벨 Ssig의 쌍방의 비교 처리의 최장 기간, 즉 A/D 변환 기간의 최대값을 동일하게 하는 것이 아니라, 리셋 레벨 Srst에 대한 비교 처리의 최장 기간을 신호 레벨 Ssig에 대한 비교 처리의 최장 기간보다도 짧게 함으로써, 2회에 걸친 전체 A/D 변환 기간이 짧아지도록 궁리한다.
이 경우, 1회째와 2회째와의 비교 비트수가 다르지만, 통신/타이밍 제어부(20)로부터 제어 데이터를 참조 신호 생성부(27)에 공급하고, 이 제어 데이터에 의거해서 참조 신호 생성부(27)에서 참조 신호 Vslop를 생성하도록 함으로써, 참조 신호 Vslop의 기울기, 즉 참조 신호 Vslop의 변화율을 1회째와 2회째에서 동일하게 한다. 디지털 제어하에 참조 신호 Vslop를 생성하면, 참조 신호 Vslop의 기울기를 1회째와 2회째에서 동일하게 하는 것이 용이하다. 이러한 방식으로, A/D 변환의 정밀도를 동일하게 할 수 있기 때문에, 업다운 카운터에 의한 차동 처리 결과를 정확하게 얻을 수가 있다.
또, 본 실시예의 컬럼 A/D 회로(25)에서는, 카운터부(254)의 후단에 데이터 기억부(256)를 구비하고 있다. 카운터부(254)의 동작 전에, 통신/타이밍 제어부(20)로부터의 메모리 전송 지시 펄스 CN8에 의거해서, 전행 Hx-1의 카운트 결과를 데이터 기억부(256)에 전송할 수가 있다.
다시 말해, A/D 변환 기간 종료후, 카운터부(254)내의 데이터를 데이터 기억 부(256)에 저장(save)시키고, 컬럼 A/D 회로(25)는 다음의 행 Vx+1의 A/D 변환을 개시한다. 데이터 기억부(256)내에 저장된 데이터는, 그 A/D 변환의 이면(裏; behind)에서 수평 주사 회로(12)에 의해 순차로 선택되며, 출력 회로(28)를 이용해서 판독출력할 수가 있다.
데이터 기억부(256)를 구비하지 않은 구성에서는, 2회째의 판독출력 처리, 즉 A/D 변환 처리가 완료한 후에만 화소 데이터를 컬럼 처리부(22)의 외부로 출력할 수 있으므로, 판독출력 처리에는 제한이 있다. 반면, 데이터 기억부(256)를 구비함으로써, 1회째의 판독출력 처리(A/D 변환 처리)에 앞서서 마지막(last) 감산 처리 결과를 나타내는 카운트값을 데이터 기억부(256)에 전송하고 있으므로, 판독출력 처리에는 제한이 없다.
카운터부(254)가 보존유지한 카운트 결과를, 데이터 기억부(256)에 전송할 수 있기 때문에, 카운터부(254)의 카운트 동작 즉 A/D 변환 처리와, 카운트 결과의 수평 신호선(18)에의 판독출력 동작을 독립해서 제어가능하고, A/D 변환 처리와 외부에의 신호의 판독출력 동작을 병행해서 행하는 파이프라인 동작을 실현할 수가 있다.
이와 같이, 본 실시예의 고체 상태 촬상 장치(1)에서는, 업카운트와 다운카운트를 전환될 수 있다. 이 때, 1개의 카운터 그 자체가 모드 전환으로 대응가능한 업다운 카운터를 이용하면서, 그 처리 모드를 전환해서 2회에 걸쳐 카운트 처리를 행하는데 이용될 수 있다. 또, 행렬형상으로 단위 화소(3)가 배열된 구성에 있어서, 컬럼 A/D 회로(25)를 수직열마다 설치한 열병렬 컬럼 A/D 회로로 구성된다.
이 때문에, 기준 레벨(리셋 레벨 Srst)과 신호 레벨 Ssig와의 감산 처리 결과를 2회째의 카운트 결과로서 수직열마다 직접 취득할 수 있고, 리셋 레벨 Srst와 신호 레벨 Ssig의 각각의 카운트 결과를 보존유지하는 메모리 장치를 카운터부가 가지는(구비하는) 래치 기능으로 실현할 수 있어, A/D 변환된 데이터를 보존유지하는 전용의 메모리 장치를 카운터와는 별도로 준비할 필요가 없다.
또, 기준 성분에 대응하는 신호 레벨(리셋 레벨 Srst)의 디지털 데이터와 신호 성분에 대응하는 신호 레벨 Ssig의 디지털 데이터와의 차를 게산하기 위한 특별한 감산기가 불필요하게 된다. 개별의 업 카운터와 다운 카운터를 조합해서 구성할 수도 있지만, 이 경우, 예를 들면 한 쪽(상기 예에서는 다운 카운터)의 카운트값을 다른 쪽(상기 예에서는 업 카운터)에 로딩시키고 나서 카운트 동작을 개시하도록 하거나, 또는 각각의 카운트값을 디지털 연산 처리에 의해 감산하는 등을 위한 기능 요소가 필요할 수 있다.
예를 들면, 리셋 레벨 Srst에 대한 A/D 변환 기간 Trst에서는 다운카운트해서 단위 화소(3)의 리셋 레벨 Srst의 A/D 변환 결과를 보존유지하고, 신호 레벨 Ssig에 대한 A/D 변환 기간 Tsig에서는 업카운트함으로써, 리셋 레벨 Srst로부터의 신호 성분 Vsig에 대한 A/D 변환 결과를 취득하는 것이 가능해지며, 실질적으로, 신호 성분 Vsig에 대한 A/D 변환과 CDS 처리의 기능을 동시에 실현하게 된다. 또, 카운터부(254)내에 보존유지된 카운트값이 나타내는 화소 데이터는 정의 신호 전압을 나타내므로, 부의 신호 전압을 정의 신호 전압으로 하는 보수(補數) 연산 등이 불필요하게 되며, 기존의 시스템과의 호환성(親和性; compatible)이 높다.
또, 카운터부(254)의 후단에 데이터 기억부(256)를 설치하는 것에 의해, 데이터 기억부(256)로부터 수평 신호선(18) 및 출력 회로(28)를 거친 외부에의 신호 출력 동작과, 현재 행(現行; present row) Hx의 판독출력 및 카운터부(254)의 카운트 동작을 병행해서 행할 수 있어, 보다 효율이 좋은 신호 출력이 가능해진다. 화소 신호 전압 Vx의 신호 성분 Vsig를 디지털 데이터로 변환한 값 Dsig는 데이터 기억부(256)에 보존유지된 후, 수평 주사 회로(12)에 의해서 순차 외부로 판독출력되어 간다. 이와 같이, 열마다, 전하 생성부(32)에서 생성된 신호 전하가 아날로그 전기신호, 나아가서는 디지털 데이터까지 병렬로 처리함으로써, 그 후의 전송은 디지털 데이터이기 때문에, 고속 연산이 가능하여, 고속 처리를 실현할 수가 있다.
[A/D 변환+가산 처리; 기본 동작]
도 7은, A/D 변환 처리 동작과 병행해서 실행되는 수직 방향에 관한 가산 처리를 설명하기 위한 타이밍차트이다. 또한, 설명을 간결하게 하기 위해서, 컬럼 A/D 회로(25)의 오프셋 성분에 대해서는 무시하고 설명한다.
도 7에서의 각 타이밍이나 신호는, 처리 대상 행을 불문하고, 도 6에 도시한 1행분의 타이밍이나 신호와 동일한 타이밍이나 신호로 도시한다. 설명에서, 그 타이밍이나 신호는 처리 대상 행을 참조자(參照子; 참조번호)로 나타냄으로써 구별된다. 후술하는 유사한 타이밍차트에 있어서도 마찬가지이다.
A/D 변환 처리 동작과 병행해서 실행되는 수직 방향에 관한 가산 처리는, 화소 어레이부(10)의 모든 단위 화소(3)로부터 화소 정보를 판독출력하는 통상 프레임율 모드에 비해, 단위 화소(3)의 노광 시간(露光時間; exposure period)을 1/2로 설정하는 것에 의해서 고(高)프레임율화를 도모하는 고속 프레임율 모드의 동작시에 실행되게 된다.
카운터부(254)는, 임의의(어떤) 행의 단위 화소(3)를 처리 대상으로 해서, 신호 레벨 Ssig에 대해서 N비트로 A/D 변환 처리를 실행한 후에도, 그 A/D 변환 결과를 나타내는 카운트값을 카운터부(254)내에 보존유지할 수가 있다. 본 예에서는, 이 카운터부(254)의 데이터 보존유지 특성을 이용해서, 복수의 행 사이에서 단위 화소(3)의 A/D 변환값을 가산하는 처리를 카운터부(254)에서 실현한다.
여기서, 가산 처리의 대상으로 되는 복수의 행은, 2행 이상이면 좋고, 3행 이상의 임의의 복수이더라도 좋다. 또, 각 행의 관계로서는, 서로 인접하는 행끼리에서의 가산에 한정되지 않고, 몇 개인가의 행마다로 할 수도 있다. 예를 들면, 전형적으로는, 화소 어레이부(10)가 컬러 화상 촬상용의 것이면, 색분리 필터의 색배열과 정합(整合; match)하도록, 다시 말해 같은 색 성분끼리를 가산하도록, 적절한 행을 처리 대상으로 한다. 예를 들면, 베이어 배열의 경우라면, 홀수행끼리, 짝수행끼리로의 가산 처리를 행한다.
또한, 수평 방향의 가산 처리에 관해서도 마찬가지이며, 가산 처리의 대상으로 되는 복수의 열은, 2열 이상이면 좋고, 3열 이상의 임의의 복수이더라도 좋다. 또, 각 열의 관계로서는, 서로 인접하는 열끼리로의 가산에 한정되지 않고, 몇 개인가의 열마다로 할 수도 있다. 예를 들면, 전형적으로는, 화소 어레이부(10)가 컬러 화상 촬상용의 것이면, 색분리 필터의 색 배열과 정합하도록, 다시 말해 같은 색성분끼리를 가산하도록, 적절한 열을 처리 대상으로 한다. 예를 들면, 베이어 배 열의 경우라면, 홀수열끼리, 짝수열끼리로의 가산 처리를 행한다.
이하의 설명에서는, 임의의 Iv행과 임의의 Jv행의 2행 사이에서의 가산 처리(2행 단위로의 가산 연산)를 컬럼 A/D 회로(25)의 업/다운카운트 기능을 가지는 카운터부(254)에 의해 실행하고, 그 후에, 임의의 Ih열과 임의의 Jh열의 2열 사이에서의 가산 처리(2열단위로의 가산 연산)를 디지털 연산부(29)에 의해 실행하는, 다시 말해 행, 열 각각이 소정의 관계를 가지는 2행 2열의 가산 연산을 실행하는 것으로서 설명한다. 또, Iv행을 피가산 행으로 하고 먼저 A/D 변환 처리를 실행하고 나서, Jv행의 A/D 변환 처리를 실행하는 것으로 한다.
신호 취득 차동 처리의 기본 동작 설명으로부터 이해할 수 있는 바와 같이, Iv행의 단위 화소(3)의 신호를 판독출력해서 A/D 변환 처리를 실행하는 경우에는, 먼저, 판독출력 대상 행 Iv의 수직 선택 신호 φVSEL_Iv를 액티브 H로 설정해서 화소 신호 So의 수직 신호선(19)에의 출력을 허가한다. 이 때, 데이터 보존유지 제어 펄스 HLDC00 내지 HLDC11은 모두 초기에는 액티브 H로 설정하고(t1_Iv 내지 t10_Iv), 비교 처리 및 카운트 처리시에는 인액티브 L로 설정하며(t10_Iv 내지 t14_Iv), 도시하고 있지 않지만 카운트클럭 제어 신호 TH00 내지 TH11은 모두 인액티브 L이다(t1_Iv 내지 t26_Iv).
여기서, Iv번째 행의 리셋 성분을 Vrst_Iv, 리셋 레벨을 Srst_Iv, Iv번째 행의 신호 성분을 Vsig_Iv, 신호 레벨을 Ssig_Iv로 하면, 비교 처리 및 카운트 처리에 의해서 (t1_Iv 내지 t26_Iv), 카운터부(254)에는, (2회째의 비교 시간의 카운트값)-(1회째의 비교 시간의 카운트값)="(Srst_Iv+Vsig_Iv)-Srst_Iv=Vsig_Iv"의 디지 털값 Dsig_Iv가 보존유지된다(t26_Iv).
이 Iv번째 행의 A/D 변환 기간이 종료한 후, 카운터부(254)를 리셋하지 않고, 계속해서 Jv번째 행의 단위 화소(3)의 신호의 판독출력 동작과 A/D 변환 처리 동작으로 이행하고, Iv번째 행와 마찬가지 판독출력 동작을 반복한다. 이 때문에, 먼저, 앞의 판독출력 대상 행 Iv의 수직 선택 신호 φVSEL_Iv를 인액티브 L로 함과 동시에, 새로운 판독출력 대상 행 Jv의 수직 선택 신호 φVSEL_Jv를 액티브 H로 설정해서 화소 신호 So의 수직 신호선(19)에의 출력을 허가한다(t1_Jv=t26_Iv).
이 때, 데이터 보존유지 제어 펄스 HLDC00 내지 HLDC11은 모두 당초는 액티브 H로 설정하고(t1_Jv 내지 t10_Jv), 비교 처리 및 카운트 처리시에는 인액티브 L로 설정하며(t10_Jv 내지 t14_Jv), 도시하고 있지 않지만 카운트클럭 제어 신호 TH00 내지 TH11은 모두 인액티브 L이다(t1_Jv 내지 t26_Jv).
여기서, Jv번째 행의 리셋 성분을 Vrst_Jv, 리셋 레벨을 Srst_Jv, Jv번째 행의 신호 성분을 Vsig_Jv, 신호 레벨을 Ssig_Jv로 하면, 비교 처리 및 카운트 처리에 의해서 (t1_Jv 내지 t26_Jv), Jv번째 행의 A/D 변환 종료시에 카운터부(254)에 보존유지되는 디지털값은, "Vsig_Iv+(Srst_Jv+Vsig_Jv)-Srst_Jv=Vsig_Iv+Vsig_Jv"로 된다. 다시말해, 수직 방향의 Iv행과 Jv행의 2행분의 신호 성분 Vsig_Iv, Vsig_Jv의 가산 결과를 A/D 변환한 카운터값이 카운터부(254)에 보존유지된다(t26_Jv).
예를 들면, 도 7중의 화소 신호 전압 Vx 부분에 괄호 쓰기에 의해 디지털 값으로서 나타내는 바와 같이, Iv, Jv번째 행의 리셋 레벨 Srst_Iv, Srst_Jv가 모두 10, 신호 성분 Vsig_Iv, Vsig_Jv 모두 60, 신호 레벨 Ssig_Iv, Ssig_Jv 모두 70이다.
이 경우, Iv번째 행의 신호 레벨 Ssig_Iv(신호 성분 Vsig_Iv)의 A/D 변환에 있어서는, 리셋 레벨 Srst_Iv에 대한 A/D 변환에 있어서 취득한 카운트값 "Drst_Iv"(=-10)을 시작점으로 해서 업카운트를 행함으로써, 처리후에 카운터부(254)에 보존유지되는 카운트값 Dsig_Iv는 "-10+70=60"으로 된다.
그 후, Jv번째 행의 A/D 변환에 있어서는, Iv번째 행에 대한 A/D 변환에 있어서 취득한 카운트값 "Dsig_Iv"(=60)을 시작점으로 해서 먼저 리셋 레벨 Srst_Jv에 관해서 다운카운트를 행함으로써 카운터부(254)에 보존유지되는 값 Drst_Jv는 "60-10=50"로 된다. 또, 이 카운트값 "Drst_Jv"(=50)를 시작점으로 해서 신호 레벨 Ssig_Jv에 관해서 업카운트를 행함으로써, 처리후에 카운터부(254)에 보존유지되는 카운트값 ADD는 "50+70=120"으로 되고, Iv번째 행의 신호 성분 Vsig_Iv의 값 rhk Jv번째 행의 신호 성분 Vsig_Jv의 값을 가산한 값을 나타낸다.
또한, 상기 예에서는, 컬럼 A/D 회로(25)내에서 디지털 가산 처리를 실행함에 있어서, 업카운트와 다운카운트를 전환해서 동작시키도록 하고 있지만, 이 때, 1개의 카운터 그 자체가 모드 변환으로 대응가능한 것을 사용함으로써, 단위 화소(3)의 신호 성분 Vsig로부터 리셋 성분 Vrst를 제거하는 디지털 CDS 처리와 가산 처리를 자동적으로 행할 수 있다는 이점이 있다. 개별의 업 카운터와 다운 카운터를 조합해서 구성할 수도 있지만, 이 경우, 예를 들면 한쪽의 카운트값을 다른쪽에 로딩시키고 나서 카운트 동작을 개시하도록 하거나, 또는 각각의 카운트값을 디지 털 연산 처리에 의해 감산이나 가산하는 등을 위한 기능 요소가 필요하게 된다.
카운터부(254)는, A/D 변환 처리후에, 그 카운터값을, 데이터 기억부(256)를 거쳐서 수평 신호선(18)에 전달한다. 이러한 방식으로, 디지털 연산부(29)에는, 수직 방향의 Iv행과 Jv행의 2행분의 신호 성분 Vsig_Iv, Vsig_Jv의 가산 결과를 나타내는 디지털 데이터가 열마다 순차 공급된다.
마찬가지 동작을 반복하는 것에 의해, 수직 방향(센서면 세로(열) 방향)에 있어서 화소 정보를 1/2로 줄인(decimated) 화상을 얻을 수가 있다. 그 결과, 프레임율을 모든 화소 정보를 판독출력하는 통상 프레임율 모드시에 비해 2배로 고속화할 수가 있다.
디지털 연산부(29)는, 컬럼 처리부(26)로부터 공급된, 수직 방향의 Iv행과 Jv행의 2행분의 신호 성분 Vsig_Iv, Vsig_Jv의 가산 결과를 나타내는 디지털 데이터(이하, 행 가산 데이터 ADD라고도 칭한다)를 처리 대상으로 해서, Ih열의 행 가산 데이터 ADD_Ih와 Jh열의 행 가산 데이터 ADD_Jh를 가산함으로써, 최종적으로, 2행 및 2열분의 가산 결과를 포함하는 디지털 데이터를 취득한다.
1예로서, 카운터부(254)에서는 홀수행과 그것에 인접하는 짝수행에 대한 가산 처리를 실행하고, 디지털 연산부(29)에서는, 홀수열과 그것에 인접하는 짝수열에 대한 가산 처리를 실행하는 것으로 한다. 이 경우, 디지털 연산부(29)는, 짝수열, 홀수열의 행 가산 데이터를 데이터 기억부(256)로부터 판독출력하여 가산함으로써, 2열 사이에 있어서의 화소의 가산 연산을 실행한다.
그 결과, 수직 방향의 홀수행 Iv에서의 수평 방향의 홀수열 Ih와 그것에 인 접하는 짝수열 Jh의 2열분의 신호 성분 Vsig_IvIh, Vsig_IvJh와, 홀수행 Iv에 인접하는 짝수행 Jv에서의 수평 방향의 홀수열 Ih와 그것에 인접하는 짝수열 Jh의 2열분의 신호 성분 Vsig_JvIh, Vsig_JvJh를 가산한 결과의 디지털 데이터가 디지털 연산부(29)에서 취득된다. 다시 말해, 인접하는 2행 2열의 4화소의 가산 연산을 실행하게 된다.
단위 화소(3)로부터 수직 신호선(19)을 경유해서 출력되는 화소 신호 전압 Vx를, 컬럼 A/D 회로(25)에 의해 디지털값으로 변환함과 동시에, 이 디지털값을 수직 방향(열방향)에서의 복수의 단위 화소(3) 사이(상기 예에서는 2행의 단위 화소(3)) 사이에서 가산하는 것에 의해, 다음과 같은 작용 효과를 얻을 수가 있다.
예를 들면, 화소 정보수의 관점에서는, 화소 정보에 대해서 수직 방향에서 1/2로 간인된 판독출력(間引讀出; decimated read out)(건너뛰는 방식의 판독출력(飛讀出; skipping read-out)을 행한 것과 동일하게 되지만, 수직 방향에 있어서의 2화소 사이에서 화소 정보를 가산하고 있기 때문에, 1개의 화소 정보에 대한 정보량의 점에서는 2배로 된다. 따라서, 프레임율을 예를 들면 2배로 향상시키기 위해서, 단위 화소(3)의 노광(exposure) 시간을 1/2로 설정했다고 해도, A/D 변환시에 디지털 값을 2행분의 단위 화소 사이에서 가산하는 것에 의해, 1개의 화소 정보에 대한 정보량이 2배로 되기 때문에, 통상 프레임율 모드시에 비해 감도가 저하되지 않는다.
바꾸어 말하면, 단위 화소(3)의 노광 시간을 단축했다고 해도, 결과로서 1개의 화소 정보의 정보량이 줄어드는 일은 없기 때문에, 감도 저하를 초래하지 않고, 고프레임율화를 실현할 수가 있다. 또, 컬럼 A/D 회로(25)에 업/다운 카운터를 내장하는 등 해서 업카운트와 다운카운트를 전환하여 동작시키고 가산 처리를 행하도록 하고 있기 때문에, 화소 어레이부(10)나 컬럼 처리부(26) 등을 동일한 반도체 영역에 수용한 칩의 외부 메모리 장치를 사용하거나, 또는 열병렬 ADC로서 추가 회로를 사용하거나 하지 않더라도, 고정밀도(高精度; higher accuracy)의 가산 연산을 실현할 수가 있다.
또한, 상기 예에서는, 2행 사이에서의 화소 가산을 예로 들어 설명했지만, 2행 가산에 한정되지 않고, 복수행에 걸쳐서 화소 가산을 행할 수도 있다. 이 때, 가산하는 행수를 M행으로 하면, 화상 데이터량을 1/M로 압축할 수가 있다.
또, 화상 데이터량을 1/M로 압축할 때에, 데이터 출력 레이트를 변경하는 것에 의해서 프레임율을 M배로 증가한다. 상기한 특허 문헌의 단락 68 내지 71, 87 등에 기재된 바와 같이, 여러 가지 변형이 이루어질 수 있다는 점은 마찬가지이다. 여기에서는, 그의 상세에 대해서는 설명을 생략한다.
[디지털 가산 처리의 단점]
도 8은, 전술한 카운터부(254)에서의 수직 방향의 디지털 가산 처리와 디지털 연산부(29)에서의 수평 방향의 디지털 가산 처리에 의한 문제점을 설명하는 도이다. 이 도면에서는, 수직 방향 및 수평 방향의 가산 동작에 있어서의 화소 배치 상태를 도시하고 있다.
전술한 바와 같이 디지털 가산 처리를 실행하면, 가산 후의 화상에서의 화소의 공간적인 중심은, 가산 대상 화소의 중간 위치로 된다. 그리고, 이 관계가, 순 차 반복되어, 가산후의 화상에서의 화소 위치가 결정되게 된다.
가산 대상 화소의 행순(行順)이나 열순(列順)이, 1, 2, 3, 4, …와 같이 순차적인 (in sequence)경우라면, 이것은 문제로 되지 않지만, 예를 들면 1, 3, 2, 4, …와 같이 행순이나 열순이 순차적이지 않은 경우에는 문제가 생긴다. 실제로는, 흑백 화상 촬상시에 가산 대상 픽셀의 순서를 변경시켜서 가산 처리하는 경우는 드물기 때문에 대부분의 경우 문제가 생기지 않을 수 있지만, 단판 방식(single chip-type: 單板方式)을 사용하여 컬러 화상을 촬상할 때 같은 색을 가진 가산 대상 픽셀들을 가산하는 경우에는, 가산 대상 픽셀의 순서가 색분리 필터의 색배열에 맞추어 결정되어야 하기 때문에, 문제가 발생할 수도 있다.
예를 들면, 색분리 필터로서 도 8의 (a)에 도시하는 바와 같은 R, G, B(G는 R행의 Gr과 B행의 Gb로 구별해서 나타낸다)의 색필터를 가지는 베이어 배열을 이용한 경우를 생각한다.
여기서, 2행 2열의 가산 처리를 실행하는 경우, 수직 선택 신호 φVSEL은, 아래로부터 1번째 행, 3번째 행, 2번째 행, 4번째 행, 5번째 행, 7번째 행, 6번째 행, 8번째 행…의 순으로 행을 지정한다. 그렇게 하면, 컬럼 처리부(26)에 판독출력되는 순으로 재배열(竝變; rearrange)한 이미지도(도 8의 (b))에 도시하는 바와 같이, 홀수행끼리나 짝수행끼리의 같은 색의 행이 2행마다 컬럼 처리부(26)에 공급된다.
컬럼 처리부(26)의 각 열에 배치된 각 컬럼 A/D 회로(25)는, 세로로 같은 색이 입력될 때 가산 연산을 행한다. 예를 들면, 1번째 행와 3번째 행의 R성분이나 Gr성분의 각 화소 신호의 가산, 2번째 행와 4번째 행의 Gb성분이나 B성분의 각 화소 신호의 가산, 5번째 행와 7번째 행의 R성분이나 Gr성분의 각 화소 신호의 가산, 6번째 행와 8번째 행의 Gb성분이나 B성분의 각 화소 신호의 가산, …을 순차 실행한다. 다시 말해, 수직 방향으로 2 화소분의 같은 색성분이 컬럼 A/D 회로(25)에 입력되면, 컬럼 A/D 회로(25)는, 그 같은 색 성분끼리의 가산 연산을 행한다.
그 가산 연산후의 개략도는, 도 8의 (c)에 도시하는 바와 같이 되며, 두 개의 가산 대상 행의 중심 행이, 즉 가산시의 수직 방향의 무게중심이 가산 후의 화소 중심으로 된다. 예를 들면, 1번째 행와 3번째 행의 가산에서는 2번째 행, 2번째 행와 4번째 행의 가산에서는 3번째 행, 5번째 행와 7번째 행의 가산에서는 6번째 행, 6번째 행와 8번째 행의 가산에서는 7번째 행이 각각의 중심 위치가 된다.
디지털 연산부(29)에서는, 이와 같은 상태의 이미지를 대상으로 해서, 행 가산 데이터 ADD를 순차 취입하고, 수평 방향으로 같은 색이 입력될 때 가산 연산을 행한다. 예를 들면, 1번째 열와 3번째 열의 R성분이나 Gb성분의 각 화소 신호의 가산, 2번째 열와 4번째 열의 Gr성분이나 B성분의 각 화소 신호의 가산, 5번째 열와 7번째 열의 R성분이나 Gb성분의 각 화소 신호의 가산, 6번째 열와 8번째 열의 Gr성분이나 B성분의 각 화소 신호의 가산을 순차 실행한다. 다시 말해, 수평 방향으로 같은 색성분이 2화소분 디지털 연산부(29)에 입력되면, 디지털 연산부(29)는, 그 같은 색성분끼리의 가산 연산을 행한다.
그 가산 연산 후의 개략도에서, 수평 방향에 관해서는, 가산 대상의 2열분의 중심으로 되는 열, 즉 가산시의 수평 방향의 무게중심이 가산 후의 화소 중심으로 된다. 예를 들면, 1번째 열와 3번째 열의 가산에서는 2번째 열, 2번째 열와 4번째 열의 가산에서는 3번째 열, 5번째 열와 7번째 열의 가산에서는 6번째 열, 6번째 열와 8번째 열의 가산에서는 7번째 열이 각각의 중심 위치로 된다.
도 8의 (c)에 도시한 수직 방향에 관한 가산후의 중심과 조합하면, 도 8의 (d)의 우측에 도시하는 바와 같이, 각각의 색으로, 2×2의 격자(grid)의 중심이 가산 후의 공간적인 색의 위치로 된다. 예를 들면, 4행 4열을 1개의 조합으로 해서, 오퍼레이터 n(n은 0 또는 양의 정수)에 따라서, R화소의 중심은 "2+4n"번째 행 또한 "2+4n"번째 열, Gr화소의 중심은 "2+4n"번째 행 또한 "3+4n"번째 열, Gb화소의 중심은 "3+4n"번째 행 또한 "2+4n"번째 열, B화소의 중심은 "3+4n"번째 행 또한 "3+4n"번째 열로 된다.
이 경우, 도 8의 (D)의 좌측에 도시하는 원래의 화소 위치와의 비교로부터 알 수 있는 바와 같이, 가산전에는 각 색의 공간 위치는 등간격인데 대해, 가산후의 각 색의 공간 위치는, 4행 4열마다 그의 중심에 한데 모여(그룹화해) 버려, 다른 4행 4열분과의 관계를 가미하면, 등간격으로는 되지 않는다. 이와 같은 상태에서는, 가산후의 화상은, 해상도에 문제를 일으켜 버린다. 구체적으로는, 고해상도의 가산 화상을 얻을 수는 없다.
[가산 화상을 위한 해상도 개선 방법; 제1 실시예]
도 9 내지 도 11은, 카운터부(254)에서의 수직 방향의 디지털 가산 처리와 디지털 연산부(29)에서의 수평 방향의 디지털 가산 처리에 있어서, 해상도 저하의 문제를 해소하는 방법의 제1 실시예의 1예를 설명하는 도면이다.
여기서, 도 9 및 도 10은, 제1 실시예의 해상도 개선 방법에서의, A/D 변환 처리 동작과 병행해서 실행되는 수직 방향에 관한 가중 가산 처리를 설명하기 위한 타이밍차트이다. 또한, 설명을 간결하게 하기 위해서, 컬럼 A/D 회로(25)의 오프셋 성분에 대해서는 무시하고 설명한다. 또, 도 11은, 제1 실시예의 해상도 개선 방법으로 카운트클럭 전환부(516)를 동작시켰을 때의 효과를 도시하는 도면이다.
도 9 및 도 10에 도시한 예는, 2화소에서의 가산 처리로 하고, 가중비를 1대 2로 설정한 경우(2배 가중 가산이라고 칭한다)를 도시하고 있다. 도 9에 도시하는 제1 예는, 가산 대상으로 되는 2행중의 첫행(최초의 행) Iv의 A/D 변환 처리시의 가중을 "1"로 하고 다음행 Jv의 A/D 변환 처리시의 가중을 "2"로 하는 1대 2의 2배 가중 가산의 경우이다. 한편, 도 10에 도시하는 제2 예는, 가산 대상으로 되는 2행 중의 첫행 Iv의 A/D 변환 처리시의 가중을 "2"로 하고 다음행 Jv의 A/D 변환 처리시의 가중을 "1"로 하는 2대 1의 2배 가중 가산의 경우이다.
여기서, 카운터부(254)에서의 수직 방향의 가산 처리시에 가중치가 "2"로 설정된 경우, 즉, A/D 변환 이득을 2배로 하는 경우, 그 방법으로서는, 참조 신호 Vslop의 기울기를 작게(본 예에서는 1/2로) 하는 제1 방법, 카운터의 분주 속도를 고속(본 예에서는 2배)으로 하는 제2 방법, 또는 참조 신호 Vslop의 기울기 조정과 카운터의 분주 속도 조정을 조합하는 제3 방법 중 어느 하나를 채택할 수가 있다.
참조 신호 Vslop의 기울기를 작게 하는 제1 방법의 경우, 그 기울기를 임의로 변화시킬 수 있지만, A/D 변환 기간이 길어지므로, 바꾸어 말하면 정해진 A/D 변환 기간에서는 변환가능한 전압폭(다시말해, 동적 범위)이 좁아지므로, A/D 변환 처리의 고속성이나 광범위한 동적 범위가 요구되는 경우에는 일부 결점이 있다.
제1 방법에 비해, 카운터의 분주 속도를 고속으로 하는 제2 방법에서는, A/D 변환 기간이나 동적 범위에 영향을 미치는 일없이 가중을 설정할 수가 있다. 단, 카운터부(254)에 공급하는 카운트클럭 CK0 그 자체를 변화시키는 경우에는, 그 클럭 주파수를 임의로 변화시킬 수 있지만, 본 실시예에서 채택하는 바와 같이, 카운트클럭 CK0의 클럭 주파수를 변화시키지 않고 카운터부(254)의 분주 속도를 비트 단위로 변화시키는 구조를 채택하는 경우에는, 가중값으로서는 2의 누승으로 제한되어 버린다.
한편, 참조 신호 Vslop의 기울기 조정과 카운터의 분주 속도 조정을 조합하는 제3 방법에서는, 각각의 장점을 도입할 수 있고, 카운트클럭 CK0의 클럭 주파수를 변화시키지 않고 카운터부(254)의 분주 속도를 비트 단위로 변화시키는 구조를 채택하는 경우에 있어서도, A/D 변환 기간이나 동적 범위에 악영향을 미치는 일없이, 또한 임의의 가중값을 설정할 수가 있다.
[수직 방향의 가중 가산]
도 9에 도시하는 바와 같이, 먼저, 가산 대상으로 되는 2행 중의 첫행 Iv의 신호를 판독출력해서 A/D 변환 처리를 실행하는 경우에는, 판독출력 대상 행 Iv의 수직 선택 신호 φVSEL_Iv를 액티브 H로 설정해서 화소 신호 So의 수직 신호선(19)에의 출력을 허가한다. 이 때, 데이터 보존유지 제어 펄스 HLDC00 내지 HLDC11은 모두 초기에는 액티브 H로 설정하고(t1_Iv 내지 t10_Iv), 비교 처리 및 카운트 처리시에는 인액티브 L로 설정하며(t10_Iv 내지 t14_Iv), 카운트클럭 제어 신호 TH00 내지 TH11은 모두 인액티브 L로 설정된다(t1_Iv 내지 t26_Iv). 이것에 의해, 비교 처리 및 카운트 처리에 의해서(t1_Iv 내지 t26_Iv), 카운터부(254)에는, "Vsig_Iv"의 디지털 값 Dsig_Iv가 보존유지된다(t26_Iv). 이 점은, 도 7에 도시한 것과 같다.
다음에, 가산 대상으로 되는 2행 중의 다음행(次行) Jv의 신호를 판독출력해서 A/D 변환 처리를 실행하기 위해서, 판독출력 대상 행 Jv의 수직 선택 신호 φVSEL_Jv를 액티브 H로 설정해서 화소 신호 So의 수직 신호선(19)에의 출력을 허가한다. 이 때, 카운터부(254)를 리셋하지 않고, 계속해서 Jv번째 행의 단위 화소(3)의 신호의 판독출력 동작과 A/D 변환 처리 동작으로 이행한다(t1_Jv=t26_Iv). 이 점도, 도 7에 도시한 것과 같다.
한편, 본 실시예의 특징점으로서, 다음행 Jv에 대한 처리시에는(t1_Jv 내지 t26_Jv), 참조 신호 Vslop를 첫행 Iv에 대한 처리시(t1_Iv 내지 t26_Iv)와 동일한 기울기로 변화시키면서, 데이터 보존유지부(512_00)에의 데이터 보존유지 제어 펄스 HLDC00을 전체기간 액티브 H로 설정하는 한편(t1_Jv 내지 t26_Jv), 나머지 데이터 보존유지부(512_01 내지 512_10)에의 데이터 보존유지 제어 펄스 HLDC01 내지 HLDC10을, 당초는 액티브 H로 설정하고(t1_Jv 내지 t10_Jv), 비교 처리 및 카운트 처리시에는 인액티브 L로 설정한다(t10_Jv 내지 t14_Jv). 또, 카운트클럭 제어 신호 TH00을 액티브 H, 나머지 카운트클럭 제어 신호 TH01 내지 TH11을 모두 인액티브 L로 설정한다(t1_Iv 내지 t26_Iv).
이러한 방식으로, 먼저, 데이터 보존유지 제어 펄스 HLDC00이 액티브 H로 되 는 것에 의해, 최하위 비트의 플립플롭(510_00)에 기록된 데이터가 보존유지된다. 사실상, 다음행 Jv에 대한 처리시에는(t1_Jv 내지 t26_Jv), 이 최하위 비트 출력이 무효화(無效化: invalid)된다. 이 때문에, 다음행 Jv에 대한 처리는 저해상도 처리가 된다.
또, 다음행 Jv에 대한 처리시에(t1_Jv 내지 t26_Jv), 카운트클럭 제어 신호 TH00이 액티브 H로 되면, 최하위 비트(0비트째)의 플립플롭(510_00)의 입력 클럭이 2단째(1비트째)의 플립플롭(510_01)의 클럭단에 전달된다. 카운터부(254)는, 최하위 비트의 클럭 주기가 다음의 비트로 전달되는 것에 의해, 최하위 비트를 제외한 나머지 상위 비트 출력의 분주 동작이 2배로 되어, 이전보다도 양자화 스텝을 대충(coarsely) 수행하면서 2배의 스피드로 카운트업을 행한다.
예를 들면, 도 11은, 카운트클럭 제어 신호 TH00과 참조 신호 Vslop의 기울기(그 기울기에 따른 이득)과 분주 속도를 전환했을 때의 각 비트의 플립플롭(510)의 출력을 도시하고 있다. 카운트클럭 제어 신호 TH00이 액티브 H로 전환됨으로써, 최하위 비트의 플립플롭(510_00)에 공급되고 있던 카운트클럭 CIN이 2단째의 플립플롭(510_01)에 전달되고, 전환후에는, 상위 비트에서는 전환전보다도 고속으로 동작하게 된다. 단, 이전의 최하위 비트 출력은 무효로 되므로, 이전보다도 양자화는 엉성해진다.
예를 들면, 카운트클럭 제어 신호 TH00의 전환전의 제1단(stage)의 플립플롭(510_00)의 카운트 출력 D00이 100㎒의 주기인 경우, 2단째의 플립플롭(510_01)의 카운트 출력 D01이 50㎒의 주기로 되어 있다. 이것에 대해서, 카운트클럭 제어 신호 TH00이 H레벨로 전환되면, 2단째의 플립플롭(510_01)의 카운트 출력 D01이 100㎐의 주기로 되고, 상위 비트에서는 2배의 속도로 분주 동작을 하게 된다.
이 때, 첫행 Iv에 대한 처리시(t1_Iv 내지 t26_Iv)와 다음행 Jv에 대한 처리시(t1_Jv 내지 t26_Jv)에 있어서 참조 신호 Vslop의 기울기가 동일하므로, 카운터값과 전압값의 관계는, 첫행 Iv에 대한 처리시에는 ΔV/Δt로 되어 A/D 변환 처리의 총 이득은 "1"인데 반해, 다음행 Jv에 대한 처리시에는 2ΔV/Δt로 되어 A/D 변환 처리의 총 이득은 "2"로 된다.
보다 구체적으로, 본 실시예에 있어서, 다음행 Jv에 대한 처리시에는(t1_Jv 내지 t26_Jv), 참조 신호 Vslop의 기울기를 첫행 Iv에 대해서 변화시키는 일없이, 카운터의 분주 속도만을 K배(상기 예에서는 2배)로 하고 있다. 따라서, 첫행 Iv의 신호 성분 Vsig_Iv에 대한 A/D 변환 처리에 비해 다음행 Jv의 신호 성분 Vsig_Jv에 대한 A/D 변환 처리에 2배의 이득이 적용된다.
따라서, 첫행 Iv의 A/D 변환 처리의 1디지트(digit) 당 전압값(변환 계수)을 α[V/digit], 카운터부(254)에서의 고속화 정도(카운터부(254)에서의 이득에 상당한다)를 Lv로 하면, 다음행 Jv의 A/D 변환 처리시에서의 1digit 당의 전압값(변환 계수)은 Lv×α로 된다. 상기 예에서, Lv=2이며, 2α이다.
따라서, Jv번째 행의 A/D 변환 종료시에 카운터부(254)에 보존유지되는 디지털값, 즉 가중 디지털 가산 처리의 최종적인 카운터값은, "α×Vsig_Iv+2α×Vsig_Jv"를 나타내게 된다.
예를 들면, 도 9에서 화소 신호 전압 Vx 부분에 괄호 쓰기에 의해 디지털 값 으로서 나타내는 바와 같이, Iv, Jv번째 행의 신호 성분 Vsig_Iv, Vsig_Jv 모두 "60"이고, 리셋 레벨 Srst_Iv, Srst_Jv 모두 "10"이다.
이 경우, Iv번째 행의 신호 레벨 Ssig_Iv(신호 성분 Vsig_Iv)의 A/D 변환에 있어서는, 리셋 레벨 Srst_Iv에 대한 A/D 변환에 있어서 취득한 카운트값 "-Drst_Iv"(=-10)을 시작점으로 해서 업카운트를 행하는 것에 의해, 처리후에 카운터부(254)에 보존유지되는 카운트값은 "-10+70=60=Dsig_Iv"이다.
그 후, Jv번째 행의 A/D 변환에 있어서는, Iv번째 행에 대한 A/D 변환에 있어서 취득한 카운트값 "60=Dsig_Iv"를 시작점으로 해서 먼저 리셋 레벨 Srst_Jv에 관해서 다운카운트를 행하는 것에 의해, 카운터부(254)에 보존유지 되는 값은 "Dsig_Iv-2·Drst_Jv=50-2×10=40"으로 된다. 또, 이 카운트값 "40"을 시작점으로 해서 신호 레벨 Ssig_Jv에 관해서 업카운트를 행하는 것에 의해, 처리후에 카운터부(254)에 보존유지되는 카운트값은 "40+2×70=180"으로 된다. 이 카운트값은, Iv번째 행의 디지털 값 Dsig_Iv에, Jv번째 행의 디지털 값 Dsig_Jv의 2배를 가산한 값 "Dsig_Iv+2·Dsig_Jv"를 나타낸다.
도 9에 도시하는 제1 예에서는, 다음행 Jv에 대한 처리시에 카운터의 분주 동작을 Lv(=2)배로 하는 것에 의해, 가산 결과로서 "Dsig_Iv+Lv·Dsig_Iv"를 획득한다. 그러나, 도 10에 도시하는 제2 예와 같이, 첫행 Iv에 대한 처리시에 카운터의 분주 동작을 다음행 Jv에 대한 처리시에 대해서 Lv(=2)배로 더 빨리 하면, 가산 결과로서 "Lv·Dsig_Iv+Dsig_Iv"를 취득할 수가 있다.
상기 예에서는, 카운터부에서의 상위 비트측의 분주 동작만을 L배로 변경해 서, 하위 비트측의 데이터를 무효인 것으로서 취급하는 것에 의해, 초기의(大元; initial) 카운트클럭 CIN의 주파수를 동일한 속도로 유지해서, 카운터부에서의 소비 전력의 증가 회피되지만, 이것은 필수는 아니다.
카운터부에서의 소비 전력의 증대가 허용되는 경우에는, 카운트클럭 전환부(516)에 의한 전환을 행하지 않고, 클럭 변환부(23)에 의한 체배 기능으로 생성되는 고속 클럭을 이용해서, 초기의 카운트클럭 CIN 그 자체를 고주파수로 변경하도록 해서, 카운트 실행부(504) 전체를 고속으로 분주 동작시키도록 해도 좋다. 이렇게 하면, 전환후에도 모든 비트 데이터를 유효한 것으로서 취급할 수 있으므로, A/D 변환 정밀도에 저하의 문제를 일으키는 일없이 수직 방향의 가산 처리를 컬럼 A/D 회로(25)내에서 실현할 수가 있다.
또, 플립플롭(510)을 보다 고속으로 카운트 동작(분주 동작)하도록 제어하는데 있어서, 플립플롭 출력의 비트의 가중 관계를 일정하게 한 채로, 하위 비트 출력을 무효로 하면서, 나머지 상위 비트 출력의 분주 동작을 고속으로 하도록 회로를 구성해서 제어하고 있었지만, 이것은 1예에 불과하며, 플립플롭(510)의 분주 동작을 고속으로 하는 것이면 좋고, 여러가지 변형이 가능하다.
예를 들면, 각 단의 플립플롭(510)에 공급할 카운트클럭 공급 형태를 변경하기 위한 카운트클럭 전환부(516)을 생략하면서(omitting), 비트 출력을, 순차 하위측으로 시프트하는 전환 수단을 설치하도록 해도 좋다. 이 경우, 후단측의 플립플롭(510)의 데이터 출력을 무효인 것으로서 취급하면 좋다. 이 경우에 있어서도, A/D 변환 데이터로서는, 하위 비트 데이터를 무효인 것으로서 취급할 수 있다. 단, 이 경우, 전환 시점의 각 비트의 카운트 값을, 전단측에 로딩하기 위한 회로가 필요하게 된다. 따라서, 상기 예에서 설명한 카운트클럭 전환용의 카운트클럭 전환부(516)를 이용하는 구성에 비하면, 회로 구성이 복잡하게 된다. 그렇지만, 전환후에는 후단측의 플립플롭(510)에의 카운트클럭 공급을 정지하는 등 해서 카운트 동작을 정지시킬 수 있으므로, 저소비 전력화를 도모할 수 있다는 이점이 있다.
또, 카운터부(254)로서 비동기 카운터를 이용한 경우에의 적용예를 구체적으로 설명했지만, 동기 카운터를 이용한 경우에도, 마찬가지 사상을 적용하는 것은 가능하다. 예를 들면, 동기 카운터를 이용하는 경우에는, 각 플립플롭(510)은, 공통의 카운트클럭을 사용해서 동작하도록 해 두고, 또한 각 플립플롭(510)은, 자신의 값이 반전되는 것을 자신보다도 하위 비트가 모두 "1"(업카운트 시) 또는 모두 "0"(다운카운트 시)일 때로 되도록 하는 게이트 회로를 필요로 한다.
이러한 구조에서, 플립플롭(510)의 분주 동작을 고속으로 하기 위해서, 보다 하위 비트측의 게이트 회로 출력을 취입하도록 하는 전환 회로를 설치하면 좋다. 단, 비동기 카운터에서의 카운트클럭 전환용의 카운트클럭 전환부(516)에 비해서 회로 구성이 복잡하게 된다.
또는, 비동기 카운터를 이용한 경우의 변형예에서 설명한 바와 같이, 전환 시점의 각 비트의 카운트값을, 하위측에 로딩하기 위한 회로를 설치하면서, 비트 출력을, 순차 하위측으로 시프트하는 전환 수단을 설치하도록 해도 좋다.
[수평 방향의 2배 가중 가산과 최종적인 가산 화상]
도 12 내지 도 14는, 제1 실시예의 해상도 개선 방법에서의, 수직 방향 및 수평 방향의 가산 동작시의 화소 배치 상태를 도시하는 도면이다. 도 8과 마찬가지로, 2행 2열의 가산 처리를 실행하는 경우의 예로서, R, G, B(G는 R행의 Gr과 B행의 Gb로 구별해서 나타낸다)의 색필터를 색분리 필터로서 가지는 베이어 배열을 이용한 경우를 도시하고 있다.
여기서, 도 12는 도 8의 (a)와 동일한 행순이나 열순으로 취입하면서 도 9에 도시된 이중 가중 가산을 적용하는 사례이다. 도 13은 도 8의 (a)와 동일한 행순이나 열순으로 취입하면서 도 9와 도 10을 조합한 사례이며, 도 14는 도 9를 적용하면서 취입의 행순이나 열순을 도 8의 (a)와는 다른 것으로 하는 사례이다.
수평 방향의 2배 가중 가산 처리에서는, 수직 방향에 관한 Lv배 가중 가산 처리로 된 것을 디지털 연산부(29)에 전송해서, 디지털 연산부(29)에서, 수평 방향에 관한 가산 처리를 실행한다. 이 가산 처리를 실행하는 것 자체는, 도 8에 도시한 처리와 다름없다.
여기서, 본 실시예에서는, 수직 방향에 관한 Lv(=2)배 가중 가산 처리의 경우와 마찬가지로 Lh배 가중 가산을 행한다. 구체적으로는, 다음 열 Jh에 대한 가산 데이터 ADD_Jh에 관해서는, 첫열(최첫열) Ih의 가산 데이터 ADD_Ih에 대해서 Lh배의 가중을 해서 가산한다. 전형적으로는, Lh=Lv로 설정한다. 상기 예에 따르면, 예를 들면 2배로 한다.
[1대 2의 2배 가중 가산의 예]
도 8의 (a)와 동일한 행순이나 열순으로 취입하면서 도 9를 적용하는 사례의 경우, 먼저 수직 방향에 관한 가산 처리에서는, 도 12의 (a)(도 8의 (a)와 동일하 다)에 도시하는 바와 같이, 수직 선택 신호 φVSEL은, 아래로부터 1번째 행, 3번째 행, 2번째 행, 4번째 행, 5번째 행, 7번째 행, 6번째 행, 8번째 행…의 순으로 지정한다.
컬럼 처리부(26)의 각 열에 배치된 각 컬럼 A/D 회로(25)는, 컬럼 처리부(26)에 판독출력되는 순으로 재배열한 개략도(도 12의 (b))에 도시하는 바와 같이, 홀수행끼리나 짝수행끼리의 세로로 같은 색의 행이 2행분 입력될 때에 가산 연산을 행한다.
이 때에는, 도 9에서의 설명으로부터 알 수 있는 바와 같이, 카운터부(254)의 분주 동작은, 첫행 Iv에 대한 처리시에 대해서 다음행 Jv에 대한 처리시가 2배로 고속화되어 있으며, 첫행 Iv(1번째 행, 2번째 행, 5번째 행, 6번째 행)의 가중을 "1"로 하고, 도면중 우측에 "×2"로 나타내는 바와 같이, 다음행 Jv(3번째 행, 4번째 행, 7번째 행, 8번째 행)의 가중을 "2"로 설정해서 가산 처리를 실행한다.
예를 들면, 1번째 행의 R성분과 3번째 행의 R성분의 2배와의 가산이나 1번째 행의 Gr성분과 3번째 행의 Gr성분의 2배와의 가산, 2번째 행의 Gb성분과 4번째 행의 Gb성분의 2배와의 가산이나 2번째 행의 B성분과 4번째 행의 B성분의 2배와의 가산, 5번째 행의 R성분과 7번째 행의 R성분의 2배의 가산이나 5번째 행의 Gr성분과 7번째 행의 Gr성분의 2배와의 가산, 6번째 행의 Gb성분과 8번째 행의 Gb성분의 2배와의 가산이나 6번째 행의 B성분과 8번째 행의 B성분의 2배와의 가산 등을 순차 실행한다. 다시 말해, 수직 방향으로 같은 색성분이 2화소분 컬럼 A/D 회로(25)에 입력되면, 컬럼 A/D 회로(25)는, 그 같은 색성분끼리에 대해서, 다음행 Jv측을 첫행 Iv에 대해서 2배로 해서 가산 연산을 행한다.
그 가산 연산후의 개략도는, 도 12의 (c)에 도시하는 바와 같이 되며, 가산후의 화소 중심은, 가산 대상의 2행분의 중심으로 되는 행, 즉 가산시의 수직 방향의 무게중심이 아니라, 보다 큰 가중을 가한 다음행 Jv측으로 시프트한다. 구체적으로는, 가산시의 수직 방향의 무게중심이 아니라, 첫행 Iv와 다음행 Jv와의 공간 거리를 2:1로 내분(內分; internally dividing)한 위치가 가산후의 중심으로 되고, 더 큰 가중치가 부여된 다음행 Jv측으로 1/3행분만큼 시프트한다(도 12의 (e) 참조).
예를 들면, 1번째 행와 3번째 행의 2배 가중 가산에서는 2번째 행에 대해서 1/3행분만큼 3번째 행측으로 시프트하고, 2번째 행와 4번째 행의 2배 가중 가산에서는 3번째 행에 대해서 1/3행분만큼 4번째 행측으로 시프트하고, 5번째 행와 7번째 행의 2배 가중 가산에서는 6번째 행에 대해서 1/3행분만큼 7번째 행측으로 시프트하고, 6번째 행와 8번째 행의 2배 가중 가산에서는 7번째 행에 대해서 1/3행분만큼 8번째 행측으로 시프트한 위치가 각각의 중심 위치로 된다.
디지털 연산부(29)에서는, 이와 같은 상태의 이미지를 대상으로 해서, 행 가산 데이터 ADD를 순차 취입하고, 수평 방향으로 같은 색이 입력될 때 가산 연산을 행한다. 예를 들면, 1번째 열의 R성분과 3번째 열의 R성분의 2배와의 가산이나 1번째 열의 Gr성분과 3번째 열의 Gr성분의 2배와의 가산, 2번째 열의 Gb성분과 4번째 열의 Gb성분의 2배와의 가산이나 2번째 열의 B성분과 4번째 열의 B성분의 2배와의 가산, 5번째 열의 R성분과 7번째 열의 R성분의 2배와의 가산이나 5번째 열의 Gr성 분과 7번째 열의 Gr성분의 2배와의 가산, 6번째 열의 Gb성분과 8번째 열의 Gb성분의 2배와의 가산이나 6번째 열의 B성분과 8번째 열의 B성분의 2배와의 가산 등을 순차 실행한다.
다시 말해, 수평 방향으로 같은 색성분의 가산 데이터가 2열분, 디지털 연산부(29)에 입력되면, 디지털 연산부(29)는, 그 같은 색성분끼리에 대해서, 다음열 Jh측을 첫열(최첫열) Ih에 대해서 2배로 해서 가산 연산을 행한다.
그 가산 연산 후의 개략도는, 수평 방향에 관해서는, 가산 후의 화소 중심은, 가산 대상의 2열분의 중심으로 되는 열, 즉 가산시의 수평 방향의 무게중심이 아니라, 더 큰 가중치가 부여된 다음열 Jh측으로 시프트한다. 구체적으로는, 가산시의 수평 방향의 무게중심이 아니라, 첫열 Ih와 다음열 Jh와의 공간 거리를 2:1로 내분한 위치가 가산후의 중심으로 되고, 큰 가중을 가한 다음열 Jh측으로 1/3열분만큼 시프트한다(도 12의 (f) 참조).
예를 들면, 1번째 열와 3번째 열의 2배 가중 가산에서는 2번째 열에 대해서 1/3열분만큼 3번째 열측으로 시프트하고, 2번째 열와 4번째 열의 2배 가중 가산에서는 3번째 열에 대해서 1/3열분만큼 4번째 열측으로 시프트하고, 5번째 열와 7번째 열의 2배 가중 가산에서는 6번째 열에 대해서 1/3열분만큼 7번째 열측으로 시프트하고, 6번째 열와 8번째 열의 2배 가중 가산에서는 7번째 열에 대해서 1/3열분만큼 8번째 열측으로 시프트한 위치가 각각의 중심 위치로 된다.
도 12의 (c)에 도시한 수직 방향에 관한 가산후의 중심과 조합하면, 도 12의 (d)의 우측에 도시하는 바와 같이, 각각의 색으로, 첫행 Iv와 다음행 Jv와의 공간 거리를 2:1로 내분한 위치 및 첫열 Ih와 다음열 Jh와의 공간 거리를 2:1로 내분한 위치가 가산후의 중심으로 된다.
이 경우, 도 12의 (d)의 좌측에 도시하는 원래의 화소 위치와의 비교로부터 알 수 있는 바와 같이, 도 8의 (d)의 우측에 도시한 상태와는 다르지만, 가산 후의 각 색의 공간 위치는 등간격으로 배열되지 않는다.
[1대 2와 2대 1을 조합한 2배 가중 가산의 예]
도 8의 (a)와 동일한 행순이나 열순으로 취입하면서, 도 9와 도 10을 조합한 사례의 경우, 1대 2의 2배 가중 가산(도 9의 양태)과 2대 1의 2배 가중 가산(도 10의 양태)을 번갈아(교대로) 반복한다. 시프트 방향을 가미한 가중 가산을 실현할 수가 있다.
예를 들면, 수직 방향에 관한 가산 처리에서는, 도 13의 (a)(도 12의(a)와 마찬가지이다)에 도시하는 바와 같이, 수직 선택 신호 φVSEL은, 아래로부터 1번째 행, 3번째 행, 2번째 행, 4번째 행, 5번째 행, 7번째 행, 6번째 행, 8번째 행의 순으로 지정한다.
컬럼 처리부(26)의 각 열에 배치된 각 컬럼 A/D 회로(25)는, 컬럼 처리부(26)에 판독출력하는 순으로 재배열한 개략도(도 13의 (b))에 도시하는 바와 같이, 홀수행끼리나 짝수행끼리의 세로로 같은 색의 행이 2행분 입력될 때에 가산 연산을 행한다.
이 때에는, 처음의 가산 처리시에는 도 9에 도시하는 1대 2의 비로 2배 가중 가산을 행하고, 다음의 가산 처리시에는 도 10에 도시하는 2대 1의 비로 2배 가중 가산을 행한다. 이러한 방식으로, 카운터부(254)는 처음의 가산 처리시에 있어서 다음행 Jv에 대한 처리시에 비해 두배만큼 빠르게 첫행 Iv에 대한 분주 동작을 수행하고, 도면 내 우측에 "×2"로 나타내는 바와 같이 첫행 Iv(1번째 행, 5번째 행)의 가중을 "2"로 하고, 다음행 Jv(3번째 행, 7번째 행)의 가중을 "1"로 설정해서 가산 처리를 실행하게 된다. 그리고, 다음의 가산 처리시의 카운터부(254)의 분주 동작은, 첫행 Iv에 대한 처리시에 대해서 다음행 Jv에 대한 처리시 쪽이 2배로 고속화되고, 첫행 Iv(2번째 행, 6번째 행)의 가중을 "1"로 하고, 도면중 우측에 "×2"로 나타내는 바와 같이 다음행 Jv(4번째 행, 8번째 행)의 가중을 "2"로 설정해서 가산 처리를 실행하게 된다. 1번째 행, 4번째 행, 5번째 행, 8번째 행에 대해서는 2배의 가중으로 가산 처리를 실행하는 것이다.
예를 들면, 1번째 행의 R성분의 2배와 3번째 행의 R성분과의 가산이나 1번째 행의 Gr성분의 2배와 3번째 행의 Gr성분과의 가산, 2번째 행의 Gb성분과 4번째 행의 Gb성분의 2배와의 가산이나 2번째 행의 B성분과 4번째 행의 B성분의 2배와의 가산, 5번째 행의 R성분의 2배와 7번째 행의 R성분과의 가산이나 5번째 행의 Gr성분의 2배와 7번째 행의 Gr성분과의 가산, 6번째 행의 Gb성분과 8번째 행의 Gb성분의 2배와의 가산이나 6번째 행의 B성분과 8번째 행의 B성분의 2배와의 가산 등을 순차 실행한다.
다시 말해, 수직 방향으로 같은 색성분이 2화소분, 컬럼 A/D 회로(25)에 입력되면, 컬러 A/D 회로(25)는, 그 같은 색성분끼리에 대해서, 처음의 가산 처리시에는 첫행 Iv의 성분을 다음행 Jv의 성분에 대해서 2배로 해서 가산 연산을 행하지 만, 다음의 가산 처리시에는 다음행 Jv의 성분을 첫행 Iv의 성분에 대해서 2배로 해서 가산 연산을 행하고, 이와 같은 처리를 반복한다.
그 가산 연산후의 개략도는, 도 13의 (c)에 도시하는 바와 같이 되며, 가산후의 화소 중심은, 가산 대상의 2행분의 중심으로 되는 행 즉 가산시의 수직 방향의 무게중심이 아니라, 보다 큰 무게중심을 가한 다음행 Jv측으로 시프트한다. 구체적으로는, 가산시의 수직 방향의 무게중심이 아니라, 첫행 Iv와 다음행 Jv와의 공간 거리를 2:1로 내분한 위치가 가산 후의 중심으로 되고, 큰 가중을 가한 다음행 Jv측으로 1/3행분만큼 시프트한다(도 13의 (e) 참조). 이 점은, 도 12의 (c)의 경우와 마찬가지이지만, 본 예에서는 가중에 의한 시프트 방향이 번갈아 다른 것으로 되므로, 가산 후의 화소 중심은, 도 12의 (c)와는 다르다.
예를 들면, 1번째 행와 3번째 행의 2대 1의 2배 가중 가산 이후 2번째 행에 대해서 1/3행분만큼 1번째 행측으로 시프트하고, 2번째 행와 4번째 행의 1대 2의 2배 가중 가산에서는 3번째 행에 대해서 1/3행분만큼 4번째 행측으로 시프트하고, 5번째 행와 7번째 행의 2대 1의 2배 가중 가산에서는 6번째 행에 대해서 1/3행분만큼 5번째 행측으로 시프트하고, 6번째 행와 8번째 행의 1대 2의 2배 가중 가산에서는 7번째 행에 대해서 1/3행분만큼 8번째 행측으로 시프트한 위치가 각각의 중심 위치로 된다.
디지털 연산부(29)에서는, 행 가산 데이터 ADD를 순차 취입하고, 수평 방향으로 같은 색이 입력될 때에 가산 연산을 행한다. 이 때, 수직 방향에 관한 처리와 동일하게, 2대 1의 2배 가중 가산과 1대 2의 2배 가중 가산을 번갈아 실행한다.
보다 구체적으로는, 처음의 가산 처리시에는, 도면 내 하측에 "×2"로 나타내는 바와 같이 첫열 Ih(1번째 열, 5번째)의 가중을 "2"로 하고, 다음열 Jh(3번째 열, 7번째 열)의 가중을 "1"로 설정해서 가산 처리를 실행하게 된다. 그리고, 다음의 가산 처리시에는, 첫열 Ih(2번째 열, 6번째 열)의 가중을 "1"로 하고, 도면중 하측에 "×2"로 나타내는 바와 같이 다음열 Jh(4번째 열, 8번째 열)의 가중을 "2"로 설정해서 가산 처리를 실행하게 된다. 1번째 열, 4번째 열, 5번째 열, 8번째 열에 대해서는 2배의 가중으로 가산 처리를 실행하는 것이다.
예를 들면, 1번째 열의 R성분의 2배와 3번째 열의 R성분과의 가산이나 1번째 열의 Gr성분의 2배와 3번째 열의 Gr성분과의 가산, 2번째 열의 Gb성분과 4번째 열의 Gb성분의 2배와의 가산이나 2번째 열의 B성분과 4번째 열의 B성분의 2배와의 가산, 5번째 열의 R성분의 2배와 7번째 열의 R성분과의 가산이나 5번째 열의 Gr성분의 2배와 7번째 열의 Gr성분과의 가산, 6번째 열의 Gb성분과 8번째 열의 Gb성분의 2배와의 가산이나 6번째 열의 B성분과 8번째 열의 B성분의 2배와의 가산 등을 순차 실행한다.
다시 말해, 수평 방향으로 같은 색성분의 가산 데이터가 2열분, 디지털 연산부(29)에 입력되면 디지털 연산부(29)는, 그 같은 색성분끼리에 대해서, 처음의 가산 처리시에는 첫열 Ih측을 다음열 Jh에 대해서 2배로 해서 가산 연산을 행하지만, 다음의 가산 처리시에는 다음열 Jh측을 첫열 Ih에 대해서 2배로 해서 가산 연산을 행하고, 이와 같은 처리를 반복한다.
그 가산 연산후의 개략도에 있어서, 수평 방향에 관해서는, 가산 후의 화소 중심은, 가산 대상의 2열분의 중심으로 되는 열, 즉 가산시의 수평 방향의 무게중심이 아니라, 보다 큰 가중을 가한 다음열 Jh측으로 시프트한다. 구체적으로는, 가산시의 수평 방향의 무게중심이 아니라, 첫열 Ih와 다음열 Jh와의 공간 거리를 2:1로 내분한 위치가 가산후의 중심으로 되고, 더 큰 가중이 부여된 다음열 Jh측으로 1/3열분만큼 시프트한다(도 13의 (f) 참조). 이 점은, 도 12의 (d)의 경우와 마찬가지이지만, 본 예에서는 가중에 의한 시프트 방향이 번갈아 다른 것으로 되므로, 가산후의 화소 중심은, 도 12의 (d)와는 다르다.
예를 들면, 1번째 열와 3번째 열의 2대 1의 2배 가중 가산에서는 2번째 열에 대해서 1/3열분만큼 1번째 열측으로 시프트하고, 2번째 열와 4번째 열의 1대 2의 2배 가중 가산에서는 3번째 열에 대해서 1/3열분만큼 4번째 열측으로 시프트하고, 5번째 열와 7번째 열의 2대 1의 2배 가중 가산에서는 6번째 열에 대해서 1/3열분만큼 5번째 열측으로 시프트하고, 6번째 열와 8번째 열의 1대 2의 2배 가중에서는 7번째 열에 대해서 1/3열분만큼 8번째 열측으로 시프트한 위치가 각각의 중심 위치로 된다.
도 13의 (c)에 도시한 수직 방향에 관한 가산후의 중심과 조합하면, 도 13의 (d)의 우측에 도시하는 바와 같이, 각각의 색으로, 첫행 Iv와 다음행 Jv와의 공간 거리를 2:1로 내분한 위치, 또한 첫열 Ih와 다음열 Jh와의 공간 거리를 2:1로 내분한 위치가 가산후의 중심으로 된다. 본 예에서는, 도 8의 (a)와 동일한 행순으로 판독출력하면서, 가산 처리시의 가중에 의한 시프트 방향을 번갈아 다르게 했으므로, 가산후의 화소 중심은, 단순 가산의 경우보다도 등간격으로 배치된다. 그 결 과, 가중값이 균등한 단순 가산 처리를 수행하여, 고해상도의 신호(디지털 데이터)를 취득할 수가 있다.
[취입 순서 전환과 1대 2의 2배 가중 가산의 예]
도 9에 도시한 1대 2의 2배 가중 가산을 적용하면서, 취입의 행순이나 열순을 도 8의 (a)와는 다른 것으로 하는 사례의 경우, 취입순(taking order)을 번갈아 전환하는 것에 의해서, 행의 배열이나 열의 배열의 공간적인 관계에 있어서는, 실질적으로, 1대 2의 2배 가중 가산과 2대 1의 2배 가중 가산을 번갈아 반복하도록 한다. 시프트 방향을 가미한 가중 가산을 실현할 수가 있다.
예를 들면, 수직 방향에 관한 가산 처리에서는, 도 14의 (a)에 도시하는 바와 같이, 수직 선택 신호 φVSEL은, 아래로부터 3번째 행, 1번째 행, 2번째 행, 4번째 행, 7번째 행, 5번째 행, 6번째 행, 8번째 행의 순으로 지정한다.
컬럼 처리부(26)의 각 열에 배치된 각 컬럼 A/D 회로(25)는, 컬럼 처리부(26)에 판독출력하는 순으로 재배열한 개략도(도 14의 (b))에 도시하는 바와 같이, 홀수행끼리나 짝수행끼리의 세로로 같은 색의 행이 2행분 입력될 때에 가산 연산을 행한다. 이 때에는, 도 9에 도시하는 타이밍에서 동작시키므로, 어느 가산 동작시에도, 카운터부(254)의 분주 동작은 첫행 Iv에 대한 처리시에 대해서 다음행 Jv에 대한 처리시 쪽이 2배로 고속화되고, 첫행 Iv(3번째 행, 2번째 행, 7번째 행, 6번째 행)의 가중을 "1"로 하고, 도면중 우측에 "×2"로 도시하는 바와 같이 다음행 Jv(1번째 행, 4번째 행, 5번째 행, 8번째 행)의 가중을 "2"로 설정해서 가산 처리를 실행하게 된다.
가산 처리 대상으로 되는 행 Iv, Jv는, 미리 수직 주사 회로(14)에 의한 제어에 의해서, 행의 배열의 공간적인 관계에 있어서, 실질적으로 1대 2의 2배 가중 가산과 2대 1의 2배 가중 가산을 번갈아 반복하도록 전환된다. 1번째 행, 4번째 행, 5번째 행, 8번째 행에 대해서는 2배의 가중으로 가산 처리를 실행하는 점에서는, 도 13의 사례와 동일하게 된다. 그 결과, 가산 연산 후의 개략도는, 도 14의 (c)에 도시하는 바와 같이, 도 13의 (c)에 도시한 상태와 동일하게 된다.
디지털 연산부(29)에서는, 이와 같은 상태의 이미지를 대상으로 해서, 행 가산 데이터 ADD를 순차 취입하고, 수평 방향으로 같은 색이 입력될 때에 가산 연산을 행한다. 이 때, 수직 방향에 관한 처리와 동일하게, 왼쪽으로부터 3번째 열, 1번째 열, 2번째 열, 4번째 열, 7번째 열, 5번째 열, 6번째 열, 8번째 열,...,등의 순으로, 가산 데이터를 취입하고, 1대 2의 2배 가중 가산을 실행한다.
어느 가산 동작시에도, 첫열 Ih(3번째 열, 2번째 열, 7번째 열, 6번째 열)의 가중을 "1"로 하고, 도면 중 하측에 "×2"로 도시하는 바와 같이 다음열 Jh(1번째 열, 4번째 열, 5번째 열, 8번째 열)의 가중을 "2"로 설정해서 가산 처리를 실행하게 된다.
가산 처리 대상으로 되는 열 Ih, Jh는, 미리 수평 주사 회로(12)에 의한 제어에 의해서, 열의 배열의 공간적인 관계에 있어서, 실질적으로 1대 2의 2배 가중 가산과 2대 1의 2배 가중 가산을 번갈아 반복하도록 전환된다. 1번째 열, 4번째 열, 5번째 열, 8번째 열에 대해서는 2배의 가중으로 가산 처리를 실행하는 점에서는, 도 13의 사례와 동일하게 된다. 그 결과, 가산 연산후의 이미지도는, 도 14의 (d)에 도시하는 바와 같이, 도 13의 (d)에 도시한 상태와 동일하게 된다.
본 예에서는, 어느 가산 처리시에도, 카운터부(254)에 대한 가중에 관한 제어(구체적으로는, 카운트클럭 제어 신호 TH의 제어)는 도 9에 도시하는 1대 2의 2배 가중 가산이 실행되도록, 취입의 행순이나 열순을 번갈아 전환하는 것에 의해서, 행의 배열이나 열의 배열의 공간적인 관계에 있어서, 실질적으로, 1대 2의 2배 가중 가산과 2대 1의 2배 가중 가산을 번갈아 반복하도록 했다. 그 결과, 도 13에 도시한 사례와 마찬가지로, 가산 후의 화소 중심은, 단순 가산의 경우보다도 더 등간격으로 배치된다. 그 결과, 가중값이 균등한 단순한 가산 처리에 비해, 고해상도의 신호(디지털 데이터)를 취득할 수가 있다.
이상의 설명으로부터 이해할 수 있는 바와 같이, 단지 가중 가산을 적용하는 것 만으로는, 가산후의 화소 위치를 확실하게 균등하게 할 수 있다고는 할 수 없는 것이다. 가중 가산후의 화소 중심이 보다 등간격으로 배치되도록 하기 위해서는, 가산 대상 화소의 선택을 어떻게 할지와 가중값을 어떠한 값으로 설정할지를 고려하지 않으면 안된다.
또, 컬러 화상 촬상시에, 상기 화상들은 색분리 필터의 색배열의 영향도 받는다. 바꾸어 말하면, 혼합색이 생기지 않는 가산 처리를 수행하면서, 공간 거리 관계에 관해서 원래의 색분리 필터의 배치 양태와 동일한 상태로 하기 위해서는, 가산 대상 화소의 선택과 가중값의 관계에 어느 정도의 제한이 생길 것이라고 생각된다.
[가중값의 변형예]
전술한 구체적인 설명에서는, 베이어 배열시의 2행 2열의 2배 가중 가산 처리에 대해서 설명했지만, 이것은 1예에 불과하며, 가중값의 측면, 가산 대상의 행이나 열의 공간적인 취입 위치의 측면, 가산 대상의 행수나 열수의 측면 등에서 여러가지 변형이 가능하다.
예를 들면, 가중값의 측면에서는, 2배에 한정되지 않고, 2의 누승의 범위에서, 더 크게 할 수 있으며, 4, 8, …과 같이 설정할 수가 있다. 예를 들면, 전술한 설명에서는, A/D 변환 처리시에 카운터부(254)의 분주 동작을 2배로 고속화시키는 사례를 설명했지만, 이것에 한정되지 않고, 플립플롭(510)을 보다 고속으로 카운트 동작(분주 동작)하도록 제어하며, 이 때에는, 양자화 스텝을 더 거칠게(coarsely) 수행할 수가 있다.
예를 들면, 카운트 실행부(504)를 도 4, 도 5에 도시한 구성으로 하는 경우, 카운트클럭 제어 신호 TH00, TH01을 액티브 H로 설정해서 카운터부(254)의 2비트째 이후의 분주 동작을 4배로 고속화시킬 수가 있다. 이렇게 함으로써, 예를 들면 Iv번째 행의 신호 성분 Vsig_Iv의 디지털 값 Dsig_Iv에, Jv번째 행의 신호 성분 Vsig_Jv의 디지털 값 Dsig_Jv의 4배를 가산한 디지털 데이터 "Dsig_Iv+4·Dsig_Iv"를 얻을 수가 있다.
또, 카운트클럭 제어 신호 TH02도 액티브 H로 설정해서 카운터부(254)의 3비트째 이후의 분주 동작을 8배로 고속화시킬 수가 있다. 이렇게 함으로써, Iv번째 행의 신호 성분 Vsig_Iv의 디지털 값 Dsig_Iv에, Jv번째 행의 신호 성분 Vsig_Jv의 디지털 값 Dsig_Jv의 8배를 가산한 디지털 데이터 "Dsig_Iv+8·Dsig_Iv"를 얻을 수 가 있다.
이하 마찬가지로 해서, 카운트클럭 제어 신호 TH0T(T=S-1)도 액티브 H로 설정하면, 카운터부(254)의 S비트째 이후의 분주 동작을 2^S배로 고속화시키는 것에 의해, 이득을 2^S배로 할 수가 있다. 이렇게 함으로써, Iv번째 행의 신호 성분 Vsig_Iv의 디지털 값 Dsig_Iv에, Jv번째 행의 신호 성분 Vsig_Jv의 디지털 값 Dsig_Jv의 2^S배를 가산한 디지털 데이터 "Dsig_Iv+2^S·Dsig_Iv"를 얻을 수가 있다.
카운터의 분주 동작을, L1(=2)배, L2(=4)배, L3(=8)배, …과 같이 복수 단계에 걸쳐 고속 분주 동작(고속화)시킬 때에, 하위 비트 출력을 순차 무효로 하고, 나머지 상위 비트 출력의 분주 동작만을 고속화시키는 것에 의해 양자화 스텝을 거칠게 수행하도록 하는 경우, 상위 비트 출력을 제어하는 초기의 카운트클럭은 원래의 카운트클럭 CIN와 동일한 속도로 해 두어도 좋게 된다. 가중 대상 행 Jv의 신호 성분 Vsig_Jv의 A/D 변환의 해상도는 저감하지만, 실질적으로는, 카운터 전체로서는, 원래의 카운트클럭 CIN에 의거해서 동작하는 점에는 변화가 없으며, 소비 전력의 증가는 일어나지 않는다.
이와 같이, 가중값은 카운트클럭 제어 신호 TH의 설정을 변경하는 것에 의해, 2배, 4배, 8배, …등과 같이 2의 누승으로 적용하는 것이 가능하며, 가산 후의 화소의 공간 위치가, 보다 고해상도의 화상을 얻을 수 있도록 배열되는, 다시 말해 가산 후의 화소 위치가 보다 완전하게 균등하게 되는 가중값으로 되도록 조정하는 것이 가능하다.
도 15는, 임의의 정수의 가중값을 설정하는 구조의 1예를 설명하는 도면이다.
가중값의 측면에 있어서, 2의 누승에 한정되지 않고, 임의의 값을 이용할 수도 있다. 이 경우, 참조 신호 Vslop의 기울기를 일정하게 유지하는 경우, 카운터부(254)에 공급하는 카운트클럭 CK0 그 자체를, 보다 고속의 클럭으로 변화시키면 좋다.
또, 카운트클럭 CK0의 클럭 주파수를 변화시키지 않고 카운트클럭 제어 신호 TH의 설정을 바꾸는 것에 의해 카운터부(254)의 분주 속도를 비트 단위로 변화시키는 구조를 채택하면서 가중값을 임의의 정수로 설정하는 경우, 기울기 변경 지시 신호 CHNG의 설정을 바꾸는 것에 의해 참조 신호 Vslop의 기울기도 조정한다. 이 때에는, 참조 신호 Vslop의 기울기 설정값과 카운터부(254)에서의 분주 속도의 설정값과, 설정하려고 하는 가중값 G와의 관계는, 도 15에 도시하는 바와 같이, 2개로 크게 나눌 수가 있다.
구체적으로는, 설정하려고 하는 가중값을 G로 했을 때, 2^(n+1)〉G〉2^n을 만족시키도록 카운터부(254)의 분주 속도를 2^n배로 설정하고, 참조 신호 Vslop의 기울기를 2^n/G로 설정하는 제1 방법과, 2^n〉G〉2^(n-1)을 만족시키도록 카운터부(254)의 분주 속도를 2^n배로 설정하고, 참조 신호 Vslop의 기울기를 2^n/G로 설정하는 제2 방법이 생각된다. 어느 방법으로든, 분주 속도를 고속으로 하는 것에 의한 A/D 변환 이득 2^n와 참조 신호 Vslop의 기울기를 변화시키는 것에 의한 A/D 변환 이득 G/2^n(기울기의 배율의 역수)와의 곱 G가 획득된다.
예를 들면, 가중값을 "3"으로 하는 경우, 제1 방법에서는, 분주 속도를 2배로 설정하면서 참조 신호 Vslop의 기울기를 2/3배로 설정하고, 제2 방법에서는 분주 속도를 4배로 설정하면서 참조 신호 Vslop의 기울기를 4/3배로 설정한다. 도면으로부터도 알 수 있는 바와 같이, 제2 방법 쪽이, 카운터부(254)에 설정하는 분주 속도의 배율이 크고, 그 분만큼 참조 신호 Vslop의 기울기의 설정값을 크게 할 수 있고, 해상도가 저하하기는 하지만, A/D 변환 기간을 짧게 할 수 있다는 이점이 있다. 한편, 제1 방법 쪽이, 카운터부(254)에 설정하는 분주 속도의 배율이 작고, A/D 변환 기간이 길어지기는 하지만, 해상도의 저하를 억제할 수 있다는 이점이 있다.
이와 같이, 카운트클럭 제어 신호 TH의 설정과 기울기 변경 지시 신호 CHNG의 설정을 각각 변경하는 것에 의해, 2의 누승 이외에서의 임의의 값으로 가변하는 것이 가능하고, 가산후의 화소의 공간 위치가, 보다 고해상도의 화상을 얻을 수 있는 바와 같은 간격으로 되도록, 가산후의 화소 위치가 보다 완전하게 균등하게 되는 가중값으로 되도록 조정하는 것이 가능하다. 이와 같이, 2의 누승 이외에서의 임의의 값으로 가중값을 가변해서 가산후의 공간 위치의 조정을 가능하게 함으로써, 2의 누승으로의 가중값의 조정에서는 가산후의 화소 위치가 완전하게 균등하게 되는 가중값을 설정할 수 없는 경우이더라도, 가산후의 화소 위치가 완전하게 균등하게 되는 가중값을 설정할 수 있게 된다는 효과가 얻어진다.
예를 들면, 도 16의 (a) 내지 (f)는, 가중값을 "3"으로 한 "3대 1 가산+1대 3 가산"의 사례이며, 도 17의 (a) 내지 (f)는, 가중값을 "4"로 한 "4대 1 가산+1대 4 가산"의 사례이다. 2의 누승으로의 가중값의 조정과 2의 누승 이외에서의 임의의 값으로의 조정을 임의로 설정하는 것에 의해, 가산 후의 화소의 공간 위치의 조정의 유연성(flexibility)이 증가하고, 가산 후의 각 화소의 공간 위치가 균등하게 되는 바와 같은 가산시의 가중값의 비율을 찾을 수 있다.
[가산 화상의 해상도 개선 방법; 제2 실시예]
도 18 내지 도 21은, 카운터부(254)에서의 수직 방향의 디지털 가산 처리와 디지털 연산부(29)에서의 수평 방향의 디지털 가산 처리에 있어서, 해상도 저하의 문제를 해소하는 방법의 제2 실시예를 설명하는 도면이다.
여기서, 도 18의 (a) 내지 (c)는, 싱글 슬로프 적분형 A/D 변환 방식의 문제점, 특히 아날로그의 화소 신호 전압 Vx와 디지털 데이터로 변환하기 위한 참조 신호 Vslop를 비교하는 처리 기간이, A/D 변환 성능, 특히 변환 처리 속도에 미치는 영향과, 비교 처리 기간을 짧게 하는 방법의 1예를 설명하는 도면이다.
도 19는, 제2 실시예의 1예를 설명하는, A/D 변환 처리 동작과 병행해서 실행되는 수직 방향에 관한 가산 처리를 설명하기 위한 타이밍차트이다. 도 20은, 제2 실시예의 해상도 개선 방법에 있어서 카운트클럭 전환부(516)를 동작시켰을 때의 효과를 설명하는 도면이다. 도 21은, 참조 신호 Vslop의 기울기 변경 제어와 카운터의 분주 속도 제어와의 관계를 도시하는 도면이다.
제2 실시예는, 제1 실시예의 가산 처리 동작에 부가해서, 1개의 행내의 처리에 있어서도, 신호 레벨 Ssig에 대한 처리시에는, 전압 비교부(252)에서의 비교 처리 과정에서 비교 처리가 완료하기 전에, 참조 신호 Vslop의 기울기와 카운터 부(254)의 분주 속도를, 그 행내에서의 A/D 변환 이득이 일정하게 되도록 연동해서 변화시키는, 즉 그 행의 화소에 대한 가중값을 일정하게 유지하는 점에 특징을 가진다. 이렇게 함으로써, 고속으로 높은 해상도의 가산 화상을 취득할 수 있도록 한다.
구체적으로는, 기울기 변경 지시 신호 CHNG를 참조 신호 생성부(27)에 공급해서 참조 신호 Vslop의 기울기를 J배로 변경함과 동시에, 카운트 모드 제어 신호 UDC, 리셋 제어 신호 CLR, 데이터 보존유지 제어 펄스 HLDC 및, 카운트클럭 제어 신호 TH를 카운터부(254)의 카운트 실행부(504)에 보내어, 카운트 실행부(504)에서의 각 비트 출력의 분주 동작을 K배(바람직하게는, K배=J배)로 변경한다.
또한, 참조 신호 Vslop의 기울기를 J배로 변화시킴과 동시에, 플립플롭(510)이 K배(바람직하게는, J배)속으로 카운트 동작(분주 동작)하도록 제어하고 있었지만, 오차(誤差; errors)(편차)의 허용 범위를 만족시키는 범위 내에 있는 한 엄밀하게 "동시"이거나 정확하게 J배인 곱셈 계수일 필요가 없다. 이 점은, 일반적인 기술에 있어서, 오차(편차)의 허용 범위를 만족시키는 범위에 있어서, 제어 대상의 설정값에도 오차가 허용되는 것과 다름없다.
그렇지만, 본래는(원리적으로는), 신호 성분 Vsig에 대한 A/D 변환 처리에 있어서, 배율이 동일한 것이나 변경 타이밍이 동시인 것이, 신호 레벨 Ssig와 참조 신호Vslop가 일치하기 전에 참조 신호 Vslop를 변화시킨 경우에 있어서도, 보정 연산 없이 신호 성분 Vsig를 충실히 반영한 디지털 데이터 Dsig를 취득하는데 있어서 필요하다.
본 실시예의 컬럼 처리부(26)(특히, 컬럼 A/D 회로(25))에 있어서는, 리셋 레벨(리셋 전위) 및 신호 레벨(신호 전위)의 각각에 대해서 싱글 슬로프 적분형의 A/D 변환 처리를 실행하고, 이 때, 리셋 전위에 대해서는 업카운트 및 다운카운트 중의 한쪽의 모드(상기 예에서는 다운카운트)에서 처리하고, 신호 전위에 대해서 업카운트 및 다운카운트 중의 다른쪽의 모드(상기 예에서는 업카운트)에서 처리함으로써, 상기 두 처리간의 차동 결과의 디지털 데이터를 자동적으로 얻을 수 있도록 하고 있다.
본 실시예에서 채택하고 있는 싱글 슬로프 적분형의 A/D 변환 방식에서는, A/D 변환의 해상도, 다시 말해 1LSB의 크기는, 참조 신호 Vslop를 변화시키고 있는 동안의 카운터부(254)의 카운트 스피드(다시 말해, 카운트클럭의 주파수)와, 참조 신호 Vslop의 기울기에 의해서 결정된다.
예를 들면, 카운터부(254)가 1카운트를 행하는데 필요한 시간을 카운트 사이클로 하면, 그 동안에 참조 신호 Vslop가 변화한 양이 A/D 변환의 해상도(1LSB의 폭)이라고 하는 것으로 된다. 1LSB의 폭이 작을(좁을) 때에는 A/D 변환의 해상도가 높고, 1LSB의 폭이 클(넓을) 때에는 A/D 변환의 해상도가 낮다.
따라서, 예를 들면 카운트 스피드의 측면에서는, 스피드가 빠를 수록 카운트 주기(count cycle)이 짧아지고, 참조 신호 Vslop의 기울기가 동일한 경우, 그동안에 참조 신호 Vslop가 변화하는 양, 즉 1LSB의 폭은 작고, A/D 변환의 해상도가 높아진다. 또, 참조 신호 Vslop의 기울기가 동일한 경우, 카운트 스피드가 빠를 수록 참조 신호 Vslop와 수직 신호선(19)상의 신호 전압이 일치하는 시점까지의 카운트 값이 앞서가므로, 큰 디지털 데이터가 얻어지게 되며, A/D 변환의 이득이 높아진다. 이것은, 카운트 스피드를 변화시키는 것이 A/D 변환 이득을 조정하는 것과 등가이며, 판독출력 이득을 제어하고 있는 것과 등가인 것을 의미한다.
또, 참조 신호 Vslop의 기울기의 측면에서는, 카운트 스피드가 동일한 경우, 기울기가 완만할수록, 그 동안에 참조 신호 Vslop가 변화하는 양, 즉 1LSB의 폭은 작고, A/D 변환의 해상도가 높아진다. 또, 카운트 스피드가 동일한 경우, 기울기가 완만할수록 참조 신호 Vslop와 수직 신호선(19)상의 신호 전압이 일치하는 시점이 느려지므로, 큰 디지털 데이터가 얻어지게 되며, A/D 변환의 이득이 높아진다.
다시 말해, 카운트 스피드를 동일하게 한 상태에서, 참조 신호 Vslop의 기울기를 변화시켜 1LSB의 폭을 제어하면, 참조 신호 Vslop와 수직 신호선(19)상의 화소 신호 전압 Vx가 일치하는 시점이 조정되게 되며, 그 결과, 수직 신호선(19)상의 화소 신호 전압 Vx가 동일하더라도, 일치하는 시점의 계수값, 즉 신호 전압의 디지털 데이터가 조정되게 된다. 이것은, 참조 신호 Vslop의 기울기를 변화시키는 것이 A/D 변환 이득을 조정하는 것과 등가이며, 판독출력 이득을 제어하고 있는 것과 등가인 것을 의미한다.
이들의 점을 이용해서, 제1 실시예에서는, 가산 처리시에, 분주 속도를 보다 고속으로 설정함으로써(가중값에 따라서는 또 참조 신호 Vslop도 변화시켜) 가중 가산을 실행하도록 하고 있었다.
이 때, 그 이상의 고속화나 고정밀화를 달성하기 위해서는, 컬럼 A/D 회로(25)의 고속화가 필요하게 된다. 이 컬럼 A/D 회로(25)에 있어서, 고속화를 위해 서는, 참조 신호 Vslop의 기울기를 조정하지 않는 것으로 하면, 카운터부(254)의 속도 향상이 필요하게 된다. 카운터의 속도를 빠르게 하기 위해서는, 카운트클럭을 고속으로 할 필요가 있다. 그렇지만, 고속 클럭을 컬럼 A/D 회로(25)를 통과시키지 않으면 안되는 것이나, 각 열의 모든 컬럼 A/D 회로(25)가 고속으로 카운트 동작함으로써 소비 전력이 증가하는 등의 문제가 발생해 버린다.
이들의 문제를 해소하면서 A/D 변환 처리의 고속화를 도모하기 위해서는, 카운트클럭을 고속으로 하는 일없이, 참조 신호 Vslop측을 조정해서 A/D 변환의 계조(gradation)를 가변으로 함으로써 카운트 시간을 압축하여 고속화를 도모하는 것이 생각된다.
예를 들면, 단위 화소(3)로부터 출력되는 광강도에 대한 광신호 출력(센서 출)에는, 도 18의 (a)에 도시하는 바와 같이, 광입자에 대응하는 신호 성분(signal response) 이외에, 화소 신호 생성부(5)가 가지는 센서 잡음 플로어(sensor noise floor)이나 포톤 샷 노이즈(photon shot noise)라고 불리우는 잡음 성분이 추가되는 것이 알려져 있다.
센서 출력을 A/D 변환하는 경우에는, 센서 잡음 플로어 성분의 레벨 아래인 센서 출력을 A/D 변환해도 신호 성분이 이 센서 잡음 플로어에 파묻혀 버려서 의미가 없으므로, 적어도 센서 잡음 플로어 레벨 이상이 A/D 변환의 유효 범위로 된다.
포톤 샷 노이즈는, 광신호에 따른 광전자에 대해서 1/2승으로 변화한다. 따라서, 신호량이 적은 경우에는 포톤 샷 노이즈가 적어 고해상도으로 A/D 변환함으로써 광신호를 고정밀도로 A/D 변환할 수 있지만, 신호량이 많아지면 포톤 샷 노이 즈도 상당히 많아져 고해상도으로 A/D 변환해도, 포톤 샷 노이즈 성분이 있기 때문에, 반드시 광신호를 고정밀도로 A/D 변환할 수 있는 것으로는 되지 않는다.
이것은, 포톤 샷 노이즈가 많아지는 광신호의 강한 영역에서는, 포톤 샷 노이즈 성분을 제외한 분만큼에 대한 신호 성분에 관한 해상도가 있으면 충분하고, 그 범위내에서 A/D 변환의 해상도를 저하시켜도(바꾸어 말하면, 양자화 스텝을 거칠게 해도), A/D 변환 결과의 정밀도로서는, 아무런 부적당함(문제)은 없다는 것을 의미한다. 이것을 이용해서, 신호량이 많아지면 A/D 변환의 정밀도를 조정하면, 바꾸어 말하면 해상도가나 양자화 스텝을 조정하는 방법을 채택하면, 신호의 크기에 따라 A/D 변환의 고속화를 도모할 수 있다고 생각된다.
예를 들면, 도 18의 (b)에 도시하는 바와 같이, 센서 출력(신호 성분 Vsig에 대응하는 광전자수: 단위는 "a.u.")이 레벨 0 내지 레벨 1까지의 사이는 양자화 스텝을 1LSB로 하고, 레벨 1 내지 레벨 2까지의 사이는 양자화 스텝을 2LSB로 하며, 이후에 마찬가지로 해서, 단계적으로, 레벨이 올라갈수록 양자화 스텝을 거칠게 하도록, 다시 말해 해상도가 낮아지도록 한다.
이것은, 센서 출력 레벨이 올라갈수록, 카운터부(254)의 카운트 실행부(504)를 구성하는 플립플롭(510)의 하위 비트측의 출력을 센서 출력 레벨순으로 무시하고, 상위 비트측의 플립플롭(510)만을 동작시킬 수 있다는 것을 의미한다.
한편, 센서 출력 레벨에 따라 단계적으로 해상도를 변화시키기 위해서는, 전술한 설명으로부터 이해할 수 있는 것처럼, 도 18의 (c)에 도시하는 바와 같이, 참조 신호 Vslop의 기울기를, 점진적으로 급격한 기울기로 변경해 가고, 단위시간 당 의 전압의 변화, 즉 1카운트 당의 전압차(㎷/digit)를 변화시키도록 하면 좋다.
그러나, 상기 경우에 있어서, A/D 변환 이득이 작아지므로, 센서 출력에 대한 A/D 변환 결과의 선형성이 무너져 버린다. 예를 들면, 리셋 레벨 Srst에 대한 A/D 변환 기간 Trst와 신호 레벨 Ssig에 대한 A/D 변환 기간 Tsig에서의 변화점 이전의 1digit 당의 전압값(변환 계수)을 α[V/digit]로 하면, 변화점 이후에 있어서의 1digit 당의 전압값(변환 계수)은 α/J로 된다. 이 때문에, A/D 변환 결과의 카운트값 D를 그대로 전압값으로 변환하면, 변화점의 카운트값을 m으로 했을 때, "α·m+(D-m)·α/J"로 되어, 센서 출력의 크기가 부정확하게 된다.
이것을 회피하기 위해서는, 참조 신호 Vslop의 기울기의 변화 정도를 상쇄하도록 카운트클럭을 고속으로 함으로써 이득 보정을 가하도록, 다시말해 카운터값과 전압값의 관계 ΔV/Δt를 일정하게 유지하도록 하는 것이 생각된다. 이 때, 단순하게 카운트클럭을 고속으로 하는 기술은, 전술한 바와 같은 문제를 초래하므로, 사실상은 채택할 수 없다.
따라서, 실제로는, 초기의 카운트클럭은 변경하지 않고, 참조 신호 Vslop의 기울기를 변화시킨 개소(점)부터, 참조 신호 Vslop의 기울기에 따라서, A/D 변환 결과의 카운터값에 대해서 예를 들면 "α·m+(D-m)·α/J·J"와 같이 자동적으로 보정을 가하는 구조를 채택하면, "α·m+(D-m)·α=α·D"로 되고, 센서 출력의 크기가 정확하게 얻어진다. 여기서, 제2 실시예에 있어서는, 자동적으로 보정을 가하는 구조로서, 카운터부(254)의 분주 속도를 변경하는 구조를 채택한다. 이하, 가산 순서가 도 13과 동일한 것으로 간주해서 구체적으로 설명한다.
리셋 레벨 Srst에 대한 A/D 변환 기간 Trst에 있어서는, 단위 화소(3)의 리셋 레벨 Srst_Iv, Srst_Jv가 판독출력되고, 카운터부(254)는, 그 리셋 레벨 Srst_Iv, Srst_Jv를 다운카운트한다. 이 때, 카운트클럭 제어 신호 TH00 내지 TH11은 모두 인액티브 L이다.
다음에, 신호 레벨 Ssig에 대한 A/D 변환 기간 Tsig에 있어서는, 최초에는 참조 신호 Vslop를 A/D 변환 기간 Trst와 동일한 기울기로 변화시키면서, 카운터부(254)에서는, 각 디지털값 Drst_Iv, Drst_Jv로부터 업카운트를 개시한다. 이 때, 데이터 보존유지 제어 펄스 HLDC00 내지 HLDC11은 모두 인액티브 L이고, 카운트클럭 제어 신호 TH00 내지 TH11은 모두 인액티브 L이다.
점 R(t21_Iv)에서 참조 신호 Vslop의 기울기를 J배(예를 들면, 2배)로 변화시킴과 동시에, 플립플롭(510)의 분주 동작을 그 이전에 대해서 K(바람직하게는, K=J)배로 고속화시킨다.
예를 들면, 가산 대상의 첫행 Iv에 대한 처리시에는, 점 R_Iv(t21_Iv)에서 참조 신호 Vslop의 기울기를 2배로 변화시킴과 동시에, 데이터 보존유지부(512_00)에의 데이터 보존유지 제어 펄스 HLDC00을 액티브 H로 전환함과 동시에, 카운트클럭 전환부(516_00)에의 카운트클럭 제어 신호 TH00을 액티브 H로 전환한다.
이 때, 특정 열의 수직 신호선(19)에서의 Iv행의 화소 신호 전압 Vx_Iv 는 카운터값 m0_Iv로 디지털 변환된다. 카운터부(254)가 실제로 업카운트한 회수는, 기간 "t21_Iv-t20_Iv"와 카운트클럭의 주기에 의해 결정되며, 부의 값 Drst_Iv로부터 액티브 카운트를 개시하고 있으므로, 점R_Iv(t21_Iv)에서의 카운터값 m0_Iv가 결정된다.
또, 이 때, 데이터 보존유지 제어 펄스 HLDC00이 액티브 H로 됨으로써, 최하위 비트의 플립플롭(510_00)에 기록된 데이터가 보존유지된다. 사실상, 점 R_Iv(t21_Iv) 이후는, 이 최하위 비트 출력이 무효화된다. 점R_Iv(t21_Iv) 이후에서는 최하위 비트 출력이 무효화되므로, 점 R_Iv(t21_Iv) 이후는 저해상도 기간 Tsig_L1Iv로 된다.
또, 동시에, 카운트클럭 제어 신호 TH00이 액티브 H로 되면, 최하위 비트(0비트째)의 플립플롭(510_00)의 입력 클럭이 2단째(1비트째)의 플립플롭(510_01)의 클럭단에 전달된다. 카운터부(254)는, 최하위 비트의 클럭 주기가 다음의 비트에 전달되는 것에 의해, 최하위 비트를 제외한 나머지 상위 비트 출력의 분주 동작이 2배로 되고, 이전보다도 양자화 스텝을 거칠게 하면서 2배의 스피드로 카운트업을 개시한다.
예를 들면, 도 20은, 카운트클럭 제어 신호 TH00와 참조 신호 Vslop의 기울기가 변화했을 때의 각 비트의 플립플롭(510)의 출력을 나타내고 있다. 카운트클럭 제어 신호 TH00이 점 R_Iv(t21_Iv)에서 액티브 H로 전환됨으로써, 최하위 비트의 플립플롭(510_00)에 공급되고 있던 카운트클럭 CIN이 2단째의 플립플롭(510_01)에 전달되며, 하위 비트 플립플롭(510)은 전환후에 고속으로 동작하게 된다. 단, 이전의 최하위 비트 출력은 무효로 되므로, 양자화 스텝은 이전보다도 거칠게 된다.
예를 들면, 카운트클럭 제어 신호 TH00의 전환전의 1단째의 플립플롭(510_00)의 카운트 출력 D00이 100㎒의 주기인 경우, 2단째의 플립플롭(510_01) 의 카운트 출력 D01이 50㎒의 주기로 되어 있다. 이것에 대해서, 카운트클럭 제어 신호 TH00이 H레벨로 전환되면, 2단째의 플립플롭(510_01)의 카운트 출력 D01이 100㎐의 주기로 되고, 상위 비트에서는 2배의 속도로 분주 동작을 하게 된다.
또, 화소 신호 전압 Vx_Iv에 관해서는, 점 R_Iv(t21_Iv) 이후의 저해상도 기간 Tsig_L1Iv에 있어서, 신호 레벨 Ssig_Iv가 참조 신호 Vslop와 일치한 시점(t22_Iv)에서, 카운터부(254)가 그 시점의 카운트값 z0_Iv를 보존유지하면서 정지(stop)한다.
이 때, 참조 신호 Vslop의 기울기가 점 R_Iv(t21_Iv) 이전의 기울기에 대해서 2배로 되어 있고, 카운터부(254)의 플립플롭(510)의 상위 비트도 2배의 속도로 분주 동작을 하므로, 카운터값과 전압값의 관계는, 2ΔV/2Δt=ΔV/Δt로 되고, 카운터값과 전압값의 관계 ΔV/Δt가 안정화되는 것에 의해, 센서 출력에 대한 A/D 변환 결과의 선형성을 유지할 수가 있다. 최종 카운트값 z0_Iv 그 자체가, 자동적으로, 신호 성분 Vsig를 충실히 반영한 디지털 데이터 Dsig로 되므로, 외부 회로에 의한 보정이 요구되지 않는다.
이 Iv번째 행의 A/D 변환 기간이 종료한 후, 카운터부(254)를 리셋하지 않고, 계속해서 Jv번째 행의 단위 화소(3)의 신호의 판독출력 동작과 A/D 변환 처리 동작으로 이행하고, Iv번째 행와 마찬가지 판독출력 동작을 반복한다.
이 때에는, 참조 신호 Vslop의 기울기는 Iv번째 행의 처리시와 동일하게 되도록 한다. 또, 데이터 보존유지 제어 펄스 HLDC_00 및 카운트클럭 제어 신호 TH_00을 액티브 H로 한 채로 한다. 이렇게 함으로써, 참조 신호 Vslop의 기울기가 Iv번째 행와 동일하게 되어 있고, 카운터부(254)의 플립플롭(510)의 상위 비트는 2배의 속도로 분주 동작을 하므로, 카운터값과 전압값의 관계는, 2ΔV/Δt로 되며, Jv번째 행의 처리를 개시한 당초는, 화소 신호 전압 Vx_Jv는 Iv번째 행의 처리에 비해 2배의 이득으로 처리된다.
그리고, 점 R(t21_Jv)에서 참조 신호 Vslop의 기울기를 2배로 변화시키는 것과 동시에, 데이터 보존유지부(512_01)에의 데이터 보존유지 제어 펄스 HLDC01을 액티브 H로 전환함과 동시에, 카운트클럭 전환부(516_01)에의 카운트클럭 제어 신호 TH01을 액티브 H로 전환한다.
이 때, Jv행의 화소 신호 전압 Vx_Jv는 카운터값 m0_Jv로 디지털 변환된다. 카운터부(254)가 실제로 업카운트한 회수는, "t21_Jv-t20_Jv"와 카운트클럭의 주기 사이의 기간에 의해 결정되고, 부의 값 Drst_Jv로부터 업카운트를 개시하고 있으므로, 점 R_Jv(t21_Jv)에서의 카운터값 m0_Jv가 결정된다.
또, 이 때, 데이터 보존유지 제어 펄스 HLDC00, HLDC01이 액티브 H인 것에 의해, 최하위 비트(0비트째) 및 2단째(1비트째)의 플립플롭(510_00, 510_01)의 데이터가 보존유지된다. 사실상, 점 R_Jv(t21_Jv) 이후는, 최하위 비트(0-비트) 출력 및 2단째(1-비트)의 출력이 무효화된다. 점 R_Jv(t21_Jv) 이후에서는 0, 1비트의 각각의 출력이 무효화되므로, 점 R_Jv(t21_Jv) 이후는 더욱더 저해상도 기간 Tsig_L1Jv로 된다.
또, 동시에, 카운트클럭 제어 신호 TH01이 액티브 H로 되면, 1비트째의 플립플롭(510_01)의 입력 클럭이 3단째(2비트째)의 플립플롭(510_02)의 클럭단에 전달 된다. 카운터부(254)는, 클럭 주기가 다음의 비트에 전달되는 것에 의해, 0비트째 및 1비트째를 제외한 나머지 상위 비트 출력의 분주 동작이 그 이전의 2배에 대해서 또 2배인 4배로 되며, 이전보다 더욱더 양자화 스텝을 거칠게 하면서 4배의 스피드로 카운트업을 개시한다.
또, 화소 신호 전압 Vx_Jv에 관해서는, 점 R_Jv(t21_Jv) 이후의 저해상도 기간 Tsig_L1Jv에 있어서, 신호 레벨 Ssig_Jv가 참조 신호 Vslop와 일치한 시점(t22_Jv)에서, 카운터부(254)가 그 시점의 카운트값 z0_Jv를 보존유지하면서 정지한다.
이 때, 참조 신호 Vslop의 기울기가 점 R_Jv(t21_Jv) 이전의 기울기에 대해서 2배로 더 커지고, 카운터부(254)의 플립플롭(510)의 상위 비트는 4배의 속도로 분주 동작을 하므로, 카운터값과 전압값의 관계는, 2ΔV/2Δt=ΔV/Δt로 되고, 카운터값과 전압값의 관계 ΔV/Δt는 일정하게 유지됨으로써, 센서 출력에 대한 A/D 변환 결과의 선형성을 유지할 수가 있다. 최종 카운트값 z0_Jv 그 자체가, 자동적으로, 신호 성분 Vsig를 충실히 반영한 디지털 데이터 Dsig로 된다. 외부 회로에 의해 보정할 필요는 없다.
이 Jv번째 행의 A/D 변환 기간이 종료한 후, 카운터부(254)를 리셋하지 않고, Jv번째 행의 단위 화소(3)의 신호의 판독출력 동작과 A/D 변환 처리 동작을 연속적으로 수행하고, Jv번째 행과 마찬가지 판독출력 동작을 반복한다.
이 때에는, 참조 신호 Vslop의 기울기가 Iv번째 행의 점 R_Iv(t21_Iv) 이후와 동일하게 2배로 되어 있고, 한편, 카운터부(254)의 플립플롭(510)의 상위 비트 는 4배의 속도로 분주 동작을 하므로, 카운터값과 전압값의 관계는, 4ΔV/2Δt=2ΔV/Δt로 되고, 카운터값과 전압값의 관계는 이전처럼 안정화되는 것에 의해, 화소 신호 전압 Vx_Jv는 Iv번째 행의 처리에 비해 2배의 이득이 가해져 처리된다.
그 결과로서, 예를 들면 리셋 레벨 Srst에 대한 A/D 변환 기간 Trst와 신호 레벨 Ssig에 대한 A/D 변환 기간 Tsig 동안 변화점 R 이전의 1digit 당의 전압값(변환 계수)을 α[V/digit]로 하면, 최종적으로 카운터부(254)가 보존유지하는 카운터값은, "αVsig_Iv+2α×Vsig_Jv"를 나타내게 되며, 가중 가산이 실행된 것으로 된다.
예를 들면, 도 19에서 화소 신호 전압 Vx 부분에 괄호 쓰기에 의해 디지털 값으로 나타내는 바와 같이, Iv, Jv번째 행의 신호 성분 Vsig_Iv, Vsig_Jv 둘 다 "60"이고, 리셋 레벨 Srst_Iv, Srst_Jv가 둘 다 "10"인 것으로 간주해서 2배 가중 가산을 실행하면, 각 타이밍에서 카운터부(254)에 보존유지되는 카운터값은, 도 9의 경우와 동일하게 된다.
더 구체적으로는, Iv번째 행의 신호 레벨 Ssig_Iv(신호 성분 Vsig_Iv)의 A/D 변환에 있어서는, 리셋 레벨 Srst_Iv에 대한 A/D 변환에 있어서 취득한 카운트값 "-Drst_Iv”(=-10)을 시작점으로 해서 업카운트를 행하는 것에 의해, 처리 후에 카운터부(254)에 보존유지되는 카운트값은 "-10+70=60=Dsig_Iv"로 된다.
그 후, Jv번째 행의 A/D 변환에 있어서는, Iv번째 행에 대한 A/D 변환에 있어서 취득한 카운트값 "60=Dsig_Iv"를 시작점으로 해서 먼저 리셋 레벨 Srst_Jv에 관해서 다운카운트를 행함으로써 카운터부(254)에 보존유지되는 값은 "50-2× 10=40"으로 된다. 또, 이 카운트값 "40"을 시작점으로 해서 신호 레벨 Ssig_Jv에 관해서 업카운트를 행하는 것에 의해, 처리후에 카운터부(254)에 보존유지되는 카운트값 "40+2×70=180"으로 된다. 이 카운트값은, Iv번째 행의 신호 성분 Vsig_Iv의 디지털값 Dsig_Iv에, Jv번째 행의 신호 성분 Vsig_Jv의 디지털 값 Dsig_Jv의 2배를 가산한 값 "Dsig_Iv+2·Dsig_Jv”를 나타낸다.
상기 설명으로부터 알 수 있는 바와 같이, A/D 변환 처리에서의 행내 처리의 도중에서, 참조 신호 Vslop의 기울기를 변화시키더라도, 그 기울기 변화를 상쇄(相殺; offset)하도록 분주 속도를 변화시키면, 최종적 카운터값 z, 즉 신호 성분 Vsig의 디지털 데이터 Dsig는, 그 영향을 받는 일없이, 신호 성분 Vsig가 동일하면, 최종적인 카운터값 z(=Dsig)는 일치한다. 최종적인 카운터값 z에 대해서, 단위 화소(3)별로 보정할 필요는 없고, 당연히, 변화점의 카운터값 m을 보존유지하는 기능부도 불필요하다.
변화점 R 이후에서는 참조 신호 Vslop의 기울기를 그 이전보다도 크게 하고 있으므로, 그 차이 분만큼 A/D 변환 기간을 단축할 수 있고, 가산 화상을 고속으로 취득할 수가 있다.
또한, 전술한 설명에서는, 특정 행에 대한 A/D 변환 처리에서의 행내 처리의 도중에서, 참조 신호 Vslop의 기울기를 2배로 함과 동시에 카운터부(254)의 분주 동작을 그 이전보다도 2배로 고속화시키는 사례를 설명했지만, 이것에 한정되지 않고, 센서 출력 레벨의 상승에 맞추어, 참조 신호 Vslop의 기울기를 더욱더 수(several)단계로 변화시킴과 동시에 플립플롭(510)을 보다 고속으로 카운트 동 작(분주 동작)하도록 제어하며, 이 때에는, 양자화 스텝을 더욱더 거칠게 할 수가 있다.
예를 들면, 카운트 실행부(504)를 도 4, 도 5에 도시한 구성으로 하는 경우, Iv번째 행의 처리이면, 도 21에 도시하는 바와 같이, 참조 신호 Vslop의 기울기를 4배로 설정함과 동시에 카운트클럭 제어 신호 TH01도 액티브 H로 설정해서, 카운터부(254)의 2번째 비트 이후의 분주 동작을 4배로 고속화시킬 수가 있다. 또, 참조 신호 Vslop의 기울기를 8배로 함과 동시에 카운트클럭 제어 신호 TH02도 액티브 H로 설정해서, 카운터부(254)의 3번째 비트 이후의 분주 동작을 8배로 고속화시킬 수가 있다.
마찬가지로, 참조 신호 Vslop의 기울기를 2^S(S는 양의 정수; "^"는 누승(거듭제곱)을 나타낸다)배로 함과 동시에 카운트클럭 제어 신호 TH0T(T=S-1)도 액티브 H로 설정해서, 카운터부(254)의 S비트째 이후의 분주 동작을 2^S배로 고속화시킬 수가 있다.
이와 같이, 신호 성분 Vsig의 크기(바꾸어말하면, 포톤 샷 노이즈의 크기)에 맞추어, 참조 신호 Vslop의 기울기를 J1(=2)배, J2(=4)배, J3(=8)배, …과 같이 수단계로 변화시키면(순차적으로 보다 급하게(급격한 기울기로) 해 가면), 참조 신호 Vslop가 풀스윙(full swing)하는 시간이 한층더 단축되어, A/D 변환을 보다 고속으로 행할 수가 있다.
또, 참조 신호 Vslop의 기울기 변화에 맞추어 카운터의 분주 동작을, K1(=2)배, K2(=4)배, K3(=8)배, …등과 같이 복수 단계에 걸쳐 고속 분주 동작으로 되도 록 변화시키고 하위 비트 데이터를 무효로 해 가면, 참조 신호 Vslop의 변화점의 카운터값에 관계없이, 또 신호 성분 Vsig에 따른 정확한 카운트값을 최종 출력으로서 취득할 수가 있다. 보다 많은 하위 비트 데이터를 무효로 취급하게 되므로 양자화 스텝이 더욱더 거칠게 되며 A/D 변환시의 해상도가 더욱더 낮아지지만, 포톤 샷 노이즈와의 관계에 의해, A/D 변환 결과는, 실질적으로는 정밀도 저하가 문제를 야기하지 않을 것이다.
참조 신호 Vslop의 기울기를 급하게(크게) 설정해서 비교 처리에 필요로 하는 시간을 단축하므로, 카운터의 동작 회수를 줄이는 것이 가능해지기 때문에 고속의 A/D 변환이 가능하게 된다, 다시 말해 A/D 변환 시간을 단축할 수가 있다. 또 반대로, A/D 변환 시간을 동일하게 한 경우에는, 카운터 동작을 감소시킬 수 있으므로, 저소비 전력화가 가능해진다.
또, 카운터의 분주 동작을 복수 단계에 걸쳐 고속화시킬 때에, 하위 비트 출력을 순차 무효로 하고 나머지 상위 비트 출력의 분주 동작만을 고속화시키는 것에 의해 양자화 스텝을 거칠게 하도록 하면, 상위 비트 출력을 제어하는 초기의 카운트클럭은 원래의 카운트클럭 CIN과 동일한 속도로 설정해 두어도 좋아진다. A/D 변환의 해상도는 저감하지만, 실질적으로는, 카운터 전체로서는, 원래의 카운트클럭 CIN에 의거해서 동작하고, 소비 전력의 증가는 일어나지 않는다. 또, 포톤 샷 노이즈를 이용해서 신호 성분 Vsig가 커질수록 양자화 스텝을 거칠게 해서 A/D 변환 정밀도를 저하시키므로, 실질적 A/D 변환 정밀도를 심각하게 손상시키지는 않는다.
또한, 참조 신호 Vslop의 기울기를 변화시키는 점 R은 가변이며, 포톤 샷 노 이즈와 양자화 잡음와의 관계에 의거해서, 보다 고정밀도를 요구하거나 고속성을 요구하는 등 그 목적에 따라 모드 전환을 행하도록 하면 좋다.
또, 상기 예에서는, 참조 신호 Vslop의 기울기를 2^S배로 설정함에 있어서, S를 1, 2, 3과 같이 1씩 변화시키는 사례를 설명했지만, 본 발명은 이에 한정되지 않고, 예를 들면 2, 4, …등, 임의의 변화 스텝도 가능하다. 이것에 관해서도, 포톤 샷 노이즈와 양자화 잡음와의 관계에 의거해서, 보다 고정밀도를 요구하거나 고속성을 요구하는 등 그 목적에 따라 모드 전환을 행하도록 하면 좋다.
가중 가산을 행할 때, 포톤 샷 노이즈를 이용하고, A/D 변환 정밀도를 현저하게 해치는 일없이 카운터의 동작 회수를 줄이는 것이 가능해지기 때문에, 가중 가산 처리시에도 고속의 A/D 변환이 가능해진다. 또 반대로, 동일한 A/D 변환 시간을 동일하게 한 경우에는, 카운터의 동작을 줄일 수 있으므로 저소비 전력화가 가능해진다.
[가산 화상의 해상도 개선 방법; 제3 실시예]
도 22는, 카운터부(254)에서의 수직 방향의 디지털 가산 처리와 디지털 연산부(29)에서의 수평 방향의 디지털 가산 처리에 있어서, 해상도 저하의 문제를 해소하는 방법의 제3 실시예를 설명하는 도면이다.
제3 실시예에서는, 2행 2열의 가중 가산 처리가 아니라, 3행 3열의 가중 가산 처리로 하는 경우의 사례이다. 또한, 열방향에 관한 3열의 가중 가산 처리는 필수는 아니다.
여기서, 3화소에서의 가산 처리의 경우, 예를 들면 3화소 전체에 대한 가중 이 서로 달라도 좋고, 단지 1개 화소에 대한 가중만을 다른 2화소에 대한 가중과는 다른 것으로 해도 좋다. 후자의 경우, 예를 들면 1대 n대 1(n은 1을 넘는 값)로 한다. 바람직하게는, n은, 2, 3, 4, …과 같이 2이상의 양의 정수 또는 임의의 값으로 하고, 더 바람직하게는, 2, 4, 8, …과 같이 2의 누승으로 한다. 이들 가중값의 설정 방법은, 2화소 사이에서의 가중 가산시와 마찬가지이다.
예를 들면, 도 22의 (a) 및 (b)에 도시하는 바와 같이, 컬럼 A/D 회로(25)에 의해서 수직 방향으로 3행 단위로 가산 처리를 행하는 수직 방향의 가중 가산 처리와, 디지털 연산부(29)에 의한, 3열 단위로 가중 가산 연산을 행하는 수평 방향의 가중 가산 처리를 조합하는 것에 의해, 3행 3열의 가중 가산 처리를 실현하는 것이 가능해진다.
이 3행 3열의 가중 가산 처리의 이용 형태로서는, 예를 들면 처리 대상 화소 신호의 모든 계수를 동일하게 하면, 도 22의 (a)에 도시하는 바와 같은 평활화 필터 처리로 되어 버리는 것에 대해, 주변 화소의 계수보다도 중앙 화소의 계수가 커지도록 가중값을 설정하면, 도 22의 (b)에 도시하는 바와 같이, 중앙 화소를 강조하는 가중 가산 처리를 실현할 수가 있다.
예를 들면, 1대 2대 1의 가중 가산이 가능해지고, 인터레이스 판독을 할 때에 가산후의 무게중심 위치를 보다 강조하는 것이 가능해져 보다 해상도가 높은 화상을 얻는 것이 가능하게 된다.
여기서, 이와 같은 1대 2대 1의 가중 가산과 가산후의 공간 위치를 변화시키는 점과의 관계는 이하와 같다. 즉, 1대 2대 1의 가중 가산은, 1대 1대 1의 단순한 가산과 마찬가지로, 가산후의 공간 위치는 변화하지 않지만, 그 가산후의 중심 위치를 보다 강조한다는 면에서, 가산후의 공간 위치를 변환시키는 것과 마찬가지로, 고해상도의 화상을 얻을 수가 있다.
[촬상 장치]
도 23은, 전술한 고체 상태 촬상 장치(1)과 마찬가지 구조를 이용한 물리 정보 취득 장치의 1예인 촬상 장치의 개략 구성을 도시하는 도면이다. 이 촬상 장치(8)는, 가시광 컬러 화상을 얻는 촬상 장치로 되어 있다.
전술한 고체 상태 촬상 장치(1)의 구조는 고체 상태 촬상 장치 뿐만 아니라, 촬상 장치에도 적용가능하다. 이 경우, 촬상 장치라고 해도, 가중 가산에 의해서 가산후의 공간 위치를 변화시키는 것에 의해 고해상도가 얻어지는 구조를 실현할 수 있게 된다.
이 때, 가중을 설정하기 위한 카운터의 분주 속도의 고속화의 제어, 또는 참조 신호 Vslop의 기울기의 제어는, 외부의 주 제어부에 있어서, 모드 전환 지시를 통신/타이밍 제어부(20)로의 데이터 설정에 의해 임의로 지정할 수 있도록 한다.
구체적으로는, 촬상 장치(8)는, 형광등 등의 조명 장치(801) 아래에 있는 피사체 Z의 상(像)을 담지(擔持; carrying)시키는 광 L을 촬상 장치 측에 도광(導光:guide)해서 피사체 Z의 상을 생성하는 촬영 렌즈(taking lens)(802)와, 광학 저역통과 필터(804)와, 예를 들면 R, G, B의 색필터가 베이어 배열로 되어 있는 색필터군(812)과, 화소 어레이부(10)와, 화소 어레이부(10)를 구동하는 구동 제어부(7)와, 화소 어레이부(10)로부터 출력된 화소 신호에 대해서 CDS 처리나 A/D 변환 처 리 등을 실시하는 컬럼 처리부(26)와, 컬럼 처리부(26)에 참조 신호 Vslop를 공급하는 참조 신호 생성부(27)와, 컬럼 처리부(26)로부터 출력된 촬상 신호를 처리하는 카메라 신호 처리부(810)를 구비하고 있다.
광학 저역통과 필터(804)는, 에일리어싱(aliasing)을 방지하기 위해서, 나이퀴스트(Nyquist) 주파수 이상의 주파수 성분을 차단(blocking)하기 위한 것이다. 또, 도면에서 점선으로 나타낸 바와 같이, 광학 저역통과 필터(804)와 아울러, 적외광 성분을 저감시키는 적외광 차단 필터(805)를 설치할 수도 있다. 이 점은, 일반적인 촬상 장치와 마찬가지이다.
컬럼 처리부(26)의 후단에 설치된 카메라 신호 처리부(810)는, 촬상 신호 처리부(820)와 촬상 장치(8) 전체를 제어하는 주 제어부로서 기능하는 카메라 제어부(900)를 가진다.
촬상 신호 처리부(820)는, 색필터로서 원색 필터 이외의 것이 사용되고 있을 때에 컬럼 처리부(26)의 A/D 변환 기능부로부터 공급되는 디지털 촬상 신호를 R(빨강), G(초록), B(파랑)의 원색 신호로 분리하는 원색 분리 기능을 가진 신호 분리부(822)와, 신호 분리부(822)에 의해서 분리된 원색 신호 R, G, B에 의거해서 색신호 C에 관한 신호 처리를 행하는 색신호 처리부(830)을 가진다.
또, 촬상 신호 처리부(820)는, 신호 분리부(822)에 의해서 분리된 원색 신호 R, G, B에 의거해서 휘도 신호 Y에 관한 신호 처리를 행하는 휘도 신호 처리부(840)와, 휘도 신호 Y/색신호 C에 의거해서 영상 신호 VD를 생성하는 인코더부(860)를 가진다.
색신호 처리부(830)는, 도시를 생략하지만, 예를 들면 화이트 밸런스 증폭기, 감마 보정부, 색차 매트릭스부 등을 가진다. 화이트 밸런스 증폭기는, 도시하지 않은 화이트밸런스 제어기로부터 공급되는 이득 신호에 의거해서, 신호 분리부(822)의 원색 분리 기능부로부터 공급되는 원색 신호의 이득을 조정(화이트 밸런스 조정)하고, 감마 보정부 및 휘도 신호 처리부(840)에 공급한다.
감마 보정부는, 화이트 밸런스가 조정된 원색 신호에 의거해서, 충실한 색재현을 위한 감마(γ) 보정을 행하고, 감마 보정된 각 색용의 출력 신호 R, G, B를 색차 매트릭스부에 입력한다. 색차 매트릭스부는, 색차 매트릭스 처리를 행해서 얻은 색차 신호 R-Y, B-Y를 인코더부(860)에 입력한다.
휘도 신호 처리부(840)는, 도시를 생략하지만, 예를 들면 신호 분리부(822)의 원색 분리 기능부로부터 공급되는 원색 신호에 의거해서 비교적 주파수가 높은 성분까지도 포함하는 휘도 신호 YH를 생성하는 고주파 휘도 신호 생성부와, 화이트 밸런스 증폭기로부터 공급되는 화이트 밸런스가 조정된 원색 신호에 의거해서 비교적 주파수가 낮은 성분만을 포함하는 휘도 신호 YL을 생성하는 저주파 휘도 신호 생성부와, 2종류의 휘도 신호 YH, YL에 의거해서 휘도 신호 Y를 생성해서 인코더부(860)에 공급하는 휘도 신호 생성부를 가진다.
인코더부(860)는, 색신호부 반송파에 대응하는 디지털 신호를 이용해서 색차 신호 R-Y, B-Y를 디지털 변조한 후, 휘도 신호 처리부(840)에서 생성된 휘도 신호 Y와 합성해서, 디지털 영상 신호 VD(=Y+S+C；S는 동기 신호, C는 크로마 신호)로 변환한다.
인코더부(860)로부터 출력된 디지털 영상 신호 VD는, 더욱더 후단의 도시를 생략한 카메라 신호 출력부에 공급되고, 모니터 출력이나 기록 미디어에의 데이터 기록 등에 공급된다. 이 때, 필요에 따라서, D/A 변환에 의해서 디지털 영상 신호 VD가 아날로그 영상 신호 V로 변환된다.
본 발명의 실시예의 카메라 제어부(900)는, 컴퓨터가 행하는 연산과 제어의 기능을 초소형의 집적 회로에 집약시킨 CPU(Central Processing Unit)를 대표예로 하는 전자 계산기의 중추(中樞)를 이루는 마이크로 프로세서(microprocessor)(902)와, 판독출력 전용의 기억부인 ROM(Read Only Memory)(904), 수시(隨時) 기입(書入; writing; 써넣음) 및 판독출력이 가능함과 동시에 휘발성 기억부의 1예인 RAM(Random Access Memory)(906)과, 도시를 생략한 그 밖의 주변 부재(members)를 가지고 있다. 마이크로 프로세서(902), ROM(904) 및 RAM(906)을 통합해서, 마이크로 컴퓨터(microcomputer)라고도 칭한다.
또한, 상기에 있어서 "휘발성 기억부”수단이라 함은, 장치의 전원이 오프 된 경우에는, 기억 내용을 지우는 형태의 기억부를 의미한다. 한편, "비휘발성 기억부"라 함은, 장치의 주 전원이 오프된 경우라도, 기억 내용을 계속해서 보존유지하는 형태의 기억부를 의미한다. 기억부 소자로서, 기억 내용을 계속해서 보존유지할 수 있는 것이면 좋다. 대안적으로, 비휘발성 반도체 기억부 외에, 백업 전원을 구비함으로써, 비휘발성인 것으로 구성되는 기억부 소자들이 사용될 수 있다.
또, 상기 기억부는 반도체제의 기억부 소자에 의해 구성하는 것에 한정되지 않고, 자기 디스크나 광디스크 등의 매체를 이용해서 구성해도 좋다. 예를 들면, 하드디스크 드라이브를 비휘발성 기억부로서 이용할 수 있다. 또, CD-ROM 등의 기록 매체로부터 정보를 판독출력하는 구성을 채택하는 것에 의해서도 비휘발성 기억부로서 이용할 수 있다.
카메라 제어부(900)는, 시스템 전체를 제어하는 것이며, 특히 전술한 A/D 변환 처리의 고속화와의 관계에 있어서는, 참조 신호 생성부(27)에서의 참조 신호 Vslop의 기울기 변화 제어나 카운터부(254)에서의 분주 속도 제어를 위한 각종 제어 펄스의 온/오프 타이밍을 조정하는 기능을 가지고 있다.
ROM(904)에는 카메라 제어부(900)의 제어 프로그램 등이 저장(格納; store)되어 있지만, 특히 본 예에서는, 카메라 제어부(900)에 의해서, 각종 제어 펄스의 온/오프 타이밍을 설정하기 위한 프로그램이 저장되어 있다.
RAM(906)에는 카메라 제어부(900)가 각종 처리를 행하기 위한 데이터 등이 저장되어 있다.
또, 카메라 제어부(900)는, 메모리 카드 등의 기록 매체(924)를 삽입하거나 빼낼 수 있도록 구성하고, 또 인터넷 등의 통신망과의 접속이 가능하게 구성하고 있다. 예를 들면, 카메라 제어부(900)는, 마이크로 프로세서(902), ROM(904) 및 RAM(906) 이외에도, 메모리 판독출력부(907) 및 통신 I/F(인터페이스)(908)를 구비한다.
기록 매체(924)는, 예를 들면 마이크로 프로세서(902)에 소프트웨어 처리를 시키기 위한 프로그램 데이터나, 휘도 신호 처리부(840)로부터의 휘도계 신호에 근거하는 측광(photometric) 데이터 DL의 수속 범위나 노광 제어 처리(전자 셔터 제 어를 포함한다), 및 참조 신호 생성부(27)에서의 참조 신호 Vslop의 기울기 변화 제어나 카운터부(254)에서의 분주 속도 제어를 위한 각종 제어 펄스의 온/오프 타이밍 등, 각종 설정값 등의 데이터를 저장하기 위해 이용된다.
메모리 판독 출력부(907)는, 기록 매체(924)로부터 판독출력한 데이터를 RAM(906)에 저장(설치)한다. 통신 I/F(908)는, 인터넷 등의 통신망과의 사이의 통신 데이터에 접속하여 중개(仲介)한다.
이와 같은 촬상 장치(8)는, 구동 제어부(7) 및 컬럼 처리부(26)를, 화소 어레이부(10)와는 별도인 모듈로 도시하고 있지만, 고체 상태 촬상 장치(1)에 대해서 기술한 바와 같이, 이들이 화소 어레이부(10)와 동일한 반도체 기판상에 일체적으로 형성된 원칩의 고체 상태 촬상 장치(1)를 이용해도 좋은 것은 물론이다.
도면에서는, 화소 어레이부(10)나 구동 제어부(7)나 컬럼 처리부(26)나 참조 신호 생성부(27)나 카메라 신호 처리부(810) 이외에도, 촬영 렌즈(802), 광학 저역통과 필터(804), 또는 적외광 차단 필터(805) 등의 광학계도 포함하는 상태에서, 촬상 장치(8)를 도시하고 있으며, 이 양태는, 이들을 통합해서 패키징된 촬상 기능을 가지는 모듈형상의 형태로 하는 경우에 매우 적합하다.
여기서, 전술한 고체 상태 촬상 장치(1)에서의 모듈과의 관계에 있어서는, 도시하는 바와 같이, 화소 어레이부(10)(촬상부)와, A/D 변환 기능이나 차동(CDS) 처리 기능을 가진 컬럼 처리부(26) 등의 화소 어레이부(10)측과 밀접하게 관련된 신호 처리부(컬럼 처리부(26)의 후단의 카메라 신호 처리부는 제외한다)가 통합해서 패키징된 상태로 촬상 기능을 가지는 모듈형상의 형태로 고체 상태 촬상 장 치(1)를 제공하도록 하고, 그 모듈형상의 형태로 제공된 고체 상태 촬상 장치(1)의 후단에, 나머지 신호 처리부인 카메라 신호 처리부(810)를 설치해서 촬상 장치(8) 전체를 구성하도록 해도 좋다.
또는, 도시를 생략하지만, 화소 어레이부(10)와 촬영 렌즈(802) 등의 광학계가 통합해서 패키징된 상태에서 촬상 기능을 가지는 모듈형상의 형태로 고체 상태 촬상 장치(1)를 제공하도록 하고, 그 모듈형상의 형태로 제공된 고체 상태 촬상 장치(1)에 부가해서, 카메라 신호 처리부(810)도 모듈내에 설치하여, 촬상 장치(8) 전체를 구성하도록 해도 좋다.
또, 고체 상태 촬상 장치(1)에서의 모듈의 형태로서, 카메라 신호 처리부(200)에 상당하는 카메라 신호 처리부(810)를 포함해도 좋고, 이 경우에는, 사실상, 고체 상태 촬상 장치(1)와 촬상 장치(8)가 동일한 것이라고 간주할 수도 있다.
이와 같은 촬상 장치(8)는, "촬상"을 행하기 위한, 예를 들면 카메라나 촬상 기능을 가지는 휴대 기기로서 제공된다. 또한, "촬상"은, 통상의 카메라 촬영시의 상의 촬영 뿐만 아니라, 광의의 의미로서 지문 검출 등도 포함하는 것이다.
이와 같은 구성의 촬상 장치(8)에 있어서는, 전술한 고체 상태 촬상 장치(1)의 모든 기능을 포함해서 구성되어 있고, 전술한 고체 상태 촬상 장치(1)의 기본적인 구성 및 동작과 마찬가지로 할 수가 있으며, 모든 계수가 균등한 단순 가산에 비해 가산후의 공간 위치를 변화시키도록 가중 가산을 행하는 것에 의해, 보다 고해상도가 얻어지는 구조를 실현할 수 있게 된다.
예를 들면, 상술한 처리를 컴퓨터에 실행시키는 프로그램은, 플래시 메모리, IC 카드, 또는 미니어처 카드 등의 불휘발성 반도체 메모리 카드 등의 기록 매체(924)를 통해서 배포(配布; distribute)된다. 또, 서버 등으로부터 인터넷 등의 통신망을 경유해서 상기 프로그램을 다운로드하여 취득하거나, 또는 갱신(更新; update)해도 좋다.
기록 매체(924)의 1예로서의 IC 카드나 미니어처 카드 등의 반도체 메모리에는, 상기 실시예에서 설명한 고체 상태 촬상 장치(1)(특히, 참조 신호 Vslop의 기울기 변화와 카운터 분주 속도 변화를 연동시킨 제어를 행하는 A/D 변환 고속화 처리에 관련되는 기능)에서의 처리의 일부 또는 모든 기능을 저장할 수가 있다. 따라서, 프로그램이나 해당 프로그램을 저장한 기억 매체를 제공할 수가 있다. 예를 들면, 참조 신호 Vslop의 기울기 변화와 카운터 분주 속도 변화를 연동시킨 제어를 행하는 A/D 변환 고속화 처리용의 프로그램, 즉 RAM(906) 등에 인스톨되는 소프트웨어는, 고체 상태 촬상 장치(1)에 대해 설명한 A/D 변환 고속화 처리와 마찬가지로, A/D 변환 처리의 고속화를 실현하기 위한 제어 펄스 설정 기능을 소프트웨어로서 구비한다.
소프트웨어는, RAM(906)에 판독출력된 후에 마이크로 프로세서(902)에 의해 실행된다. 예를 들면, 마이크로 프로세서(902)는, 기록 매체의 1예인 ROM(904) 및 RAM(906)에 저장된 프로그램에 의거해서 제어 펄스 설정 처리를 실행하는 것에 의해, 가산 대상의 행이나 열의 선택 동작과 카운터 분주 속도 조정이나 참조 신호 Vslop의 기울기 조정(변화)을 연동시킨 제어를 행함으로써, 모든 계수가 균등한 단순 가산에 비해, 보다 고해상도의 화상이 얻어지도록 가산후의 화소의 공간 위치를 변화시키는 기능을 소프트웨어적으로 실현할 수가 있다.
본 발명의 실시예에 따르면, 가중값은 가산 대상 화소를 선택하기 위한 선택동작에 따라 적절히 설정될 수 있으므로, 상기 가산 이후의 화소 위치는 해상도의 저하를 최소화하기 위해 적절한 가중값을 설정함으로써 조정될 수 있다. 그 결과 고해상도의 가산 화상을 얻을 수 있다.
본 발명은 첨부하는 특허청구범위 또는 그 균등물의 범위내에서, 설계 요구조건 및 그 밖의 요인에 의거하여 각종 변형, 조합, 수정 및 변경 등을 행할 수 있다는 것은 당업자라면 당연히 이해할 수 있을 것이다.
본 발명은, 그 전체 내용이 본원 명세서에 참고용으로 병합(포함)되어 있는, 2007년 1월 17일자 및 2007년 11월 9일자로 일본 특허청에 각각 출원된 일본특허출원 JP2007-008104호 및 JP2007-291467호에 관련된 주제를 포함한다.
도 1은 본 발명의 일 실시예에 따른 CMOS 고체 상태 촬상 장치의 개략 구성도,
도 2는 도 1에 도시한 고체 상태 촬상 장치에 사용되는 단위 화소의 구성예와, 구동부와 구동 제어선과 화소 트랜지스터(TR)의 접속 양태(態樣)를 도시하는 도면,
도 3은 전압 비교부 및 카운터부 주변의 접속 인터페이스 예를 설명하는 도면,
도 4는 카운트 실행부의 제1 구성예를 도시하는 도면,
도 5는 카운트 실행부의 제2 구성예를 도시하는 도면,
도 6은 도 1에 도시한 고체 상태 촬상 장치의 컬럼 A/D 회로에서의 기본 동작인 신호 취득 가산 처리를 설명하기 위한 타이밍차트,
도 7은 A/D 변환 처리 동작과 병행해서 실행되는 수직 방향에 관한 가산 처리를 설명하기 위한 타이밍차트,
도 8의 (a) 내지 (d)는 전술한 카운터부에서의 수직 방향의 디지털 가산 처리와 디지털 연산부에서의 수평 방향의 디지털 가산 처리에 의한 문제점을 설명하는 도면,
도 9는 제1 실시예의 해상도 개선 방법에서의, A/D 변환 처리 동작과 병행해서 실행되는 수직 방향에 관한 가중 가산 처리를 설명하기 위한 타이밍차트(제1 예),
도 10은 제1 실시예의 해상도 개선 방법에서의, A/D 변환 처리 동작과 병행해서 실행되는 수직 방향에 관한 가중 가산 처리를 설명하기 위한 타이밍차트(제2 예),
도 11은 제1 실시예의 해상도 개선 방법에서 카운트클럭 전환부를 동작시켰을 때의 효과를 설명하는 도면,
도 12의 (a) 내지 (f)는 제1 실시예의 해상도 개선 방법에서의, 수직 방향 및 수평 방향의 가산 동작시의 화소 배치 상태를 도시하는 도면(제1 예),
도 13의 (a) 내지 (f)는 제1 실시예의 해상도 개선 방법에서의, 수직 방향 및 수평 방향의 가산 동작시의 화소 배치 상태를 도시하는 도면(제2 예),
도 14의 (a) 내지 (f)는 제1 실시예의 해상도 개선 방법에서의, 수직 방향 및 수평 방향의 가산 동작시의 화소 배치 상태를 도시하는 도면(제 3예),
도 15는 임의의 정수의 가중값을 설정하는 구조의 1예를 설명하는 도면,
도 16은 가중값을 "3"으로 한 "3대 1 가산+1대 3 가산"을 도시하는 도면,
도 17은 가중값을 "4"로 한 "4대 1 가산+1대 4 가산"을 도시하는 도면,
도 18은 싱글슬로프 적분형 A/D 변환 방식의 비교 처리 기간을 짧게 하는 방법의 1예를 설명하는 도면,
도 19는 제2 실시예의 1예를 설명하는, A/D 변환 처리 동작과 병행해서 실행되는 수직 방향에 관한 가산 처리를 설명하기 위한 타이밍차트,
도 20은 제2 실시예의 해상도 개선 방법에 있어서 카운트클럭 전환부를 동작시켰을 때의 효과를 설명하는 도면,
도 21은 참조 신호의 기울기 변경 제어와 카운터의 분주 속도 제어와의 관계를 도시한 도면,
도 22는 카운터부에서의 수직 방향의 디지털 가산 처리와 디지털 연산부(29)에서의 수평 방향의 디지털 가산 처리에 있어서, 해상도 저하의 문제를 해소하는 방법의 제3 실시예를 설명하는 도면,
도 23은 고체 상태 촬상 장치의 구성과 유사한 메커니즘을 이용한 촬상 장치의 개략 구성을 도시하는 도면.
<도면의 주요부분에 대한 부호의 설명>
1…고체 상태 촬상 장치, 10…화소 어레이부, 12…수평 주사 회로, 14…수직 주사 회로, 15…행 제어선, 18…수평 신호선, 19…수직 신호선, 20…통신/타이밍 제어부, 24…판독출력 전류원부, 25…컬럼 A/D 회로, 252…전압 비교부, 254…카운터부, 256…데이터 기억부, 258…스위치, 26…컬럼 처리부, 27…참조 신호 생성부, 27a…DA 변환 회로(DAC), 28…출력 회로, 29…디지털 연산부, 3…단위 화소, 32…전하 생성부, 502…게이트부, 504…카운트 실행부, 510…플립플롭, 512…데이터 보존유지부, 514…카운트모드 전환부, 516…카운트클럭 전환부, 7…구동 제어부, 8…촬상 장치, 900…카메라 제어부.

Claims (12)

  1. 고체 상태 촬상 장치로서,
    복수의 화소로부터 얻어지는 아날로그의 화소 신호의 소정 레벨과, 상기 소정 레벨을 디지털 데이터로 변환하기 위해 사용되며 점진적으로 변화하는 참조 신호를 순차적으로 비교하는 비교부와;
    상기 비교부에서의 상기 소정 레벨에 대한 비교 처리와 병행해서 카운트 처리를 행하고, 비교 처리가 완료한 시점의 카운트값을 보존유지(保持; holding)함으로써, 상기 복수의 화소 신호를 가산하여 획득된 값을 나타내는 디지털 데이터를 취득하는 카운터부와;
    상기 비교부에서의 처리 대상으로 되는 복수의 화소의 공간적인 위치를 선택하는 선택 동작과 가산 동안의 가중값(重付値; weight value)의 비를 제어함으로써, 가산 후의 화소의 공간 위치를 조정하는 가산 공간 위치 조정부
    를 포함하는, 고체 상태 촬상 장치.
  2. 제1항에 있어서,
    상기 가산 공간 위치 조정부는, 가산 후의 각 화소의 공간 위치가 균등한 간격으로 배열되도록 가산시의 가중값의 비율을 제어하는, 고체 상태 촬상 장치.
  3. 제2항에 있어서,
    상기 화소에는 컬러 화상을 생성하기 위한 색필터가 설치되고,
    상기 가산 공간 위치 조정부는, 같은 색의 화소끼리 가산되도록 상기 비교부에서 처리될 복수의 픽셀의 공간 위치를 선택하는 상기 선택 동작을 제어하고, 또한 각 화소의 공간 위치가 균등하게 되도록 가산시의 가중값의 비율을 제어하는, 고체 상태 촬상 장치.
  4. 제1항에 있어서,
    상기 가산 공간 위치 조정부는, 상기 비교부가 사용하는 상기 참조 신호의 기울기(slope)를 "1/L2”배로 변경함으로써 상기 가산시의 가중값의 비율을 "L2”배로 설정하는, 고체 상태 촬상 장치.
  5. 제1항에 있어서,
    상기 가산 공간 위치 조정부는, 상기 카운터부에서의 분주(分周; frequency dividing) 동작의 속도를 "L1”배로 변경함으로써 상기 가산시의 가중값의 비율을 "L1”배로 설정하는, 고체 상태 촬상 장치.
  6. 제4항 또는 제5항에 있어서,
    상기 가산 공간 위치 조정부는, 임의의 화소에 대한 상기 소정 레벨에 대한 상기 비교부에서의 비교 처리가 완료하기 전에, 상기 참조 신호의 기울기를 J배만큼 더 크게 변경함과 동시에, 상기 카운터부에서의 분주 동작의 속도가 J배만큼 더 빠르게 되도록 변경함으로써, 해당 화소에 대한 가중값을 일정하게 유지하는, 고체 상태 촬상 장치.
  7. 제6항에 있어서,
    상기 가산 공간 위치 조정부는, 상기 참조 신호의 기울기가 J배만큼 더 크게 변경되는 것과 동시에 상기 카운터부에서의 각 비트 출력의 분주 동작의 속도가 J배만큼 더 빨리 변경되도록 제어하는, 고체 상태 촬상 장치.
  8. 제5항 내지 제7항 중 어느 한 항에 있어서,
    상기 카운터부는, 비동기(非同期; asynchronous) 카운터이며, 각 비트의 단(段; stage) 사이에는, 입력되는 클럭 신호를 전환(切替; switching)하는 카운트클럭 전환부(switch)를 구비하고,
    상기 가산 공간 위치 조정부는, 상기 분주 동작의 속도를 변경하는 때에는, 각 비트에 입력되는 클럭 신호를, 상위 비트의 클럭 신호로서 전달하도록 상기 카운트클럭 전환부를 제어하는, 고체 상태 촬상 장치.
  9. 제1항에 있어서,
    상기 카운터부는, 임의의 화소에 대한 상기 화소 신호의 제1 소정 레벨에 대한 처리시에는, 다운카운트 모드 및 업카운트 모드 중 한쪽 모드에서 카운트 처리를 행하고, 상기 비교부에서의 상기 비교 처리가 완료한 시점의 카운트값을 보존유 지하고, 동일 화소에 대한 상기 화소 신호의 제2 소정 레벨에 대한 처리시에는, 상기 보존유지해 둔 카운트값을 시작점으로 해서, 다운카운트 모드 및 업카운트 모드 중 다른쪽 모드에서 카운트 처리를 행하고, 상기 비교부에서의 상기 비교 처리가 완료한 시점의 카운트값을 보존유지하는, 고체 상태 촬상 장치.
  10. 제9항에 있어서,
    상기 카운터부는, 임의의 화소에 대한 상기 화소 신호에서의 제2 소정 레벨에 대한 비교 처리가 완료한 시점의 카운트값을 보존유지하고, 다음의 화소에 대한 상기 화소 신호의 상기 제1 소정 레벨 및 상기 제2 소정 레벨의 비교 처리시에는, 상기 보존유지해 둔 카운트값을 시작점으로 해서, 상기 임의의 화소의 화소 신호에 관한 카운트 모드의 전환과 동일한 상태에서 처리하는 것에 의해서, 상기 복수의 화소 신호를 가산한 값을 나타내는 디지털 데이터를 취득하는, 고체 상태 촬상 장치.
  11. 제1항에 있어서,
    복수의 상기 비교부는, 각각의 비교부에 의해 처리될 상기 화소 신호에 대해서, 공통으로 사용되는 상기 참조 신호를 사용해서 병렬로 비교 처리를 행하는, 고체 상태 촬상 장치.
  12. 촬상 장치(imaging apparatus)로서,
    복수의 화소로부터 얻어지는 아날로그의 화소 신호의 소정 레벨과, 상기 소정 레벨을 디지털 데이터로 변환하기 위해 사용되며 점진적으로 변화하는 참조 신호를 순차적으로 비교하는 비교부와,
    상기 비교부에서의 상기 소정 레벨에 대한 비교 처리와 병행해서 카운트 처리를 행하고, 비교 처리가 완료한 시점의 카운트값을 보존유지(保持; holding)함으로써, 상기 복수의 화소 신호를 가산하여 획득된 값을 나타내는 디지털 데이터를 취득하는 카운터부와,
    상기 비교부에서의 처리 대상으로 되는 복수의 화소의 공간적인 위치를 선택하는 선택 동작과 가산 동안의 가중값(重付値; weight value)의 비를 제어함으로써, 가산 후의 화소의 공간 위치를 조정하는 가산 공간 위치 조정부와,
    상기 가산 공간 위치 조정부를 제어하기 위한 제어 신호의 생성을 제어하는 제어부
    를 포함하는, 촬상 장치.
KR1020080002117A 2007-01-17 2008-01-08 고체 상태 촬상 장치 및 촬상 장치 KR101439227B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2007-00008104 2007-01-17
JP2007008104 2007-01-17
JP2007291467A JP4786631B2 (ja) 2007-01-17 2007-11-09 固体撮像装置、撮像装置
JPJP-P-2007-00291467 2007-11-09

Publications (2)

Publication Number Publication Date
KR20080067963A true KR20080067963A (ko) 2008-07-22
KR101439227B1 KR101439227B1 (ko) 2014-09-12

Family

ID=39758092

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080002117A KR101439227B1 (ko) 2007-01-17 2008-01-08 고체 상태 촬상 장치 및 촬상 장치

Country Status (4)

Country Link
JP (2) JP4786631B2 (ko)
KR (1) KR101439227B1 (ko)
CN (1) CN101227551B (ko)
TW (1) TWI364980B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009032633A1 (de) 2008-07-14 2010-02-04 Lg Electronics Inc. Maschine zum Behandeln von Textil- und Lederwaren und Verfahren zum Steuern einer Betriebsweise derselben
KR20130109588A (ko) * 2012-03-28 2013-10-08 삼성전자주식회사 카메라의 이미지처리 장치 및 방법
KR20160033994A (ko) * 2014-09-19 2016-03-29 삼성전자주식회사 이미지 센서, 및 이를 포함하는 이미지 처리 시스템

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5317591B2 (ja) * 2008-09-01 2013-10-16 キヤノン株式会社 撮像装置
JP5165520B2 (ja) * 2008-10-01 2013-03-21 ソニー株式会社 固体撮像装置、撮像装置、および固体撮像装置のａｄ変換方法
JP4640507B2 (ja) * 2009-01-06 2011-03-02 ソニー株式会社 固体撮像装置、固体撮像装置の信号処理方法、および撮像装置
JP5636694B2 (ja) * 2009-04-03 2014-12-10 ソニー株式会社 電子機器、ａｄ変換装置、ａｄ変換方法
WO2010137244A1 (ja) * 2009-05-29 2010-12-02 パナソニック株式会社 固体撮像装置及びカメラ
JP5220777B2 (ja) * 2010-01-21 2013-06-26 オリンパス株式会社 画像処理装置、撮像装置、プログラム及び画像処理方法
JP2011248576A (ja) * 2010-05-26 2011-12-08 Olympus Corp 画像処理装置、撮像装置、プログラム及び画像処理方法
WO2012144215A1 (ja) * 2011-04-21 2012-10-26 パナソニック株式会社 固体撮像装置
JP5871531B2 (ja) * 2011-09-08 2016-03-01 キヤノン株式会社 撮像装置、撮像システム
US8730081B2 (en) * 2012-03-19 2014-05-20 Omnivision Technologies, Inc. Calibration in multiple slope column parallel analog-to-digital conversion for image sensors
FR2989219B1 (fr) * 2012-04-04 2015-05-29 Commissariat Energie Atomique Circuit de traitement de pixels
JP6037170B2 (ja) * 2013-04-16 2016-11-30 ソニー株式会社 固体撮像装置およびその信号処理方法、並びに電子機器
WO2014181223A1 (en) * 2013-05-10 2014-11-13 Koninklijke Philips N.V. Direct conversion radiation detector digital signal processing electronics
JP6494160B2 (ja) * 2013-12-27 2019-04-03 キヤノン株式会社 撮像装置およびその制御方法
JP6463002B2 (ja) * 2014-05-08 2019-01-30 キヤノン株式会社 撮像装置の駆動方法、撮像システムの駆動方法
US10021331B2 (en) 2014-07-14 2018-07-10 Sony Corporation Comparator, AD converter, solid-state imaging device, electronic apparatus, and method of controlling comparator
JP6135797B2 (ja) * 2016-05-09 2017-05-31 ソニー株式会社 固体撮像装置
JP6701001B2 (ja) * 2016-06-22 2020-05-27 キヤノン株式会社 撮像装置及びその制御方法、プログラム、記憶媒体
JP2019153822A (ja) 2016-07-13 2019-09-12 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、及び、固体撮像素子の制御方法
CN106303313B (zh) * 2016-08-12 2019-04-30 中国科学院上海高等研究院 压缩感知cmos图像传感器的量化求和电路
JP6195142B1 (ja) * 2017-01-30 2017-09-13 テックポイント インクＴｅｃｈｐｏｉｎｔ，Ｉｎｃ． Ａｄ変換装置及び撮像装置
CN107680030B (zh) * 2017-09-21 2020-10-30 中国科学院半导体研究所 一种图像处理器及处理方法
JP6704893B2 (ja) * 2017-11-30 2020-06-03 キヤノン株式会社 固体撮像装置、撮像システム、および固体撮像装置の駆動方法
KR102507628B1 (ko) 2018-04-24 2023-03-09 에스케이하이닉스 주식회사 램프 신호 발생 장치 및 그를 이용한 씨모스 이미지 센서

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4560205B2 (ja) * 2000-12-18 2010-10-13 キヤノン株式会社 Ａ／ｄ変換器及びそれを用いた固体撮像装置
JP4086618B2 (ja) * 2002-10-24 2008-05-14 キヤノン株式会社 信号処理装置及び方法
JP2004147092A (ja) * 2002-10-24 2004-05-20 Canon Inc 信号処理装置、撮像装置、及び制御方法
JP4380439B2 (ja) * 2004-07-16 2009-12-09 ソニー株式会社 データ処理方法およびデータ処理装置並びに物理量分布検知の半導体装置および電子機器
JP4193768B2 (ja) * 2004-07-16 2008-12-10 ソニー株式会社 データ処理方法並びに物理量分布検知の半導体装置および電子機器
JP4306603B2 (ja) * 2004-12-20 2009-08-05 ソニー株式会社 固体撮像装置および固体撮像装置の駆動方法
JP2008136043A (ja) * 2006-11-29 2008-06-12 Sony Corp 固体撮像装置、撮像装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009032633A1 (de) 2008-07-14 2010-02-04 Lg Electronics Inc. Maschine zum Behandeln von Textil- und Lederwaren und Verfahren zum Steuern einer Betriebsweise derselben
KR20130109588A (ko) * 2012-03-28 2013-10-08 삼성전자주식회사 카메라의 이미지처리 장치 및 방법
KR20160033994A (ko) * 2014-09-19 2016-03-29 삼성전자주식회사 이미지 센서, 및 이를 포함하는 이미지 처리 시스템

Also Published As

Publication number Publication date
JP4786631B2 (ja) 2011-10-05
KR101439227B1 (ko) 2014-09-12
TW200845735A (en) 2008-11-16
JP4952758B2 (ja) 2012-06-13
CN101227551B (zh) 2013-11-20
TWI364980B (en) 2012-05-21
JP2009284553A (ja) 2009-12-03
JP2008199581A (ja) 2008-08-28
CN101227551A (zh) 2008-07-23

Similar Documents

Publication Publication Date Title
KR101439227B1 (ko) 고체 상태 촬상 장치 및 촬상 장치
US8237808B2 (en) Solid state imaging device and imaging apparatus adjusting the spatial positions of pixels after addition by controlling the ratio of weight values during addition
US9374097B2 (en) Data processor, solid-state imaging device, imaging device, and electronic apparatus
EP3324614B1 (en) Imaging apparatus
KR101188598B1 (ko) 화상 처리 방법, 물리량 분포 검출용 반도체 장치 및 전자 기기
KR101569545B1 (ko) 고체 촬상 장치, 촬상 장치, 전자 기기, ａｄ 변환 장치, ａｄ 변환 방법
US7642947B2 (en) Data processing method, data processing device, solid-state imaging device, imaging apparatus, and electronic device
US8896738B2 (en) Solid-state image pickup device and signal processing method therefor
KR101195327B1 (ko) 데이터 처리 방법, 데이터 처리 장치, 물리량 분포 검지용 반도체 장치 및 전자 장치
JP4449565B2 (ja) 物理量分布検知の半導体装置
KR101455400B1 (ko) 고체 촬상 장치, 촬상 기기, 전자 기기
JP2008136043A (ja) 固体撮像装置、撮像装置
JP2013051575A (ja) 固体撮像装置、撮像装置および撮像方法
JP4403402B2 (ja) Ａｄ変換方法およびａｄ変換装置並びに物理情報取得方法および物理情報取得装置
JP2013051497A (ja) 固体撮像装置、撮像装置および撮像方法
JP2021164041A (ja) 半導体デバイス

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170825

Year of fee payment: 4