KR20080052809A - 지연 고정 루프의 지연 장치 - Google Patents
지연 고정 루프의 지연 장치 Download PDFInfo
- Publication number
- KR20080052809A KR20080052809A KR1020060124460A KR20060124460A KR20080052809A KR 20080052809 A KR20080052809 A KR 20080052809A KR 1020060124460 A KR1020060124460 A KR 1020060124460A KR 20060124460 A KR20060124460 A KR 20060124460A KR 20080052809 A KR20080052809 A KR 20080052809A
- Authority
- KR
- South Korea
- Prior art keywords
- delay
- output
- voltage
- delay time
- time control
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/00019—Variable delay
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
- Dram (AREA)
Abstract
Description
Claims (15)
- 지연 고정 루프에서 출력되는 지연 고정 루프 클럭이 지연 고정 루프의 출력단에서 반도체 메모리 장치의 출력회로까지 도달하는데 경유하는 복수개의 신호 처리 구성들을 모델링한 복수개의 지연수단을 구비하며, 상기 복수개의 지연수단 중 적어도 하나를 동작전압의 변동에 상응하여 지연시간이 가변되는 가변 지연수단으로 구성한 지연 고정 루프의 지연 장치.
- 제 1 항에 있어서,상기 가변 지연수단은동작전압의 변동을 검출하는 전압 검출수단,상기 전압 검출수단의 출력에 응답하여 지연시간 제어신호를 출력하는 지연시간 제어수단,상기 지연시간 제어신호에 따라 선택적으로 동작하여 그에 상응하는 지연시간 만큼 입력신호를 지연시켜 출력하는 복수개의 지연수단, 및상기 복수개의 지연수단 중 선택된 지연수단의 출력을 조합하여 출력하는 신호 출력수단을 구비하는 것을 특징으로 하는 지연 고정 루프의 지연 장치.
- 지연 고정 루프에서 출력되는 지연 고정 루프 클럭이 지연 고정 루프의 출력단에서 반도체 메모리 장치의 출력회로까지 도달하는데 경유하는 적어도 하나의 신 호 처리 구성을 모델링한 지연 고정 루프의 지연장치로서,동작전압의 변동을 검출하는 전압 검출수단;상기 전압 검출수단의 출력에 응답하여 지연시간 제어신호를 출력하는 지연시간 제어수단;상기 지연시간 제어신호에 따라 선택적으로 동작하여 그에 상응하는 지연시간 만큼 상기 클럭을 지연시켜 출력하는 복수개의 지연수단; 및상기 복수개의 지연수단 중 선택된 지연수단의 출력을 조합하여 상기 지연 고정 루프 클럭으로 출력하는 신호 출력수단을 구비하는 지연 고정 루프의 지연 장치.
- 제 2 항 또는 제 3 항에 있어서,상기 전압 검출수단은상기 동작전압 레벨이 노말(Normal) 전압 레벨에 비해 낮은 제 1 전압 레벨이 되는 것을 검출하는 제 1 전압 검출수단, 및상기 동작전압 레벨이 상기 노말 전압에 비해 높은 제 2 전압 레벨이 되는 것을 검출하는 제 2 전압 검출수단을 구비하는 것을 특징으로 하는 지연 고정 루프의 지연 장치.
- 제 2 항 또는 제 3 항에 있어서,상기 지연시간 제어수단은상기 전압 검출수단의 출력에 따라 지연시간 감소와 관련된 제 1 지연시간 제어신호를 출력하는 제 1 제어부, 및상기 전압 검출수단의 출력에 따라 지연시간 증가와 관련된 제 2 지연시간 제어신호를 출력하는 제 2 제어부를 구비하는 것을 특징으로 하는 지연 고정 루프의 지연 장치.
- 제 5 항에 있어서,상기 제 1 제어부는상기 전압 검출수단의 출력에 따른 상기 제 1 지연시간 제어신호를 상기 복수개의 지연수단 중 지연시간 감소와 관련된 지연수단에 입력시키는 신호 입력수단,상기 전압 검출수단의 출력을 입력받는 반전소자, 및상기 입력신호와 상기 반전소자의 출력에 따른 상기 제 1 지연시간 제어신호를 상기 복수개의 지연수단 중 기본 지연수단에 입력시키는 논리소자를 구비하는 것을 특징으로 하는 지연 고정 루프의 지연 장치.
- 제 5 항에 있어서,상기 제 2 제어부는상기 전압 검출수단의 출력에 따른 상기 제 2 지연시간 제어신호를 상기 복수개의 지연수단 중 지연시간 증가와 관련된 지연수단에 입력시키는 신호 입력수 단, 및상기 전압 검출수단의 출력에 따른 상기 제 2 지연시간 제어신호를 상기 복수개의 지연수단 중 기본 지연수단에 입력시키는 반전소자를 구비하는 것을 특징으로 하는 지연 고정 루프의 지연 장치.
- 제 6 항 또는 제 7 항에 있어서,상기 신호 입력수단은 신호 라인인 것을 특징으로 하는 지연 고정 루프의 지연 장치.
- 제 2 항 또는 제 3 항에 있어서,상기 복수개의 지연수단은상기 동작전압이 낮아짐을 감지한 전압 검출수단의 출력에 상응하는 상기 지연시간 제어신호에 따라 동작하는 제 1 지연수단,상기 지연시간 제어신호에 상관없이 동작하는 제 2 지연수단, 및상기 동작전압이 높아짐을 감지한 전압 검출수단의 출력에 상응하는 상기 지연시간 제어신호에 따라 동작하는 제 3 지연수단을 구비하는 것을 특징으로 하는 지연 고정 루프의 지연 장치.
- 제 9 항에 있어서,상기 제 1 지연수단은상기 입력신호와 상기 동작전압이 낮아짐을 감지한 전압 검출수단의 출력에 상응하는 상기 지연시간 제어신호를 입력받는 논리소자, 및직렬 연결되어 상기 논리소자의 출력을 입력받는 복수개의 반전소자를 구비하는 것을 특징으로 하는 지연 고정 루프의 지연 장치.
- 제 9 항에 있어서,상기 제 2 지연수단은상기 제 1 지연수단의 출력과 상기 동작전압이 낮아짐을 감지한 전압 검출수단의 출력에 상응하는 상기 지연시간 제어신호를 입력받는 제 1 논리소자,직렬 연결되어 상기 제 1 논리소자의 출력을 입력받는 복수개의 반전소자, 및상기 복수개의 반전소자 중 최종 반전소자의 출력과 상기 동작전압이 높아짐을 감지한 전압 검출수단의 출력에 상응하는 상기 지연시간 제어신호를 입력받는 제 2 논리소자를 구비하는 것을 특징으로 하는 지연 고정 루프의 지연 장치.
- 제 11 항에 있어서,상기 제 1 및 제 2 논리소자는 낸드 게이트인 것을 특징으로 하는 지연 고정 루프의 지연 장치.
- 제 9 항에 있어서,상기 제 3 지연수단은상기 제 2 지연수단의 출력과 상기 동작전압이 높아짐을 감지한 전압 검출수단의 출력에 상응하는 상기 지연시간 제어신호를 입력받는 논리소자, 및직렬 연결되어 상기 논리소자의 출력을 입력받는 복수개의 반전소자를 구비하는 것을 특징으로 하는 지연 고정 루프의 지연 장치.
- 제 6 항, 제 10 항, 또는 제 13 항 중 어느 한 항에 있어서,상기 논리소자는 낸드 게이트인 것을 특징으로 하는 지연 고정 루프의 지연 장치.
- 제 2 항 또는 제 3 항에 있어서,상기 신호 출력수단은상기 복수개의 지연수단 중 선택된 지연수단의 출력을 입력받는 논리소자를 구비하는 것을 특징으로 하는 지연 고정 루프의 지연 장치.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060124460A KR100845784B1 (ko) | 2006-12-08 | 2006-12-08 | 지연 고정 루프의 지연 장치 |
US11/819,632 US7710178B2 (en) | 2006-12-08 | 2007-06-28 | Delay apparatus for delay locked loop |
TW096130878A TWI348706B (en) | 2006-12-08 | 2007-08-21 | Delay apparatus for delay locked loop |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060124460A KR100845784B1 (ko) | 2006-12-08 | 2006-12-08 | 지연 고정 루프의 지연 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080052809A true KR20080052809A (ko) | 2008-06-12 |
KR100845784B1 KR100845784B1 (ko) | 2008-07-14 |
Family
ID=39497234
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060124460A KR100845784B1 (ko) | 2006-12-08 | 2006-12-08 | 지연 고정 루프의 지연 장치 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7710178B2 (ko) |
KR (1) | KR100845784B1 (ko) |
TW (1) | TWI348706B (ko) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100837814B1 (ko) * | 2006-12-22 | 2008-06-13 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 데이터 출력 회로 |
US8754684B1 (en) * | 2008-09-30 | 2014-06-17 | Ixys Ch Gmbh | Pulse matching delay-locked loop |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0460993A (ja) * | 1990-06-25 | 1992-02-26 | Matsushita Electron Corp | 半導体メモリ装置 |
KR950004855B1 (ko) * | 1992-10-30 | 1995-05-15 | 현대전자산업 주식회사 | 반도체 메모리 소자의 어드레스 전이 검출 회로 |
KR0179913B1 (ko) * | 1996-04-25 | 1999-04-15 | 문정환 | 출력 인에이블 신호 발생 회로 |
US6087874A (en) * | 1997-12-23 | 2000-07-11 | Nortel Networks Corporation | Variable delay circuit for delaying logic signals, characterized by a delay time that is a linear function of a control voltage |
KR19990081404A (ko) * | 1998-04-29 | 1999-11-15 | 김영환 | 클럭 발생회로 |
KR100374641B1 (ko) * | 2000-11-24 | 2003-03-04 | 삼성전자주식회사 | 스탠바이 모드에서 지연동기 루프회로의 전력소모를감소시키기 위한 제어회로를 구비하는 반도체 메모리장치및 이의 파우워 다운 제어방법 |
US6438060B1 (en) * | 2001-02-12 | 2002-08-20 | Micron Technology, Inc. | Method of reducing standby current during power down mode |
KR100518226B1 (ko) * | 2003-04-23 | 2005-10-04 | 주식회사 하이닉스반도체 | Ddl 장치의 클락 분주기 및 그 클락 분주 방법 |
US20050168260A1 (en) * | 2004-01-29 | 2005-08-04 | Tomerlin Andrew T. | Configurable delay line circuit |
KR100605588B1 (ko) | 2004-03-05 | 2006-07-28 | 주식회사 하이닉스반도체 | 반도체 기억 소자에서의 지연 고정 루프 및 그의 클럭록킹 방법 |
US7343502B2 (en) * | 2004-07-26 | 2008-03-11 | Intel Corporation | Method and apparatus for dynamic DLL powerdown and memory self-refresh |
-
2006
- 2006-12-08 KR KR1020060124460A patent/KR100845784B1/ko active IP Right Grant
-
2007
- 2007-06-28 US US11/819,632 patent/US7710178B2/en active Active
- 2007-08-21 TW TW096130878A patent/TWI348706B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TW200826116A (en) | 2008-06-16 |
KR100845784B1 (ko) | 2008-07-14 |
US7710178B2 (en) | 2010-05-04 |
US20080136477A1 (en) | 2008-06-12 |
TWI348706B (en) | 2011-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100605588B1 (ko) | 반도체 기억 소자에서의 지연 고정 루프 및 그의 클럭록킹 방법 | |
KR100813554B1 (ko) | 데이터 출력 스트로브 신호 생성 회로 및 이를 포함하는반도체 메모리 장치 | |
JP4192273B2 (ja) | 半導体記憶素子における遅延同期ループ及びその同期方法 | |
KR100954117B1 (ko) | 지연 고정 루프 장치 | |
US8026747B2 (en) | Apparatus and method for multi-phase clock generation | |
KR100696957B1 (ko) | 클럭 듀티 조정 회로, 이를 이용한 지연 고정 루프 회로 및그 방법 | |
KR100668861B1 (ko) | Dll 회로 | |
KR100733471B1 (ko) | 반도체 기억 소자의 지연 고정 루프 회로 및 그 제어 방법 | |
KR102314767B1 (ko) | 지연-고정 루프에서 루프 카운트를 검출하기 위한 장치들 및 방법들 | |
US8766688B2 (en) | DLL circuit and delay-locked method using the same | |
US20080239845A1 (en) | Semiconductor memory device and method for driving the same | |
US9602112B2 (en) | Clock delay detecting circuit and semiconductor apparatus using the same | |
KR20070093322A (ko) | 지연동기회로 및 반도체 집적회로장치 | |
KR20110131765A (ko) | 위상 보정 회로 및 이를 이용한 데이터 정렬 회로 | |
US8766686B2 (en) | Semiconductor device and method for driving the same | |
EP2122625A1 (en) | Digital data buffer | |
US8081021B2 (en) | Delay locked loop | |
KR101985457B1 (ko) | 반도체 장치 | |
KR20110134197A (ko) | 전압제어지연라인, 상기 전압제어지연라인을 구비하는 지연고정루프회로 및 다중위상클럭생성기 | |
KR100845784B1 (ko) | 지연 고정 루프의 지연 장치 | |
US8598927B2 (en) | Internal clock generator and operating method thereof | |
KR100735548B1 (ko) | 지연동기회로 및 방법 | |
US8638137B2 (en) | Delay locked loop | |
US20060250169A1 (en) | Apparatus for enabling duty cycle locking at the rising/falling edge of the clock | |
KR100807116B1 (ko) | 지연 고정 루프 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130624 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20140623 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20150623 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20160621 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20170620 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20180625 Year of fee payment: 11 |