KR20080050518A - 전자 부품용 구리계 복합 기재, 전자 부품 및 전자 부품용구리계 복합 기재의 제조 방법 - Google Patents

전자 부품용 구리계 복합 기재, 전자 부품 및 전자 부품용구리계 복합 기재의 제조 방법 Download PDF

Info

Publication number
KR20080050518A
KR20080050518A KR1020087009569A KR20087009569A KR20080050518A KR 20080050518 A KR20080050518 A KR 20080050518A KR 1020087009569 A KR1020087009569 A KR 1020087009569A KR 20087009569 A KR20087009569 A KR 20087009569A KR 20080050518 A KR20080050518 A KR 20080050518A
Authority
KR
South Korea
Prior art keywords
copper
based composite
base material
substrate
silicon
Prior art date
Application number
KR1020087009569A
Other languages
English (en)
Inventor
야스시 마사고
가즈시 하야시
Original Assignee
가부시키가이샤 고베 세이코쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 고베 세이코쇼 filed Critical 가부시키가이샤 고베 세이코쇼
Publication of KR20080050518A publication Critical patent/KR20080050518A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C23C16/0281—Deposition of sub-layers, e.g. to promote the adhesion of the main coating of metallic sub-layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42—Silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Laminated Bodies (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)

Abstract

본 발명의 전자 부품용 구리계 복합 기재는, 구리 기재 또는 구리 합금 기재의 표면에 주석 또는 주석계 합금으로 이루어지는 피복층을 갖는 구리계 복합 기재와, 상기 피복층 표면에 피착된 탄화수소기 및/또는 수산기를 함유하는 실리콘 산화물 박막을 갖는 것을 특징으로 한다. 이러한 전자 부품용 구리계 복합 기재는, 구리계 복합 기재로 이루어지는 기판 등을 수지에 의해 밀봉이나 접착하는 경우에 있어서, 상기 기재와 수지 성분의 밀착성이 높은 것이다.
Figure P1020087009569
구리계 복합 기재, 피복층, 실리콘 산화물 박막, 성막 챔버, 가스 도입구

Description

전자 부품용 구리계 복합 기재, 전자 부품 및 전자 부품용 구리계 복합 기재의 제조 방법{COPPER BASED COMPOSITE BASE MATERIAL FOR ELECTRONIC PART, ELECTRONIC PART AND PROCESS FOR PRODUCING COPPER BASED COMPOSITE BASE MATERIAL FOR ELECTRONIC PART}
본 발명은 전자 부품에 이용되는 전자 부품용 구리계 복합 기재(基材), 그것을 이용한 전자 부품 및 상기 전자 부품용 구리계 복합 기재의 제조 방법에 관한 것이다.
종래부터, 구리계 금속 재료가 반도체 장치의 회로 기판이나 각종 전자 부품의 리드 프레임, 전극, 단자 등에 이용되고 있다.
구리계 금속 재료 중에서도, 구리 기재 또는 구리 합금 기재의 표면에 주석 또는 주석계 합금으로 이루어지는 피복층이 형성된 복합재(이하, 단순히, 구리계 복합 기재라고도 함)가, 전기 배선과 연결하는 단자의 용도로 특히 바람직하게 이용되고 있다. 구리계 복합 기재 표면의 피복층은, 구리의 산화를 억제하고, 또한 전기 배선과 단자부를 연결할 때의 접촉 저항을 저하시키는 작용을 한다.
이러한 구리계 복합 기재를 이용한 회로 기판이나 리드 프레임, 전극, 단자 등은, 수지 밀봉재나 수지 접착제로 밀봉되거나 접착된다. 따라서, 신뢰성을 확보 하는 점에서, 구리계 복합 기재와 수지 밀봉재의 밀착성(접착성)은 매우 중요하다. 상기 밀착성이 부족한 경우에는, 구리계 복합 기재와 수지 밀봉재 사이에서 박리가 발생할 우려가 있다. 그리고, 박리가 발생한 경우에는, 박리의 간극으로부터 수분이나 부식성 가스가 침입하는 것에 의해 기판 등이 부식될 우려가 있다. 그리고, 그 결과, 반도체 장치의 신뢰성이 저하된다.
종래부터, 구리계 복합 기재와 수지의 밀착성을 높이는 방법으로서, 기재 표면을 실란 커플링제로 처리하는 방법이 알려져 있다(예를 들어, 특허 문헌 1).
그러나, 고온 다습하에서, 고전압으로 사용되는 자동차용 전장 부품이나 상기 전장 부품을 제어하는 제어 유닛 등에 탑재되는 반도체 장치에 있어서는, 높은 신뢰성을 확보하기 위해 가일층의 밀착성의 향상이 요구되고 있다. 특허 문헌 1에 기재된 방법에 의해 향상되는 밀착성의 레벨로는 불충분했다.
특허 문헌 1 : 일본 특허 출원 공개 제2002-270740호 공보
본 발명은 구리계 복합 기재와 수지 성분의 밀착성을 보다 높일 수 있는 전자 부품용 구리계 복합 기재, 그것을 이용한 전자 부품 및 상기 전자 부품용 구리계 복합 기재의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 국면은, 구리 기재 또는 구리 합금 기재의 표면에 주석 또는 주석계 합금으로 이루어지는 피복층을 갖는 구리계 복합 기재와, 상기 피복층 표면에 피착된 탄화수소기 및/또는 수산기를 함유하는 실리콘 산화물 박막을 갖는 것을 특징으로 하는 전자 부품용 구리계 복합 기재이다.
또한, 본 발명의 일 국면은, 상기 전자 부품용 구리계 복합 기재를 이용하여 얻어지는 전자 부품이다.
또한, 본 발명의 일 국면은, 방전에 의해 플라즈마를 발생시키기 위해 구비된 적어도 한 쌍의 전극쌍 사이에 실리콘 함유 반응 가스를 도입하고, 상기 전극쌍 사이에 플라즈마를 발생시킴으로써 상기 실리콘 함유 반응 가스를 분해하고, 상기 실리콘 함유 반응 가스의 분해물에, 구리 기재 또는 구리 합금 기재의 표면에 주석 또는 주석계 합금으로 이루어지는 피복층이 형성되어 이루어지는 구리계 복합 기재를 접촉시켜, 상기 피복층 표면에 실리콘 산화물 박막을 형성시키는 것을 특징으로 하는 전자 부품용 구리계 복합 기재의 제조 방법이다.
도1은 본 발명의 일 실시 형태에 관한 전자 부품용 구리계 복합 기재의 제조 방법을 실시하기 위한 CVD 성막 장치의 구성예를 도시하는 개략 설명도이다.
도2는 본 발명의 일 실시 형태에 관한 전자 부품용 구리계 복합 기재의 제조 방법을 실시하기 위한 CVD 성막 장치의 다른 구성예를 도시하는 개략 설명도이다.
도3은 본 발명의 일 실시 형태에 관한 전자 부품용 구리계 복합 기재의 제조 방법을 실시하기 위한 CVD 성막 장치의 다른 구성예를 도시하는 개략 설명도이다.
도4는 본 발명의 일 실시 형태에 관한 전자 부품용 구리계 복합 기재의 제조 방법을 실시하기 위한 CVD 성막 장치의 다른 구성예를 도시하는 개략 설명도이다.
도5는 제1 실시예에서 얻어진 실리콘 산화물 박막의 FT-IR에 의한 반사 스펙트럼을 나타내는 차트이다.
본 발명의 일 실시 형태에 관한 전자 부품용 구리계 복합 기재는, 구리 기재 또는 구리 합금 기재의 표면에 주석 또는 주석계 합금으로 이루어지는 피복층을 갖는 구리계 복합 기재와, 상기 피복층 표면에 피착된 탄화수소기 및/또는 수산기를 함유하는 실리콘 산화물 박막을 갖는 것을 특징으로 하는 것이다.
상기 구리계 복합 기재라 함은, 순(純) 구리 외에, 각종 구리 합금, 구체적으로는 예를 들어, Cu-Fe-P계 합금, Cu-Ni-Si계 합금, Cu-Cr-Zr계 합금, Cu-Zn계 합금, Cu-Sn계 합금 등으로 이루어지는 기재(이하, 구리계 기재라고도 함)의 표면에, 전기 도금, 무전해 도금, 용융 도금, 플라즈마 CVD 등의 방법에 의해 주석 또는 주석계 합금으로 이루어지는 피복층이 형성된 것이다. 이것들은, 종종, 전자 부품의 구성 재료로서 이용되고 있다.
또한, 상기 구리계 기재와 상기 피복층 사이에는, 필요에 따라서, 또한 그 밖의 층이 존재해도 좋다. 그 밖의 층으로서는, 예를 들어 다른 구리계 금속층이나 니켈계 금속층 등을 들 수 있다. 이것들은 단일층 존재해도 좋고, 복수층 존재해도 좋다.
또한, 주석 또는 주석계 합금의 전기 도금(전기 광택 도금)에 의해 피복층을 형성한 경우에는, 피복층 중의 잔류 응력에 의해 휘스커가 발생되는 경우가 있다. 이러한 휘스커의 발생을 억제하기 위해, 구리계 복합 기재를 100 내지 600 ℃의 온도에서 리플로우 처리(열처리)하여 잔류 응력을 제거해도 좋다. 이와 같이 하여 얻어지는 주석 도금은, 통상, 리플로우 주석 도금이라고도 불리워진다. 상기 리플 로우 처리에 의해, 피복층 중에, Cu-Sn계 합금, 또는 구리계 기재가 니켈계 금속을 함유하는 경우에는, Cu-Ni-Sn계 합금이 형성된다.
피복층의 두께는 특별히 한정되지 않지만, 0.1 내지 10 ㎛, 또는 0.5 내지 5 ㎛, 특히는 0.5 내지 3 ㎛인 것이 바람직하다. 피복층이 지나치게 두꺼운 경우에는 내열성이 저하되고, 또한 경제적으로 불리해지는 경향이 있고, 또한 삽입 발출식 단자에 이용하는 경우에는, 수형 단자와 암형 단자의 삽입 발출력이 지나치게 높아지는 경향이 있다. 한편, 지나치게 얇은 경우에는, 산화 억제 효과 등이 불충분해지는 경향이 있다.
상기 피복층 표면에 피착되는 실리콘 산화물 박막은, Si-0 결합으로 이루어지는 실리콘 산화물 박막 중에 실리콘계 알콕시드의 플라즈마 분해물 또는 실리콘계 알콕시드와 산소 함유 분자의 플라즈마 분해물에 유래하는 탄화수소기 및/또는 수산기를 함유한다. 이러한 실리콘 산화물 박막은, 예를 들어 실리콘계 알콕시드를 함유하는 원료 가스를 이용하여 플라즈마 CVD법에 의해 형성될 수 있다. 이러한, 탄화수소기 및/또는 수산기는, 수지 성분과 구리계 복합 기재의 밀착성을 향상시킨다.
상기 탄화수소기의 구체예로서는, 예를 들어 테트라메톡시실란, 헥사메틸디실록산, 또는 헥사메틸디실라잔 등의 플라즈마 분해물에 유래하는 메틸기(-CH3)나, 테트라에톡시실란 등의 에틸기(-C2H5)를 갖는 실리콘계 알콕시드의 플라즈마 분해물에 유래하는 탄화수소기를 들 수 있다. 또한, 상기 수산기의 구체예로서는, 예를 들어 상기 실리콘계 알콕시드의 플라즈마 분해물과 산소 원자 함유 분자의 플라즈마 분해물이 재결합함으로써 형성되는 수산기 등을 들 수 있다. 또한, γ-글리시독시프로필트리메톡시실란, γ-글리시독시프로필트리에톡시실란, β-(3,4에폭시시클로헥실)에틸트리메톡시실란이나, γ-아미노프로필트리에톡시실란 등의 반응성 관능기를 갖는 실리콘계 알콕시드의 플라즈마 분해물에 유래하는 탄화수소기나 수산기도 들 수 있다. 이것들은 1종만이라도 좋고, 2종 이상의 조합이라도 좋다.
상기 탄화수소기 및/또는 수산기의 함유량으로서는, 특별히 한정되지 않지만, 이하와 같은 FT-IR 피크를 나타내는 함유량인 것이 바람직하다.
즉, 구리계 복합 기재 상에 실리콘 산화물 박막을 형성하는 조건과 동일한 조건으로 실리콘 기판 상에 실리콘 산화물 박막을 형성하고, 상기 박막의 흡수 스펙트럼을 FT-IR에 의해 측정하여 얻어지는 흡광도 표시에 있어서, Si-O의 피크 강도(1070 내지 1080 ㎝-1)에 대한 Si-OH의 피크 강도(3000 내지 3400 ㎝-1)의 강도비, 또는 Si-O의 피크 강도에 대한 Si-CH3, Si-C2H5 및 Si-C3H8의 피크 강도(2800 내지 2900 ㎝-1)의 강도비가, 0.01 내지 0.5, 또는 0.05 내지 0.2인 것이 바람직하다. 상기 피크 강도비가 지나치게 작은 경우에는, 수지 성분과의 밀착성 개량 효과가 낮은 경향이 있고, 지나치게 큰 경우에는, 막 강도가 낮아 내구성이 작아지는 경향이 있다.
또한, 구리계 기재 상에 성막된 박막을 직접 측정하지 않고, 실리콘 기판 상에 성막된 박막을 측정한 것은 이하의 이유에 따른다.
일반적인 투과형 FT-IR법에 있어서는, 불투명한 구리계 기재 상에 형성된 실리콘 산화물 박막의 피크 강도를 직접 측정할 수 없다. 한편, 실리콘 기판은 적외선 영역에서 투명하고, 또한 표면이 비교적 평탄하기 때문에, 투과형 FT-IR법에 의해 정확한 측정을 할 수 있다. 따라서, 구리계 기재 상에 실리콘 산화물 박막을 형성하는 것과 동일한 성막 조건으로, 구리계 기재 상의 실리콘 산화물 박막과 동일한 실리콘 산화물 박막을 실리콘 기판 상에 형성함으로써, 보다 정확한 피크 강도의 측정을 할 수 있기 때문이다.
실리콘 산화물 박막의 두께는 특별히 한정되지 않지만, 1 내지 1000 ㎚, 또는 5 내지 100 ㎚인 것이 바람직하다. 상기 막 두께가 지나치게 두꺼운 경우에는, 성막에 시간이 걸리기 때문에 비용 상승의 요인이 되고, 또한 구리계 복합 기재에 대한 밀착성, 특히 고온 다습 환경하에 있어서의 밀착성이 저하된다. 또한, 상기 막 두께가 지나치게 얇은 경우에는, 밀착성 개량 효과가 충분히 얻어지지 않을 우려가 있다.
또한, 반도체 장치에 상기 전자 부품용 구리계 복합 기재를 이용하는 경우에는, 실리콘 산화물 박막의 막 두께가 지나치게 두꺼우면, 리플로우 땜납 공정에 있어서의 실장시의 열 이력 등에 의해 상기 박막이 흡습하여, 구리계 복합 기재와 박막의 밀착 강도가 저하되는 경우가 있으므로, 100 ㎚ 이하의 막 두께인 것이 특히 바람직하다.
또한, 실리콘 산화물 박막은 반드시 연속막으로서 형성되어 있을 필요는 없고, 예를 들어 불연속으로 줄무늬 형상으로 형성되어 있어도 좋다. 이 경우에는, 수지 성분과의 밀착 강도를 앵커 효과에 의해 향상시키는 점에서 더욱 바람직하다.
이상 설명한 본 발명의 전자 부품용 구리계 복합 기재는, 수지 성분과의 높은 밀착성을 갖는다. 따라서, 예를 들어 상기 전자 부품용 구리계 복합 기재와 수지 성분을 접착한 후, 수지 성분을 박리하는 경우에 높은 다이 전단 강도치가 얻어진다. 그리고, 그 수지 파괴 모드는 응집 파괴로 박리하는 경향이 있다. 또한, 종래의 구리계 기재와 수지 성분을 접착한 후에 수지 성분을 박리하는 경우에는, 계면 파괴로 박리하는 경향이 있다.
상기 전자 부품용 구리계 복합 기재는, 반도체 장치 등의 각종 전자 부품에 이용되는, 기판, 리드 프레임, 전극 및 단자 등이며, 수지로 밀봉이나 접착되는 금속 부분에 바람직하게 이용된다.
특히, 자동차의 엔진룸과 같은 고온 고습에 노출되는 환경에서 사용되고, 또한 고전압이 이용되는 엔진 컨트롤 유닛이나 전동(電動) 파워 스티어링 등의 전장 부품에 이용되는 금속 부분에 바람직하게 이용된다. 상기 전장 부품은, 정션 블록(JB)을 경유하여, 일렉트릭 컨트롤 유닛(ECU)으로 제어되어 있다. 최근, 이들 전장 부품의 집약화나 일체화가 진행되고 있고, 수 종류의 전장품을 일체화한 파워 디스트리뷰터(PD)가 개발되어 있어, 그로 인해 ECU가 엔진룸에 탑재되는 경우도 있다. 이와 같이 고온 고습에 노출되는 환경에 있어서 이용되는 전장 부품에 이용되는 전자 부품에 바람직하게 사용된다.
다음에, 본 발명의 일 실시 형태에 관한 전자 부품용 구리계 복합 기재의 제조 방법을 구체적으로 설명한다.
본 발명의 일 실시 형태에 관한 전자 부품용 구리계 복합 기재의 제조 방법은, 방전에 의해 플라즈마를 발생시키기 위해 구비된 적어도 한 쌍의 전극쌍 사이에 실리콘 함유 반응 가스를 도입하고, 상기 전극쌍 사이에 플라즈마를 발생시킴으로써 상기 실리콘 함유 반응 가스를 분해하고, 구리 기재 또는 구리 합금 기재의 표면에 주석 또는 주석계 합금으로 이루어지는 피복층이 형성되어 이루어지는 구리계 복합 기재를 상기 실리콘 함유 반응 가스의 분해물에 접촉시켜, 상기 피복층 표면에 실리콘 산화물 박막을 형성시키는 것을 특징으로 한다.
구체적인 일예로서는, 서로 대향하는 전극쌍을 구비하고, 상기 전극쌍의 한쪽 전극 상에 구리계 복합 기재를 적재하여, 상기 전극 사이에 실리콘 함유 반응 가스를 도입하고, 이것을 플라즈마화하여 구리계 복합 기재의 피복층 표면에 박막을 형성시키는 방법 등이 이용된다.
더욱 구체적으로는, 예를 들어 10 내지 1000 ㎩ 정도의 감압 조건하에서 글로 방전함으로써 플라즈마를 발생시켜, 기재 상에 박막을 형성시키는 감압 플라즈마 CVD법(감압 플라즈마 기상 증착법)이나, 대기압 부근의 압력하에서 글로 방전함으로써 플라즈마를 발생시켜 기재 상에 박막을 형성시키는 일본 특허 출원 공개 평6-2149호 공보 등에서 제안되어 있는 방법, 대향하는 전극의 적어도 한쪽에 유전체를 형성하고, DC 펄스 등에 의해 대기압에서 플라즈마를 발생시키는 동시에, 가스의 압력으로 기재에 원료 가스를 뿜어내는 일본 특허 출원 공개 제2002-237480호 공보에 기재된 방법, 또는 예를 들어 일본 특허 출원 공개 평9-104985호 공보에 개시되어 있는 회전 전극을 이용하여 성막하는 방법 등이 이용된다.
상기 각종 방법 중에서도, 전계의 집중이 없기 때문에 아크 방전이 일어나기 어렵고, 회전하는 전극을 따라 가스 흐름이 폭 방향에서 균일해지는 것 등에 의해 연속적으로 생산성 좋게 박막을 형성할 수 있는 점에서 회전 전극을 이용한 플라즈마 CVD법에 의해 성막하는 방법이 바람직하다.
이하에, 도1 내지 도4에 도시하는 바와 같은, 챔버 내에 회전 전극을 구비한 플라즈마 CVD 성막 장치에 의해 상기 전자 부품용 구리계 복합 기재를 제조하는 방법을 상세하게 설명한다. 또한, 본 발명의 실시는 이하의 방법 이외에도, 예를 들어 챔버를 구비하지 않는 회전 전극을 이용한 플라즈마 CVD 성막 장치를 이용한 성막 방법 등에 의해서도 실시할 수 있다.
회전 전극을 이용한 플라즈마 CVD법에 의해 구리계 복합 기재 상에 실리콘 산화물 박막을 성막하는 방법을 설명한다.
챔버와, 그 챔버 내부에 대향하는 전극쌍을 구비한 플라즈마 CVD 성막 장치에 있어서, 대향하는 전극쌍의 방전 전극측을 회전 전극으로 하고, 그 대향 전극측을 평면 전극으로 한다. 처음에, 평면 전극 상에 구리계 복합 기재를 적재한다. 그리고, 챔버 내부에 실리콘 함유 반응 가스를 도입한다. 다음에, 회전 전극과 구리계 복합 기재 사이(이하,「협(狹)간극」이라 함)에 대기압 부근의 압력하에서 글로 방전함으로써 플라즈마를 발생시킨다. 상기 플라즈마는 협간극에 있어서는, 라인 형상의 플라즈마로 된다. 그리고, 라인 형상의 플라즈마 공간을 가로지르도록 구리계 복합 기재를 스캔함으로써, 구리계 복합 기재 상에 실리콘 산화물 박막이 형성된다. 상기 방법에 따르면, 장치의 대형화를 도모하는 일 없이 대면적의 구리 계 복합 기재의 피복층 표면에 실리콘 산화물 박막을 용이하게 형성할 수 있다.
회전 전극으로서는, 도1에 도시하는 CVD 성막 장치의 구성예에 도시되어 있는 원통 형상 회전 전극이나, 도2에 도시되어 있는 무단형 벨트 전극 등이 이용된다.
회전 전극의 표면은, 평활한 표면이라도 좋고, 표면에 요철 형상이 형성되어 있는 표면이라도 좋다. 요철 형상은 구리계 복합 기재의 특정한 위치와 회전 전극의 거리를 조정하는 것에 이용된다. 예를 들어, 회전 방향을 따라 볼록부를 형성한 경우에는, 구리계 복합 기재와 회전 전극의 볼록부의 거리만이 작아져, 볼록부가 형성된 부분에 우선적으로 플라즈마를 발생시킬 수 있다. 그 결과, 구리계 복합 기재의 표면의 볼록부에 대향하는 위치에만 우선적으로 실리콘 산화물 박막을 형성시킬 수 있다. 따라서, 형성되는 실리콘 산화물 박막의 표면은 요철 형상으로 형성된다. 또한, 회전 전극 상에 요철 형상을 형성한 경우에는, 대기압 근방에서 층류(점성류)인 실리콘 함유 반응 가스를 확산시키는 효과도 있다.
구리계 복합 기재의 형상은, 구체적인 용도에 따른 원하는 형상이 선택된다.
또한, 구리계 복합 기재에 대한 실리콘 산화물 박막의 밀착성을 향상시키기 위해서는, 평면 전극 상에 적재되는 구리계 복합 기재를 가열하는 것이 바람직하다. 상기 가열 온도로서는 주석 또는 주석계 합금이 용융하지 않고, 후술하는 실리콘 함유 반응 가스가 결로되지 않는 70 ℃ 이상이고, 232 ℃ 이하가 바람직하고, 또한 주석 또는 주석계 합금의 산화가 진행되기 어려운 200 ℃ 이하, 또는 150 ℃ 이하인 것이 바람직하다.
회전 전극과 평면 전극에 적재된 구리계 복합 기재와의 간격(상기 협간극의 간격)은, 회전 전극에 인가하는 고주파 전력이나, 이용되는 실리콘 함유 반응 가스의 종류, 조성비 등에 따라 적절하게 조정되지만, 0.5 내지 5 ㎜, 또는 1 내지 3 ㎜인 것이 바람직하다. 상기 간격이 지나치게 좁은 경우에는, 실리콘 함유 반응 가스가 그 협간극에 안정적으로 공급되지 않으므로, 회전 전극의 폭 방향에 있어서의 협간극의 변동이 생겨 막 두께가 불균일해진다. 또한, 상기 간격이 지나치게 좁은 경우에는, 안정된 플라즈마를 생성하기 위해 전자나 이온의 플라즈마 하전 입자를 포착할 필요가 있다. 이 경우에는 100 ㎒ 이상의 고주파 전력이 필요하게 되어 비용적으로도 불리해진다.
한편, 상기 간격이 지나치게 넓은 경우에는, 전계의 감소 및 플라즈마 밀도의 감소에 의해 성막 속도가 저하된다. 또한, 회전 전극이 회전함으로써 발생하는 층류에 의해 성막의 전구체가 구리계 복합 기재 상으로부터 배출되므로, 성막 속도가 저하되거나, 챔버 내부가 오염되는 등의 문제가 발생하는 경우가 있다.
상기 회전 전극의 주속도(周速度)로서는 3000 ㎝/분 이상, 바람직하게는 10000 ㎝/분 이상인 것이 바람직하다. 상기 주속도가 3000 ㎝/분 미만인 경우에는, 성막 속도가 느려지는 경향이 있다. 또한, 수율의 향상이라고 하는 점에서, 100000 ㎝/분 이하인 것이 바람직하다.
다음에, 챔버로의 실리콘 함유 반응 가스의 도입에 대해 설명한다.
챔버에는 실리콘 함유 반응 가스가 도입된다. 챔버 내의 압력은 대기압 근방으로 조정되어 있는 것이 바람직하다. 상기 대기압 근방의 압력이라 함은, 0.01 내지 0.1 ㎫ 정도의 압력을 의미한다. 또한, 압력 조정이 용이하고 장치 구성을 간편하게 할 수 있다고 하는 점에서는, 특히 0.08 내지 0.1 ㎫ 정도인 것이 바람직하다.
상기 실리콘 함유 반응 가스는 실리콘계 알콕시드 외에, 바람직하게는 불활성 가스 및 산소 등이 함유되는 원료 가스이다.
상기 실리콘계 알콕시드로서는, 예를 들어, 테트라에톡시실란, 테트라메톡시실란, 메틸트리에톡시실란, 헥사메틸디실록산, 헥사메틸디실라잔, γ-글리시독시프로필트리메톡시실란, γ-글리시독시프로필트리에톡시실란, β-(3,4에폭시시클로헥실)에틸트리메톡시실란 및 γ-아미노프로필트리에톡시실란 등을 들 수 있다. 이것들은 단독으로 또는 2종 이상을 조합하여 이용할 수 있다. 이것들 중에서는 테트라에톡시실란이 공업적으로 입수하는 것이 용이한 점에서 바람직하다.
또한, 실리콘계 알콕시드는, 대기압 근방의 압력하에서의 플라즈마 CVD를 적용할 때에, 플라즈마 오프(OFF)시에 있어서 고압하에 있어서도 O2와의 반응성이 낮다고 하는 이유에서 안전한 물질이다.
상기 불활성 가스는 반응성 래디컬을 발생시키지 않는 분위기에서 안정적으로 글로 방전을 발생시키기 위해 이용되는 성분이다. 그 구체예로서는, 헬륨(He), 아르곤(Ar), 크세논(Xe), 크립톤(Kr) 등의 희가스나, N2 가스 등을 들 수 있다. 이것들은 1종만이라도 좋고 2종 이상을 조합하여 이용해도 좋다. 이것들 중에서는, 준안정 여기 상태의 수명이 긴 헬륨을 이용하는 것이 바람직하다.
상기 실리콘 함유 반응 가스 중에는, 또한, 그 밖의 성분, 구체적으로는 실리콘계 알콕시드 이외의 실리콘 화합물이나 산소(O2), 산화질소(N2O) 등의 질소 산화물 및 물 등이 함유되어도 좋다.
특히 실리콘 함유 반응 가스가 산소를 함유시킴으로써, 실리콘계 알콕시드의 산화 및 가교 반응을 촉진한다. 또한, 비교적 높은 비율로 산소를 함유하는 경우에는, 실리콘 산화물 미립자를 생성하여 파티클과 같은 실리콘 산화물 박막을 형성할 수 있다. 상기 파티클과 같은 실리콘 산화물 박막은 요철 형상을 갖는다.
상기 산소의 함유 비율로서는, 실리콘계 알콕시드와의 체적비(산소/실리콘계 알콕시드)로 0.1 내지 2 정도인 것이 바람직하다. 이 비가 0.1 미만인 경우에는 산화 및 가교 반응을 촉진하는 효과가 적고, 또한 실리콘 산화물 미립자가 충분히 성장하지 않는다. 또한, 2를 초과하는 경우에는 파티클로 되어 퇴적하는 경향이 있다.
상기 실리콘 함유 반응 가스 중의 각 성분 비율은, 실리콘계 알콕시드가 1 기압 중에 0.1 내지 5 체적 ％, 또는 1 내지 5 체적 ％이고, 산소가 0 내지 10 체적 ％ 함유되는 것이 바람직하다.
그리고, 방전 전극에 고주파 전력을 인가하여, 대기압 근방의 압력에서 글로 방전함으로써 플라즈마를 발생시켜, 실리콘 함유 반응 가스를 플라즈마화한다. 이 경우, 플라즈마화된 실리콘 함유 반응 가스의 분자의 전리(電離) 후의 재결합까지의 수명은 짧고, 또한 전자의 평균 자유 공정도 짧다. 그로 인해, 대향하는 협간 극 전극 사이에 글로 방전을 안정적으로 발생시키기 위해서는, 협간극에서 전자 및 이온의 하전 입자를 포착할 필요가 있다. 따라서, 회전 전극에 고주파 전력을 인가할 때에는, 100 ㎑ 이상의 주파수, 특히 10 ㎒ 이상의 주파수의 고주파 전력을 인가하는 것이 바람직하다. 10 ㎒ 이상의 고주파 전력, 예를 들어 가장 입수가 용이한 상용 주파수인 13.56 ㎒나 전원으로서 입수 가능한 70 ㎒나 100 ㎒, 150 ㎒의 고주파 전력을 이용함으로써 플라즈마 밀도가 향상되어, 안정된 플라즈마를 발생시킬 수 있다.
도1은 상기 전자 부품용 구리계 복합 기재의 제조에 적절하게 이용되는, 실리콘 산화물 박막을 형성하기 위한 CVD 성막 장치의 구성예를 도시하는 개략 설명도이다. 도1 중, 부호 1은 성막 챔버, 2a는 기재 도입용 로드 로크실, 2b는 기재 반출용 로드 로크실, 3a 내지 3d는 게이트 밸브, 4a 내지 4d는 가스 도입구, 5a, 5b는 리크구, 5c는 배기구, 6은 기재 홀더, 7은 구리계 복합 기재로 이루어지는 기재, 8은 베어링, 9는 회전 전극, 10은 가대, 11a 내지 11c는 회전 전극 지지용 절연체, 12는 합성 석영 유리, 13은 근적외선 램프, 14는 투시창, 15는 방사 온도계, 16, 19는 고주파 전원, 17, 20은 정합기, 18은 기재 홀더에 내장된 히터, 21은 글로 방전 영역(플라즈마 발생 영역)을 각각 나타낸다.
도1에 도시한 장치 구성에 있어서, 성막 챔버(1)에는 기재 도입용 로드 로크실(2a) 및 기재 반출용 로드 로크실(2b)이, 각각 게이트 밸브(3b, 3c)를 통해 접속되어 있다. 그리고, 로드 로크실(2a, 2b)에는 각각 가스 도입구(4a, 4b)로부터 헬륨 등의 불활성 가스가 항상 도입되고 있고(V1, V2는 유량 조정 밸브), 로드 로크 실(2a, 2b)의 각각에 마련된 리크구(5a, 5b)에 의해 압력 조정이 되어(V3, V4는 유량 조정 밸브), 로드 로크실(2a, 2b)은 상압(0.1 ㎫ 정도)으로 유지되어 있다.
상기 성막 챔버(1) 내에는, 가스 도입구(4c)로부터 He 등의 불활성 가스와 필요에 따라서 산소(02)의 혼합 가스가 매스 플로우(도시하지 않음)를 통해 유량 조정되면서 도입되고 있다. 또한, 가스 도입구(4d)로부터는, 매스 플로우(도시하지 않음)를 통해 유량 조정된 헬륨 등의 불활성 가스에 의한 배플링에 의해 희석된 실리콘계 알콕시드 등이 도입된다. 또한, 챔버(1) 내의 압력 조정은, 배기구(5c)로부터의 유량을 조정함으로써 행해진다.
기재 홀더(6) 상에는 구리계 복합 기재인 기재(7)가 적재되어 있고, 이 기재 홀더(6)는 우선, 게이트 밸브(3a)를 개방 상태로 하여 로드 로크실(2a)로 이송 및 수납된다. 그 후, 게이트 밸브(3a)를 폐쇄 상태로 하는 동시에, 게이트 밸브(3b)를 개방 상태로 하여, 기재 홀더(7)는 화살표 A의 방향으로 스캔 이동되어, 챔버(1) 내에 수납되고, 그 후 게이트 밸브(3b)는 폐쇄 상태로 된다.
기재 홀더(6)가 챔버(1) 내에 수납된 상태에서, 기재 홀더(6) 상에 적재된 기재(7)의 표면에 실리콘 산화물 박막이 형성된다. 기재(7)의 표면에 실리콘 산화물 박막이 형성된 후에는, 게이트 밸브(3c)가 개방 상태로 되어, 기재 홀더(6)는 로드 로크실(2b)에 수납된다. 계속해서, 게이트 밸브(3c)를 폐쇄 상태로 하는 동시에, 게이트 밸브(3d)를 개방 상태로 하여, 기재 홀더(6) 및 그 위에 적재되어 있는 기재(7)는, 로드 로크실(2b) 밖으로 반출된다. 이들 일련의 동작은 연속적으로 행해지고, 기재 홀더(6)의 정지 및 진행을 자유롭게 제어할 수 있다.
상온에서는 액체 원료인 실리콘계 알콕시드의 성막 챔버(1) 내벽 등에서의 액체 흡수를 방지하기 위해, 성막 챔버(1), 로드 로크실(2a, 2b) 등의 외벽에는 히터(도시하지 않음)를 장착하여, 각 벽면 온도가 100 ℃ 정도의 고온으로 되도록 하는 것이 바람직하다. 또한, 이것과 동일한 이유로, 성막 챔버(1) 내의 회전 전극(9)을 지지하는 가대(10) 및 절연체(11a 내지 11c) 등은 내장 히터에 의해 100 ℃ 정도로 온도 조정되는 것이 바람직하다. 또한, 회전 전극(9)은, 합성 석영 유리(12)를 통해 근적외선 램프(13)로부터 방사되는 적외선에 의해 가열되어, 150 ℃ 정도로 승온되는 것이 바람직하다. 또한, 회전 전극(9)의 온도는, 예를 들어 BaF2로 이루어지는 투시창(14)을 통해 방사 온도계(15)에 의해 모니터된다.
상기 CVD 성막 장치는, 회전 전극(9)과 기재(7) 사이의 협간극에 글로 방전(21)에 의한 플라즈마를 형성함으로써, 기재(7) 상에 실리콘 산화물 박막을 형성하는 것이다. 이 성막의 원리에 대해 이하에 설명한다.
회전 전극(9)은, 예를 들어 알루미늄제이며, 폭 : 120 ㎜, 직경 : 100 ㎜ 정도인 원통 형상이고, 그 에지부는 전계 집중을 방지하기 위해, R5(㎜)인 곡률 반경으로 둥글게 형성되어 있다. 또한, 회전 전극(9)의 표면은 아킹을 방지하기 위해, 유전체 코팅되어 있다. 이때의 유전체 코팅은, 예를 들어 화이트 알루미나를 용사 코트(두께 : 150 ㎛ 정도)함으로써 형성된다.
기재(7)와의 협간극을 형성하는 회전 전극(9)의 표면은 연마 사양으로 되어 있고, 필요에 따라서 요철 형상이 형성되어 있다. 또한, 회전 전극(9)은 베어링(8)과 가대(10)에 의해 지지되어 있다. 회전 전극(9)의 한쪽의 축 단부는 마그넷 커플링으로 되어 있고, 성막 챔버(1)의 외측에 배치되어 있는 모터단의 마그넷(도시하지 않음)과 커플링되어, 회전 전극(9)을 0 내지 3000 rpm의 범위에서 회전시킬 수 있다.
가대(10)는, 예를 들어 스테인리스 강제이다. 그리고, 고주파 전원(16)으로부터의 고주파 전력이 정합기(17)를 통해, 가대(10)에 인가될 수 있도록 되어 있다. 기재 홀더(6)의 스캔 선단부가 회전 전극(9)의 바로 아래에 도착하였을 때에, 상기 고주파 전력이 인가된다. 그리고, 회전 전극(9)과 기재 홀더(6)[즉, 기재 홀더(6)는 대향 전극에 상당함]의 협간극에서 글로 방전이 개시된다. 이어서, 기재 홀더(6)가 순차 도면 중 A 방향으로 이동된다. 기재 홀더(6) 상에 적재된 기재(7)가 회전 전극(9)의 바로 아래에 도착한 후에, 회전 전극(9)과 기재(7) 사이가 협간극으로 된다.
기재 홀더(6)의 내부에는 히터(18)가 매설되어 있다. 기재 홀더(6)는 이 히터(18)에 의해 실온으로부터 300 ℃ 정도의 온도까지 가열된다. 또한, 기재 홀더(6)의 표면에는 화이트 알루미나가 두께 100 ㎛ 정도로 용사 코팅되어 있다. 기재 홀더(6)는 기본적으로는 전기적으로 어스(접지)된 상태라도 좋지만, 도1에 도시하는 바와 같이 정합기(20)를 통해 고주파 전원(19)으로부터의 고주파 전력을 인가하도록 구성되어 있어도 좋다. 이와 같이 기재 홀더(6)에도 고주파 전력을 인가함으로써 플라즈마 밀도를 증가시키고, 또한 플라즈마를 가둘 수 있다. 고주파 전 원(19)으로부터 기재 홀더(6)로의 고주파 전력의 인가는, 고주파 전원(16)으로부터 회전 전극(9)으로 전력을 인가한 후, 바로 인가하면 좋다.
또한, 정합기(17)는, 고주파 전원(16)측과 정합기(17)를 포함한 부하측을 매칭시키기 위해 주파수의 동조와 임피던스의 조정을 행하는 것, 정합기(17)를 포함한 부하 회로 전체에서의 소비 전력을 최대로 하는 것, 및 고주파 전원(16)이나 고주파 발진 회로를 보호하는 것 등의 역할을 담당하는 것이다[정합기(20)와 고주파 전원(19)의 관계에 대해서도 동일함].
도2는 회전 전극을 이용한 CVD 성막 장치의 다른 예를 도시하는 개략 설명도로, 그 기본적인 구성은 상기 도1에 도시한 장치 구성과 유사하고, 대응하는 부분에는 동일한 참조 부호를 붙임으로써 중복 설명을 회피한다. 또한 도2에서는, 설명의 편의상 도면으로는 도시하지 않았지만, 이 장치에 있어서도 상기 도1에 도시한 장치와 마찬가지로, 기재 도입용 로드 로크실(2a), 기재 반출용 로드 로크실(2b) 및 그것에 부수되는 부재가 배치되는 것이다.
그리고, 도2에 도시한 장치 구성에 있어서는, 상기 원통 형상 회전 전극(9) 대신에 무단형 벨트 전극(22)이 설치되어 있고, 이 무단형 벨트 전극(22)은, 예를 들어 얇은 강제의 도전성 부재로 이루어지고, 2개의 롤러(23, 24)에 걸쳐져 감겨 주행하도록 구성되어 있다.
롤러(23, 24)는 원통 형상 외주면을 갖고 있고, 이것들은 플라즈마 발생 영역 P에 있어서 무단형 벨트 전극(22) 표면과 수평으로 연장되는 기재(7) 표면이 평행을 이루어, 양자의 협간극 거리가 일정해지도록 배치되어 있다. 무단형 벨트 전 극(22)은, 그 회전 방향이 플라즈마 발생 영역 P에 있어서 기재(7)의 이동 방향과 동일한 방향으로 주행하도록 되어 있다.
상기 2개의 롤러(23, 24) 중, 도2에 있어서의 우측에 위치하는 것이 금속성인 구동 겸 급전용 롤러(24)이다. 이 롤러(24)를 벨트 구동용 모터(도시하지 않음)에 의해 회전시킴으로써, 롤러(24)가 회전하도록 구성되어 있다. 또한, 성막 챔버(1) 내에 있어서, 기재 홀더(6) 상에 적재된 기재(7)는 기재 반송 기구(25)에 의해 수평 방향(화살표 B 방향)으로 이동되도록 이루어져 있다.
도2에 도시한 플라즈마 CVD 성막 장치에서는, 가스 도입구(4e)로부터 성막 챔버(1) 내로 실리콘 함유 반응 가스를 도입하는 동시에, 배기용 덕트(5e)를 통해 배기하여, 성막 챔버(1) 내를 소정의 분위기 압력으로 유지한다. 그리고, 롤러(23, 24)에 의해 무단형 벨트 전극(22)을 주행시켜, 상기 벨트 전극(22)과 기재(7)의 협간극에 글로 방전에 의해 비교적 넓은 라인 형상의 플라즈마를 발생시켜, 기재(7)를 이동시키면서 가스의 화학 반응에 의해 기재(7) 상에 실리콘 산화물 박막을 형성하는 것이다.
도3은 회전 전극을 이용한 CVD 성막 장치의 다른 예를 도시하는 개략 설명도이다. 이 예는 가스의 배기 및 치환 공정을 생략함으로써 생산성을 높이는 동시에, 고가의 진공 용기의 사용을 피하기 위해 대기로부터의 직접적인 기판의 삽입과 반출이 가능하게 되어 있다. 또한, 기본적인 회전 전극 부분의 구성은 도1과 동일하며, 동일한 부분에 대해서는 설명을 생략한다.
이 장치에서는, 기재(7)는 벨트 컨베이어(26)에 의해 일방향으로 반송된다. 기재(7)는 기판 핸들링 로봇(도시하지 않음)에 의해, 일정한 간격으로 벨트 컨베이어의 한쪽 단부에 놓여진다. 그 후, 기재(7)는 벨트 컨베이어의 이동에 수반하여 반응 용기 내로 유도된다.
본 장치에서는, 입구 및 출구를 기재(7)의 반송에 필요한 최저 크기로 개구부로 제한하는 동시에, 에어 커튼(27)이 구비되어 있어, 가스 흐름을 이용하여 외기의 차단을 행하고 있다. 반응 공간은, 불활성 가스로 채워져 있고, 별도 도입되는 원료 가스를 회전 전극(9)의 흐름에 따라 플라즈마 공간으로 도입하여, 구리계 복합 기재 상에 실리콘 산화물 박막을 형성한다.
도4는 회전 전극을 이용한 CVD 성막 장치의 또 다른 예를 도시하는 개략 설명도이다.
이 장치에서는, 구리계 복합 기재로 이루어지는 기재(7)를 코일 형상으로 하여, 송출 롤(29)로부터 기재(7)를 송출하여, 권취 롤(30)로 기재(7)를 권취한다. 반응 용기와는 입구 및 출구에 설치된 가스 차단 롤(31)에 의해 외기와 분리된다. 이러한 구성으로 함으로써 기재(7)의 연속 처리가 가능해져, 생산성을 현저하게 향상시키는 것이 가능하다.
다음에, 실시예에 의해 본 발명의 작용 효과를 보다 구체적으로 나타내는데, 하기 실시예는 본 발명을 한정하는 성질의 것은 아니며, 상기 및 후기의 취지를 일탈하지 않는 범위에서 변경 실시하는 것은 모두 본 발명의 기술 범위에 포함되는 것이다.
(제1 내지 제10 실시예)
도1에 도시한 회전 전극형 CVD 성막 장치를 이용하여, 실리콘 산화물 박막의 형성을 행하였다.
도1 중, 기재 홀더(6)로서는, 폭 : 170 ㎜, 길이(스캔 방향 길이) : 170 ㎜인 것을 사용하고, 이 기재 홀더(6) 상에 구리계 복합 기재로 이루어지는 기재(7)를 적재하여 챔버(1) 내에 수납하였다.
구리계 복합 기재로 이루어지는 기재(7)로서는, 폭 : 100 ㎜, 길이(스캔 방향 길이) : 150 ㎜, 두께 : 0.4 ㎜인 Cu-0.1 질량 ％Fe-0.03 질량 ％P(C19210)로 이루어지는 구리 합금 기재에 주석의 전기 광택 도금에 의해 막 두께 0.6 내지 5.1 ㎛인 피복층이 형성된 구리계 복합 기재를 이용하였다.
그리고, 기재 홀더(6)의 선단이 회전 전극(9)의 바로 아래에 도달한 후, 회전 전극(9)에 고주파 전원(16)으로부터 고주파 전력(주파수 : 13.56 ㎒, 500 W)을 인가하였다. 또한, 기재 홀더(6)는 어스에 접속하였다. 이때 기재 홀더(6)의 설정 온도를 100 내지 250 ℃, 회전 전극(9)의 온도를 150 ℃, 성막 챔버(1) 및 그 부재는 100 ℃로 설정하였다.
또한 회전 전극(9)의 회전수는 500 내지 1500 rpm(주속도 : 15000 내지 45000 ㎝/분)으로 하고, 회전 전극(9)과 기재(7)의 협간극은 1 ㎜로 설정하였다. 이때 기재(7)의 스캔 속도는 3.3 내지 17 ㎜/초로 하였으므로, 기재(7)의 스캔 방향에 있어서의 단부간의 방전 시간은 약 8 내지 51초로 되었다.
성막 챔버(1)의 압력은, 배기구(5c)에 설치된 오토 프레셔 컨트롤(도시하지 않음)에 의해 행하고, 이 제조예에서는 전체 압력 101 ㎪(0.1 ㎫)로 조정하였다. 성막 챔버(1)에 도입한 반응 가스는, 헬륨 및 테트라에톡시실란(TEOS)의 혼합 가스로 하고, 각각 유량 조정에 의해 분압을 조정하였다.
이때, TEOS의 분압은 0.013 내지 2.66 ㎪[분압비 환산으로 0.013/101 내지 2.66/101 : 0.01 내지 2.6(％)]까지 변화시켜 실리콘 산화물 박막을 형성시켰다.
얻어진 실리콘 산화물 박막의 막 두께를 미리 구리계 복합 기재 상에 설치한 마스크 영역과의 차이로 데크타크(DEKTAK) 촉침식 단차계에 의해 측정한 결과, 표1에 나타낸 바와 같은 1 내지 1000 ㎚의 두께의 실리콘 산화물 박막이 상기 구리계 복합 기재로 이루어지는 기재 상에 형성되었다.
그리고, 상기 실리콘 산화물 박막의 형성 조건과 동일한 조건으로 Si 기판 상에 퇴적하고, 투과형 푸리에 변환 적외 분광법(Fourier Infrared ; FT-IR법)에 의해 유기 성분의 평가를 행하였다. 대표예로서, 제1 실시예에 대해 측정한 IR 차트를 도5에 나타낸다. 도5의 (a)는 800 내지 4000 ㎝-1에 있어서의 IR 차트이고, 도5의 (b)는 1500 내지 4500 ㎝-1의 부분을 확대한 IR 차트이다.
또한, 도5에 있어서, 주파수 : 3000 내지 3400 cm-1 부근의 피크 강도는 박막 중의 -OH기를, 주파수 : 2800 내지 2900 cm-1 부근의 피크 강도는 알킬기(메틸기, 에틸기)를 각각 나타낸다. 상기 측정은 투과형 푸리에 변환 적외 분광법에 의해 행하고, 흡광도 모드로 해석한 결과, 모두 OH기 및 메틸기, 에틸기의 존재가 확인되었다.
그리고, 상기한 바와 같이 하여 얻어진, 표면에 실리콘 산화물 박막이 형성된 전자 부품용 구리계 복합 기재에 대한 수지 밀착성 평가를 이하의 방법에 의해 행하였다.
(다이 전단 강도 평가)
얻어진 전자 부품용 구리계 복합 기재의 표면에 두께 1 ㎜이며 5 × 5 ㎜인 크기의 실리콘 칩(가부시끼가이샤 고오쥰도 가가꾸 겐뀨우쇼제)을 열경화성 폴리올레핀계 수지(스미또모 3M샤 가부시끼가이샤제의 품번 1592)로 접착하고, 150 ℃ × 2시간의 경화 조건으로 경화시켰다. 그리고, 전자 부품용 구리계 복합 기재의 표면에 접착된 실리콘 칩을 미국 MIL STD-883에 준거한 다이 전단 강도 평가 장치를 이용하여 다이 전단 강도를 평가하였다. 또한, 내습성을 평가하기 위해, 105 ℃, 100 ％RH의 조건으로 24시간 프레셔 쿠커 장치에 제공한 후의 다이 전단 강도도 측정하였다. 결과를 표1에 나타낸다.
Figure 112008028445667-PCT00001
(제11 내지 제20 실시예)
기재(7)로서, 폭 : 100 ㎜, 길이(스캔 방향 길이) : 150 ㎜, 두께 : 0.4 ㎜인 Cu-0.1 질량 ％Fe-0.03 질량 ％P(C19210)로 이루어지는 구리 합금 기재의 표면에 전기 광택 도금한 후, 리플로우 처리를 실시한 막 두께 0.5 내지 5 ㎛인 피복층이 형성된 구리계 복합 기재를 이용하여, 표2에 기재된 박막 형성 조건에 의해 박막을 형성한 것 이외에는 동일하게 하여 시료를 작성하고, 평가하였다. 결과를 표2에 나타낸다.
Figure 112008028445667-PCT00002
(제21 내지 제30 실시예)
박막 형성시에 산소를 도입하여, 표3에 기재된 박막 형성 조건에 의해 박막을 형성한 것 이외에는 제1 실시예와 동일하게 하여 시료를 작성하고, 평가하였다. 결과를 표3에 나타낸다.
Figure 112008028445667-PCT00003
(제1 비교예)
비교예로서, 수산기 및 알킬기를 포함하지 않는 실리콘 산화물 박막을 제1 실시예와 동일한 구리계 복합 기재 상에 성막하고, 동일한 비교를 행하였다. 성막은 마그네트론 스퍼터링법을 이용하여, RF 전력을 인가함으로써 플라즈마를 발생시키고, SiO2 타깃을 플라즈마화된 아르곤 이온으로 스퍼터링함으로써 실리콘 산화물 박막을 제작하였다. 막 두께는 미리 산출된 성막 속도를 바탕으로 스퍼터링 시간을 변경함으로써 10 내지 200 ㎚인 것을 형성하였다.
실시예와 동일한 평가를 행한 결과, 앵커 효과 때문인지, 다이 전단 강도에 약간의 증가가 보여졌다. 그러나 흡습 후, 어느 시료에도 다이 전단 강도의 대폭적인 저하가 보이는 동시에, 구리판-접착제 사이에서의 박리가 보여, 충분한 효과가 얻어지지 않았다.
본 발명에 따르면, 수지 성분과의 밀착성이 높은 전자 부품용 구리계 복합 기재, 그것을 이용한 전자 부품 및 상기 전자 부품용 구리계 복합 기재의 제조 방법을 제공할 수 있다. 이러한 전자 부품용 구리계 복합 기재는, 높은 신뢰성이 요구되는, 자동차에 탑재되는 제어 유닛 등의 반도체 장치의 구성 요소로서 바람직하게 사용된다.

Claims (7)

  1. 구리 기재(基材) 또는 구리 합금 기재의 표면에 주석 또는 주석계 합금으로 이루어지는 피복층을 갖는 구리계 복합 기재와, 상기 피복층 표면에 피착된 탄화수소기 및/또는 수산기를 함유하는 실리콘 산화물 박막을 갖는 것을 특징으로 하는 전자 부품용 구리계 복합 기재.
  2. 제1항에 있어서, 상기 탄화수소기가 메틸기 및/또는 에틸기인 전자 부품용 구리계 복합 기재.
  3. 제1항 또는 제2항에 있어서, 상기 실리콘 산화물 박막의 두께가 1 내지 1000 ㎚인 전자 부품용 구리계 복합 기재.
  4. 제1항 내지 제3항 중 어느 한 항에 기재된 전자 부품용 구리계 복합 기재를 이용하여 얻어지는 전자 부품.
  5. 방전에 의해 플라즈마를 발생시키기 위해 구비된 적어도 한 쌍의 전극쌍 사이에 실리콘 함유 반응 가스를 도입하고, 상기 전극쌍 사이에 플라즈마를 발생시킴으로써 상기 실리콘 함유 반응 가스를 분해하고, 상기 실리콘 함유 반응 가스의 분해물에, 구리 기재 또는 구리 합금 기재의 표면에 주석 또는 주석계 합금으로 이루 어지는 피복층이 형성되어 이루어지는 구리계 복합 기재를 접촉시켜, 상기 피복층 표면에 실리콘 산화물 박막을 형성시키는 것을 특징으로 하는 전자 부품용 구리계 복합 기재의 제조 방법.
  6. 제5항에 있어서, 상기 실리콘 함유 반응 가스가 실리콘계 알콕시드를 함유하는 전자 부품용 구리계 복합 기재의 제조 방법.
  7. 제5항 또는 제6항에 있어서, 상기 한 쌍의 전극쌍 사이의 압력이 대기압 근방의 압력으로 조정되어 있고, 상기 플라즈마의 발생이 실리콘 함유 반응 가스에 글로 방전함으로써 플라즈마를 발생시키는 것에 의한 것인 전자 부품용 구리계 복합 기재의 제조 방법.
KR1020087009569A 2005-12-15 2006-11-14 전자 부품용 구리계 복합 기재, 전자 부품 및 전자 부품용구리계 복합 기재의 제조 방법 KR20080050518A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00361881 2005-12-15
JP2005361881A JP3984629B2 (ja) 2005-12-15 2005-12-15 電子部品用銅系複合基材及び電子部品

Publications (1)

Publication Number Publication Date
KR20080050518A true KR20080050518A (ko) 2008-06-05

Family

ID=38162733

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087009569A KR20080050518A (ko) 2005-12-15 2006-11-14 전자 부품용 구리계 복합 기재, 전자 부품 및 전자 부품용구리계 복합 기재의 제조 방법

Country Status (5)

Country Link
JP (1) JP3984629B2 (ko)
KR (1) KR20080050518A (ko)
CN (1) CN101297066B (ko)
TW (1) TW200735304A (ko)
WO (1) WO2007069419A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5134343B2 (ja) * 2007-11-20 2013-01-30 株式会社神戸製鋼所 薄膜形成装置及び薄膜形成方法
CN102544131A (zh) * 2012-03-12 2012-07-04 谢振华 一种改进的太阳能电池板的电极结构
JP2018204054A (ja) * 2017-05-31 2018-12-27 住友金属鉱山株式会社 金属部材の製造方法、プリント基板の製造方法、金属部材及びプリント基板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63207158A (ja) * 1987-02-23 1988-08-26 Mitsubishi Electric Corp 樹脂封止型半導体装置
JP4379854B2 (ja) * 2001-10-30 2009-12-09 日鉱金属株式会社 表面処理銅箔
CN1242092C (zh) * 2001-11-19 2006-02-15 乐金电子(天津)电器有限公司 一种利用等离子体技术的金属抗腐蚀处理方法
JP4453443B2 (ja) * 2004-05-27 2010-04-21 パナソニック株式会社 錫めっき皮膜及びめっき皮膜の製造方法

Also Published As

Publication number Publication date
WO2007069419A1 (ja) 2007-06-21
TWI357641B (ko) 2012-02-01
CN101297066B (zh) 2010-06-09
TW200735304A (en) 2007-09-16
JP2007162094A (ja) 2007-06-28
JP3984629B2 (ja) 2007-10-03
CN101297066A (zh) 2008-10-29

Similar Documents

Publication Publication Date Title
EP0191855B1 (en) Barrel reactor and method for photochemical vapor deposition
JP4168676B2 (ja) 製膜方法
US4597986A (en) Method for photochemical vapor deposition
US5807615A (en) Method and device for forming an excited gaseous treatment atmosphere lacking electrically charged species used for treating metallic substrates
US5626678A (en) Non-conductive alignment member for uniform plasma processing of substrates
JP2019050196A (ja) 電子デバイスおよびその製造方法
WO2006033268A1 (ja) 透明導電膜
JP2000246830A (ja) シリカ被覆プラスティックフィルム及びその製造方法
KR20080050518A (ko) 전자 부품용 구리계 복합 기재, 전자 부품 및 전자 부품용구리계 복합 기재의 제조 방법
EP1755160A1 (en) Copper base for electronic component, electronic component, and process for producing copper base for electronic component
JP4012620B2 (ja) ガスバリア性フィルムの製造方法
JP3729566B2 (ja) 積層体
JP4133353B2 (ja) シリコン酸化薄膜またはチタン酸化薄膜の製造方法
EP0254589A2 (en) Process for preparation of semiconductor device
JPH0995784A (ja) 炭素膜の形成方法
US20040121086A1 (en) Thin film depositing method and apparatus
KR20070021053A (ko) 전자 부품용 구리계 기재, 전자 부품 및 전자 부품용구리계 기재 제조 방법
JP4806320B2 (ja) 基材の被覆方法および表面被覆基材
US20140020833A1 (en) Substrate processing apparatus
WO2015025782A1 (ja) ガスバリアーフィルムの製造装置及びガスバリアーフィルムの製造方法
JP4062940B2 (ja) 製膜方法
JPH09279350A (ja) 表面処理装置
EP2554368A1 (en) Molded article, method for producing the same, electronic device member, and electronic device
JP5226336B2 (ja) 酸化シリコン膜の製造方法
JP2002151436A (ja) 半導体素子の製造方法及びその装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application