KR20080048762A - 반도체 모듈 및 그의 제조 방법 - Google Patents

반도체 모듈 및 그의 제조 방법 Download PDF

Info

Publication number
KR20080048762A
KR20080048762A KR1020060119131A KR20060119131A KR20080048762A KR 20080048762 A KR20080048762 A KR 20080048762A KR 1020060119131 A KR1020060119131 A KR 1020060119131A KR 20060119131 A KR20060119131 A KR 20060119131A KR 20080048762 A KR20080048762 A KR 20080048762A
Authority
KR
South Korea
Prior art keywords
external connection
opening
semiconductor package
connection terminal
terminal
Prior art date
Application number
KR1020060119131A
Other languages
English (en)
Other versions
KR100840790B1 (ko
Inventor
박상욱
이승재
양승열
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060119131A priority Critical patent/KR100840790B1/ko
Priority to DE102007054866A priority patent/DE102007054866A1/de
Priority to US11/942,552 priority patent/US7834439B2/en
Priority to JP2007307874A priority patent/JP2008141200A/ja
Publication of KR20080048762A publication Critical patent/KR20080048762A/ko
Application granted granted Critical
Publication of KR100840790B1 publication Critical patent/KR100840790B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

반도체 모듈은 외부접속단자를 갖는 반도체 패키지, 및 외부접속단자와 전기적으로 연결된 터미널 랜드를 갖는 인쇄회로기판을 포함한다. 인쇄회로기판은 상기 터미널 랜드가 노출되도록 상기 외부접속단자를 수용하고 상기 반도체 패키지보다 좁은 폭을 갖는 리세스를 갖는다. 따라서, 리세스에 수용된 반도체 패키지의 가장자리가 인쇄회로기판에 맞대어지게 되므로써, 반도체 패키지의 가장자리 파손이 방지된다.

Description

반도체 모듈 및 그의 제조 방법{SEMICONDUCTOR MODULE AND METHOD OF MANUFACTURING THE SAME}
도 1은 본 발명의 제 1 실시예에 따른 반도체 모듈을 나타낸 단면도이다.
도 2는 도 1의 반도체 모듈을 나타낸 평면도이다.
도 3은 도 1의 Ⅲ 부위를 확대해서 나타낸 단면도이다.
도 4는 도 3의 외부접속단자와 다른 재질의 접합부재가 사용된 경우의 반도체 모듈을 나타낸 단면도이다.
도 5 내지 도 9는 도 1의 반도체 모듈을 제조하는 방법을 순차적으로 나타낸 단면도들이다.
도 10은 본 발명의 제 2 실시예에 따른 반도체 모듈을 나타낸 단면도이다.
도 11은 본 발명의 제 3 실시예에 따른 반도체 모듈을 나타낸 단면도이다.
도 12는 도 11의 ? 부위를 확대해서 나타낸 단면도이다.
도 13 내지 도 17은 도 11의 반도체 모듈을 제조하는 방법을 순차적으로 나타낸 단면도들이다.
도 18은 본 발명의 제 4 실시예에 따른 반도체 모듈을 나타낸 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
110 : 반도체 패키지 112 : 외부접속단자
120 : 인쇄회로기판 122 : 기판 몸체
124 : 터미널 랜드 126 : 절연막 패턴
128 : 지지부재 130 : 리세스
본 발명은 반도체 모듈 및 그의 제조 방법에 관한 것으로서, 보다 구체적으로는 반도체 패키지와 인쇄회로기판을 포함하는 반도체 모듈, 및 이러한 반도체 모듈을 제조하는 방법에 관한 것이다.
일반적으로, 반도체 기판에 여러 가지 반도체 공정들을 수행하여 복수개의 반도체 칩들을 형성한다. 그런 다음, 각 반도체 칩들을 인쇄회로기판에 실장하기 위해서, 반도체 기판에 대해서 패키징 공정을 수행하여 반도체 패키지를 형성한다. 반도체 패키지를 인쇄회로기판에 실장하여, 반도체 모듈을 형성한다.
종래의 반도체 모듈들에 대한 예들이 일본공개특허공보 제2005-197354호 및 제2005-197342호, 한국공개특허공보 제2006-26130호 등에 개시되어 있다. 상기된 종래의 반도체 모듈들에서는, 반도체 패키지의 외부접속단자인 솔더 볼이 인쇄회로기판의 표면에 실장된다.
그런데, 솔더 볼들은 주로 반도체 패키지의 중앙부에 배열되어 있다. 따라서, 솔더 볼이 배열되지 않은 반도체 패키지의 가장자리와 인쇄회로기판 사이에는 갭이 형성된다. 즉, 반도체 패키지의 가장자리는 인쇄회로기판에 의해 지지를 받지 못하고 있다. 이로 인하여, 반도체 패키지의 가장자리에 응력이 인가될 경우에, 반도체 패키지의 가장자리가 쉽게 파손되는 문제가 있었다.
본 발명은 반도체 패키지의 가장자리 파손을 방지할 수 있는 반도체 모듈을 제공한다.
또한, 본 발명은 상기된 반도체 모듈을 제조하는 방법을 제공한다.
본 발명의 일 견지에 따른 반도체 모듈은 외부접속단자를 갖는 반도체 패키지, 및 외부접속단자와 전기적으로 연결된 터미널 랜드를 갖는 인쇄회로기판을 포함한다. 인쇄회로기판은 상기 터미널 랜드가 노출되도록 상기 외부접속단자를 수용하고 상기 반도체 패키지보다 좁은 폭을 갖는 리세스를 갖는다.
본 발명의 일 실시예에 따르면, 상기 인쇄회로기판은 기판 몸체, 및 상기 기판 몸체 상에 형성되고 상기 리세스를 갖는 절연막 패턴을 포함할 수 있다. 또한, 상기 리세스는 상기 터미널 랜드를 노출시키는 제 1 개구부, 및 상기 제 1 개구부와 연통되고 상기 제 1 개구부보다 넓은 폭을 갖는 제 2 개구부를 포함할 수 있다. 아울러, 상기 제 1 개구부는 상기 외부접속단자와 밀착되는 내측면을 가질 수 있다. 또한, 상기 절연막 패턴은 상기 반도체 패키지에 맞대어질 수 있다.
본 발명의 다른 실시예에 따르면, 상기 인쇄회로기판은 기판 몸체, 상기 기판 몸체 상에 형성되고 상기 터미널 랜드를 노출시키는 제 1 개구부를 갖는 절연막 패턴, 및 상기 절연막 패턴 상에 형성되고 상기 제 1 개구부보다 넓은 폭을 갖고 상기 제 1 개구부와 함께 상기 리세스를 형성하는 제 2 개구부를 갖는 스페이서를 포함할 수 있다. 상기 스페이서는 상기 반도체 패키지에 맞대어질 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 인쇄회로기판 상에 형성된 지지부재가 상기 반도체 패키지의 측면을 둘러쌀 수도 있다. 상기 지지부재는 상기 반도체 패키지의 측면에 맞대어질 수 있다.
본 발명의 또 다른 실시예에 따르면, 접합부재가 상기 외부접속단자와 상기 터미널 랜드 사이에 개재될 수 있다.
본 발명의 다른 견지에 따른 반도체 모듈은 제 1 터미널 랜드가 형성된 제 1 면, 및 상기 제 1 면과 반대되고 제 2 터미널 랜드가 형성된 제 2 면을 갖는 인쇄회로기판, 상기 제 1 터미널 랜드와 전기적으로 연결되는 제 1 외부접속단자를 갖는 제 1 반도체 패키지, 및 상기 제 2 터미널 랜드와 전기적으로 연결되는 제 2 외부접속단자를 갖는 제 2 반도체 패키지를 포함한다. 상기 인쇄회로기판은 상기 제 1 터미널 랜드가 노출되도록 상기 제 1 면에 형성되어 상기 제 1 외부접속단자를 수용하고 상기 제 1 반도체 패키지보다 좁은 폭을 갖는 제 1 리세스, 및 상기 제 2 터미널 랜드가 노출되도록 상기 제 2 면에 형성되어 상기 제 2 외부접속단자를 수용하고 상기 제 2 반도체 패키지보다 좁은 폭을 갖는 제 2 리세스를 갖는다.
본 발명의 또 다른 견지에 따른 반도체 모듈의 제조 방법에 따르면, 외부접속단자를 갖는 반도체 패키지를 준비한다. 터미널 랜드를 갖는 인쇄회로기판에 상기 외부접속단자를 수용하고 상기 반도체 패키지보다 좁은 폭을 갖는 리세스를 형성하여, 상기 터미널 랜드를 노출시킨다. 상기 외부접속단자를 상기 터미널 랜드에 접합한다.
본 발명의 일 실시예에 따르면, 상기 리세스를 형성하는 단계는 상기 인쇄회로기판 상에 절연막을 형성하는 단계, 및 상기 절연막을 패터닝하여 상기 리세스를 갖는 절연막 패턴을 형성하는 단계를 포함할 수 있다. 또한, 상기 절연막 패턴을 형성하는 단계는 상기 절연막에 상기 터미널 랜드를 노출시키는 제 1 개구부를 형성하는 단계, 및 상기 제 1 개구부를 갖는 상기 절연막에 상기 제 1 개구부와 연통되고 상기 제 1 개구부보다 넓은 폭을 갖는 제 2 개구부를 형성하는 단계를 포함할 수 있다.
본 발명의 다른 실시예에 따르면, 상기 리세스를 형성하는 단계는 상기 인쇄회로기판 상에 절연막을 형성하는 단계, 상기 절연막을 패터닝하여 상기 터미널 랜드를 노출시키는 갖는 제 1 개구부를 갖는 절연막 패턴을 형성하는 단계, 및 상기 절연막 패턴 상에 상기 제 1 개구부와 연통되고 상기 제 1 개구부보다 넓은 폭을 갖는 제 2 개구부를 갖는 스페이서를 형성하는 단계를 포함할 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 외부접속단자를 상기 터미널 랜드에 접합하는 단계는 상기 외부접속단자에 도전성 플럭스를 형성하는 단계, 상기 터미널 랜드 상에 솔더 페이스트를 형성하는 단계, 및 상기 도전성 플럭스와 상기 솔더 페이스트를 접합하는 단계를 포함할 수 있다.
상기된 본 발명에 따르면, 외부접속단자는 인쇄회로기판의 리세스에 수용되고, 외부접속단자가 배열되지 않은 반도체 패키지의 가장자리는 인쇄회로기판에 맞대어지게 된다. 따라서, 반도체 패키지의 가장자리가 인쇄회로기판에 의해서 견고 하게 지지되므로, 반도체 패키지의 가장자리 파손이 방지된다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특 징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
실시예 1
도 1은 본 발명의 제 1 실시예에 따른 반도체 모듈을 나타낸 단면도이고, 도 2는 도 1의 반도체 모듈을 나타낸 평면도이며, 도 3은 도 1의 Ⅲ 부위를 확대해서 나타낸 단면도이고, 도 4는 도 3의 외부접속단자와 다른 재질의 접합부재가 사용된 경우의 반도체 모듈을 나타낸 단면도이다.
도 1 내지 도 3을 참조하면, 본 실시예에 따른 반도체 모듈(100)은 반도체 패키지(110) 및 인쇄회로기판(120)을 포함한다.
반도체 패키지(110)는 외부접속단자(112)들을 갖는다. 구체적으로, 터미너 랜드(114)들이 인쇄회로기판(120)을 향하는 반도체 패키지(110)의 밑면 중앙부에 형성된다. 외부접속단자(112)들이 터미널 랜드(114)들 각각에 실장된다. 본 실시예에서, 외부접속단자(112)들은 솔더 볼을 포함한다.
인쇄회로기판(120)은 반도체 패키지(110)의 하부에 배치된다. 인쇄회로기판(120)은 기판 몸체(122), 기판 몸체(122)의 표면에 형성된 터미널 랜드(124)들, 및 기판 몸체(122) 상에 형성된 절연막 패턴(126)을 포함한다.
여기서, 기판 몸체(122)와 절연막 패턴(126)은 동일한 재질을 포함할 수 있다. 예를 들어서, 기판 몸체(122)와 절연막 패턴(126)은 감광성 수지를 포함할 수 있다. 또는, 기판 몸체(122)와 절연막 패턴(126)은 서로 다른 재질들을 포함할 수 있다. 예를 들어서, 기판 몸체(122)는 감광성 수지를 포함하고, 절연막 패턴(126)은 고무, 에폭시 계열의 수지, 폴리이미드 계열의 수지 중합체, 불소 계열의 수지 중합체 등과 같이 기판 몸체(122)보다 강한 탄성을 갖는 재질을 포함할 수 있다.
절연막 패턴(126)은 터미널 랜드(124)를 노출시키는 리세스(130)를 갖는다. 구체적으로, 리세스(130)는 터미널 랜드(124)를 노출시키는 제 1 개구부(132), 및 제 1 개구부(132)와 연통되고 제 1 개구부(132)보다 넓은 폭을 갖는 제 2 개구부(134)를 포함한다. 즉, 리세스(130)는 2단의 단차 구조를 가져서, 외부접속단자(112)들을 수용한다.
제 1 개구부(132)는 외부접속단자(112)와 밀착되는 내측면을 갖는다. 즉, 외부접속단자(112)들 중 최외곽에 배치된 외부접속단자(112)는 제 1 개구부(132)의 내측면에 밀착된다.
제 2 개구부(134)의 폭은 반도체 패키지(110)의 폭보다 좁다. 따라서, 외부접속단자(112)들이 배열되지 않은 반도체 패키지(110)의 가장자리는 제 2 개구부(134) 내로 진입하지 못하게 되므로, 반도체 패키지(110)의 가장자리는 절연막 패턴(126)의 표면에 맞대어진다. 결과적으로, 반도체 패키지(110)의 가장자리가 절연막 패턴(126)에 의해서 견고히 지지를 받게 되므로, 반도체 패키지(110)의 가장자리 파손이 방지된다.
부가적으로, 지지부재(150)가 절연막 패턴(126) 상에 형성되어, 반도체 패키지(110)의 측면을 지지한다. 본 실시예에서, 지지부재(150)는 반도체 패키지(110)의 측면에 맞대어진다. 반도체 패키지(110)의 평면 형상이 대략 직사각형이므로, 지지부재(150)는 반도체 패키지(110)의 네 면 모두에 맞대어질 수 있는 직사각틀 형상을 갖는다.
한편, 외부접속단자(112)는 리세스(130) 내로 진입하여, 인쇄회로기판(120)의 터미널 랜드(124)에 접합된다. 여기서, 외부접속단자(112)와 터미널 랜드(124)는 접합부재(미도시)를 매개로 접합된다. 접합부재가 외부접속단자(112)와 동일한 솔더를 포함할 경우, 도 3에 도시된 바와 같이, 접합부재는 별도의 층을 형성하지 않고 외부접속단자(112)와 일체화된다. 반면에, 접합부재(140)가 외부접속단자(112)의 재질과는 다른 금, 알루미늄, 구리 등을 포함할 경우, 접합부재(140)는, 도 4에 도시된 바와 같이, 외부접속단자(112)의 외면 상에 별도의 층 형태로 형성된다.
도 5 내지 도 9는 도 1에 도시된 반도체 모듈을 제조하는 방법을 순차적으로 나타낸 단면도들이다.
도 5를 참조하면, 절연막(126a)을 터미널 랜드(124)를 갖는 기판 몸체(122) 상에 형성한다. 여기서, 기판 몸체(122)와 절연막(126a)은 감광성 수지를 포함할 수 있다. 또는, 기판 몸체(122)는 감광성 수지를 포함하고, 절연막(126a)은 고무, 에폭시 계열의 수지, 폴리이미드 계열의 수지 중합체, 불소 계열의 수지 중합체 등과 같이 기판 몸체(122)보다 강한 탄성을 갖는 재질을 포함할 수 있다.
도 6을 참조하면, 절연막(126a)을 1차 식각하여, 터미널 랜드(124)를 노출시키는 제 1 개구부(132)를 절연막(126a)에 형성한다.
도 7을 참조하면, 절연막(126a)을 2차 식각하여, 제 1 개구부(132)와 연통된 제 2 개구부(134)를 형성한다. 제 1 및 제 2 개구부(132, 134)들이 합쳐져서, 단차 구조의 리세스(130)를 갖는 절연막 패턴(126)이 완성된다. 결과적으로, 기판 몸체(122)와 절연막 패턴(126)을 포함하는 인쇄회로기판(120)이 완성된다. 여기서, 제 2 개구부(134)는 제 1 개구부(132)보다 넓은 폭을 갖는다. 반면에, 제 2 개구부(134)는 반도체 패키지(110)보다 좁은 폭을 갖는다.
도 8을 참조하면, 지지부재(150)를 절연막 패턴(126) 상에 형성한다. 지지부재(150)는 절연막(미도시)을 절연막 패턴(126) 상에 형성한 후, 절연막을 패터닝하는 공정을 통해서 형성할 수 있다.
도 9를 참조하면, 외부접속단자(112)들이 실장된 반도체 패키지(110)를 인쇄회로기판(120) 상에 배치한다. 그런 다음, 솔더와 같은 솔더 페이스트(140a)를 인쇄회로기판(120)의 터미널 랜드(124) 상에 도포한다. 또한, 도전성 플럭스(116)를 외부접속단자(112)에 도포한다.
이어서, 외부접속단자(112)들을 리세스(130) 내로 진입시켜서, 솔더 페이스트(140a)와 도전성 플럭스(116)를 접촉시킨다. 그런 다음, 솔더 페이스트(140a)와 도전성 플럭스(116)에 대해서 적외선을 이용한 리플로우(reflow) 공정을 수행하여, 외부접속단자(112)를 인쇄회로기판(120)의 터미널 랜드(124)에 접합시킴으로써, 도 1에 도시된 반도체 모듈(100)이 완성된다. 이때, 반도체 패키지(110)의 밑면은 절연막 패턴(126)과 맞대어지고, 또한 반도체 패키지(110)의 측면은 지지부재(150)에 밀착된다.
여기서, 솔더 페이스트(140a)가 외부접속단자(112)와 동일한 재질, 예를 들어서, 솔더를 포함할 경우, 도 3에 도시된 바와 같이, 솔더 페이스트(140a)는 외부접속단자(112)와 일체화된다. 반면에, 솔더 페이스트(140a)가 외부접속단자(112)와 다른 재질, 예를 들어서, 금, 구리, 알루미늄 등을 포함할 경우, 도 4에 도시된 바와 같이, 별도의 접합부재(140)가 외부접속단자(112)와 터미널 랜드(124) 사이에 형성된다.
본 실시예에 따르면, 반도체 패키지의 외부접속단자는 리세스 내에 수용되고, 반도체 패키지의 가장자리는 인쇄회로기판에 맞대어진다. 따라서, 반도체 패키지의 가장자리가 인쇄회로기판에 의해서 견고히 지지되므로, 반도체 패키지의 가장자리가 파손되는 현상이 방지된다.
실시예 2
도 10은 본 발명의 제 2 실시예에 따른 반도체 모듈을 나타낸 단면도이다.
도 10을 참조하면, 본 실시예에 따른 반도체 모듈(200)은 인쇄회로기판(220), 제 1 반도체 패키지(210) 및 제 2 반도체 패키지(260)를 포함한다.
인쇄회로기판(220)은 제 1 리세스(230)가 형성된 제 1 면, 및 제 2 리세스(270)가 형성되고 제 1 면과 반대측인 제 2 면을 갖는다. 제 1 반도체 패키지(210)는 인쇄회로기판(220)의 제 1 리세스(230) 내에 수용된다. 제 2 반도체 패키지(260)는 인쇄회로기판(220)의 제 2 리세스(270) 내에 수용된다.
여기서, 제 1 및 제 2 반도체 패키지(210, 260)들은 실시예 1의 반도체 패키지(110)와 실질적으로 동일하므로, 반복 설명은 생략한다. 또한, 제 1 및 제 2 리세스(230, 270)들로 실시예 1의 리세스(130)와 실질적으로 동일하므로, 반복 설명은 생략한다.
즉, 본 실시예에 따른 반도체 모듈(200)은 하나의 인쇄회로기판(220)의 양면에 2개의 반도체 패키지(210, 260)들이 실장된 구조를 갖는다. 한편, 상기와 같은 구조를 갖는 반도체 모듈(200)을 제조하는 방법은 실시예 1에서 설명한 방법을 인쇄회로기판(220)의 양면에 대해서 적용하는 것과 실질적으로 동일하므로, 제조 방법에 대한 설명도 생략한다.
실시예 3
도 11은 본 발명의 제 3 실시예에 따른 반도체 모듈을 나타낸 단면도이고, 도 12는 도 11의 ? 부위를 확대해서 나타낸 단면도이다.
도 11 및 도 12를 참조하면, 본 실시예에 따른 반도체 모듈(300)은 반도체 패키지(310) 및 인쇄회로기판(320)을 포함한다. 여기서, 반도체 패키지(310)는 실시예 1의 반도체 모듈(110)과 실질적으로 동일한 구성요소들을 포함하므로, 반복 설명은 생략한다.
인쇄회로기판(320)은 반도체 패키지(110)의 하부에 배치된다. 인쇄회로기판(320)은 기판 몸체(322), 기판 몸체(322)의 표면에 형성된 터미널 랜드(324)들, 기판 몸체(322) 상에 형성된 절연막 패턴(326), 절연막 패턴(326) 상에 형성된 스페이서(328), 및 스페이서(328) 상에 형성된 지지부재(350)를 포함한다.
절연막 패턴(326)은 터미널 랜드(324)를 노출시키는 제 1 개구부(332)를 갖는다. 스페이서(328)는 제 1 개구부(332)와 연통된 제 2 개구부(334)를 갖는다. 제 2 개구부(334)는 제 1 개구부(332)보다는 넓고 반도체 패키지(310)보다는 좁은 폭을 갖는다. 제 1 및 제 2 개구부(332, 334)들이 합쳐져서 2단의 단차진 리세스(330)를 형성하게 된다.
리세스(330)에 수용된 반도체 패키지(310)의 가장자리는 스페이서(328)에 밀착된다. 따라서, 반도체 패키지(310)의 가장자리가 스페이서(328)에 의해서 견고히 지지를 받게 되므로, 반도체 패키지(310)의 가장자리 파손이 방지된다.
부가적으로, 지지부재(350)가 스페이서(328) 상에 형성되어, 반도체 패키지(310)의 측면을 지지한다. 본 실시예에서, 지지부재(350)는 반도체 패키지(310)의 측면에 맞대어진다.
도 13 내지 도 17은 도 11에 도시된 반도체 모듈을 제조하는 방법을 순차적으로 나타낸 단면도들이다.
도 13을 참조하면, 절연막(326a)을 터미널 랜드(324)를 갖는 기판 몸체(322) 상에 형성한다.
도 14를 참조하면, 절연막(326a)을 1차 식각하여, 터미널 랜드(324)를 노출시키는 제 1 개구부(332)를 절연막 패턴(326)을 형성한다.
도 15를 참조하면, 제 2 개구부(324)를 갖는 스페이서(328)를 절연막 패턴(326) 상에 형성한다. 제 1 및 제 2 개구부(332, 334)들이 합쳐져서, 단차 구조의 리세스(330)가 형성된다. 결과적으로, 기판 몸체(322), 절연막 패턴(326) 및 스페이서(328)를 포함하는 인쇄회로기판(320)이 완성된다. 여기서, 제 2 개구부(334)는 제 1 개구부(332)보다 넓은 폭을 갖는다. 반면에, 제 2 개구부(334)는 반도체 패키지(310)보다 좁은 폭을 갖는다.
도 16을 참조하면, 지지부재(350)를 스페이서(328) 상에 형성한다. 지지부재(350)는 절연막(미도시)을 스페이서(328) 상에 형성한 후, 절연막을 패터닝하는 공정을 통해서 형성할 수 있다.
도 17을 참조하면, 외부접속단자(312)들이 실장된 반도체 패키지(310)를 인쇄회로기판(320) 상부에 배치한다. 그런 다음, 솔더와 같은 솔더 페이스트(340a)를 인쇄회로기판(320)의 터미널 랜드(324) 상에 도포한다. 또한, 도전성 플럭스(316)를 외부접속단자(312)에 도포한다.
이어서, 외부접속단자(312)들을 리세스(330) 내로 진입시켜서, 솔더 페이스트(340a)와 도전성 플럭스(316)를 접촉시킨다. 그런 다음, 솔더 페이스트(340a)와 도전성 플럭스(316)에 대해서 적외선을 이용한 리플로우(reflow) 공정을 수행하여, 외부접속단자(312)를 인쇄회로기판(320)의 터미널 랜드(324)에 접합시킴으로써, 도 11에 도시된 반도체 모듈(300)이 완성된다. 이때, 반도체 패키지(310)의 밑면은 스 페이서(328)와 맞대어지고, 또한 반도체 패키지(310)의 측면은 지지부재(350)에 밀착된다.
여기서, 솔더 페이스트(340a)가 외부접속단자(312)와 동일한 재질이거나 서로 다른 재질일 수도 있다. 솔더 페이스트(340a)가 외부접속단자(312)와 동일한 재질일 경우, 솔더 페이스트(340a)는 외부접속단자(312)와 일체화된다. 반면에, 솔더 페이스트(340a)가 외부접속단자(312)와 다른 재질일 경우, 별도의 접합부재(미도시)가 외부접속단자(312)와 터미널 랜드(324) 사이에 형성된다.
실시예 4
도 18은 본 발명의 제 4 실시예에 따른 반도체 모듈을 나타낸 단면도이다.
도 18을 참조하면, 본 실시예에 따른 반도체 모듈(400)은 인쇄회로기판(420), 제 1 반도체 패키지(410) 및 제 2 반도체 패키지(460)를 포함한다.
제 1 반도체 패키지(410)는 인쇄회로기판(420)의 표면인 제 1 면에 형성된 제 1 리세스(430) 내에 수용된다. 제 2 반도체 패키지(460)는 제 1 면과 반대측인 인쇄회로기판(420)의 제 2 면에 형성된 제 2 리세스(470) 내에 수용된다.
여기서, 제 1 및 제 2 반도체 패키지(410, 460)들은 실시예 3의 반도체 패키지(310)와 실질적으로 동일하므로, 반복 설명은 생략한다. 또한, 제 1 및 제 2 리세스(430, 470)들도 실시예 1의 리세스(330)와 실질적으로 동일하므로, 반복 설명은 생략한다.
즉, 본 실시예에 따른 반도체 모듈(400)은 하나의 인쇄회로기판(420)의 양면 에 2개의 반도체 패키지(410, 460)들이 실장된 구조를 갖는다. 한편, 상기와 같은 구조를 갖는 반도체 모듈(400)을 제조하는 방법은 실시예 1에서 설명한 방법을 인쇄회로기판(420)의 양면에 대해서 적용하는 것과 실질적으로 동일하므로, 제조 방법에 대한 설명도 생략한다.
상술한 바와 같이 본 발명에 의하면, 인쇄회로기판의 리세스에 수용된 반도체 패키지의 가장자리는 인쇄회로기판에 맞대어지게 된다. 따라서, 반도체 패키지의 가장자리가 인쇄회로기판에 의해서 견고하게 지지되므로, 수직 방향으로의 충격에 의한 반도체 패키지의 가장자리 파손이 방지된다.
또한, 인쇄회로기판의 리세스에 수용된 반도체 패키지의 측면은 지지부재에 의해 견고히 지지를 받게 되므로, 수평 방향으로의 충격에 의한 반도체 패키지의 가장자리 파손이 방지된다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (33)

  1. 외부접속단자를 갖는 반도체 패키지; 및
    상기 외부접속단자를 수용하고 상기 반도체 패키지보다 좁은 폭을 갖는 리세스, 및 상기 리세스의 저면에 형성되어 상기 외부접속단자와 전기적으로 연결되는 터미널 랜드를 갖는 인쇄회로기판을 포함하는 반도체 모듈.
  2. 제 1 항에 있어서, 상기 인쇄회로기판은
    기판 몸체; 및
    상기 기판 몸체 상에 형성되고, 상기 리세스를 갖는 절연막 패턴을 포함하는 것을 특징으로 하는 반도체 모듈.
  3. 제 2 항에 있어서, 상기 리세스는
    상기 터미널 랜드를 노출시키는 제 1 개구부; 및
    상기 제 1 개구부와 연통되고, 상기 제 1 개구부보다 넓은 폭을 갖는 제 2 개구부를 포함하는 것을 특징으로 하는 반도체 모듈.
  4. 제 3 항에 있어서, 상기 제 1 개구부는 상기 외부접속단자와 밀착되는 내측면을 갖는 것을 특징으로 하는 반도체 모듈.
  5. 제 2 항에 있어서, 상기 절연막 패턴은 상기 반도체 패키지에 맞대어진 것을 특징으로 하는 반도체 모듈.
  6. 제 2 항에 있어서, 상기 기판 몸체와 상기 절연막 패턴은 동일한 재질을 포함하는 것을 특징으로 하는 반도체 모듈.
  7. 제 6 항에 있어서, 상기 기판 몸체와 상기 절연막 패턴은 감광성 수지를 포함하는 것을 특징으로 하는 반도체 모듈.
  8. 제 2 항에 있어서, 상기 기판 몸체와 상기 절연막 패턴은 서로 다른 재질들을 포함하는 것을 특징으로 하는 반도체 모듈.
  9. 제 8 항에 있어서, 상기 절연막 패턴은 상기 기판 몸체보다 강한 탄성을 갖는 재질을 포함하는 것을 특징으로 하는 반도체 모듈.
  10. 제 9 항에 있어서, 상기 절연막 패턴은 고무, 에폭시 계열의 수지, 폴리이미드 계열의 수지 중합체 또는 불소 계열의 수지 중합체를 포함하는 것을 특징으로 하는 반도체 모듈.
  11. 제 1 항에 있어서, 상기 인쇄회로기판은
    기판 몸체;
    상기 기판 몸체 상에 형성되고, 상기 터미널 랜드를 노출시키는 제 1 개구부를 갖는 절연막 패턴; 및
    상기 절연막 패턴 상에 형성되고, 상기 제 1 개구부보다 넓은 폭을 갖고 상기 제 1 개구부와 함께 상기 리세스를 형성하는 제 2 개구부를 갖는 스페이서를 포함하는 것을 특징으로 하는 반도체 모듈.
  12. 제 11 항에 있어서, 상기 제 1 개구부는 상기 외부접속단자와 밀착되는 내측면을 갖는 것을 특징으로 하는 반도체 모듈.
  13. 제 11 항에 있어서, 상기 스페이서는 상기 반도체 패키지에 맞대어진 것을 특징으로 하는 반도체 모듈.
  14. 제 1 항에 있어서, 상기 인쇄회로기판 상에 형성되어 상기 반도체 패키지의 측면을 둘러싸는 지지부재를 더 포함하는 것을 특징으로 하는 반도체 모듈.
  15. 제 14 항에 있어서, 상기 지지부재는 상기 반도체 패키지의 측면에 맞대어진 것을 특징으로 하는 반도체 모듈.
  16. 제 1 항에 있어서, 상기 외부접속단자와 상기 터미널 랜드 사이에 개재된 접 합부재를 더 포함하는 것을 특징으로 하는 반도체 모듈.
  17. 제 16 항에 있어서, 상기 접합부재는 상기 외부접속단자와 동일한 물질을 포함하는 것을 특징으로 하는 반도체 모듈.
  18. 제 17 항에 있어서, 상기 접합부재와 상기 외부접속단자는 솔더를 포함하는 것을 특징으로 하는 반도체 모듈.
  19. 제 16 항에 있어서, 상기 접합부재와 상기 외부접속단자는 서로 다른 재질들을 포함하는 것을 특징으로 하는 반도체 모듈.
  20. 제 19 항에 있어서, 상기 접합부재는 금, 알루미늄 또는 구리를 포함하고, 상기 외부접속단자는 솔더를 포함하는 것을 특징으로 하는 반도체 모듈.
  21. 외부접속단자를 갖는 반도체 패키지; 및
    상기 외부접속단자와 전기적으로 연결되는 터미널 랜드를 갖는 기판 몸체;
    상기 기판 몸체 상에 형성되고, 상기 터미널 랜드를 노출시키고 상기 외부접속단자와 밀착되는 내측면을 갖는 제 1 개구부, 및 상기 제 1 개구부와 연통되고 상기 제 1 개구부보다 넓고 상기 반도체 패키지보다 좁은 폭을 갖는 제 2 개구부를 갖는 절연막 패턴; 및
    상기 절연막 패턴 상에 형성되어 상기 반도체 패키지의 측면을 둘러싸는 지지부재를 포함하는 반도체 모듈.
  22. 제 21 항에 있어서, 상기 절연막 패턴은 상기 반도체 패키지에 맞대어진 것을 특징으로 하는 반도체 모듈.
  23. 외부접속단자를 갖는 반도체 패키지; 및
    상기 외부접속단자와 전기적으로 연결되는 터미널 랜드를 갖는 기판 몸체;
    상기 기판 몸체 상에 형성되고, 상기 터미널 랜드를 노출시키고 상기 외부접속단자와 밀착되는 내측면을 갖는 제 1 개구부를 갖는 절연막 패턴;
    상기 절연막 패턴 상에 형성되고, 상기 제 1 개구부와 연통되고 상기 제 1 개구부보다 넓고 상기 반도체 패키지보다 좁은 폭을 갖는 제 2 개구부를 갖는 스페이서; 및
    상기 스페이서 상에 형성되어 상기 반도체 패키지의 측면을 둘러싸는 지지부재를 포함하는 반도체 모듈.
  24. 제 23 항에 있어서, 상기 스페이서는 상기 반도체 패키지에 맞대어진 것을 특징으로 하는 반도체 모듈.
  25. 제 1 터미널 랜드가 형성된 제 1 면, 및 상기 제 1 면과 반대되고 제 2 터미 널 랜드가 형성된 제 2 면을 갖는 인쇄회로기판;
    상기 제 1 터미널 랜드와 전기적으로 연결되는 제 1 외부접속단자를 갖는 제 1 반도체 패키지; 및
    상기 제 2 터미널 랜드와 전기적으로 연결되는 제 2 외부접속단자를 갖는 제 2 반도체 패키지를 포함하고,
    상기 인쇄회로기판은 상기 제 1 터미널 랜드가 노출되도록 상기 제 1 면에 형성되어 상기 제 1 외부접속단자를 수용하고 상기 제 1 반도체 패키지보다 좁은 폭을 갖는 제 1 리세스, 및 상기 제 2 터미널 랜드가 노출되도록 상기 제 2 면에 형성되어 상기 제 2 외부접속단자를 수용하고 상기 제 2 반도체 패키지보다 좁은 폭을 갖는 제 2 리세스를 갖는 것을 특징으로 하는 반도체 모듈.
  26. 외부접속단자를 갖는 반도체 패키지를 준비하는 단계;
    터미널 랜드를 갖는 인쇄회로기판에 상기 외부접속단자를 수용하고 상기 반도체 패키지보다 좁은 폭을 갖는 리세스를 형성하여, 상기 터미널 랜드를 노출시키는 단계; 및
    상기 외부접속단자를 상기 터미널 랜드에 접합하는 단계를 포함하는 반도체 모듈의 제조 방법.
  27. 제 26 항에 있어서, 상기 리세스를 형성하는 단계는
    상기 인쇄회로기판 상에 절연막을 형성하는 단계; 및
    상기 절연막을 패터닝하여, 상기 리세스를 갖는 절연막 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 모듈의 제조 방법.
  28. 제 27 항에 있어서, 상기 절연막 패턴을 형성하는 단계는
    상기 절연막에 상기 터미널 랜드를 노출시키는 제 1 개구부를 형성하는 단계; 및
    상기 제 1 개구부를 갖는 상기 절연막에 상기 제 1 개구부와 연통되고 상기 제 1 개구부보다 넓은 폭을 갖는 제 2 개구부를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 모듈의 제조 방법.
  29. 제 27 항에 있어서, 상기 절연막 패턴을 상기 반도체 패키지에 맞대어지도록 형성하는 것을 특징으로 하는 반도체 모듈의 제조 방법.
  30. 제 26 항에 있어서, 상기 리세스를 형성하는 단계는
    상기 인쇄회로기판 상에 절연막을 형성하는 단계;
    상기 절연막을 패터닝하여, 상기 터미널 랜드를 노출시키는 갖는 제 1 개구부를 갖는 절연막 패턴을 형성하는 단계; 및
    상기 절연막 패턴 상에 상기 제 1 개구부와 연통되고 상기 제 1 개구부보다 넓은 폭을 갖는 제 2 개구부를 갖는 스페이서를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 모듈의 제조 방법.
  31. 제 30 항에 있어서, 상기 스페이서를 상기 반도체 패키지에 맞대어지도록 형성하는 것을 특징으로 하는 반도체 모듈의 제조 방법.
  32. 제 26 항에 있어서, 상기 외부접속단자를 상기 터미널 랜드에 접합하는 단계는
    상기 외부접속단자에 도전성 플럭스를 형성하는 단계;
    상기 터미널 랜드 상에 솔더 페이스트를 형성하는 단계; 및
    상기 도전성 플럭스와 상기 솔더 페이스트를 접합하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지 모듈의 제조 방법.
  33. 제 32 항에 있어서, 상기 도전성 플럭스와 상기 솔더 페이스트를 접합하는 단계는 리플로우 공정을 통해서 수행하는 것을 특징으로 하는 반도체 모듈의 제조 방법.
KR1020060119131A 2006-11-29 2006-11-29 반도체 모듈 및 그의 제조 방법 KR100840790B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060119131A KR100840790B1 (ko) 2006-11-29 2006-11-29 반도체 모듈 및 그의 제조 방법
DE102007054866A DE102007054866A1 (de) 2006-11-29 2007-11-07 Halbleitermodul und Verfahren zur Herstellung desselben
US11/942,552 US7834439B2 (en) 2006-11-29 2007-11-19 Semiconductor module and method of manufacturing the same
JP2007307874A JP2008141200A (ja) 2006-11-29 2007-11-28 半導体モジュール及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060119131A KR100840790B1 (ko) 2006-11-29 2006-11-29 반도체 모듈 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20080048762A true KR20080048762A (ko) 2008-06-03
KR100840790B1 KR100840790B1 (ko) 2008-06-23

Family

ID=39339112

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060119131A KR100840790B1 (ko) 2006-11-29 2006-11-29 반도체 모듈 및 그의 제조 방법

Country Status (4)

Country Link
US (1) US7834439B2 (ko)
JP (1) JP2008141200A (ko)
KR (1) KR100840790B1 (ko)
DE (1) DE102007054866A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014060211A (ja) * 2012-09-14 2014-04-03 Omron Corp 基板構造、半導体チップの実装方法及びソリッドステートリレー
US9516755B2 (en) * 2012-12-28 2016-12-06 Intel Corporation Multi-channel memory module

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3014029B2 (ja) * 1995-06-16 2000-02-28 日本電気株式会社 半導体素子の実装方法
US5866952A (en) * 1995-11-30 1999-02-02 Lockheed Martin Corporation High density interconnected circuit module with a compliant layer as part of a stress-reducing molded substrate
JP3792445B2 (ja) * 1999-03-30 2006-07-05 日本特殊陶業株式会社 コンデンサ付属配線基板
EP1087261A1 (en) * 1999-09-24 2001-03-28 Sumitomo Bakelite Company Limited Photosensitive resin composition, multilayer printed wiring board and process for production thereof
JP2002196037A (ja) * 2000-12-27 2002-07-10 Seiko Epson Corp 半導体パッケージ
US7086600B2 (en) * 2001-02-02 2006-08-08 Renesas Technology Corporation Electronic device and method of manufacturing the same
KR100571273B1 (ko) * 2003-07-25 2006-04-13 동부아남반도체 주식회사 반도체패키지 및 그 제조 방법
US7271476B2 (en) * 2003-08-28 2007-09-18 Kyocera Corporation Wiring substrate for mounting semiconductor components
US7303645B2 (en) * 2003-10-24 2007-12-04 Miradia Inc. Method and system for hermetically sealing packages for optics
JP2005197342A (ja) 2004-01-05 2005-07-21 Renesas Technology Corp 半導体モジュール
JP2005197354A (ja) 2004-01-05 2005-07-21 Renesas Technology Corp 半導体モジュール及びその製造方法
KR20060026130A (ko) 2004-09-18 2006-03-23 삼성전기주식회사 칩패키지를 실장한 인쇄회로기판 및 그 제조방법

Also Published As

Publication number Publication date
KR100840790B1 (ko) 2008-06-23
JP2008141200A (ja) 2008-06-19
US20080122083A1 (en) 2008-05-29
US7834439B2 (en) 2010-11-16
DE102007054866A1 (de) 2008-06-05

Similar Documents

Publication Publication Date Title
KR100272045B1 (ko) 반도체장치및그제조방법
JP5161732B2 (ja) 半導体装置の製造方法
US7679178B2 (en) Semiconductor package on which a semiconductor device can be stacked and fabrication method thereof
KR100927268B1 (ko) 반도체 장치의 제조 방법, 반도체 장치, 및 배선 기판
US9620389B2 (en) Methods of fabricating tape film packages
US8294253B2 (en) Semiconductor device, electronic device and method of manufacturing semiconductor device, having electronic component, sealing resin and multilayer wiring structure
US20090085224A1 (en) Stack-type semiconductor package
JP2005072515A (ja) 半導体装置
KR101896972B1 (ko) 패키지 기판 및 이를 갖는 반도체 패키지
JP2005079581A (ja) テープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたｌｃｄ装置
US20060097377A1 (en) Flip chip bonding structure using non-conductive adhesive and related fabrication method
US9929116B2 (en) Electronic device module and method of manufacturing the same
KR100840790B1 (ko) 반도체 모듈 및 그의 제조 방법
TWI489599B (zh) 積體電路模組及其製造方法
JP2003163313A (ja) 半導体装置及びその製造方法
JP2008118152A (ja) 半導体装置および積層型半導体装置
JP2009272382A (ja) 半導体装置、配線基板およびその製造方法
KR20020028473A (ko) 적층 패키지
CN118299336A (en) Packaging loading plate, manufacturing method thereof and chip packaging structure
KR19980068016A (ko) 가요성(可撓性) 회로 기판을 이용한 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지 및 그 제조 방법
KR101261485B1 (ko) 반도체 장치 및 이의 제조 방법
JP5286957B2 (ja) 半導体装置及びその製造方法
KR20090017197A (ko) 반도체 모듈 및 이의 조립 방법
JPH1065048A (ja) キャリア基板の製造方法
JP2008098685A (ja) 半導体ウェハ、半導体チップ及び半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120531

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee