KR20080048242A - 반도체 소자 제조용 베이크 유니트 - Google Patents
반도체 소자 제조용 베이크 유니트 Download PDFInfo
- Publication number
- KR20080048242A KR20080048242A KR1020060118376A KR20060118376A KR20080048242A KR 20080048242 A KR20080048242 A KR 20080048242A KR 1020060118376 A KR1020060118376 A KR 1020060118376A KR 20060118376 A KR20060118376 A KR 20060118376A KR 20080048242 A KR20080048242 A KR 20080048242A
- Authority
- KR
- South Korea
- Prior art keywords
- temperature
- cooling
- wafer
- plate
- transfer arm
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 235000012431 wafers Nutrition 0.000 claims abstract description 82
- 238000001816 cooling Methods 0.000 claims abstract description 73
- 238000012546 transfer Methods 0.000 claims abstract description 23
- 238000010438 heat treatment Methods 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 28
- 239000003507 refrigerant Substances 0.000 claims description 20
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 230000000694 effects Effects 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 description 3
- 238000000576 coating method Methods 0.000 description 2
- 239000002826 coolant Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- 238000004148 unit process Methods 0.000 description 2
- 239000003513 alkali Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000000498 cooling water Substances 0.000 description 1
- 238000004132 cross linking Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 229920003986 novolac Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67248—Temperature monitoring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
- H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
본 발명은 반도체 소자 제조용 베이크 유니트를 제공한다. 상기 베이크 유니트는 웨이퍼가 대기되는 버퍼부와; 상기 웨이퍼를 이송시키는 이송암과; 상기 이송암에 의하여 이송된 웨이퍼를 외부로부터 전원을 인가받아 일정 온도 이상으로 가열시키는 핫 플레이트와; 상기 가열된 웨이퍼를 상기 이송암에 의하여 이송받아 기설정된 제 1냉각온도로 냉각시키는 냉각 플레이트; 및 상기 냉각된 웨이퍼를 상기 이송암에 의하여 이송받아 제 2냉각온도로 추가로 냉각시키는 냉각수단을 구비한다.
Description
도 1은 본 발명의 반도체 소자 제조용 베이크 유니트를 보여주는 사시도이다.
도 2a 및 도 2b는 본 발명에 따르는 냉각수단에 있어서 냉각유로의 배치실시들을 보여주는 단면도들이다.
도 3은 본 발명에 따른 반도체 소자 제조용 베이크 유니트의 동작을 보여주는 블록도이다.
** 도면의 주요부분에 대한 부호설명 **
200 : 핫플레이트
300 : 냉각플레이트
400 : 제어부
500 : 버퍼부
600 : 냉각수단
610 : 플레이트
620 : 냉각유로
본 발명은 반도체 소자 제조용 베이크 유니트에 관한 것으로써, 보다 상세하게는 베이크공정이 완료된 이후에 버퍼부에서 대기되는 웨이퍼에 발생된 온도를 균일화하도록 할 수 있는 반도체 소자 제조용 베이크 유니트에 관한 것이다.
일반적으로 반도체 소자는 디퓨젼, 포토, 에치, 임플란트 및 thin 필름 공정과 같은 다수의 단위공정들이 순차적 또는 선택적으로 반복됨으로써 제조된다.
이 중에, 포토공정은 반도체 소자에서 회로가 되는 각 부분의 패턴을 설계된 크기 및 모양으로 웨이퍼 상에 패턴을 형성시키는 공정이다.
이와 같은 포토공정은 도포공정과 노광공정 및 현상공정을 포함한다. 상기 도포, 노광 및 현상공정은 하기의 [표]와 같이 다수의 단위공정들로 이루어진다.
| [표] | |||||||
| 도포공정 | 노광공정 | 현상공정 | |||||
| 웨이퍼 세정 | 표면처리 | 감광액 도포 | 소프트 베이크 | 정렬 및 노광 | P.E.B. | 현상 | 하드베이크 |
상기 [표]를 참조하면, 웨이퍼 가공 또는 공정 진행 중에 존재되는 이물질을 제거한다. 이와 같이 세정이 완료된 웨이퍼는 HMDS(Hexa Methyldisilazane)를 사용하여 포토레지트와의 접착력이 강화되도록 표면처리가 진행된다. 이어, 감광액인 포토레지스트는 웨이퍼 상에 일정 두께로 도포된다. 그리고, 웨이퍼 상에 도포된 포토레지스트에 잔존되는 솔벤트를 제거하기 위하여 웨이퍼에 대한 소프트 베이크가 진행된다.
상기 소프트 베이크가 진행된 웨이퍼는 노광장치에 정렬되고, 상기 정렬된 웨이퍼 상에 회로패턴이 형성된 마스크를 통하여 원하는 패턴이 노광됨으로써 상기 웨이퍼 상에 형성된다.
이어, 상기 웨이퍼 상에 형성된 패턴의 선폭을 균일하게 할 수 있도록 P.E.B.(Post Expose Bake)가 진행된다.
상기 선폭이 균일하게 형성된 패턴을 갖는 웨이퍼는 노광에 의하여 변화된 포토레지스트를 분해시키기 위하여 알칼리 수용액에 노출시키는 현상(develop)이 진행된다.
이어, 상기 현상 이후에 웨이퍼에 남아있는 수분을 제거하고 패턴을 경화시키어 안정되도록 웨이퍼에 대한 하드 베이크가 진행됨에 따라 포토 공정이 완료된다.
여기서, 상기 하드 베이크시에는 베이크 유니트가 사용되는데, 일반적으로 상기 베이크 유니트는 웨이퍼가 안착되어 일정 이상의 고온으로 가열되는 핫 플레이트와, 가열된 웨이퍼가 안착되어 일정 온도로 냉각되는 쿨 플레이트와, 상기 웨이퍼가 상기 핫 플레이트와 쿨 플레이트에서 인/입출되어 일정 시간 대기되는 버퍼부와, 상기 웨이퍼를 이송시키는 스윙암으로 구성된다.
상기 구성을 통하여 상기 베이크 유니트의 동작을 간단하게 설명하자면, 현상을 마친 웨이퍼는 버퍼부에서 대기된다. 상기 웨이퍼는 스윙암에 의하여 핫 플레이트로 이송되어 안착된다. 이때, 상기 핫 플레이트는 일정 이상의 고온이 형성된 상태이다. 따라서, 상기 웨이퍼는 상기 고온으로 일정 시간 가열된다. 상기 일정 시간 가열된 웨이퍼는 상기 스윙암에 의하여 쿨 플레이트로 이송되어 일정 온도로 냉각된다. 그리고, 냉각된 웨이퍼는 상기 스윙암에 의하여 상기 버퍼부로 이송되어 안착된다. 따라서, 상기 웨이퍼는 상기 버퍼부에서 후 공정으로 안내될 수 있는 상태가 된다.
그러나, 상기와 같이 하드 베이크가 완료된 웨이퍼는 버퍼부에서 대기되는데, 이때, 상기 웨이퍼가 상기 버퍼부에 일정 시간(post delay time)동안 더 대기되면, 상기 웨이퍼는 버퍼부 주변의 고온의 열에 post delay time동안 노출된다. 따라서, 상기 웨이퍼는 그 자체에 형성된 온도분포가 불균일하여지고, 나아가, 상기 웨이퍼는 상온 23도씨에서 24도씨까지 상승되는 경우가 발생된다.
이와 같은 현상이 발생되면, 동일한 제품을 일정량 생산하여야하는 웨이퍼들간의 선폭의 균일도가 떨어지게 되고, 이로 인하여 제품의 수율이 하락되는 문제점이 있다.
따라서, 본 발명은 상기와 같은 문제점을 해소하기 위하여 안출된 것으로서, 본 발명의 제 1목적은 베이크가 완료되어 버퍼부에서 대기되는 웨이퍼가 일정 시간 딜레이(delay)되어 대기되는 경우에도, 웨이퍼에 형성된 패턴의 선폭을 균일하게 형성시킬 수 있는 반도체 소자 제조용 베이크 유니트를 제공함에 있다.
본 발명의 제 2목적은 버퍼부에 별도의 냉각수단을 구비하여 버퍼부 주변에 형성되는 고온의 열에 의하여 뱌퍼부에서 대기중인 웨이퍼가 일정 온도 이상으로 상승을 억제하도록 할 수 있는 반도체 소자 제조용 베이크 유니트를 제공함에 있다.
전술한 목적을 달성하기 위하여, 본 발명은 반도체 소자 제조용 베이크 유니트를 제공한다.
상기 베이크 유니트는 웨이퍼가 대기되는 버퍼부와; 상기 웨이퍼를 이송시키는 이송암과; 상기 이송암에 의하여 이송된 웨이퍼를 외부로부터 전원을 인가받아 일정 온도 이상으로 가열시키는 핫 플레이트와; 상기 가열된 웨이퍼를 상기 이송암에 의하여 이송받아 기설정된 제 1냉각온도로 냉각시키는 냉각 플레이트; 및 상기 냉각된 웨이퍼를 상기 이송암에 의하여 이송받아 제 2냉각온도로 추가로 냉각시키는 냉각수단을 포함한다.
여기서, 상기 냉각수단은 원판형상의 플레이트와, 상기 플레이트의 내부에 마련되어 냉매가 유동되는 냉각유로와, 상기 냉각유로와 연통되어 상기 냉매를 상기 냉각유로에 공급하는 냉매공급기와, 상기 냉각유로와 상기 냉매공급기의 사이에 설치되어 상기 냉매를 상기 냉각유로에서 순환시키는 순환펌프와, 상기 순환되는 냉매의 온도를 상기 제 2냉각온도로 유지시키는 온도제어기를 구비하는 것이 바람직하다.
그리고, 상기 플레이트는 상기 버퍼부의 상면부와 접촉되는 것이 바람직하다.
또한, 상기 플레이트는 상기 버퍼부의 상면부로부터 일정 거리 이격되도록 설치될 수도 있다.
또한, 상기 냉각유로는 상기 플레이트의 내부에 다수개의 동심원들 형상으로 마련되는 것이 바람직하다.
한편, 상기 냉각수단은 상기 버퍼부의 외부에 위치되어 상기 버퍼부의 주변온도를 감지하는 온도센서와, 상기 온도센서에 의하여 감지된 상기 주변온도가 전송되는 제어부를 더 구비하되,
상기 제어부는 기준온도값이 기설정되고, 상기 온도제어기와 전기적으로 연결되어, 상기 주변온도가 상기 기준온도값과 동일해지도록 상기 제 1냉각온도를 게어하고,
상기 주변온도와 상기 제 1냉각온도는 서로 반비례되는 것이 바람직하다.
이하, 첨부되는 도면들을 참조로 하여, 본 발명의 실시예에 따른 반도체 소자 제조용 베이크 유니트를 설명하도록 한다.
도 1은 본 발명의 반도체 소자 제조용 베이크 유니트를 보여주는 사시도이고, 도 2a 및 도 2b는 본 발명에 따르는 냉각수단에 있어서 냉각유로의 배치실시들을 보여주는 단면도들이고, 도 3은 본 발명에 따른 반도체 소자 제조용 베이크 유니트의 동작을 보여주는 블록도이다.
도 1을 참조로 하면, 본 발명의 반도체 소자 제조용 베이크 유니트는 웨이퍼(W)를 집어 이송하는 이송암(100)이 구비된다. 상기 이송암(100)의 주변부에는 상기 이송암(100)에 의하여 이송되는 웨이퍼(W)가 안착되고, 상기 웨이퍼(W)가 일정 온도 이상의 고온으로 가열되는 핫 플레이트(200)가 구비된다. 상기 핫 플레이트(200)의 주변에는 상기 이송암(100)에 의하여 이송되어 안착되는 상기 가열된 웨 이퍼(W)를 제 1냉각온도(T1)로 냉각시키는 냉각 플레이트(300)가 구비된다.
상기 핫 플레이트(200)와 상기 냉각 플레이트(300)는 제어부(400)와 전기적으로 연결된다. 상기 제어부(400)는 상기 웨이퍼(W)를 가열시키는 온도가 기설정되는 상기 제 1냉각온도(T1)가 기설정된다.
그리고, 상기 핫 플레이트(200) 및 냉각 플레이트(300) 주변에는 상기 웨이퍼(W)가 상기 두군데로 인입되거나 인출된 이후에 대기되는 버퍼부(500)가 마련된다.
특히, 상기 버퍼부(500)에는 상기 가열되고, 상기 제 1냉각온도(T1)로 냉각된 이후에 상기 냉각 플레이트(300)로부터 인출되어 대기되는 웨이퍼(W)를 추가로 냉각시키는 냉각수단(600)이 구비된다.
상기 냉각수단(600)은 원판형상의 플레이트(610)와, 상기 플레이트(610)의 내부에 마련되는 냉각유로(620)와, 상기 냉각유로(620)와 연통되어 냉각수와 같은 냉매를 공급시키는 냉매 공급기(630)와, 상기 냉매유로(620)와 상기 냉매 공급기(630)의 사이에 위치되어 상기 냉매를 상기 냉각유로(620)의 내부에서 순환시키는 순환펌프(640)와, 상기 순환되는 냉매의 온도를 상기 제 2냉각온도(T2)로 냉각시키는 온도제어기(650)를 구비한다.
상기 플레이트(610)는 상기 버퍼부(500)의 상면부로부터 일정 거리 이격되어 설치될 수도 있고(도 1의 도번 610'참조), 상기 버퍼부(500)의 상면에 접촉되어 설치될 수도 있다(도 1의 도번 610참조).
또한, 상기 냉매 공급기(630)와 상기 온도제어기(650)는 상기 제어부(400)와 전기적으로 연결된다. 상기 제어부(400)는 기준온도값(Ts)이 기설정된다.
여기서, 도 2a에 도시된 바와 같이 상기 냉각유로(620)는 상기 플레이트(610)의 내부에 다수개의 동심원의 형상이 되도록 마련될 수 있다. 또는 도 2b에 도시된 바와 같이 배치되어(620') 상기 플레이트(610)의 전면을 골고루 냉각시킬 수도 있다.
한편, 상기 버퍼부(500)에는 상기 버퍼부(500)의 주변온도를 감지하는 제 1온도센서(660)가 구비될 수 있고, 상기 냉각유로(620) 상에 상기 냉매의 온도를 감지할 수 있는 제 2온도센서(670)가 구비될 수 있다.
다음은, 상기와 같은 구성을 갖는 본 발명의 실시예에 따른 반도체 소자 제조용 베이크 유니트의 작용 및 효과를 설명하도록 한다.
웨이퍼(W)는 일정 두께의 포토레지스트가 도포된 이후에, 일정 회로패턴이 노광공정에 의하여 상기 웨이퍼(W) 상에 형성된다. 이후에, 상기 웨이퍼(W)를 현상액에 노출시키어 최종 회로패턴을 구현한다.
그리고, 상기 현상(develop) 이후에 상기 웨이퍼(W)에 남아 있는 수분을 제거하고 상기 패턴을 경화시키어 안정되도록 하여야 한다. 즉, 포토레지스트의 flow point 이하의 온도로 가열함으로써 novolak resin 분자끼리의 열에 의한 가교를 일으키게하여 내열성 및 물리적인 강도를 향상시키는 하드 베이크(hard bake)를 실시한다.
도 1 및 도 3을 참조로 하면, 웨이퍼(W)는 버퍼부(500)의 상부에 대기된다. 상기 버퍼부(500)에 대기 중인 웨이퍼(W)는 이송암(100)에 의하여 핫 플레이 트(200)의 상면부로 이송되어 안착된다. 이때, 상기 핫 플레이트(200)는 그 내부에 마련된 히터에 의하여 일정의 가열온도로 가열된 상태이다. 따라서, 상기 웨이퍼(W)는 상기 가열온도로 일정 시간 동안 가열된다. 이에 따라 상기 웨이퍼(W)에 남아 있던 수분은 증발되어 제거되고, 회로패턴이 안정화된다.
상기 일정 시간동안 가열이 완료된 웨이퍼(W)는 이송암(100)에 의하여 냉각 플레이트(300)의 상면부로 이송되어 안착된다. 이때, 상기 냉각 플레이트(300)는 제어부(400)에 기설정된 제 1냉각온도(T1)로 형성된다. 따라서, 상기 냉각 플레이트(300)에 안착된 웨이퍼(W)는 상기 제 1냉각온도(T1)로 일정 시간 동안 냉각된다.
상기 일정 시간 동안 냉각이 완료된 웨이퍼(W)는 상기 이송암(100)에 의하여 상기 버퍼부(500)의 상면부로 이송되어 안착된다. 따라서, 상기 웨이퍼(W)는 포토공정이 완료되어 후공정이 진행될 대기 상태가 될 수 있다.
이때, 제 1온도센서(660)는 상기 버퍼부(500)의 주변온도를 감지하여 제어부(400)로 전송한다. 상기 제어부(400)는 상기 주변온도와 기설정된 기준온도값(Ts)과 서로 동일한지 여부를 판단한다. 만일, 동일하지 않는 경우에, 상기 제어부(400)는 온도제어기(650)로 전기 신호를 전송하여 상기 두 온도가 동일하여 질 때까지 제 2냉각온도(T2)를 제어한다.
즉, 상기 제 2냉각온도(T2)를 제어하는 방법은 냉매 공급기(630)를 통하여 냉각유로(620)의 내부에서 순환되는 냉매의 유량을 증가시킬 수도 있고, 냉매 자체의 온도를 별도의 냉각기를 통하여 제어할 수도 있다.
이와 같은 냉매는 플레이트(610)의 내부에 동심원 형상으로 마련된 냉각유 로(620)의 내부에서 순환펌프(640)의 펌핑동작에 의하여 순환된다. 따라서, 상기 플레이트(610)의 전면은 균일한 제 2냉각온도(T2)로 냉각될 수 있다. 이와 같이 상기 플레이트(610)가 냉각되면 상기 버퍼부(500)의 주변온도는 상기 제어부(400)에 설정된 기준온도값(Ts)으로 하강될 수 있다. 여기서 상기 기준온도값(Ts)은 섭씨 23도씨인 것이 좋다.
특히, 본 발명은 상기 플레이트(610)가 상기 버퍼부(500)의 상부에 일정 거리 이격되어 위치될 수 있기 때문에, 상기 버퍼부(500)의 상부 주변온도를 용이하게 하강시킬 수 있다. 또한, 본 발명은 상기 플레이트(610)가 상기 버퍼부(500)의 상면부에 접촉될 수도 있기 때문에, 상기 버퍼부(500) 자체를 냉각시키어 상기 버퍼부(500)의 주변온도를 용이하게 하강시킬 수도 있다.
그럼으로써, 현상 공정 이후에 웨이퍼(W)가 버퍼부(500)에서 대기되는 시간이 일정 시간으로 지연되는 경우에도 버퍼부(500)의 주변온도에 의하여 웨이퍼(W)의 온도가 상승되는 것을 방지함과 아울러 섭씨 23도씨와 같은 기준온도값(Ts)으로 유지시킬 수 있다.
즉, 웨이퍼(W)의 전면에 걸친 온도분포는 균일하게 형성된다. 따라서, 웨이퍼(W) 상에 형성된 회로패턴의 선폭(CD; critical dimension)이 편차가 발생되는 것이 방지될 수 있다.
또한, 상기와 같은 과정을 거치는 웨이퍼들(W)이 서로 버퍼부(500)에서 대기되는 대기시간이 서로 다르게 이루어진 다 할지라도 웨이퍼(W)의 온도분포 불균일에 의한 선폭이 편차되는 것을 방지하여 상기 선폭이 균일하게 되도록 할 수 있다.
또한, 본 발명은 상기와 같이 별도의 냉각수단(600)을 통하여 버퍼부(500)의 주변온도를 냉각시키어 줌으로써, critical layer KrF 공정에서 CD 문제로 인한 제품 불량 및 제품 수율의 하락을 방지할 수 있다.
이상에서 설명한 바와 같이, 본 발명은 웨이퍼가 베이크 처리 전과 후에 대기되는 공간인 버퍼부에 별도의 냉각수단을 구비하도록 하여, 베이크가 완료되어 버퍼부에서 대기되는 웨이퍼가 일정 시간 딜레이(delay)되어 대기되는 경우에도, 웨이퍼에 형성된 패턴의 선폭을 균일하게 형성시킬 수 있는 효과가 있다.
또한, 본 발명은 버퍼부에서 대기중인 웨이퍼가 일정 온도 이상으로 상승을 억제하도록 할 수 있는 효과가 있다.
또한, 본 발명은 상기와 같이 별도의 냉각수단을 통하여 버퍼부의 주변온도를 냉각시키어 줌으로써, critical layer KrF 공정에서 CD의 편차등의 문제로 인한 제품 불량 및 제품 수율의 하락을 방지할 수 있는 효과가 있다.
Claims (6)
- 웨이퍼가 대기되는 버퍼부;상기 웨이퍼를 이송시키는 이송암;상기 이송암에 의하여 이송된 웨이퍼를 외부로부터 전원을 인가받아 일정 온도 이상으로 가열시키는 핫 플레이트;상기 가열된 웨이퍼를 상기 이송암에 의하여 이송받아 기설정된 제 1냉각온도로 냉각시키는 냉각 플레이트; 및상기 냉각된 웨이퍼를 상기 이송암에 의하여 이송받아 제 2냉각온도로 추가로 냉각시키는 냉각수단을 포함하는 반도체 소자 제조용 베이크 유니트.
- 제 1항에 있어서,상기 냉각수단은 원판형상의 플레이트와, 상기 플레이트의 내부에 마련되어 냉매가 유동되는 냉각유로와, 상기 냉각유로와 연통되어 상기 냉매를 상기 냉각유로에 공급하는 냉매공급기와, 상기 냉각유로와 상기 냉매공급기의 사이에 설치되어 상기 냉매를 상기 냉각유로에서 순환시키는 순환펌프와, 상기 순환되는 냉매의 온도를 상기 제 2냉각온도로 유지시키는 온도제어기를 구비하는 반도체 소자 제조용 베이크 유니트.
- 제 2항에 있어서,상기 플레이트는 상기 버퍼부의 상면부와 접촉되도록 설치된 것을 특징으로 하는 반도체 소자 제조용 베이크 유니트.
- 제 2항에 있어서,상기 플레이트는 상기 버퍼부의 상면부로부터 일정 거리 이격되도록 설치된 것을 특징으로 하는 반도체 소자 제조용 베이크 유니트.
- 제 2항에 있어서,상기 냉각유로는 상기 플레이트의 내부에 다수개의 동심원들 형상으로 마련되는 것을 특징으로 하는 반도체 소자 제조용 베이크 유니트.
- 제 2항에 있어서,상기 냉각수단은 상기 버퍼부의 외부에 위치되어 상기 버퍼부의 주변온도를 감지하는 온도센서와, 상기 온도센서에 의하여 감지된 상기 주변온도가 전송되는 제어부를 더 구비하되,상기 제어부는 기준온도값이 기설정되고, 상기 온도제어기와 전기적으로 연결되어, 상기 주변온도가 상기 기준온도값과 동일해지도록 상기 제 1냉각온도를 게어하고,상기 주변온도와 상기 제 1냉각온도는 서로 반비례되는 것을 특징으로 하는 반도체 소자 제조용 베이크 유니트.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060118376A KR20080048242A (ko) | 2006-11-28 | 2006-11-28 | 반도체 소자 제조용 베이크 유니트 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060118376A KR20080048242A (ko) | 2006-11-28 | 2006-11-28 | 반도체 소자 제조용 베이크 유니트 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20080048242A true KR20080048242A (ko) | 2008-06-02 |
Family
ID=39804494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060118376A KR20080048242A (ko) | 2006-11-28 | 2006-11-28 | 반도체 소자 제조용 베이크 유니트 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20080048242A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101005885B1 (ko) * | 2008-10-24 | 2011-01-06 | 세메스 주식회사 | 베이크 장치 및 이를 사용한 베이크 방법 |
-
2006
- 2006-11-28 KR KR1020060118376A patent/KR20080048242A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101005885B1 (ko) * | 2008-10-24 | 2011-01-06 | 세메스 주식회사 | 베이크 장치 및 이를 사용한 베이크 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100274127B1 (ko) | 기판 온도 제어방법, 기판 열처리장치 및 기판 지지장치 | |
| JP3276553B2 (ja) | 処理装置及び処理方法 | |
| US8375884B2 (en) | Substrate processing apparatus | |
| JPH10256344A (ja) | 基板冷却方法および基板処理装置および基板搬送装置 | |
| TWI647800B (zh) | 熱處理裝置、基板處理裝置及熱處理方法 | |
| KR20070122390A (ko) | 기판 처리 방법 및 장치 | |
| US6169274B1 (en) | Heat treatment apparatus and method, detecting temperatures at plural positions each different in depth in holding plate, and estimating temperature of surface of plate corresponding to detected result | |
| KR101109080B1 (ko) | 베이크 장치 및 그의 가열 플레이트 냉각 방법 | |
| JP2007294753A (ja) | 熱処理装置、熱処理方法、記憶媒体 | |
| JP4762743B2 (ja) | 熱処理装置 | |
| WO2008013211A1 (en) | Substrate processing method, program, computer-readable recording medium, and substrate processing system | |
| TW201117257A (en) | Temperature increase control method for heating device for substrate treatment system, program, computer recording medium, and substrate treatment system | |
| JP2003051439A (ja) | 熱処理方法及び熱処理装置 | |
| KR20080048242A (ko) | 반도체 소자 제조용 베이크 유니트 | |
| US6398429B1 (en) | Developing method and developing apparatus | |
| JPH08162405A (ja) | 熱処理方法及び熱処理装置並びに処理装置 | |
| KR100793171B1 (ko) | 베이크 공정 장치 및 상기 베이크 공정 장치에 구비되는 가열판의 냉각 방법 | |
| JPH11345765A (ja) | 半導体ウェ―ハ上のレジストをベ―キングするための装置 | |
| US20050173396A1 (en) | Heat-treating apparatus and heat-treating method | |
| JP3324974B2 (ja) | 熱処理装置及び熱処理方法 | |
| JP4053728B2 (ja) | 加熱・冷却処理装置及び基板処理装置 | |
| CN111276396B (zh) | 热处理装置和热处理方法 | |
| JP2005150696A (ja) | 熱処理装置および熱処理方法 | |
| JP2008226934A (ja) | 基板処理装置 | |
| JP3648150B2 (ja) | 冷却処理装置及び冷却処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20061128 |
|
| PG1501 | Laying open of application | ||
| PC1203 | Withdrawal of no request for examination | ||
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |