KR20080031916A - 광수신 장치, 시험 장치, 광수신 방법, 시험 방법, 테스트모듈, 및 반도체 칩 - Google Patents

광수신 장치, 시험 장치, 광수신 방법, 시험 방법, 테스트모듈, 및 반도체 칩 Download PDF

Info

Publication number
KR20080031916A
KR20080031916A KR1020087002390A KR20087002390A KR20080031916A KR 20080031916 A KR20080031916 A KR 20080031916A KR 1020087002390 A KR1020087002390 A KR 1020087002390A KR 20087002390 A KR20087002390 A KR 20087002390A KR 20080031916 A KR20080031916 A KR 20080031916A
Authority
KR
South Korea
Prior art keywords
cycle
integrator
current
current cycle
optical signal
Prior art date
Application number
KR1020087002390A
Other languages
English (en)
Other versions
KR100932252B1 (ko
Inventor
토시유키 오카야스
다이스케 와타나베
Original Assignee
가부시키가이샤 어드밴티스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 어드밴티스트 filed Critical 가부시키가이샤 어드밴티스트
Publication of KR20080031916A publication Critical patent/KR20080031916A/ko
Application granted granted Critical
Publication of KR100932252B1 publication Critical patent/KR100932252B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60—Receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60—Receivers
    • H04B10/66—Non-coherent receivers, e.g. using direct detection
    • H04B10/69—Electrical arrangements in the receiver
    • H04B10/693—Arrangements for optimizing the preamplifier in the receiver
    • H04B10/6932—Bandwidth control of bit rate adaptation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N37/00—Details not covered by any other group of this subclass
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/07—Arrangements for monitoring or testing transmission systems; Arrangements for fault measurement of transmission systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Pathology (AREA)
  • Power Engineering (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)
  • Optical Communication System (AREA)
  • Light Receiving Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

광신호를 수신하고 상기 광신호에 의해 전송되는 디지탈 데이타의 데이타값을 출력하는 광수신 장치에 있어서, 광신호를 수신하고 광신호의 강도에 따른 광전류를 출력하는 수광 소자, 디지탈 데이타의 현재 사이클에 대응하는 광전류를 사이클 내의 소정의 기간 동안 적분하는 현재 사이클 적분기, 현재 사이클의 이전 사이클에 대응하는 광전류를 당해 사이클에서 소정의 기간과 실질적으로 동등한 기간 동안 적분하는 이전 사이클 적분기, 및 현재 사이클 적분기가 적분한 전하량과 이전 사이클 적분기가 적분한 전하량의 차분에 기초하여 디지탈 데이타의 현재 사이클에서의 데이타값을 출력하는 데이타값 식별 회로를 포함하는 광수신 장치를 제공한다.
Figure P1020087002390
시험장치, 광신호, 광전류, 수광소자, 광수신장치, 사이클적분기

Description

광수신 장치, 시험 장치, 광수신 방법, 시험 방법, 테스트 모듈, 및 반도체 칩{Light receiving apparatus, testing apparatus, light receiving method, testing method, test module, and semiconductor chip}
본 발명은 광신호에 의해 전송되는 디지탈 데이타의 데이타값을 출력하는 광수신 장치 및 반도체 회로 등의 피시험 디바이스를 시험하는 시험 장치에 관한 것이다. 본 출원은 다음의 일본국 출원에 관련된다. 문헌의 참조에 의한 편입이 인정되는 지정국에 대해서는 다음의 출원에 기재된 내용을 참조에 의해 본 출원에 편입하고, 본 출원의 일부로 한다.
일본특허출원 2005-216044 출원일 2005년 7월 26일
종래, 광통신의 광수신 장치에서는 광신호를 수신한 포토 다이오드가 생성하는 광유기(光誘起) 미약전류를 임피던스 변환 회로에 의해 전압 신호로 변환하고 있었다. 당해 전류의 전류값이 작으므로, 포토 다이오드로부터 임피던스 변환 회로까지의 전류 경로는 신호의 S/N비가 대단히 열화하는 장소이다. 또한, 공통 모드 잡음에 대한 내성도 낮다.
또한, 광송신 장치측의 레이저 다이오드가 출력하는 펄스는 상승 시간과 하강 시간이 비대칭이므로, 부호간 간섭에 의한 타이밍 지터가 증가한다. 더욱이, 광학계의 온도 드리프트는 전자 회로에 비해서 크므로, 클럭 복원 전송 방식(CDR 방식)을 채용하는 것이 많으며 통상은 AC 결합 방식으로 데이타 전송이 이루어진다. 이 때문에, 전송계의 저역차단 주파수를 넘지 않도록 부호화 할 필요가 있다.
이들 문제에 의해, 광수신 장치의 대역 제한, 송수신 전자회로의 증대 및 복잡화를 초래하고 있다. 채널당 신호 처리 회로 규모가 크면, 병렬 광전송을 수행할 경우에 코스트 퍼포먼스가 악화된다.
이러한 광전송의 문제에 대하여, 전기 전송의 경우에는 부호간 간섭을 저감하기 위해 수신 회로측에서 전하 연산을 수행하는 회로가 공지되어 있다(예를 들면, 특허문헌 1 참조). 당해 회로는 신호 파형의 이전 사이클에서 충전되는 전하와 현재 사이클에서 충전되는 전하의 차분을 구함으로써 부호간 간섭을 저감하는 회로이다.
[특허문헌 1]
일본특허공개 2005-25768호 공보, 제17 내지18 페이지, 제15도
그러나, 종래의 광전송에서는 상술한 부호간 간섭 문제, 잡음 문제, 전송계의 저역차단 주파수 문제는 해결되지 않고 있다.
이 때문에, 본 발명은 상술한 과제를 해결할 수 있는 광수신 장치, 시험 장치, 광수신 방법, 시험 방법, 테스트 모듈, 및 반도체 칩을 제공하는 것을 목적으로 한다. 이 목적은 청구의 범위의 독립항에 기재된 특징의 조합에 의해 달성된다. 또한, 종속항은 본 발명의 또 다른 유리한 구체예를 규정한다.
상기 과제를 해결하기 위하여, 본 발명의 제1 형태에 따르면, 광신호를 수신하고 광신호에 의해 전송되는 디지탈 데이타의 데이타값을 출력하는 광수신 장치에 있어서, 광신호를 수신하고, 광신호의 강도에 따른 광전류를 출력하는 수광 소자; 디지탈 데이타의 현재 사이클에 대응하는 광전류를 사이클 내의 소정의 기간 동안 적분하는 현재 사이클 적분기; 현재 사이클의 이전 사이클에 대응하는 광전류를 당해 사이클에서 소정의 기간과 실질적으로 동등한 기간 동안 적분하는 이전 사이클 적분기; 및 현재 사이클 적분기가 적분한 전하량과 이전 사이클 적분기가 적분한 전하량의 차분에 기초하여 디지탈 데이타의 현재 사이클에서의 데이타값을 출력하는 데이타값 식별 회로를 포함하는 광수신 장치를 제공한다.
현재 사이클 적분기는 수광 소자의 전류 출력단 및 데이타값 식별 회로의 전압 입력단을 접속하는 현재 사이클 전송로 및 소정의 기준 전위와의 사이에 설치된 캐패시터를 포함하여도 된다. 이전 사이클 적분기는 수광 소자의 전류 출력단과 데이타값 식별 회로의 전압 입력단 사이에 현재 사이클 전송로와 병렬로 설치된 캐패시터를 포함하여도 된다.
광수신 장치는, 이전 사이클에서의 광전류를 이전 사이클 적분기에 공급하는 이전 사이클 제어부; 현재 사이클에서의 광전류를 현재 사이클 적분기에 공급하는 현재 사이클 제어부; 및 현재 사이클에서 현재 사이클 적분기의 양전하가 축적된 단자와 이전 사이클 적분기의 음전하가 축적된 단자를 접속하며, 이전 사이클 적분기가 축적한 전하량에 따라 현재 사이클 적분기를 방전시키는 차분 제어부
를 더 포함하여도 된다.
이전 사이클 제어부는 이전 사이클 적분기의 수광 소자측의 단자를 수광 소자 또는 기준 전위의 어느 쪽에 접속할 지를 선택하는 제1 스위치를 포함하며, 현재 사이클 제어부는 현재 사이클 적분기의 수광 소자측의 단자를 수광 소자 또는 기준 전위의 어느 쪽에 접속할 지를 선택하는 제2 스위치를 포함하며, 차분 제어부는 이전 사이클 적분기의 데이타값 식별 회로측의 단자를 현재 사이클 적분기의 수광 소자측의 단자 또는 기준 전위의 어느 쪽에 접속할 지를 선택하는 제3 스위치를 포함하여도 된다.
데이타값 식별 회로는, 현재 사이클 적분기가 적분한 전하량이 이전 사이클 적분기가 적분한 전하량보다 클 경우 현재 사이클에서의 데이타값으로서 하이 레벨을 출력하며, 현재 사이클 적분기가 적분한 전하량이 이전 사이클 적분기가 적분한 전하량보다 작을 경우 현재 사이클에서의 데이타값으로서 로우 레벨을 출력하며, 현재 사이클 적분기가 적분한 전하량이 이전 사이클 적분기가 적분한 전하량과 실질적으로 동등할 경우 현재 사이클에서의 데이타값으로서 이전 사이클에서의 데이타값을 출력하여도 된다.
본 발명의 제2 형태에 따르면, 광신호를 수신하고 광신호에 의해 전송되는 디지탈 데이타의 데이타값을 출력하는 광수신 장치에 있어서, 광신호를 수신하고, 광신호의 강도에 따른 광전류를 출력하는 수광 소자; 디지탈 데이타의 짝수 사이클에 대응하는 광전류를 사이클 내의 소정의 기간 동안 적분하는 제1의 현재 사이클 적분기; 제1의 현재 사이클 적분기가 적분하고 있는 사이클의 이전 사이클에 대응하는 광전류를 당해 사이클에서 소정의 기간과 실질적으로 동등한 기간 동안 적분하는 제1의 이전 사이클 적분기; 디지탈 데이타의 홀수 사이클에 대응하는 광전류를 당해 사이클에서 소정의 기간과 실질적으로 동등한 기간 동안 적분하는 제2의 현재 사이클 적분기; 제2의 현재 사이클 적분기가 적분하고 있는 사이클의 이전 사이클에 대응하는 광전류를 당해 사이클에서 소정의 기간과 실질적으로 동등한 기간 동안 적분하는 제2의 이전 사이클 적분기; 제1의 현재 사이클 적분기가 적분한 전하량과 제1의 이전 사이클 적분기가 적분한 전하량의 차분에 기초하여 디지탈 데이타의 짝수 사이클에서의 데이타값을 출력하는 제1의 데이타값 식별 회로; 및 제2의 현재 사이클 적분기가 적분한 전하량과 제2의 이전 사이클 적분기가 적분한 전하량의 차분에 기초하여 디지탈 데이타의 홀수 사이클에서의 데이타값을 출력하는 제2의 데이타값 식별 회로를 포함하는 광수신 장치를 제공한다.
본 발명의 제3 형태에 따르면, 피시험 디바이스를 시험하는 시험 장치에 있어서, 피시험 디바이스를 탑재하는 테스트 헤드; 테스트 헤드를 통해서 피시험 디바이스와 디지탈 데이타를 주고 받으며, 피시험 디바이스의 양부를 판정하는 본체부; 테스트 헤드 및 본체부에 설치되며, 전송해야 할 디지탈 데이타를 광신호로서 송신하는 광송신 장치; 및 테스트 헤드 및 본체부에 설치되며, 광신호를 수신하고 광신호에 의해 전송되는 디지탈 데이타의 데이타값을 출력하는 광수신 장치
를 포함하며, 광수신 장치는, 광신호를 수신하고, 광신호의 강도에 따른 광전류를 출력하는 수광 소자; 디지탈 데이타의 현재 사이클에 대응하는 광전류를 사이클 내의 소정의 기간 동안 적분하는 현재 사이클 적분기; 현재 사이클의 이전 사이클에 대응하는 광전류를 당해 사이클에서 소정의 기간과 실질적으로 동등한 기간 동안 적분하는 이전 사이클 적분기; 및 현재 사이클 적분기가 적분한 전하량과 이전 사이클 적분기가 적분한 전하량의 차분에 기초하여 디지탈 데이타의 현재 사이클에서의 데이타값을 출력하는 데이타값 식별 회로를 포함하는 시험 장치를 제공한다.
본 발명의 제4 형태에 따르면, 피시험 디바이스를 시험하는 시험 장치에 있어서, 피시험 디바이스를 탑재하는 테스트 헤드; 테스트 헤드를 통해서 피시험 디바이스와 디지탈 데이타를 주고 받으며, 피시험 디바이스의 양부를 판정하는 본체부; 테스트 헤드 및 본체부에 설치되며, 전송해야 할 디지탈 데이타를 광신호로서 송신하는 광송신 장치; 및 테스트 헤드 및 본체부에 설치되며, 광신호를 수신하고 광신호에 의해 전송되는 디지탈 데이타의 데이타값을 출력하는 광수신 장치를 포함하며, 광수신 장치는, 광신호를 수신하고, 광신호의 강도에 따른 광전류를 출력하는 수광 소자; 디지탈 데이타의 짝수 사이클에 대응하는 광전류를 사이클 내의 소정의 기간 동안 적분하는 제1의 현재 사이클 적분기; 제1의 현재 사이클 적분기가 적분하고 있는 사이클의 이전 사이클에 대응하는 광전류를 당해 사이클에서 소정의 기간과 실질적으로 동등한 기간 동안 적분하는 제1의 이전 사이클 적분기; 디지탈 데이타의 홀수 사이클에 대응하는 광전류를 당해 사이클에서 소정의 기간과 실질적으로 동등한 기간 동안 적분하는 제2의 현재 사이클 적분기; 제2의 현재 사이클 적분기가 적분하고 있는 사이클의 이전 사이클에 대응하는 광전류를 당해 사이클에서 소정의 기간과 실질적으로 동등한 기간 동안 적분하는 제2의 이전 사이클 적분기; 제1의 현재 사이클 적분기가 적분한 전하량과 제1의 이전 사이클 적분기가 적분한 전하량의 차분에 기초하여 디지탈 데이타의 짝수 사이클에서의 데이타값을 출력하는 제1의 데이타값 식별 회로; 및 제2의 현재 사이클 적분기가 적분한 전하량과 제2의 이전 사이클 적분기가 적분한 전하량의 차분에 기초하여 디지탈 데이타의 홀수 사이클에서의 데이타값을 출력하는 제2의 데이타값 식별 회로를 포함하는 시험 장치를 제공한다.
본 발명의 제5 형태에 따르면, 광신호를 수신하고 광신호에 의해 전송되는 디지탈 데이타의 데이타값을 출력하는 광수신 방법에 있어서, 수광 소자를 이용해서 광신호를 수신하고, 광신호의 강도에 따른 광전류를 출력하는 수광 단계; 디지탈 데이타의 현재 사이클에 대응하는 광전류를 사이클 내의 소정의 기간 동안 적분하는 현재 사이클 적분 단계; 현재 사이클의 이전 사이클에 대응하는 광전류를 당해 사이클에서 소정의 기간과 실질적으로 동등한 기간 동안 적분하는 이전 사이클 적분 단계; 및 현재 사이클 적분 단계에서 적분한 전하량과 이전 사이클 적분 단계에서 적분한 전하량의 차분에 기초하여 디지탈 데이타의 현재 사이클에서의 데이타값을 출력하는 데이타값 식별 단계를 포함하는 광수신 방법을 제공한다.
본 발명의 제6 형태에 따르면, 피시험 디바이스를 시험하는 시험 방법에 있어서, 시험 장치의 테스트 헤드에 피시험 디바이스를 탑재하는 단계; 시험 장치의 본체부를 이용하여 테스트 헤드를 통해서 피시험 디바이스와 디지탈 데이타를 주고 받으며, 피시험 디바이스의 양부를 판정하는 단계; 테스트 헤드 및 본체부에 설치된 광송신 장치를 이용하여 전송해야 할 디지탈 데이타를 광신호로서 송신하는 송신 단계; 및 테스트 헤드 및 본체부에 설치된 광수신 장치를 이용하여 광신호를 수신하고 광신호에 의해 전송되는 디지탈 데이타의 데이타값을 출력하는 수신 단계를 포함하며, 수신 단계는, 광수신 장치의 수광 소자를 이용해서 광신호를 수신하고, 광신호의 강도에 따른 광전류를 출력하는 수광 단계; 디지탈 데이타의 현재 사이클에 대응하는 광전류를 사이클 내의 소정의 기간 동안 적분하는 현재 사이클 적분 단계; 현재 사이클의 이전 사이클에 대응하는 광전류를 당해 사이클에서 소정의 기간과 실질적으로 동등한 기간 동안 적분하는 이전 사이클 적분 단계; 및 현재 사이클 적분 단계에서 적분한 전하량과 이전 사이클 적분 단계에서 적분한 전하량의 차분에 기초하여 디지탈 데이타의 현재 사이클에서의 데이타값을 출력하는 데이타값 식별 단계를 포함하는 시험 방법을 제공한다.
본 발명의 제7 형태에 따르면, 피시험 디바이스를 시험하는 시험 장치에 설치되며, 광신호를 수신하고 광신호에 의해 전송되는 디지탈 데이타의 데이타값을 출력하는 테스트 모듈에 있어서, 광신호를 수신하고, 광신호의 강도에 따른 광전류를 출력하는 수광 소자; 디지탈 데이타의 현재 사이클에 대응하는 광전류를 사이클 내의 소정의 기간 동안 적분하는 현재 사이클 적분기; 현재 사이클의 이전 사이클에 대응하는 광전류를 당해 사이클에서 소정의 기간과 실질적으로 동등한 기간 동안 적분하는 이전 사이클 적분기; 및 현재 사이클 적분기가 적분한 전하량과 이전 사이클 적분기가 적분한 전하량의 차분에 기초하여 디지탈 데이타의 현재 사이클에서의 데이타값을 출력하는 데이타값 식별 회로를 포함하는 테스트 모듈을 제공한다.
본 발명의 제8 형태에 따르면, 피시험 디바이스를 시험하는 시험 장치에 설치되며, 광신호를 수신하고 광신호에 의해 전송되는 디지탈 데이타의 데이타값을 출력하는 테스트 모듈에 있어서, 광신호를 수신하고, 광신호의 강도에 따른 광전류를 출력하는 수광 소자; 디지탈 데이타의 짝수 사이클에 대응하는 광전류를 사이클 내의 소정의 기간 동안 적분하는 제1의 현재 사이클 적분기; 제1의 현재 사이클 적분기가 적분하고 있는 사이클의 이전 사이클에 대응하는 광전류를 당해 사이클에서 소정의 기간과 실질적으로 동등한 기간 동안 적분하는 제1의 이전 사이클 적분기; 디지탈 데이타의 홀수 사이클에 대응하는 광전류를 당해 사이클에서 소정의 기간과 실질적으로 동등한 기간 동안 적분하는 제2의 현재 사이클 적분기; 제2의 현재 사이클 적분기가 적분하고 있는 사이클의 이전 사이클에 대응하는 광전류를 당해 사이클에서 소정의 기간과 실질적으로 동등한 기간 동안 적분하는 제2의 이전 사이클 적분기; 제1의 현재 사이클 적분기가 적분한 전하량과 제1의 이전 사이클 적분기가 적분한 전하량의 차분에 기초하여 디지탈 데이타의 짝수 사이클에서의 데이타값을 출력하는 제1의 데이타값 식별 회로; 및 제2의 현재 사이클 적분기가 적분한 전하량과 제2의 이전 사이클 적분기가 적분한 전하량의 차분에 기초하여 디지탈 데이타의 홀수 사이클에서의 데이타값을 출력하는 제2의 데이타값 식별 회로를 포함하는 테스트 모듈을 제공한다.
본 발명의 제9 형태에 따르면, 광신호를 수신하고 광신호에 의해 전송되는 디지탈 데이타의 데이타값을 출력하는 광수신 장치를 반도체 기판 상에 포함하는 반도체 칩에 있어서, 광수신 장치는, 광신호를 수신하고, 광신호의 강도에 따른 광전류를 출력하는 수광 소자; 디지탈 데이타의 현재 사이클에 대응하는 광전류를 사이클 내의 소정의 기간 동안 적분하는 현재 사이클 적분기; 현재 사이클의 이전 사이클에 대응하는 광전류를 당해 사이클에서 소정의 기간과 실질적으로 동등한 기간 동안 적분하는 이전 사이클 적분기; 및 현재 사이클 적분기가 적분한 전하량과 이전 사이클 적분기가 적분한 전하량의 차분에 기초하여 디지탈 데이타의 현재 사이클에서의 데이타값을 출력하는 데이타값 식별 회로를 포함하는 반도체 칩을 제공한다.
본 발명의 제10 형태에 따르면, 광신호를 수신하고 광신호에 의해 전송되는 디지탈 데이타의 데이타값을 출력하는 광수신 장치를 반도체 기판 상에 포함하는 반도체 칩에 있어서, 광수신 장치는, 광신호를 수신하고, 광신호의 강도에 따른 광전류를 출력하는 수광 소자; 디지탈 데이타의 짝수 사이클에 대응하는 광전류를 사이클 내의 소정의 기간 동안 적분하는 제1의 현재 사이클 적분기; 제1의 현재 사이클 적분기가 적분하고 있는 사이클의 이전 사이클에 대응하는 광전류를 당해 사이클에서 소정의 기간과 실질적으로 동등한 기간 동안 적분하는 제1의 이전 사이클 적분기; 디지탈 데이타의 홀수 사이클에 대응하는 광전류를 당해 사이클에서 소정의 기간과 실질적으로 동등한 기간 동안 적분하는 제2의 현재 사이클 적분기; 제2의 현재 사이클 적분기가 적분하고 있는 사이클의 이전 사이클에 대응하는 광전류를 당해 사이클에서 소정의 기간과 실질적으로 동등한 기간 동안 적분하는 제2의 이전 사이클 적분기; 제1의 현재 사이클 적분기가 적분한 전하량과 제1의 이전 사이클 적분기가 적분한 전하량의 차분에 기초하여 디지탈 데이타의 짝수 사이클에서의 데이타값을 출력하는 제1의 데이타값 식별 회로; 및 제2의 현재 사이클 적분기가 적분한 전하량과 제2의 이전 사이클 적분기가 적분한 전하량의 차분에 기초하여 디지탈 데이타의 홀수 사이클에서의 데이타값을 출력하는 제2의 데이타값 식별 회로를 포함하는 반도체 칩을 제공한다.
또한, 상기 발명의 개요는 본 발명이 필요로 하는 특징의 모두를 열거한 것이 아니며, 이들 특징군의 서브 콤비네이션도 또한 발명이 될 수 있다.
[발명의 효과]
본 발명에 따르면, 광전송에 의해 전송되는 디지탈 데이타의 데이타값을 부호간 간섭 등의 영향을 저감해서 높은 정밀도로 식별할 수 있다.
도 1은 본 발명의 실시 형태에 관한 시험 장치(100)의 구성의 일례를 도시하는 도면이다.
도 2는 광수신 장치(40)의 기능 블록의 일례를 도시하는 도면이다.
도 3은 수광 소자(42)가 출력하는 광전류의 파형의 일례를 도시하는 도면이다.
도 4는 광수신 장치(40)의 회로 구성의 일례를 도시하는 도면이다.
도 5는 도 4에 나타낸 광수신 장치(40)의 동작의 일례를 도시하는 타이밍 차트이다.
도 6은 광수신 장치(40)의 구성의 다른 예를 도시하는 도면이다.
도 7은 도 6에 나타낸 광수신 장치(40)의 동작의 일례를 도시하는 타이밍 차 트이다.
도 8은 광수신 장치(40)의 구성의 다른 예를 도시하는 도면이다.
도 9는 데이타값 식별 회로(52)의 구성의 다른 예를 도시하는 도면이다.
<부호의 설명>
10 본체부, 20 테스트 헤드, 30 광송신 장치, 40 광수신 장치, 42 수광 소자, 44 1사이클 지연 요소, 46 이전 사이클 적분기, 48 현재 사이클 적분기, 50 차분 산출기, 52 데이타값 식별 회로, 54 제1 스위치, 56 제2 스위치, 57 현재 사이클 전송로, 58 제3 스위치, 59 이전 사이클 전송로, 60 논리 식별기, 62 플립플롭, 64 다이오드, 66 제4 스위치, 68 제5 스위치, 100 시험 장치, 200 피시험 디바이스
이하, 발명의 실시 형태를 통해서 본 발명을 설명하지만, 이하의 실시 형태는 청구의 범위에 따른 발명을 한정하는 것이 아니며 또한 실시 형태에서 설명되는 특징의 조합의 모두가 발명의 해결 수단에 필수적인 것은 아니다.
도 1은 본 발명의 실시 형태에 관한 시험 장치(100)의 구성의 일례를 도시하는 도면이다. 시험 장치(100)는 반도체 회로 등의 피시험 디바이스(200)를 시험하는 장치이며, 본체부(10) 및 테스트 헤드(20)를 포함한다. 테스트 헤드(20)는 피시험 디바이스(200)를 탑재하고, 피시험 디바이스(200)와 신호를 주고 받는다.
또한, 본체부(10)는 테스트 헤드(20)를 통해서 피시험 디바이스(200)와 신호를 주고 받으며, 피시험 디바이스(200)의 양부를 판정한다. 예를 들면, 본체부(10)는 피시험 디바이스(200)에 입력해야 할 시험 신호를 테스트 헤드(20)를 통 해서 피시험 디바이스(200)에 공급하고, 피시험 디바이스(200)가 출력하는 출력 신호를 테스트 헤드(20)를 통해서 수취한다. 그리고, 본체부(10)는 당해 출력 신호에 기초하여 피시험 디바이스(200)의 양부를 판정한다.
또한, 본체부(10) 및 테스트 헤드(20)는 신호를 전송하기 위한 광송신 장치(30) 및 광수신 장치(40)를 각각 포함한다. 광송신 장치(30) 및 광수신 장치(40)는 본체부(10)와 테스트 헤드(20)를 접속하는 복수의 광섬유를 통해서 광신호를 전송한다. 본체부(10)와 테스트 헤드(20)의 간격은 예를 들면 10m 이하의 근거리이므로, 저비용으로 복수의 광섬유를 병렬로 설치할 수 있다. 광송신 장치(30)는 공지의 장치를 이용할 수 있다.
또한, 본 예에서는 본체부(10)와 테스트 헤드(20)의 사이에서 신호를 전송하기 위해 광송신 장치(30) 및 광수신 장치(40)를 각각 포함하지만, 시험 장치(100)는 광송신 장치(30) 및 광수신 장치(40)의 적어도 한 쪽을 포함하는 테스트 모듈을 원하는 장소에 구비하여도 된다. 예를 들면, 광섬유를 이용해서 신호를 전송할 수 있는 원하는 장소에 당해 테스트 모듈을 구비하여도 된다.
도 2는 광수신 장치(40)의 기능 블록의 일례를 도시하는 도면이다. 광수신 장치(40)는 광송신 장치(30)가 송신한 광신호를 수신하고, 광신호에 의해 전송되는 디지탈 데이타의 데이타값을 출력하는 장치이며, 수광 소자(42), 1사이클 지연 요소(44), 이전 사이클 적분기(46), 현재 사이클 적분기(48), 차분 산출기(50), 및 데이타값 식별 회로(52)를 포함한다.
수광 소자(42)는 광신호를 수신하고, 광신호의 강도에 따른 광전류를 출력한 다. 예를 들면, 수광 소자(42)는 포토 다이오드이다. 즉, 수광 소자(42)가 출력하는 광전류는 광신호에 의해 전송되는 디지탈 데이타의, 각 데이타 사이클에서의 데이타값의 천이에 따라 변화된다.
현재 사이클 적분기(48)는 디지탈 데이타의 현재 사이클에 대응하는 광전류를 사이클 내의 소정의 기간 동안 적분한다. 예를 들면, 현재 사이클 적분기(48)는 당해 광전류에 의해 충전되는 캐패시터를 포함하며, 당해 사이클의 전체 기간에서 광전류를 당해 캐패시터에 공급하고, 당해 캐패시터에 축적되는 전하량에 의해 당해 광전류를 적분한다.
1사이클 지연 요소(44)는 수광 소자(42)가 출력하는 광전류를 디지탈 데이타의 1 데이타 사이클 지연시켜서 이전 사이클 적분기(46)에 공급한다. 이전 사이클 적분기(46)는 현재 사이클 적분기(48)가 광전류를 적분하는 현재 사이클 전의 데이타 사이클에 대응하는 광전류를 당해 데이타 사이클에서 상술한 소정의 기간과 실질적으로 동등한 기간 동안 적분한다. 예를 들면, 이전 사이클 적분기(46)는 당해 광전류에 의해 충전되는 캐패시터를 포함하며, 당해 사이클의 전체 기간에서 광전류를 당해 캐패시터에 공급하고, 당해 캐패시터에 축적되는 전하량에 의해 당해 광전류를 적분한다.
차분 산출기(50)는 현재 사이클 적분기(48)가 현재 사이클에서 광전류를 적분한 전하량과 이전 사이클 적분기(46)가 이전 사이클에서 광전류를 적분한 전하량의 차분을 산출한다. 본 예에 있어서, 차분 산출기(50)는 현재 사이클 적분기(48)가 적분한 전하량으로부터 이전 사이클 적분기(46)가 적분한 전하량을 뺀다.
데이타값 식별 회로(52)는 차분 산출기(50)가 산출한 차분에 기초하여 디지탈 데이타의 현재 사이클에서의 데이타값을 출력한다. 예를 들면, 데이타값 식별 회로(52)는 현재 사이클 적분기(48)가 적분한 전하량이 이전 사이클 적분기(46)가 적분한 전하량보다 클 경우, 디지탈 데이타의 현재 사이클에서의 데이타값으로서 하이 레벨을 출력한다. 또한, 현재 사이클 적분기(48)가 적분한 전하량이 이전 사이클 적분기(46)가 적분한 전하량보다 작을 경우, 현재 사이클에서의 데이타값으로서 로우 레벨을 출력한다. 또한, 현재 사이클 적분기(48)가 적분한 전하량이 이전 사이클 적분기(46)가 적분한 전하량과 실질적으로 동등할 경우, 현재 사이클에서의 데이타값으로서 이전 사이클에서의 데이타값을 출력한다.
도 3은 수광 소자(42)가 출력하는 광전류의 파형의 일례를 도시하는 도면이다. 도 3에서 가로축은 시간을 나타내며 세로축은 전류값을 나타낸다. 또한, 본 예에 있어서 광신호에 의해 전송되는 디지탈 데이타는 소정의 데이타 사이클(tn -1∼tn, tn∼tn +1, ···)을 포함한다. 현재의 데이타 사이클을 [tn∼tn +1]로 하면, 현재 사이클 적분기(48)는 당해 사이클에서의 광전류를 적분한다. 광전류를 현재 사이클에서 적분한 전하량 Qn은 현재 사이클의 전류 파형의 면적으로 나타난다.
또한, 이전 사이클 적분기(46)는 이전 사이클 [tn -1∼tn]에서의 광전류를 적분한다. 광전류를 이전 사이클에서 적분한 전하량 Qn -1은 이전 사이클의 전류 파형의 면적으로 나타난다.
포토 다이오드 등의 수광 소자(42)가 생성하는 광전류의 파형은 소정의 상승 시간 및 하강 시간을 갖기 때문에, 데이타 사이클이 짧으면 도 3에 나타내는 바와 같이 전류 파형이 소정의 하이 레벨 또는 로우 레벨로 안정되지 않을 경우가 있다. 이러한 경우, 전류값 또는 전류값을 변환한 전압값에 의해 광전류를 복조하면, 데이타값을 높은 정밀도로 복조할 수 없다.
그러나, 도 2에 나타낸 광수신 장치(40)와 같이, 이전 사이클에서의 광전류의 적분값과 현재 사이클에서의 광전류의 적분값을 비교함으로써, 현재 사이클의 데이타값을 높은 정밀도로 식별할 수 있다. 예를 들면, 현재 사이클에서의 광전류의 적분값이 이전 사이클에서의 광전류의 적분값보다 클 경우, 광전류가 증대하고 있는 것을 나타내고 있으므로, 적어도 현재 사이클의 데이타값은 1인 것을 식별할 수 있다.
마찬가지로, 현재 사이클에서의 광전류의 적분값이 이전 사이클에서의 광전류의 적분값보다 작을 경우, 광전류가 감소하고 있는 것을 나타내고 있으므로, 적어도 현재 사이클의 데이타값은 0인 것을 식별할 수 있다. 또한, 현재 사이클에서의 광전류의 적분값이 이전 사이클에서의 광전류의 적분값과 동등할 경우, 광전류의 전류값이 포화하고 있는 것을 나타내고 있으므로, 현재 사이클의 데이타값은 이전 사이클의 데이타값과 동일한 것을 식별할 수 있다.
이와 같이, 광수신 장치(40)는 현재 사이클의 광전류의 적분값을 이전 사이클의 광전류의 적분값과 비교하고, 비교 결과에 근거해서 현재 사이클의 데이타값을 식별하므로, 광전류가 안정되지 않을 경우일지라도 데이타값을 높은 정밀도로 식별할 수 있다. 또한, 온도 변동, 소자 열화 등의 요인으로 데이타 전송속도에 대하여 장주기의 드리프트가 광전류에 중첩한 경우일지라도, 연속하는 사이클 간의 광전류의 적분값을 비교하므로, 당해 드리프트의 영향을 대단히 작게 할 수 있다.
또한, 예를 들면 데이타값 1이 장기간 연속되는 경우, 광전류의 전류값은 포화된다. 이러한 경우에, 전류값을 감소시키는 드리프트 성분이 생기면, 데이타값을 오식별한다. 이 때문에, 데이타값 식별 회로(52)는 현재 사이클 적분기(48)가 적분한 전하량과 이전 사이클 적분기(46)가 적분한 전하량의 차분이 미리 정해진 허용 범위 내일 경우에는, 전하량이 동등하다라고 하는 비교 결과를 산출하는 것이 바람직하다. 당해 허용 범위는 광전류에 중첩되는 드리프트 성분의 1 데이타 사이클당의 허용값에 근거해서 미리 정해져도 된다.
도 4는 광수신 장치(40)의 회로 구성의 일례를 도시하는 도면이다. 광수신 장치(40)는 수광 소자(42), 이전 사이클 적분기(46), 현재 사이클 적분기(48), 제1 스위치(54), 제2 스위치(56), 제3 스위치(58), 현재 사이클 전송로(57), 이전 사이클 전송로(59), 및 데이타값 식별 회로(52)를 포함한다. 도 4에 있어서, 도 2와 동일한 부호를 갖는 구성 요소는 도 2에서 설명한 구성 요소와 동일 또는 같은 기능 및 구성을 갖는다.
광수신 장치(40)는 반도체 칩에 형성되어도 된다. 예를 들면, 당해 반도체 칩은 반도체 기판 상에 신호 송신 장치(40)를 구비하여도 된다. 또한, 당해 반도체 칩에는 광수신 장치(40)의 구성의 일부가 형성되어도 된다.
현재 사이클 전송로(57)는 수광 소자(42)의 전류 출력단과 데이타값 식별 회로(52)의 전압 입력단을 접속한다. 현재 사이클 적분기(48)는 캐패시터이며, 현재 사이클 전송로(57)와 소정의 기준 전위의 사이에 데이타값 식별 회로(52)의 전압 입력단과 병렬로 설치된다. 이하, 당해 기준 전위로서 접지 전위를 이용해서 설명하지만, 당해 기준 전위는 접지 전위에 한정되지는 않는다.
이전 사이클 전송로(59)는 현재 사이클 전송로(57)와 병렬로 설치되며, 수광 소자(42)의 전류 출력단과 데이타값 식별 회로(52)의 전압 입력단을 접속한다. 이전 사이클 적분기(46)는 캐패시터이며, 이전 사이클 전송로(59)의 경로 상에 데이타값 식별 회로(52)의 전압 입력단과 직렬로 설치된다.
제1 스위치(54)는 이전 사이클 전송로(59) 상에서 수광 소자(42)와 이전 사이클 적분기(46)의 사이에 설치된다. 또한, 제1 스위치(54)는 이전 사이클 적분기(46)의 수광 소자(42)측의 단자를 수광 소자(42) 또는 접지 전위의 어느 쪽에 접속할 지를 선택한다. 즉, 제1 스위치(54)는 이전 사이클에서의 광전류를 이전 사이클 적분기(46)에 공급할 것인가 아닌가를 선택하는 이전 사이클 제어부로서 기능한다.
제2 스위치(56)는 현재 사이클 전송로(57) 상에서 수광 소자(42)와 현재 사이클 적분기(48)의 사이에 설치된다. 또한, 제2 스위치(56)는 현재 사이클 적분기(48)의 수광 소자(42)측의 단자를 수광 소자(42) 또는 접지 전위의 어느 쪽에 접속할 지를 선택한다. 즉, 제2 스위치(56)는 현재 사이클에서의 광전류를 현재 사이클 적분기(48)에 공급할 것인가 아닌가를 선택하는 현재 사이클 제어부로서 기능한다.
제3 스위치(58)는 이전 사이클 전송로(59) 상에서 이전 사이클 적분기(46)와 현재 사이클 적분기(48)의 사이에 설치된다. 또한, 제3 스위치(58)는 이전 사이클 적분기(46)의 데이타값 식별 회로(52)측의 단자를 현재 사이클 적분기(48)의 수광 소자(42)측의 단자 또는 접지 전위의 어느 쪽에 접속할 지를 선택한다. 즉, 제3 스위치(58)는 현재 사이클에서 현재 사이클 적분기(48)의 양전하 또는 음전하가 축적된 단자와 이전 사이클 적분기(46)의 음전하 또는 양전하가 축적된 단자를 접속하고, 이전 사이클 적분기가 축적한 전하량에 따라 현재 사이클 적분기(48)를 방전시킬 것인가 아닌가를 선택하는 차분 제어부로서 기능한다. 현재 사이클 적분기(48)를 방전시킴으로써 현재 사이클 적분기(48)에는 현재 사이클의 전하량으로부터 이전 사이클의 전하량을 뺀 차분의 전하량이 축적된다.
데이타값 식별 회로(52)는 논리 식별기(60) 및 플립플롭(62)을 포함한다. 논리 식별기(60)는 정입력 단자가 현재 사이클 적분기(48)에 접속되며, 부입력 단자가 접지 전위에 접속된다. 즉, 논리 식별기(60)는 현재 사이클 적분기(48)에 축적된 차분의 전하량에 따른 전압이 양 또는 음의 어느 쪽일지를 판별한다. 논리 식별기(60)는 현재 사이클 적분기(48)의 전압이 양일 경우에 하이 레벨의 신호를 플립플롭(62)에 공급하고, 현재 사이클 적분기(48)의 전압이 음일 경우에 로우 레벨의 신호를 플립플롭(62)에 공급한다. 여기서, 논리 식별기(60)는 히스테리시스 특성을 갖는 슈미트 트리거형의 증폭기인 것이 바람직하다.
플립플롭(62)은 논리 식별기(60)가 출력하는 신호를 주어지는 클럭에 따라 취득하여 출력한다. 또한, 현재 사이클 적분기(48)의 전압이 실질적으로 제로일 경우에 논리 식별기(60)의 출력은 하이 임피던스로 되고, 플립플롭(62)은 이전 사 이클의 데이타값을 보유해서 출력한다. 이러한 구성에 따라, 광신호에 의해 전송되는 디지탈 데이타의 데이타값을 출력할 수 있다. 또한, 본 예에서의 광수신 장치(40)에 의하면, 데이타값 식별 회로(52)와 현재 사이클 적분기(48)가 병렬로 설치되므로, 신호의 직류 성분도 전송할 수 있다.
도 5는 도 4에 나타낸 광수신 장치(40)의 동작의 일례를 도시하는 타이밍 차트이다. 광수신 장치(40)에는 소정의 데이타 사이클을 갖는 입력 데이타를 전송하는 광신호가 주어진다. 광수신 장치(40)는 제1 스위치(54), 제2 스위치(56), 및 제3 스위치(58)를 제어하는 제어 클럭 φ1, /φ1, φ2를 생성한다. 당해 제어 클럭은 입력 데이타에 동기해서 주어지는 소스 싱크로너스 클럭에 근거해서 생성하여도 된다. 광수신 장치(40)는 당해 소스 싱크로너스 클럭에 기초하여 제어 클럭을 생성하는 클럭 생성부를 더 포함하는 것이 바람직하다.
제어 클럭 φ1 및 제어 클럭 /φ1은 입력 데이타의 데이타 전송속도의 2배의 주기를 갖는 클럭이다. 또한, 제어 클럭 /φ1은 제어 클럭 φ1을 반전시킨 클럭이다. 또한, 제어 클럭 φ2는 제어 클럭 /φ1의 펄스 폭을 축소한 클럭이다.
이러한 제어 클럭을 이용하여 도 4에 나타낸 광수신 장치(40)를 동작시켰을 경우에 대해서 설명한다. 제1 스위치(54)는 제어 클럭 φ1이 하이 레벨일 경우에 이전 사이클 적분기(46)를 수광 소자(42)에 접속하고, 제어 클럭 φ1이 로우 레벨일 경우에 이전 사이클 적분기(46)를 접지 전위에 접속한다. 또한, 제2 스위치(56)는 제어 클럭 /φ1이 하이 레벨일 경우에 현재 사이클 적분기(48)를 수광 소자(42)에 접속하고, 제어 클럭 /φ1이 로우 레벨일 경우에 현재 사이클 적분기(48) 를 접지 전위에 접속한다. 또한, 제3 스위치(58)는 제어 클럭 φ2이 하이 레벨일 경우에 이전 사이클 적분기(46)를 현재 사이클 적분기(48)에 접속하고, 제어 클럭 φ2이 로우 레벨일 경우에 이전 사이클 적분기(46)를 접지 전위에 접속한다.
예를 들면, 현재 사이클이 Tn, 이전 사이클이 Tn -1일 경우, 이전 사이클에서 제1 스위치(54)가 온 상태로 되며, 제2 스위치(56) 및 제3 스위치(58)는 오프 상태로 된다. 이 때문에, 현재 사이클 적분기(48)의 양단이 접지 전위에 접속되고, 현재 사이클 적분기(48)에서의 축적 전하량은 제로가 된다. 또한, 이전 사이클 적분기(46)의 수광 소자(42)측 단자는 수광 소자(42)와 접속되고, 다른 쪽의 단자는 접지 전위에 접속된다. 또한, 당해 사이클의 직전에서는 제1 스위치(54) 및 제3 스위치(58)는 오프 상태이므로, 당해 사이클의 개시시의 이전 사이클 적분기(46)의 축적 전하량은 실질적으로 제로이다. 이 때문에, 이전 사이클 적분기(46)의 수광 소자(42)측 단자에는 당해 사이클의 광전류에 따른 전하량이 축적된다.
다음에, 현재 사이클에서 제1 스위치(54)가 오프 상태로 되며 제2 스위치(56)가 온 상태로 된다. 또한, 제3 스위치(58)는 당해 사이클의 개시시로부터 소정의 기간 동안 온 상태로 된다. 이 때문에, 현재 사이클 적분기(48)가 수광 소자(42)에 접속되며, 현재 사이클 적분기(48)는 당해 사이클의 광전류에 의해 충전된다. 또한, 현재 사이클 적분기(48)는 제3 스위치(58)를 통하여 이전 사이클 적분기(46)와 소정의 기간 동안 접속된다. 이 때, 접속되는 현재 사이클 적분기(48) 및 이전 사이클 적분기(46)의 각각의 단자에는 반대 부호의 전하량이 축적되어 있 으므로, 현재 사이클 적분기(48)는 이전 사이클 적분기(46)의 축적 전하량에 따라 방전된다. 이 때문에, 현재 사이클 적분기(48)에는 현재 사이클의 광전류를 적분한 전하량과 이전 사이클의 광전류를 적분한 전하량의 차분의 전하가 축적된다.
그리고, 논리 식별기(60)는 현재 사이클 적분기(48)의 전압이 양 또는 음의 어느 쪽인 지를 판정한다. 또한, 플립플롭(62)은 제어 클럭 φ1에 따라 논리 식별기(60)가 출력하는 비교 결과를 다음 사이클(Tn +1)에서 취득하고, 디지탈 데이타의 데이타값(Dn)으로서 출력한다.
이러한 제어에 의해, 부호간 간섭 등의 영향을 저감하고, 디지탈 데이타의 데이타값을 높은 정밀도로 식별할 수 있다. 또한, 본 예에서는 도 5에 나타내는 바와 같이 디지탈 데이타의 데이타값을 하나 걸러 식별하고 있지만, 다른 예에서는 도 4에 나타낸 회로를 병렬로 2개 설치하고, 디지탈 데이타의 짝수 사이클에서의 데이타값과 홀수 사이클에서의 데이타값을 각각 식별하여도 된다.
도 6은 광수신 장치(40)의 구성의 다른 예를 도시하는 도면이다. 본 예에서의 광수신 장치(40)는 도 4에 나타낸 광수신 장치(40)의 구성에서 수광 소자(42)를 제외한 회로와 실질적으로 동등한 제1 회로 및 제2 회로를 수광 소자(42)에 대하여 병렬로 2개 포함한다. 제1 회로는 디지탈 데이타의 짝수 사이클에서의 데이타값을 식별하고, 제2 회로는 디지탈 데이타의 홀수 사이클에서의 데이타값을 식별한다.
제1 회로 및 제2 회로는 도 4에 나타낸 회로의 제3 스위치(58)를 대신하여 제4 스위치(66) 및 제5 스위치(68)를 포함한다. 제4 스위치(66) 및 제5 스위 치(68)는 이전 사이클 적분기(46)와 현재 사이클 적분기(48)의 사이에 직렬로 설치되고, 양쪽 스위치가 온 상태로 되었을 경우에 이전 사이클 적분기(46)와 현재 사이클 적분기(48)를 접속하며, 적어도 어느 하나의 스위치가 오프 상태로 되었을 경우에 이전 사이클 적분기(46)를 접지 전위에 접속한다.
또한, 제1 회로의 제4 스위치(66)는 제어 클럭 /φ1에 의해 제어되며, 제5 스위치(68)는 제어 클럭 φ2'에 의해 제어된다. 본 예에 있어서, 제어 클럭 φ2'는 제어 클럭 φ1을 데이타 전송속도의 실질적으로 반주기 만큼 위상 시프트한 클럭이다. 즉, 제4 스위치(66) 및 제5 스위치(68)는 제어 클럭 /φ1과 제어 클럭 φ2'의 논리합이 하이 레벨이 될 경우에 이전 사이클 적분기(46)와 현재 사이클 적분기(48)를 접속하지만, 제어 클럭 /φ1과 제어 클럭 φ2'의 논리합은 도 5에서 설명한 제어 클럭 φ2와 등가이며, 제4 스위치(66) 및 제5 스위치(68)의 동작은 도 4에 나타낸 제3 스위치(58)의 동작과 등가이다.
또한, 제1 회로의 다른 스위치는 도 4에 나타낸 광수신 장치(40)에서 대응하는 스위치와 동일한 제어 클럭에 의해 제어된다. 또한, 제2 회로의 각각의 스위치는 제1 회로에서 대응하는 스위치의 제어 클럭을 반전한 제어 클럭에 의해 제어된다. 또한, 제1 회로 및 제2 회로의 각각의 현재 사이클 전송로에는 제1 회로와 제2 회로와의 사이에서 전류가 흐르는 것을 방지하는 다이오드(64)가 설치되는 것이 바람직하다. 다이오드(64)는 제1 회로 및 제2 회로의 각각의 이전 사이클 전송로에 설치되어도 된다.
도 7은 도 6에 나타낸 광수신 장치(40)의 동작의 일례를 도시하는 타이밍 차 트이다. 제1 회로의 동작은 도 5에 나타낸 광수신 장치(40)의 동작과 동일하다. 제1 회로는 디지탈 데이타의 짝수 사이클의 데이타값을 출력 데이타1로서 출력한다.
또한, 제2 회로는 제1 회로의 제어 클럭을 반전한 제어 클럭에 의해 제어되므로, 제2 회로는 제1 회로와 같은 동작을 1 데이타 사이클 지연되어 수행한다. 이에 따라, 제2 회로는 디지탈 데이타의 홀수 사이클의 데이타값을 출력 데이타2로서 출력한다. 이러한 구성에 의해, 광수신 장치(40)는 디지탈 데이타의 모든 데이타값을 높은 정밀도로 식별할 수 있다.
도 8은 광수신 장치(40)의 구성의 다른 예를 도시하는 도면이다. 본 예에서의 광수신 장치(40)는 도 4에 나타낸 광수신 장치(40)와 실질적으로 동일한 구성을 가지는 제1 회로 및 제2 회로를 독립해서 포함한다. 제1 회로 및 제2 회로를 제어하는 제어 클럭은 도 6에서 설명한 제1 회로 및 제2 회로와 동일하다. 이러한 구성에 의해서도, 제1 회로는 디지탈 데이타의 짝수 사이클의 데이타값을 식별하며, 제2 회로는 디지탈 데이타의 홀수 사이클의 데이타값을 식별한다. 이 때문에, 광수신 장치(40)는 디지탈 데이타의 모든 데이타값을 높은 정밀도로 식별할 수 있다.
도 9는 데이타값 식별 회로(52)의 구성의 다른 예를 도시하는 도면이다. 본 예에서의 광수신 장치(40)는 데이타값이 복수 종류의 값으로 천이하는 디지탈 데이타를 수신한다. 데이타값 식별 회로(52)는 복수의 논리 식별기(60), DAC(61), 및 디코더 회로(65)를 포함한다.
복수의 논리 식별기(60)는 디지탈 데이타의 데이타값의 천이량을 식별한다. 데이타값의 천이량은 이전 사이클의 광전류를 적분한 전하량과 현재 사이클의 광전류를 적분한 전하량의 차분에 의해 표현된다. 이 때문에, 각 논리 식별기(60)에는 각 천이량에 대응하는 역치전압이 DAC(70)로부터 주어지고, 각각의 역치전압과 현재 사이클 적분기(48)의 전압을 비교한다.
디코더 회로(65)는 각 논리 식별기(60)에서의 비교 결과에 기초하여 이전 사이클과 현재 사이클의 사이에서의 디지탈 데이타의 데이타값의 천이량을 산출한다. 또한, 디코더 회로(65)는 이전 사이클의 데이타값을 보유하고 있는 것이 바람직하다. 디코더 회로(65)는 산출한 데이타값의 천이량과 이전 사이클에서의 데이타값에 기초하여 현재 사이클의 데이타값을 식별하여 출력한다. 이러한 구성에 의해, 다치의 디지탈 데이타를 높은 정밀도로 식별할 수 있다.
이상, 본 발명을 실시 형태를 이용해서 설명하였지만, 본 발명의 기술적 범위는 상기 실시 형태에 기재된 범위에 한정되지는 않는다. 상기 실시 형태에 다양한 변경 또는 개량을 추가할 수 있다는 것이 당업자에게 명확하다. 이와 같은 변경 또는 개량을 추가한 형태도 본 발명의 기술적 범위에 포함될 수 있다는 것이 청구의 범위의 기재로부터 명확하다.
이상으로부터 분명한 바와 같이, 본 발명에 따르면, 광전송에 의해 전송되는 디지탈 데이타의 데이타값을 부호간 간섭 등의 영향을 저감해서 높은 정밀도로 식별할 수 있다.

Claims (15)

  1. 광신호를 수신하고, 상기 광신호에 의해 전송되는 디지탈 데이타의 데이타값을 출력하는 광수신 장치에 있어서,
    상기 광신호를 수신하고, 상기 광신호의 강도에 따른 광전류를 출력하는 수광 소자;
    상기 디지탈 데이타의 현재 사이클에 대응하는 상기 광전류를 사이클 내의 소정의 기간 동안 적분하는 현재 사이클 적분기;
    상기 현재 사이클의 이전 사이클에 대응하는 상기 광전류를 당해 사이클에서 상기 소정의 기간과 실질적으로 동등한 기간 동안 적분하는 이전 사이클 적분기; 및
    상기 현재 사이클 적분기가 적분한 전하량과 상기 이전 사이클 적분기가 적분한 전하량의 차분에 기초하여 상기 디지탈 데이타의 상기 현재 사이클에서의 데이타값을 출력하는 데이타값 식별 회로
    를 포함하는 광수신 장치.
  2. 제1항에 있어서,
    상기 현재 사이클 적분기는 상기 수광 소자의 전류 출력단 및 상기 데이타값 식별 회로의 전압 입력단을 접속하는 현재 사이클 전송로 및 소정의 기준 전위와의 사이에 설치된 캐패시터를 포함하는 광수신 장치.
  3. 제2항에 있어서,
    상기 이전 사이클 적분기는 상기 수광 소자의 전류 출력단과 상기 데이타값 식별 회로의 상기 전압 입력단 사이에 상기 현재 사이클 전송로와 병렬로 설치된 캐패시터를 포함하는 광수신 장치.
  4. 제1항에 있어서,
    상기 이전 사이클에서의 상기 광전류를 상기 이전 사이클 적분기에 공급하는 이전 사이클 제어부;
    상기 현재 사이클에서의 상기 광전류를 상기 현재 사이클 적분기에 공급하는 현재 사이클 제어부; 및
    상기 현재 사이클에서 상기 현재 사이클 적분기의 양전하가 축적된 단자와 상기 이전 사이클 적분기의 음전하가 축적된 단자를 접속하며, 상기 이전 사이클 적분기가 축적한 전하량에 따라 상기 현재 사이클 적분기를 방전시키는 차분 제어부
    를 더 포함하는 광수신 장치.
  5. 제4항에 있어서,
    상기 이전 사이클 제어부는 상기 이전 사이클 적분기의 상기 수광 소자측의 단자를 상기 수광 소자 또는 상기 기준 전위의 어느 쪽에 접속할 지를 선택하는 제 1 스위치를 포함하며,
    상기 현재 사이클 제어부는 상기 현재 사이클 적분기의 상기 수광 소자측의 단자를 상기 수광 소자 또는 상기 기준 전위의 어느 쪽에 접속할 지를 선택하는 제2 스위치를 포함하며,
    상기 차분 제어부는 상기 이전 사이클 적분기의 상기 데이타값 식별 회로측의 단자를 상기 현재 사이클 적분기의 상기 수광 소자측의 단자 또는 상기 기준 전위의 어느 쪽에 접속할 지를 선택하는 제3 스위치를 포함하는 광수신 장치.
  6. 제1항에 있어서,
    상기 데이타값 식별 회로는,
    상기 현재 사이클 적분기가 적분한 전하량이 상기 이전 사이클 적분기가 적분한 전하량보다 클 경우 상기 현재 사이클에서의 데이타값으로서 하이 레벨을 출력하며,
    상기 현재 사이클 적분기가 적분한 전하량이 상기 이전 사이클 적분기가 적분한 전하량보다 작을 경우 상기 현재 사이클에서의 데이타값으로서 로우 레벨을 출력하며,
    상기 현재 사이클 적분기가 적분한 전하량이 상기 이전 사이클 적분기가 적분한 전하량과 실질적으로 동등할 경우 상기 현재 사이클에서의 데이타값으로서 상기 이전 사이클에서의 데이타값을 출력하는 광수신 장치.
  7. 광신호를 수신하고, 상기 광신호에 의해 전송되는 디지탈 데이타의 데이타값을 출력하는 광수신 장치에 있어서,
    상기 광신호를 수신하고, 상기 광신호의 강도에 따른 광전류를 출력하는 수광 소자;
    상기 디지탈 데이타의 짝수 사이클에 대응하는 상기 광전류를 사이클 내의 소정의 기간 동안 적분하는 제1의 현재 사이클 적분기;
    상기 제1의 현재 사이클 적분기가 적분하고 있는 사이클의 이전 사이클에 대응하는 상기 광전류를 당해 사이클에서 상기 소정의 기간과 실질적으로 동등한 기간 동안 적분하는 제1의 이전 사이클 적분기;
    상기 디지탈 데이타의 홀수 사이클에 대응하는 상기 광전류를 당해 사이클에서 상기 소정의 기간과 실질적으로 동등한 기간 동안 적분하는 제2의 현재 사이클 적분기;
    상기 제2의 현재 사이클 적분기가 적분하고 있는 사이클의 이전 사이클에 대응하는 상기 광전류를 당해 사이클에서 상기 소정의 기간과 실질적으로 동등한 기간 동안 적분하는 제2의 이전 사이클 적분기;
    상기 제1의 현재 사이클 적분기가 적분한 전하량과 상기 제1의 이전 사이클 적분기가 적분한 전하량의 차분에 기초하여 상기 디지탈 데이타의 상기 짝수 사이클에서의 데이타값을 출력하는 제1의 데이타값 식별 회로; 및
    상기 제2의 현재 사이클 적분기가 적분한 전하량과 상기 제2의 이전 사이클 적분기가 적분한 전하량의 차분에 기초하여 상기 디지탈 데이타의 상기 홀수 사이 클에서의 데이타값을 출력하는 제2의 데이타값 식별 회로
    를 포함하는 광수신 장치.
  8. 피시험 디바이스를 시험하는 시험 장치에 있어서,
    상기 피시험 디바이스를 탑재하는 테스트 헤드;
    상기 테스트 헤드를 통해서 상기 피시험 디바이스와 디지탈 데이타를 주고 받으며, 상기 피시험 디바이스의 양부를 판정하는 본체부;
    상기 테스트 헤드 및 상기 본체부에 설치되며, 전송해야 할 상기 디지탈 데이타를 광신호로서 송신하는 광송신 장치; 및
    상기 테스트 헤드 및 상기 본체부에 설치되며, 상기 광신호를 수신하고 상기 광신호에 의해 전송되는 디지탈 데이타의 데이타값을 출력하는 광수신 장치
    를 포함하며,
    상기 광수신 장치는,
    상기 광신호를 수신하고, 상기 광신호의 강도에 따른 광전류를 출력하는 수광 소자;
    상기 디지탈 데이타의 현재 사이클에 대응하는 상기 광전류를 사이클 내의 소정의 기간 동안 적분하는 현재 사이클 적분기;
    상기 현재 사이클의 이전 사이클에 대응하는 상기 광전류를 당해 사이클에서 상기 소정의 기간과 실질적으로 동등한 기간 동안 적분하는 이전 사이클 적분기; 및
    상기 현재 사이클 적분기가 적분한 전하량과 상기 이전 사이클 적분기가 적분한 전하량의 차분에 기초하여 상기 디지탈 데이타의 상기 현재 사이클에서의 데이타값을 출력하는 데이타값 식별 회로
    를 포함하는 시험 장치.
  9. 피시험 디바이스를 시험하는 시험 장치에 있어서,
    상기 피시험 디바이스를 탑재하는 테스트 헤드;
    상기 테스트 헤드를 통해서 상기 피시험 디바이스와 디지탈 데이타를 주고 받으며, 상기 피시험 디바이스의 양부를 판정하는 본체부;
    상기 테스트 헤드 및 상기 본체부에 설치되며, 전송해야 할 상기 디지탈 데이타를 광신호로서 송신하는 광송신 장치; 및
    상기 테스트 헤드 및 상기 본체부에 설치되며, 상기 광신호를 수신하고 상기 광신호에 의해 전송되는 디지탈 데이타의 데이타값을 출력하는 광수신 장치
    를 포함하며,
    상기 광수신 장치는,
    상기 광신호를 수신하고, 상기 광신호의 강도에 따른 광전류를 출력하는 수광 소자;
    상기 디지탈 데이타의 짝수 사이클에 대응하는 상기 광전류를 사이클 내의 소정의 기간 동안 적분하는 제1의 현재 사이클 적분기;
    상기 제1의 현재 사이클 적분기가 적분하고 있는 사이클의 이전 사이클에 대 응하는 상기 광전류를 당해 사이클에서 상기 소정의 기간과 실질적으로 동등한 기간 동안 적분하는 제1의 이전 사이클 적분기;
    상기 디지탈 데이타의 홀수 사이클에 대응하는 상기 광전류를 당해 사이클에서 상기 소정의 기간과 실질적으로 동등한 기간 동안 적분하는 제2의 현재 사이클 적분기;
    상기 제2의 현재 사이클 적분기가 적분하고 있는 사이클의 이전 사이클에 대응하는 상기 광전류를 당해 사이클에서 상기 소정의 기간과 실질적으로 동등한 기간 동안 적분하는 제2의 이전 사이클 적분기;
    상기 제1의 현재 사이클 적분기가 적분한 전하량과 상기 제1의 이전 사이클 적분기가 적분한 전하량의 차분에 기초하여 상기 디지탈 데이타의 상기 짝수 사이클에서의 데이타값을 출력하는 제1의 데이타값 식별 회로; 및
    상기 제2의 현재 사이클 적분기가 적분한 전하량과 상기 제2의 이전 사이클 적분기가 적분한 전하량의 차분에 기초하여 상기 디지탈 데이타의 상기 홀수 사이클에서의 데이타값을 출력하는 제2의 데이타값 식별 회로
    를 포함하는 시험 장치.
  10. 광신호를 수신하고, 상기 광신호에 의해 전송되는 디지탈 데이타의 데이타값을 출력하는 광수신 방법에 있어서,
    수광 소자를 이용해서 상기 광신호를 수신하고, 상기 광신호의 강도에 따른 광전류를 출력하는 수광 단계;
    상기 디지탈 데이타의 현재 사이클에 대응하는 상기 광전류를 사이클 내의 소정의 기간 동안 적분하는 현재 사이클 적분 단계;
    상기 현재 사이클의 이전 사이클에 대응하는 상기 광전류를 당해 사이클에서 상기 소정의 기간과 실질적으로 동등한 기간 동안 적분하는 이전 사이클 적분 단계; 및
    상기 현재 사이클 적분 단계에서 적분한 전하량과 상기 이전 사이클 적분 단계에서 적분한 전하량의 차분에 기초하여 상기 디지탈 데이타의 상기 현재 사이클에서의 데이타값을 출력하는 데이타값 식별 단계
    를 포함하는 광수신 방법.
  11. 피시험 디바이스를 시험하는 시험 방법에 있어서,
    시험 장치의 테스트 헤드에 상기 피시험 디바이스를 탑재하는 단계;
    시험 장치의 본체부를 이용하여 상기 테스트 헤드를 통해서 상기 피시험 디바이스와 디지탈 데이타를 주고 받으며, 상기 피시험 디바이스의 양부를 판정하는 단계;
    상기 테스트 헤드 및 상기 본체부에 설치된 광송신 장치를 이용하여 전송해야 할 상기 디지탈 데이타를 광신호로서 송신하는 송신 단계; 및
    상기 테스트 헤드 및 상기 본체부에 설치된 광수신 장치를 이용하여 상기 광신호를 수신하고 상기 광신호에 의해 전송되는 디지탈 데이타의 데이타값을 출력하는 수신 단계
    를 포함하며,
    상기 수신 단계는,
    상기 광수신 장치의 수광 소자를 이용해서 상기 광신호를 수신하고, 상기 광신호의 강도에 따른 광전류를 출력하는 수광 단계;
    상기 디지탈 데이타의 현재 사이클에 대응하는 상기 광전류를 사이클 내의 소정의 기간 동안 적분하는 현재 사이클 적분 단계;
    상기 현재 사이클의 이전 사이클에 대응하는 상기 광전류를 당해 사이클에서 상기 소정의 기간과 실질적으로 동등한 기간 동안 적분하는 이전 사이클 적분 단계; 및
    상기 현재 사이클 적분 단계에서 적분한 전하량과 상기 이전 사이클 적분 단계에서 적분한 전하량의 차분에 기초하여 상기 디지탈 데이타의 상기 현재 사이클에서의 데이타값을 출력하는 데이타값 식별 단계
    를 포함하는 시험 방법.
  12. 피시험 디바이스를 시험하는 시험 장치에 설치되며, 광신호를 수신하고 상기 광신호에 의해 전송되는 디지탈 데이타의 데이타값을 출력하는 테스트 모듈에 있어서,
    상기 광신호를 수신하고, 상기 광신호의 강도에 따른 광전류를 출력하는 수광 소자;
    상기 디지탈 데이타의 현재 사이클에 대응하는 상기 광전류를 사이클 내의 소정의 기간 동안 적분하는 현재 사이클 적분기;
    상기 현재 사이클의 이전 사이클에 대응하는 상기 광전류를 당해 사이클에서 상기 소정의 기간과 실질적으로 동등한 기간 동안 적분하는 이전 사이클 적분기; 및
    상기 현재 사이클 적분기가 적분한 전하량과 상기 이전 사이클 적분기가 적분한 전하량의 차분에 기초하여 상기 디지탈 데이타의 상기 현재 사이클에서의 데이타값을 출력하는 데이타값 식별 회로
    를 포함하는 테스트 모듈.
  13. 피시험 디바이스를 시험하는 시험 장치에 설치되며, 광신호를 수신하고 상기 광신호에 의해 전송되는 디지탈 데이타의 데이타값을 출력하는 테스트 모듈에 있어서,
    상기 광신호를 수신하고, 상기 광신호의 강도에 따른 광전류를 출력하는 수광 소자;
    상기 디지탈 데이타의 짝수 사이클에 대응하는 상기 광전류를 사이클 내의 소정의 기간 동안 적분하는 제1의 현재 사이클 적분기;
    상기 제1의 현재 사이클 적분기가 적분하고 있는 사이클의 이전 사이클에 대응하는 상기 광전류를 당해 사이클에서 상기 소정의 기간과 실질적으로 동등한 기간 동안 적분하는 제1의 이전 사이클 적분기;
    상기 디지탈 데이타의 홀수 사이클에 대응하는 상기 광전류를 당해 사이클에 서 상기 소정의 기간과 실질적으로 동등한 기간 동안 적분하는 제2의 현재 사이클 적분기;
    상기 제2의 현재 사이클 적분기가 적분하고 있는 사이클의 이전 사이클에 대응하는 상기 광전류를 당해 사이클에서 상기 소정의 기간과 실질적으로 동등한 기간 동안 적분하는 제2의 이전 사이클 적분기;
    상기 제1의 현재 사이클 적분기가 적분한 전하량과 상기 제1의 이전 사이클 적분기가 적분한 전하량의 차분에 기초하여 상기 디지탈 데이타의 상기 짝수 사이클에서의 데이타값을 출력하는 제1의 데이타값 식별 회로; 및
    상기 제2의 현재 사이클 적분기가 적분한 전하량과 상기 제2의 이전 사이클 적분기가 적분한 전하량의 차분에 기초하여 상기 디지탈 데이타의 상기 홀수 사이클에서의 데이타값을 출력하는 제2의 데이타값 식별 회로
    를 포함하는 테스트 모듈.
  14. 광신호를 수신하고 상기 광신호에 의해 전송되는 디지탈 데이타의 데이타값을 출력하는 광수신 장치를 반도체 기판 상에 포함하는 반도체 칩에 있어서,
    상기 광수신 장치는,
    상기 광신호를 수신하고, 상기 광신호의 강도에 따른 광전류를 출력하는 수광 소자;
    상기 디지탈 데이타의 현재 사이클에 대응하는 상기 광전류를 사이클 내의 소정의 기간 동안 적분하는 현재 사이클 적분기;
    상기 현재 사이클의 이전 사이클에 대응하는 상기 광전류를 당해 사이클에서 상기 소정의 기간과 실질적으로 동등한 기간 동안 적분하는 이전 사이클 적분기; 및
    상기 현재 사이클 적분기가 적분한 전하량과 상기 이전 사이클 적분기가 적분한 전하량의 차분에 기초하여 상기 디지탈 데이타의 상기 현재 사이클에서의 데이타값을 출력하는 데이타값 식별 회로
    를 포함하는 반도체 칩.
  15. 광신호를 수신하고 상기 광신호에 의해 전송되는 디지탈 데이타의 데이타값을 출력하는 광수신 장치를 반도체 기판 상에 포함하는 반도체 칩에 있어서,
    상기 광수신 장치는,
    상기 광신호를 수신하고, 상기 광신호의 강도에 따른 광전류를 출력하는 수광 소자;
    상기 디지탈 데이타의 짝수 사이클에 대응하는 상기 광전류를 사이클 내의 소정의 기간 동안 적분하는 제1의 현재 사이클 적분기;
    상기 제1의 현재 사이클 적분기가 적분하고 있는 사이클의 이전 사이클에 대응하는 상기 광전류를 당해 사이클에서 상기 소정의 기간과 실질적으로 동등한 기간 동안 적분하는 제1의 이전 사이클 적분기;
    상기 디지탈 데이타의 홀수 사이클에 대응하는 상기 광전류를 당해 사이클에서 상기 소정의 기간과 실질적으로 동등한 기간 동안 적분하는 제2의 현재 사이클 적분기;
    상기 제2의 현재 사이클 적분기가 적분하고 있는 사이클의 이전 사이클에 대응하는 상기 광전류를 당해 사이클에서 상기 소정의 기간과 실질적으로 동등한 기간 동안 적분하는 제2의 이전 사이클 적분기;
    상기 제1의 현재 사이클 적분기가 적분한 전하량과 상기 제1의 이전 사이클 적분기가 적분한 전하량의 차분에 기초하여 상기 디지탈 데이타의 상기 짝수 사이클에서의 데이타값을 출력하는 제1의 데이타값 식별 회로; 및
    상기 제2의 현재 사이클 적분기가 적분한 전하량과 상기 제2의 이전 사이클 적분기가 적분한 전하량의 차분에 기초하여 상기 디지탈 데이타의 상기 홀수 사이클에서의 데이타값을 출력하는 제2의 데이타값 식별 회로
    를 포함하는 반도체 칩.
KR1020087002390A 2005-07-26 2006-07-19 광수신 장치, 시험 장치, 광수신 방법, 시험 방법, 테스트모듈, 및 반도체 칩 KR100932252B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005216044 2005-07-26
JPJP-P-2005-00216044 2005-07-26
PCT/JP2006/314303 WO2007013339A1 (ja) 2005-07-26 2006-07-19 光受信装置、試験装置、光受信方法、試験方法、テストモジュール、及び半導体チップ

Publications (2)

Publication Number Publication Date
KR20080031916A true KR20080031916A (ko) 2008-04-11
KR100932252B1 KR100932252B1 (ko) 2009-12-16

Family

ID=37683240

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087002390A KR100932252B1 (ko) 2005-07-26 2006-07-19 광수신 장치, 시험 장치, 광수신 방법, 시험 방법, 테스트모듈, 및 반도체 칩

Country Status (7)

Country Link
US (1) US7603241B2 (ko)
JP (1) JP4772793B2 (ko)
KR (1) KR100932252B1 (ko)
CN (1) CN101233704B (ko)
DE (1) DE112006001960T5 (ko)
TW (1) TWI392250B (ko)
WO (1) WO2007013339A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2007013356A1 (ja) * 2005-07-26 2009-02-05 株式会社アドバンテスト 信号送信装置、信号受信装置、試験装置、テストモジュール、及び半導体チップ
JP5136132B2 (ja) * 2008-03-17 2013-02-06 日本電気株式会社 光伝送装置、光伝送システム、装置制御方法、および装置のプログラム
JP5804757B2 (ja) * 2010-05-06 2015-11-04 セイコーインスツル株式会社 受光回路および受光回路を用いたシステム
CN102798787B (zh) * 2011-05-24 2014-12-10 宸鸿光电科技股份有限公司 电子设备及其断路检测系统与断路检测方法
CN103400031B (zh) * 2013-07-24 2016-08-24 飞天诚信科技股份有限公司 一种识别光信号的方法和装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61167250A (ja) * 1985-01-21 1986-07-28 Mitsubishi Electric Corp 光キヤリア検出器
US5153424A (en) * 1991-02-06 1992-10-06 Litton Systems, Inc. Flux monitor high light intensity cut-off circit for night vision devices
JPH07264142A (ja) * 1994-03-18 1995-10-13 Hitachi Ltd 光受信回路
JPH08149071A (ja) * 1994-11-22 1996-06-07 Nippon Telegr & Teleph Corp <Ntt> 光受信装置
JP4043459B2 (ja) 1996-10-09 2008-02-06 富士通株式会社 信号伝送システム、該信号伝送システムのレシーバ回路、および、該信号伝送システムが適用される半導体記憶装置
JP3429971B2 (ja) * 1997-03-21 2003-07-28 シャープ株式会社 遠隔制御装置の光信号復調装置
JP4029135B2 (ja) * 1997-09-12 2008-01-09 株式会社ニコン 光電変換素子及び光電変換装置
JP2000201113A (ja) * 1999-01-07 2000-07-18 Nec Corp バ―スト光信号の受信方法及びその装置
JP3736248B2 (ja) * 2000-01-07 2006-01-18 セイコーエプソン株式会社 受信器及び増幅器
JP4245436B2 (ja) * 2003-08-08 2009-03-25 パナソニック株式会社 ディフェクト検出装置

Also Published As

Publication number Publication date
KR100932252B1 (ko) 2009-12-16
CN101233704A (zh) 2008-07-30
TW200705851A (en) 2007-02-01
US7603241B2 (en) 2009-10-13
CN101233704B (zh) 2011-04-20
DE112006001960T5 (de) 2008-05-21
JPWO2007013339A1 (ja) 2009-02-05
US20090012729A1 (en) 2009-01-08
TWI392250B (zh) 2013-04-01
JP4772793B2 (ja) 2011-09-14
WO2007013339A1 (ja) 2007-02-01

Similar Documents

Publication Publication Date Title
KR100932253B1 (ko) 신호 송신 장치, 신호 수신 장치, 시험 장치, 테스트 모듈,및 반도체 칩
US8149973B2 (en) Clock recovery circuit
US7920601B2 (en) Vehicular communications system having improved serial communication
JP5174493B2 (ja) 半導体集積回路装置及びアイ開口マージン評価方法
US20080240212A1 (en) Transmitter/receiver device and method of testing transmitter/receiver device
KR100932252B1 (ko) 광수신 장치, 시험 장치, 광수신 방법, 시험 방법, 테스트모듈, 및 반도체 칩
US5719577A (en) Low-cost integrable device for the acquisition of electric signals in compliance with the arnic 429 standard
US20050135465A1 (en) Device with improved serial communication
US8169347B2 (en) Parallel-to-serial converter and parallel data output device
US7977989B2 (en) Method and apparatus for detecting and adjusting characteristics of a signal
JP3539952B2 (ja) レベル識別回路
US7801211B2 (en) Communication system, receiver unit, and adaptive equalizer
KR101058069B1 (ko) 데이터 통신장치, 데이터 통신 시스템 및 데이터 통신방법
US7978800B2 (en) Circuit for converting a transponder controller chip output into an appropriate input signal for a host device
US7068747B2 (en) Data decision circuit using clock signal which has phase optimized with respect to phase of input data signal
US20040202481A1 (en) Systems and methods for recovering a clock from optical data
JP2013251857A (ja) 光送信回路装置、光受信回路装置、光送受信回路装置、及び光伝送方式
KR20080076339A (ko) 차동전송선을 사용하는 송신기의 프리앰퍼시스 및디앰퍼시스 방법과 장치
Pritz et al. Low-Cost Multi-Channel Data Transmission over a Single Plastic Optic Fibre for Isolated Sensing Applications
US10389112B2 (en) Device and method for generating duty cycle
CN117595936A (zh) 光接收器
KR20240002179A (ko) 직렬 인터페이스에서의 신호 부스팅
CN117879743A (zh) 一种基于fpga的光通信测距方法及系统
CN115580307A (zh) 曼彻斯特解码方法和装置以及应用其的电池管理系统
CN112019215A (zh) 一种脉宽调制单分发式多通道adc同步方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee