JP4029135B2 - 光電変換素子及び光電変換装置 - Google Patents
光電変換素子及び光電変換装置 Download PDFInfo
- Publication number
- JP4029135B2 JP4029135B2 JP33028797A JP33028797A JP4029135B2 JP 4029135 B2 JP4029135 B2 JP 4029135B2 JP 33028797 A JP33028797 A JP 33028797A JP 33028797 A JP33028797 A JP 33028797A JP 4029135 B2 JP4029135 B2 JP 4029135B2
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- signal charge
- transistor
- signal
- generated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Color Television Image Signal Generators (AREA)
Description
【発明の属する技術分野】
本発明は、光電変換素子及び光電変換装置に関し、特に1つの画素当りに、主たる受光部と従たる受光部とが形成された光電変換素子及び光電変換装置に関する。
【0002】
【従来の技術】
従来より、光電変換部として入射光に応じた信号電荷を生成するフォトダイオードを用い、このフォトダイオードにて生成された電荷に応じた信号を増幅用トランジスタにて電流増幅して出力するようにした光電変換素子が公知である(例えば、特開平8−293591号公報)。
【0003】
図25、図26、図27に上記特開平8−293581号にて提案されている光電変換素子のデバイス構造を示す。
このうち図25は光電変換素子10の平面構造を示す平面図、図26は図25のX−X線に沿った断面図、図27は図25のY−Y線に沿った断面図である。
これらの図に示すように光電変換素子10は、入射光に応じた電荷を生成して蓄積するフォトダイオード11と、そのゲート領域12Aに受け取った信号電荷に応じた電気信号Voutを出力する接合型電界効果トランジスタ(JFET)12と、フォトダイオード11によって生成・蓄積された信号電荷をJFET12のゲート領域12Aに供給(転送)するための転送用トランジスタ13と、JFET12のゲート領域12Aに供給(転送)された信号電荷をその後に排出するためのリセット用トランジスタ14とによって主要部を構成している。
【0004】
図28は、図25から図27で示した光電変換素子10及びこれに接続された信号検出回路190を示す回路図、図29は図28に示す転送用トランジスタQTG(13)、リセット用トランジスタQRSG(14)の各ゲート電極、リセット用トランジスタQRSG(14)のドレイン(リセットドレイン14B)に各々供給される駆動パルスφTG、φRSG、φRSDの波形、及びJFET12のソース(ノードN1側)に現れる電気信号Voutの波形を示すタイミングチャートである。
【0005】
便宜上、t10時点からこの光電変換素子10の動作を説明すると、先ず、このt10時点で駆動パルスφRSGがハイレベルからローレベルに反転することでリセット用トランジスタQRSGがオンし、このとき一方で駆動パルスφRSDが読み出しレベル(一定電圧VGH)となってリセット用トランジスタQRSGのドレインを介してJFET12のゲート領域12Aにこの一定電圧VGHが印加される。
【0006】
このときノードN1に現れる電気信号Voutは、暗出力に相当する基準信号電圧VDとなる。
そして、t11時点では、駆動パルスφRSGがハイレベルとなってリセット用トランジスタQRSGがオフとなり、駆動パルスφRSDはローレベル(VGL)となる。このときJFET12のゲート領域12Aはフローティング状態になるが、ノードN1に現れる電気信号Voutの値は、VDのままその値が保持される。
【0007】
更に、t12時点に至ると、再び、駆動パルスφRSGがハイレベルからローレベルに反転することでリセット用トランジスタQRSGがオンし、一方、駆動パルスφRSDが読み出しレベル(一定電圧VGH)となることでリセット用トランジスタQRSGのドレインを介してJFET12のゲート領域12Aにこの一定電圧VGHが印加される。
【0008】
そして、t13時点では、駆動パルスφRSGがハイレベルになってリセット用トランジスタQRSGがオフとなり、JFET12のゲート領域12Aはフローティング状態になる。
そして、t14時点で、駆動パルスφTGがローレベルとなって転送用トランジスタQTGがオンとなり、フォトダイオード11で生成・蓄積されていた、入射光に応じた信号電荷が、JFET12のゲート領域12Aに供給(転送)される。このフォトダイオード11からの信号電荷を受けたJFET12は、そのソースの電位(ノードN1に現れる電気信号)Voutがこのときゲート領域12Aに供給(転送)された信号電荷に応じた値、即ち入射光に応じた値Vsとなる。
【0009】
その後、t15時点に至ると、駆動パルスφTGはハイレベルに反転されて、フォトダイオード11で生成された信号電荷は再び、フォトダイオード11内で蓄積される。
t20時点に至ると、駆動パルスφRSDがハイレベル、駆動パルスφRSGはローレベルとなり、以降、ノードN1における電気信号Voutは、暗出力に相当する基準信号電圧VDとなる。
【0010】
上記のようにノードN1に互いに異なるタイミングで生じる2つの電気信号VD,Vsは、図28に示す信号検出回路190に出力され、そのうちの一方の値(例えば、VD)がサンプルホールド回路191で記憶保持され、差分処理回路192でこの記憶保持された値(VD)を、他方の電気信号(Vs)から差し引くことにより、暗出力(VD)分が除去された光信号Vpが出力される。
【0011】
このように光電変換素子10では、信号検出回路190によって、電気信号(Vs)からばらつき等に起因するノイズ成分(VD)が除去された値(光信号)Vpが得られ、精度の高い入射光の検出が可能となる。
ところで、このように構成された光電変換素子10は、図25〜図27に示すように、フォトダイオード11以外の半導体領域がアルミ配線、即ち、リセット用トランジスタQRSGのドレインに接続されているリセットドレイン用配線148(図25の右下がり斜線で示す)で覆われて遮光されている。
【0012】
【発明が解決しようとする課題】
しかしながら、近年、光電変換素子、特に光電変換素子を用いたイメージセンサ等においては、その使用用途に応じて種々の、新たな要求、課題が生じている。
第1には、光電変換装置において、その撮影時の環境に応じた露光時間の調整、即ち、シャッタの開閉時間の調整を撮影時の周囲の明るさに応じて自動的に行うという要求、課題である。
【0013】
即ち、光電変換素子が用いられた従来の光電変換装置(図示省略)では、その暗箱(筐体)にシャッタが設けられ、このシャッタの開成時間が露光時間となる。そして、この露光時間を、撮影時、その周囲が著しく明るい場合に短く、暗い場合に長くすることで、撮影時の周囲の明るさに拘わらず、鮮明な画像を得ることができる。
【0014】
然るに、従来の光電変換装置では、露光時間、即ちシャッタの開成時間が一定に設定されており、周囲の明るさが変化した場合には露光量が変動して、鮮明な画像を得ることができなかった。
第2には、光電変換素子10(1画素)の受光面積(フォトダイオード11)をいかに大きく確保するかという要求、課題である。
【0015】
即ち、上記した光電変換素子10では、フォトダイオード11で入射光に応じて生成された信号電荷を、増幅用トランジスタ12にて増幅(電流増幅)して電気信号Voutを得るようにしている。この増幅する機能を果たすため、1つの光電変換素子(1画素)当り、フォトダイオード11以外に、上記のように増幅用トランジスタ12、リセット用トランジスタ14等が形成されており、これら増幅用トランジスタ12やリセット用トランジスタ14を配置するためにある程度の面積が必要となって、1画素当り1つのフォトダイオード11の占める面積を大きくするには限度があった。
【0016】
第3には、光電変換装置を用いて光を検出する場合に、入射光の分光特性(色に関する情報)を十分に得たいという要請、課題である。
即ち、光電変換装置の用途の1つとして、特定の波長の光を物体に照射し、このとき物体が放射する光を検出することで、その物体の特性を測定する測定方法が知られている。
【0017】
例えば、特定の波長の光として青色の光を用いてその測定を行うのであれば、青色の光を物体に照射し物体から放射される光の強度を検出すればよい。この放射光には照射した波長と同じ青色の光の他に長波長側の光が含まれており、分光成分を検出すればよい。しかし、従来の光電変換素子では、特定の色のカラーフィルタを使って、狭い範囲の分光成分しか検知することができなかった。
【0018】
本発明は、かかる事情に鑑みてなされたもので、その第1の目的は、光電変換装置が使用される環境に応じて、その露光時間を自動的に調整することで、周囲の明るさの変化に拘わらず、常に、鮮明な画像を得ることができる光電変換素子及び光電変換装置を提供することである。
又、第2の目的は、1画素当り、フォトダイオードが占める割合を大きくして光電変換効率を高め、もって、少量の光量で鮮明な光信号を得ることができる光電変換素子及び光電変換装置を提供することである。
【0019】
又、第3の目的は、入射光の分光成分に応じて、広い範囲の波長の光を効率よく検知することができる光電変換素子及び光電変換装置を提供することである。
【0020】
【課題を解決するための手段】
上記目的を達成するため、請求項1に記載の発明は、入射光に応じた信号電荷を生成する光電変換部と、増幅用トランジスタからなり該増幅用トランジスタの制御電極に供給された電荷に応じて電気信号を出力する出力部と、前記光電変換部で生成された信号電荷を前記制御電極に供給するための転送部とを備えた光電変換素子において、前記増幅用トランジスタを、その制御電極にて入射光に応じた信号電荷が生成されるように形成し、前記増幅用トランジスタの制御電極で生成された信号電荷と前記光電変換部で生成された信号電荷とを加算した値に応じた電気信号を前記出力部から出力させ、又は、前記増幅用トランジスタの制御電極で生成された信号電荷に応じた電気信号と前記光電変換部で生成された信号電荷に応じた電気信号とを個別に前記出力部から出力させる駆動手段を、前記転送部に接続したものである。
【0021】
又、請求項2に記載の発明は、前記増幅用トランジスタを、電界効果型トランジスタとしたものである。
又、請求項3に記載の発明は、前記増幅用トランジスタの制御電極と前記光電変換部の少なくとも一方の受光面側に、1種の色のカラーフィルタを形成したものである。
【0022】
又、請求項4に記載の発明は、前記増幅用トランジスタの制御電極及び前記光電変換部の受光面側に、互いに異なる色のカラーフィルタを形成したものである。
又、請求項5に記載の発明は、請求項1から請求項4の何れかに記載の光電変換素子と、シャッタ部と、該シャッタ部の開閉タイミングを制御する制御手段とを有する光電変換装置において、前記制御手段が、前記増幅用トランジスタの制御電極で生成された信号電荷に応じて、前記シャッタ部の開閉タイミングを制御して、前記光電変換部で電荷が生成される期間を調整するようにしたものである。
【0023】
又、請求項6に記載の発明は、請求項1から請求項4の何れかに記載の光電変換素子と、シャッタ部と、該シャッタ部の開閉タイミングを制御する制御手段とを有する光電変換装置において、前記制御手段が、前記増幅用トランジスタの制御電極で生成された信号電荷と前記光電変換部で生成された信号電荷との加算値に基づいて、前記シャッタ部の開閉タイミングを制御して、前記光電変換部で電荷が生成される期間を調整するようにしたものである。
【0024】
又、請求項7に記載の発明は、入射光に応じた信号電荷を生成する光電変換部と、増幅用トランジスタからなり該増幅用トランジスタの制御電極に供給された電荷に応じて電気信号を出力する出力部と、前記光電変換部で生成された信号電荷を前記制御電極に供給するための転送部と、前記制御電極に供給された前記信号電荷を排出するためのリセット用トランジスタとを備えた光電変換素子において、前記リセット用トランジスタを、少なくともその一方の主電極において入射光に応じた信号電荷が生成されるように形成し、前記光電変換部で生成された信号電荷を前記制御電極に供給させて該信号電荷に応じた電気信号を出力させると共に、前記一方の主電極で生成された信号電荷を該主電極から出力させる駆動手段を、前記リセット用トランジスタ及び前記転送部に接続したものである。
【0025】
又、請求項8に記載の発明は、入射光に応じた信号電荷を生成する光電変換部と、増幅用トランジスタからなり該増幅用トランジスタの制御電極に供給された電荷に応じて電気信号を出力する出力部と、前記光電変換部で生成された信号電荷を前記制御電極に供給するための転送部と、前記制御電極に供給された前記信号電荷を排出するためのリセット用トランジスタとを備えた光電変換素子において、前記リセット用トランジスタを、少なくともその一方の主電極において入射光に応じた信号電荷が生成されるように形成し、前記光電変換部で生成された信号電荷を前記一方の主電極で生成された信号電荷と個別に前記制御電極に供給して、前記出力部からこれら信号電荷に応じた電気信号を出力させる駆動手段を、前記リセット用トランジスタ及び前記転送部に接続したものである。
【0026】
又、請求項9に記載の発明は、前記リセット用トランジスタの前記一方の主電極に、該主電極で生成された信号電荷を当該光電変換素子の外部に出力するための第1のトランジスタと、該主電極に所定の電位を印加するための第2のトランジスタとを各々接続したものである。
又、請求項10に記載の発明は、前記増幅用トランジスタを、電界効果型トランジスタとし、前記リセット用トランジスタを、MOSトランジスタとしたものである。
【0027】
又、請求項11に記載の発明は、前記リセット用トランジスタの前記一方の主電極と前記光電変換部の少なくとも一方の受光面側に、1種の色のカラーフィルタを形成したものである。
又、請求項12に記載の発明は、前記リセット用トランジスタの前記一方の主電極及び前記光電変換部の受光面側に、互いに異なる色のカラーフィルタを形成したものである。
【0028】
又、請求項13に記載の発明は、請求項7から請求項12の何れかに記載の光電変換素子と、シャッタ部と、該シャッタ部の開閉タイミングを制御する制御手段とを有する光電変換装置において、前記制御手段が、少なくとも、前記リセット用トランジスタの前記一方の主電極で生成された信号電荷に応じて、前記シャッタ部の開閉タイミングを制御して、前記光電変換部で電荷が生成される期間を調整するようにしたものである。
【0029】
又、請求項14に記載の発明は、入射光に応じた信号電荷を生成する光電変換部と、増幅用トランジスタからなり該増幅用トランジスタの制御電極に供給された電荷に応じて電気信号を出力する出力部と、前記光電変換部で生成された信号電荷を前記制御電極に供給するための転送部と、前記制御電極に供給された前記信号電荷を排出するためのリセット用トランジスタとを備えた光電変換素子において、前記増幅用トランジスタを、その制御電極にて入射光に応じた信号電荷を生成するように形成し、前記リセット用トランジスタを、少なくともその一方の主電極において入射光に応じた信号電荷が生成されるように形成し、前記光電変換部で生成された信号電荷を前記制御電極に供給して前記出力部から該信号電荷に応じた電気信号を出力させると共に、前記増幅用トランジスタの制御電極で生成された信号電荷と前記一方の主電極で生成された信号電荷とを加算して該主電極から出力させる駆動手段を、前記転送部と前記リセット用トランジスタに接続したものである。
【0030】
又、請求項15に記載の発明は、入射光に応じた信号電荷を生成する光電変換部と、増幅用トランジスタからなり該増幅用トランジスタの制御電極に供給された電荷に応じて電気信号を出力する出力部と、前記光電変換部で生成された信号電荷を前記制御電極に供給するための転送部と、前記制御電極に供給された前記信号電荷を排出するためのリセット用トランジスタとを備えた光電変換素子において、前記増幅用トランジスタを、その制御電極にて入射光に応じた信号電荷が生成されるように形成し、前記リセット用トランジスタを、少なくともその一方の主電極において入射光に応じた信号電荷が生成されるように形成し、前記光電変換部で生成された信号電荷に応じた電気信号と前記増幅用トランジスタの制御電極で生成された信号電荷に応じた電気信号とを個別に、前記出力部から出力させると共に、前記リセット用トランジスタの前記一方の主電極で生成された信号電荷を該主電極から出力させる駆動手段を、前記転送部と前記リセット用トランジスタに接続したものである。
【0031】
又、請求項16に記載の発明は、入射光に応じた信号電荷を生成する光電変換部と、増幅用トランジスタからなり該増幅用トランジスタの制御電極に供給された電荷に応じて電気信号を出力する出力部と、前記光電変換部で生成された信号電荷を前記制御電極に供給するための転送部と、前記制御電極に供給された前記信号電荷を排出するためのリセット用トランジスタとを備えた光電変換素子において、前記増幅用トランジスタを、その制御電極にて入射光に応じた信号電荷を生成するように形成し、前記リセット用トランジスタを、少なくともその一方の主電極において入射光に応じた信号電荷が生成されるように形成し、前記増幅用トランジスタの制御電極で生成された信号電荷に応じた電気信号と前記一方の主電極で生成された信号電荷に応じた電気信号とを、前記光電変換部で生成された信号電荷に応じた電気信号に加算して前記出力部から出力させ、又は、前記光電変換部で生成された信号電荷を前記制御電極に供給して前記出力部から該信号電荷に応じた電気信号を出力させると共に、前記増幅用トランジスタの制御電極で生成された信号電荷と前記一方の主電極で生成された信号電荷とを加算した値に応じた電気信号を前記出力部から出力させ、又は、前記増幅用トランジスタの制御電極で生成された信号電荷に応じた電気信号と前記一方の主電極で生成された信号電荷に応じた電気信号とを個別に該出力部から出力させる駆動手段を、前記転送部と前記リセット用トランジスタに接続したものである。
【0032】
又、請求項17に記載の発明は、前記リセット用トランジスタの前記一方の主電極に、前記増幅用トランジスタの制御電極で生成された信号電荷及び/又は該主電極で生成された信号電荷を当該光電変換素子の外部に出力するための第1のトランジスタと、該主電極に所定の電位を印加するための第2のトランジスタとを各々接続したものである。
【0033】
又、請求項18に記載の発明は、前記増幅用トランジスタを、電界効果型トランジスタとし、前記リセット用トランジスタを、MOSトランジスタとしたものである。
又、請求項19に記載の発明は、前記増幅用トランジスタの制御電極、前記リセット用トランジスタの前記一方の主電極、前記光電変換部の少なくとも1つの受光面側に、1種のカラーフィルタを形成したものである。
【0034】
又、請求項20に記載の発明は、前記増幅用トランジスタの制御電極、前記リセット用トランジスタの前記一方の主電極、前記光電変換部の少なくとも2つの受光面側に、互いに異なる色のカラーフィルタを形成したものである。
又、請求項21に記載の発明は、請求項14から請求項20の何れかに記載の光電変換素子と、シャッタ部と、該シャッタ部の開閉タイミングを制御する制御手段とを有する光電変換装置において、前記制御手段が、少なくとも、前記増幅用トランジスタの制御電極で生成された信号電荷又は前記リセット用トランジスタの前記一方の主電極で生成された信号電荷に応じて、前記シャッタ部の開閉タイミングを制御して、前記光電変換部で電荷が生成される期間を調整するようにしたものである。
【0035】
又、請求項22に記載の発明は、前記制御手段が、前記出力部から出力される電気信号が第1の所定値を超えたとき、又は、前記リセット用トランジスタの前記一方の主電極から出力される信号電荷が第2の所定値を超えたときに、前記シャッタ部を閉成して、前記光電変換部で電荷が生成される期間を調整するようにしたものである。
【0036】
(作用)
上記請求項1の発明によれば、増幅用トランジスタの制御電極で生成された信号電荷を光電変換部で生成された信号電荷と加算して出力できるので、1つの光電変換素子が占める面積(1画素)当り、光電変換可能な領域を広げることができ、光電変換効率が向上する。又、増幅用トランジスタの制御電極で生成された信号電荷を光電変換部で生成された信号電荷と個別に出力できるので、前記制御電極にて生成された信号電荷に基づいて撮影時の周囲の明るさをモニタすることができ、このモニタの結果に基づいて、前記光電変換部で生成される信号電荷の量を予測することができる。
【0037】
又、請求項2の発明によれば、電界効果トランジスタの制御電極に光が入射されてこの制御電極に信号電荷が直接蓄積されるので、この信号電荷に応じた電気信号が、出力部に直接的に現れ、この制御電極で生成された電気信号の出力が容易になる。
又、請求項3の発明によれば、特定の波長の分光成分を光電変換部にて検出すると共に、前記増幅用トランジスタの制御電極にて同じ波長あるいはより広い波長範囲の光を検出して光電変換部で生成される信号電荷の量をモニタすることができる。
【0038】
又、請求項4の発明によれば、特定の波長の分光成分を光電変換部にて検出すると共に、この光電変換部にて検出された特定の波長とは異なる他の波長の分光成分を前記増幅用トランジスタの制御電極にて検出できるので、入射光の分光特性(色に関する情報)を得て、特定の波長の光の強度を検出することができる。
又、請求項5の発明によれば、前記光電変換部で生成される信号電荷を、増幅用トランジスタの制御電極にて生成される信号電荷に基づいてモニタし、このモニタの結果に応じてシャッタ部の開閉を行うことで、最適な露光時間を設定することができる。
【0039】
又、請求項6の発明によれば、前記光電変換部で生成される信号電荷自体をモニタし、このモニタの結果に応じてシャッタ部の開閉を行うことで、最適な露光時間を設定することができる。
又、請求項7の発明によれば、リセット用トランジスタの一方の主電極で生成された信号電荷を光電変換部で生成された信号電荷と個別に出力できるので、前記主電極にて生成された信号電荷に基づいて撮影時の周囲の明るさをモニタすることができ、このモニタの結果に基づいて、前記光電変換部で生成される信号電荷の量を予測することができる。
【0040】
又、請求項8の発明によれば、リセット用トランジスタの一方の主電極で生成された信号電荷を光電変換部で生成された信号電荷と個別に出力できるので、前記主電極にて生成された信号電荷に基づいて撮影時の周囲の明るさをモニタすることができ、このモニタの結果に基づいて、前記光電変換部で生成される信号電荷の量を予測することができる。
【0041】
又、請求項9の発明によれば、リセット用トランジスタの一方の主電極にて生成された信号電荷を第1のトランジスタによって、所望のタイミングでその外部に出力させ、その後、第2トランジスタによって当該信号電荷を容易にリセットすることができる。
又、請求項10の発明によれば、光電変換部で生成された信号電荷が電界効果トランジスタの制御電極に供給されることで、増幅された電気信号として出力され、この電界効果トランジスタの制御電極の電荷をリセットするためのMOSトランジスタの主電極に光が入射されて信号電荷が生成されるので、当該MOSトランジスタを信号電荷の生成に転用することができる。
【0042】
又、請求項11の発明によれば、特定の波長の分光成分を光電変換部にて検出すると共に、前記リセット用トランジスタの一方の主電極にて同じ波長あるいはより広い波長範囲の光を検出して光電変換部で生成される信号電荷の量をモニタすることができる。
又、請求項12の発明によれば、特定の波長の分光成分を光電変換部にて検出すると共に、この光電変換部にて検出された特定の波長とは異なる波長の光を前記リセット用トランジスタの一方の主電極にて検出できるので、入射光の分光特性(色に関する情報)を得て、特定の波長の光の強度を検出することができる。
【0043】
又、請求項13の発明によれば、前記光電変換部で生成される信号電荷を、リセット用トランジスタの一方の主電極にて生成される信号電荷に基づいてモニタし、このモニタの結果に応じてシャッタ部の開閉を行うことで、最適な露光時間を設定することができる。
又、請求項14の発明によれば、光電変換部以外に、増幅用トランジスタの制御電極で生成された信号電荷とリセット用トランジスタの一方の主電極で生成された信号電荷と加算して出力できるので、1つの光電変換素子が占める面積(1画素)当り、光電変換可能な領域を広げることで光電変換効率を向上させたり、前記制御電極で生成された信号電荷又は前記主電極で生成された信号電荷に基づいて撮影時の周囲の明るさをモニタすることができ、このモニタの結果に基づいて、前記光電変換部で生成される信号電荷の量を予測することができる。
【0044】
又、請求項15の発明によれば、増幅用トランジスタの制御電極で生成された信号電荷を光電変換部で生成された信号電荷と個別に出力できるので、1つの光電変換素子が占める面積(1画素)当り、光電変換可能な領域を広げることができ光電変換効率が向上し、一方でリセット用トランジスタの一方の主電極で生成された信号電荷を光電変換部で生成された信号電荷と個別に出力できるので前記主電極で生成された信号電荷に基づいて撮影時の周囲の明るさをモニタすることができ、このモニタの結果に基づいて、前記光電変換部で生成される信号電荷の量を予測することができる。
【0045】
又、請求項16の発明によれば、増幅用トランジスタの制御電極で生成された信号電荷とリセット用トランジスタの一方の主電極で生成された信号電荷とを加算した値に応じた電気信号と、光電変換部で生成された信号電荷に応じた電気信号とを加算して又は個別に、出力部から出力できるので、1つの光電変換素子が占める面積(1画素)当り、光電変換可能な領域を広げることができ、光電変換効率が向上する。
【0046】
又、前記制御電極で生成された信号電荷に応じた電気信号と、前記主電極で生成された信号電荷に応じた電気信号と、光電変換部で生成された信号電荷に応じた電気信号とを、個別に出力部から出力できるので、当該光電変換素子の汎用性が向上する。この場合、前記制御電極にて生成された信号電荷や、前記主電極にて生成された信号電荷に基づいて撮影時の周囲の明るさをモニタすることができ、このモニタの結果に基づいて、前記光電変換部で生成される信号電荷の量を予測することができる。
【0047】
又、請求項17の発明によれば、リセット用トランジスタの一方の主電極にて生成された信号電荷が第1のトランジスタによって、所望のタイミングでその外部に出力させ、その後、第2トランジスタによって当該信号電荷を容易にリセットすることができる。
又、請求項18の発明によれば、光電変換部で生成された信号電荷が電界効果トランジスタの制御電極に供給されることで、増幅された電気信号として出力され、この電界効果トランジスタの制御電極の電荷をリセットするためのMOSトランジスタの主電極に光が入射されて信号電荷が生成されるので、当該MOSトランジスタを信号電荷の生成に転用することができる。
【0048】
又、請求項19の発明によれば、特定の波長の分光成分を光電変換部にて検出すると共に、前記増幅用トランジスタの制御電極、更には、リセット用トランジスタの一方の主電極にて同じ波長あるいはより広い波長範囲の光を検出して、当該光電変換部で生成される信号電荷の量をモニタすることができる。
又、請求項20の発明によれば、特定の波長の分光成分を光電変換部にて検出すると共に、この光電変換部にて検出された特定の波長とは異なる波長の光を前記増幅用トランジスタの制御電極又はリセット用トランジスタの一方の主電極にて検出できるので、入射光の分光特性(色に関する情報)を得て、特定の波長の光の強度を検出することができる。
【0049】
又、請求項21の発明によれば、前記光電変換部で生成される信号電荷を、増幅用トランジスタの制御電極にて生成される信号電荷又はリセット用トランジスタの一方の主電極にて生成される信号電荷に基づいてモニタし、このモニタの結果に応じたシャッタ部の開閉で、最適な露光時間を設定することができる。
又、請求項22の発明によれば、前記光電変換部で生成される信号電荷を、増幅用トランジスタの制御電極にて生成される信号電荷又はリセット用トランジスタの一方の主電極にて生成される信号電荷に基づいてモニタしてシャッタ部の開閉を行うに当たって、前記出力部から出力される電気信号を比較する第1の所定値と、前記リセット用トランジスタの前記一方の主電極から出力される信号電荷を比較する第2の所定値とを、異なる値に設定することができ、前記制御電極、前記主電極の各々で検出される光の波長に応じたモニタが可能になる。
【0050】
【発明の実施の形態】
(第1の実施形態)
以下、本発明の第1の実施形態について、図1から図7を用いて説明する。
図1、図2、図3は、第1の実施形態の光電変換素子20のデバイス構造を示すもので、このうち図1は光電変換素子20の平面構造を示す平面図、図2は図1のX?X線に沿った断面図、図3は図1のY?Y線に沿った断面図である。又、図4は光電変換素子20及びこれに接続された信号検出回路290を示す回路図、図5は光電変換素子20を受光装置200Bとして用いた光電変換装置200の概略を示すブロック図、図6,7は光電変換素子20の動作を説明するためのタイミングチャートである。
【0051】
この第1の実施形態の光電変換素子20は、入射光に応じた信号電荷を生成するフォトダイオード(光電変換部)21と、そのゲート領域(制御電極)22Aに供給された信号電荷に応じて電気信号(Vout)を出力する接合型電界効果トランジスタ(増幅用トランジスタ;以下「JFET」と略記する。)22と、フォトダイオード21で生成・蓄積された信号電荷を前記ゲート領域22Aに供給(転送)するためのP型の転送用トランジスタ(転送部)23と、ゲート領域22Aに供給(転送)された信号電荷を排出するためのP型のリセット用トランジスタ24とを有する。この光電変換素子20では、JFET22が出力部を構成している。
【0052】
又、この光電変換素子20では、フォトダイオード21以外の半導体領域を覆う遮光膜(遮光アルミ)が、このJFET22のゲート領域22A上で選択的に除去されて、このゲート領域22Aに光が入射し得る構成となっている(図1〜図3)。
これによって、光電変換素子20に光が入射したときフォトダイオード21(主たる受光部)のみならず、ゲート領域22Aを構成する半導体領域においても入射光に応じた信号電荷が生成されることになる(従たる受光部としての機能)。即ち、この実施形態の光電変換素子20では、JFET22がフォトトランジスタとしても機能する。このようにゲート領域22Aで入射光に応じた信号電荷が生成されると、詳細は後述するように、このJFET22の機能によってこの信号電荷に応じた電気信号Vout(Vout2)がそのソースに現れる。
【0053】
この場合、主たる受光部を構成するフォトダイオード21からゲート領域22Aへの信号電荷の転送タイミングを制御することで、フォトダイオード21で生成・蓄積された信号電荷に応じた電気信号Vout(Vout1)と、JFET22のゲート領域22Aで生成された信号電荷に応じた電気信号Vout(Vout2)とを個別に出力したり、又は、上記2つの信号電荷を加算した値に応じた電気信号Voutとして出力させることができる。
【0054】
この第1の実施形態では、フォトダイオード21で生成・蓄積された信号電荷に応じた電気信号Vout1とJFET22のゲート領域22Aで生成された信号電荷に応じた電気信号Vout2とを別個に出力する例について説明する。
尚、この第1の実施形態では、JFET22のゲート領域22Aで生成された信号電荷に応じた電気信号Vout2に基づいて、光電変換素子20が搭載された光電変換装置200のシャッタ200Cの開成時間(露光時間)を決定する。即ち、フォトダイオード21で生成・蓄積される信号電荷の値(光の強度)をゲート領域22Aで生成された信号電荷に基づいてモニタし、その結果(Vout2)を用いて露光時間の制御を行っている。
【0055】
先ず、図1から図3を用いて、この第1の実施形態の光電変換素子20のデバイス構造について、詳細に説明する。
図2,図3に示すように光電変換素子20を構成するフォトダイオード21、JFET22、P型の転送用トランジスタ23、P型のリセット用トランジスタ24は、P型半導体基板201上のN型半導体層202に形成されている。又、図1に示すように、これらフォトダイオード21、JFET22、転送用トランジスタ23、リセット用トランジスタ24は高濃度のN型(N+)不純物拡散層203によって囲まれている。
【0056】
このうちフォトダイオード21は、図3に示すように、N型半導体層202に形成されたP型不純物拡散層(電荷蓄積領域)212と、このP型不純物拡散層212の上方に形成された高濃度のN型不純物拡散層213とによって構成されている。
このフォトダイオード21では、入射光に応じて生成された信号電荷がP型不純物拡散層(電荷蓄積領域)212に蓄積される。
【0057】
又、JFET22は、図2,図3に示すように、N型半導体層202に形成されたP型不純物拡散層221がゲート(ゲート領域22A)を構成し、P型不純物拡散層221中に形成されたN型不純物拡散層222がソースを構成し、同じくP型不純物拡散層221中に形成されたN型不純物拡散層223がチャネルを構成し、N型不純物拡散層223を挟んでN型不純物拡散層222と向き合う位置にある前記したN型不純物拡散層203がドレインを構成している。
【0058】
このように構成されたJFET22には、そのゲート領域22Aに前記したフォトダイオード21で生成・蓄積された信号電荷が、図3に示す転送用トランジスタ23を介して供給(転送)されるようになっており、この供給(転送)された信号電荷に応じた電気信号Voutがそのソースから出力するようになっている。
尚、このJFET22は、図2、図3に示すように、そのゲート領域22Aがチャネル領域(223)を図中、上下から挟むように形成されており、ソースホロワ動作のゲインを高めると同時にゲインばらつきが抑制できる構造となっている。
【0059】
又、転送用トランジスタ23は、図3に示すように、そのソースがフォトダイオード21の電荷蓄積領域(P型不純物拡散層)212にて構成され、ドレインがJFET22のゲート領域22Aを構成するP型不純物拡散層221にて構成されている。又、これらソースとドレインとの間のN型半導体層202上にゲート絶縁膜を介してゲート電極(転送ゲート23C)が形成されている。
【0060】
このように構成された転送用トランジスタ23は、上記したようにフォトダイオード21のP型電荷蓄積領域(P型不純物拡散層)212に蓄積されている信号電荷をJFET22のゲート領域22Aに供給(転送)する機能を有する。
又、リセット用トランジスタ24は、図2に示すように、そのソースがJFET22のゲート領域22Aを構成するP型不純物拡散層221にて構成され、ドレイン(リセットドレイン)24BがP型不純物拡散層241にて構成されている。そして、これらソースとドレイン(リセットドレイン)24Bとの間のN型半導体層202上にゲート絶縁膜を介してゲート電極(リセットゲート24C)が形成されている。
【0061】
このように構成されたリセット用トランジスタ24は、JFET22のゲート領域22Aの電位をリセットする(読み出しレベルVGHとする)機能を有する。
このリセット時、JFET22のゲート領域22Aの電位は一定電位VGHにされるので、それまで蓄えられていた電荷がJFET22の出力(ソース電位)に反映されなくなり(リセット)、同時に、このときゲート領域22Aに供給された一定電位VGHに応じた電気信号VDが出力される。この電気信号VDは、光電変換素子20の暗出力に相当する値となる。
【0062】
又、光電変換素子20は、図3に示すように、上記フォトダイオード21の受光面側(図中、上方)に、カラーフィルタ(例えば、青色のカラーフィルタ)25が形成されており、入射光の青色の分光成分の強度に応じた信号電荷が、当該フォトダイオード21で生成されるようになっている。
尚、図1〜図3中、符号228は垂直信号線用配線、238は転送ゲート用配線、247はリセットゲート用配線、248はリセットドレイン用配線である。
【0063】
次に、上記構成の光電変換素子20及びこれに接続された信号検出回路290の回路構成を図4を用いて説明すると共に、この光電変換素子20を受光部として用いた光電変換装置200の構成を図5を用いて、その動作を図6,図7のタイミングチャートを用いて、各々、説明する。
光電変換素子20は、図4に示すように、主たる受光部となるフォトダイオード(光電変換部)21に定電圧源VDDが接続されて逆バイアスが掛けられている。又、この定電圧源VDDはJFET22のドレインにも接続されている。
【0064】
又、転送用トランジスタQTG(23)のゲート電極(転送ゲート23C)には、図外の駆動回路から駆動パルスφTGが供給される。
又、リセット用トランジスタQRSG(24)のゲート電極(リセットゲート24C)には駆動パルスφRSGが、そのドレイン(リセットドレイン24B)には駆動パルスφRSDが、各々、図外の駆動回路から供給される。
【0065】
又、JFET22のソース(ノードN1側)は、定電流源を介して定電圧源VSSに接続されており、この定電流源の働きによって、JFET22のソースに定電流Ibiasが流れ、ソースホロワが行われるように構成されている。
このような回路構成の光電変換素子20では、JFET22は、そのソースホロワ動作によってソースの電位(ノードN1の電位)Voutが、該JFET22のゲート領域22Aに蓄えられている電荷が示す信号を増幅した電気信号となる(電流増幅)。即ち、上記したJFET22のゲート領域22Aに蓄えられている信号電荷がフォトダイオード21(主たる受光部)で生成された信号電荷であるときには、このフォトダイオード21で検出された入射光の強度を示す値Vout1となる。一方、ゲート領域22Aで生成された信号電荷がそのままゲート領域22Aに蓄えられているときには、JFET22のソースに現れる電気信号Voutは、ゲート領域22A(従たる受光部)で検出された入射光の強度を示す値Vout2となる。
【0066】
しかして、図外の駆動回路から供給される駆動パルスφTG、φRSG、φRSDの波形を制御することで、JFET22のソース(ノードN1側)に現れる電気信号Voutを、或るタイミングでVout1とし、他のタイミングではVout2とすることができる。尚、ゲート領域22Aがリセット用トランジスタQRSG(24)の働きによってリセットされたときには、電気信号Voutは、光電変換素子20の暗出力に相当する値となる。
【0067】
この電気信号Voutを出力するJFET22のソース(ノードN1)には、信号検出回路290が接続されており、JFET22のソースからの電気信号Voutが、この信号検出回路290に供給される。
信号検出回路290は、サンプルホールド回路291と差分処理回路292とを有するもので、この信号検出回路290では、上記した暗出力に相当する基準信号電圧VDがサンプルホールド回路291に保持され、この値VDをフォトダイオード21にて生成された信号電荷に応じた値(Vout1=Vs)から差分処理回路292で差し引くことにより、暗出力分を差し引いた後の電気信号(光信号)Vpが得られる。
【0068】
図5に、光電変換素子20が受光装置200Bに用いられた光電変換装置200の全体構成を示す。
この図に示すように、光電変換装置200は、その暗箱200Aに、上記した光電変換素子20と駆動回路(図示省略)とからなる受光装置200Bが収納されている。又、暗箱200Aの光を取り込む開口には、シャッタ(シャッタ部)200Cが設けられている。
【0069】
又、暗箱200Aに収納された受光装置200Bには、コントローラ(制御手段)200D、比較回路280、前述した信号検出回路290が、各々接続されている。
このうちコントローラ200Dは、駆動回路(図示省略)に制御信号を出力して、この駆動回路から光電変換素子20に上記した駆動パルスφTG、φRSG、φRSDを供給させる。
【0070】
又、コントローラ200Dに接続された比較回路280は、JFET22のゲート領域22Aにて生成された信号電荷に応じた電気信号Vout2を、基準信号Vrefと比較し、この比較結果を示す信号を、コントローラ200Dに出力する。
そして、コントローラ200Dは、比較回路280からの比較結果を示す信号に基づいて、シャッタ200Cに制御信号SHを出力して、その開成時間(露光時間)を制御する。
【0071】
次に、実際に入射光を検知する際の、光電変換素子20の動作を図6、図7のタイミングチャートを用いて説明する。尚、動作説明を簡単にするために、ここではt10時点からt20時点に至るまでの1サイクルの動作について説明する。
図6に示すように、先ず、t10時点に至る前、シャッタ200Cは、コントローラ200Dからの制御信号SHによって閉成されている。又、このt10時点以前は、駆動パルスφTGがハイレベル、駆動パルスφRSDがローレベル、駆動パルスφRSGがハイレベルとなっている。又、このt10時点までには、JFET22のゲート領域22Aにはフォトダイオード21で生成された信号電荷が既に供給(転送)されているため、ノードN1に現れる電気信号Vout(Vout1)は、前回のサイクルにおける入射光に応じた値Vsとなっている。
【0072】
t10時点に至ると、駆動パルスφRSDがローレベルからハイレベル(読み出しレベルVGH)に反転され、駆動パルスφRSGがハイレベルからローレベルに反転される。
駆動パルスφRSGがローレベルとなることでP型のリセット用トランジスタQRSGがオンする。またこのとき、駆動パルスφRSDが読み出しレベル(VGH)となることで前記オン状態のリセット用トランジスタQRSGのドレインに一定電圧VGHが印加されて、JFET22がゲート領域22Aにその後生じる信号電荷に応じた電気信号Voutを出力できる状態(読み出し可能な状態)になる。
【0073】
そして、t11時点に至ると、コントローラ200Dからの制御信号SHがローレベルとなってシャッタ200Cが開成されて露光が行われる(露光時間の開始)。尚、このとき駆動パルスφRSDがローレベルに戻され、駆動パルスφRSGがハイレベルに戻されて、JFET22のゲート領域22Aのリセットが解除される。
【0074】
このとき駆動パルスφTGはハイレベルのまま、即ち転送用トランジスタQTGはオフのままであるため、露光時間の開始とともにフォトダイオード21にて生成され始めた信号電荷はそのまま蓄積され、JFET22のゲート領域22Aに転送されない。
又、上記のようにt11時点でシャッタ200Cが開成されることで、フォトダイオード21のみならずゲート領域22Aでも入射光に応じた信号電荷が生成され始める。このようにゲート領域22Aで信号電荷が生成されると、JFET22のソース(ノードN1)に現れる電気信号Voutが、この信号電荷に応じた値(Vout2)となる。
【0075】
電気信号Vout(Vout2)の値は、シャッタ200Cの開成されている間、徐々に増加していく(t11〜t12)。そして、この電気信号Vout(Vout2)の値が、基準値Vrefとなると(t12時点)、コントローラ200Dからシャッタ200Cに送られる制御信号SHがローレベルに反転されて、シャッタ200Cが閉成される(露光時間の終了)。
【0076】
この場合、ゲート領域22Aに入射される光の強度が弱いときには、電気信号Vout2は、図6に示すように緩やかに増加し(t11〜t12時点)、当該電気信号Vout2が基準値Vrefとなるまでに比較的長い時間がかかる。即ち、露光時間が長くなる。
一方、ゲート領域22Aに入射される光の強度が強いときには、電気信号Vout2は、図7に示すように急峻に増加し(t11〜t12時点)、当該電気信号Vout2が基準値Vrefとなるまでの時間が短くなる。即ち、露光時間が短くなる。
【0077】
上記したようにゲート領域22Aで生成された信号電荷に応じた電気信号Vout(Vout2)が基準値Vrefになると(t12時点)、シャッタ200Cが閉成され(制御信号SHがハイレベル)、駆動パルスφRSGがローレベルに、駆動パルスφRSDが読み出しレベル(一定電圧VGH)になる。
駆動パルスφRSGがローレベルとなることでリセット用トランジスタQRSGがオンとなり、このときドレイン(リセットドレイン)24Bが一定電圧VGHになる(リセット動作)。
【0078】
このときJFET22のソースに現れる電気信号Voutは、暗出力に相当する基準信号電圧VDとなる。
t13時点に至ると、再び、駆動パルスφRSDがローレベルに戻され、駆動パルスφRSGがハイレベルに戻される。
このとき、JFET22のゲート領域22Aはフローティング状態になるが、ノードN1に現れる電気信号Voutの値は、VDのままその値が保持されている。
【0079】
t14時点に至ると、駆動パルスφTGがローレベルに反転されて、転送用トランジスタQTGがオンする。
この転送用トランジスタQTGのオンによって、上記したt11〜t12の間でフォトダイオード21にて生成・蓄積された信号電荷がJFET22のゲート領域22Aに供給(転送)される。
【0080】
t15時点に至ると、駆動パルスφTGが再びハイレベルに反転されて、転送用トランジスタQTGがオフとなり、JFET22のソース(ノードN1)に現れる電気信号Vout(Vout1)は、フォトダイオード21にて生成・蓄積された信号電荷に応じた値Vsに保持される。
t20時点に至ると、再び、駆動パルスφRSDが読み出しレベル(一定電圧VGH)にされ、駆動パルスφRSGがハイレベルからローレベルに反転される。
【0081】
駆動パルスφRSGがローレベルとなることでP型のリセット用トランジスタQRSGが再びオンし、駆動パルスφRSDが読み出しレベル(VGH)となることでP型のリセット用トランジスタQRSGのドレインにこの電圧VGHが印加され、ノードN1に現れる電気信号Voutは、再び暗出力に相当する基準信号電圧VDとなる。
以後、t10〜t20時点間と同様の動作が繰り返される(1サイクルに亘る入射光の検出動作)。
【0082】
尚、t12〜t14時点間で得られた電気信号VDは、前述したように図4に示すサンプルホールド回路291でその値が記憶保持され、差分処理回路292で、t14〜t20時点間で得られた電気信号Vsからこの記憶保持された値(VD)が差し引かれ、ばらつき等に起因するノイズ成分(VD)が除去された電気信号(光信号)Vpが得られる。
【0083】
以上詳述したように、第1の実施形態の光電変換素子20では、JFET22のゲート領域22Aにも光が入射し得る構成として、このゲート領域22Aで生成された信号電荷を、JFET22のソース(ノードN側)にて電気信号Voutとして出力するようにしている。
従って、この光電変換素子20を受光装置200Bに用いた光電変換装置200において、フォトダイオード21での適正な露光時間を、前記ゲート領域22Aにて生成された信号電荷に基づいて制御することができる。即ち、ゲート領域22Aで生成される信号電荷に基づいて、撮影時の周囲の明るさをモニタし、このときの電気信号Vout(Vout2)を基準値Vrefと比較してシャッタ200Cの開成時間を調整することで、撮影時の周囲の明るさの変化に応じて適正な露光時間が得られる。
【0084】
ところで、この第1の実施形態の光電変換素子20は、主たる受光部となるフォトダイオード21と、従たる受光部となるJFET22のゲート領域22Aとで、入射光に応じた信号電荷が、各々、生成されるように構成されているが、そのうち、フォトダイオード21の受光面側(図2中、上方)にカラーフィルタ(例えば、青色)25が形成されている。即ち、この光電変換素子20では、フォトダイオード21の受光面側にカラーフィルタ25を配置することで、光電変換素子20を用いて、カラーフィルタ25の色(青色)を入射光から抽出して検出することができる。
【0085】
しかして、この光電変換素子20を用いた光電変換装置200では、上記したようにゲート領域22Aで生成された信号電荷(Vout2)に基づいて、その露光時間が決定されるが、ゲート領域22Aの受光面積は、主たる受光部としてのフォトダイオード21の受光面積よりも小さい。
このため、第1の実施形態では、ゲート領域22Aで十分な光強度を得るために、カラーフィルタ25をフォトダイオード21側のみに配置して、受光面積が小さいゲート領域22Aでの光感度を向上させ、もって信号電荷の発生量を多くして、露光時間を高精度に調整するようにしている。
【0086】
尚、フォトダイオード21とJFET22のゲート領域22Aの双方の受光面側(図2中、上方)に、同色(例えば、共に青色)のカラーフィルタを配置してもよい。
このようにゲート領域22Aの受光面側に、フォトダイオード21の受光面側と同色のカラーフィルタを配置するのであれば、ゲート領域22Aでもフォトダイオード21で検出される光(例えば、青色)と同色の光を検知できる。このように入射光から検出対象の色(青色)を抽出してモニタできるので、特定の色の強度(青色の光強度)を検出するに当り、露光時間を最適な値に調整できる。
【0087】
更に、フォトダイオード21の受光面側とJFET22のゲート領域22Aの受光面側(図2中、上方)に、互いに異なる色のカラーフィルタ(例えば、フォトダイオード21側のカラーフィルタを青色、ゲート領域22A側のカラーフィルタを赤色)を配置してもよい。
このようにフォトダイオード21とJFET22のゲート領域22Aの受光面側(図2中、上方)に、互いに異なる色のカラーフィルタを配置することで、以下のような作用効果が得られる。
【0088】
即ち、光電変換素子20を用いて光を検出するに当って、入射光の分光特性(色に関する情報)を十分に得たい場合がある。一例としては、特定の波長の光を用いて物体からの放射光を検出することで、その物体の特性を測定する場合等である。
例えば、赤色の光を物体に照射したとき、入射光と同じ赤色の他に青色の光を放射する物体について、赤色と青色の光強度比を検出する場合を考える。
【0089】
入射光と同じ赤色の光強度が強い場合は、上記のように受光面積の広いフォトダイオード21の受光面側に青色のカラーフィルタを配置し、受光面積の小さいJFET22のゲート領域22Aの受光面側に赤色のカラーフィルタを配置することで、このゲート領域22Aで検出される赤色の分光成分とフォトダイオード21にて検出される青色の分光成分との強度比を精度よく検出することができる。
【0090】
更に、フォトダイオード21の受光面側にカラーフィルタを配置せずに、JFET22のゲート領域22Aの受光面側(図2中、上方)にのみカラーフィルタ(例えば、赤色)を配置してもよい。
この場合には、フォトダイオード21は種々の色の成分を含む光の強度を検出することになるが、一方で、ゲート領域22Aで特定の色の光を検出し、フォトダイオード21で検出された光とゲート領域22Aで検出された光の分光感度特性(既知)から、当該入射光の分光特性、即ち、色に関する情報を精細に得ることができる。またこのとき、あわせてゲート領域22で生成された信号電荷に基づく露光時間の制御を行うこともできる。
【0091】
(変形例1)
次に、第1の実施形態の変形例1について、図8のタイミングチャートを用いて説明する。
この変形例1は、図外の駆動回路から図4に示す光電変換素子20の転送用トランジスタQTG、リセット用トランジスタQRSGの各ゲート電極、リセット用トランジスタQRSGのリセットドレイン(24B)に、各々供給される駆動パルスφTG、φRSG、φRSDが、図6に示す波形と異なるものである。
【0092】
この図8の波形の駆動パルスφTG、φRSG、φRSDを、転送用トランジスタQTG、リセット用トランジスタQRSGの各ゲート電極、ドレインに、各々供給することで、ゲート領域22Aで生成された信号電荷とフォトダイオード21で生成された信号電荷とを加算した値に応じた電気信号Voutが、当該JFET22のソース(ノードN1)側に現れる。
【0093】
以下、図8のタイミングチャートに従って、光電変換素子20の動作を説明する。ここでも、動作説明を簡単にするために、t10時点からt20時点に至るまでの1サイクル分の動作を説明する。
先ず、t10時点に至る前、シャッタ200Cは、コントローラ200Dからの制御信号SHによって閉成されている。又、駆動パルスφTGがハイレベル、駆動パルスφRSDがローレベル、駆動パルスφRSGがハイレベルとなっている。このときノードN1に現れる電気信号Voutは、前回サイクルにおける入射光に応じた値Vsとなっている。
【0094】
t10時点に至ると、駆動パルスφRSDが読み出しレベル(一定電圧VGH)に立ち上げられ、駆動パルスφRSGがハイレベルからローレベルに反転する。
駆動パルスφRSGがローレベルとなることでP型のリセット用トランジスタQRSGがオンする。またこのとき、駆動パルスφRSDが読み出しレベル(一定電圧VGH)となることで前記オン状態のリセット用トランジスタQRSGのドレインにこの一定電圧VGHが印加される。このときノードN1に現れる電気信号Voutは、暗出力に相当する基準信号電圧VDとなる。
【0095】
そして、t11時点に至ると、コントローラ200Dからの制御信号SHがローレベルとなってシャッタ200Cが開成され、露光が行われる(露光時間の開始)。又、このとき駆動パルスφRSDがローレベルに戻され、駆動パルスφRSGがハイレベルに戻される。このときJFET22のゲート領域22Aはフローティング状態になる。
【0096】
又、駆動パルスφTGはハイレベルのままで転送用トランジスタQTGはオフ状態であるため、蓄積時間の開始とともにフォトダイオード21にて生成され始めた信号電荷はそのままフォトダイオード21の電荷蓄積領域に蓄積され、JFET22のゲート領域22Aに供給(転送)されない。
又、シャッタ200Cが開成されることで、フォトダイオード21のみならずゲート領域22Aでも、入射光に応じた信号電荷が生成される。
【0097】
即ち、このt11時点以降は、JFET22のソース(ノードN1)に現れる電気信号Voutは、このゲート領域22Aで生成された信号電荷に応じた値(Vout2)となる。
このときの電気信号Vout(Vout2)の値は、シャッタ200Cの開成されている間、徐々に増加していく(t11〜t12)。そして、この電気信号Vout(Vout2)の値が、基準値Vrefとなると(t12時点)、コントローラ200Dからシャッタ200Cに送られる制御信号SHがハイレベルに反転されて、シャッタ200Cが閉成される(露光時間の終了)。この結果、t11〜t12間が露光時間となる。
【0098】
この結果、フォトダイオード21では、この露光時間に亘って、入射光に応じた信号電荷を生成・蓄積する。
上記したようにゲート領域22Aで生成された信号電荷に応じた電気信号Vout(Vout2)が基準値Vrefになって(t12時点)、シャッタ200Cが閉成されると(制御信号SHがハイレベル)、今度は、駆動パルスφTGがローレベルに反転されて、転送用トランジスタQTGがオンする。
【0099】
この転送用トランジスタQTGのオンによって、上記した露光時間(t11〜t12)でフォトダイオード21にて生成・蓄積された信号電荷がJFET22のゲート領域22Aに供給(転送)される。
フォトダイオード21からの信号電荷が供給(転送)されるまでには、ゲート領域22Aに上記ゲート領域22Aで生成された信号電荷が保持されている。従って、t12時点では、JFET22のゲート領域22Aで生成されその値が保持された信号電荷と、新たに転送用トランジスタQTGを介して供給されたフォトダイオード21からの信号電荷とが加算して、このゲート領域22Aに蓄積されることになる。
【0100】
従って、これら2種類の信号電荷をそのゲート領域22Aで受けたJFET22のソース(ノードN1側)に現れる電気信号Voutは、フォトダイオード21で生成・蓄積された信号電荷とゲート領域22Aで生成された信号電荷との加算値に応じた値Vsとなる。
t13時点に至ると、駆動パルスφTGが再びハイレベルに反転されて、転送用トランジスタQTGがオフとなりJFET22のゲート領域22Aはフローティング状態になるが、ノードN1に現れる電気信号Voutは、上記した加算値に応じた値Vsのまま保持される。
【0101】
t20時点に至ると、再び、駆動パルスφRSDが読み出しレベルに立ち上げられ、駆動パルスφRSGがハイレベルからローレベルに反転される。
駆動パルスφRSGがローレベルとなることでP型のリセット用トランジスタQRSGが再びオンし、駆動パルスφRSDが読み出しレベル(一定電圧VGH)となることでP型のリセット用トランジスタQRSGのドレインにこの一定電圧VGHが印加され、JFET22のゲート領域22Aの電荷がリセットされるとともにノードN1に現れる電気信号Voutが、再び暗出力に相当する基準信号電圧VDとなる。
【0102】
以後、t10〜t20時点間と同様の動作が繰り返されて、複数サイクルの検出動作が行われる。
尚、t10〜t11時点間で得られた電気信号VD、t12〜t20時点間で得られた電気信号Vsは、信号検出回路290に出力され、これらの差分をとることで、この変形例1でも、ばらつき等に起因するノイズ成分(VD)を除去した後の光信号Vpが得られるようになっている。
【0103】
このように、変形例1では、光電変換素子20からフォトダイオード21で生成された信号電荷と、ゲート領域22A自身で生成された信号電荷とがゲート領域22Aに加算して保持されることになり、JFET22のソース(ノードN1側)に現れる電気信号Vout(Vout1=Vs)はこれら2つの信号電荷を加算した電荷に応じた値となる。
【0104】
即ち、この変形例1では、ゲート領域22Aで生成された信号電荷は、露光時間(t11〜t12)の設定(基準値Vrefとの比較)に用いられるのみならず、フォトダイオード21で生成・蓄積された信号電荷に加算されて、当該露光時間における入射光に応じた電気信号Voutの生成に寄与する。このように動作する光電変換素子20では、フォトダイオード21のみならずゲート領域22Aも、光電変換部として機能することになり、1画素当りの受光面積が実質的に大きくなる。
【0105】
又、この変形例1においても、信号検出回路290によって、入射光に応じて生じた電気信号(Vs)からばらつき等に起因するノイズ成分(VD)が除去された値Vp(光信号)が得られるので、精度の高い入射光の検出が可能となる。
【0106】
又、この変形例1でも、第1の実施形態の場合(図6のタイミングチャートに従った動作を行った場合)と同様に、光電変換装置200のシャッタ200Cの開成時間、即ち露光時間を、ゲート領域22Aにて生成された信号電荷に応じた電気信号Vout2に基づいて制御しているので、撮影時の周囲の明るさの変化に応じて、常に、最適な露光時間での撮影が可能になる。
【0107】
(変形例2)
次に、第1の実施形態の変形例2について、図9のタイミングチャートを用いて説明する。
変形例2は、図4に示す光電変換素子20の転送用トランジスタQTG、リセット用トランジスタQRSGの各ゲート電極、リセット用トランジスタQRSGのドレイン(リセットドレイン24B)に、各々供給される駆動パルスφTG、φRSG、φRSD(図9)が、上記した第1の実施形態(図6)及び変形例1(図8)の波形と異なる。これにより、駆動パルスφTG、φRSG、φRSDを、転送用トランジスタQTG、リセット用トランジスタQRSGの各ゲート電極、ドレインに、各々供給することで、ゲート領域22Aで生成された信号電荷とフォトダイオード21で生成された信号電荷とが加算してゲート領域22Aに蓄積されて、加算された電荷に応じた電気信号Voutが得られる。そしてこの電気信号Voutに基づいて、シャッタ200Cの開成時間(露光時間)が制御され、更に、この加算された電荷に応じた電気信号Voutが、そのまま光信号Vpの生成に反映される。
【0108】
ここでも、動作説明を簡単にするために、t10時点からt20時点に至るまでの1サイクルの動作を説明する。
先ず、t10時点に至る前、シャッタ200Cは、コントローラ200Dからの制御信号SHによって閉成されている。又、駆動パルスφTGがハイレベル、駆動パルスφRSDがローレベル、駆動パルスφRSGがハイレベルとなっている。このときノードN1に現れる電気信号Voutは、前回のサイクルで得られた入射光に応じた値Vsとなっている。
【0109】
t10時点に至ると、駆動パルスφRSGがローレベルとなってP型のリセット用トランジスタQRSGがオンし、駆動パルスφRSDが読み出しレベル(一定電圧VGH)となって、このオン状態のリセット用トランジスタQRSGのドレイン(リセットドレイン24B)に一定電圧VGHが印加され、ゲート領域22Aのリセットが行われる。このときノードN1に現れる電気信号Voutは、暗出力に相当する基準信号電圧VDとなる。
【0110】
そして、t11時点に至ると、コントローラ200Dからの制御信号SHがローレベルとなってシャッタ200Cが開成され、露光が行われる(露光時間の開始)。又、このとき駆動パルスφRSDがローレベルとなってゲート領域22Aのリセットが解除されるとともに、駆動パルスφTGがローレベルとなって、シャッタ200Cの開成と同時に転送用トランジスタQTGがオンする。
【0111】
上記露光時間の開始とともに、光電変換素子20のフォトダイオード21とゲート領域22Aの双方に光が入射し、フォトダイオード21とゲート領域22Aの双方で信号電荷が生成され始める。
このときフォトダイオード21で生成された信号電荷は、オン状態の転送用トランジスタQTGを介して、そのままJFET22のゲート領域22Aに供給(転送)され、このゲート領域22Aで生成されている信号電荷と加算される。
【0112】
従って、JFET22のソース(ノードN1側)に現れる電気信号Voutは、フォトダイオード21で生成された信号電荷とゲート領域22Aで生成された信号電荷の双方の増加に伴って、図9のt11〜t12に示すように急峻にその値Voutが大きくなる。
しかして、このようにフォトダイオード21で生成された信号電荷と、ゲート領域22Aで生成された信号電荷の加算値に応じた電気信号Voutが、基準値Vrefに至ると(t12時点)、制御信号SHがハイレベルに反転されて、シャッタ200Cが閉成される(露光時間の終了)。
【0113】
またこのとき、駆動パルスφTGもハイレベルに反転されて、転送用トランジスタQTGがオフ状態になり、JFET22のゲート領域22Aとフォトダイオード21の電荷蓄積領域21Aとの電気的な接続が遮断される。この結果、JFET22のゲート領域22Aはフローティング状態になるが、ノードN1に現れる電気信号Voutは、上記した2つの信号電荷を加算した電荷に応じた値Vsに保持される。
【0114】
t20時点に至ると、再び、駆動パルスφRSGがローレベルとなってP型のリセット用トランジスタQRSGが再びオンし、駆動パルスφRSDが読み出しレベル(一定電圧VGH)となってP型のリセット用トランジスタQRSGのドレインにこの一定電圧VGHが印加され(リセット)、ノードN1に現れる電気信号Voutは、再び暗出力に相当する基準信号電圧VDとなる。
【0115】
以後、t10〜t20時点間と同様の動作が繰り返されて、複数サイクルの検出動作が行われる。
尚、t10〜t11時点間で得られた電気信号VD、t11〜t20時点間で得られた電気信号Vsも、図4に示す信号検出回路290に出力され、値VDと値Vsとの差分がとられて、ばらつき等に起因するノイズ成分(VD)を除去した後の光信号Vpが得られる。
【0116】
このように、変形例2では、光電変換素子20からフォトダイオード21で生成された信号電荷と、ゲート領域22Aで生成された信号電荷とを加算した電荷を用いて、露光時間の制御(シャッタ200Cの開成時間の調整)を行っているので、更に、露光時間の制御の精度の向上が図ることができる。
又、この変形例2でも、変形例1と同様に、露光時間に亘って、ゲート領域22Aで生成された信号電荷とフォトダイオード21で生成された信号電荷とが加算されて、この加算値に応じた電気信号Voutが出力されるので、1画素当りの受光面積を実質的に大きくすることができる。
【0117】
(第2の実施形態)
次に、本発明の第2の実施形態の光電変換素子30及び光電変換装置300について、図10、図11を用いて説明する。この第2の実施形態では、JFET32のゲート領域32Aにて信号電荷を生成し、この生成された信号電荷に応じてシャッタの開成時間(露光時間)を調整するに当り、JFET32を常時オンさせることなく、その電気信号Voutを出力する構成としたものである。即ち、このような構成とすることで、第1の実施形態の光電変換素子20のように常時、JFET22をオンするタイプのものに比べて、その消費電力を抑えることができる。
【0118】
図10の回路図に示すように、第2の実施形態の光電変換素子30は、入射光に応じた信号電荷を生成するフォトダイオード31と、そのゲート領域32Aに供給された信号電荷に応じて電気信号(Vout)を出力するJFET32と、フォトダイオード31で生成・蓄積された信号電荷を前記ゲート領域32Aに供給(転送)するためのP型の転送用トランジスタQTGと、ゲート領域32Aに供給(転送)された信号電荷を排出するためのP型のリセット用トランジスタQRSGとを有する。そして、JFET32のソース(ノードN1側)は、コンデンサ(容量負荷)C1を介して、定電圧源VSSに接続されている。又、JFET32のソースにはコンデンサC1と並列にN型の第2のリセット用トランジスタQRSTが接続され、そのゲートに、図外の駆動回路から駆動パルスφRSTが供給されるようになっている。
【0119】
尚、この光電変換素子30のデバイス構造は、上述した第1の実施形態の光電変換素子20と同様に、JFET32のゲート領域32Aの上方(入射面側)には遮光膜がなく、ゲート領域32Aで入射光に応じた信号電荷が生成される構成(フォトトランジスタ)となっている。この光電変換素子30の具体的なデバイス構造は、JFET32及びその他の構造が、第1の実施形態の光電変換素子20と同一であり、その詳細な説明は省略する。
【0120】
又、この第2の実施形態の光電変換素子30を用いた光電変換装置300では、後述するように、フォトダイオード31で生成・蓄積された信号電荷と、JFET32のゲート領域32Aで生成された信号電荷とに応じた各々の電気信号Vout(Vout1,Vout2)が個別に出力されて、ゲート領域32Aで生成された信号電荷に基づいてシャッタ(図示省略)の開成時間が制御され、フォトダイオード31の露光時間が調整される。
【0121】
又、JFET32からの電気信号Voutは、フォトダイオード31で生成された信号電荷に応じた値Vsと、ゲート領域32Aのリセット時に出力される値VD(暗出力に相当)とが個別に出力され、これら値Vsと値VDの差分が、その後段の信号検出回路390(図10)で求められて、ばらつき等に起因するノイズ成分(VD)が除去された光信号Vpが得られるようになっている。
【0122】
尚、この光電変換装置300の全体構成は、図5に示した第1の実施形態の光電変換装置200と同一であり、その説明を省略する。
以下、上記回路構成の光電変換素子30の動作について、図11のタイミングチャートを用いて説明する。尚、この図11は、連続するサイクルで入射光の強度が略一定の場合を示している。
【0123】
ここでは、光電変換素子30の動作説明を簡単にするために、t10時点からt20時点に至るまでの1サイクルの動作について説明する。
先ず、t10時点に至る前、シャッタ200Cは、コントローラ200Dからの制御信号SHによって閉成されている。又、このt10時点以前は、駆動パルスφTGがハイレベル、駆動パルスφRSDがローレベル、駆動パルスφRSGがハイレベル、駆動パルスφRSTがローレベルとなっている。このときノードN1に現れる電気信号Vout(コンデンサC1の両端の電位差)は、前回のサイクルでの入射光に応じた値Vsとなっている。
【0124】
t10時点に至ると、駆動パルスφRSGがローレベルとなってP型のリセット用トランジスタQRSGがオンする。また、駆動パルスφRSDが中間電位VGMとなって前記オン状態のリセット用トランジスタQRSGのドレインにこの中間電位VGMが印加される。
又、駆動パルスφRSTがハイレベルとなって、リセット用トランジスタQRSTがオンして、コンデンサC1に蓄えられていた電荷が排出される。このとき、ノードN1に現れる電気信号Voutは接地レベルとなる(コンデンサC1のリセット)。
【0125】
そして、t11時点に至ると、制御信号SHがローレベルとなってシャッタ200Cが開成され露光が開始する(露光時間の開始)。
又、駆動パルスφRSGがハイレベルに戻されて、リセット用トランジスタQRSGがオフとなる(駆動パルスφRSDもローレベルに戻される)。更に、駆動パルスφRSTがローレベルに戻されることで、リセット用トランジスタQRSTもオフとなる。
【0126】
このように露光時間が開始されても、駆動パルスφTGはハイレベルのままで転送用トランジスタQTGがオフ状態であるため、露光時間の開始とともにフォトダイオード31に生成され始めた信号電荷はそのまま蓄積され、JFET32のゲート領域32Aに供給(転送)されない。
又、シャッタ200Cが開成されることで、フォトダイオード31のみならずゲート領域32Aでも入射光に応じた信号電荷が生成され、時間経過に伴ってその信号電荷の値が徐々に増える。
【0127】
ゲート領域32Aで生成された信号電荷が徐々に増えていく過程において、JFET32のゲート.ソース間の電位が或る閾値を超えると、JFET32がオンする(t12時点)。
【0128】
即ち、JFET32のゲート領域32Aに蓄積された電荷をQj、ゲート容量をCj、JFET32のゲート電位をVjgとすれば、このゲート電位Vjgは以下のように表される。
Vjg=VGM+Qj/Cj
従って、JFET32のゲート領域32Aに生じた電荷Qjの値が徐々に増加して、上記したVjgの値が、JFET32の閾値電圧Vj以上となったときに(Vjg≧Vj)、電気信号Voutの値が増加し始める(t12以降)。
【0129】
t12時点でJFET32がオンすると、オン状態となったJFET32を介して、定電圧源VDDからコンデンサC1に電流が流れ、このコンデンサC1の充電が開始する。
このコンデンサC1の充電は、JFET32のゲート・ソース間の電位差が、ゲート領域32Aに蓄えられた信号電荷に応じた値になるまで行われる。換言すれば、コンデンサC1の両端の電位差が、JFET32のゲート領域32Aに蓄えられた信号電荷に応じた電気信号Voutとなる。
【0130】
この第2の実施形態でも上記のように、t11時点では、フォトダイオード31からゲート領域32Aへの信号電荷の供給は未だ開始されていないので、このときの電気信号Voutは、ゲート領域32Aで生成された信号電荷に応じた値(Vout2)となる。
しかして、この電気信号Vout(Vout2)をモニタし、その値Vout(Vout2)が基準値Vrefとなった時点(t13時点)で、制御信号SHがローレベルに反転されて、シャッタが閉成される(露光時間の終了)。この結果、t11〜t13間が露光時間となる。
【0131】
又、t13時点となると、駆動パルスφRSTがハイレベルに反転されて、コンデンサC1の電荷が再びリセットされる。又、駆動パルスφRSGがローレベルとなってリセット用トランジスタQRSGがオンとなり、駆動パルスφRSDが最高電位(読み出しレベルVGH)となって、JFET32のゲート領域32Aのリセットが行われる。
【0132】
この読み出しレベルの一定電圧VGHがゲート領域32Aに印加されると、JFET32のソース(ノードN1側)に現れる電気信号Voutは、暗出力に相当する基準信号電圧VDとなる。
t14時点に至ると、再び、駆動パルスφRSDがローレベルに戻され、駆動パルスφRSGがハイレベルに戻され、JFET32のゲート領域32Aはフローティング状態になるが、ノードN1に現れる電気信号Voutの値は、VDのままその値が保持される。
【0133】
又、このとき駆動パルスφRSTがローレベルに戻されてコンデンサC1のリセットが解除され、コンデンサC1が充電可能な状態になる。
その後、t15時点に至ると、駆動パルスφTGがローレベルに反転されて、転送用トランジスタQTGがオンし、上記したt11〜t12の間でフォトダイオード31にて生成・蓄積された信号電荷がJFET32のゲート領域32Aに供給(転送)される。
【0134】
このt15時点でJFET32のソース(ノードN1)に現れる電気信号Voutは、フォトダイオード31で生成・蓄積された信号電荷に応じた値Vsになる。t16時点に至ると、駆動パルスφTGが再びハイレベルに反転されて、転送用トランジスタQTGがオフとなり、JFET32のゲート領域32Aはフローティング状態になるが、ノードN1に現れる電気信号Voutは、フォトダイオード31にて生成・蓄積された信号電荷に応じた値Vsに保持される。
【0135】
t20時点に至ると、駆動パルスφRSGがローレベルとなってP型のリセット用トランジスタQRSGが再びオンし、駆動パルスφRSDが再び中間電位(一定電圧VGM)となり、JFET32のゲート領域32Aにこの中間電位VGMが印加され(リセット)、更に、駆動パルスφRSTがハイレベルとなって(リセット用トランジスタQRST)コンデンサC1に蓄えられていた電荷が排出される。尚、このときJFET32のソース(ノードN1側)に現れる電気信号Voutは、接地レベルとなる。
【0136】
以後、t10〜t20時点間と同様の動作が繰り返されて、複数サイクルの検出動作が行われる。
尚、t13〜t15時点間で得られた電気信号VD、t15〜t20時点間で得られた電気信号Vsは、共に、図10に示す信号検出回路390に出力され、これらの差分を示す電気信号(光信号)Vpが得られる。
【0137】
以上、詳述したように、この第2の実施形態の光電変換装置300では、フォトダイオード31を用いた光電変換素子20における適正な露光時間を、ゲート領域32Aにて生成された信号電荷に基づいて制御しているので、ゲート領域32Aで生成される信号電荷は、撮影時の周囲の明るさに応じた値となる。即ち、ゲート領域32Aで生成された信号電荷に応じた電気信号Vout2が基準値Vrefと比較され、この比較結果に応じてシャッタの開成時間が制御されるので、撮影時の周囲の明るさの変化に応じた適正な露光時間に亘る撮影が可能になる。
【0138】
更に、この第2の実施形態の光電変換装置300では、第1の実施形態のようにJFET32が常にオンする構成とはせずに、ゲート領域32Aに蓄積された信号電荷が一定値以上となったときに当該JFET32をオンさせ、更に、ゲート領域32Aの電荷に応じてコンデンサC1に充電する構成としたので、第1の実施形態の光電変換素子20と比較して、その消費電力を抑えるという効果が達成される。
【0139】
(第3の実施形態)
次に、本発明の第3の実施形態について、図12から図17を用いて説明する。この第3の実施形態の光電変換素子40は、後述するようにフォトダイオード41以外に、JFET42のゲート領域(制御電極)42A、更には、リセット用トランジスタ44の一方の主電極(リセットドレイン44B)にも光が入射し得る構成となっており、これらゲート領域42A、リセットドレイン44Bで入射光に応じた信号電荷が出力されるようになっている。
【0140】
このゲート領域42A、リセットドレイン44Bで生成された信号電荷は、基準値Vrefと比較され、この比較結果を受けたコントローラ400Dがシャッタ400Cの開成時間(露光時間)を制御するようになっている。
第3の実施形態の光電変換素子40は、図12,図13,図14に示すように、入射光に応じた信号電荷を生成するフォトダイオード(光電変換部)41と、そのゲート領域42Aに供給された信号電荷に応じて電気信号(Vout)を出力する増幅用トランジスタ(JFET)42と、フォトダイオード41で生成・蓄積された信号電荷を前記ゲート領域42Aに供給(転送)するためのP型の転送用トランジスタ(転送部)43と、ゲート領域42Aに供給(転送)された信号電荷を排出するためのP型のリセット用トランジスタ44とを有する。
【0141】
この光電変換素子40では、JFET42のゲート領域42A及びリセット用トランジスタ44のドレイン(リセットドレイン)44Bでも入射光に応じた信号電荷が生成されるように、通常フォトダイオード41以外を覆う遮光アルミが、このゲート領域42A及びリセットドレイン44B上で除去されている(図13,図14)。
【0142】
このようにゲート領域42A及びリセットドレイン44Bで生成された信号電荷は、当該リセットドレイン44Bで加算されて、詳細は後述するように、光電流積分回路470(図15)に送られ、その後、増幅された電気信号Vipの形で出力される。
尚、この第3の実施形態では、ゲート領域42A及びリセットドレイン44Bで生成された信号電荷の加算値に応じた電気信号Vipが、比較回路480(図16)で基準値Vrefと比較される。そして、この比較結果に基づいて、光電変換装置400のシャッタ400Cの開成時間(露光時間)が決定されるようになっている。
【0143】
尚、光電変換素子40のデバイス構造は、そのリセットドレイン用配線448の形状が、上記した第1の実施形態の光電変換素子20のデバイス構造(図1〜図3)と異なる。
即ち、光電変換素子20ではリセットドレイン用配線248がリセットドレイン24Bの上方(受光面)を覆うように形成されて当該リセットドレイン24Bが遮光されていたが、この第3の実施形態では、リセットドレイン用配線448がリセットドレイン44Bの上方にて除去されて当該リセットドレイン44Bに光が入射するようになっている。即ち、この光電変換素子40では、フォトダイオード41、ゲート領域42A、リセットドレイン44Bの各々の半導体領域で、入射光に応じた信号電荷が生成できるようになっている。
【0144】
尚、光電変換素子40の、JFET42、転送用トランジスタ43、リセット用トランジスタ44等の他のデバイス構造は、第1の実施形態の光電変換素子20と同じであり、その詳細な説明は省略する。
尚、図12〜図14中、符号43Cは転送ゲート、44Cはリセットゲート、45はカラーフィルタ、428は垂直信号線用配線、431は転送ゲート用配線、447はリセットゲート用配線、448はリセットドレイン用配線である。
【0145】
次に、上記構成の光電変換素子40及びこれに接続された信号検出回路490の回路構成を図15を用いて説明すると共に、この光電変換素子40を受光部として用いた光電変換装置400の構成を図16を用いて、その動作を図17のタイミングチャートを用いて、各々、説明する。
尚、光電変換素子40の回路構成は、図15に示すように、リセット用トランジスタQRSGの一方の主電極(リセットドレイン44B)に、光電流積分回路470が接続されている点が、上記した第1の実施形態の光電変換素子40の回路構成と異なる。
【0146】
以下、この光電流積分回路470の構成を中心に説明する。
光電流積分回路470は、図15に示すように、リセット用トランジスタQRSGのドレイン(リセットドレイン44B)に並列に接続された2つのP型MOSトランジスタQPD1,QPD2と、P型MOSトランジスタQPD2のドレイン側と出力端子OUTとの間に並列に配置されたN型のMOSトランジスタQRST、コンデンサCL、反転増幅器APとによって構成されている。
【0147】
この光電流積分回路470は、ゲート領域42A、リセットドレイン44Bで生成された信号電荷が入力されたときに、反転増幅器APとコンデンサCLの働きによって、当該信号電荷が積分され、その積分値に応じた値がコンデンサCLの両端の電位差(Vip)となって現れるものである。尚、リセット用トランジスタQRSTはコンデンサCLの両端に生じた電位差をリセットするためのものである。
【0148】
このような光電流積分回路470が接続された光電変換素子40では、JFET42のソースに、そのソースホロワ動作によって、フォトダイオード41によって生成された信号電荷に応じた電気信号Voutが現れると共に、光電流積分回路470の出力端子OUTにゲート領域42A、リセットドレイン44Bで生成された信号電荷の積分値を示す電気信号(電圧信号)Vipが現れる。
【0149】
又、前記電気信号Voutが現れるノードN1には、第1の実施形態の光電変換装置200と同様に、信号検出回路490が接続され、JFET42のソースホロワ動作によって生じた電気信号Voutが、暗出力を示す電気信号VDと比較されて、ばらつき等に起因するノイズ成分(VD)を差し引いた電気信号Vpが生成される(この電気信号Vpはフォトダイオード41に入射した光の強度に応じた値となる)。尚、図中、符号491はサンプルホールド回路、492は差分処理回路である。
【0150】
図16は、光電変換素子40が用いられた光電変換装置400の全体構成を示すブロック図である。
この第3の実施形態の光電変換装置400は、光電変換素子40と駆動回路(図示省略)とからなる受光装置400Bからの2つの出力信号(電気信号Vout,Vip)のうちVoutが信号検出回路490に、Vipが比較回路480に各々供給される点が、上記した第1の実施形態の光電変換装置200と異なる。
【0151】
即ち、この光電変換装置400では、フォトダイオード41で生成された信号電荷に応じた電気信号Voutから、信号検出回路490にて暗出力に相当する基準信号電圧(VD)が除去され、電気信号(光信号)Vpとして生成される。
一方、ゲート領域42Aとリセットドレイン44Bで生成された信号電荷に応じた電気信号Vipに基づいて、即ち、この電気信号Vipが基準値Vrefより小さくなったか否かに応じて、コントローラ400Dから暗箱400Aに設けられたシャッタ400Cにその開成時間(露光時間)を制御するための制御信号SHが供給されるようになっている。
【0152】
以下、入射光を検知する際の光電変換素子40の1サイクルの動作を図17のタイミングチャートを用いて説明する。尚、この図17も連続するサイクルで入射光の強度が略一定の場合を示している。又、動作説明を簡単にするために、ここではt10時点からt20時点に至るまでを1サイクルとする。
先ず、t10時点に至る前、シャッタ400Cは、コントローラ400Dからの制御信号SHによって閉成されている。又、このt10時点以前は、駆動パルスφTGがハイレベル、駆動パルスφRSDがローレベル、駆動パルスφRSGがハイレベルとなっている。
【0153】
更に、駆動パルスφPD1,PD2、及び駆動パルスφRSTがハイレベルとなっている。
このt10時点前は、ノードN1に現れる電気信号Voutは、前回のサイクルにおける入射光に応じた値Vs、光電流積分回路470の出力端子OUTに現れる電気信号Vipは、そのリセット用トランジスタQRSTがオン(駆動パルスφRSTがハイレベル)しているので、所定のレベル(リセット状態)となっている。このときMOSトランジスタQPD1、QPD2は共にオフとなっている(駆動パルスφPD1,PD2がハイレベル)。
【0154】
t10時点に至ると、駆動パルスφRSGがローレベルとなってP型のリセット用トランジスタQRSGがオンする。又、駆動パルスφPD1がローレベルとなり、MOSトランジスタQPD1がオンとなる。
そして、駆動パルスφRSDが読み出しレベル(一定電圧VGH)となって、オン状態となっている前記MOSトランジスタQPD1、リセット用トランジスタQRSGを介して、JFET42のゲート領域42Aにこの一定電圧VGHが印加される。
【0155】
JFET42のゲート領域42Aに一定電圧VGHが印加されると、ノードN1に現れる電気信号Voutは、暗出力に相当する基準信号電圧VDとなる。
そして、t11時点に至ると、コントローラ400Dからの制御信号SHがローレベルとなってシャッタ400Cが開成されて露光が行われる(露光時間の開始)。又、このとき駆動パルスφPD1がハイレベルに戻されてMOSトランジスタQPD1がオフとなり、駆動パルスφRSDがローレベルに戻される。
【0156】
尚、このときシャッタ400Cが開成されているので、フォトダイオード41のみならずゲート領域42A、リセットドレイン44Bでも入射光に応じた信号電荷が、各々生成される。尚、MOSトランジスタQPD1がオフであるため、入射光に応じて信号電荷が生成されているリセットドレイン44Bに、このMOSトランジスタQPD1を介して駆動パルスφRSDの電位が印加されることがない。
【0157】
又、このt11時点では、駆動パルスφRSTがローレベルに反転されて、それまでの光電流積分回路470のリセットが解除され、更に、駆動パルスφPD2がローレベルとなってMOSトランジスタQPD2がオンすることで、リセットドレイン44Bからの信号電荷が、光電流積分回路470に供給され得る状態になる。
【0158】
そして、t11時点に至った後には、ゲート領域42A,リセットドレイン44Bで各々生成された信号電荷が、オン状態のリセット用トランジスタQRSG、同じく、オン状態のMOSトランジスタQPD2を介してコンデンサCLに充電され、このコンデンサCLの両端の電位差に応じた電気信号Vipが出力端子OUTに現れる。
【0159】
この出力端子OUTから現れる電気信号Vipの値は、シャッタ400Cの開成されている間、光がゲート領域42A、リセットドレイン44Bに入射されている間、徐々に減少していく(t11〜t12)。
そして、この電気信号Vipの値が、図16に示した比較回路480で基準値Vrefと比較され、この基準値Vref以下になると(t12時点)、コントローラ400Dからシャッタ400Cに送られる制御信号SHがローレベルに反転されて、シャッタ400Cが閉成される(露光時間の終了)。この結果、t11〜t12間が露光時間となる。
【0160】
従って、フォトダイオード41では、この露光時間に亘って、入射光に応じた信号電荷が生成・蓄積される。
上記したようにゲート領域42Aとリセットドレイン44Bで生成された信号電荷に応じた電気信号Vipが基準値Vrefになって(t12時点)、シャッタ400Cが閉成されると(制御信号SHがハイレベル)、今度は、駆動パルスφRSDがハイレベル(一定電圧VGH)になる。
【0161】
又、このt12時点では、駆動パルスφPD1がローレベルとなってMOSトランジスタQPD1がオンし、リセットドレイン44Bの電位、更にはゲート領域42Aの電位が、オン状態のMOSトランジスタQPD1を介して、駆動パルスφRSDの電位(一定電位VGH)になる(ゲート領域42Aのリセット)。
又、このt12時点では、駆動パルスφPD2がハイレベルとなることでMOSトランジスタQPD2がオフとなり、リセットドレイン44Bと光電流積分回路470の接続が断たれる。また、このとき駆動パルスφRSTがオンとなって、当該光電流積分回路470もリセットされる。
【0162】
このとき出力端子OUTに現れる電気信号Vipはリセットレベルとなる。尚、このt12時点でもJFET42のソース42Bに現れる電気信号Voutは、暗出力に相当する基準信号電圧VDのままである。
このt11〜t12間では、未だ、駆動パルスφTGはハイレベルのままで転送用トランジスタQTGはオフ状態である。従って、露光時間の開始とともにフォトダイオード41にて生成され始めた信号電荷はそのままフォトダイオード41の電荷蓄積領域(P型不純物拡散層412)に蓄積され、JFET42のゲート領域42Aに転送されない。
【0163】
t13時点に至ると、再び、駆動パルスφRSDがローレベルに戻され、今度は駆動パルスφRSGがハイレベルに戻される。このときMOSトランジスタQPD1もオフされる(駆動パルスφPD1がハイレベル)。
このとき、JFET42のゲート領域42Aはフローティング状態になるが、ノードN1に現れる電気信号Voutの値は、VDのままその値が保持されている。
【0164】
t14時点に至ると、駆動パルスφTGがローレベルに反転されて、転送用トランジスタQTGがオンする。
この転送用トランジスタQTGのオンによって、上記したt11〜t12の間でフォトダイオード41にて生成・蓄積されていた信号電荷が、JFET42のゲート領域42Aに供給(転送)される。
【0165】
このt14時点に至るまでにゲート領域42Aはリセットされているため(シャッタ400Cも閉成されている)、このt14時点以降、JFET42のソース42B(ノードN1)に現れる電気信号Voutは、フォトダイオード41で生成・蓄積された信号電荷に応じた値Vsになる。
【0166】
t15時点に至ると、駆動パルスφTGが再びハイレベルに反転されて、転送用トランジスタQTGがオフとなりフローティング状態になるが、ノードN1に現れる電気信号Voutは、フォトダイオード41にて生成・蓄積された信号電荷に応じた値Vsに保持される。
t20時点に至ると、駆動パルスφRSDが読み出しレベル(一定電位VGH)に立ち上げられ、駆動パルスφRSGがハイレベルからローレベルに反転され、駆動パルスφPD1がハイレベルからローレベルに反転される。
【0167】
駆動パルスφRSGがローレベルとなることでP型のリセット用トランジスタQRSGが再びオンし、駆動パルスφPD1がローレベルとなることでMOSトランジスタQPD1が再びオンし、これら2つのトランジスタQRSG、QPD1を介して、読み出しレベル(VGH)の駆動パルスφRSDが、リセット用トランジスタQRSGのドレイン、更には、ゲート領域42Aに印加される(ゲート領域42Aのリセット)。このとき、ノードN1に現れる電気信号Voutは、再び暗出力に相当する基準信号電圧VDとなる。
【0168】
以後、t10〜t20時点間と同様の動作が繰り返されて、複数のサイクルの入射光の検出動作が行われる。
尚、t10〜t14時点間で得られた電気信号VD、t14〜t20時点間で得られた電気信号Vsは、図15の信号検出回路490に出力され、これらの差分を示す電気信号(光信号)Vpが得られる。
【0169】
このように光電変換素子40では、ゲート領域42A、リセットドレイン44Bで生成された信号電荷の加算値に応じた電気信号Vipを用いて、フォトダイオード41における入射光の強度をモニタし、この値Vipが徐々に小さくなって基準値Vrefを下回った時点で、シャッタ400Cを閉成することで、露光時間を撮影時の周囲の明るさに応じた最適な時間とすることができる。
【0170】
ところで、この第3の実施形態の光電変換素子40は、3つの半導体領域、即ち、フォトダイオード41、JFET42のゲート領域42A、リセットドレイン44Bで、入射光に応じた信号電荷が生成・蓄積されるように構成されているが、そのうち、フォトダイオード41の受光面側にカラーフィルタ(例えば、青色)45が形成されている。
【0171】
このようにフォトダイオード41の受光面側にカラーフィルタ45を配置することで、光電変換素子40を用いて、入射した光の中から、カラーフィルタ25の色の成分を抽出して検出することができる。
又、この光電変換装置400では、フォトダイオード41以外で生成された信号電荷(ゲート領域42Aとリセットドレイン44Bでの信号電荷)は、その露光時間の決定にのみ用いているが、この信号電荷を付加的に用いて、光電変換素子40による光信号Vpに反映させてもよい。
【0172】
又、この場合、ゲート領域42A、リセットドレイン44Aの上方(受光面側)に、フォトダイオード41のカラーフィルタ45と同色のカラーフィルタを配置してもよい。
このように同色のカラーフィルタ45を配置するのであれば、ゲート領域42A、リセットドレイン44Bでも、フォトダイオード41で検出される光(例えば、赤色)と同色の光を検知し、この検知した同色の光強度をモニタして、露光時間を決定することで、高精度に当該露光時間を調整することができ、更に、フォトダイオード41の信号電荷に加算して、信号電荷を大きくすることで光電変換効率を向上させることができる。
【0173】
更に、JFET42のゲート領域42Aの上方(受光面側)及びリセットドレイン44Bの上方に、フォトダイオード41側のカラーフィルタ45と互いに異なる色のカラーフィルタ(例えば、フォトダイオード41側のカラーフィルタを青色、ゲート領域42A側とリセットドレイン44B側のカラーフィルタを赤色)を配置してもよい。
【0174】
このようにフォトダイオード41と、JFET42のゲート領域42A及びリセットドレイン44Bの上方(受光面側)にフォトダイオード41側のカラーフィルタ45と互いに異なる色のカラーフィルタを配置すれば、第1の実施形態で説明した場合と同様、以下の作用効果が得られる。
例えば、赤色の光を物体に照射したとき、入射光と同じ赤色の他に青色の光を放射する物体について、赤色と青色の光強度比を検出する場合を考える。入射光と同じ赤色の光強度が強い場合は、上記のように受光面積の広いフォトダイオード41の受光面側に青色のカラーフィルタを配置し、受光面積の小さいJFET42のゲート領域42Aとリセットドレイン44Bの受光面側に上記異なる色のカラーフィルタ(赤色)を配置することで、このゲート領域42Aとリセットドレイン44Bで検出される赤色の分光成分とフォトダイオード41にて検出される青色の分光成分との強度比を精度よく検出することができる。
【0175】
更に、フォトダイオード41の受光面側にカラーフィルタを配置せずに、JFET42のゲート領域42A,リセットドレイン44Bの上方(受光面側)にのみカラーフィルタ(例えば、赤色)を配置してもよい。
この場合、フォトダイオード41は種々の色の光強度を検出することになるが、ゲート領域42A、リセットドレイン44Bで検出される特定光の強度に基づいて、検出された光の分光感度特性(既知)から入射光の分光特性、即ち色に関する情報を得ることができる。
【0176】
尚、この第3の実施形態では、ゲート領域42A、リセットドレイン44Bで生成された信号電荷を、光電流積分回路470で積分したのち、その出力端子OUTから出力するようにしているが、積分することなく信号電荷の形態で出力するようにしてもよい。
(第4の実施形態)
次に、本発明の第4の実施形態について、図18から図22を用いて説明する。この第4の実施形態の光電変換素子50は、第3の実施形態の光電変換素子40と同様に、フォトダイオード51以外に、JFET52のゲート領域52A、リセットドレイン54Bにも光が入射できるデバイス構造となって光電変換が行われるものであるが、第3の実施形態と異なり、ゲート領域52Aで生成された信号電荷に応じた電気信号がJFET52のソース52Bから出力され(Vout2)、リセットドレイン54Bで生成された信号電荷に応じた電気信号(Vip)が光電流積分回路570の出力端子OUTから出力されるようになっている。
【0177】
そして、ゲート領域52Aで生成された信号電荷に応じた電気信号Vout(Vout2)と、リセットドレイン54Bで生成された信号電荷に応じた電気信号Vipが、各々、基準値Vref1,Vref2と比較され、電気信号Vout(Vout2)と電気信号Vipの何れか一方が、基準値Vref1,Vref2を超えたときに、シャッタ500Cが閉成されるようになっている。
【0178】
先ず、第4の実施形態の光電変換素子50のデバイス構造について説明する。図18〜図20に示すように、光電変換素子50は、第3の実施形態の光電変換素子40と同様に、入射光に応じた信号電荷を生成するフォトダイオード51と、そのゲート領域52Aに供給された信号電荷に応じて電気信号(Vout)を出力する増幅用トランジスタ(JFET)52と、フォトダイオード51で生成・蓄積された信号電荷を前記ゲート領域52Aに供給(転送)するためのP型の転送用トランジスタ53と、ゲート領域52Aに供給(転送)された信号電荷を排出するためのP型のリセット用トランジスタ54とを有する。
【0179】
又、この光電変換素子50でも、第3の実施形態の光電変換素子40と同様に、JFET52のゲート領域52A及びリセット用トランジスタ54のドレイン(リセットドレイン)54Bにおいて入射光に応じた信号電荷が生成されるように、少なくとも、ゲート領域52Aとリセットドレイン54Bの上方に遮光膜がない構成となっている(図19,図20)。
【0180】
このゲート領域52Aで生成された信号電荷は、そのままJFET52のソースに電気信号Voutの形で現れる。一方、リセットドレイン54Bで生成された信号電荷は光電流積分回路570の出力端子OUTに電気信号Vipの形で現れる。
尚、この光電変換素子50では、フォトダイオード51の上方にカラーフィルタ55Bが、ゲート領域52Aの上方にカラーフィルタ55Rが、リセットドレイン54Bの上方にカラーフィルタ55Gが、各々、配置されている。尚、光電変換素子50のデバイス構造は、カラーフィルタ55R,55B,55Gを、フォトダイオード51、ゲート領域52A、リセットドレイン54Bの上方に各々配置した点のみ上記した光電変換素子40と異なるもので、他の構成は同じであり、その詳細な説明は省略する。
【0181】
次に、上記構成の光電変換素子50及びこれに接続された信号検出回路590の回路構成を図21を用いて説明すると共に、この光電変換素子50を受光部として用いた光電変換装置500の構成を図22を用いて説明し、更にその動作を図23,図24のタイミングチャートを用いて、各々、説明する。
この図21に示す回路構成の光電変換素子50では、JFET52のソースホロワ動作によって、フォトダイオード51によって生成された信号電荷に応じた電気信号Vout(Vout1)と、ゲート領域52Aで生成された信号電荷に応じた電気信号Vout(Vout2)とが異なるタイミングでそのソースに現れると共に、前記した光電流積分回路570の出力端子OUTにリセットドレイン54Bで生成された信号電荷に応じた電気信号Vipが現れるようになっている。尚、図21の光電流積分回路570の構成及びその動作も、第3の実施形態の光電流積分回路470と同じであり、その詳細な説明は省略する。
【0182】
図22は、光電変換素子50が搭載された光電変換装置500の全体構成を示すブロック図である。
この第4の実施形態の光電変換装置500は、図22に示すように、光電変換素子50と駆動回路(図示省略)とからなる受光装置500Bからの3つの出力信号(電気信号Vout1,Vout2,Vip)のうち電気信号Vout1が信号検出回路590に、電気信号Vout2が比較回路580Aに、電気信号Vipが比較回路580Bに各々供給される点が、上記した第3の実施形態の光電変換装置500と異なる。
【0183】
即ち、この光電変換装置500では、フォトダイオード51で生成された信号電荷に応じた電気信号Vout(Vout1)から、信号検出回路590にて暗出力に相当する基準信号電圧VDが除去され、光電流Vpが得られる。
一方、ゲート領域52Aで生成された信号電荷に応じた電気信号Vout2と、リセットドレイン54Bで生成された信号電荷に応じた電気信号Vipとが、比較回路580A,580Bで、各々、基準値Vref1,Vref2と比較され、コントローラ500Dがこの比較結果に応じて、暗箱500Aに設けられたシャッタ500Cにその開成時間(露光時間)を制御するための制御信号SHを出力するようになっている。
【0184】
次に、入射光を検知する際の光電変換素子50の1サイクルの動作を、図23のタイミングチャートを用いて説明する。尚、この図23も連続するサイクルで入射光の強度が略一定の場合を示している。又、動作説明を簡単にするために、ここではt10時点からt20時点に至るまでの1サイクルの動作について説明する。
先ず、t10時点に至る前、シャッタ500Cは、コントローラ500Dからの制御信号SHによって閉成されている。又、このt10時点以前は、駆動パルスφTGがハイレベル、駆動パルスφRSDがローレベル、駆動パルスφRSGがハイレベルとなっている。
【0185】
更に、駆動パルスφPD1,PD2、及び駆動パルスφRSTがハイレベルとなっている。
このときノードN1に現れる電気信号Voutは、前回のサイクルにおける入射光に応じた値Vs、光電流積分回路570の出力端子OUTに現れる電気信号Vipは接地レベル(リセット状態)となっている。
【0186】
t10時点に至ると、駆動パルスφRSGがローレベルとなってP型のリセット用トランジスタQRSGがオンする。又、駆動パルスφPD1がローレベルとなり、MOSトランジスタQPD1がオンとなる。
そして、駆動パルスφRSDが読み出しレベル(一定電圧VGH)となって、オン状態となっている前記MOSトランジスタQPD1を介してリセット用トランジスタQRSGのドレイン(リセットドレイン54B)にこの一定電圧VGHが印加される。このドレインの電位は、更にJFET52のゲート領域52Aに供給される。
【0187】
そして、t11時点に至ると、コントローラ500Dからの制御信号SHがローレベルとなってシャッタ500Cが開成されて露光が行われる(露光時間の開始)。尚、シャッタ500Cが開成されることで、フォトダイオード51のみならずゲート領域52A、リセットドレイン54Bでも入射光に応じた信号電荷が、各々生成され始める。
【0188】
又、駆動パルスφRSDがローレベルに、駆動パルスφRSGがハイレベルに反転される。更に、駆動パルスφPD1がハイレベルに、更に駆動パルスφPD2がローレベルに、駆動パルスφRSTがローレベルに反転される。
このようにt11時点で、駆動パルスφRSGがハイレベルとなることで、リセット用トランジスタQRSGがオフとなる。従って、JFET52のゲート領域52Aで生成された信号電荷は、そのままゲート領域52Aに蓄積され、JFET52のソースに現れる電気信号Vout(Vout2)は、このゲート領域52Aで生成された信号電荷に応じた値になる。この電気信号Vout(Vout2)は、シャッタ400Cの開成されている間、徐々に増加していく(t11〜t12)。
【0189】
又、このt11時点では、駆動パルスφRSTがローレベルに反転されて、光電流積分回路570におけるリセットが解除される。又、駆動パルスφPD2がローレベルとなってMOSトランジスタQPD2がオンすることで、リセットドレイン54Bで生成された信号電荷が、この光電流積分回路570で積分され得る状態になる。
【0190】
しかして、t11時点に至った後には、リセットドレイン54Bにおいて生成された信号電荷が、オン状態のMOSトランジスタQPD2を介して光電流積分回路570で積分され、その積分値に応じた値(電気信号Vip)が出力端子OUTに現れる。尚、このときMOSトランジスタQPD1はオフ(駆動パルスφPD1がハイレベル)となる。
【0191】
この出力端子OUTから現れる電気信号Vipの値は、シャッタ500Cの開成されている間、徐々に減少していく(t11〜t12)。
このように徐々に変化していく電気信号Vout2と電気信号Vipは、図22に示す比較回路580A,580Bで、基準値Vref1,Vref2と各々比較される。これら比較回路580A,580Bからは、何れか一方の値が基準値Vref1,Vref2を超えたとき(図23は電気信号Vout2が基準値Vref1を超えた場合を示し、図24は電気信号Vipが基準値Vref2を超えた場合を示す)、その比較結果がコントローラ500Dに送られる。
【0192】
コントローラ500Dはこれを認識して、制御信号SHをローレベルに反転して、シャッタ500Cを閉成させる(露光時間の終了)。
このように電気信号Vout2又はVipが、基準値Vref1又はVref2を超えて、t12時点に至ると、更に、駆動パルスφRSDが読み出しレベル(VGH)に立ち上げられ、駆動パルスφRSGがローレベルに反転され、駆動パルスφPD1がローレベルに反転される。
【0193】
駆動パルスφPD1がローレベルとなることでMOSトランジスタQPD1がオンとなり、駆動パルスφRSGがローレベルとなることでリセット用トランジスタQRSGがオンとなる。
そして、上記読み出しレベルの電位(VGH)が、オン状態となったMOSトランジスタQPD1を介して、リセットドレイン54Bに供給される。更に、読み出しレベルの電位(VGH)は、オン状態となったMOSトランジスタQPD1、リセット用トランジスタQRSGを介して、JFET52のゲート領域52Aに供給されて、そのリセットが行われる。
【0194】
このとき、ゲート領域52Aに受けた電位(VGH)によってソースに現れる電気信号Voutは、暗出力に相当する基準信号電圧VDとなる。
又、このt12時点に至って駆動パルスφPD2がハイレベルとなることでMOSトランジスタQPD2がオフし、駆動パルスφRSTがハイレベルに反転されて光電流積分回路570におけるリセットが行われる。
【0195】
これまでのt11〜t12間では、未だ、駆動パルスφTGはハイレベルのままで転送用トランジスタQTGはオフ状態である。従って、露光時間の開始とともにフォトダイオード51にて生成され始めた信号電荷は、JFET52のゲート領域52Aに転送されずにそのまま蓄積される。
t13時点に至ると、再び、駆動パルスφRSDがローレベルに戻され、駆動パルスφRSGがハイレベルに戻される。このとき、JFET52のゲート領域52Aはフローティング状態になるが、ノードN1に現れる電気信号Voutの値は、VDのままその値が保持されている。
【0196】
t14時点に至ると、駆動パルスφTGがローレベルに反転されて、転送用トランジスタQTGがオンする。
この転送用トランジスタQTGのオンによって、上記したt11〜t12の間でフォトダイオード51にて生成・蓄積された信号電荷がJFET52のゲート領域52Aに供給(転送)される。このt14時点に至るまでにゲート領域52Aは既にリセット(ゲート領域52Aの電位は読み出しレベル)されているため(シャッタ500Cも閉成されている)、このt14時点でJFET52のソース(ノードN1)に現れる電気信号Voutは、フォトダイオード51で生成・蓄積された信号電荷にのみ応じた値Vsになる。
【0197】
t15時点に至ると、駆動パルスφTGが再びハイレベルに反転されて、転送用トランジスタQTGがオフとなりフローティング状態になるが、JFET52のソース(ノードN1側)に現れる電気信号Voutは、フォトダイオード51にて生成・蓄積された信号電荷に応じた値Vsに保持される。
t20時点に至ると、駆動パルスφRSGがハイレベルからローレベルに反転され、駆動パルスφPD1がハイレベルからローレベルに立ち下げられ、更に、駆動パルスφRSDがローレベルからハイレベル(VGH)に立ち上げられる。
【0198】
駆動パルスφRSGがローレベルとなることでP型のリセット用トランジスタQRSGが再びオンし、駆動パルスφPD1がローレベルとなることでMOSトランジスタQPD1が再びオンし、これら2つのトランジスタQRSG、QPD1を介して、ハイレベル(VGH)の駆動パルスφRSDがリセット用トランジスタQRSGのドレインに印加されてゲート領域52Aのリセットが行われる。このとき、ノードN1に現れる電気信号Voutは、再び暗出力に相当する基準信号電圧VDとなる。
【0199】
以後、t10〜t20時点間と同様の動作が繰り返されて、複数のサイクルの光の検出動作が行われる。
尚、t12〜t14時点間で得られた電気信号VD、t14〜t20時点間で得られた電気信号Vsは、信号検出回路590に出力され、これらの差分を示す電気信号(光信号)Vpが得られる。
【0200】
このように光電変換素子50では、ゲート領域52A、リセットドレイン54Bで各々生成された信号電荷に応じた電気信号Vout2、電気信号Vipを、各々、比較回路580A,580Bで基準値Vref1,Vref2と比較し、この結果に基づいて入射光の強度をモニタすることでし、シャッタ500Cの開成時間(露光時間)を制御しているので、常に、最適な露光時間を得ることができる。即ち、第4の実施形態の光電変換素子50によれば、適正な露光時間を、ゲート領域52A、リセットドレイン54Bにて生成された信号電荷に基づいて制御しているので、撮影時の周囲の明るさに応じたこれらの信号電荷で、撮影時の周囲の明るさの変化に応じた適正な露光時間による撮影が可能になる。
【0201】
ところで、この第4の実施形態の光電変換素子50は、3つの半導体領域、即ち、フォトダイオード51、JFET52のゲート領域52A、リセットドレイン54Bで、入射光に応じた信号電荷が生成・蓄積されるように構成されると共に、フォトダイオード51、JFET52のゲート領域52A、リセットドレイン54Bの各々の上方(受光面側)に、カラーフィルタ55B(青色)、55R(赤色)、55G(緑色)が配置されている。
【0202】
このようにフォトダイオード51、JFET52のゲート領域52A、リセットドレイン54Bの受光面側にカラーフィルタ55B(青色)、55R(赤色)、55G(緑色)を各々配置することで、入射光の分光特性(色に関する情報)を更に詳細に得ることができる。
色の異なるカラーフィルタを用いて、その物体の特性を測定する場合等の作用効果は、上記の第3の実施形態で説明した場合と同様であり、その詳細な説明は省略する。
【0203】
尚、この第4の実施形態でも、リセットドレイン54Bで生成された信号電荷を、光電流積分回路570で積分したのち、その出力端子OUTから出力するようにしているが、積分することなく信号電荷の形態で出力するようにしてもよい。
尚、上記した第1〜第4の実施形態では、フォトダイオード21,31,41,51を用いた光電変換装置で、ゲート領域22A,32A,42A,52A及び/又はリセットドレイン44B,54Bで生成された信号電荷に基づいて、その露光時間を決定するようにしたが、シャッタ200C,400C,500Cの開成時間(露光時間)を一定にしておいて、そのときゲート領域22A,32A,42A,52A及び/又はリセットドレイン44B,54Bで生成された信号電荷に基づいて色情報を認識し、フォトダイオード21,31,41,51で検出された光強度信号による光強度情報に、上記色情報を加味して、精細な分光成分の検出を行うようにしてもよい。
【0204】
又、上記した第3、第4の実施形態では、リセットドレイン44B,54Bで入射光に応じて生成された信号電荷は、何れの場合も、光電流積分回路470,570から出力されるようにされているが、これに限らず、リセットドレイン44B,54Bにて生成された信号電荷を、JFET42,52のゲート領域42A,52Aに供給(転送)することで、これらの信号電荷に応じた電気信号をJFET42,52のソース(ノードN1)から出力させるようにしてもよい。
【0205】
即ち、リセットドレイン44B,54Bに信号電荷が生成・蓄積されている状態で、リセット用トランジスタQRSG(44,54)をオンすれば、この信号電荷が蓄積されているリセットドレイン44B,54BとJFET42,52のゲート領域42A,52Aとが同電位となるため、リセットドレイン44B,54Bで生成された信号電荷に応じた電気信号がJFET42,52のソースに現れることになる。
【0206】
この場合、リセット用トランジスタQRSG(44,54)のゲート(44C,54C)に供給される駆動パルスφRSGのハイレベル/ローレベルのタイミングを調整することで、JFET42,52のゲート領域42A,52Aで生成された信号電荷に応じた電気信号と、上記リセットドレイン44B,54Bで生成された信号電荷に応じた電気信号とを個別のタイミングで、当該JFET42,52のソースから出力させることも、或いは、JFET42,52のゲート領域42A,52Aで生成された信号電荷と上記リセットドレイン44B,54Bで生成された信号電荷との加算値に応じた電気信号とを、当該JFET42,52のソース(ノードN1側)から出力させることもできる。
【0207】
更に、個別に出力されるゲート領域42A,52Aで生成された信号電荷に応じた電気信号と、上記リセットドレイン44B,54Bで生成された信号電荷に応じた電気信号とを、フォトダイオード21で生成された信号電荷に応じた電気信号に加算して、又は、個別のタイミングで、当該JFET42,52のソース(ノードN1側)から出力させることもできる。
【0208】
又、上記した第3、第4の実施形態では、光電変換素子40,50が、フォトダイオード41,51以外に、JFET42,52のゲート領域42A,52Aと、リセットドレイン44B,54Bの双方で、入射光に応じた信号電荷が生成されるように構成されているが、JFET42,52のゲート領域42A,52Aを、例えば、リセットドレイン用配線(アルミ配線)で遮光して、ゲート領域42A,52Aでの信号電荷の生成を行わないようしてもよい。
【0209】
この場合には、リセットドレイン44B,54Bにて生成された信号電荷を、JFET42,52のゲート領域42A,52Aに供給(転送)して、このJFET42,52のソース(ノードN1)から出力させるようにしてもよいし、リセット用トランジスタQRSG(24)のドレインから出力させるようにしてもよい。
【0210】
尚、上記した第1〜第4の実施形態で開示した光電変換素子20,30,40,50については、素子単体で用いる場合を想定してその構造、及び、動作を説明したが、これらの光電変換素子20,30,40,50を、多数アレイ状に配置すれば、そのままイメージセンサを構成することができる。
尚、上記した第1、第3及び第4の実施形態では、光電変換素子20,40,50のリセットドレイン24B,44B,54Bにハイレベル(読み出しレベルVGH)と、ローレベルの2値の駆動パルスφRSDを供給しているが、リセットドレイン24B,34B,44B,54Bに、ハイレベル(VGH)の信号を供給するようにしてもよい。
【0211】
尚、上記した第2の実施形態では、光電変換素子30のリセットドレイン34Bに最高電位(VGH)、中間電位(VGM)、それにローレベルの3値の駆動パルスφRSDを供給しているが、第1の実施形態のように2値の駆動パルスφRSDをリセットドレイン34Bに供給するようにしてもよいし、上記のように、一定レベル(VGH)の信号を供給するようにしてもよい。
【0212】
又、第1〜第4の実施形態では、従たる受光部(ゲート領域、リセットドレイン)で生成された信号電荷に基づいてシャッタの開成時間(露光時間)を制御するようにしているが、露光時間の制御を行うことなく、各々の従たる受光部(ゲート領域、リセットドレイン)で生成された信号電荷を、当該光電変換素子の出力としてのみ用いるようにしてもよい。
【0213】
又、第1〜第4の実施形態で開示した光電変換素子20,30,40,50には、光電変換部であるフォトダイオードと出力部を構成する増幅用トランジスタとの間に転送用トランジスタが配置されているが、転送用トランジスタのないタイプ、例えばフォトダイオードと増幅用トランジスタの制御電極が直接電気的に接続されている素子構造や、フォトダイオードと増幅用トランジスタとが一体となっているフォトトランジスタを有する素子構造として、主たる受光部としてフォトダイオードあるいはフォトトランジスタを、従たる受光部としてリセット用トランジスタのリセットドレインを用いるようにしてもよい。
【0214】
【発明の効果】
以上説明したように請求項1又は請求項2の発明によれば、光電変換部以外の半導体領域、即ち、増幅用トランジスタの制御電極においても入射光に応じた信号電荷を生成することができるので、光電変換素子の受光面積を実質的に大きく確保して、1画素当りの光電変換効率を高めることができるようになる。
【0215】
又、請求項3、請求項4の発明によれば、入射光の分光成分に応じて、特定の波長の光を効率よく検知することができるようになる。又、入射光の色情報を精細に検知できる。
又、請求項5、請求項6の発明によれば、前記制御電極で生成された信号電荷で光電変換装置が使用される周囲の明るさをモニタし、露光時間を、このモニタした結果に応じて自動的に調整することで、常に、鮮明な画像を得ることができるようになる。
【0216】
又、請求項7から請求項10の発明によれば、光電変換部以外の半導体領域、即ち、リセット用トランジスタの一方の主電極においても入射光に応じた信号電荷を生成することができるので、光電変換素子の受光面積を実質的に大きく確保して、1画素当りの光電変換効率を高めることができるようになる。
又、請求項11又は請求項12の発明によれば、入射光の分光成分に応じて、特定の波長の光を効率よく検知することができるようになる。又、入射光の色情報を精細に検知できる。
【0217】
又、請求項13の発明によれば、前記主電極で生成された信号電荷で光電変換装置が使用される周囲の明るさをモニタし、露光時間を、このモニタした結果に応じて自動的に調整することで、常に、鮮明な画像を得ることができるようになる。
又、請求項14から請求項18の発明によれば、光電変換部以外の半導体領域、即ち、増幅用トランジスタの制御電極、リセット用トランジスタの一方の主電極においても入射光に応じた信号電荷を生成することができるので、光電変換素子の受光面積を実質的に大きく確保して、1画素当りの光電変換効率を高めることができるようになる。
【0218】
又、請求項19又は請求項20の発明によれば、入射光の分光成分に応じて、特定の波長の光を効率よく検知することができるようになる。又、入射光の色情報を精細に検知できる。
又、請求項21又は請求項22の発明によれば、前記制御電極で生成された信号電荷、又は前記主電極で生成された信号電荷で光電変換装置が使用される周囲の明るさをモニタし、露光時間を、このモニタした結果に応じて自動的に調整することで、常に、鮮明な画像を得ることができるようになる。
【図面の簡単な説明】
【図1】第1の実施形態の光電変換素子20のデバイス構造を示す平面図である。
【図2】図1のX−X線に沿った断面図である。
【図3】図1のY−Y線に沿った断面図である。
【図4】光電変換素子20及び信号検出回路290を示す回路図である。
【図5】光電変換素子20を受光装置200Bとして用いた光電変換装置200の概略を示すブロック図である。
【図6】光電変換素子20に供給される駆動パルスφTG、φRSG、φRSDの波形を示すタイミングチャートである。
【図7】光電変換素子20に供給される駆動パルスφTG、φRSG、φRSDの波形を示すタイミングチャートである。
【図8】第1の実施形態の変形例1に係る光電変換素子20に供給される駆動パルスφTG、φRSG、φRSDの波形を示すタイミングチャートである。
【図9】第1の実施形態の変形例2に係る光電変換素子20に供給される駆動パルスφTG、φRSG、φRSDの波形を示すタイミングチャートである。
【図10】第2の実施形態の光電変換素子30及び信号検出回路390を示す回路図である。
【図11】光電変換素子30に供給される駆動パルスφTG、φRSG、φRSDの波形を示すタイミングチャートである。
【図12】第3の実施形態の光電変換素子40のデバイス構造を示す平面図である。
【図13】図12のX−X線に沿った断面図である。
【図14】図12のY−Y線に沿った断面図である。
【図15】光電変換素子40及び信号検出回路490を示す回路図である。
【図16】光電変換素子40を受光装置400Bとして用いた光電変換装置400の概略を示すブロック図である。
【図17】光電変換素子40に供給される駆動パルスφTG、φRSG、φRSDの波形を示すタイミングチャートである。
【図18】第4の実施形態の光電変換素子50のデバイス構造を示す平面図である。
【図19】図18のX−X線に沿った断面図である。
【図20】図18のY−Y線に沿った断面図である。
【図21】光電変換素子50及び信号検出回路590を示す回路図である。
【図22】光電変換素子50を受光装置500Bとして用いた光電変換装置500の概略を示すブロック図である。
【図23】光電変換素子50に供給される駆動パルスφTG、φRSG、φRSDの波形を示すタイミングチャートである。
【図24】光電変換素子50に供給される駆動パルスφTG、φRSG、φRSDの波形を示すタイミングチャートである。
【図25】従来の光電変換素子10のデバイス構造を示す平面図である。
【図26】図25のX−X線に沿った断面図である。
【図27】図25のY−Y線に沿った断面図である。
【図28】光電変換素子10及び信号検出回路190を示す回路図である。
【図29】光電変換素子50に供給される駆動パルスφTG、φRSG、φRSDの波形を示すタイミングチャートである。
【符号の説明】
20,30,40,50 光電変換素子
21,41,51 フォトダイオード(光電変換部)
22,32,42,52 増幅用トランジスタ(JFET)
22A,32A,42A,52A ゲート領域(制御電極)
23,33,43,53 転送用トランジスタ(QTG)
24,34,44,54 リセット用トランジスタ(QRSG)
24B,34B,44B,55B リセットドレイン(主電極)
25,25R,25G,25B カラーフィルタ
200,300,400,500 光電変換装置
200C,400C,500C シャッタ(シャッタ部)
200D,400D,500D コントローラ(制御手段)
290,390,490,590 信号検出回路
Claims (22)
- 入射光に応じた信号電荷を生成する光電変換部と、増幅用トランジスタからなり該増幅用トランジスタの制御電極に供給された電荷に応じて電気信号を出力する出力部と、前記光電変換部で生成された信号電荷を前記制御電極に供給するための転送部とを備えた光電変換素子において、
前記増幅用トランジスタは、その制御電極にて入射光に応じた信号電荷を生成するように形成され、
前記増幅用トランジスタの制御電極で生成された信号電荷と前記光電変換部で生成された信号電荷とを加算した値に応じた電気信号を前記出力部から出力させ、又は、前記増幅用トランジスタの制御電極で生成された信号電荷に応じた電気信号と前記光電変換部で生成された信号電荷に応じた電気信号とを個別に前記出力部から出力させる駆動手段が、前記転送部に接続されている
ことを特徴とする光電変換素子。 - 前記増幅用トランジスタは、電界効果型トランジスタである
ことを特徴とする請求項1に記載の光電変換素子。 - 前記増幅用トランジスタの制御電極と前記光電変換部の少なくとも一方の受光面側には、1種の色のカラーフィルタが形成されている
ことを特徴とする請求項1又は請求項2に記載の光電変換素子。 - 前記増幅用トランジスタの制御電極及び前記光電変換部の受光面側には、互いに異なる色のカラーフィルタが形成されている
ことを特徴とする請求項1又は請求項2に記載の光電変換素子。 - 請求項1から請求項4の何れかに記載の光電変換素子と、シャッタ部と、該シャッタ部の開閉タイミングを制御する制御手段とを有する光電変換装置において、
前記制御手段は、前記増幅用トランジスタの制御電極で生成された信号電荷に応じて、前記シャッタ部の開閉タイミングを制御して、前記光電変換部で電荷が生成される期間を調整する
ことを特徴とする光電変換装置。 - 請求項1から請求項4の何れかに記載の光電変換素子と、シャッタ部と、該シャッタ部の開閉タイミングを制御する制御手段とを有する光電変換装置において、
前記制御手段は、前記増幅用トランジスタの制御電極で生成された信号電荷と前記光電変換部で生成された信号電荷との加算値に基づいて、前記シャッタ部の開閉タイミングを制御して、前記光電変換部で電荷が生成される期間を調整する
ことを特徴とする光電変換装置。 - 入射光に応じた信号電荷を生成する光電変換部と、増幅用トランジスタからなり該増幅用トランジスタの制御電極に供給された電荷に応じて電気信号を出力する出力部と、前記光電変換部で生成された信号電荷を前記制御電極に供給するための転送部と、前記制御電極に供給された前記信号電荷を排出するためのリセット用トランジスタとを備えた光電変換素子において、
前記リセット用トランジスタは、少なくともその一方の主電極において入射光に応じた信号電荷が生成されるように形成され、
前記光電変換部で生成された信号電荷を前記制御電極に供給させて該信号電荷に応じた電気信号を出力させると共に、前記一方の主電極で生成された信号電荷を該主電極から出力させる駆動手段が、前記リセット用トランジスタ及び前記転送部に接続されている
ことを特徴とする光電変換素子。 - 入射光に応じた信号電荷を生成する光電変換部と、増幅用トランジスタからなり該増幅用トランジスタの制御電極に供給された電荷に応じて電気信号を出力する出力部と、前記光電変換部で生成された信号電荷を前記制御電極に供給するための転送部と、前記制御電極に供給された前記信号電荷を排出するためのリセット用トランジスタとを備えた光電変換素子において、
前記リセット用トランジスタは、少なくともその一方の主電極において入射光に応じた信号電荷が生成されるように形成され、
前記光電変換部で生成された信号電荷と前記一方の主電極で生成された信号電荷とを個別に前記制御電極に供給して、前記出力部からこれら信号電荷に応じた電気信号を出力させる駆動手段が、前記リセット用トランジスタ及び前記転送部に接続されている
ことを特徴とする光電変換素子。 - 前記リセット用トランジスタの前記一方の主電極には、該主電極で生成された信号電荷を当該光電変換素子の外部に出力するための第1のトランジスタと、該主電極に所定の電位を印加するための第2のトランジスタとが各々接続されている
ことを特徴とする請求項7に記載の光電変換素子。 - 前記増幅用トランジスタは、電界効果型トランジスタであり、
前記リセット用トランジスタは、MOSトランジスタである
ことを特徴とする請求項7から請求項9の何れかに記載の光電変換素子。 - 前記リセット用トランジスタの前記一方の主電極と前記光電変換部の少なくとも一方の受光面側には、1種の色のカラーフィルタが形成されている
ことを特徴とする請求項7から請求項10の何れかに記載の光電変換素子。 - 前記リセット用トランジスタの前記一方の主電極及び前記光電変換部の受光面側には、互いに異なる色のカラーフィルタが形成されている
ことを特徴とする請求項7から請求項10の何れかに記載の光電変換素子。 - 請求項7から請求項12の何れかに記載の光電変換素子と、シャッタ部と、該シャッタ部の開閉タイミングを制御する制御手段とを有する光電変換装置において、
前記制御手段は、少なくとも、前記リセット用トランジスタの前記一方の主電極で生成された信号電荷に応じて、前記シャッタ部の開閉タイミングを制御して、前記光電変換部で電荷が生成される期間を調整する
ことを特徴とする光電変換装置。 - 入射光に応じた信号電荷を生成する光電変換部と、増幅用トランジスタからなり該増幅用トランジスタの制御電極に供給された電荷に応じて電気信号を出力する出力部と、前記光電変換部で生成された信号電荷を前記制御電極に供給するための転送部と、前記制御電極に供給された前記信号電荷を排出するためのリセット用トランジスタとを備えた光電変換素子において、
前記増幅用トランジスタは、その制御電極にて入射光に応じた信号電荷を生成するように形成され、
前記リセット用トランジスタは、少なくともその一方の主電極において入射光に応じた信号電荷が生成されるように形成され、
前記光電変換部で生成された信号電荷を前記制御電極に供給して前記出力部から該信号電荷に応じた電気信号を出力させると共に、前記増幅用トランジスタの制御電極で生成された信号電荷と前記一方の主電極で生成された信号電荷とを加算して該主電極から出力させる駆動手段が、前記転送部と前記リセット用トランジスタに接続されている
ことを特徴とする光電変換素子。 - 入射光に応じた信号電荷を生成する光電変換部と、増幅用トランジスタからなり該増幅用トランジスタの制御電極に供給された電荷に応じて電気信号を出力する出力部と、前記光電変換部で生成された信号電荷を前記制御電極に供給するための転送部と、前記制御電極に供給された前記信号電荷を排出するためのリセット用トランジスタとを備えた光電変換素子において、
前記増幅用トランジスタは、その制御電極にて入射光に応じた信号電荷を生成するように形成され、
前記リセット用トランジスタは、少なくともその一方の主電極において入射光に応じた信号電荷が生成されるように形成され、
前記光電変換部で生成された信号電荷に応じた電気信号と前記増幅用トランジスタの制御電極で生成された信号電荷に応じた電気信号とを個別に、前記出力部から出力させると共に、前記リセット用トランジスタの前記一方の主電極で生成された信号電荷を該主電極から出力させる駆動手段が、前記転送部と前記リセット用トランジスタに接続されている
ことを特徴とする光電変換素子。 - 入射光に応じた信号電荷を生成する光電変換部と、増幅用トランジスタからなり該増幅用トランジスタの制御電極に供給された電荷に応じて電気信号を出力する出力部と、前記光電変換部で生成された信号電荷を前記制御電極に供給するための転送部と、前記制御電極に供給された前記信号電荷を排出するためのリセット用トランジスタとを備えた光電変換素子において、
前記増幅用トランジスタは、その制御電極にて入射光に応じた信号電荷を生成するように形成され、
前記リセット用トランジスタは、少なくともその一方の主電極において入射光に応じた信号電荷が生成されるように形成され、
前記増幅用トランジスタの制御電極で生成された信号電荷に応じた電気信号と前記一方の主電極で生成された信号電荷に応じた電気信号とを、前記光電変換部で生成された信号電荷に応じた電気信号に加算して前記出力部から出力させ、
又は、前記光電変換部で生成された信号電荷を前記制御電極に供給して前記出力部から該信号電荷に応じた電気信号を出力させると共に、前記増幅用トランジスタの制御電極で生成された信号電荷と前記一方の主電極で生成された信号電荷とを加算した値に応じた電気信号を前記出力部から出力させ、又は、前記増幅用トランジスタの制御電極で生成された信号電荷に応じた電気信号と前記一方の主電極で生成された信号電荷とに応じた電気信号を個別に該出力部から出力させる駆動手段が、前記転送部と前記リセット用トランジスタに接続されている
ことを特徴とする光電変換素子。 - 前記リセット用トランジスタの前記一方の主電極には、前記増幅用トランジスタの制御電極で生成された信号電荷及び/又は該主電極で生成された信号電荷を当該光電変換素子の外部に出力するための第1のトランジスタと、該主電極に所定の電位を印加するための第2のトランジスタとが各々接続されている
ことを特徴とする請求項14又は請求項15に記載の光電変換素子。 - 前記増幅用トランジスタは、電界効果型トランジスタであり、
前記リセット用トランジスタは、MOSトランジスタである
ことを特徴とする請求項14から請求項17の何れかに記載の光電変換素子。 - 前記増幅用トランジスタの制御電極、前記リセット用トランジスタの前記一方の主電極、前記光電変換部の少なくとも1つの受光面側には、1種のカラーフィルタが形成されている
ことを特徴とする請求項14から請求項18の何れかに記載の光電変換素子。 - 前記増幅用トランジスタの制御電極、前記リセット用トランジスタの前記一方の主電極、前記光電変換部の少なくとも2つの受光面側には、互いに異なる色のカラーフィルタが形成されている
ことを特徴とする請求項14から請求項18の何れかに記載の光電変換素子。 - 請求項14から請求項20の何れかに記載の光電変換素子と、シャッタ部と、該シャッタ部の開閉タイミングを制御する制御手段とを有する光電変換装置において、
前記制御手段は、少なくとも、前記増幅用トランジスタの制御電極で生成された信号電荷又は前記リセット用トランジスタの前記一方の主電極で生成された信号電荷に応じて、前記シャッタ部の開閉タイミングを制御して、前記光電変換部で電荷が生成される期間を調整する
ことを特徴とする光電変換装置。 - 前記制御手段は、前記出力部から出力される電気信号が第1の所定値を超えたとき、又は、前記リセット用トランジスタの前記一方の主電極から出力される信号電荷が第2の所定値を超えたときに、前記シャッタ部を閉成して、前記光電変換部で電荷が生成される期間を調整する
ことを特徴とする請求項21に記載の光電変換装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33028797A JP4029135B2 (ja) | 1997-09-12 | 1997-12-01 | 光電変換素子及び光電変換装置 |
TW087114908A TW441114B (en) | 1997-09-12 | 1998-09-08 | Photoelectric conversion device and photoelectric conversion apparatus |
US09/209,322 US6046466A (en) | 1997-09-12 | 1998-12-09 | Solid-state imaging device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24843597 | 1997-09-12 | ||
JP9-248435 | 1997-09-12 | ||
JP33028797A JP4029135B2 (ja) | 1997-09-12 | 1997-12-01 | 光電変換素子及び光電変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11150256A JPH11150256A (ja) | 1999-06-02 |
JP4029135B2 true JP4029135B2 (ja) | 2008-01-09 |
Family
ID=26538772
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33028797A Expired - Lifetime JP4029135B2 (ja) | 1997-09-12 | 1997-12-01 | 光電変換素子及び光電変換装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4029135B2 (ja) |
TW (1) | TW441114B (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6710804B1 (en) * | 2000-01-18 | 2004-03-23 | Eastman Kodak Company | CMOS active pixel image sensor with extended dynamic range and sensitivity |
WO2007013339A1 (ja) * | 2005-07-26 | 2007-02-01 | Advantest Corporation | 光受信装置、試験装置、光受信方法、試験方法、テストモジュール、及び半導体チップ |
JP2018029300A (ja) | 2016-08-19 | 2018-02-22 | 東芝メモリ株式会社 | 半導体装置 |
-
1997
- 1997-12-01 JP JP33028797A patent/JP4029135B2/ja not_active Expired - Lifetime
-
1998
- 1998-09-08 TW TW087114908A patent/TW441114B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TW441114B (en) | 2001-06-16 |
JPH11150256A (ja) | 1999-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6046466A (en) | Solid-state imaging device | |
JP4846159B2 (ja) | 自動露出検出をする高感度貯蔵画素センサー | |
KR100681097B1 (ko) | 적층형 아발란치 증폭층과 저전압 독출 회로를 구비한 씨모스 에이피에스 | |
US9064983B2 (en) | Solid-state imaging device and electronic equipment | |
JP4457134B2 (ja) | Cmosを基礎とするピクセル構造の高ダイナミックレンジの読み出し信号を得る方法及びそのcmosを基礎とするピクセル構造 | |
US6011251A (en) | Method for obtaining a high dynamic range read-out signal of a CMOS-based pixel structure and such CMOS-based pixel structure | |
TWI459543B (zh) | 固態影像捕捉裝置及電子裝置 | |
US8063963B2 (en) | Imaging device having a pixel structure with high dynamic range read-out signal | |
US8243190B2 (en) | Solid state image pickup device and camera with focus detection using level shifting | |
US20120286141A1 (en) | Pixel with reduced 1/f noise | |
JPH08149376A (ja) | 固体撮像装置 | |
KR19980024164A (ko) | 능동 픽셀센서셀 어레이의 동작범위를 증가시키기 위한 화상장치 및 그 방법 | |
EP1580987A1 (en) | Solid-state imaging device | |
JP3927696B2 (ja) | 撮像装置 | |
US8169508B2 (en) | Image input apparatus for forming a composite image based on a photoelectric conversion signal and a saturation signal | |
JP4029135B2 (ja) | 光電変換素子及び光電変換装置 | |
JPH01196165A (ja) | 固体撮像装置 | |
US20090153714A1 (en) | Method for resetting time-based CMOS image sensor | |
JP4300654B2 (ja) | 固体撮像装置 | |
JP2005012007A (ja) | 固体撮像素子、固体撮像装置及びカメラ | |
JP2017059898A (ja) | 撮像素子、撮像装置、カメラ、車、およびモバイル端末 | |
JP2001346104A (ja) | 固体撮像装置及びこれを用いた撮影装置 | |
WO2021079581A1 (ja) | 撮像素子および撮像装置 | |
US7936039B2 (en) | Backside illuminated CMOS image sensor with photo gate pixel | |
JP2762059B2 (ja) | Ccd固体撮像素子及びその信号処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040802 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060322 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070612 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070803 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070904 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070917 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131026 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131026 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131026 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131026 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |