KR20080076339A - 차동전송선을 사용하는 송신기의 프리앰퍼시스 및디앰퍼시스 방법과 장치 - Google Patents

차동전송선을 사용하는 송신기의 프리앰퍼시스 및디앰퍼시스 방법과 장치 Download PDF

Info

Publication number
KR20080076339A
KR20080076339A KR1020070016132A KR20070016132A KR20080076339A KR 20080076339 A KR20080076339 A KR 20080076339A KR 1020070016132 A KR1020070016132 A KR 1020070016132A KR 20070016132 A KR20070016132 A KR 20070016132A KR 20080076339 A KR20080076339 A KR 20080076339A
Authority
KR
South Korea
Prior art keywords
emphasis
transmission
transmission line
delay time
transmitter
Prior art date
Application number
KR1020070016132A
Other languages
English (en)
Inventor
박철우
신병헌
김석호
강병환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070016132A priority Critical patent/KR20080076339A/ko
Publication of KR20080076339A publication Critical patent/KR20080076339A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Dc Digital Transmission (AREA)

Abstract

본 발명은 차동전송선을 사용하여 데이터를 전송하는 송신기에서 프리앰퍼시스 및 디앰퍼시스 방법 및 장치에 관한 것으로서, 차동전송선을 이용하는 송신기는 차동전송선의 전송지연시간에 따른 프리앰퍼시스 비율들에 대한 데이터베이스를 구비하는 저장부와, 시험데이터를 전달받아 상기 차동전송선을 통해 전송하고 상기 차동전송선을 경유하여 되돌아오는 상기 시험데이터를 수신하는 전송부와, 클럭을 공급받아 상기 시험데이터가 상기 전송부에서 송수신되는 시간 동안 공급된 상기 클럭수를 측정하여 상기 시험데이터에 대한 전송지연시간을 구하고, 상기 전송지연시간을 이용하여 상기 데이터베이스를 검색하여 상기 전송지연시간에 대응하는 프리앰퍼시스 비율을 결정하는 제어부와, 전송 데이터가 상기 차동전송선을 통해 전송되기 이전에, 상기 제어부에 의해 결정된 프리앰퍼시스 비율에 따라 상기 전송 데이터의 프리앰퍼시스를 수행하는 프리앰퍼시스부를 포함하여, 상기 송신기가 적용되는 전송 시스템에서 적용 가능한 프리앰퍼시스 비율을 자동으로 결정할 수 있다.
Figure P1020070016132
프리앰퍼시스, 디앰퍼시스, 차동전송

Description

차동전송선을 사용하는 송신기의 프리앰퍼시스 및 디앰퍼시스 방법과 장치{METHOD AND APPARATUS FOR PRE-EMPHASIS AND DE-EMPHASIS OF A TRANSMITTER USING A DIFFERENTIAL SIGNALING LINE}
도 1은 프리앰퍼시스와 디앰퍼시스를 설명하는 개념도.
도 2는 종래 차동전송선을 사용하는 전송 시스템의 구성도.
도 3은 본 발명의 실시예에 따라 차동전송선을 사용하는 전송 시스템의 구성도.
도 4는 본 발명의 실시예에 따라 차동전송선을 사용하는 전송 시스템에서 앰퍼시스 비율의 결정 방법을 설명하는 절차도.
도 5는 본 발명의 실시예에 따라 차동전송선을 사용하는 전송 시스템에서 전송지연시간의 측정 방법에 대한 개념도.
도 6은 본 발명의 실시예에 따라 전송지연시간을 구하는 방법을 설명하는 절차도.
본 발명은 데이터 전송 시스템(이하 "전송 시스템")에서 프리앰퍼시스(Pre-Emphasis) 및 디앰퍼시스(De-Emphasis) 방법과 장치에 관한 것으로, 특히 차동전송선을 사용하는 송신기에서 프리앰퍼시스 및 디앰퍼시스 방법과 장치에 관한 것이다.
당업자에게 알려져 있듯이 전송 시스템에서 사용되는 전송선은 크게 단일신호선 방식과 차동전송선 방식으로 나뉘어진다.
단일신호선 방식은 하나의 신호선과 공통 그라운드(Ground) 신호선을 이용하며 공통 그라운드 신호선을 기준 전위로 이용하여 전송 데이터 값에 따라 신호선과 공통 그라운드 신호선 사이의 전위차를 다르게 하는 것으로서 일반적으로 고속 데이터의 전송에서 잡음에 약한 단점을 가진 것으로 알려져 있다.
차동전송선 방식은 공통 그라운드 신호선, 데이터 신호선 및 상보적 데이터 신호선을 사용하여 하나의 데이터를 보내고자 할 때, 데이터 신호와 그 데이터에 상보적인(Complementary) 신호를 각각 별개의 신호선을 통하여 전송한다. 수신기는 이 두 신호선의 전압값 중 어느 값이 큰지에 따라 데이터 0과 1을 판별한다. 따라서, 차동전송선에서는 두 신호선의 신호전압 자체가 상호 기준 전압으로 작용하여 별도의 기준 전압이 불필요하다.
또한 차동전송선은 단일신호선에 비하여 잡음에 강한 특성을 가진 것으로 알려져 있어 고속데이터를 전송하는데 많이 쓰이고 있다.
상기 차동전송선 방식에서 데이터가 전송되는 방법을 예를 들어 설명한다. 이진 신호로 된 비트열인 "0111"을 차동전송선을 통하여 송신하고자 하는 경우를 가정하면, 송신기는 상기 데이터 신호선을 통해서는 "0111"을 전송하고, 상기 상보적 데이터 신호선을 통해서는 "0111"의 상보적인 비트열인 "1000"을 전송한다.
이하에서는 도 1을 참조하여 프리앰퍼시스와 디앰퍼시스의 개념을 설명한다.
도 1은 프리앰퍼시스와 디앰퍼시스를 설명하는 개념도이다.
(a)는 프리앰퍼시스의 개념을 설명하고 있는데, 프리앰퍼시스는 논리 비트 0이 1로 전환되거나 1이 0으로 전환될 때 전환되는 비트의 앞 부분을 전환되는 비트의 기준 전압보다 높게 하는 것이다. 즉 (a)에서 비트 0이 1로 전환될 때 1비트의 앞쪽 에지(Edge)의 전압이 1비트 기준 전압보다 높게 설정된 것을 볼 수 있다. 0비트에서 1비트로 전환되는 경우도 상기 설명과 같다.
(b)는 디앰퍼시스의 개념을 설명하고 있는데 디앰퍼시스는 논리 비트 0이 1로 전환되거나 1이 0으로 전환될 때 전환되는 비트의 뒷 부분을 전환되는 비트의 기준 전압보다 낮게 하는 것이다. 즉 (b)에서 비트 0이 1로 전환될 때 1비트의 뒷 쪽 평탄한 부분의 전압이 1비트 기준 전압보다 낮게 설정된 것을 볼 수 있다. 1비트에서 0비트로 전환되는 경우도 상기 설명과 같다.
상기 프리앰퍼시스를 수행하는 이유는 다음과 같다. 즉, 차동 전송선을 통하여 데이터가 전송되는 도중에 발생하는 전송 손실은 주파수 밴드별로 차이가 나는데 상기 전송 손실의 차이에 의해서 상호심볼간섭(Inter Symbol Interface)이 발생한다. 상기 상호심볼간섭은 전송 데이터에 대한 앰퍼시스를 수행하여 제거될 수 있는 것으로 알려져 있고 상기 전송 데이터에 대하여 앰퍼시스를 수행함으로써 데이터의 전송 품질이 향상될 수 있다.
따라서 전송 시스템에 따라서 적절한 프리앰퍼시스 비율 또는 디앰퍼시스 비율(이하 "앰퍼시스 비율")을 결정하고 상기 결정된 앰퍼시스 비율에 따라 전송할 데이터에 대한 프리앰퍼시스 또는 디앰퍼시스를 수행하고 데이터를 전송하여야 수신기에서 양호한 품질의 데이터를 수신할 수 있다.
상기 프리앰퍼시스 비율과 상기 디앰퍼시스비율이란 상기 프리앰퍼시스 또는 디앰퍼시스시의 전압값이 1비트 기준전압(또는 0비트 기준전압)과 차이가 나는 비율을 의미한다.
통상 앰퍼시스 비율은 실제 전송 시스템에 적용될 송신기와 전송 데이터가 경유할 전송 경로가 결정된 후 상기 송신기를 실제로 테스트하거나 시뮬레이션 등의 과정을 통해서 결정된다.
도 2는 종래 차동전송선을 사용하는 전송 시스템의 구성도이다.
제어부(220)는 송신기(200)의 일반적인 제어를 담당하고 전송 데이터가 경유하는 전송 경로에 따라서 결정된 프리앰퍼시스 비율을 프리앰퍼시스부(210)로 전달한다. 상기 프리앰퍼시스 비율에 따라 프리앰퍼시스부(210)는 전송 데이터의 프리앰퍼시스를 수행하고 프리앰퍼시스된 전송 데이터를 전송부(230)로 전달한다. 전송부(230)가 포함하는 드라이버 버퍼(231)는 상기 전송 데이터를 차동전송선(전송선 1(271) 및 전송선 2(272))을 통하여 수신기(260)의 수신기 버퍼(261)로 전송한다.
상기 전송부(230) 내의 드라이버 버퍼(231)는 데이터를 송신하기 위한 저장 소자이며 수신기(260) 내의 수신기 버퍼(261)는 상기 데이터를 수신하기 위한 저장 소자이다.
상기 전송 선로는 일반적인 케이블은 물론 서로 다른 인쇄회로기판(Printed Circuit Board: PCB)으로 구성될 수 있다. 즉, 송수신기 사이의 길이가 긴 경우에는 통상 케이블을 사용하고, 교환장치 내에서 신호 전달을 위해 사용되는 송수신기의 경우처럼 상기 송수신기 사이의 길이가 짧은 경우에는 송수신기를 PCB에 연결하여 상기 PCB가 차동전송선의 역할을 할 수 있다. 저항(273)은 전송선 1과 전송선 2 사이의 임피던스 정합(Impedance Matching)의 역할을 수행하여 수신기(260)로 전달되는 신호의 전송 효율을 높이는 기능을 한다.
도 2의 설명은 차동전송선을 사용하는 송신기에서 전송 데이터에 대한 프리앰퍼시스가 수행되는 것을 가정한 것이나 도 2의 구성 중 상기 프리앰퍼시스부(210)가 디앰퍼시스부(도시되지 않음)로 치환되면 전송 데이터에 대한 디앰퍼시스가 수행될 수 있음은 물론이다.
통상의 전송 데이터가 차동전송선을 통하여 전송되는 경우 전송선 1과 전송선 2에는 상보적 데이터가 각각 전송되므로 상기 상보적 데이터 사이의 전압값의 차이를 통해서 수신기(260)는 송신기(200)가 전송한 데이터의 신호를 수신할 수 있다. 그런데 송신기(200)가 전송선 1으로 데이터를 전송하는 경우 차동전송선은 상기 데이터가 저항(263)과 전송선 2의 경로를 통해서 다시 송신기(200)로 되돌아오는 성질을 갖는다.
통상적으로 앰퍼시스 비율은 상기 송신기(200)를 전송 시스템에 적용할 때 전송 선로나 케이블 커넥터 등에 대한 시험을 실시하거나 전송지연시간에 대한 시뮬레이션 과정을 통해서 결정된다. 즉, 앰퍼시스 비율을 결정하기 위한 시험이나 시뮬레이션이 별도로 필요하다.
또한 하나의 전송 시스템에 사용되는 송신기(200)가 다른 전송 시스템에도 사용될 수 있는데 각각의 적용되는 전송 시스템에 따라 상기 송신기(200)의 앰퍼시스 비율이 달라져야 한다. 따라서 동일한 송신기(200)라도 어느 전송 시스템에서 적용되는가 여부에 따라 앰퍼시스 비율을 재조정하여야 한다는 문제가 있었다.
본 발명의 일 측면은 전송 시스템에서의 프리앰퍼시스와 디앰퍼시스를 수행하는 방법과 장치를 제공하는 것이다.
본 발명의 다른 측면은 전송 시스템에서 동일한 송신기가 다른 전송 시스템에 사용되는 경우의 프리앰퍼시스와 디앰퍼시스를 수행하는 방법 및 장치를 제공하는 것이다.
따라서 본 발명에서 제공하는 차동전송선을 이용하는 송신기의 프리앰퍼시스 방법은 차동전송선의 전송지연시간의 가능한 값들에 따른 프리앰퍼시스 비율들에 대한 데이터베이스를 구축하고, 상기 송신기에 클럭을 공급하고, 상기 송신기로부터 전송된 시험데이터가 상기 차동전송선을 경유하여 상기 송신기로 되돌아오는 복귀시간 동안 상기 공급된 클럭수를 측정하여 상기 시험데이터에 대한 전송지연시간을 구하고, 상기 구해진 전송지연시간을 이용하여 상기 데이터베이스를 검색하여 상기 전송지연시간에 대응하는 프리앰퍼시스 비율을 결정하고, 전송 데이터가 상기 차동전송선을 통해 전송되기 이전에, 상기 프리앰퍼시스 비율에 따라 상기 전송 데 이터에 대한 프리앰퍼시스를 수행하는 과정을 포함한다.
또한 본 발명에서 제공하는 차동전송선을 사용하는 송신기의 디앰퍼시스 방법은 차동전송선의 전송지연시간의 가능한 값들에 따른 디앰퍼시스 비율들에 대한 데이터베이스를 구축하고, 상기 송신기에 클럭을 공급하고, 상기 송신기로부터 전송된 시험데이터가 상기 차동전송선을 경유하여 상기 송신기로 되돌아오는 복귀시간 동안 상기 공급된 클럭수를 측정하여 상기 시험데이터에 대한 전송지연시간을 구하고, 상기 구해진 전송지연시간을 이용하여 상기 데이터베이스를 검색하여 상기 전송지연시간에 대응하는 디앰퍼시스 비율을 결정하고, 전송 데이터가 상기 차동전송선을 통해 전송되기 이전에 상기 디앰퍼시스 비율에 따라 상기 전송 데이터에 대한 디앰퍼시스를 수행하는 과정을 포함한다.
본 발명의 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 그리고 본 발명을 설명함에 있어, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다. 후술되는 본 발명의 도면에 대한 상세한 설명은 전송 데이터에 대하여 프리앰퍼시스가 수행되는 것을 가정한 것이다. 그러나 본 발명의 도면에 대한 상세한 설명의 기술적 구성과 동일한 방법 또는 장치에 의하여 전송 데이터에 대한 디앰퍼시스도 수행될 수 있으므로 상기 전송 데이터에 대하여 디앰퍼시스를 수행하는 방법 및 장치에 대한 상세한 설명은 생략한다.
그러나 이하에서 설명되는 본 발명의 도면 및 도면에 대한 상세한 설명에서 프리앰퍼시스가 디앰퍼시스로 치환됨으로써 본 발명은 전송데이터에 대하여 디앰퍼시스를 수행하는 방법 및 장치를 포함함을 분명히 한다.
도 3은 본 발명의 실시예에 따라 차동전송선을 사용하는 전송 시스템의 구성도이다. 상기 도 3의 전송 시스템에 포함된 수신기는 본 발명의 이해를 돕기 위한 것일 뿐 상기 수신기 구조에 관한 기술적 구성은 본 발명에 포함되지 않음을 밝혀둔다.
송신기(300)의 저장부(340)는 상기 송신기(300)가 전송 시스템에 적용되는 경우에 따라 최적의 프리앰퍼시스 비율에 대한 데이터베이스를 포함할 수 있다. 데이터베이스 구축을 위한 구체적인 방법은 하기할 도 3의 설명에서 후술하기로 한다.
클럭생성부(350)는 상기 시험데이터의 전송지연시간(Interconnection Delay)을 구하는데 사용하는 클럭을 제어부(320)에 공급한다. 상기 클럭은 상기 송신기(300) 내의 클럭생성부(350)에서 제어부(320)로 공급되거나, 송신기(300) 외부의 도시되지 않은 위상고정루프(Phase Locked Loop :PLL)에서 공급된다.
제어부(320)는 전송지연시간을 구하는데 사용하는 시험데이터를 생성시켜 전 송부(330)의 송신 버퍼(333)로 전달하고, 상기 송신 버퍼(333)가 전송한 시험데이터가 저항(373)을 경유하여 수신 버퍼(335)로 되돌아오는 동안 발생된 클럭수를 측정하여 상기 시험데이터의 차동전송선(전송선 1(371) 및 전송선 2(372)로 구성됨)에 대한 전송지연시간을 구한다. 상기 전송지연시간을 구하는 방법은 도 3의 설명에서 후술하기로 한다.
또한 제어부(320)는 상기 측정된 전송지연시간에 해당하는 프리앰퍼시스 비율을 저장부(340)에 포함된 데이터베이스에서 검색하여 프리앰퍼시스부(310)로 전달한다.
프리앰퍼시스부(310)는 상기 제어부(320)에서 전달받은 프리앰퍼시스 비율에 따라 전송 데이터의 프리앰퍼시스를 수행하여 전송부(330)의 드라이버 버퍼(313)로 전달한다.
전송부(330)는 상기한 바와 같이 송신 버퍼(333), 수신 버퍼(335) 및 드라이버 버퍼(313)를 구비한다. 상기 송신 버퍼(333)는 상기 제어부(320)로부터 전달받은 시험데이터를 전송선 1(371)으로 전송하고, 수신 버퍼(335)는 상기 송신 버퍼(333)가 전송한 시험데이터를 수신하며, 드라이버 버퍼(313)는 상기 도 1에서 설명한 바와 같이 실제 전송 데이터를 전송선 1(371) 및 전송선 2(372)를 통해서 수신기(360)의 수신기 버퍼(361)로 전송한다.
저항(373)은 도 1에서 설명한 바와 같이 전송선 1(371) 및 전송선 2(372)의 임피던스 정합에 사용되는 것이다.
도 4는 본 발명의 실시예에 따라 차동전송선을 사용하는 전송 시스템에서 프 리앰퍼시스 비율의 결정 방법을 설명하는 절차도이다.
401 단계에서는 전송 선로의 길이에 따라 변화하는 전송지연시간의 가능한 값들과 상기 전송지연시간의 가능한 값들에 대한 최적의 프리앰퍼시스 비율 값들을 데이터베이스로 구축한다.
전송 시스템에 적용되는 송신기의 전송 데이터에 대한 프리앰퍼시스 비율은 데이터 전송시 신호의 감쇄 정도에 따라 달라진다. 또한 신호의 감쇄 정도는 전송 데이터가 경유하는 전송 경로의 길이에 따라 달라질 수 있다.
일반적으로 거리가 가까울수록 프리앰퍼시스 비율을 낮추고, 거리가 멀수록 프리앰퍼시스 비율을 증가시켜야 한다. 만일 전송 경로가 짧은 경우에 과도한 프리앰퍼시스 비율이 적용될 경우 수신된 신호의 품질에 문제가 발생할 수 있고, 전송 중의 전력 소모가 필요 이상 많아질 수 있다. 반면 전송 경로가 긴 경우에도 불구하고 프리앰퍼시스 비율이 낮은 경우는 데이터 전송 중 감쇄에 의해 수신된 신호의 품질에 문제가 생길 수 있다. 즉, 전송지연시간은 전송선의 길이에 따라 달라지므로 상기 송신기(200)에 연결되는 차동전송선의 길이를 변화시키면 각각의 차동전송선의 길이에 따른 전송지연시간이 달라지고 상기 전송지연시간에 대응하는 최적의 프리앰퍼시스 비율에 대한 데이터베이스를 구축할 수 있다. 상기 데이터베이스는 실험적으로 구하거나 시뮬레이션을 통하여 구축될 수 있음은 물론이다. 상기 구축된 데이터베이스는 송신기(200)의 저장부(240)에 저장된다.
403 단계에서는 시험데이터를 사용하여 상기 송신기(200)가 적용되는 전송 시스템의 전송지연시간을 측정한다. 상기 시험데이터는 실제 전송 데이터의 전송 전에 데이터의 전송지연시간을 측정하기 위하여 시험적으로 전송하는 데이터이다.
즉, 앞서 설명한 것처럼 차동전송선에서 전송선 1(271)으로 시험데이터가 전송되는 경우 상기 시험데이터는 전송선 1(271)->저항(273)->전송선 2(272)의 경로를 거칠 수 있으므로 상기 시험데이터가 상기 경로를 지나는 시간을 측정하면 차동전송선에 대한 전송지연시간을 측정할 수 있다. 전송지연시간을 구하기 위한 구체적 방법은 하기할 도 4에서 후술하겠다.
405 단계에서는 상기 403 단계에서 구한 전송지연시간과 상기 401 단계에서 구축한 데이터베이스를 비교하고 407 단계에서는 상기 405 단계에서 비교된 데이터베이스에 따라 상기 403 단계에서 구한 전송지연시간에 해당하는 프리앰퍼시스 비율을 결정한다.
상기 결정된 프리앰퍼시스 비율에 따라 409 단계에서 전송 데이터의 프리앰퍼시스를 수행하고 411 단계에서 전송 데이터를 전송한다.
상기 405 단계에서 제어부(330)는 상기 403 단계에서 구한 전송지연시간을 저장부(340)에 저장된 데이터베이스와 비교한다. 즉, 송신기(300)가 전송 시스템에 실제로 적용되었을 때의 전송지연시간과 상기 401 단계에서 구축된 데이터베이스와 비교하여 상기 구해진 전송지연시간에 일치하는 프리앰퍼시스 비율을 검색한다.
407 단계에서는 상기 403 단계에서 측정된 전송지연시간에 해당하는 프리앰퍼시스 비율이 결정된다. 409 단계에서는 상기 407 단계에서 결정된 프리앰퍼시스 비율을 이용하여 실제 전송 데이터에 대하여 프리앰퍼시스를 수행한다. 이는 제어부(330)가 프리앰퍼시스부(310)에 상기 결정된 프리앰퍼시스 비율을 전달하고, 프 리앰퍼시스부(310) 내의 프리앰퍼시스 레지스터(도시하지 않음)에 상기 프리앰퍼시스 비율을 저장하여 실제 전송 데이터에 대한 프리앰퍼시스를 수행하는 방식으로 이루어질 수 있다. 이후 411 단계에서 상기 프리앰퍼시스가 수행된 전송 데이터가 수신기(360)로 전송된다.
상기 도 4의 과정을 하기 <표 1>의 예를 들어 설명한다.
하기 <표 1>은 전송지연시간의 가능한 값들의 범위를 나누고 상기 범위에 대응하는 프리앰퍼시스 비율에 대한 데이터베이스가 구축된 예이다. 실제 시스템에서 프리앰퍼시스 비율은 프리앰퍼시스 레지스터라는 메모리에 저장되므로 하기 <표 1>에서는 전송지연시간(D)과 그에 대응하는 레지스터 설정값(Res)에 대한 데이터베이스가 구축될 수 있다.
<표 1>을 설명하면 전송지연시간(D)이 a보다 작다면 그에 대응되는 프리앰퍼시스 레지스터는 00 으로 설정되고, 전송지연시간이 a와 b 사이값이라면 프리앰퍼시스 레지스터는 01로 설정된다.
전송지연시간(D) 레지스터설정값(Res)
D<a 00
a≤D<b 01
b≤D<c 10
c<D 11
상기 <표 1>의 데이터베이스가 구축되고 해당 송신기(300)가 차동전송선을 통하여 수신기(360)와 연결되면 상기 송신기(300)에서 전송한 시험데이터의 상기 차동전송선에 대한 전송지연시간을 구하고 상기 구해진 전송지연시간이 상기 <표 1>의 전송지연시간 범위 중 어느 범위에 해당하는지를 검색하고 상기 검색된 범위값에 대응하는 레지스터 설정값을 구할 수 있다.
상기 <표 1>은 전송지연시간의 가능한 값들을 여러 구간으로 나누었으므로 상기 시험데이터의 전송지연시간에 해당하는 범위값을 상기 데이터베이스에서 검색할 수 있다.
상기 데이터베이스는 룩업테이블(LookUpTable)의 형태로 구성될 수도 있고 이 경우는 시험데이터의 전송지연시간을 상기 룩업테이블과 비교하여 해당 레지스터 설정값을 구할 수도 있다.
상기한 것처럼 도 4에서 설명한 방법에 의하여 송신기(300)가 전송 시스템에 적용될 때마다 별도의 시험이나 시뮬레이션을 거치지 않고 자동적으로 전송지연시간을 측정하여 프리앰퍼시스 비율을 결정한다.
이하의 도 5와 도 5에서는 403 단계에서 언급된 전송지연시간을 측정하는 방법을 설명한다.
도 5는 본 발명의 실시예에 따라 차동전송선을 사용하는 전송 시스템에서 전송지연시간의 측정 방법에 대한 개념도이다. 도 5는 전송지연시간을 측정하기 위하여 제어부(330)에서 시험데이터를 생성하여 송신 버퍼(331)로 전달하고 송신 버퍼(331)가 상기 시험데이터를 전송선 1로 전송한 상태를 가정한 것이다.
(1)은 상기 클럭발생부에서 제어부(330)로 공급된 클럭의 파형을 나타내며 (2)는 송신 버퍼(331)가 전송선 1로 전송한 시험데이터의 파형이다. 상기 전송된 시험데이터는 전송선 1(371)->저항(373)->전송선 2(372)->수신 버퍼(335)의 경로를 거쳐 송신기로 되돌아온다. (3)은 수신 버퍼(335)에서 검출된 상기 시험데이터의 파형을 나타내고 있다.
도 5에서 송신 버퍼(331)에서 전송된 상기 시험데이터가 수신 버퍼(335)로 들어오는데 걸린 시간을 "복귀시간(R)"이라고 정의하면 상기 복귀시간(R)은 상기 복귀시간동안 제어부(330)에 공급된 유효클럭수(N)와 클럭주기(T)를 곱하여 구할 수 있다. 또한 전송지연시간(D)은 상기 복귀시간을 2로 나눈 값이 된다. 실제 전송 데이터는 상보적 신호를 이용하여 전송선 1과 전송선 2를 통해서 전송되기 때문에 송신기(300)로 복귀하지 않기 때문이다. 따라서 전송지연시간은 하기 <수학식 1>로 구할 수 있다.
전송지연시간 (D) = 복귀시간(R) / 2
= 유효클럭수(N) * 클럭 주기(T) / 2
= 유효클럭수(N) / (2 * 클럭 주파수(f))
도 5의 파형에 따라 전송지연시간을 구하는 예를 들면 도 5에서 측정된 유효클럭수(N)=5.5이고 상기 클럭 주파수(f=1/T)가 1GHz 라고 가정하면 전송지연시간(D)은 하기 <수학식 2>와 같다.
D = 5.5 / (2 * 1,000,000,000) = 2.75 nsec
도 5에서 설명된 바에 따라 동일한 프리앰퍼시스 장치가 다른 시스템에 사용될 때마다 프리앰퍼시스 비율을 설정하기 위한 별도의 과정을 거치지 않고 사전에 저장된 프리앰퍼시스 비율에 대한 데이터베이스와 비교하여 각각의 시스템에서 적용될 수 있는 프리앰퍼시스 비율이 설정될 수 있다.
도 6은 본 발명의 실시예에 따라 전송지연시간을 구하는 방법을 설명하는 절차도이다.
601 단계에서는 제어부(330)에서 생성된 시험데이터가 송신 버퍼(331)를 통하여 전송선 1(371)으로 전송된다. 이때 클럭생성부(350)에서 생성된 클럭이 제어부(330)에 인가되고 있다. 603 단계에서 제어부(330)는 전송선 1(371)-> 저항(373)->전송선 2(372)를 경유한 상기 시험데이터를 수신 버퍼(335)에서 검출한다. 605 단계에서는 제어부(330)는 상기 시험데이터가 상기 603 단계의 경로를 거치는 동안 클럭생성부(350)에서 공급된 유효클럭수를 측정한다. 607 단계에서는 상기 유효클럭수와 이미 알고 있는 클럭주파수를 이용하여 상기 <수학식 1>을 통하여 전송지연시간을 구한다.
상기 도 6에서 설명한 바에 따라 시험데이터와 클럭주파수를 이용하면 전송지연시간을 구할 수 있다.
지금까지 본 발명은 전송 데이터에 대하여 프리앰퍼시스가 수행되는 것을 가 정하였으나 상술한 본 발명에서 설명된 기술적 구성과 동일한 방법 또는 장치에 의하여 전송 데이터에 대한 디앰퍼시스도 수행될 수 있음을 다시 한번 밝혀 둔다.
지금까지 본 발명에 대해서 상세히 설명하였으나, 그 과정에서 언급한 실시예는 예시적인 것일 뿐, 한정적인 것이 아님을 분명히 하며, 본 발명은 이하의 특허청구범위에 의해 제공되는 본 발명의 기술적 사상이나 분야를 벗어나지 않는 범위 내에서, 본 발명으로부터 균등하게 대체될 수 있는 정도의 구성요소 변경은 본 발명의 범위에 속한다 할 것이다.
상술한 본 발명의 기술적 구성에 의하여 송신기를 전송 시스템에 적용함에 있어서, 상기 송신기의 프리앰퍼시스 또는 디앰퍼시스 비율을 자동으로 결정하여 송신기를 전송 시스템에 적용하기 위한 별도의 설정 과정이 필요하지 않아 전송 시스템에 호환성 높은 송신기를 구현할 수 있다.

Claims (8)

  1. 차동전송선을 사용하는 송신기의 프리앰퍼시스 방법에 있어서,
    차동전송선의 전송지연시간의 가능한 값들에 따른 프리앰퍼시스 비율들에 대한 데이터베이스를 구축하는 과정과,
    상기 송신기에 클럭을 공급하는 과정과,
    상기 송신기로부터 전송된 시험데이터가 상기 차동전송선을 경유하여 상기 송신기로 되돌아오는 복귀시간 동안 상기 공급된 클럭수를 측정하여 상기 시험데이터에 대한 전송지연시간을 구하는 과정과,
    상기 구해진 전송지연시간을 이용하여 상기 데이터베이스를 검색하여 상기 전송지연시간에 대응하는 프리앰퍼시스 비율을 결정하는 과정과,
    전송 데이터가 상기 차동전송선을 통해 전송되기 이전에, 상기 프리앰퍼시스 비율에 따라 상기 전송 데이터에 대한 프리앰퍼시스를 수행하는 과정을 포함하는 프리앰퍼시스 방법.
  2. 차동전송선을 사용하는 송신기에 있어서,
    클럭을 생성하는 클럭생성부와,
    차동전송선의 전송지연시간의 가능한 값들에 따른 프리앰퍼시스 비율들에 대한 데이터베이스를 구비하는 저장부와,
    시험데이터를 전달받아 상기 차동전송선을 통해 전송하고 상기 차동전송선을 경유하여 되돌아오는 상기 시험데이터를 수신하는 전송부와,
    상기 생성된 클럭을 공급받아 상기 시험데이터가 상기 전송부에서 송수신되는 시간 동안 공급된 상기 클럭수를 측정하여 상기 시험데이터에 대한 전송지연시간을 구하고, 상기 전송지연시간을 이용하여 상기 데이터베이스를 검색하여 상기 전송지연시간에 대응하는 프리앰퍼시스 비율을 결정하는 제어부와,
    전송 데이터가 상기 차동전송선을 통해 전송되기 이전에, 상기 제어부에 의해 결정된 프리앰퍼시스 비율에 따라 상기 전송 데이터의 프리앰퍼시스를 수행하는 프리앰퍼시스부를 포함하는 송신기.
  3. 제 2항에 있어서,
    상기 전송부는 상기 시험데이터를 상기 차동전송선 중 제1 전송선으로 송신하는 송신 버퍼를 포함하는 송신기.
  4. 제 3항에 있어서,
    상기 전송부는 상기 차동전송선 중 제2 전송선을 경유하는 상기 시험데이터를 수신하는 수신 버퍼를 구비하는 송신기.
  5. 차동전송선을 사용하는 송신기의 디앰퍼시스 방법에 있어서,
    차동전송선의 전송지연시간의 가능한 값들에 따른 디앰퍼시스 비율들에 대한 데이터베이스를 구축하는 과정과,
    상기 송신기에 클럭을 공급하는 과정과,
    상기 송신기로부터 전송된 시험데이터가 상기 차동전송선을 경유하여 상기 송신기로 되돌아오는 복귀시간 동안 상기 공급된 클럭수를 측정하여 상기 시험데이터에 대한 전송지연시간을 구하는 과정과,
    상기 구해진 전송지연시간을 이용하여 상기 데이터베이스를 검색하여 상기 전송지연시간에 대응하는 디앰퍼시스 비율을 결정하는 과정과,
    전송 데이터가 상기 차동전송선을 통해 전송되기 이전에, 상기 디앰퍼시스 비율에 따라 상기 전송 데이터에 대한 디앰퍼시스를 수행하는 과정을 포함하는 디앰퍼시스 방법.
  6. 차동전송선을 사용하는 송신기에 있어서,
    클럭을 생성하는 클럭생성부와,
    차동전송선의 전송지연시간의 가능한 값들에 따른 디앰퍼시스 비율들에 대한 데이터베이스를 구비하는 저장부와,
    시험데이터를 전달받아 상기 차동전송선을 통해 전송하고 상기 차동전송선을 경유하여 되돌아오는 상기 시험데이터를 수신하는 전송부와,
    상기 생성된 클럭을 공급받아 상기 시험데이터가 상기 전송부에서 송수신되는 시간 동안 공급된 상기 클럭수를 측정하여 상기 시험데이터에 대한 전송지연시간을 구하고, 상기 전송지연시간을 이용하여 상기 데이터베이스를 검색하여 상기 전송지연시간에 대응하는 디앰퍼시스 비율을 결정하는 제어부와,
    전송 데이터가 상기 차동전송선을 통해 전송되기 이전에, 상기 제어부에 의해 결정된 디앰퍼시스 비율에 따라 상기 전송 데이터의 디앰퍼시스를 수행하는 디앰퍼시스부를 포함하는 송신기.
  7. 제 6항에 있어서,
    상기 전송부는 상기 시험데이터를 상기 차동전송선 중 제1 전송선으로 송신하는 송신 버퍼를 포함하는 송신기.
  8. 제 7항에 있어서,
    상기 전송부는 상기 차동전송선 중 제2 전송선을 경유하는 상기 시험데이터를 수신하는 수신 버퍼를 구비하는 송신기.
KR1020070016132A 2007-02-15 2007-02-15 차동전송선을 사용하는 송신기의 프리앰퍼시스 및디앰퍼시스 방법과 장치 KR20080076339A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070016132A KR20080076339A (ko) 2007-02-15 2007-02-15 차동전송선을 사용하는 송신기의 프리앰퍼시스 및디앰퍼시스 방법과 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070016132A KR20080076339A (ko) 2007-02-15 2007-02-15 차동전송선을 사용하는 송신기의 프리앰퍼시스 및디앰퍼시스 방법과 장치

Publications (1)

Publication Number Publication Date
KR20080076339A true KR20080076339A (ko) 2008-08-20

Family

ID=39879614

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070016132A KR20080076339A (ko) 2007-02-15 2007-02-15 차동전송선을 사용하는 송신기의 프리앰퍼시스 및디앰퍼시스 방법과 장치

Country Status (1)

Country Link
KR (1) KR20080076339A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110193854A1 (en) * 2010-02-11 2011-08-11 Apple Inc. Synchronous bus driving method
KR101315852B1 (ko) * 2011-12-14 2013-10-08 고려대학교 산학협력단 데이터 통신용 송신기

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110193854A1 (en) * 2010-02-11 2011-08-11 Apple Inc. Synchronous bus driving method
KR101315852B1 (ko) * 2011-12-14 2013-10-08 고려대학교 산학협력단 데이터 통신용 송신기

Similar Documents

Publication Publication Date Title
KR100643605B1 (ko) 적응형 프리 엠퍼시스 장치, 데이터 통신용 송신기,데이터 통신용 송수신 장치 및 적응형 프리 엠퍼시스 방법
US6980824B2 (en) Method and system for optimizing transmission and reception power levels in a communication system
US9355054B2 (en) Digital calibration-based skew cancellation for long-reach MIPI D-PHY serial links
US20050201454A1 (en) System and method for automatically calibrating two-tap and multi-tap equalization for a communications link
US7733920B1 (en) Programmable pre-emphasis circuit for serial ATA
US7447260B2 (en) Equalizer, equalization method, and transmitter
JP2007510377A (ja) 透明マルチモードｐａｍインタフェース
JPH0823354A (ja) 信号入出力装置
US7920014B2 (en) Semiconductor integrated circuit device
KR20010079674A (ko) 프리엠파시스 파형을 생성하는 방법 및 회로
US20110038426A1 (en) Transmission system and transmission method
US20020078280A1 (en) Apparatus for connecting circuit modules
Song et al. A 13.5-mW 10-Gb/s 4-PAM Serial Link Transmitter in 0.13-$\mu\hbox {m} $ CMOS Technology
US8324936B2 (en) Transmitter and receiver of differential current driving mode, and interface system of differential current driving mode including the same
KR20080076339A (ko) 차동전송선을 사용하는 송신기의 프리앰퍼시스 및디앰퍼시스 방법과 장치
US8271055B2 (en) Interface transceiver power management method and apparatus including controlled circuit complexity and power supply voltage
KR100932252B1 (ko) 광수신 장치, 시험 장치, 광수신 방법, 시험 방법, 테스트모듈, 및 반도체 칩
US7801211B2 (en) Communication system, receiver unit, and adaptive equalizer
US20190372681A1 (en) Transmitting device and receiving device providing relaxed impedance matching
KR20110104860A (ko) 용량성 백플레인을 구동하기 위한 자동적인 디―엠퍼시스 세팅
US7148699B1 (en) Technique for calibrating electronic devices
US6801043B2 (en) Time domain reflectometry based transmitter equalization
JP4320291B2 (ja) 送受信回路
US8441300B2 (en) Interface circuit, LSI, server device, and method of training the interface circuit
Yuan et al. A 4.8-mW/Gb/s 9.6-Gb/s 5$+ $1-Lane Source-Synchronous Transmitter in 65-nm Bulk CMOS

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination