KR20080029642A - 반도체 소자 제조 방법 - Google Patents

Abstract

본 발명은 반도체 제조 기술에 관한 것으로 특히, 반도체 소자 제조 공정 중, 포토레지스트 패턴을 효율적으로 스트립하는 반도체 소자의 제조 방법에 관한 것이다. 이를 위해 본 발명은, 카본 성분을 포함하는 포토레지스트 패턴의 스트립 방법에 있어서, 상기 포토레지스트 패턴을 연화시키는 단계 및 상기 연화된 포토레지스트 패턴을 O₂ 반응 가스에 N₂H₂ 포밍 가스가 첨가된 혼합가스로 스트립하는 단계를 포함하는 반도체 소자의 제조 방법을 제공한다.

포토레지스트 패턴, 반응 가스, 포밍 가스, 연화

Description

반도체 소자 제조 방법{METHOD FOR FABRICATING SEMICONDUCTOR DEVICE}

도 1a 내지 도 1b는 종래기술에 따른 포토레지스트의 재작업 공정을 설명하기 위한 도면.

도 2는 포토레지스트의 찌꺼기가 비트라인 베리어 메탈층 사이에 개재되어 있는 것을 확인할 수 있는 전자현미경 사진.

도 3은 층간절연막이 BOE 용액으로 인해 일부 식각된 것을 볼 수 있는 전자현미경 사진.

도 4a 및 도 4b는 본 발명의 일실시에 따른 포토레지스트의 재작업 공정을 설명하기 위한 도면.

* 도면의 주요부분에 대한 부호의 설명 *

11 : 반도체 기판 17 : 게이트 패턴

18 : 제1 층간절연막 19 : 랜딩 플러그

20 : 제2 층간절연막 21 : 주변회로 지역에 형성된 비트라인 콘택홀

본 발명은 반도체 제조 기술에 관한 것으로 특히, 반도체 소자 제조 공정 중, 포트레지스터 패턴의 재작업(rework) 에 관한 것이다.

최근, 컴퓨터와 같은 정보 매체의 급속한 보급에 따라 반도체 소자도 비약적으로 발전하고 있다. 그 기능 면에 있어서, 반도체 소자는 고속으로 동작하는 동시에 대용량의 저장 능력을 가질 것이 요구된다. 이러한 요구에 부응하여, 반도체 소자는 집적도, 신뢰도 및 응답 속도 등을 향상시키는 방향으로 제조 기술이 발전되고 있다.

미세 회로를 제조하기 위해서는, 실리콘 기판의 작은 영역에 불순물을 정확하게 조절하여 주입하고, 이러한 영역들이 상호연결되어 소자 및 VLSI 회로를 형성하여야 하는데, 이들 영역을 한정하는 패턴은 포토리소그래피(photolithography) 공정에 의하여 형성된다. 즉, 웨이퍼 기판 상에 포토레지스트 필름을 도포하여, 자외선, 전자선 또는 X-선 등을 조사하여 선택적으로 노광시킨 다음 현상하게 된다. 여기서 남은 포토레지스트는 그 도포하고 있는 기판을 보호하게 되고, 포토레지스트가 제거된 부분은 패턴으로 이용하여 기판 표면 상에 각종 부가적 또는 추출적 공정을 행하게 된다.

포토레지스트 패턴을 형성할 때는 주로 기판을 회전시키면서 포토레지스트를 기판 상에 도포한다. 회전 도포에 의하여 상기 기판 에지와 이면(back side)에도 포토레지스트가 도포된다. 그러나 기판 에지와 이면에 도포된 포토레지스트는 에칭이나 이온 주입 공정과 같은 후속 공정에서 파티클 등을 유발하거나 패턴 불량을 유발하는 원인이 된다.

그리고, 포토리소그래피를 수행할 때 포토레지스트 패턴의 불량이 발생하기도 한다. 이러한 불량이 발생되면, 포토레지스트 패턴이 형성된 기판을 스트립핑하여 포토레지스트 패턴을 제거한 후, 기판을 재사용한다. 이러한 공정을 웨이퍼의 재작업(rework) 공정이라 한다.

도 1a 내지 도 1b는 종래기술에 따른 포토레지스트의 재작업 공정을 설명하기 위한 도면으로, 비트라인 콘택홀(또는 오픈부, 이하 콘택홀로 명시함.) 형성시를 예로 들어 설명한다.

셀(cell) 지역과 주변회로(periphery) 지역에 비트라인(bit line)과 접하는 콘택홀을 형성함에 있어서, 하부층과의 식각 선택비 및 식각 깊이의 차이에 의해 서로 다른 식각 장벽 - 일반적으로 포토레지스트 패턴을 사용 - 을 이용하여 형성한다.

즉, 셀 지역과 주변회로 지역의 비트라인 콘택홀을 서로 다른 포트레지스트 패턴을 사용하여 형성하는 것이다.

이때, 일반적으로 주변회로 지역의 비트라인 콘택홀을 먼저 형성한다.

이어서, 셀 지역에 비트라인 콘택홀을 형성하기 위해 포토레지스트 패턴을 형성한다.

그런데, 이와 같은 포토레지스트 패턴 형성시 장비와 공정 이슈(issue)에 의 해 패턴의 불량 및 얼라인 불량이 발생될 수 있다.

따라서, 재작업(포토레지스트 스트립(strip)→세정(cleaning))불량이 발생한 포토레지스트 패턴을 제거하고, 다시 포토레지스트 패턴을 형성하여야 한다.

그런데, 포토레지스트 스트립 공정에서 먼저 형성된 주변회로 지역의 비트라인 콘택홀 내부에 포토레지스트의 찌꺼기가 잔류 - 반도체 소자의 고집적화에 따라 콘택홀의 종횡비가 크게 되고 이에 따라 포토레지스트의 찌꺼기가 잔류하게 된다. - 하게 되고, 재차 포토레지스트 패턴 형성 공정(공정온도(140℃), 공정시간(60sec))을 진행하게 되면 잔류물이 경화된다.

이 경화된 잔류물은 자신이 포함하고 있는 카본(carbon) 성분 - 포토레지스트는 일반적으로 카본(C) 및 수소(H) 성분을 포함한다. - 이 비트라인 베리어 메탈(Bitline Barrier Metal, 비트라인 물질과 하부 도전체 물질(예를 들어 콘택 플러그)과 상호 확산되는 것을 방지하기 위한 보호막) 증착 공정에서, 불량을 발생시키는 요인이 된다.

즉, 비트라인 베리어 메탈을 형성하기 위한 소스 가스와 포토레지스트의 찌꺼기의 카본 성분이 반응하여 정상적인 비트라인 베리어 메탈이 증착이 안되고 들뜨거나, 공백이 형성되는 문제점이 발생되는 것이다. 또는, 비트라인 베리어 메탈 증착시 상기 잔류물이 비트라인 베리어 메탈을 뚫고(popping) 나와 비트라인과의 접촉면적을 감소시키는 원인이 된다. 도 2의 전자현미경 사진을 참조하면 포토레지스트의 찌꺼기가 비트라인 베리어 메탈층 사이에 개재되어 있는 것을 확인할 수 있다.

이러한 문제점을 해결하기 위하여 포토레지스트 리워크 작업시, 포토레지스트 스트립 후에 BOE 용액을 이용한 세정 공정을 적용하였으나, 이는 BOE 용액으로 인해 층간절연막 - 일반적으로 산화막을 사용 - 이 식각되는 문제점이 발생될 수 있다.

즉, 주변회로 지역에 형성된 비트라인 콘택홀의 형태가 변할 수 있는 것이다.

도 3의 전자현미경 사진을 참조하면, 층간절연막이 BOE 용액으로 인해 일부 식각된 것을 볼 수 있다. 즉, 비트라인 콘택홀의 내부 측벽에 BOE 용액이 영향을 주어 인접하는 비트라인 콘택홀 내부가 관통될 수 있음을 의미하는 것이다.

그리고, 이와 같은 문제점은 비트라인 콘택홀에서만 나타나는 것이 아니고, 종횡비가 높은 홀(=오픈부)에서 발생되는 문제점이다.

본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 포토레지스트 패턴을 효율적으로 스트립하는 반도체 소자의 제조 방법을 제공하는 것을 제1 목적으로 한다.

그리고, 카본 성분을 포함하는 포토레지스트 패턴을 O₂ 반응 가스에 N₂H₂ 포밍 가스가 첨가된 혼합가스로 스트립하는 반도체 소자의 제조 방법을 제공하는 것을 제2 목적으로 한다.

상기의 목적을 달성하기 위한 본 발명의 일측면에 따르면, 카본 성분을 포함하는 포토레지스트 패턴의 스트립 방법에 있어서, 상기 포토레지스트 패턴을 연화시키는 단계 및 상기 연화된 포토레지스트 패턴을 O₂ 반응 가스에 N₂H₂ 포밍 가스가 첨가된 혼합가스로 스트립하는 단계를 포함하는 반도체 소자의 제조 방법을 제공한다.

비트라인 콘택홀은 주변회로 지역에 먼저 형성한 후에 셀 지역에 형성한다.

이때, 반도체 소자의 집적도가 높아짐에 따라 홀(오픈부)을 형성하기 위한 포토레지스트 패턴의 오픈부 사이즈 - 이 오픈부에 의해 하부층이 식각 된다. - 가 점차 감소되고 있다.

이에 따라, 포토레지스트 패턴의 오픈부 사이즈를 크게 형성하고, 고온 공정에서 리플로우(re-flow) 공정을 통해 오픈부 사이즈를 감소시키는 기술이 개발되었다.

그러나, 이러한 리플로우 공정은 포토레지스트를 경화시켜, 종횡비가 큰 홀(오픈부)내에 잔류하는 포토레지스트를 완전히 제거하지 못하게 하는 요인이 된다.

이와 같은 문제점을 해결하기 위해 본 발명에서는 첫번째로 포토레지스트를 스트립하기 전에 포토레지스트를 연화시킨다.

이후, O₂ 가스에 N₂H₂ 가스를 첨가한 혼합가스를 이용하여 포토레지스트를 스트립한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.

도 4a 및 도 4b는 본 발명의 일실시에 따른 포토레지스트의 재작업 공정을 설명하기 위한 도면으로, 비트라인 콘택홀(또는 오픈부, 이하 콘택홀로 명시함.) 형성시를 예로 들어 설명한다.

도 4a에 도시된 바와 같이면, 기판(11)의 셀(cell) 지역과 주변회로(periphery) 지역에 복수의 게이트 패턴(17)을 제조한다.

게이트 패턴(17)은 기판(11) 상에 게이트 절연막(12)과 게이트 전도막(13)과 게이트 금속막(16) 및 게이트 하드마스크(15)을 순차적으로 증착한 후에 패터닝하고, 패턴의 양측벽에 스페이서(16)를 형성하여 제조한다.

그리고, 게이트 패턴(17)의 양측의 기판(11)에 불순물을 주입하여 소스/드레인 영역(미도시)을 형성하여 최종적으로 트랜지스터를 형성한다.

여기서, 셀 지역에 형성된 게이트 패턴(17)은 워드라인(word line)에 해당하고, 엔타입(N type) 불순물인 인(P)이 도핑된 소스/드레인 영역(미도시)을 포함한다. 즉, 엔모스 트랜지스터인 것이다. 그리고, 주변회로 지역의 게이트 패턴(17)은 엔모스 및 피모스 트랜지스터로 제조한다.

이어서, 게이트 패턴(17)을 완전히 덮는 제1 층간절연막(18)을 증착한 후, 셀 지역의 제1 층간절연막(18)을 선택적 식각하고, 식각된 영역에 플러그 물질을 매립하여 비트라인 및 하부전극과 연결되는 랜딩 플러그(19)를 형성한다.

이어서, 제2 층간절연막(20)을 증착한 후, 이를 선택적 식각하여 주변회로 지역에 비트라인 콘택홀(21)을 형성한다.

이때, 비트라인 콘택홀(21)은 반도체 소자의 집적도가 높아지므로 인해 높은 종횡비를 갖는다.

계속해서, 셀 지역에 비트라인 콘택홀을 형성하기 위한 포토레지스트 패턴(22)을 형성한다.

이때, 종래와 마찬가지로 포토레지스트 패턴 형성시 장비와 공정 이슈(issue)에 의해 패턴의 불량 및 얼라인 불량이 발생될 수 있다.

따라서, 포토레지스트 패턴(22)의 재작업이 필요하게 되는데, 본 발명에서는 포토레지스트 패턴(22)이 주변회로 지역의 비트라인 콘택홀(21)에 잔류하는 문제점을 해결하기 위해, 첫째로 포토레지스트 패턴(22)을 연화시킨다.

불량이 발생된 포토레지스트 패턴(22)의 연화는 습식 탈이온수(DI water)와 O₃의 혼합 용액 처리를 통해 이루어진다.

다음으로, 도 4b에 도시된 바와 같이, 연화된 포토레지스트 패턴(22)을 스트립(strip)한다.

스티립 공정은 O₂ 메인 가스(main gas)에 N₂H₂ 포밍 가스(forming gas)를 첨가시켜 진행한다.

따라서, 종횡비가 큰 주변회로 지역의 비트라인 콘택홀(21) 내부에 잔존할 수 있는 포토레지스트 패턴(22, 카본 성분 포함)을 제거할 수 있어서 비트라인 베리어 메탈 증착시 팝핑(popping) 현상을 막을 수 있다.

하기는 식각 가스인 O₂ 가스 및 N₂H₂ 가스와 포토레지스트 패턴(22) 성분(카본(C), 수소(H))과의 반응식을 나타낸 것이다.

1) C + O ⇒ CO

2) 2H + O ⇒ H2O

3) CxHy + N₂H₂ ⇒ CH₄ + H₂ + N₂ (_x, _y는 자연수)

이후, 세정 공정을 수행할 수도 있으며, 재차 포토레지스트 패턴을 형성하였을 경우 다시 불량이 발생하더라도 본 발명을 적용하게 되면 잔류물 없이 포토레지스트 패턴을 스티립할 수 있다. 즉, 반복적인 불량으로 이해 재작업을 수행하더라도 잔류물 없이 포토레지스트 패턴을 제거할 수 있는 것이다.

본 발명을 정리해보면, 잔류물 없이 불량이 발생된 포토레지스트 패턴을 제거하기 위해 이와 같은 문제점을 해결하기 위해 본 발명에서는 첫번째로 포토레지스트를 스트립하기 전에 포토레지스트를 연화시킨다.

이때, 연화 공정은 포토레지스트 패턴을 습식 탈이온수(DI water)와 O₃의 혼합 용액에 담궈 진행한다.

이후, O₂ 가스에 N₂H₂ 가스를 첨가한 혼합가스를 이용하여 포토레지스트를 스트립한다.

이때, 위 반응식에서 보면 알 수 있듯이, 종래에서 문제가 됐던 포토레지스 트 패턴의 카본 성분을 일산화탄소(CO)와 메탄(CH4)으로 기체화한다.

즉, 비트라인 콘택홀(21) 내부에 포토레지스트 패턴의 카본 성분이 잔류되는 문제점을 해결하는 것이다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

예를 들어, 본 발명의 일실시예를 포토레지스트 패턴의 일반적인 스트립 공정에 적용할 경우 보다 효과적이고, 효율적인 포토레지스트 스트립 공정이 될 것이다.

이상에서 살펴본 바와 같이, 본 발명은 O₂ 반응 가스에 N₂H₂ 포밍 가스가 첨가된 혼합가스로 포토레지스트 패턴을 효율적으로 스트립할 수 있다.

따라서, 포토레지스트 패턴의 찌꺼기로 인한 후속 층의 불량이 발생하지 않아, 반도체 소자의 안정성 및 신뢰성을 확보할 수 있다.

Claims (3)

1. 카본 성분을 포함하는 포토레지스트 패턴의 스트립 방법에 있어서,

   상기 포토레지스트 패턴을 연화시키는 단계; 및

   상기 연화된 포토레지스트 패턴을 O₂ 반응 가스에 N₂H₂ 포밍 가스가 첨가된 혼합가스로 스트립하는 단계

   를 포함하는 반도체 소자의 제조 방법.
2. 제1항에 있어서,

   상기 스트립하는 단계 이후에 세정하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
3. 제1항에 있어서,

   상기 포토레지스트 패턴을 연화시키는 단계는 습식 탈이온수와 O₃의 혼합 용액 처리로 진행하는 것을 특징으로 하는 반도체 소자의 제조 방법.

Images