KR20010035852A - 반도체소자 제조방법의 에싱방법 - Google Patents
반도체소자 제조방법의 에싱방법 Download PDFInfo
- Publication number
- KR20010035852A KR20010035852A KR1019990042616A KR19990042616A KR20010035852A KR 20010035852 A KR20010035852 A KR 20010035852A KR 1019990042616 A KR1019990042616 A KR 1019990042616A KR 19990042616 A KR19990042616 A KR 19990042616A KR 20010035852 A KR20010035852 A KR 20010035852A
- Authority
- KR
- South Korea
- Prior art keywords
- metal film
- mixed gas
- ashing
- film
- pattern
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 52
- 238000004380 ashing Methods 0.000 title claims abstract description 25
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 41
- 239000002184 metal Substances 0.000 claims abstract description 41
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 31
- 229920000642 polymer Polymers 0.000 claims abstract description 17
- 230000007797 corrosion Effects 0.000 claims abstract description 8
- 238000005260 corrosion Methods 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims description 14
- 238000010438 heat treatment Methods 0.000 abstract description 3
- 230000001737 promoting effect Effects 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 20
- 239000000460 chlorine Substances 0.000 description 6
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 4
- 229910052801 chlorine Inorganic materials 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 3
- 230000006641 stabilisation Effects 0.000 description 3
- 238000011105 stabilization Methods 0.000 description 3
- 229910001111 Fine metal Inorganic materials 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 239000006227 byproduct Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/42—Stripping or agents therefor
- G03F7/427—Stripping or agents therefor using plasma means only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
Abstract
목적 : H2N2및 O2플라즈마 가스를 이용하여 금속막 부식(Corrosion)을 방지함과 동시에 에싱비(Ashing Rate)를 증대시켜 공정시간을 단축시킴으로써 설비효율을 향상시킬 수 있는 반도체소자 제조방법의 에싱방법에 대해 개시한다.
구성 : 본 발명은, 웨이퍼 상에 형성된 금속막의 식각마스크로 작용하는 감광막 패턴을 제거하는 반도체소자 제조방법의 에싱방법에 적용되는데, 본 발명의 에싱방법은, 금속막을 식각한 결과물에 형성된 경화된 감광막 및 폴리머를 제거하기 위해 CF4및 O2를 함유하는 혼합가스에 노출시키는 제1 단계; 이 혼합가스에 노출된 결과물을 열처리하는 제2 단계; 금속막 부식을 방지하기 위해 열처리된 결과물을 H2N2및 O2의 혼합가스에 의해 형성된 플라즈마에 노출시키는 제3 단계; 및 감광막 패턴을 제거하는 제4 단계를 포함하여 이루어진다.
효과 : 에싱공정 시간을 단축시킴으로써 설비효율을 향상시킬 수 있고, 이로 인해, 반도체소자의 제조단가를 낮출 수 있다.
Description
본 발명은 반도체소자 제조방법에 관한 것으로, 특히 H2N2및 O2플라즈마 가스를 이용하여 금속막 부식을 방지함과 동시에 에싱비를 증대시켜 공정시간을 단축시킴으로써 설비효율을 향상시킬 수 있는 반도체소자 제조방법의 에싱방법에 관한 것이다.
통상적으로 웨이퍼는 사진, 확산, 식각, 증착 등의 공정이 반복 수행되어 반도체소자로 제작된다. 이러한 각 공정이 수행되는 반도체소자의 제조공정에 있어서, 상기 사진 및 식각공정에서 일반적으로 감광막(photo resist) 패턴을 형성시키고, 이를 마스크로하여 하층에 형성된 금속막 등을 식각하여 원하는 패턴을 형성시킨다.
이 때, 상기 패턴 형성과정에서 반응가스와 상기 감광막이 반응하여 생긴 폴리머가 패턴의 측벽 및 주변에 형성된다. 또한, 웨이퍼가 대구경화됨과 동시에 반도체소자가 고집적화되면서 미세패턴이 요구되고 있으며, 이에 따라, 선폭의 감소 및 단차의 증가로 인해 금속막 패턴 형성시에 금속막의 과도식각이 요구되고 있다. 이러한 과도식각은 금속막 패턴간의 단락을 방지할 수 있지만, 금속막 패턴의 측면 손상 및 감광막의 경화를 야기시킨다. 한편, 후속 공정을 진행하기 위해서는 상기 경화된 감광막 패턴과 식각 부산물로 생긴 폴리머는 제거되어야 하는데, 이들을 제거하기가 용이치 않다는 문제점이 있다. 이들의 제거에 따른 하층막의 손실 등을 최소화하면서 공정시간을 최소화할 수 있는 공정방법 등이 강구되어야 한다.
그러면, 종래기술에 의한 반도체소자 제조방법의 에싱방법에 대해 설명하기로 한다.
도 2는 종래의 반도체소자 제조방법의 에싱방법을 설명하기 위한 공정 흐름도이다. 도 2를 참조하면, 크게 금속막 패턴이 형성되기 전(前)과정(S10)과, 상기 금속막 패턴이 형성된 후(後)과정 즉, 감광막을 제거하는 에싱공정(S20)으로 나눌 수 있다.
먼저, 층간 절연막이 형성된 웨이퍼 상에 금속막을 증착한다(S11). 이어서, 상기 금속막 상에 감광막을 도포한 후(S12), 상기 금속막을 노출시키도록 상기 감광막을 패터닝하여 감광막 패턴을 형성한다(S13).
다음에, 상기 감광막 패턴을 식각마스크로 하여 상기 금속막을 이방성 식각함으로써 금속막 패턴을 형성한다(S14). 이 때, 상기 식각 과정에서 일반적으로 BCl3/Cl2/CHF3의 가스를 이용하여 식각함에 따라, 상기한 가스와 상기 감광막 패턴이 반응하여 염소(chlorine; Cl)계 폴리머가 형성됨과 동시에 상기 감광막 패턴은 경화되는 현상이 발생한다.
물론, 상술한 바와 같이 반도체 장치의 고집적화에 부응하기 위하여 상기 금속막을 과도 식각할 경우에는 이러한 현상이 더욱 심화된다. 상기 폴리머는 상기 금속막 패턴의 측벽 보호막 역할을 하기 때문에 미세 금속막 패턴의 형성에는 바람직하다. 그러나, 후속 공정을 진행하기 위하여, 상기 폴리머와 경화된 감광막을 제거하여야 한다.
상기 경화된 감광막 및 폴리머를 제거하는 에싱공정(S20)을 구체적으로 살펴보면 다음과 같다.
먼저, 상기 감광막 패턴을 연화시키고 상기 폴리머를 제거하기 위하여 상기 금속막 패턴이 형성된 결과물을 O2: CF4= 10 : 1의 혼합비 및 400mTorr ∼ 800mTorr의 압력을 갖는 혼합가스 분위기에 10초 ∼ 20초 동안 노출시키는 초기화 단계를 진행한다(S21).
이어서, 보다 효과적으로 감광막을 제거하기 위하여 1000mTorr ∼ 1500mTorr의 압력을 갖는 O2가스 분위기에서 상기 초기화 단계가 진행된 결과물을 열처리한다(S22).
다음에, 금속막의 부식을 방지하기 위하여 상기 열처리된 결과물을 CF4: H2O = 1 : 1 의 혼합비로 혼합된 가스에 의해 형성된 400mTorr ∼ 600mTorr의 압력을 갖는 플라즈마에 20초 ∼ 30초 동안 노출시키는 수증기 플라즈마 단계를 진행한다(S23).
이후에 O2및 N2의 혼합가스 분위기에서 상기 감광막을 제거한다(S24).
이 때, 상기 단계 S23에서, 상기한 바와 같이 폴리머층은 염소 성분이 함유되어 있고, 이 염소 성분이 대기중의 물성분과 반응하여 금속막 패턴을 부식시킬 수 있으므로, 이를 방지하기 위해, 상기 금속막 패턴이 형성된 웨이퍼를 H2O 플라즈마로 처리하는 과정을 거치는 것이다. 이 단계는 아래와 같은 [화학식 1]에 의해 염소 성분이 제거됨을 알 수 있다.
그러나, 상기 단계 S23에서, 수증기를 사용하는 종래의 기술에서는 설비의 구조적인 문제로 인해 열처리 후에 H2O 플라즈마 처리가 바로 이루어지지 못하고 반드시 안정화단계를 거쳐야만 했다.
또한, H2O를 공급하기 위해 배관을 따로 구비하고, 상기 배관에 히팅라인을 구비하여 세심한 온도관리를 수행하여야만 했다.
그리고, 식각공정에서 감광막 및 폴리머가 심하게 경화되었을 경우에 굉장히 긴 에싱공정 시간이 필요하게 되어 반도체소자의 제조단가를 상승시키는 요인이 되었다. 뿐만 아니라, 상기한 안정화단계와 배관의 온도관리 및 긴 에싱공정 시간 등으로 인해 설비효율이 저하되는 문제점이 있었다.
따라서, 본 발명의 목적은 H2N2및 O2플라즈마 가스를 이용하여 금속막 부식을 방지함과 동시에 에싱비를 증대시켜 공정시간을 단축시킴으로써 설비효율을 향상시킬 수 있는 반도체소자 제조방법의 에싱방법을 제공하는데 있다.
도 1은 본 발명에 따른 반도체소자 제조방법의 에싱방법을 설명하기 위한 공정 흐름도,
도 2는 종래의 반도체소자 제조방법의 에싱방법을 설명하기 위한 공정 흐름도이다.
상기한 목적을 달성하기 위해 본 발명은, 웨이퍼 상에 형성된 금속막의 식각마스크로 작용하는 감광막 패턴을 제거하는 반도체소자 제조방법의 에싱방법에 적용되는데, 상기 에싱방법은, 상기 금속막을 식각한 결과물에 형성된 경화된 감광막 및 폴리머를 제거하기 위해 CF4및 O2를 함유하는 혼합가스에 노출시키는 제1 단계; 상기 혼합가스에 노출된 결과물을 열처리하는 제2 단계; 상기 금속막 부식을 방지하기 위해 상기 열처리된 결과물을 H2N2및 O2의 혼합가스에 의해 형성된 플라즈마에 노출시키는 제3 단계; 및 상기 감광막 패턴을 제거하는 제4 단계를 포함하여 이루어진 것을 특징으로 한다.
이 때, 상기 제3 단계의 혼합가스가 H2N2: O2= 1 : 1 내지 2 : 1의 혼합비를 갖는 것이 바람직하다.
또한, 상기 제4 단계가 O2및 N2의 혼합가스 분위기에서 행해지는 것이 더욱 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 설명한다.
도 1은 본 발명에 따른 반도체소자 제조방법의 에싱방법을 설명하기 위한 공정 흐름도이다. 도 1을 참조하면, 종래와 같이 크게 금속막 패턴이 형성되기 전과정(S100)과, 상기 금속막 패턴이 형성된 후과정 즉, 감광막을 제거하는 에싱공정(S200)으로 나눌 수 있다.
먼저, 층간 절연막이 형성된 웨이퍼 상에 금속막을 증착한다(S110). 여기서, 상기 금속막은 알루미늄막, 텅스텐막, 텅스텐막/티타늄 질화막, 또는 알루미늄막/티타늄 질화막 중에서 어느 것을 선택하더라도 무방하다.
다음에, 상기 금속막 상에 감광막을 도포한 후(S120), 상기 금속막이 노출되도록 상기 감광막을 패터닝하여 감광막 패턴을 형성한다(S130).
이어서, 상기 층간 절연막이 노출되도록 상기 감광막 패턴을 식각마스크로 하여 상기 금속막을 이방성 식각함으로써 금속막 패턴을 형성한다(S140). 이 때, 상기 식각 과정에 사용된 가스와 상기 감광막 패턴이 반응하여 폴리머가 형성되고, 상기 감광막 패턴이 경화되는 현상이 발생한다.
물론, 상술한 바와 같이 반도체 장치의 고집적화에 부응하기 위하여 상기 금속막을 과도 식각할 경우에는 이러한 현상이 더욱 심화된다. 상기 폴리머는 상기 금속막 패턴의 측벽 보호막 역할을 하기 때문에 미세 금속 패턴의 형성에는 바람직하다. 그러나, 후속 공정을 진행하기 위하여, 상기 폴리머와 경화된 감광막은 제거되어야 한다.
따라서, 상기 감광막 및 폴리머를 제거하기 위한 본 발명의 에싱공정은, 먼저, 상기 감광막 패턴을 연화시키고 상기 폴리머를 제거하기 위하여 상기 금속막 패턴이 형성된 결과물을 O2: CF4= 10 : 1의 혼합비 및 400mTorr ∼ 800mTorr의 압력을 갖는 혼합가스 분위기에 10초 ∼ 20초 동안 노출시키는 초기화 단계를 진행한다(S210).
이어서, 보다 효과적으로 감광막을 제거하기 위하여 1000mTorr ∼ 1500mTorr의 압력을 갖는 O2가스 분위기에서 상기 초기화 단계가 진행된 결과물을 열처리한다(S220).
다음에, 본 발명의 특징부로서, 금속막이 부식되는 것을 방지하기 위하여 상기 열처리된 결과물을 H2N2: O2= 2 : 1의 혼합비로 혼합된 가스에 의해 형성된 400mTorr ∼ 600mTorr의 압력을 갖는 플라즈마에 20초 ∼ 30초 동안 노출시키는 H2N2플라즈마 처리단계를 진행한다(S230). 상기 H2N2와 O2의 혼합비는 자유롭게 변경시킬 수 있다.
이후에, O2및 N2의 혼합가스 분위기에서 상기 감광막을 제거한다(S240). 이어서, 상기 감광막을 제거한 후의 잔류물이 다시 재증착(re-deposition)되는 것을 방지하기 위하여 상기 감광막을 제거하는 단계(S240)가 진행된 챔버를 감압하여 상기 감광막 제거 후의 잔류물을 챔버 밖으로 배출시킨다.
이상, 단계 S230에서, 종래의 수증기(H2O)를 사용하지 않고 H2N2플라즈마 가스를 사용하므로 공정사이의 안정화단계가 불필요함을 알 수 있다. 또한, 공정조건이 단순화되고 에싱비가 향상됨으로써 공정시간이 단축되어 효율적인 설비관리가 가능함을 알 수 있다.
상술한 바와 같이, 본 발명에 따른 에싱방법은, H2N2플라즈마 가스를 이용하여 에싱공정 시간을 단축시킴으로써 설비효율을 향상시킬 수 있고, 이로 인해, 반도체소자의 제조단가를 낮출 수 있다.
본 발명은 상술한 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당분야에서 통상의 지식을 가진 자에 의하여 많은 변형이 가능함은 명백하다.
Claims (3)
- 웨이퍼 상에 형성된 금속막의 식각마스크로 작용하는 감광막 패턴을 제거하는 반도체소자 제조방법의 에싱방법에 있어서,상기 금속막을 식각한 결과물에 형성된 경화된 감광막 및 폴리머를 제거하기 위해 CF4및 O2를 함유하는 혼합가스에 노출시키는 제1 단계;상기 혼합가스에 노출된 결과물을 열처리하는 제2 단계;상기 금속막 부식을 방지하기 위해 상기 열처리된 결과물을 H2N2및 O2의 혼합가스에 의해 형성된 플라즈마에 노출시키는 제3 단계; 및상기 감광막 패턴을 제거하는 제4 단계를 포함하여 이루어진 것을 특징으로 하는 반도체소자 제조방법의 에싱방법.
- 제 1 항에 있어서, 상기 제3 단계의 혼합가스가 H2N2: O2= 1 : 1 내지 2 : 1의 혼합비를 갖는 것을 특징으로 하는 반도체소자 제조방법의 에싱방법.
- 제 1 항에 있어서, 상기 제4 단계가 O2및 N2의 혼합가스 분위기에서 행해지는 것을 특징으로 하는 반도체소자 제조방법의 에싱방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990042616A KR20010035852A (ko) | 1999-10-04 | 1999-10-04 | 반도체소자 제조방법의 에싱방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990042616A KR20010035852A (ko) | 1999-10-04 | 1999-10-04 | 반도체소자 제조방법의 에싱방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010035852A true KR20010035852A (ko) | 2001-05-07 |
Family
ID=19613861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990042616A KR20010035852A (ko) | 1999-10-04 | 1999-10-04 | 반도체소자 제조방법의 에싱방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20010035852A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080029642A (ko) * | 2006-09-29 | 2008-04-03 | 주식회사 하이닉스반도체 | 반도체 소자 제조 방법 |
| US7468319B2 (en) | 2004-07-20 | 2008-12-23 | Dongbu Electronics Co., Ltd. | Method for preventing a metal corrosion in a semiconductor device |
| CN108205244A (zh) * | 2016-12-20 | 2018-06-26 | 中芯国际集成电路制造(上海)有限公司 | 机台的调试方法和机台 |
-
1999
- 1999-10-04 KR KR1019990042616A patent/KR20010035852A/ko not_active Application Discontinuation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7468319B2 (en) | 2004-07-20 | 2008-12-23 | Dongbu Electronics Co., Ltd. | Method for preventing a metal corrosion in a semiconductor device |
| KR20080029642A (ko) * | 2006-09-29 | 2008-04-03 | 주식회사 하이닉스반도체 | 반도체 소자 제조 방법 |
| CN108205244A (zh) * | 2016-12-20 | 2018-06-26 | 中芯国际集成电路制造(上海)有限公司 | 机台的调试方法和机台 |
| CN108205244B (zh) * | 2016-12-20 | 2021-07-13 | 中芯国际集成电路制造(上海)有限公司 | 机台的调试方法和机台 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6177353B1 (en) | Metallization etching techniques for reducing post-etch corrosion of metal lines | |
| USRE36006E (en) | Metal selective polymer removal | |
| US6461974B1 (en) | High temperature tungsten etching process | |
| US6716570B2 (en) | Low temperature resist trimming process | |
| JP2013030778A (ja) | 二層レジストプラズマエッチングの方法 | |
| KR20030086998A (ko) | 유기질 저유전율 물질 에칭을 위한 독자적 방법 | |
| EP1053566B1 (en) | Method and composition for dry photoresist stripping in semiconductor fabrication | |
| US5342481A (en) | Dry etching method | |
| US6605230B1 (en) | Solutions and processes for removal of sidewall residue after dry etching | |
| JP2000091318A (ja) | 半導体装置の製造方法 | |
| KR20030052162A (ko) | 반도체 소자의 금속 배선 후처리 방법 | |
| EP0820093A1 (en) | Etching organic antireflective coating from a substrate | |
| US5332653A (en) | Process for forming a conductive region without photoresist-related reflective notching damage | |
| US5925501A (en) | Dark CF4 flash | |
| US5968711A (en) | Method of dry etching A1Cu using SiN hard mask | |
| US6921493B2 (en) | Method of processing substrates | |
| KR20010035852A (ko) | 반도체소자 제조방법의 에싱방법 | |
| JP2002139849A (ja) | 半導体および超伝導体フィルムのエッチングにおけるフォトレジストをプラズマ硬化する方法 | |
| JP2007505366A (ja) | リソグラフィマスク上にエッチングされている特徴部の寸法の維持 | |
| US6294314B2 (en) | Method of fabricating an opening with deep ultra-violet photoresist | |
| JP3685832B2 (ja) | 半導体装置の製造方法 | |
| US20040018742A1 (en) | Forming bilayer resist patterns | |
| KR100271915B1 (ko) | 포토레지스트 제거 방법 | |
| KR19980057105A (ko) | 반도체 장치의 콘택홀 형성방법 | |
| KR100528266B1 (ko) | 건식에칭후측벽잔류물제거용용액및제거방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |