KR20080022059A - 전자 부품 실장용 필름 캐리어 테이프 및 그 제조 방법 - Google Patents

전자 부품 실장용 필름 캐리어 테이프 및 그 제조 방법 Download PDF

Info

Publication number
KR20080022059A
KR20080022059A KR1020070089624A KR20070089624A KR20080022059A KR 20080022059 A KR20080022059 A KR 20080022059A KR 1020070089624 A KR1020070089624 A KR 1020070089624A KR 20070089624 A KR20070089624 A KR 20070089624A KR 20080022059 A KR20080022059 A KR 20080022059A
Authority
KR
South Korea
Prior art keywords
copper foil
carrier tape
film carrier
wiring
laminated board
Prior art date
Application number
KR1020070089624A
Other languages
English (en)
Inventor
히로아키 쿠리하라
나오야 야스이
Original Assignee
미쓰이 긴조꾸 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰이 긴조꾸 고교 가부시키가이샤 filed Critical 미쓰이 긴조꾸 고교 가부시키가이샤
Publication of KR20080022059A publication Critical patent/KR20080022059A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/383—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by microetching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0353—Making conductive layer thin, e.g. by etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24355—Continuous and nonuniform or irregular surface on layer or component [e.g., roofing, etc.]

Abstract

본 발명은, 배선 피치 35㎛ 이하의 배선을 갖는 전자 부품 실장용 필름 캐리어 테이프 및 그 제조 방법을 제공하는 것을 목적으로 하는 것으로서, 상기 과제를 해결하기 위해, 접착면측 표면 조도(Rzjis)가 2.5㎛ 이하인 도체박과 베이스 필름을 접합시킨 구성이며, 당해 도체박의 레지스트면측의 표면 조도(Rzjis)가 1.0㎛ 이하인 플렉서블 도체박 적층판을 배선 형성용 재료로서 이용하여 전자 부품 실장용 필름 캐리어 테이프를 제작한다. 이 플렉서블 도체박 적층판에는, 접착면측 표면 조도(Rzjis)가 2.5㎛ 이하이고 석출면측 표면 조도(Rzjis)가 1.5㎛ 이하인 광택면 처리 전해 동박을 이용한 플렉서블 동박 적층판의 동박층을 필요에 따라 본래 두께의 1/2 이상을 남기고 하프 에칭 가공하여 이용할 수도 있다.

Description

전자 부품 실장용 필름 캐리어 테이프 및 그 제조 방법{FILM CARRIER TAPE FOR MOUNTING ELECTRONIC COMPONENTS AND METHOD OF MANUFACTURING THE FILM CARRIER TAPE}
본 발명은, 35㎛ 피치 이하의 배선을 갖는 전자 부품 실장용 필름 캐리어 테이프 및 그 전자 부품 실장용 필름 캐리어 테이프의 안정적인 제조 방법에 관한 것이다.
종래부터, 플렉서블 동박 적층판(Flexible Copper Clad Laminate: 이하, "FCCL"이라고 칭하는 경우가 있음)은 높은 굴곡성을 이용하여, 전자 기기의 소형화 및 다기능화 요구에 부응하여 협소 부분에 효율적으로 배선판을 배치할 목적으로 다용되어 왔는데, 전자 부품 실장용 필름 캐리어 테이프(이하, 단순히 필름 캐리어 테이프라고 하는 경우가 있음)도 굴곡성과 동시에 지니고 있는 표면의 평활성을 살린 용도의 일례이다. 그리고, 전자 부품 실장용 필름 캐리어 테이프는, 프린트 배선판이 다용되는 전자 및 전기 기기에 소형화, 경량화 등의 소위 경박단소(輕薄短小)화가 요구되고 있는 가운데, IC 칩이나 LSI 칩을 직접 탑재할 수 있는 것으로서 개발되고 있으며, CSP의 제조나 액정 드라이버 소자의 탑재용 등으로 널리 채용되 고 있다.
그리고, 실장되는 소자측의 접속용 패드도 고집적화 기술에 의해 미소화가 진행되고 있으며, 이들 소자와 직접 접속되는 부분인 필름 캐리어 테이프의 내부 리드 부분을 가능한 한 미세 피치로 할 것이 요구되고 있다. 그 때문에 필름 캐리어 테이프의 제조자는 보다 얇은 동박을 채용하고, 패턴 에칭에 의해 배선을 형성할 때의 오버 에칭의 설정 시간을 단축하여, 형성하는 배선의 에칭 팩터를 향상시킴으로써 대응해 왔다. 그리고, 접속 신뢰성을 확보하기 위해 미세 패턴의 형성과 동시에 실장 부품의 패드 사이즈에 알맞는 가급적 큰 리드의 설치가 요구되고 있다. 즉, 이상적인 배선 형상으로 어떻게 만들지가 큰 과제가 되고 있다.
그 때문에, 이들 전자 부품 실장용 필름 캐리어 테이프로서 다용되고 있는 테이프 오토메이티드 본딩(TAB) 기판 중에서 칩 온 필름(COF) 기판에는, 통상적인 리지드 프린트 배선판 이상의 저프로파일 동박이 채용되고 있고, 도체 두께도 얇아지고 있다. 한편, 저프로파일이란, 동박의 베이스 필름과의 접합 계면에서의 요철(프로파일)이 낮다는 의미이며, 프린트 배선판용 동박의 표준 규격인 JIS C 6515에서는 촉침식 조도(粗度)계에 의해 측정하여 얻어진 표면 조도(Rzjis)의 수치를 지표로서 이용하고 있다.
그 결과, 이와 같은 고도화된 요구에 대응하기 위해, 특허 문헌 1, 특허 문헌 2, 및 특허 문헌 3에 개시되어 있는 방법이 제안되어, 그때그때의 목적에 알맞게 최적인 방법이 선택 사용되어 왔다. 즉, 황산 산성 동도금액의 전기 분해에 의 한 제조 방법으로부터 얻어진 전해 동박의 저프로파일면인 광택면측을 베이스 필름에 접착시키는 방법, 도체층 두께를 필요 최소한으로 하기 위해 불필요한 두께 부분을 미리 에칭 제거해 두는 방법, 그리고 극박 도체막을 형성한 다음 필요 도체 부분에 도전성 금속을 패턴 도금한 후에 불필요한 도체 부분을 단시간에 용해 제거하는 패턴 도금/플래시 에칭법 등이다.
특허 문헌 1에 개시된 방법에서는, 0.2 내지 1.0㎛의 금속 입자로 조화(粗化) 처리를 실시한 광택면 처리 전해 동박의 조화 처리면을 접착면(본건 출원에서는 도체박이나 배선 패턴과 베이스 필름과의 접합면을 "접착면"이라고 칭하고 있다)으로 하여 베이스 필름과 접합시켜 플렉서블 동박 적층판으로 한다. 여기에서 말하는 광택면 처리 전해 동박이란, 프린트 배선판용 동박의 규격인 IPC4562에 규정되어 있는 RTF(Reverse Treated Foil)를 말하며, 광택면측에 조화 처리를 실시한 것이다. 그 후 광택면의 반대측이 되는 노출되어 있는 석출면측을 하프 에칭함으로써 레지스트면(본건 출원에서는 배선 패턴을 형성하기 위해 에칭 레지스트 등의 레지스트 피막이 형성되는 측인 도체박이나 배선 패턴의 도체 금속 표면이 노출된 면을 "레지스트면"이라고 칭하고 있다)의 표면 조도(Rzjis)를 3.0㎛ 미만으로 한다. 이 실시예에 의하면, 하프 에칭의 대상이 되는 전해 동박의 석출면 표면 조도 Rzjis가 3㎛ 내지 12㎛로 크기 때문에, 도체층의 평활화를 달성하고자 하면 하프 에칭량이 많아져 두께의 편차가 커져, 표면의 평활화와 두께의 균일화의 양립에는 한계가 있다. 그 결과, 평활화된 면이라도 소재인 전해 동박 석출면측의 요철의 영향이 Rzjis로 3㎛ 미만이긴 하지만 남게 된다. 그 때문에, 패턴 에칭 레지스트막을 형성할 때에는 레지스트막 끝면 형상의 패턴 마스크에 대한 추종성에 불만이 남는 결과가 되어, 50 미크론 피치의 배선 제작이 실질적인 한계로 되어 있었다. 또한, 동박 두께의 편차는 오버 에칭에 기인하여 발생하는 언더컷량의 차이가 되어, 배선폭의 편차에 큰 영향을 미친다.
특허 문헌 2에 개시된 방법에서는, 12㎛의 광택면 처리 전해 동박을 접합시킨 플렉서블 동박 적층판을 출발점으로 하여 하프 에칭을 실시한 다음 배선을 제작한다. 기재된 실시예에 의하면 5㎛까지 하프 에칭한 플렉서블 동박 적층판을 이용하여 30 미크론 피치의 배선을 제작하고 있다. 그런데, 배선 피치라고 하는 개념은 배선폭과 배선간 스페이스를 합산한 폭을 나타내는 것으로서, 한 피치 내에 있는 배선의 폭과, 배선의 사이인 스페이스폭, 배선폭/스페이스폭(이하, L/S라고 함)이 반드시 동일하게 설계되고 있는 것은 아니다. 구체적으로는, 당초 40 미크론 피치의 프린트 배선판을 설계하는데 있어서는, 위스커(whisker)의 발생이나 마이그레이션에 의한 쇼트 사고를 방지하는 등의 목적으로 배선간 스페이스를 확보하기 위해 배선폭보다 스페이스폭을 넓게 하는 방식이 적용되고 있었다. 예를 들면, 40 미크론 피치에서는 L/S=15㎛/25㎛로 하는 등이다.
즉, 현재의 기술 실태에 있어서는, 배선폭의 편차가 있기 때문에 더욱 미세 피치화된 배선에서는 배선간 스페이스에서 배선 사이로 돌출되거나 부분적으로 잔존하는 도전체를 제외한 절연체 부분의 합산폭을 설계치의 2/3 이상(일반적인 배선 규격에서의 요구 사항)으로 하는 것이 곤란하게 되었다. 그러나, 이와 같은 설계 방식에서는 목표로 하는 미세 피치가 달성되었다고 하여도 배선폭이 가늘어져 버린다. 그러면, 탑재하는 실장 부품과의 위치 정합이 곤란하게 될 뿐만 아니라 접속 부분의 면적이 작아짐으로써 낙하 충격 테스트에서 탑재 부품의 탈락이 일어나는 등 접속 신뢰성에 문제가 있다.
그리고, 특허 문헌 3은, 베이스가 되는 플렉서블 동박 적층판에 동박 두께 10㎛ 내지 15㎛의 것을 이용하고, 하프 에칭에 의해 동박층 두께를 1.5㎛ 내지 4.0㎛로 한 다음 도금 레지스트를 형성하여 소정 두께까지 동패턴을 도금하고, 레지스트를 제거하고 얇은 도체 부분을 플래시 에칭에 의해 제거하는 기술을 개시하고 있다. 이 방법에서는 특허 문헌 1과 관련하여 기술한 바와 같이 1/4 이하까지 얇게 한 경우의 도체 두께의 면내 편차의 관리가 곤란하고, 따라서 에칭 후 두께의 최소치를 도체층에 핀홀이 발생하지 않는 1.5㎛로 설정하고 있다. 그리고, 이 도체층 두께의 면내 편차와, 후공정에서의 패턴 도금의 두께 편차가 서로 작용하여 플래시 에칭후에 얻어지는 배선폭(및 두께)의 편차를 좌우한다는 문제를 안게 된다. 따라서, 높은 가공 기술 레벨이 요구되는 관리 항목이 많기 때문에 안정된 미세 피치 배선의 형성이 곤란함과 동시에, 예를 들면 고속 신호 처리를 실시하는 배선에서 요구되는 임피던스 등 전기 특성의 달성도 곤란한 프린트 배선판의 제조 방법이라고 할 수 있다.
이상으로부터 분명한 바와 같이, 종래 기술에서는 배선판에 형성된 패드 또는 리드 부분이 탑재되는 부품의 실장에 최적인 형상으로 되어 있어 배선 부분이 35 미크론 피치 이하의 전자 부품 실장용 필름 캐리어 테이프와 당해 전자 부품 실장용 필름 캐리어 테이프를 안정적으로 생산하기 위한 생산 기술이 확립되어 있다고는 말하기 어렵다.
[특허 문헌 1] 일본 특허공개 평05-82590호 공보
[특허 문헌 2] 일본 특허공개 2002-198399호 공보
[특허 문헌 3] 일본 특허공개 2005-64074호 공보
본 발명은, 전술한 바와 같은 종래 기술의 문제점을 감안하여, 미세 피치 배선을 갖는 배선판에 탑재되는 기능 부품측으로부터의 요구인 패드 및/또는 리드 부분의 형상을 배선판의 신뢰성을 유지하면서 기대하는 대로 만들 수 있는 전자 부품 실장용 필름 캐리어 테이프를 제공하는 것을 과제로 한다.
본 발명자들은, 상기 과제를 해결하기 위해 예의 연구한 결과, 도체박의 접착면측의 표면 조도(Rzjis)가 2.5㎛ 이하이고, 레지스트면측의 표면 조도(Rzjis)가 1.0㎛ 이하인 도체박과 베이스 필름으로 구성되어 있는 플렉서블 도체박 적층판을 배선 형성용 재료로서 이용하여 전자 부품 실장용 필름 캐리어 테이프를 제작함으로써, 종래는 곤란하다고 여겨졌던 35 미크론 피치를 밑도는 미세 피치 배선을 갖는 전자 부품 실장용 필름 캐리어 테이프를 안정적으로 생산할 수 있는 방법을 발명하기에 이르렀다.
상기 과제를 해결하기 위한 수단에 대해 이하에 기술한다.
본 발명의 전자 부품 실장용 필름 캐리어 테이프는, 도체박과 베이스 필름으로 구성되어 있는 플렉서블 도체박 적층판을 이용하여 얻어진 전자 부품 실장용 필름 캐리어 테이프로서, 당해 도체박의 베이스 필름과의 접착면측의 표면 조도(Rzjis)가 2.5㎛ 이하이고, 레지스트면측의 표면 조도(Rzjis)가 1.0 ㎛ 이하인 것을 특징으로 하고 있다.
본 발명자들은, 상기 과제를 해결하기 위해 예의 연구한 결과, 도체박의 접착면측의 표면 조도(Rzjis)가 2.5㎛ 이하이고, 레지스트면측의 표면 조도(Rzjis)가 1.0㎛ 이하인 도체박과 베이스 필름으로 구성되어 있는 플렉서블 도체박 적층판을 배선 형성용 재료로서 이용하여 전자 부품 실장용 필름 캐리어 테이프를 제작함으로써, 종래는 곤란하다고 여겨졌던 35 미크론 피치를 밑도는 미세 피치 배선을 갖는 전자 부품 실장용 필름 캐리어 테이프를 안정적으로 생산할 수 있는 방법을 발명하기에 이르렀다.
그리고, 상기 도체박의 레지스트면측의 광택도[Gs(60°)]는 400 이상인 것이 바람직하다.
상기 플렉서블 도체박 적층판은 표면 처리 전해 동박과 베이스 필름으로 구성된 플렉서블 동박 적층판인 것도 바람직하다.
또한, 상기 플렉서블 도체박 적층판은 구성재인 표면 처리 전해 동박층을 에칭하여 동박층 표면을 평활화한 플렉서블 동박 적층판인 것이 더욱 바람직하다.
그리고, 상기 플렉서블 도체박 적층판은 구성재인 표면 처리 전해 동박층을 에칭하여 동박층 표면을 평활화한 플렉서블 동박 적층판(이하, 가공 후의 FCCL을 "FCCL-HE"라고 함)이며, 당해 FCCL-HE의 제조에 이용하는 플렉서블 동박 적층판 출발재(이하, 가공 전의 FCCL을 "FCCL-BM"이라고 함)를 구성하는 표면 처리 전해 동박층의 레지스트면의 표면 조도(Rzjis)는 1.5㎛ 이하인 것이 바람직하다.
그리고, 상기 플렉서블 도체박 적층판은 표면 처리 전해 동박층을 에칭하여 동박층 표면을 평활화한 FCCL-HE이며, 당해 FCCL-HE는 FCCL-BM을 구성하는 두께 9㎛ 내지 23㎛의 표면 처리 전해 동박의 두께를 에칭에 의해 본래 두께의 1/2 이상으로 조정한 것이 더욱 바람직하다.
또한, 상기 플렉서블 동박 적층판을 구성하는 표면 처리 전해 동박은 광택면 처리 전해 동박인 것이 더욱 바람직하다.
상기 전자 부품 실장용 필름 캐리어 테이프는 연속한 직선 배선 부분의 최대폭과 최소폭의 차이가 3.0㎛ 이하인 것이 바람직하다.
상기 전자 부품 실장용 필름 캐리어 테이프는 배선 피치가 20㎛ 내지 35㎛인 배선판에서, 이하의 수학식 1을 이용하여 계산되는 스페이스 마진이 82% 이상인 것도 바람직하다.
Figure 112007064387515-PAT00001
본 발명의 전자 부품 실장용 필름 캐리어 테이프의 제조 방법은 전술한 바와 같은 전자 부품 실장용 필름 캐리어 테이프의 제조 방법으로서,
이하에 기술하는 공정 a 및 공정 b에 의해 얻어진 플렉서블 동박 적층판을 상기 플렉서블 도체박 적층판으로서 이용한 것을 특징으로 하고 있다.
공정 a: 베이스 필름과의 접착면측의 표면 조도(Rzjis)가 2.5㎛ 이하이고 레 지스트면측의 표면 조도(Rzjis)가 1.5㎛ 이하인 광택면 처리 전해 동박을 베이스 필름과 접합하여 플렉서블 동박 적층판 출발재를 얻는 공정.
공정 b: 상기 플렉서블 동박 적층판 출발재를 구성하는 광택면 처리 전해 동박층을 필요에 따라 에칭하여 본래 두께의 1/2 이상의 두께를 남기고, 또한 레지스트면측의 표면 조도(Rzjis)를 1.0㎛ 이하로 하는 공정.
본 발명에 의하면 상기 접착면측 표면 조도(Rzjis)가 2.5㎛ 이하이고, 레지스트면측 표면 조도(Rzjis)가 1.0㎛ 이하인 도체박과 베이스 필름으로 구성된 플렉서블 도체박 적층판을 배선 형성용 재료로서 이용하여 전자 부품 실장용 필름 캐리어 테이프를 제작함으로써, 종래 기술에서는 곤란하다고 여겨진 35 미크론 피치 이하의 미세 피치 배선을 종래의 가공 프로세스의 대폭적인 변경을 필요로 하지 않고 종래와 동등한 코스트로 형성할 수 있다.
또한, 이와 같은 미세 피치 배선의 경우에도, 필름 캐리어의 열팽창, 열수축에 의한 미소한 반복 응력이나 필름 캐리어와 전자 부품과의 본딩시의 큰 응력이 가해졌을 때에 발생된다고 생각되는, 배선 끝면의 요철에 기인한 배선의 크랙을 억제할 수 있다.
본 발명은, 도체박과 베이스 필름으로 구성되어 있는 플렉서블 도체박 적층판을 이용하여 얻어진 전자 부품 실장용 필름 캐리어 테이프로서, 당해 도체박의 베이스 필름과의 접착면측의 표면 조도(Rzjis)가 2.5㎛ 이하이고, 레지스트면측의 표면 조도(Rzjis)가 1.0㎛ 이하인 것을 특징으로 하는 전자 부품 실장용 필름 캐리어 테이프를 제공한다.
우선, 상기 도체박의 접착면의 표면 조도(Rzjis)는 2.5㎛ 이하이다. 당해 접착면에는 도체박과 베이스 필름의 접착력을 안정화시키기 위해 일반적으로는 조화 처리가 실시되고 있다. 그리고, 이 조화 처리를 실시하는 경우에는 금속 입자를 형성하는 방법, 에칭에 의해 표면을 포러스(porous) 상태로 하는 방법 중 어느 하나 이상을 이용할 수 있다. 금속 입자의 형성을 선택한 경우의 금속 입자는 절연 수지인 접착제 또는 베이스 필름 내에 매립되어 있는 것으로서, 배선간의 절연 신뢰성을 생각하면 이 부분까지 포함한 스페이스폭의 확보를 생각할 필요가 있다. 이 금속 입자의 직경이 약 1.0㎛라고 하고 해결 과제로서의 스페이스폭이 배선 부분의 직선성으로부터 받는 영향을 추산해 보았다. 그 결과, 스페이스폭 15㎛에 있어서는 인접하는 각각의 배선폭에 최대 1㎛의 증감이 있다고 해도 13% 좁은 스페이스폭에 그치지만, 스페이스폭 12.5㎛에서는 16%, 스페이스폭 10㎛가 되면 그 영향은 20%가 되어 버린다. 따라서, 스페이스폭 10㎛에서 스페이스 마진 82%를 확보할 수 있는 입자경은 거의 1㎛ 전후가 된다. 따라서, 스페이스 마진을 소정 범위 내로 하기 위해서는, 특히 배선 보텀부의 배선폭의 편차를 작게 할 필요가 있다.
그리고, 상기 입자경으로부터 조화 처리 후의 접착면 표면 조도를 생각해 보자. 본 발명자들의 경험에 기초하는 프린트 배선판용 동박 적층판에 이용되는 표면 처리 전해 동박의 예에서는, 동입자의 형성 방법에도 의하지만, 1.0㎛ 전후의 동입자가 부착되어 있는 광택면 처리 전해 동박의 접착면 표면 조도는, 전해 동박의 광택면의 표면 조도(일반적인 전해 동박에서는 Rzjis가 1.2 내지 2.0㎛)와의 상승 작용에 의해 Rzjis가 2.5㎛ 전후로 계측되고 있다. 따라서, Rzjis≤2.5㎛가 접착면에서의 표면 조도의 허용 범위가 된다고 할 수 있다. 그런데, Rzjis의 측정 방법을 다시 살펴보면, 기복의 성분에 대해서는 0.8㎜를 컷오프치로서 설정하고 있다. 따라서, 0.8㎜를 초과하는 피치의 기복은 배제되고 있지만 본 발명이 목적하는 수십 ㎛ 피치 배선의 범위에서 생각하면, 측정된 조도는 협(狹)피치의 기복을 포함하고 있는 값이 된다는 점을 인식해 둘 필요가 있다. 그리고, FCCL에서는 접착면의 형상을 그대로 접합 계면층의 형상으로서 간주할 수 있다.
그리고, 형성되는 도체 금속의 패턴 에칭 끝면의 단면 형상은 도체 두께와 스페이스폭의 함수로 나타낼 수 있으며, 스페이스 부분에 적용시킬 수 있는 타원 또는 원의 외주 형상의 일부분에 거의 유사한 형상을 취한다. 따라서, 도 1에 모식적으로 도시하는 바와 같이 도체 금속(P)과 베이스 필름(F)의 접합 계면(I)이 평탄한 경우에는 각 배선의 양 끝면의 단면 형상은 유사하게 된다. 이에 대해, 도 2에 모식적으로 도시하는 바와 같이 도체 금속(P)과 베이스 필름(F)의 접합 계면(I)에 기복이 존재하고 있으면, 형성된 배선 끝면은 접착면에 존재하는 기복의 피크측으로 갈수록 더욱 연직이 되고, 기복의 골짜기측으로 갈수록 연직성을 잃게 된다. 그리고, 이것이 결과적으로 기복의 분포에 대응한 배선 끝면의 기복으로서 나타나게 된다. 그리고, 이 점도 미세 피치 프린트 배선판 제조상의 큰 제약이 된다.
그 때문에 본건 출원에서는, 이 기복 성분도 포함한 것으로서 접착면의 표면 조도(Rzjis)가 2.5㎛ 이하로 직선성이 양호하고, 결과적으로 스페이스폭도 보장된 전자 부품 실장용 필름 캐리어 테이프를 제공한다. 따라서, 삼차원 표면 구조 해석 현미경을 이용하여 저주파 필터를 11㎛로 설정하고 표면 형상에 관한 3차원 데이터를 구하여 배선 끝면의 직선성과 비교 대조해 보면, 기복 성분으로서 얻어지는 파형 데이터의 최대 높이(피크의 최대 높이와 골짜기의 최대 깊이의 합: Wmax)는 O.7㎛ 이하로 하는 것이 20 미크론 피치 레벨의 배선 형성에는 바람직하다. 그리고 이 문턱값은, 예를 들면 촉침식 조도계를 이용하여 얻어지는 기복이나 RSm을 지표로서 정하는 것도 가능하다.
그러나, 당업자에게 있어서는 전술한 바와 같이, 배선 형성시에 그 외의 조건 설정에 따라 더욱 좁은 스페이스의 배선 형성이 가능한 것은 용이하게 추측할 수 있으므로, 접착면의 표면 조도(Rzjis)가 2.5㎛인 경우에 형성 가능한 배선의 스페이스폭이 상기 10㎛를 하한으로 하는 것은 아니다. 또한, 당연한 것이지만 요구되는 정밀도에 따라서도 목적하는 하한의 스페이스폭은 달라지게 된다.
그리고, 상기 도체박의 레지스트면의 표면 조도(Rzjis)는 1.0㎛ 이하이다. 전자 부품 실장용 필름 캐리어 테이프의 생산 공정에 있어서는, 액체 레지스트를 이용한 패턴 에칭용 레지스트막의 형성 후, 노광, 현상의 공정을 거쳐 에칭 레지스트 패턴막이 형성된다. 이때, 표면 요철이 큰 경우에는 레지스트막의 기복 및 두께 얼 룩이 발생하여, 현상 후의 각 배선의 에칭 레지스트 끝 부분의 흐트러짐이 커지는 문제가 발생한다. 그리고, 레지스트면의 표면 조도(Rzjis)가 1.0㎛ 미만인 것은 도체 두께인 약 5㎛ 내지 10㎛에 대한 요철의 두께 편차로서 영향을 주는 정도가 10% 내지 20%로 작아진다. 따라서, 끝 부분에 흐트러짐이 적은 직선적인 에칭 레지스트 패턴막이 얻어짐과 동시에 도체 두께의 편차를 가미하여 설정되는 오버 에칭 시간을 높은 정확도로 관리할 수 있게 되어 배선의 끝면이 이상형에 가깝게 된다. 즉, 레지스트면의 표면 조도(Rzjis)가 1.0㎛ 이하인 것이 직선성이 양호한, 결과적으로 스페이스폭도 확보된 전자 부품 실장용 필름 캐리어 테이프를 형성하는 목적에는 바람직하다.
그리고, 상기 도체박의 레지스트면측의 광택도[Gs(60°)]가 400 이상인 것이 바람직하다. 일반적인 전해 동박을 이용한 플렉서블 동박 적층판의 경우, 광택면의 표면 조도(Rzjis)는 2.0㎛ 전후이고, 그 광택도[Gs(60°)]를 측정해 보면 최대라도 300을 밑도는 레벨이며 방향성도 보여지고 있다. 이 경우, 당해 광택면에 에칭 레지스트막을 형성하여 제작된 배선 패턴은 40㎛ 피치 레벨이 하한이 된다. 이는, 도체박의 레지스트면측의 광택도가 작거나 방향성이 있는 경우에는, 노광시에 설령 평행 광선의 광원을 채용했다고 하여도 도체박 표면으로부터의 난반사의 영향을 받아 레지스트 패턴이 되는 막의 끝 부분에서는 배선 패턴 마스크에 대한 추종성이 흐트러진다(해상도가 저하한다)는 문제가 발생하기 때문이다. 따라서, 레지스트면을 방향성이 작은 경면(鏡面) 상태에 근접시키려면 광택도[Gs(60°)]가 400 이상인 것이 바람직하고, 이에 따라 노광시의 난반사의 영향을 방지하는 것이 가능해진다. 그 결과, 에칭 레지스트 패턴은 전술한 균일한 레지스트막 두께와도 서로 작용하여 배선 패턴 마스크에 거의 일치한 에지로 흐트러짐이 적은 것이 된다. 따라서, 이 상태로 도체박을 에칭하여 얻어지는 전자 부품 실장용 필름 캐리어 테이프의 배선 패턴은 끝 부분의 흐트러짐이 적은 것이 된다.
그리고, 상기 플렉서블 도체박 적층판은 표면 처리 전해 동박과 베이스 필름으로 구성된 플렉서블 동박 적층판인 것도 바람직하다. 표면 처리 전해 동박은 전자 부품 실장용 필름 캐리어 테이프의 제조에는 가장 많은 사용 실적이 있으며, 패턴 에칭 등의 가공 조건뿐만 아니라 하프 에칭 조건도 개개의 설비에 맞추어 파악되고 있기 때문에 바람직하다.
상기 플렉서블 도체박 적층판은 구성재인 표면 처리 전해 동박층을 에칭(하프 에칭)하여 동박층 표면을 평활화한 FCCL-HE인 것도 보다 바람직하다. 일반적인 용도에 이용하는 프린트 배선판용 동박의 레지스트면 조도(Rzjis)의 상한은 2.4㎛ 정도로 되어 있다. 이 수치 설정은 리지드 프린트 배선판이 골격재를 갖고 있는, 예를 들면 유리천을 골격재로서 이용한 경우에는 소위 유리천의 눈이 표면의 요철로서 나타나게 되어, 더 작은 수치 설정으로 하는 것이 의미를 갖지 않기 때문이다. 그러나, FCCL에서는 골격재를 갖지 않기 때문에 동박의 표면이 그대로 표면 특성을 좌우한다. 따라서, 본 발명의 상한치인 1.0㎛를 넘는 표면 조도(Rzjis)를 갖는 FCCL를 이용하려면 에칭에 의해 표면 조도(Rzjis)를 1.0㎛ 이하로 평활화하고 나서 가공하는 것이 바람직하다.
그리고, 상기 플렉서블 도체박 적층판은 구성재인 표면 처리 전해 동박층을 에칭하여 동박층 표면을 평활화한 FCCL-HE이며, 당해 FCCL-HE의 제조에 이용하는 FCCL-BM을 구성하는 표면 처리 전해 동박층의 레지스트면의 표면 조도(Rzjis)가 1.5㎛ 이하인 것이 바람직하다. 이는, 전술한 바와 같이 하프 에칭 공정에 있어서는 동박 노출면의 표면 조도의 평활화와 두께의 면내 편차가 트레이드 오프 관계에 있기 때문에, 표면 조도(Rzjis)가 목표치인 1.0㎛로부터 크게 동떨어지지 않은 1.5㎛ 이하의 평탄한 면을 출발점으로 하는 것이, 평활한 레지스트면을 갖고 또한 두께의 균일성도 뛰어난 FCCL-HE를 얻는데 있어서 바람직하다.
그리고, 상기 플렉서블 도체박 적층판은 구성재인 표면 처리 전해 동박층을 에칭하여 동박층 표면을 평활화한 FCCL-HE이며, 당해 FCCL-HE는 FCCL-BM을 구성하는 두께 9㎛ 내지 23㎛의 표면 처리 전해 동박을 에칭에 의해 본래 두께의 1/2 이상으로 조정한 것이 보다 바람직하다. 당해 FCCL-BM의 구성 재료인 전해 동박층의 본래의 두께는 최종 도체 두께의 설정에 의해 자유롭게 변경할 수 있는 것이지만, FCCL-BM의 제조의 용이성과 종래의 전자 부품 실장용 필름 캐리어 테이프에 사용되고 있는 도체 두께의 대부분이 5㎛ 내지 12㎛인 것을 고려하여 베이스가 되는 표면 처리 전해 동박의 본래의 두께는 9㎛ 내지 23㎛가 바람직한 것으로 한다. 또한, 하프 에칭량의 대략적인 기준인 1/2 이하의 두께란 동박 두께의 면내 편차가 허용 범위 내로 억제되는 감소된 두께량이다. 그리고, FCCL-BM을 구성하고 있는 표면 처리 전해 동박에서의 석출면 표면 조도(Rzjis)를 1.5㎛ 미만으로 하고 있기 때문에 목표로 하는 표면 조도(Rzjis)≤1.0㎛를 얻기 위해서는 충분한 에칭량인 것이다.
즉, 본 발명에 따른 FCCL-BM 또는 FCCL-HE를 이용하면, 종래의 제조 프로세스에 특단의 프로세스 변경을 가할 필요없이 목적하는 전자 부품 실장용 필름 캐리어 테이프가 얻어진다. 여기에서 FCCL-BM도 언급하고 있는 것은, 본 발명에서의 하프 에칭 공정은 필요에 따라 실시하는 공정으로서, 레지스트면을 조정하는 것을 필수로 하고 있지는 않기 때문이다. 즉, 표면 처리 전해 동박을 접합시킨 단계에서 레지스트면의 표면 조도(Rzjis) 및 동박 두께가 본 발명의 범위를 만족하면 하프 에칭 공정을 실시하지 않아도 상관없다.
또한, 상기 플렉서블 동박 적층판을 구성하는 표면 처리 전해 동박은 광택면 처리 전해 동박인 것이 더욱 바람직하다. 본 발명에 따른 배선 형성용 재료의 용도를 숙고하면, 베이스 필름과 표면 처리 전해 동박의 접착면에는 평활성과 균일성의 양립이 요구되고 있는 것이 분명하다. 따라서 전해 동박의 석출면과 광택면을 비교해 보면, 기계적으로 마무리된 음극 드럼 표면의 전사면인 광택면측이 석출면측과 비교하여 그 면내에서의 균일성의 확인을 재현성도 좋고 용이하게 행할 수 있다. 따라서, 목적하는 형상 및 정확도에 있어서 안정적이고 균일한 접착면이 얻어지는 광택면 처리 전해 동박을 베이스 필름과 접합시킴으로써, 요철 상태가 안정된 접착 계면이 얻어진다. 그리고, 균일성이 약간 부족한 석출면은 조건에 따라 선택적으로 하프 에칭함으로써 균일하게 평활화한다.
그리고, 상기 전자 부품 실장용 필름 캐리어 테이프는 연속한 직선 배선 부분의 최대폭과 최소폭의 차이는 3.0㎛ 이하인 것이 바람직하다. 본 발명과 같이 협배선폭으로 한 필름 캐리어의 경우에는, 열팽창이나 열수축에 의해 가해지는 미소한 반복 응력이나 필름 캐리어와 디바이스를 본딩할 때의 큰 응력이 가해짐으로써 배선폭의 가장 좁은 부분에 응력이 집중하여 크랙이 발생할 가능성이 있다. 따라서, 협배선폭의 프린트 배선판, 특히 플렉서블 프린트 배선판에는 배선폭의 편차가 작고, 끝면에는 노치 형상의 요철이 없는 상태에서 최소의 도체폭 확보가 요구된다. 따라서, 동일폭으로 설계된 직선 배선의 약 O.5㎜ 길이의 범위에서 분포하고 있는 최대폭과 최소폭의 차이가 3.0㎛ 이하인 것이 바람직하고, 이를 배선의 엣지 부분에 흐트러짐이 있는지, 또한 직선성이 양호한지 여부의 지표로 할 수 있다. 그리고, 20㎛ 피치 배선에의 적용을 생각한 경우에 보다 바람직한 최대폭과 최소폭의 차이는 2.0㎛ 이하이다. 한편, 여기에서 기술하고 있는 최대폭 및 최소폭은 후술하는 방법에 따른 1㎛ 피치 30점 측정의 평균치이다. 배선간의 스페이스 확보를 목적으로 배선 끝면의 스페이스측으로의 돌출 정도를 평가한다면 최대폭과 최소폭의 차이의 1/2의 값을 지표로 해야 한다. 그러나, 이 30㎛ 길이의 범위에서 인접하는 배선의 최대폭 부분끼리가 최접근할 확률이 낮은 것을 고려하면, 배선폭 자신의 최대폭과 최소폭의 차이를 평가한 데이터라도 배선 제작 방법에 의한 정확도 비교의 목적에는 충분히 이용할 수 있다.
상기 전자 부품 실장용 필름 캐리어 테이프는 배선 피치가 20㎛ 내지 35㎛인 배선판에 있어서, 이하의 수학식 2를 이용하여 계산되는 스페이스 마진이 82% 이상 인 것이 바람직하다.
Figure 112007064387515-PAT00002
본 발명에서는 후술하는 배선폭의 측정 방법을 감안하여 스페이스 마진의 산출에 상기 식을 이용하고 있지만, 일반적으로는 배선간 스페이스폭에 대한 절연체 부분의 확보폭은, 배선폭이 큰 경우에는 설계치의 2/3 이상이 확보의 요구치로 되어 있다. 이 관점에서 전술한 바와 같이 연속한 직선 배선 부분의 최대폭과 최소폭의 차이가 3.0㎛ 이하이고 보다 바람직하게는 2.5㎛ 이하이며, 20㎛ 피치에서는 2.0㎛ 이하인 것이 바람직하다고 생각되며, 스페이스 마진도 82% 이상인 것이 바람직하고, 85% 이상인 것이 보다 바람직한 것이 된다. 이와 같이, 스페이스 마진에 대한 확보 요구는 배선 피치가 작아질수록, 예를 들면 배선 피치가 20㎛대가 되면 보다 강해지는 것이다. 그리고, 본 발명에서 바람직한 범위라고 하는 스페이스 마진의 수치는, 배선의 설계에 있어서 배선폭과 스페이스폭을 동일하게 한 경우에 적용되는 것이며, 전술한 바와 같이 "배선폭＜스페이스폭"으로 설계한 경우 등은 바람직한 스페이스 마진의 값이 변경된다는 점을 미리 말해둔다.
한편, 배선폭과 스페이스폭을 동일, 예를 들면 L/S=15㎛/15㎛로 설정하여도 배선폭 혹은 스페이스폭의 제조 로트간의 평균치를 비교하면, 제조 로트간에는 에칭 레벨의 편차에 기인하여 배선폭 또는 스페이스폭의 편차(표준 편차: σS)가 존재 한다. 발명자의 측정예에서는 목표 배선폭인 15㎛에 대한 배선폭의 불균형 6σS는 약 15%였다. 따라서, 배선폭과 스페이스폭을 동일하게 한 경우의 동일이란, 배선폭이 배선 피치의 1/2 값의 85% 내지 115%의 범위 내에 있는 경우를 의미한다. 예를 들면, 배선 피치가 30㎛인 경우, 상기의 스페이스 마진이 82% 이상인 것이 바람직한 배선폭의 평균치는 12.75㎛ 내지 17.25㎛이다.
본 발명의 전자 부품 실장용 필름 캐리어 테이프의 제조 방법은, 이하에 기술하는 공정 a 및 공정 b에 의해 얻어지는 플렉서블 동박 적층판을 플렉서블 도체박 적층판으로서 이용하는 것을 특징으로 하는 전자 부품 실장용 필름 캐리어 테이프의 제조 방법이다.
공정 a: 베이스 필름과의 접착면측의 표면 조도(Rzjis)가 2.5㎛ 이하이며 또한 레지스트면측의 표면 조도(Rzjis)가 1.5㎛ 이하인 광택면 처리 전해 동박을 베이스 필름과 접합시켜 플렉서블 동박 적층판 출발재를 얻는 공정.
공정 b: 상기 플렉서블 동박 적층판 출발재를 구성하는 광택면 처리 전해 동박층을 필요에 따라 에칭하여 본래 두께의 1/2 이상의 두께를 남기고, 또한 레지스트면측의 표면 조도(Rzjis)를 1.0㎛ 이하로 하는 공정.
상기 공정 b는 시판되고 있는 하프 에칭액을 이용하고 일반적인 에칭기를 이용함으로써 실시 가능하고, 두께 정확도 요구에 따라서는 통상적인 배선 형성용의 에칭액이나 그 희석액을 이용할 수도 있다. 당해 에칭 공정을 대체 가능한 방법에 관해서는, 예를 들면 전해 동박의 제조 공정 등에서 석출면을 하프 에칭하여 평활 화해 두고, 그 후 에칭면에 조화 처리 등을 실시하여 베이스 필름과 접합시키는 방법 등이 있으며, 동시에 평활화의 방법으로서 기계 연마 등을 병용할 수도 있다. 그러나, 베이스 필름 등 지지체이면서 에칭액에 대한 레지스트 피막을 겸하는 것이 없는 상태에서 얇은 동박의 한쪽 면만을 하프 에칭 가공하여, 양면의 평활성과 광택도를 달성하는 것은 설비를 포함하여 코스트 부담이 크기 때문에 공업 생산에는 적합하지 않다. 그리고, 설령 가공물이 얻어졌다고 하여도 원재료로 한 전해 동박에 비해 두께의 균일성이 떨어지는 것이 되기 쉽고, 이와 같은 얇은 박을 베이스 필름에 접합시킬 때에는 주름의 발생 등에 의한 생산 수율의 저하가 염려된다.
또한, FCCL-BM의 두께 감소 공정에 기계 연마를 이용한 경우에는 연마 가공시에 가해지는 기계적 왜곡에 기인하여 배선판으로 가공할 때의 치수 변화가 커지기 때문에 미세 피치 용도로는 추천할 수 없는 것이 되는 경우가 있다. 따라서, FCCL-BM을 구성하는 표면 처리 전해 동박을 에칭 가공하여 본래 두께의 1/2 이상을 남김으로써, 두께 감소와 평활화의 양쪽 모두를 안정적으로 달성할 수 있기 때문에, 미세 피치의 전자 부품 실장용 필름 캐리어 테이프의 생산 방법으로서 최적이다.
다음으로, 플렉서블 동박 적층판을 이용한 경우의 전자 부품 실장용 필름 캐리어 테이프의 제조 방법에 관해 설명한다.
우선, 배선 패턴의 형성을 행한 전자 부품 실장용 필름 캐리어 테이프인데, 이는 베이스 필름과 이 표면에 형성된 배선 패턴, 그리고 이 배선 패턴에 단자 부분이 노출되도록 배치된 솔더 레지스트층 혹은 커버레이층 등의 절연성 수지 보호 층으로 구성되어 있는 것이다.
베이스 필름으로서는, 폴리이미드 필름, 폴리이미드 아미드 필름, 폴리에스테르 필름, 폴리페닐렌 설파이드 필름, 폴리에테르 이미드 필름, 불소 베이스 필름 및 액정 폴리머 필름 등을 이용한다. 즉, 이들 베이스 필름은, 하프 에칭시에 사용되는 에칭액, 혹은, 세정시에 사용되는 알칼리 용액 등에 의해 침식되지 않을 정도의 내약품성을 갖고, 또한 전자 부품을 실장할 때 등의 가열에 의한 열변형이 일어나지 않을 정도의 내열성을 갖는다. 이러한 특성을 갖는 베이스 필름으로서는, 특히, 폴리이미드 필름의 사용이 바람직하다.
이와 같은 베이스 필름은, 통상적으로는 5 내지 150㎛, 바람직하게는 12 내지 125㎛, 특히 바람직하게는 25 내지 75㎛의 평균 두께를 갖고 있다. 상기와 같은 베이스 필름에, 펀칭에 의해 스프로킷 홀, 디바이스 홀, 벤딩 슬릿, 위치 정합용 홀 등의 필요한 관통홀 또는 관통 영역이 천공되어 있다.
그리고, 배선 패턴은, 상기와 같은 베이스 필름의 표면에 배치된 표면 처리 동박층을 패턴 에칭함으로써 형성된다. 상기의 동박층의 두께는, 통상은 2 내지 70㎛, 바람직하게는 6 내지 35㎛의 범위에 있다.
상기와 같은 표면 처리 동박층은, 접착제를 사용하지 않고 캐스팅법이나 라미네이트법에 의해 베이스 필름의 표면에 배치할 수도 있지만, 접착제층을 통해 접착하여 배치할 수도 있다. 표면 처리 동박의 접착에 사용되는 접착제로서는, 예를 들면, 에폭시 수지계 접착제, 폴리이미드 수지계 접착제, 아크릴 수지계 접착제 등을 이용할 수 있다. 이와 같은 접착제층의 두께는, 통상적으로는 1 내지 30㎛, 바 람직하게는 5 내지 20㎛의 범위 내에 있다.
그리고, 배선 패턴은, 베이스 필름의 표면에 상기와 같이 하여 형성된 표면 처리 전해 동박층을 패턴 에칭 가공함으로써 형성한다. 즉, 표면 처리 전해 동박층의 표면에 UV 감광성의 에칭 레지스트층을 형성하고, 이 에칭 레지스트층에 에칭 레지스트 패턴을 노광하여 현상함으로써 원하는 레지스트 패턴을 형성하고, 이 레지스트 패턴을 마스킹재로 하여 표면 처리 전해 동박층을 에칭함으로써 배선 패턴을 형성할 수 있다.
그리고 베이스 필름 표면에 형성된 배선 패턴에 도금 처리를 실시한다.
여기에서, 상기 도금층의 형성을 행하는 경우에는, 주석 도금층, 금 도금층, 니켈 도금층 등과 같은 단일 금속 도금층이나 납프리 땜납 도금층 등과 같은 합금 도금층을 선택적으로 이용하는 것이 바람직하다. 또한, 이들 도금층은, 복수의 도금층을 적층한 니켈-금 도금층과 같은 복합 도금층이라도 무방하다. 전자 부품의 표면 실장을 행할 때의 접합 안정성이 뛰어나기 때문이다.
이와 같은 도금층의 두께는, 도금의 종류에 따라 적절히 선택할 수 있지만, 통상적으로는 0.005㎛ 내지 5.0㎛, 바람직하게는 0.005㎛ 내지 3.0㎛ 범위 내의 두께로 설정된다.
이상과 같은 도금층을 필요에 따라 형성한 후, 배선 패턴의 단자 부분을 남기고 배선 패턴 및 이 배선 패턴의 사이에 있는 베이스 필름층을 덮도록 수지 보호층을 형성한다. 이 수지 보호층은, 예를 들면, 스크린 인쇄 기술을 이용하여 솔더 레지스트 잉크를 원하는 부분에 도포한 후 경화시킴으로써 형성하거나, 혹은, 미리 천공 가공 등에 의해 원하는 형상으로 해둔 접착제층을 갖는 베이스 필름(커버레이 필름)을 열압착함으로써 형성하는 것이다.
한편, 배선의 전면에 도금을 하고(이하, "제1 도금 처리"라고 칭함), 단자 부분을 노출시켜 수지 보호층을 형성한 후, 수지 보호층으로부터 노출되는 부분인 단자 부분에 다시 제1 도금 처리와 동일 또는 이종의 금속 도금 처리(제2 도금 처리)를 행하여도 된다. 이 도금층의 형성 방법으로서는, 전해법, 무전해법 중 어느 것을 이용해도 된다.
실시예
〈플렉서블 동박 적층판의 제작〉
실시예에서는 FCCL-BM으로 하는 표면 처리 전해 동박으로서, 미쓰이 긴조꾸 고교(三井金屬鑛業)(주) 제품의 표면 처리 전해 동박 중, 광택면 처리 전해 동박으로는 석출면측 표면 조도가 작은 제품으로서 NA-VLP 동박을, 그리고 비교예용으로는 석출면측 표면 조도가 큰 제품으로서 SQ-VLP 동박을, 그리고 또한 비교예용으로 석출면측 처리 동박인 MQ-VLP 동박의 각 두께 18㎛인 동박을 이용하였다. 이들 전해 동박의 베이스 필름과의 접착면을 표 1에 나타내는 바와 같이 하여, 두께 40㎛의 폴리이미드 수지제 베이스 필름에 캐스팅법에 의해 라미네이트하여 3종류의 FCCL-BM을 얻었다.
〈FCCL-BM의 에칭〉
통상적인 동배선 에칭에 사용하고 있는 염화 제2동 에칭액을 순환하고 있는 스프레이식 에칭기를 이용하여, 상기와 같이 하여 얻어진 FCCL-BM을 하프 에칭하여 그 동박 두께를 9㎛까지 줄여 FCCL-HE를 얻었다.
〈하프 에칭 후 동박 두께의 측정〉
본 발명에서 동박 두께의 측정에는 질량 환산법을 이용하고 있다. 동박 두께는 단면에서 확인할 수 있는 것이지만, 위치에 따른 편차와 측정 오차가 크기 때문에 가공 프로세스의 적합 여부의 판정에 적용하는 것은 곤란하다고 생각된다. 그리고, 동박의 규격에서는, 호칭 두께에 대해 실태 두께로는 단위 면적당 질량이 이용되고 있기 때문에, 표면 동층 하프 에칭 전후에서 10㎝ 각(角)의 시편을 각각 잘라내어 칭량하고, 그 질량 변화로부터 두께 감소분을 산출하여 목표 두께가 되어 있는 것을 확인하였다.
〈레지스트면 표면 조도 및 광택도의 측정〉
이하에 기술하는 실시예 및 비교예에서의 표면 조도(Rzjis) 및 광택도[Gs(60°)]의 측정은 이하와 같이 하여 실시했다. 표면 조도(Rzjis)는 JIS C 6515의 규정에 따라, 표면 처리 전해 동박의 폭 방향(TD)에 따라 촉침식 표면 조도계를 이용하여 측정하였다. 그리고, 광택도는 본 발명에 따른 용도에서는 특단의 규격화된 방법이 없기 때문에 표면 처리 전해 동박의 흐름 방향(MD)을 따라, 당해 동박의 표면에 입사각 60°로 측정광을 조사하고 반사각 60°로 되돌아온 빛의 강도를 측정하는 것으로 하여, 디지털 변각광택계(니혼덴쇼쿠고교(日本電色工業) 주식회사 제품 VG-2000형)을 이용하여 광택도의 측정 방법인 JIS Z 8741-1997에 근거하여 측정했다.
〈전자 부품 실장용 필름 캐리어 테이프의 제작〉
전술한 바와 같이 하여 얻어진 플렉서블 동박 적층판을 이용하여, 전술한 프로세스에 따라 배선 피치 30㎛의 패턴을 갖는 전자 부품 실장용 필름 캐리어 테이프를 얻었다.
〈배선폭의 측정〉
배선폭의 측정에는 시판하는 프린트 배선판 검사용 CNC(Computerized Numerical Control) 화상 처리 장치를 이용하였다. 구체적으로는, L/S=15㎛/15㎛가 되도록 제작된 전자 부품 실장용 필름 캐리어 테이프의 직선부의 길이 0.5㎜ 범위에서 1㎛ 간격으로 보텀 부분의 배선폭을 측정하였다. 그러나, 화상 처리 장치의 해상도가 3㎛인 것으로부터 연속한 30개소의 평균치를 평가 부분의 대표치로 하여, 집계 개시점을 1㎛ 어긋나게 하면서 집계한 대표치 데이터 470개로부터 당해 측정 대상 배선의 최대치, 최소치를 구하였다.
상기에 얻어진 배선폭 데이터는 시료마다 오버 에칭 레벨에 차이가 있는 것이지만, 스페이스 마진(%)은 이하의 수학식 3을 이용하여 구하였다.
Figure 112007064387515-PAT00003
제1 실시예 제1 비교예 제2 비교예
접착면 광택면 광택면 석출면
표면 조도 (Rzjis:㎛) 접착면 2.1 2.0 3.1
레지스트면 0.83 1.68 1.35
레지스트면 광택도[Gs(60°)] 530 320 460
선 폭 (실측치) (㎛) 평균치 14.1 15.0 16.0
최대치 15.2 16.7 17.7
최소치 12.9 13.6 14.2
표준편차 0.44 0.50 0.67
범위 2.3 3.1 3.5
변동계수 0.52% 0.56% 0.70%
내절강도(MIT법:실시예 데이터를 100%) 100% 89% 85%
외 관 육안직선성 양호 대체로 양호 불량
[제1 실시예]
제1 실시예에서 FCCL-BM/NA의 제작에 이용한 NA-VLP 동박의 석출면 조도(Rzjis)는 1.2㎛(하프 에칭 전)이고, 광택면측에 평균 입자경 약 O.8㎛의 동입자로 조화 처리를 실시한 후의 접착면측(표면 처리 전해 동박의 광택면측) 표면 조도(Rzjis)는 2.1㎛였다.
〈FCCL-HE/NA〉
상기 FCCL-BM/NA를 하프 에칭하여 얻어진 FCCL-HE/NA의 레지스트면 조도(Rzjis)는 O.83㎛, 광택도[Gs(60°)]는 530이었다.
〈배선폭〉
상기와 같이 하여 얻어진 전자 부품 실장용 필름 캐리어 테이프의 배선폭의 측정치는 평균 14.1㎛, 최대 15.2㎛, 최소 12.9㎛로 최대폭과 최소폭의 차이는 2.3㎛였다. 그리고, 스페이스 마진은 87%였다. 도 3 및 도 4에 배선 패턴의 SEM 사진을 나타낸다.
〈내절성(耐折性)〉
이 전자 부품 실장용 필름 캐리어 테이프의 솔더 레지스트에 덮여진 부분의 배선부에 대해 내절성을 평가하는 시험인 MIT 시험을 실시한 결과, 특별히 문제는 없었다.
[제1 비교예]
제1 비교예에서 FCCL-BM/SQ의 제작에 이용한 SQ-VLP 동박은 석출면 조도(Rzjis)가 2.8㎛(하프 에칭 전)이고, 실시예와 마찬가지로 하여 광택면측에 평균 입자경 약 O.8㎛의 동입자로 조화 처리를 실시한 후의 접착면측(표면 처리 전해 동박의 광택면측) 표면 조도(Rzjis)가 2.0㎛였다.
〈FCCL-HE/SQ〉
FCCL-BM/SQ로부터 얻어진 FCCL-HE/SQ의 레지스트면 조도(Rzjis)는 1.68㎛, 광택도[Gs(60°)]는 320이었다.
〈배선폭〉
상기 FCCL-HE/SQ를 이용하여 얻어진 전자 부품 실장용 필름 캐리어 테이프로, 실시예와 동일한 위치에서 마찬가지로 하여 배선폭을 측정하였다. 측정치는 평균 15.0㎛, 최대 16.7㎛, 최소 13.6㎛로서 최대폭과 최소폭의 차이는 3.1㎛였다. 그리고, 스페이스 마진은 81%였다. 도 5에 배선 패턴의 SEM 사진을 나타내었다.
〈내절성〉
이 전자 부품 실장용 필름 캐리어 테이프의 솔더 레지스트에 덮여진 부분의 배선부에 대해, 내절성을 평가하는 시험인 MIT 시험을 실시한 결과, 단선에 이를 때까지의 절곡 횟수는 실시예의 89%이며, 약간 불충분한 결과였다.
[제2 비교예]
제2 비교예에서는 석출면측에 실시예에 이용한 NA-VLP와 동일한 조건에 의해 석출면측을 평균 입자경 약 0.8㎛의 동 입자로 조화 처리한 18㎛ 두께의 MQ-VLP 동박을 이용하여 FCCL-BM/MQ를 제작하였다. 이때의 접착면측 표면 조도(Rzjis)는 3.1㎛이고, 동박의 광택면측 표면 조도(Rzjis)는 1.6㎛였다.
〈FCCL-HE/MQ〉
FCCL-BM/MQ로부터 얻어진 FCCL-HE/MQ의 레지스트면 조도(Rzjis)는 1.35㎛, 광택도[Gs(60°)]는 460이었다.
〈배선폭〉
상기 FCCL-HE/MQ를 이용하여 얻어진 전자 부품 실장용 필름 캐리어 테이프로 실시예와 동일 위치에서 마찬가지로 하여 배선폭을 측정하였다. 측정치는 평균 16.0㎛, 최대 17.7㎛, 최소 14.2㎛로서 최대폭과 최소폭의 차이는 3.5㎛였다. 그리고, 스페이스 마진은 78%였다.
〈내절성〉
또한, 이 전자 부품 실장용 필름 캐리어 테이프의 솔더 레지스트에 덮여진 부분의 배선부에 대해, 내절성을 평가하는 시험인 MIT 시험을 실시한 결과, 단선에 이를 때까지의 절곡 횟수는 실시예의 85%로서, 약간 불충분한 결과였다.
제1 실시예와 제2 비교예의 대비:
제1 실시예와 제2 비교예의 대비로부터, 전자 부품 실장용 필름 캐리어 테이프를 제작하는데 있어서의 배선의 마무리 상태, 배선폭 및 직선성에는 접착면의 표면 조도 및 광택도가 영향을 주고 있는 것이 분명하였다.
제1 실시예와 제1 비교예의 대비:
제1 실시예와 제1 비교예의 대비로부터는 접착면의 표면 조도 및 광택도만이 아니라 레지스트면의 표면 조도 및 광택도가 영향을 주고 있는 것도 분명하였다. 즉, 제작하고자 하는 전자 부품 실장용 필름 캐리어 테이프의 미세 패턴화에 대응하기 위해, 얇아지고 있는 도체 두께에 대한 레지스트면의 표면 요철이 차지하는 계수가 커져, 배선 제작시에 설정하고 있는 오버 에칭 시간의 변동(에칭액질의 변동도 포함)이 언더컷량의 차이 등의 형태로 나타나게 되어, 직접적으로 완성된 배선의 형성 정밀도에 영향을 주고 있는 것이다.
상기의 기재로부터 분명한 바와 같이, 오버 에칭 시간의 설정을 일정하게 하여 관리하는 것을 용이하게 하기 위해서는 보다 균일한 동층 두께가 바람직하고, 그리고 균일한 두께로 형성된 레지스트막과 해상도가 양호한 레지스트 끝면을 얻기 위해서는 동층 표면에 형성된 레지스트층이 보다 평활한 레지스트면을 형성하고 있는 것이 바람직한 것이 분명하다. 그리고, 이들 바람직한 조건이 갖추어져 있으면 소재는 전해 동박으로 한정될 필요는 없고, 압연 동박이나 이종 도체박이라도 가공 조건의 최적화에 의해 적용 가능하다고 생각된다. 또한, 본 발명에서는 레지스트면의 평활성을 표면 조도(Rzjis)와 광택도로 나타내고 있지만, 표면 조도로서 Rmax를 지표로 하거나, 촉침식과는 상이한 방법, 예를 들면 IC용 실리콘 웨이퍼 표면의 검사 방법으로서 일반적인 광학적 방법 등을 채용하여 표면 상태의 차이를 검출하여, 보다 적확하게 표면 상태를 판정함으로써 더욱 미세 패턴을 갖는 전자 부품 실장용 필름 캐리어 테이프의 제작을 용이하게 할 수 있는 가능성도 남아 있다고 본 발명자들은 생각하고 있다.
본 발명에 따른 제조 방법으로부터 얻어진 전자 부품 실장용 필름 캐리어 테이프는, 액정 드라이버 등의 실장에 있어서 접속 신뢰성을 유지하면서 종래 이상의 미세 패턴을 갖는 전자 부품 실장용 필름 캐리어 테이프로서, 플랫 패널 디스플레이의 고성능화 등에의 대응이 용이하다.
도 1은 접합 계면에 기복이 없는 경우에 얻어지는 배선 패턴 단면의 모식도.
도 2는 접합 계면에 기복이 있는 경우에 얻어지는 배선 패턴 단면의 모식도.
도 3은 제1 실시예에서 평가에 사용한 배선 패턴의 사진(×350).
도 4는 제1 실시예에서 평가한 배선 패턴의 사진(×1000).
도 5는 제1 비교예에서 평가한 배선 패턴의 사진(×1000).
〈부호의 설명〉
F 베이스 필름
I 접합 계면
P 도체 금속 단면

Claims (10)

  1. 도체박과 베이스 필름으로 구성되어 있는 플렉서블 도체박 적층판을 이용하여 얻어진 전자 부품 실장용 필름 캐리어 테이프로서,
    당해 도체박의 베이스 필름과의 접착면측의 표면 조도(Rzjis)가 2.5㎛ 이하이고 또한 레지스트면측의 표면 조도(Rzjis)가 1.0㎛ 이하인 것을 특징으로 하는 전자 부품 실장용 필름 캐리어 테이프.
  2. 제1항에 있어서,
    상기 도체박의 레지스트면측의 광택도[Gs(60°)]가 400 이상인 것을 특징으로 하는 전자 부품 실장용 필름 캐리어 테이프.
  3. 제1항에 있어서,
    상기 플렉서블 도체박 적층판이 표면 처리 전해 동박과 베이스 필름으로 구성된 플렉서블 동박 적층판인 것을 특징으로 하는 전자 부품 실장용 필름 캐리어 테이프.
  4. 제1항에 있어서,
    상기 플렉서블 도체박 적층판이 상기 표면 처리 전해 동박층을 에칭하여 동 박층 표면을 평활화한 플렉서블 동박 적층판인 것을 특징으로 하는 전자 부품 실장용 필름 캐리어 테이프.
  5. 제1항에 있어서,
    상기 플렉서블 도체박 적층판은 상기 표면 처리 전해 동박층을 에칭하여 동박층 표면을 평활화한 플렉서블 동박 적층판으로서, 그 플렉서블 동박 적층판의 제조에 이용하는 플렉서블 동박 적층판 출발재를 구성하는 표면 처리 전해 동박층의 레지스트면의 표면 조도(Rzjis)가 1.5㎛ 이하인 것을 특징으로 하는 전자 부품 실장용 필름 캐리어 테이프.
  6. 제1항에 있어서,
    상기 플렉서블 도체박 적층판은 상기 표면 처리 전해 동박층을 에칭하여 동박층 표면을 평활화한 플렉서블 동박 적층판으로서, 그 플렉서블 동박 적층판이 플렉서블 동박 적층판 출발재를 구성하는 두께 9 내지 23㎛의 표면 처리 전해 동박의 두께를 에칭에 의해 본래 두께의 1/2 이상으로 조정하여 이루어지는 것을 특징으로 하는 전자 부품 실장용 필름 캐리어 테이프.
  7. 제1항에 있어서,
    상기 플렉서블 동박 적층판을 구성하는 표면 처리 전해 동박이 광택면 처리 전해 동박인 것을 특징으로 하는 전자 부품 실장용 필름 캐리어 테이프.
  8. 제1항에 있어서,
    상기 전자 부품 실장용 필름 캐리어 테이프에 연속하여 형성된 직선 배선 부분의 최대폭과 최소폭의 차이가 3.0㎛ 이하인 것을 특징으로 하는 전자 부품 실장용 필름 캐리어 테이프.
  9. 제1항에 있어서,
    상기 전자 부품 실장용 필름 캐리어 테이프에 형성된 배선의 배선 피치가 20 내지 35㎛의 범위 내에 있고, 또한 그 배선판에서 이하의 수학식 4를 이용하여 계산되는 스페이스 마진이 82% 이상인 것을 특징으로 하는 전자 부품 실장용 필름 캐리어 테이프.
    Figure 112007064387515-PAT00004
  10. 제1항 내지 제9항 중 어느 한 항에 따른 전자 부품 실장용 필름 캐리어 테이프의 제조 방법으로서,
    이하에 기술하는 공정 a 및 공정 b에 의해 얻어진 플렉서블 동박 적층판을 상기 플렉서블 도체박 적층판으로서 이용한 것을 특징으로 하는 전자 부품 실장용 필름 캐리어 테이프의 제조 방법;
    공정 a: 베이스 필름과의 접착면측의 표면 조도(Rzjis)가 2.5㎛ 이하이고 또한 레지스트면측의 표면 조도(Rzjis)가 1.5㎛ 이하인 광택면 처리 전해 동박을 베이스 필름과 접합시켜 플렉서블 동박 적층판 출발재를 얻는 공정.
    공정 b: 상기 플렉서블 동박 적층판 출발재를 구성하는 광택면 처리 전해 동박층을 필요에 따라 에칭하여 본래 두께의 1/2 이상의 두께를 남기고, 또한 레지스트면측의 표면 조도(Rzjis)를 1.0㎛ 이하로 하는 공정.
KR1020070089624A 2006-09-05 2007-09-04 전자 부품 실장용 필름 캐리어 테이프 및 그 제조 방법 KR20080022059A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00240856 2006-09-05
JP2006240856A JP4240506B2 (ja) 2006-09-05 2006-09-05 電子部品実装用フィルムキャリアテープの製造方法

Publications (1)

Publication Number Publication Date
KR20080022059A true KR20080022059A (ko) 2008-03-10

Family

ID=39170051

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070089624A KR20080022059A (ko) 2006-09-05 2007-09-04 전자 부품 실장용 필름 캐리어 테이프 및 그 제조 방법

Country Status (5)

Country Link
US (1) US20080063838A1 (ko)
JP (1) JP4240506B2 (ko)
KR (1) KR20080022059A (ko)
CN (1) CN101140919A (ko)
TW (1) TW200824509A (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006055971B4 (de) * 2006-11-24 2012-04-26 Preh Gmbh Bedienelement mit metallischer Beschichtung für ein Kraftfahrzeug
CN102013418B (zh) * 2009-09-08 2012-09-05 上海长丰智能卡有限公司 一种手机卡封装用pcb载带
CN102013417B (zh) * 2009-09-08 2012-07-04 上海长丰智能卡有限公司 一种微型射频模块封装用pcb载带
JP5559674B2 (ja) 2010-12-21 2014-07-23 パナソニック株式会社 フレキシブルプリント配線板及びフレキシブルプリント配線板製造用積層物
TWI467262B (zh) * 2011-06-10 2015-01-01 Sharp Kk 透鏡調芯裝置及攝像透鏡
JP5475897B1 (ja) * 2012-05-11 2014-04-16 Ｊｘ日鉱日石金属株式会社 表面処理銅箔及びそれを用いた積層板、銅箔、プリント配線板、電子機器、並びに、プリント配線板の製造方法
JP5261595B1 (ja) * 2012-06-29 2013-08-14 Ｊｘ日鉱日石金属株式会社 圧延銅箔及びその製造方法、並びに、積層板
CN104869754B (zh) * 2014-02-25 2018-06-26 财团法人工业技术研究院 嵌有导线的软性基板及其制造方法
CN105407643B (zh) * 2015-12-15 2018-04-17 皆利士多层线路版(中山)有限公司 贴装散热片的6oz＆12oz厚铜线路板制作方法
CN114178710A (zh) * 2020-08-24 2022-03-15 奥特斯(中国)有限公司 部件承载件及其制造方法

Also Published As

Publication number Publication date
TW200824509A (en) 2008-06-01
US20080063838A1 (en) 2008-03-13
CN101140919A (zh) 2008-03-12
JP4240506B2 (ja) 2009-03-18
JP2008066416A (ja) 2008-03-21

Similar Documents

Publication Publication Date Title
KR20080022059A (ko) 전자 부품 실장용 필름 캐리어 테이프 및 그 제조 방법
KR101049997B1 (ko) 표면 처리 전해 동박 및 그 제조 방법
JP5282675B2 (ja) プリント配線板用銅箔およびその製造方法
US7596842B2 (en) Method of making multilayered construction for use in resistors and capacitors
JP5705381B2 (ja) 黒色化表面処理銅箔、黒色化表面処理銅箔の製造方法、銅張積層板及びフレキシブルプリント配線板
JP4224082B2 (ja) フレキシブルプリント配線基板および半導体装置
JP5427943B1 (ja) 圧延銅箔、表面処理銅箔、積層板及びプリント基板
JP2014141738A (ja) 表面処理銅箔及びそれを用いた積層板
JP5362923B1 (ja) 表面処理銅箔及びそれを用いた積層板
EP2048922A2 (en) COF Board
JP5362922B1 (ja) 表面処理銅箔及びそれを用いた積層板
JP5432357B1 (ja) 表面処理銅箔及びそれを用いた積層板、銅張積層板、プリント配線板並びに電子機器
JPWO2008149772A1 (ja) 電子部品実装用積層フィルム、電子部品実装用フィルムキャリアテープ及び半導体装置
JP5362899B1 (ja) 表面処理銅箔及びそれを用いた積層板
TW201406227A (zh) 表面處理銅箔及使用其之積層板、印刷配線板、電子機器及製造印刷配線板之方法
JP2014065974A (ja) 表面処理銅箔及びそれを用いた積層板、銅張積層板、プリント配線板並びに電子機器
KR20090071494A (ko) 프린트 배선 기판의 제조 방법
CN114615833A (zh) 外层线路板及其制备方法
KR20220013547A (ko) 표면 처리 동박, 동클래드 적층판 및, 프린트 배선판
JP4549807B2 (ja) 多層プリント配線板の製造方法、多層プリント配線板及び電子装置
KR101001062B1 (ko) 미세 패턴용 연성금속 적층판
CN113873771A (zh) 一种适用于超精细fpc线路的制作工艺
JP2010109241A (ja) テープキャリア及びその製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid